KR102070724B1 - 비휘발성 메모리 장치 및 그것의 구동 방법 - Google Patents

비휘발성 메모리 장치 및 그것의 구동 방법 Download PDF

Info

Publication number
KR102070724B1
KR102070724B1 KR1020130034532A KR20130034532A KR102070724B1 KR 102070724 B1 KR102070724 B1 KR 102070724B1 KR 1020130034532 A KR1020130034532 A KR 1020130034532A KR 20130034532 A KR20130034532 A KR 20130034532A KR 102070724 B1 KR102070724 B1 KR 102070724B1
Authority
KR
South Korea
Prior art keywords
zone
adjacent
zones
word line
voltage
Prior art date
Application number
KR1020130034532A
Other languages
English (en)
Other versions
KR20140119365A (ko
Inventor
남상완
고귀한
안양노
박기태
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130034532A priority Critical patent/KR102070724B1/ko
Priority to US14/197,723 priority patent/US9208886B2/en
Publication of KR20140119365A publication Critical patent/KR20140119365A/ko
Priority to US14/931,936 priority patent/US9378828B2/en
Priority to US15/174,183 priority patent/US9659660B2/en
Application granted granted Critical
Publication of KR102070724B1 publication Critical patent/KR102070724B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명에 따른 기판 위에 적층된 판 형태의 워드라인들을 관통함으로써 형성되는 복수의 스트링들을 갖는 비휘발성 메모리 장치의 구동 방법은: 프로그램 명령 및 어드레스를 입력 받는 단계; 상기 입력된 어드레스에 대응하는 선택 워드라인의 위치에 따라 비선택 워드라인들로 구성된 복수의 존들에서 인접 존의 개수를 변경하는 단계; 및 상기 인접 존과 나머지 존들로 서로 다른 존 전압들을 인가하는 단계를 포함한다.

Description

비휘발성 메모리 장치 및 그것의 구동 방법{MEMORY SYSTEM AND DRIVING METHOD THEREOF}
본 발명은 비휘발성 메모리 장치 및 그것의 구동 방법에 관한 것이다.
반도체 메모리 장치는 크게 휘발성 반도체 메모리 장치와 비휘발성 반도체 메모리 장치로 나누어진다. 비휘발성 반도체 메모리 장치는 전원이 차단되어도 데이터를 저장할 수 있다. 비휘발성 메모리에 저장되는 데이터는 메모리 제조 기술에 따라 영구적이거나 재프로그램 가능하다. 비휘발성 반도체 메모리 장치는 컴퓨터, 항공 전자 공학, 통신, 및 소비자 전자 기술 산업과 같은 넓은 범위의 응용에서 사용자 데이터 저장, 프로그램 및 마이크로 코드의 저장을 위해서 사용된다.
본 발명의 목적은 프로그램 동작시 패스 전압 디스터번스를 줄이는 비휘발성 메모리 장치 및 그것의 구동 방법을 제공하는데 있다.
본 발명의 실시 예에 따른 기판 위에 적층된 판 형태의 워드라인들을 관통함으로써 형성되는 복수의 스트링들을 갖는 비휘발성 메모리 장치의 구동 방법은: 프로그램 명령 및 어드레스를 입력 받는 단계; 상기 입력된 어드레스에 대응하는 선택 워드라인의 위치에 따라 비선택 워드라인들로 구성된 복수의 존들에서 인접 존의 개수를 변경하는 단계; 및 상기 인접 존과 나머지 존들로 서로 다른 존 전압들을 인가하는 단계를 포함한다.
실시 예에 있어서, 상기 선택 워드라인으로 프로그램 전압을 인가하는 단계를 더 포함한다.
실시 예에 있어서, 상기 선택 워드라인에 인접한 인접 워드라인의 전하들을 분산할 필요가 있는 지를 판별하는 단계를 더 포함하고, 상기 인접 워드라인의 전하들을 분산할 필요가 있는 지를 판별하는 단계는, 상기 선택 워드라인으로 패스 전압에서 상기 프로그램 전압을 인가되는 시점에서 결정된다.
실시 예에 있어서, 상기 인접 워드라인의 전하들을 분산할 필요가 있는 지를 판별하는 단계는, 상기 비선택 워드라인의 전압 레벨을 근거로 결정된다.
실시 예에 있어서, 상기 선택 워드라인에 인접한 인접 워드라인의 전하들을 분산할 필요가 있는 지를 판별하는 단계를 더 포함하고, 상기 인접 존의 개수를 변경하는 단계는, 방전 활성화 신호에 응답하여 인접 존의 개수를 변경하는 단계를 더 포함하고, 상기 방전 활성화 신호는 상기 인접 워드라인의 전하들을 방전할 필요가 있는 지를 지시한다.
실시 예에 있어서, 상기 인접 존에 인가되는 존 전압은 상기 나머지 존들에 인가되는 존 전압들보다 높게 설정된다.
실시 예에 있어서, 상기 복수의 존들에 대응하는 존 전압들을 발생하는 단계를 더 포함한다.
실시 예에 있어서, 상기 인접 존의 개수를 변경하는 단계는, 상기 인접 워드라인의 전하들을 분산할 필요가 있을 때 상기 인접 존으로 새롭게 추가되는 존의 경우, 상기 추가된 존에 대응하는 존 전압을 발생하지 않는 단계를 더 포함한다.
실시 예에 있어서, 상기 인접 존의 개수를 변경하는 단계는, 상기 인접 워드라인의 전하들을 분산할 필요가 있을 때 상기 인접 존으로 새롭게 추가되는 존의 경우, 상기 추가된 존에 대응하는 존 전압을 상기 추가된 존으로부터 차단시키는 단계; 및 상기 추가된 존에 변경되기 이전의 인접 존에 인가된 존 전압을 인가하는 단계를 더 포함한다.
실시 예에 있어서, 상기 인접 존의 개수를 변경하는 단계는, 인접 존 정보를 근거로 하여 변경되고, 상기 인접 존 정보는 외부로부터 제공된다.
본 발명의 실시 예에 따른 비휘발성 메모리 장치는, 기판 위에 형성된 판 형태의 워드라인들을 관통함으로써 형성되는 복수의 스트링들을 갖는 메모리 블록들을 포함하는 메모리 셀 어레이; 상기 메모리 블록들 중 어느 하나를 선택하고, 상기 선택된 메모리 블록에서 선택 워드라인을 선택 전압으로, 비선택 워드라인들로 구성된 복수의 존들을 대응하는 존 전압들로 구동하는 로우 디코더; 상기 선택 전압을 발생하고, 상기 존 전압들을 발생하는 전압 발생 회로; 프로그램 동작시 상기 선택된 메모리 블록에 쓰여질 데이터를 임시로 저장하거나, 읽기 동작시 상기 선택된 메모리 블록으로부터 읽혀진 데이터를 임시로 저장하는 입출력 회로; 및 상기 프로그램 동작시 혹은 상기 읽기 동작시 상기 로우 디코더, 상기 전압 발생 회로, 및 상기 입출력 회로를 제어하는 제어 로직을 포함하고, 상기 제어 로직은 비선택 워드라인의 전하들을 분산시키기 위하여 인접 존 정보를 근거로 하여 상기 복수의 존들에서 인접 존의 개수를 변경하고, 상기 인접 존은 상기 복수의 존들에서 상기 선택 워드라인의 위치에 대응하는 적어도 하나의 존을 포함한다.
실시 예에 있어서, 상기 전압 발생 회로는, 상기 선택 전압을 발생하는 선택 전압 발생기; 및 상기 존 전압들 발생하는 복수의 존 전압 발생기들을 포함한다.
실시 예에 있어서, 상기 인접 존은, 상기 선택 워드라인에 인접한 적어도 하나의 비선택 워드라인을 갖는 하나의 디폴트 인접 존; 및 상기 복수의 존들 중에서 상기 디폴트 인접 존을 제외한 나머지 존들에서 상기 디폴트 인접 존에 인접한 추가된 인접 존으로 구성된다.
실시 예에 있어서, 상기 존 전압 발생기 중에서 상기 추가된 인접 존에 대응하는 존 전압 발생기는 턴오프 된다.
실시 예에 있어서, 상기 인접 존 정보를 근거로 하여 상기 인접 존의 개수를 변경하는 인접 존 제어기를 더 포함하고, 상기 비선택 워드라인의 전하들을 방전하기 위한 방전 패스를 더 포함한다.
상술한 바와 같이 본 발명에 따른 비휘발성 메모리 장치는 프로그램 동작시 인접 존(Zone)의 개수를 증가시키거나 인접 존의 커플링 전하를 방전함으로써, 패스 전압 디스터번스(pass voltage disturbance)를 줄일 수 있다.
도 1은 본 발명의 실시 예에 따른 비휘발성 메모리 장치를 예시적으로 보여주는 도면이다.
도 2는 도 1에 도시된 메모리 블록을 예시적으로 보여주는 도면이다.
도 3은 본 발명의 실시 예에 따른 필라의 단면도를 예시적으로 보여주는 도면이다.
도 4는 도 1에 도시된 비휘발성 메모리 장치의 프로그램 동작시 디폴트 인접 존을 예시적으로 보여주는 도면이다.
도 5는 도 1에 도시된 비휘발성 메모리 장치의 프로그램 동작시 변경된 인접 존을 예시적으로 보여주는 도면이다.
도 6은 본 발명의 실시 예에 따른 비휘발성 메모리 장치의 프로그램 동작에서 인접 워드라인의 전하들을 방전시키는 제 1 실시 예를 보여주는 도면이다.
도 7은 본 발명의 실시 예에 따른 비휘발성 메모리 장치의 프로그램 동작에서 인접 워드라인의 전하들을 방전시키는 제 2 실시 예를 보여주는 도면이다.
도 8은 본 발명의 실시 예에 따른 비휘발성 메모리 장치의 구동 방법에 대한 제 1 실시 예를 보여주는 흐름도이다.
도 9는 본 발명의 실시 예에 따른 비휘발성 메모리 장치의 구동 방법에 대한 제 2 실시 예를 보여주는 흐름도이다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 예시적으로 보여주는 도면이다.
도 11은 본 발명의 실시 예에 따른 SSD를 예시적으로 보여주는 블록도이다.
도 12는 본 발명에 따른 eMMC를 예시적으로 보여주는 블록도이다.
도 13은 본 발명의 실시 예에 따른 UFS 시스템을 예시적으로 보여주는 블록도이다.
아래에서는 도면들을 이용하여 본 발명의 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 본 발명의 내용을 명확하고 상세하게 기재할 것이다.
본 발명은, 프로그램 동작시 선택 워드라인에 인접한 비선택 워드라인의 커플링 전하를 분산시키거나 방전(혹은 제거)함으로써, 패스 전압 디스터번스(pass voltage disturbance)를 줄일 수 있는 비휘발성 메모리 장치를 제공한다. 본 발명은 커플링 전하를 분산시키기(spread) 위해서 존들(Zones) 중에서 인접 존(adjacent Zone)의 개수를 증가시키거나, 커플링 전하를 방전하기 위하여 방전 패스(discharge path)를 활성시키도록 구현될 수 있다. 여기서 존들은 비선택 워드라인들을 복수의 그룹으로 나눈 것이다. 여기서 존들 각각에 포함된 워드라인들의 개수는 동일하거나 다를 수 있다. 예를 들어, 동작 모드에 따라 존들이 다양하게 구현될 수 있다. 여기서 인접 존은 복수의 존들 중에서 선택 워드라인의 위치에 대응하는 적어도 하나의 존을 포함할 수 있다.
아래에서는 우선적으로 비선택 워드라인의 커플링 전하를 분산하기 위한 방법에 대하여 설명하도록 하겠다.
도 1은 본 발명의 실시 예에 따른 비휘발성 메모리 장치(100)를 예시적으로 보여주는 도면이다. 도 1을 참조하면, 비휘발성 메모리 장치(100)는 메모리 셀 어레이(110), 전압 발생 회로(120), 어드레스 디코더(130), 입출력 회로(140), 및 제어 로직(150)을 포함한다.
메모리 셀 어레이(110)는 워드라인들(WLs), 적어도 하나의 스트링 선택 라인(SSL) 및 적어도 하나의 접지 선택 라인(GSL)을 통해 어드레스 디코더(130)에 연결되고, 비트라인들(BLs)을 통해 입출력 회로(140)에 연결된다. 메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1 ~ BLKz, z는 2 이상의 정수)을 포함한다.
복수의 메모리 블록들(BLK1 ~ BLKz) 각각은 기판 상에서 제 1 방향 및 제 2 방향(제 1 방향과 다름)에 따라 배열되고, 제 3 방향(제 1 방향과 제 2 방향으로 형성된 평면에 수직한 방향)으로 배열되는 3차원 구조의 복수의 스트링들(strings)을 포함한다. 복수의 스트링들 각각은 적어도 하나의 스트링 선택 트랜지스터, 복수의 메모리 셀들, 적어도 하나의 접지 선택 트랜지스터들이 기판 위에 스택됨으로써 구성된다. 여기서 복수의 메모리 셀들 각각은 적어도 한 비트를 저장할 수 있다.
또한, 복수의 스트링들 각각은 기판 위에 적층된 판형태의 워드라인들(WLs)을 관통함으로써 형성될 수 있다.
또한, 메모리 블록들(BLK1 ~ BLKz) 각각의 존들(Zone1 ~ ZoneK)은 선택된 메모리 블록의 워드라인들을 복수의 그룹들로 구분한 것이다. 예를 들어, 존들(Zone1 ~ ZoneK)은 구동시(프로그램 동작 혹은 읽기 동작) 비선택 워드라인들을 복수의 그룹들로 구분한 것일 수 있다.
전압 발생 회로(120)는 선택 전압(selection voltage; Vsel), 복수의 존 전압들(Zone voltages; Vz1 ~ VzK, K는 2 이상의 정수), 소거 전압(Vers)을 발생한다. 여기서 선택 전압(Vsel)은 프로그램 동작 혹은 읽기 동작시 선택 워드라인에 인가되는 전압들로써, 프로그램 전압, 읽기 전압, 검증 전압 중 어느 하나일 수 있다. 여기서 존 전압들(Vz1 ~ VzK, K는 2 이상의 정수)은 존들(Zone1 ~ ZoneK) 각각에 대응하는 워드라인 전압들(패스 전압/읽기 패스 전압)일 수 있다.
또한, 프로그램 동작 혹은 읽기 동작시, 존들(Zone1 ~ ZoneK) 각각에 포함된 비선택 워드라인들은 전기적으로 연결되고, 대응하는 존 전압(Vz1 ~ VzK 중 어느 하나)을 인가 받을 것이다.
전압 발생 회로(120)는 선택 전압 발생기(121), 존 전압 발생기들(122_1 ~ 122_K), 소거 전압 발생기(123)를 포함한다. 선택 전압 발생기(121)는 제어 로직(150)의 제어에 따라 선택 전압(Vsel)을 발생할 것이다.
선택 전압 발생기(121)는 도시되지 않았지만, 프로그램 전압과 같은 고전압을 발생하는 고전압 발생기, 읽기 전압과 같은 저전압을 발생하는 저전압 발생기, 음전압을 발생하는 음전압 발생기로 구성될 수 있다.
존 전압 발생기들(122_1 ~ 122_K) 각각은 제어 로직(150)의 제어에 따라 존 전압들(Vz1 ~ VzK)을 발생한다. 프로그램/읽기 동작시 존 전압들(Vz1 ~ VzK)은 존 들에 대응하는 최적의 프로그램 패스전압 혹은 읽기 패스전압일 것이다. 존 전압들(Vz1 ~ VzK)은 동일한 전압일 수 있거나, 존 전압들(Vz1 ~ VzK) 중 적어도 하나는 다른 전압일 수 있다.
도 1에 도시되지 않았지만, 전압 발생 회로(120)는 소거 전압 발생기를 더 포함할 수 있다. 소거 전압 발생기는 제어 로직(150)의 제어에 따라 소거 전압(erase voltage)을 발생할 것이다. 여기서 소거 전압은 소거될 메모리 블록의 기판에 인가될 수 있다.
어드레스 디코더(130)는 워드라인들(WLs), 적어도 하나의 스트링 선택 라인(SSL) 및 적어도 하나의 접지 선택 라인(GSL)을 통해 메모리 셀 어레이(110)에 연결된다. 어드레스 디코더(130)는 디코딩된 로우(low) 어드레스를 이용하여 워드라인들(WLs), 스트링 선택 라인(SSL), 접지 선택 라인(GSL)을 선택한다. 또한, 어드레스 디코더(130)는 입력된 어드레스(ADDR) 중 컬럼(column) 어드레스를 디코딩할 수 있다. 여기서 디코딩된 컬럼 어드레스(DCA)는 입출력 회로(140)에 전달될 것이다. 실시 예에 있어서, 어드레스 디코더(130)는 로우 디코더, 컬럼 디코더, 어드레스 버퍼 등을 포함할 것이다.
어드레스 디코더(130)는 프로그램 동작 혹은 읽기 동작시 선택 전압(Vsel)을 선택 워드라인으로 전송하고, 존 전압들(Vz1 ~ VzK)을 비선택 워드라인들의 존들(Zone1 ~ ZoneK)에 각각 전송할 것이다. 또한, 어드레스 디코더(130)는 소거 동작시 존 전압들(Vz1 ~ VzK)을 선택된 메모리 블록의 존들 각각에 전송할 것이다.
어드레스 디코더(130)는 제어 로직(150)의 제어에 따라 프로그램 동작시 인접 존(adjacent Zone)의 개수를 가변/조절/변경/조정하도록 구현될 것이다. 여기서 인접 존은 존들(Zone1 ~ ZoneK) 중에서 선택 워드라인에 물리적으로 가까운 존이다. 즉, 어드레스 디코더(120)는입력된 어드레스에 대응하는 선택 워드라인의 위치에 따라 인접 존의 개수를 가변할 것이다.
아래에서는 설명의 편의를 위하여 인접 존을 크게 디폴트 인접 존(default adjacent Zone)과 추가된 인접 존(added adjacent Zone)으로 구분할 것이다. 여기서 디폴트 인접 존은 선택 워드라인에 인접한 비트라인들을 포함한 한개의 존이다. 또한, 추가된 인접 존은 필요에 따라 추가된 존이다. 예를 들어 추가된 존은 디폴트 인접 존에 최인접 존들일 수 있다.
정리하면, 기본적으로 인접 존의 개수는 1이고, 구동시 필요에 따라 인접 존의 개수는 1보다 크게 될 수 있다. 예를 들어, 프로그램 동작시 패스 전압에 의한 패스 전압 디스터번스를 줄일 필요가 있을 때, 선택 워드라인에 인접한 비선택 워드라인의 전하들을 분산시키기 위하여 인접 존의 개수가 증가 될 수 있다.
출력 회로(140)는 비트라인들(BLs)을 통해 메모리 셀 어레이(110)에 연결된다. 입출력 회로(140)는 어드레스 디코더(130)로부터 디코딩된 컬럼 어드레스(DCA)를 입력 받도록 구현될 것이다. 입출력 회로(140)는 디코딩된 컬럼 어드레스(DCA)를 이용하여 비트라인들(BLs)을 선택할 것이다.
입출력 회로(140)는 외부로부터(예를 들어, 메모리 제어기) 데이터를 입력 받고, 입력된 데이터를 메모리 셀 어레이(110)에 저장한다. 또한, 입출력 회로(140)는 메모리 셀 어레이(110)로부터 데이터를 읽고, 읽혀진 데이터를 외부로 출력할 것이다. 한편, 입출력 회로(140)는 메모리 셀 어레이(110)의 제 1 영역으로부터 데이터를 읽고, 읽혀진 데이터를 메모리 셀 어레이(110)의 제 2 영역으로 저장할 수도 있다. 예를 들어, 입출력 회로(140)는 카피-백(copy-back)을 수행하도록 구현될 수 있다.
제어 로직(150)은 비휘발성 메모리 장치(100)의 전반적인 동작(프로그램/읽기/소거 등)을 제어한다. 제어 로직(150)은 외부로부터 입력된 제어 신호들(CTRL) 혹은 명령에 응답하여 동작할 것이다. 본 발명의 제어 로직(150)은 인접 존 정보(adjacent Zone information, 이하, 'AZI')에 따라 인접 존의 개수를 가변하기 위한 인접 존 제어기(152)를 포함한다.
실시 예에 있어서, 인접 존 정보(AZI)는 비휘발성 메모리 장치(100)에서 내부적으로 발생 될 수 있다. 다른 실시 예에 있어서, 인접 존 정보(AZI)는 비휘발성 메모리 장치(100)의 외부에서 입력될 수 있다. 실시 예에 있어서, 인접 존 정보(AZI)는 비휘발성 메모리 장치(100)의 동작 모드(프로그램/읽기)에 따라 다르거나, 동작 모드들 각각의 타이밍 정보(전압 레벨, 시간)에 따라 다를 수 있다.
본 발명의 실시 예에 따른 비휘발성 메모리 장치(100)는 인접 존 정보(AZI)를 근거로 하여 인접 존의 개수를 가변할 수 있다. 즉, 비휘발성 메모리 장치(100)는 비선택 워드라인들의 전기적인 연결을 변경할 수 있다. 이에, 비휘발성 메모리 장치(100)는 프로그램 동작시 필요에 따라 인접 존을 추가시킴으로써 커플링 전하를 분산시키고(혹은 줄이고), 그에 따라 비선택 워드라인에 연결된 메모리 셀들에 유도되는 패스전압 디스터번스를 줄일 수 있다.
특히, 본 발명의 비휘발성 메모리 장치(100)는 프로그램 셋업 동작에서 인접 존의 개수를 추가하고, 디폴트 인접 존과 추가된 인접 존의 비선택 워드라인들을 전기적으로 연결함으로써 빅팀 캐퍼시턴스(victim capacitance)을 증가시킬 것이다. 이에 선택 워드라인에 대응하는 인접 워드라인과 인접 존의 커플링 전하가 분산될 것이다. 그 결과로써, 비휘발성 메모리 장치(100)는, 프로그램 동작시 비선택 워드라인의 패스전압 디스터번스를 감소시키고, 패스 전압 윈도우(window)을 확장시킬 수 있다.
한편, 본 발명의 실시 예에 따른 비휘발성 메모리 장치(100)의 인접 존의 개수를 가변시키는 것은 프로그램 동작에만 제한되지 않을 것이다. 본 발명의 비휘발성 메모리 장치(100)는 읽기 동작시에도 필요에 따라 인접 존의 개수를 가변시킬 수 있다.
도 2는 도 1에 도시된 메모리 블록(BLKi, i는 1~z 어느 하나)을 예시적으로 보여주는 도면이다. 도 2를 참조하면, 기판 위에 4개의 서브 블록들이 형성된다. 각각의 서브 블록들은 기판 위에 워드라인 컷들 사이에 적어도 하나의 접지 선택 라인(GSL), 복수의 워드라인들(WLs), 적어도 하나의 스트링 선택 라인(SSL)이 판 형태로 적층됨으로써 형성된다. 여기서 적어도 하나의 스트링 선택 라인(SSL)은 스트링 선택 라인 컷으로 분리된다. 여기서 각각의 워드라인 컷들은, 도시되지 않았지만 공통 소스 라인(common source line: CSL)을 포함한다. 실시 예에 있어서, 각각의 워드라인 컷에 포함된 공통 소스 라인(CSL)은 공통으로 연결된다. 비트라인에 연결된 필라(113)가 적어도 하나의 접지 선택 라인(GSL), 복수의 워드라인들(WLs), 적어도 하나의 스트링 선택 라인(SSL)을 관통함으로써, 스트링이 형성된다.
도 2에서는 워드라인 컷들 사이의 대상을 서브 블록으로 도시하였는데, 본 발명이 반드시 여기에 제한되지 않는다. 본 발명의 서브 블록은 워드라인 컷과 스트링 선택 라인 컷 사이의 대상을 서브 블록으로 명명할 수 있다.
본 발명의 실시 예에 따른 블록(BLKi)은 두 개의 워드라인들이 하나로 병합된 구조, 다른 말로 워드라인 병합 구조(merged wordline structure)로 구현될 수 있다.
도 3은 본 발명의 실시 예에 따른 필라의 단면도를 예시적으로 보여주는 도면이다. 도 3을 참조하면, 각 필라(113)는 채널막(114) 및 절연물질(115)을 포함한다. 채널막(114)은 p 타입 실리콘 물질로 구성될 수 있다. 필라(113)는 도 3에 도시된 바와 같이 비트라인(BL)에 연결된 도전 영역(119)으로부터 기판(111)으로까지 점점 작아지도록 구현될 수 있다. 메모리 셀(MC)은, 도 3에 도시된 바와 같이, 필라(113)가 워드라인(WL)을 관통함으로 형성되며, 채널막(114), 절연물질(115) 및 정보 저장층(116)을 포함한다.
도 3에 도시된 바와 같이, 필라(113)의 폭의 크기가 기판(111)에 접근할수록 좁아지기 때문에 메모리 셀(MC)의 전기적인 특성도 메모리 셀(MC)의 구조적인 위치에 따라 달라질 수 있다. 이에 따라, 본 발명에서는 메모리 셀(MC)의 구조적인 위치(혹은, 대응하는 워드라인 위치)에 따라 인접 존(adjacent Zone)의 개수가 결정될 수 있다. 한편, 본 발명의 비휘발성 메모리 장치(100)는 구조적인 위치에 따라 인접 존의 개수를 고정하지 않으며, 동작 모드에 따라 최적의 성능을 갖도록 인접 존의 개수를 가변/조절/조정/제어할 수 있다.
도 4는 도 1에 도시된 비휘발성 메모리 장치(100)의 프로그램 동작시 디폴트 인접 존을 예시적으로 보여주는 도면이다. 도 4에서는 설명의 편의를 위하여 워드라인의 개수가 24이고, 워드라인들(WL0 ~ WL23)은 4개의 존들(Zone1, Zone2, Zone3, Zone4)로 구성된다고 가정하겠다. 하지만, 본 발명의 워드라인 개수, 존의 개수가 여기에 제한되지 않을 것이다. 또한 프로그램 동작을 위하여 워드라인(WL9)이 선택되고, 디폴트 인접 존의 개수가 하나라고 가정하겠다. 따라서, 디폴트 인접 존은 제 2 존(Zone 2)이다.
도 4를 참조하면, 선택 전압 발생기(221)는 프로그램 동작을 위한 레벨을 갖는 선택 전압(Vsel, 혹은 프로그램 전압)을 발생할 것이다. 발생된 선택 전압(Vsel)은 선택 워드라인(WL9)으로 인가될 것이다.
제 2 존 전압 발생기(222-2)는 제 2 존 전압(Vz2, 예를 들어 10V)을 발생할 것이다. 발생된 제 2 존 전압(Vz2)은 디폴트 인접 존, 즉, 제 2 존(Zone)으로 인가될 것이다. 도 4에 도시된 바와 같이, 제 2 존(Zone)는 총 5개의 워드라인들(WL6 ~ WL8, WL10 ~ WL11)로 구성될 것이다.
나머지 존 전압 발생기들(222-1, 222-3, 222-4)로부터 발생되는 존 전압들(Vz1, Vz3, Vz4; 예를 들어, 9.5V, 9.5V, 9.0V)은 대응하는 존들(Zone1, Zone 3, Zone 4)로 인가될 것이다.
실시 예에 있어서, 제 1 존(Zone1)과 제 4 존(Zone4) 각각은 도 4에서 도시된 바와 같이, 삽입 더미 워드라인(Ins Dummy0/Ins Dummy0)을 포함할 수 있다.
실시 예에 있어서, 디폴트 인접 존(Zone2)에 인가되는 제 2 존 전압(Vz2, 예를 들어 10V)은, 도 4에 도시된 바와 같이, 디폴트 인접 존(Zone2)의 최인접 존들(Zone1, Zone3)에 인가되는 존 전압들(Vz1, Vz3, 예를 들어, 9.5V) 높을 수 있다.
실시 예에 있어서, 디폴트 인접 존(Zone2)에 인가되는 제 2 존 전압(Vz2, 예를 들어 10V)은, 도 4에 도시된 바와 같이, 나머지 존(Zone4)에 인가되는 존 전압(Vz4, 예를 들어, 9.0V) 높을 수 있다.
실시 예에 있어서, 디폴트 인접 존(Zone2)의 최인접 존들(Zone1, Zone3)에 인가되는 존 전압들(Vz1, Vz3, 예를 들어, 9.5V)은, 도 4에 도시된 바와 같이, 나머지 존(Zone4)에 인가되는 존 전압(Vz4, 예를 들어, 9.0V) 높을 수 있다.
한편, 도 4에 도시된 존 구성은 프로그램 동작의 실시 예에 불과하다. 읽기 동작시 존 구성은 달라질 수도 있다.
정리하면, 디폴트 인접 존의 개수가 하나일 때, 모든 존 전압 발생기들(222-1. 222-2, 222-3, 222-4)은 턴온됨으로써 대응하는 존 전압들(Vz1, Vz2, Vz3, Vz4)을 발생할 것이다.
한편, 본 발명의 비휘발성 메모리 장치(100)는 프로그램 동작시 커플링 캐피시턴스 줄일 필요가 있다고 판별될 때, 인접 존의 개수를 증가시킬 수 있다.
도 5는 도 1에 도시된 비휘발성 메모리 장치(100)의 프로그램 동작시 변경된 인접 존을 예시적으로 보여주는 도면이다. 도 5를 참조하면, 변경된 인접 존은 디폴트 인접 존(Zone2), 디폴트 인접 존(Zone2)의 인접한 추가된 인접 존들(Zone1, Zone3)로 구성된다. 즉, 인접 존의 개수가 3이다. 여기서, 추가된 인접 존들(Zone1, Zone3)이 인접 존이 된다는 것은, 디폴트 인접 존(Zone2)에 전기적으로 연결되고, 대응하는 존 전압 발생기들(222-1, 222-3)은 턴오프되는 것을 의미한다. 즉, 제 1 존(Zone1), 제 2 존(Zone2), 및 제 3 존(Zone3)의 워드라인들에는 제 2 존 전압(Vz2)이 인가되는 것이다. 따라서, 비선택 워드라인의 커플링 전하는 인접 존(Zone1, Zone 2, Zone 3)에 분산될 것이다. 그 외의 조건들은 도 4에 도시된 조건들과 동일할 것이다.
한편, 도 5에서는 추가된 인접 존들(Zone1, Zone3)에 대응하는 존 전압 발생기들(222-1, 222-3)을 턴-오프 시켰다. 하지만, 본 발명이 반드시 여기에 제한되지 않을 것이다. 본 발명은 추가된 인접 존들(Zone1, Zone3)에 대응하는 존 전압 발생기들(222-1, 222-3)을 턴-오프 시키지 않고, 추가된 인접 존(Zone1, Zone3)에 대응하는 존 전압들(Vz1, Vz3)을 차단시키고, 디폴트 인접 존(Zone2)에 대응하는 제 2 존 전압(Vz2)을 인가시킬 수 있다.
정리하면, 본 발명의 실시 예에 따른 비휘발성 메모리 장치(100)는 프로그램 동작시 필요에 따라 인접 존의 개수를 증가시킴으로써, 선택 워드라인(WL9)에서 바라보는 커플링 캐패시턴스를 줄일 수 있다. 커플링 캐패시턴스가 줄어들기 때문에, 패스 전압 디스터번스가 줄어들 수 있다.
한편, 도 1 내지 도 5에서는 인접한 비선택 워드라인의 커플링 전하를 분산시키는 방법을 설명하였다. 아래에서는 인접한 비선택 워드라인의 커플링 전하를 방전하는 방법을 설명하도록 하겠다.
도 6은 본 발명의 실시 예에 따른 비휘발성 메모리 장치의 프로그램 동작에서 인접 워드라인의 전하를 방전시키는 제 1 실시 예를 보여주는 도면이다. 도 6을 참조하면, 패스 전압(Vpass)보다 높은 프로그램 전압(Vpgm)이 인가되는 시점부터 소정의 구간 동안, 즉, 방전 활성화 신호(DE)에 응답하여 인접 워드라인(예를 들어, WLn-1)의 전하가 방전 패스를 통하여 방전될 수 있다. 여기서 방전 패스는 존들(도 1 참조, Zone1 ~ ZoneK) 각각에 구비될 수 있다. 도 6에 도시된 점선 부분은 선택 워드라인(SEL WL)에 의해 유도되는 커플링 전하로 인하여 인접 워드라인(WLn-1)의 전압이 상승되는 것을 보여준다.
본 발명의 프로그램 동작은 프로그램 동작시 프로그램 전압(Vpgm)을 인가하는 것과 동시에 인접 워드라인(WLn-1)의 전하를 방전 패스를 통하여 방전함으로써, 커플링 전하에 의해 유도되는 인접 워드라인의 전압 상승을 방지할 수 있다.
한편, 도 6에서는 프로그래밍 타이밍에 따라, 예를 들어, 선택 워드라인( SEL WL)으로 인가되는 프로그램 전압(Vpgm)의 레벨에 따라, 방전 활성화 신호(DE)가 활성화되었다. 즉, 프로그램 모드 신호(패스 전압 인가 신호, 프로그램 전압 인가 신호)에 응답하여 방전 활성화 신호(DE)의 타이밍이 결정되었다. 하지만 본 발명이 반드시 여기에 제한되지 않을 것이다. 본 발명의 방전 활성화 신호(DE)는 인접 워드라인의 전압 레벨에 따라 활성화될 수 있다.
도 7은 본 발명의 실시 예에 따른 비휘발성 메모리 장치의 프로그램 동작에서 인접 워드라인의 전하를 방전시키는 제 2 실시 예를 보여주는 도면이다. 도 7을 참조하면, 인접 워드라인(WLn-1)의 전압이 제 1 레벨(TR1, 예를 들어, Vpass)이 될 때 인접 워드라인(예를 들어, WLn-1)의 전하를 방전시키기 위하여 방전 활성화 신호(DE)가 활성화되고, 인접 워드라인(WLn-1)의 전압이 제 2 레벨(TR2)이 될 때 인접 워드라인(WLn-1)의 전하를 재충전(recharge)하기 위하여 방전 활성화 신호(DE)가 비활성화될 것이다. 점선 부분은 방전되기 전의 인접 워드라인의 전압 레벨이다.
본 발명의 실시 예에 따른 프로그램 동작은, 인접 워드라인의 전압 레벨을 검출하고, 검출 결과에 따라 커플링 전하를 방전하거나 재충전함으로써 인접 워드라인(WLn-1)의 전압 레벨을 안정화시킬 수 있다.
한편, 도 7에 도시된 인접 워드라인(WLn-1)의 전하들의 방전 동작의 시작과 끝이 반드시 여기에 제한되지 않을 것이다. 도 6 및 도 7에 조합에 따라 다양한 방법으로 인접 워드라인(WLn-1)의 전하들의 방전 동작 혹은 재충전 시작될 수 있다.
한편, 도 6 및 도 7에서는 방전 패스를 이용하여 인접 워드라인(WLn-1)의 커플링 전하를 방전시키는 방법들에 대하여 설명하였다. 넓은 의미에서 도 1 내지 도 5에서 설명된 인접 워드라인의 커플링 전하를 분산시키는 것도, 커플링 전하를 방전시키는 것으로 해석될 수도 있다. 따라서, 도 1 내지 도 5에서 설명된 인접 존의 개수를 가변시키는 방법이 도 6 및 도 7에서 설명된 방법에 결합 될 수도 있다.
도 8은 본 발명의 실시 예에 따른 비휘발성 메모리 장치(100)의 구동 방법에 대한 제 1 실시 예를 보여주는 흐름도이다. 도 1 내지 도 6 및 도 8를 참조하면, 비휘발성 메모리 장치(100)의 구동 방법은 다음과 같다. 비휘발성 메모리 장치(100)는 프로그램 명령 및 어드레스를 입력 받는다(S110). 인접 존 제어기(152, 도 1 참조)는 인접 존 정보(AZI, 도 1 참조)을 이용하여 동작 모드가 디폴트 인접 존 모드인지 판별한다(S120). 실시 예에 있어서, 입력 어드레스는 인접 존 정보(AZI)가 될 수 있다. 한편, 인접 존 정보(AZI)는 도 6에 도시된 바와 같이, 선택 워드라인(SEL WL)에 인가되는 프로그램 전압(Vpgm)의 레벨 혹은 시간에 대한 정보이거나, 도 7에 도시된 바와 같이, 비선택 워드라인(WLn-1)에 인가되는 패스 전압(Vpass)의 레벨 혹은 시간에 대한 정보일 수 있다. 아래에서는 설명의 편의를 위하여 인접 존 정보(AZI)를 입력 어드레스라고 하겠다.
만일, 동작 모드가 디폴트 인접 존 모드가 아니라면, 인접 존 제어기(152)는 입력 존 정보(AZI)에 따라, 즉, 입력된 어드레스에 대응하는 선택 워드라인의 위치에 따라 인접 존의 개수를 변경한다(S130). 여기서 동작 모드가 디폴트 인접 존 모드가 아니라는 것은, 프로그램 동작시 인접 워드라인(adjacent WL)의 전하를 분산할 필요가 있다는 것이다.
인접 존의 개수가 변경된 후에, 도 5에 도시된 바와 같이 인접 존(Zone1, Zone2, Zone3)의 워드라인들로 제 2 존 전압(Vz2)이 인가되고, 나머지 존(Zone4)의 워드라인들로 제 4 존 전압(Vz4)이 인가 될 것이다. 여기서 제 2 존 전압(Vz2)은 제 4 존 전압(Vz4)보다 크다(S140).
반면에, 동작 모드가 디폴트 인접 존 모드일 때, 즉, 인접 워드라인의 전하를 분산할 필요가 없다면, 도 4에 도시된 바와 같이 디폴트 인접 존의 워드라인들로 제 2 존 전압(Vz2)이 인가되고, 나머지 존들(Zone1, Zone2, Zone4)의 워드라인들로 대응하는 존 전압들(Vz1, Vz3, Vz4)이 인가될 것이다(S145).
또한, S140 혹은 S145 단계 이후에, 선택 워드라인(예를 들어, WL9)으로 프로그램 전압이 인가됨으로써 프로그램 동작이 수행될 것이다.
본 발명의 실시 예에 따른 비휘발성 메모리 장치(100)의 구동 방법은 인접 존 정보(AZI)에 근거로 하여 인접 존의 개수를 추가함으로써, 프로그램 동작시 존들에 발생하는 패스 전압 디스터번스를 최소화시킬 수 있다.
도 9는 본 발명의 실시 예에 따른 비휘발성 메모리 장치(100)의 구동 방법에 대한 제 2 실시 예를 보여주는 흐름도이다. 도 1 내지 도 5, 도 7 및 도 9를 참조하면, 비휘발성 메모리 장치(100)의 구동 방법은 다음과 같다. 아래에서는 설명의 편의를 위하여 프로그램 동작이 수행된다고 가정하겠다. 프로그램 명령 및 어드레스가 입력 되고, 입력된 어드레스에 응답하여 워드라인이 선택되고, 선택된 워드라인에 인접한 적어도 하나의 인접 워드라인의 레벨이 검출될 것이다(S210).
검출된 인접 워드라인의 레벨에 근거로 하여 적어도 하나의 인접 워드라인의 전하들의 방전 여부가 결정될 것이다(S220). 예를 들어, 도 7에 도시된 바와 같이, 인접 워드라인의 레벨이 제 1 타겟 레벨(TR1)보다 크거나 같을 때, 방전 활성화 신호(DE)가 활성화되고, 인접 워드라인의 전하들이 방전될 것이다. 반면에, 인접 워드라인의 레벨이 제 2 타켓 레벨(TR2)보다 작거나 같을 때, 도 7에 도시된 바와 같이, 방전 활성화 신호(DE)가 비활성화되고, 인접 워드라인의 전하들이 재충전될 것이다.
이 후에, 인접 존과 나머지 존들로 서로 다른 존 전압들이 인가되고, 선택 워드라인으로 프로그램 전압이 인가될 것이다(S230).
본 발명의 실시 예에 따른 비휘발성 메모리 장치(110)의 구동 방법은 인접 워드라인의 레벨을 근거로 하여 인접 워드라인의 전하들을 방전함으로써, 프로그램 동작시 존들에 발생하는 패스 전압 디스터번스를 최소화시킬 수 있다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템(10)을 예시적으로 보여주는 도면이다. 도 10을 참조하면, 메모리 시스템(10)은 비휘발성 메모리 장치(100) 및 그것을 제어하는 메모리 제어기(200)를 포함한다. 메모리 제어기(200)는 비휘발성 메모리 장치(100)의 구동시 인접 존의 개수를 변경할 지를 판별하고, 판별 결과에 따라 새로운 인접 존 정보(AZI)를 비휘발성 메모리 장치(100)로 전송할 것이다. 비휘발성 메모리 장치(100)의 존 제어기(152)는 새로운 인접 존 정보(AZI)에 근거로 하여 인접 존의 개수를 구성하고, 필요한 구동을 수행할 것이다. 즉, 인접 존 정보(AZI)를 근거로 하여 디폴트 인접 존 모드인 지가 판별될 것이다.
실시 예에 있어서, 메모리 제어기(200)는 구동될 메모리 블록의 열화 정도에 대한 정보를 근거로 하여 인접 존 정보(AZI)의 변경을 판별할 수 있다.
실시 예에 있어서, 메모리 제어기(200)는 메모리 시스템의 외부적인 환경을 고려하여 인접 존 정보(AZI)의 변경을 판별할 수 있다. 여기서 외부적인 환경은 메모리 시스템(10)의 온도, 비휘발성 메모리 장치(100)의 온도, 노이즈, 전력 상태 등이 될 수 있다.
본 발명의 실시 예에 따른 메모리 시스템(10)은 인접 존 정보(AZI)를 변경할 지를 판별하고, 그 결과에 따라 인접 존 정보(AZI)를 변경함으로써 최적의 비휘발성 메모리 장치(100)의 구동을 수행할 수 있다.
한편, 본 발명의 비휘발성 메모리 장치는, 인접 워드라인의 전하를 방전하기 위하여 각각의 존들에 형성된 방전 패스(discharge path)를 추가적으로 구비할 수 있다. 예를 들어, 본 발명은 인접 워드라인의 전하를 방전할 필요가 있을 때, 인접 존의 방전 패스가 활성화되도록 구현될 수 있다.
본 발명은 SSD(solid state drive)에 적용 가능하다.
도 11은 본 발명의 실시 예에 따른 SSD를 예시적으로 보여주는 블록도이다. 도 11을 참조하면, SSD(1000)는 복수의 플래시 메모리 장치들(1100) 및 SSD 제어기(1200)를 포함한다. 플래시 메모리 장치들(1100)은 외부 고전압(Vpp)을 제공받도록 구현될 수 있다. 플래시 메모리 장치들(1100) 각각은 도 1 내지 도 10에 설명된 바와 같이 필요에 따라 인접 존의 개수를 다르게 설정하거나, 커플링 전하를 방전시키도록 구현될 수 있다. SSD 제어기(1200)는 복수의 채널들(CH1~CHi, i는 2 이상의 정수)을 통하여 플래시 메모리 장치들(1100)에 연결된다. SSD 제어기(1200)는 적어도 하나의 중앙처리장치(1210), 버퍼 메모리(1220), 호스트 인터페이스(1250) 및 플래시 인터페이스(1260)를 포함한다.
본 발명의 실시 예 따른 SSD(1000)는 필요에 따라 인접 존의 개수를 다르게 함으로써 필요한 최적의 구동 조건을 만족시킬 수 있다.
본 발명은 eMMC(embedded)에 적용 가능하다.
도 12는 본 발명에 따른 eMMC를 예시적으로 보여주는 블록도이다. 도 12를 참조하면, eMMC(2000)는 적어도 하나의 낸드 플래시 메모리 장치(2100) 및 제어기(2200)를 포함할 수 있다. 낸드 플래시 메모리 장치(2100)는 SDR(single data rate) 낸드 혹은 DDR(double data rate) 낸드, toggle NAND일 수 있다. 실시 예에 있어서, 낸드 플래시 메모리 장치(2100)는 단품의 낸드 플래시 메모리 장치들을 포함할 수 있다. 여기서, 단품의 낸드 플래시 메모리 장치들은 하나의 패키지(예를 들어, FBGA, Fine-pitch Ball Grid Array)에 적층 되어 구현될 수 있다. 여기서 낸드 플래시 메모리 장치들 각각은, 도 1 내지 도 10에서 설명된 바와 같이, 구동 시 인접 존의 개수를 설정하거나 인접 존의 커플링 전하를 방전하도록 구현될 것이다.
메모리 제어기(2200)는 복수의 채널들을 통하여 플래시 메모리 장치(2100)에 연결된다. 제어기(2200)는 적어도 하나의 제어기 코어(2210), 호스트 인터페이스(2250) 및 낸드 인터페이스(2260)를 포함한다. 적어도 하나의 제어기 코어(2210)는 eMMC(2000)의 전반적인 동작을 제어한다. 호스트 인터페이스(2250)는 제어기(2210)와 호스트의 인터페이싱을 수행한다. 낸드 인터페이스(2260)는 낸드 플래시 메모리 장치(2100)와 제어기(2200)의 인터페이싱을 수행한다. 실시 예에 있어서, 호스트 인터페이스(2250)는 병렬 인터페이스(예를 들어, MMC 인터페이스)일 수 있다. 다른 실시 예에 있어서, eMMC(2000)의 호스트 인터페이스(2250)는 직렬 인터페이스(예를 들어, UHS-II, UFS 인터페이스)일 수 있다.
eMMC(3000)는 호스트로부터 전원 전압들(Vcc, Vccq)을 제공받는다. 여기서, 제 1 전원 전압(Vcc: 3.3V)은 낸드 플래시 메모리 장치(2100) 및 낸드 인터페이스(2260)에 제공되고, 제 2 전원 전압(Vccq: 1.8V/3.3V)은 제어기(2200)에 제공된다.
본 발명의 실시 예에 따른 eMMC(2000)는 소형 및 저전력이 요구되는 모바일 제품(예를 들어, 갤럭시S 시리즈, 갤럭시노트 시리즈, 갤럭시탭 시리즈, 아이폰, 아이패드, 넥서스, 패블릿(Phablet), 베가 시리즈 등)에 응용 가능하다.
본 발명은 UFS(uiversal flash storage)에도 적용 가능하다.
도 13은 본 발명의 실시 예에 따른 UFS 시스템(3000)을 예시적으로 보여주는 블록도이다. 도 13을 참조하면, UFS 시스템(3000)은 UFS 호스트(3100), UFS 장치들(3200, 3300), 임베디드 UFS 장치(3300), 착탈형 UFS 카드(3400)를 포함할 수 있다. UFS 호스트(3100)는 모바일 장치의 어플리케이션 프로세서일 수 있다. UFS 호스트(3100), UFS 장치들(3200, 3300), 임베디드 UFS 장치(3300), 및 착탈형 UFS 카드(3400) 각각은 UFS 프로토콜에 의하여 외부의 장치들과 통신할 수 있다. UFS 장치들(3200, 3300), 임베디드 UFS 장치(3300), 및 착탈형 UFS 카드(3400) 중 적어도 하나는 도 1에 도시된 비휘발성 메모리 장치(100)를 포함할 수 있다.
한편, 임베디드 UFS 장치(3300)와 착탈형 UFS 카드(3400)는 UFS 프로토콜이 아닌 다른 프로토콜에 의해 통신할 수 있다. UFS 호스트(3100)와 착탈형 UFS 카드(3400)는 다양한 카드 프로토콜(예를 들어, UFDs, MMC,SD(secure digital), mini SD, Micro SD 등)에 의해 통신할 수 있다.
한편, 상술 된 본 발명의 내용은 발명을 실시하기 위한 구체적인 실시 예들에 불과하다. 본 발명은 구체적이고 실제로 이용할 수 있는 수단 자체뿐 아니라, 장차 기술로 활용할 수 있는 추상적이고 개념적인 아이디어인 기술적 사상을 포함할 것이다.
10: 메모리 시스템
100: 비휘발성 메모리 장치
110: 메모리 셀 어레이
120: 전압 발생 회로
130: 어드레스 디코더
140: 입출력 회로
150: 제어 로직
152: 인접 존 제어기
AZI: 인접 존 정보

Claims (10)

  1. 기판 위에 적층된 판 형태의 워드라인들을 관통함으로써 형성되는 복수의 스트링들을 갖는 비휘발성 메모리 장치의 구동 방법에 있어서:
    프로그램 명령 및 어드레스를 입력 받는 단계;
    상기 입력된 어드레스에 대응하는 선택 워드라인의 위치에 따라 비선택 워드라인들로 구성된 복수의 존들에서 인접 존의 개수를 변경하는 단계;
    상기 인접 존과 나머지 존들로 서로 다른 존 전압들을 인가하는 단계; 및
    상기 선택 워드라인으로 프로그램 전압을 인가하는 단계를 포함하는 구동 방법.
  2. 제 1 항에 있어서,
    상기 선택 워드라인에 인접한 인접 워드라인의 전하들을 분산할 필요가 있는 지를 판별하는 단계를 더 포함하고,
    상기 인접 워드라인의 전하들을 분산할 필요가 있는 지 판별하는 단계는 상기 선택 워드라인으로 패스 전압에서 상기 프로그램 전압을 인가되는 시점에서 결정되는 구동 방법.
  3. 제 1 항에 있어서,
    상기 선택 워드라인에 인접한 인접 워드라인의 전하들을 분산할 필요가 있는 지를 판별하는 단계를 더 포함하고,
    상기 인접 워드라인의 전하들을 분산할 필요가 있는 지를 판별하는 단계는, 상기 비선택 워드라인의 전압 레벨을 근거로 결정되는 구동 방법.
  4. 제 1 항에 있어서,
    상기 인접 존에 인가되는 존 전압은 상기 나머지 존들에 인가되는 존 전압들보다 높게 설정되는 구동 방법.
  5. 제 1 항에 있어서,
    상기 복수의 존들에 대응하는 존 전압들을 발생하는 단계를 더 포함하고,
    상기 인접 존의 개수를 변경하는 단계는, 상기 선택 워드라인에 인접한 인접 워드라인의 전하들을 분산할 필요가 있을 때 상기 인접 존으로 새롭게 추가되는 존의 경우, 상기 추가된 존에 대응하는 존 전압을 발생하지 않는 단계를 더 포함하는 구동 방법.
  6. 제 1 항에 있어서,
    상기 복수의 존들에 대응하는 존 전압들을 발생하는 단계를 더 포함하고,
    상기 인접 존의 개수를 변경하는 단계는, 상기 선택 워드라인에 인접한 인접 워드라인의 전하들을 분산할 필요가 있을 때 상기 인접 존으로 새롭게 추가되는 존의 경우, 상기 추가된 존에 대응하는 존 전압을 상기 추가된 존으로부터 차단시키는 단계; 및
    상기 추가된 존에 변경되기 이전의 인접 존에 인가된 존 전압을 인가하는 단계를 더 포함하는 구동 방법.
  7. 기판 위에 형성된 판 형태의 워드라인들을 관통함으로써 형성되는 복수의 스트링들을 갖는 메모리 블록들을 포함하는 메모리 셀 어레이;
    상기 메모리 블록들 중 어느 하나를 선택하고, 상기 선택된 메모리 블록에서 선택 워드라인을 선택 전압으로, 비선택 워드라인들로 구성된 복수의 존들을 대응하는 존 전압들로 구동하는 로우 디코더;
    상기 선택 전압을 발생하고, 상기 존 전압들을 발생하는 전압 발생 회로;
    프로그램 동작시 상기 선택된 메모리 블록에 쓰여질 데이터를 임시로 저장하거나, 읽기 동작시 상기 선택된 메모리 블록으로부터 읽혀진 데이터를 임시로 저장하는 입출력 회로; 및
    상기 프로그램 동작시 혹은 상기 읽기 동작시 상기 로우 디코더, 상기 전압 발생 회로, 및 상기 입출력 회로를 제어하는 제어 로직을 포함하고,
    상기 제어 로직은 비선택 워드라인의 전하들을 분산시키기 위하여 인접 존 정보를 근거로 하여 상기 복수의 존들에서 인접 존의 개수를 변경하고,
    상기 인접 존은 상기 복수의 존들에서 상기 선택 워드라인의 위치에 대응하는 적어도 하나의 존을 포함하는 비휘발성 메모리 장치.
  8. 제 7 항에 있어서,
    상기 전압 발생 회로는, 상기 선택 전압을 발생하는 선택 전압 발생기; 및 상기 존 전압들 발생하는 복수의 존 전압 발생기들을 포함하고,
    상기 인접 존은, 상기 선택 워드라인에 인접한 적어도 하나의 비선택 워드라인을 갖는 하나의 디폴트 인접 존; 및 상기 복수의 존들 중에서 상기 디폴트 인접 존을 제외한 나머지 존들에서 상기 디폴트 인접 존에 인접한 추가된 인접 존으로 구성되는 비휘발성 메모리 장치.
  9. 제 8 항에 있어서,
    상기 존 전압 발생기 중에서 상기 추가된 인접 존에 대응하는 존 전압 발생기는 턴오프 되는 비휘발성 메모리 장치.
  10. 제 7 항에 있어서,
    상기 인접 존 정보를 근거로 하여 상기 인접 존의 개수를 변경하는 인접 존 제어기를 더 포함하고,
    상기 비선택 워드라인의 전하들을 방전하기 위한 방전 패스를 더 포함하는 비휘발성 메모리 장치.
KR1020130034532A 2013-03-29 2013-03-29 비휘발성 메모리 장치 및 그것의 구동 방법 KR102070724B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130034532A KR102070724B1 (ko) 2013-03-29 2013-03-29 비휘발성 메모리 장치 및 그것의 구동 방법
US14/197,723 US9208886B2 (en) 2013-03-29 2014-03-05 Memory system and driving method thereof
US14/931,936 US9378828B2 (en) 2013-03-29 2015-11-04 Memory system and driving method thereof
US15/174,183 US9659660B2 (en) 2013-03-29 2016-06-06 Memory system and driving method thereof using at least two zone voltages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130034532A KR102070724B1 (ko) 2013-03-29 2013-03-29 비휘발성 메모리 장치 및 그것의 구동 방법

Publications (2)

Publication Number Publication Date
KR20140119365A KR20140119365A (ko) 2014-10-10
KR102070724B1 true KR102070724B1 (ko) 2020-01-30

Family

ID=51620718

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130034532A KR102070724B1 (ko) 2013-03-29 2013-03-29 비휘발성 메모리 장치 및 그것의 구동 방법

Country Status (2)

Country Link
US (3) US9208886B2 (ko)
KR (1) KR102070724B1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102070724B1 (ko) * 2013-03-29 2020-01-30 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 구동 방법
US10397908B2 (en) 2013-09-27 2019-08-27 Lg Electronics Inc. Method and apparatus for decoding downlink control information by terminal in wireless communication system
JP2015176620A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体記憶装置
US9251892B1 (en) * 2014-09-11 2016-02-02 Kabushiki Kaisha Toshiba Memory system and method of controlling nonvolatile memory
JP2016062624A (ja) * 2014-09-17 2016-04-25 株式会社東芝 半導体記憶装置
KR102256918B1 (ko) * 2014-09-23 2021-05-27 에스케이하이닉스 주식회사 가변적 ispp 방식을 이용하여 프로그램을 수행하는 3차원 비휘발성 반도체 메모리 장치, 데이터 저장 장치 및 사용자 장치
KR20160108052A (ko) * 2015-03-06 2016-09-19 에스케이하이닉스 주식회사 반도체 소자
JP6309909B2 (ja) * 2015-03-12 2018-04-11 東芝メモリ株式会社 不揮発性半導体記憶装置
KR20160120990A (ko) 2015-04-09 2016-10-19 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
US9761313B2 (en) * 2015-04-09 2017-09-12 SK Hynix Inc. Non-volatile semiconductor memory device with multiple pass voltage and improved verification and programming operating method thereof
KR102653242B1 (ko) * 2015-06-05 2024-04-02 에스케이하이닉스 주식회사 비휘발성 메모리의 프로그램 방법 및 컨트롤러
US9779819B1 (en) 2016-06-24 2017-10-03 Micron Technology, Inc. Connecting memory cells to a data line sequentially while applying a program voltage to the memory cells
US10297323B2 (en) * 2017-10-06 2019-05-21 Sandisk Technologies Llc Reducing disturbs with delayed ramp up of dummy word line after pre-charge during programming
KR102395196B1 (ko) 2017-10-17 2022-05-06 삼성전자주식회사 파라미터 교정 기능을 갖는 스토리지 장치 및 상기 스토리지 장치의 동작 방법
US10438671B1 (en) * 2018-06-22 2019-10-08 Sandisk Technologies Llc Reducing program disturb by modifying word line voltages at interface in two-tier stack during programming
JP2020047348A (ja) * 2018-09-19 2020-03-26 キオクシア株式会社 半導体記憶装置及びその制御方法
CN109979509B (zh) * 2019-03-29 2020-05-08 长江存储科技有限责任公司 一种三维存储器及其编程操作方法
US11367493B2 (en) 2019-07-18 2022-06-21 Samsung Electronics Co., Ltd. Non-volatile memory devices and program methods thereof
KR20210010726A (ko) 2019-07-18 2021-01-28 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR20210153475A (ko) * 2020-06-10 2021-12-17 에스케이하이닉스 주식회사 반도체 메모리 장치, 그의 동작 방법, 및 반도체 메모리 시스템
EP4181138A1 (en) 2021-11-11 2023-05-17 Samsung Electronics Co., Ltd. Nonvolatile memory device, storage device having the same, and operating method thereof
EP4394773A1 (en) * 2022-12-29 2024-07-03 Macronix International Co., Ltd. Memory device and programming method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100770754B1 (ko) 2006-10-12 2007-10-29 삼성전자주식회사 비휘발성 반도체 메모리 장치 및 그것의 프로그램 방법
US20100118606A1 (en) 2008-11-12 2010-05-13 Samsung Electronics Co., Ltd. Methods of programming non-volatile memory devices and memory devices programmed thereby
US20110128782A1 (en) 2009-12-01 2011-06-02 Micron Technology, Inc. Reducing effects of erase disturb in a memory device

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6901498B2 (en) * 2002-12-09 2005-05-31 Sandisk Corporation Zone boundary adjustment for defects in non-volatile memories
US7471565B2 (en) 2006-08-22 2008-12-30 Micron Technology, Inc. Reducing effects of program disturb in a memory device
US7944749B2 (en) 2006-12-21 2011-05-17 Sandisk Corporation Method of low voltage programming of non-volatile memory cells
JP2009193631A (ja) 2008-02-14 2009-08-27 Toshiba Corp 不揮発性半導体記憶装置
KR101462487B1 (ko) 2008-07-07 2014-11-18 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
KR101495789B1 (ko) * 2008-11-17 2015-02-26 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
US8134871B2 (en) 2009-08-05 2012-03-13 Sandisk Technologies Inc. Programming memory with reduced pass voltage disturb and floating gate-to-control gate leakage
US8367260B2 (en) * 2009-10-08 2013-02-05 GM Global Technology Operations LLC Remedial start method in a fuel cell
US8169822B2 (en) 2009-11-11 2012-05-01 Sandisk Technologies Inc. Data state-dependent channel boosting to reduce channel-to-floating gate coupling in memory
KR101691088B1 (ko) 2010-02-17 2016-12-29 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
KR101134240B1 (ko) 2010-04-29 2012-04-09 주식회사 하이닉스반도체 반도체 메모리 장치의 동작 방법
JP5502629B2 (ja) * 2010-07-12 2014-05-28 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
US8570808B2 (en) 2010-08-09 2013-10-29 Samsung Electronics Co., Ltd. Nonvolatile memory device with 3D memory cell array
KR101204646B1 (ko) 2010-11-17 2012-11-23 에스케이하이닉스 주식회사 낸드 플래시 메모리 장치 및 그 동작 방법
KR101855437B1 (ko) * 2010-12-02 2018-05-08 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
KR101188372B1 (ko) 2010-12-03 2012-10-08 에스케이하이닉스 주식회사 불휘발성 메모리 장치의 프로그램 방법
KR101762828B1 (ko) 2011-04-05 2017-07-31 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법
KR102094336B1 (ko) * 2013-02-13 2020-04-14 삼성전자주식회사 메모리 시스템 및 그것의 구동 방법
KR102068163B1 (ko) * 2013-02-27 2020-01-20 삼성전자주식회사 불휘발성 메모리 및 불휘발성 메모리의 동작 방법
KR102070724B1 (ko) * 2013-03-29 2020-01-30 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 구동 방법
KR102127416B1 (ko) * 2013-06-27 2020-06-26 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 읽기 방법
US9293205B2 (en) * 2013-09-14 2016-03-22 Aplus Flash Technology, Inc Multi-task concurrent/pipeline NAND operations on all planes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100770754B1 (ko) 2006-10-12 2007-10-29 삼성전자주식회사 비휘발성 반도체 메모리 장치 및 그것의 프로그램 방법
US20100118606A1 (en) 2008-11-12 2010-05-13 Samsung Electronics Co., Ltd. Methods of programming non-volatile memory devices and memory devices programmed thereby
US20110128782A1 (en) 2009-12-01 2011-06-02 Micron Technology, Inc. Reducing effects of erase disturb in a memory device

Also Published As

Publication number Publication date
US20140293693A1 (en) 2014-10-02
US9659660B2 (en) 2017-05-23
US9208886B2 (en) 2015-12-08
US20160284412A1 (en) 2016-09-29
KR20140119365A (ko) 2014-10-10
US20160055914A1 (en) 2016-02-25
US9378828B2 (en) 2016-06-28

Similar Documents

Publication Publication Date Title
KR102070724B1 (ko) 비휘발성 메모리 장치 및 그것의 구동 방법
KR102620562B1 (ko) 비휘발성 메모리 장치
CN109509501B (zh) 半导体存储装置
KR102081749B1 (ko) 메모리 시스템 및 그것의 프로그램 방법
KR102083506B1 (ko) 더미 워드 라인을 갖는 3차원 플래시 메모리 장치 및 그것을 포함하는 데이터 저장 장치
CN108074603B (zh) 非易失性存储器装置及其操作方法以及控制逻辑
KR101716713B1 (ko) 플래시 메모리 장치 및 그것의 프로그램 방법
KR101903440B1 (ko) 비휘발성 메모리 장치 및 그것의 접지 선택 트랜지스터의 문턱전압 조절 방법
KR20200052664A (ko) 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
KR102102233B1 (ko) 메모리 시스템 및 그것의 읽기 방법
US9318203B2 (en) Semiconductor device being capable of improving program speed and program disturbance characteristics
CN106504791B (zh) 存储装置、存储系统、操作存储装置以及存储系统的方法
KR102094336B1 (ko) 메모리 시스템 및 그것의 구동 방법
KR102345597B1 (ko) 더미 워드 라인을 갖는 3차원 플래시 메모리 장치
KR102395724B1 (ko) 반도체 메모리 장치 및 그 동작 방법
KR102258117B1 (ko) 불휘발성 메모리 장치 및 그것의 소거 방법
KR102659651B1 (ko) 비휘발성 메모리 장치의 고전압 스위치 회로 및 비휘발성 메모리 장치
JP2013080535A (ja) 半導体記憶装置
EP3989230A1 (en) Nonvolatile memory device and method of programming in a nonvolatile memory
KR20180078546A (ko) 반도체 메모리 장치 및 그 동작 방법
KR102302433B1 (ko) 불 휘발성 메모리 장치 및 그것의 소거 방법
KR102461747B1 (ko) 반도체 메모리 장치 및 그 동작 방법
US20160232975A1 (en) Semiconductor memory device and programming method of the same
EP3547369A1 (en) Three-dimensional memory devices having plurality of vertical channel structures
KR20090110605A (ko) 더미 셀을 포함하는 불휘발성 메모리 장치 및 그것의프로그램 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant