TW310477B - Nonvolatile memory device - Google Patents

Nonvolatile memory device Download PDF

Info

Publication number
TW310477B
TW310477B TW085115429A TW85115429A TW310477B TW 310477 B TW310477 B TW 310477B TW 085115429 A TW085115429 A TW 085115429A TW 85115429 A TW85115429 A TW 85115429A TW 310477 B TW310477 B TW 310477B
Authority
TW
Taiwan
Prior art keywords
program
line
select
voltage
gate
Prior art date
Application number
TW085115429A
Other languages
English (en)
Inventor
Woong Lim Choi
Original Assignee
Lg Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lg Semicon Co Ltd filed Critical Lg Semicon Co Ltd
Application granted granted Critical
Publication of TW310477B publication Critical patent/TW310477B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436Arrangements for verifying correct programming or erasure
    • G11C16/3468Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3481Circuits or methods to verify correct programming of nonvolatile memory cells whilst programming is in progress, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628Programming or writing circuits; Data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628Programming or writing circuits; Data input circuits
    • G11C11/5635Erasing circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0491Virtual ground arrays
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436Arrangements for verifying correct programming or erasure
    • G11C16/3468Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2211/00Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/561Multilevel memory cell aspects
    • G11C2211/5613Multilevel memory cell with additional gates, not being floating or control gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

i、發明説明(1 ) 經濟部中央標準局貝工消费合作社印製 發明背景 發明領域 本發明是有關非揮發性記憶體裝置 相關技藝之討論 欲與非揮發性記憶胞,如快掠EEPR〇Ms(flaSh E E P R Ο M s )和快掠記憶卡(f 1 a s 丨1 memory cards) > jif 來應用的擴展並齊驅,需要對iii些非揮發性記憶胞之硏究 與發展。 通常,使用非揮發性半導iU憶裝置,如E E P R Ο Μ 和flashEEPROM,作爲大麗:儲存媒介時,最難以克服 的缺點爲記憶體之高單位位兀成木。和,對於該非揮發性 記憶體應用於可攜帶的產品時,需耍低消耗功率之非揮發 性記憶晶片。爲降低單位位元成本,科胞體多位元方面之 積極硏究正進行中。 傳統非揮發性記憶體的包坡密度相當於記憶胞之數 目。一多位元胞體儲存超過兩位儿之資料於…記憶胞内。 在未減少該記憶胞的尺寸下增進相同品片丨ίΐ丨積之資料密 度。欲履行該多位元胞體,於紐記憶胞h應程式化至少 兩臨界電壓位階。例如’欲儲#丨也位元資料於各胞體,該 各胞體須程式化爲2 2,即’四’臨界位階。此處,該四 臨界位階各相當於邏輯狀態00 ’ 01 ’ 1 〇和1 1。 多位階程式化裡,最關鍵問題爲各臨界電壓位階具統 計分佈。該分佈値約爲0 . 5 V。 本紙張尺度適用中國國家標举(CNS ) Λ4规格(2丨OX297公# ) ----------抽衣------1T------0 (請先閲讀背面之注意事項再填寫本頁} A7 _________ B7 五、發明説明(2 ) 隨著藉由精密地調整各臨界位階以降低分佈値,可程 式化更多位階,其因而增加各胞體之位元數。欲降低該電 壓分佈,存在一種使用重複性程式化和辨識的程式化方 法》 依此方法,一系列電壓脈波供給該胞體以程式化該非 揮發性記憶胞於預定臨界位階。辨識一胞體是否達预定臨 界位階,執行讀取操作於各程式化電壓脈波之間。 辨識期間,當該辨識臨界位階達該拟定臨界位階時, 停止程式化。對此重複性程式化和辨識方法,難以降低因 程式電壓有限脈波寬度所產生之臨界電壓誤差分佈値。此 外,該重複性程式化和辨識演璐法以額外電路執行,其增 加該晶片周邊電路之面積。該說複性力法更延長該程式化 時間。欲解決此缺點,S u n D is k信限公司之R C e r n e a 出 一同時程式化和辨識方法於〗996.6. 6¾晒認可專利 編號 5,422,842。 圖1 A說明C e r n e a提出之該非揮發性;记憶體之符號 與電路圖。如圖]A所示,該非揮發性記憶胞由一控制閘 ]’浮閘2,源極3,通道區域4,和汲極5所組成„ 經濟部中央標準局員工消費合作社印製 (請先閱讀背而之注意事項再填寫本頁) 當足以產生程式化之電壓供給至控制閘丨和汲極5 時,一電流流經該汲極5和源操3之間。此電流與一參考 電流比較,和當該電流達等於或小於該參考電流値時產生 —程式化完成訊號。 上述步驟說明於圖1 B。 本紙張尺度適用中國國家標準(CNS ) Λ4規樁(210X297公釐) 經濟部中央標準局員工消費合作社印製 310477 Λ7 B7 . Γ.π~Γ --1Π -.丨. m,n_丨.,„一丨..丨丨,丨丨丨 — ......... 五、發明説明(3 ) 先前技藝裡隨著程式化同時自動辨識程式化狀況能彌 補重複性程式化和辨識之缺點至某程度。 然而,R. Cernea既未提出分開程式阑之使用作爲 程式化操作,亦未使用一種結構其作爲程式化電流和感測 (或辨識)電流之路徑爲完全分開。I:丨該臨界位階未藉由 供給至該記憶胞之該控制閘電壓而調整。因此,作爲程式 化和感測之分開最佳化操作爲困難的《該程式化和監看之 未分開電流導致該胞體之臨界《壓難以盧接控制。和許可 '^199 1 . 8.2 7美國專利編號5,0 4 3,9 4 0提出一傅導多位 階程式化方法其中供給至該記憶胞各端點電壓爲固定而各 位階之參考電流爲可變。這些方法裡‘如圖1 B所示,作 爲偵測之參考電流和該胞體臨界爾壓間關係既不明顯也非 線性。 因此,如上述先前技藝之電流控制型式程式化方法有 一缺點爲直接和有效多位階控制不容Μ。 爲消除這些問題,該發明者提出-·電廳控制型式程式 化方法其藉由供給至該胞體之孩控制閘之電壓使精密地控 制該胞體之臨界電壓爲可行(美國專利屮請編號 08/542,651)。依此方法,胞體該臨界電應之變化量正 等於該控制閘電壓變化撒。故,該臨界電壓可被調整至最 理想化。此方法裡,然而,電晶體之通道在程式化起始時 啓通以流經電流於其中,和汲極電流隨程式化進行_減少 直到當程式化停止時其達一預定參考電流値,欲在程式化 起始時產生最大電流並隨後降低(其需高起始功率消耗。 本纸張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公簸) , ,—^------^------ (請先閱讀背而之注意事項再填巧本頁) Λ7 _ B7 五、發明説明(4 ) 同時,E E P R Ο Μ和f 1 a s h E E P R Ο Μ的胞體結構依該 通道區域上浮閘位置可分類爲兩稱。 第一種爲簡單堆疊閘極結構(simple st. acked gate structure)其內該浮閘完金覆蓋該通道砸域,和第二種 爲分割通道結構(s ρ 1 i t - c h a η n e I s t r u c t u. r e )其内該浮 閘僅覆蓋該源極和汲極間通道區域之部份。無浮閘在上之 通道區域稱爲選擇電晶體,其選擇電晶體和該浮閘電晶體 串接組成一記憶胞。 此分割通道型式胞體亦依肜成該選擇《晶體方法分類 爲兩種。 一爲合倂分割閛極胞體(merged-split-gate cell) 其內該浮閘電晶體之控制閘電極和該選擇電晶體之一 _極 電極整合爲一,和另-·爲分割阐極胞體(5丨〕丨“1&1^ c e 11)其內該浮閛電晶體之該控制閘電極和款選擇電晶體 之該閘極電極爲分開。該選擇場效場已被導尚防止過度擦 拭問題和使無接點虛地陣列之形成變易。此外,該分割閘 極胞體已被引導使從源極側之熱電子汗人變易。 經濟部中央標準局員工消费合作社印製 —装------ΪΤ (請先閱讀背而之注意事項再填巧本贫) 圖2 A說明簡單堆疊_極型式之傳統非揮發性記憶胞 電路圖,和圖2 B說明分割通道型式之傅統非揮發性記憶 胞電路圖。圖2 A和2 B說明結合擦拭過程之傳統非揮發 性記憶胞結構。圖2 Λ裡’參考數字6表控制7爲浮 閘,8爲源極,9爲汲極,1 〇爲通道區域和1 1爲擦拭用閘 極。圖2 Β裡,參考數字】3表控制閘,1 4表浮閘’】5表 源極,16表汲極,17表通道區域和1 8爲擦拭用閘極。 -6 - 本紙張尺度適用中國國家標準(CNS ) Α4规格(2丨ΟΧ297公犛 經濟部中央標準局員工消费合作社印製 31Q477 9 ξ Λ7 __- _Β7 五、發明説明(5 ) 參照圖2A及2 B ’因該擦拭閘1丨和1 8爲程式化操 作期間所不需者,顯示於圖2 A和2 B各該傅統胞體實際 上變成同於雙重聚閘極(double polygate)結構》總結 爲,迄今所有先前技藝裡,因程式化僅以該控制閑,源極 和/或汲極之電極而導通,記憶胞内作爲程式化電流和辨 識(或感測)電流路徑之分開變爲困難,導致直接和有效地 多位階控制變困難之缺點。 該分割通道胞體使用熱電子注入機制作爲程式化方 法,其中該合倂分割閘極胞體使用汲極側熱爾子注入機 制,和該分割閘極胞體使用源極側熱電子注人機制°如同 其它EEPROMs,使用FN -穿隧效應作爲擦拭。 該分割通道胞體,使用熱電子注入機制’爲有比穿隧 效應者較多從程式化操作電流之功率消耗。和,該合倂分 割閘極胞體於實行兩次不同種類離子往入該汲極區域作爲 較佳熱載子注入時具有困難,和該分割閘極胞體具有困難 於最佳化該選擇電晶體和該浮丨稱電晶體間氧化膜厚度作爲 較佳熱載子注入與使起始讀取電流適當地流入和防[k來自 該氧化膜降格致該讀取電流降格(d e g r a d a t i e η ) 〇 和,該傳統分割通道胞體內,該電子注A(程式化=資 料寫入)藉經由鄰近通道閘氧化膜之熱載子注人1M完成’ 和該電子擦拭(資料刪除)可經山除選擇閘或該控制閘外之 第三閘或該控制閘,或經由鄰近通道閘氧化膜’或經由該 控制閘之任一而完成。 -7 - 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公釐) (請先閱讀背面之注意事項再填寫本頁 裝. 訂 經濟部中央梯準局員工消費合作社印製 A7 __B7 五、發明説明(6 ) 和,雖然該相同發明者所提該非揮發性記憶胞及其程 式化方法(美國專利編號〇8/537, 327)爲該電壓控制型式 程式化方法之應用的合適胞體,但其具有程式化時功率消 韩之缺點。 發明要旨 因此,本發明係關於一非揮發性記憶體裝置其實質地 排除因該相關技藝之限制和缺點所致問題之一或更多。 本發明之一目的爲提供-·非揮發性記憶體裝置其於兩 階或多位階程式化期間程式化的同時辨識爲可得到的,且 該胞體在程式化起始階段爲關閉狀態,和該胞體的通道狀 態在程式化期間被監看以迫使該胞體啓通後在--預定通道 狀態停止程式化》 本發明之另一目的爲提供·非揮發性記憶體裝置,其 中於兩階或多位階程式化期間,涔臨界位階可藉由供給控 制閘之電壓而調整,且各臨界位階和供給至該控制閘之對 應電壓間具線性關係。 本發明之另一目的爲提供·改良分割通道胞體型態非 揮發性記憶體裝置,其在程式化及擦拭時均使用穿隧效 應。 本發明之另一目的爲提供·#揮發性記憶體裝置其能 於程式化時極小化電流消耗與允許程式化和臨界電壓狀態 被監看。 -8 - 本紙張尺度適用中國國家標準(CNS ) Λ4规格(210X 297公釐) (請先聞讀背而之注意事項再填寫本.貝 -裝. 訂 經濟部中央標準局員工消費合作社印製 A7 —__ B7 ___ 五、發明説明(7 ) 本發明之其餘特色和優點將於隨後敘述裡說明,和從 敘述裡部份將更明顯,或可經由本發明之操作而得知。本 發明之諸目的和其餘優點將藉於書面敘述和申請專利範圍 所特別指出之構造和相關圖示酣更爲顯而易見和得知。 欲達成這些和其餘優點與依本發叨之〖丨的,作實質和 槪括地描述,該非揮發性記憶體裝置包括複數個程式/選 擇線採橫列方向以設定間距佈線,及複數個位元線採直行 與該複數個程式/選擇線垂直方式以設定間跟佈線。複數 個控制線與該位元線相鄰,且與該位元線相同方向佈線。 該複數個位元線與該複數個程式/選擇線,形成複數個正 方形矩陣。一胞體置於各正方形中,_丨丨.在同列胞體的控制 閘共同連接至一對應控制線。同行胞體之程式/選擇閘共 同連接至一對應的程式/選擇線,胞體群之各吸極(或源極) 與另一在橫列方向相鄰之胞體的源極(或吸極),共同連接 至一對應位元線。 不論之前一般性描述或以下詳細之說明均爲示範性與 解說性,其目的爲提供如申請專利範圍之本發明的進一步 解說。 圖不之簡單說明 所附圖示用予提供本發明進…步之瞭解並結合組成此 專利說明書之一·部份,其圖示本發明之寳施例並與該描述 一同供以解說圖示: 圖示裏: _ ο - 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210XW?公藶) (請先閱讀背面之注意事項再填寫本頁) 裝. 經濟部中央標準局員工消費合作社印製 A 7 B7 五、發明説明(8 ) \逋1 A爲說明最一般性非揮發性記憶胞之電路圖; 〜圖1B曲線爲解說圓1A該非揮發性記憶髓之自動辨識 程式化原理; 4 2 A說明簡單堆叠閘極結構之先前技藝非揮發性記 憶胞之電路圖; νΛ 2 B說明分割通道結構之先前技藝非揮發性記憶胞 之電路圖; \yfi3A說明依本發明之-·較佳實施例之非揮發性記憶 胞之電路圖; \/圖3 Β展示圖3 Α該非揮發性記憶胞著眼其功能之電 路圖; νΛ 3 C展示圖3 A所示該非揮發性記憶胞程式化操作 時之電流路徑; 圖4展示電流偵測法作爲程式化一非揮發性記憶胞之 過程; V/圖5A-5 Η展示圖4各節點之波形; \/偏6展示依本發明之單一或多位階程式化過程之流程 圖; V鬮7 Α說明圖3 Α所示該非揮發性記憶胞之電容等效 電路圖; syiffl 7 B說明欲程式化之臨界位階和相關供給控制閛電 壓之關係,和多位階程式化裡各位階起始浮閘電壓和參考 電流之關係; -10 本紙張尺度適用中國國家標準(CNS ) λΖ規) (請先閱讀背面之注意事項#填"本頁)
^ i 0477 a? H7 經濟部中央標準局負工消費合作社印製 五、發明説明() \^圖7 C曲線展示多位階程式化裡電晶體之啓通和關閉 點與程式化結束點和汲極電流之關係; 8 A爲解說依本發明使用電壓侦測方法作爲程式化 一非揮發性記憶胞之過程; 8 B展示圖8 A所示該電壓偵测器之另·寶施例的 電路圖; ^阃9 A顯示依本發明之一較佧實施例的··非揮發性記 憶體之電路; V/圖9 B顯示圖9 A之非揮發性記憶體各線充電之電壓 分配表。 較佳實施例之詳細說明 參考資料現將更爲詳細於本發明之較佳實施例,興範 例伴隨相關圖示而說明。 ν/ή 3 A顯示依據本發明實施例之- ' 的非揮發性記憶胞 的電路,包含一程式/選擇閘用於進行胞體選取與·至 少有兩階段使用外界之帶電載十的多位階程式化,·浮閛 用來貯存帶電載子在擦拭時與提供帶電載子(Charge carriers)予程式/選擇閘在程式化,-·控制閘控制該帶 電載子(Charge carriers)擦拭時經由通蓝間,和--源 極與一吸極,用於貯存該帶電載子(Charge carriers) 在擦拭時經由通道區間在該浮閘,與確認在程式化時來自 該浮閘至程式/選擇閘帶電載子(C h a r g e c a r r i e r s )之數 量。 -1 1 - (讀先閲讀背而之注意事項再填寫本頁 .裝· 、-° 绨 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇X 297公费) 經濟部中央標準局員工消費合作社印製 A7 _____ B7.___________ 五、發明説明(10 ) 圖3 B顯示圖3 A該非揮發性記憶胞功能說明之霄路’ 包含一程式/選擇閘3 1 ’ 一浮閘3 2在擦拭時充予最高臨界 電壓以貯存負電荷(電子)和在程式化提供貯存之負電荷至 該程式/選擇閘,.一控制閘3 3控制在程式化時來自該浮閘 32至該程式/選擇閘3 1之電柯Λ ' —貯存品體3 4在擦拭 時充予最高臨界電壓以貯存電子於浮_ 3 2,和〜—選擇晶 體3 5用來在程式化初始階段選擇一胞體與確認來自浮閘 32至程式/選擇閘31的電子數Λ > V參照圖3 Β,該貯存晶體3 4包含浮閘3 2 ’源極3 6 ’汲 極3 6,和在源極3 6與汲極3 7之間的通道區域3 8。該選擇 晶體3 5包含程式/選擇閘3 1 ’汲極3 7和通逍區域3 8。由 於,.選擇晶體3 5與貯存晶體3 8共另·通道3 8 ’源極3 6 與汲極3 7於圖3 Α和圖3 Β爲相Μ。圖3 Β中的透納二極體 做爲帶電載子,僅允許來自浮閘32至程式/選擇閘33。 ^ 3 C中所示之系統於進行·兩階段位階或多位階程 式化時採用控制閘3 3 »程式/選擇閘3 1和浮閘3 2,此從 以下可看出:程式化圖3Α中之非揮發性記憶胞與在兩階 段位階或多位階程式化時,監祝來自浮閘3 2通過選擇晶 體35的通道區域38至程式/選擇_31的負電荷數量,以 確認程式化的結束。所以,控制阐3 3、浮閘3 2和程式/選 擇閘3 1僅執行兩階段位階或多位階程式化功能,且另--方面,選擇晶體35只執行監視來由浮閘32充塡至程式/選 擇閘3 1之電荷數量。以及在一包含複數個胞體之非揮發 性記憶裝置,程式/選擇閘3 1也作爲在程式化選取胞體之 -1 2 - 本紙張尺度適用中國國家梯準(CNS ) Α4规格(210Χ 297^> (請先閱讀背面之注意事項再填寫本页 -裝' 訂 310477 A7 B7 經濟部中央標準扃貝工消費合作社印製 彡、發明説明(11 ) 機構。也就是’用於程式化的..區域可完全和用於確認的 一區域分開,且此兩區域可在擦拭時經由浮_ 3 2連接, 和於程式化時於程式化胞體選擇經由程式/選擇閘連接。 事實上,在製造一非揮發性記憶胞,浮閘3 2與程式/選擇 閘31在程式化區域,形成一透納:極體其.宵—.-薄介質層 允許其間有透納形成。據此,程式化藉通過透納二極體的 透納機構完成。與此相比較,如前所述,先前技藝之非揮 發性記憶胞沒使用程式/選擇閘3 i,及其程式化與確認均 經由晶體3 4之汲極3 7和通道區域3 8。因此,本發明和先 前技藝有三點不同》 用於引導非揮發性記憶胞之一兩階段位階多位階程式 化,已示於圖3A〜3C中將於下說明。在說明中,秤式化 定義爲一資料寫入操作,擦拭足義爲將在擦拭段中所有資 料轉成同樣狀態。因此,擦拭可足義爲一資料段至少爲2 位元或更多,一資料擦拭可爲一狀態,其非揮發性記憶胞 之臨界電壓可爲低或高,及擦拭可定義爲電子群噴入浮閘 或是自浮閘吸出。在本發明中,當其臨界電壓在最萵時定 義爲擦拭。 在該非揮發性記憶胞程式化方法中,有一電壓偵測方 法與一電流偵測方法。首先,電流偵測方法說明如下。 >^4說明程式化該非揮發性記憶胞之電流偵測方法過 程。圖4內包括一第一電壓源3 9,-第二電壓源4 0,一第 三電壓41,一第四電壓源42,電流偵測器43和該非揮發 -13- 本紙張尺度適用中國國家捸準(CNS ) Λ4规格(210 X 297公釐) (請先聞讀背而之注意事項再填寫本頁 .裝· 訂--- —絲--- 經濟部中央標準局員工消費合作社印裝 A7 _________ B7 五、發明説明f2 ) 性記憶胞100如圖3A〜3B所示。該未解說符號ps表外加 之第1位階程式化起始訊號’和V s τ表程式化停止訊號。 多位階程式化期間該第一電壓源39供給一電壓 V c,i ( i = 〇,1,2 , .· ·,η - 1 )至該非揮發性記憶胞丨〇 〇之該控 制閘3 3作爲第i位階程式化。故,該電壓ν ^値於多位階 程式化時隨各臨界位階程式化而變。該第二電壓源4 0供 給一電壓Vps至該程式/選擇閛3]作爲單一或多位階程式 化。此電壓Vps可爲變數,但在程式化停止時具有-·固定 正電壓値。該第三電壓源4]於二階或多位階程式化期間 感應一電壓VD於該汲極37作爲監看程式化狀態,即,監 看該汲極3 7之電流I D j (t ),和該第四電壓源4 2供給V 8 至該源極36。該Vs爲接地或低於該VD之電壓。該未解說 符號Id,i(0爲流經該汲極37之趙流^ y該電流偵測器4 3於第i臨界位階程式化期間當流經該 汲極3 7之該電流Id,i(t)達一參考電流値Iref(例如,臨 界電壓ith)時發出該程式化停止汛號vst。時間tp,i表 程式化完成時刻。該電流偵測器4 3之該參考電流1 R E F與 該非揮發性記憶胞之電氣特性有關。此參考電流1 R E F可 定義爲臨界電壓11 h。位該汲極3 7之該電流1 D J ( t )可另 定義爲與時間相關之電流値。此電流1 D,i ( 1 )表第丨位階程 式化期間由位於該浮閘3 2電壓V F,i ( t )所決定該汲極3 7 之電流,其在程式化起始階段相當於該通道的關閉狀態 (二次臨界狀態)有一很小漏電流値’並隨程式化進行保持 關閉狀態直至當該電流値急遽增加時啓通該通道。當該增 .[4 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公漦) (請先閱讀背面之注意事項再填寫本頁)
A7 B7 五、發明説明(13 ) 加電流値達該電流偵測器43之該參考電流IREF時,該電 流偵測器4 3參生該程式化停止訊號V S τ。 上述情況裡,使用汲極電流偵測之二階或多位階程式 化過程將參照圖4,5 A - 5 Η和6解說。 _ 5 A· 5 Η說明圖4各節點波形,和圖6說明依本 發明單一或多位階程式化過程之流程圖。假設欲程式化胞 體在程式化之前爲擦拭狀態。此時該擦拭狀態爲最高位 階。和,更假設圖3Α,3Β和3 C所示胞體內電晶體爲 Ν型場效電晶體其內各具一Ν型通道形成於Ρ型基底上。 當然,具一Ρ型通道形成於-η型基底之Ρ型場效電晶體亦 可被假定。此情況時,如之前情況之相同操作可被執行只 要施加電壓之極性設定相反與相關節點的符號和臨界電壓 定義爲相反方式。 經濟部中央榡準局負工消費合作、杜印製 ---------t— (請先閱讀背面之注意事項再填寫本頁 绍 使用外部程式化起始訊號P s如圖5 Α所示作爲單-或多位階程式化時,供給該控制丨3 3之正電壓V c,i設定 作爲第i位階程式化。隨設定該正電壓v c,i的同時,該電 流偵測器43準備作爲辨識該浮閘32之電荷量變化。使用 圖5 Α所示該程式化起始訊號Ps的同時’如圖5 Β所示 該正電壓源V p s和如圖5 C所不_負電壓源V c,i分別自 該第一電壓源39和該第二電壓源40至該控制閘33和該程 式/選擇閘3 1。因此,一穿隧電壓Vtun,i(t)充電於該程 式/選擇閘31和該浮閘32間以從該浮閘32供給負電荷至 該程式/選擇閘作爲第i臨界位階程式化。即’電子開始 抽離自該浮閘32經穿隧作用至該程式/選揮閘3 1 ° 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) 經濟部中央標準局員工消費合作社印裝 3i 〇4 Α7 ____ΙΪΙ 五、發明説明(1 4 ·) 分別供給該電壓v c,i和v p s至該控制閛3 3和該程式 /選擇閘31的同時,或之後,該汲極電壓Vd和該源極電 壓Vs分別自該第三電壓源41和該第四電壓源4 2供給至該 汲極3 7和該源極3 6,和,該電流偵測器4 3開始作用, 和,在該電壓Vc,i,Vps和Vd分別供給至該控制閘3 3, 該程式/選擇閘3 I和該汲極3 7之下,如圖5 D所示作爲 第i臨界位階程式化之電壓VFJ(t)充電於該浮閘32。同 時,供給V c,i和V p s使起始浮閘電壓V f,i關閉該場效場 之該通道區域38,即,該起始電壓低於該浮閛32之該臨 界電壓V F τ η。 ^因此,在起始階段無電流流經該汲極37。隨程式化 進行,電子抽離自該浮閘32以增加該浮閘電壓V ρ,i ( t ) 〇 當該浮閘電壓達圖5 D所示臨界電壓V^TH時,如圖5 E 所示電流lDj(〇流經該汲極37,其在起始階段爲最小値 並隨該浮閘電壓增加而增加因隨程式化進行電子從寒浮閘 3 2轉移至該程式/選擇閘3 ]。第i臨界位階程式化期間該 電流偵測器43監看此汲極電流i(t)。當該汲極電流 I D,i ( t )達一預定値I R E F如圖5 E所不時(例如’臨界 値),視其爲第i臨界位階程式化巳完成,產生一程式化停 止訊號Vst如圖5 F所不。 此處,雖解說該電流偵測器43監看該汲極電流 I D,i (t ),亦可解說爲如圖5 D所示程式化期間實際上監 看該浮閘3 2之電壓或罐荷量之變化。和’該電流i D,i ( t) 的監看亦可解釋爲監看該通道區域38内導電係數。 -16 本紙張尺度適用.中國國家標準(CNS ) Λ4規格(210X297公麓) ---------裝— (請先閱讀背而之注意事項再填艿本頁 ’11 經濟部中央標準局員工消費合作社印製 A7 '---- B7______ 五、發明説明(15 ) 參考圖4,該程式化停止訊號V s T供給至該第一和第 二電壓源3 9和40,和應此程式化停止訊號VST,該第一 和/或第二電壓源3 9和4 0分別供給一負電壓V c,丨和一正 電壓Vps至該控制閘33和該程式/選擇閘31。即,一旦 該電流I D,i ( t )在t = t p 1丨時被偵测到闻於該臨界電流 I t h,該第i臨界位階程式化即完成。因此,該時間t p,i表 第i臨界位階已程式化時刻。 此情況裡,如圖5 E所示1當該汲極電流I d , i (t)達 該參考電流IREF時,該浮_電壓達相關此參,電流 iREF之參考電壓VFREF。即,該參考電流〖REF實際上 預先設定爲相關於該浮閘3 2之臨界電壓V F τ Η之數値, 其在製造一非揮發性記憶體時即決足。即,參考圖3,因 辨識用該儲存電晶體3 4包括該浮阐3 2和該源極3 6,此臨 界電壓VFTH實際上相關於該通道區域3 8之該臨界電 壓》應注意到程式化完成時刻,U.總是爲當該浮閘電壓達 該臨界電壓vFTh之時刻,對任·臨界位階程式化爲相 同。此爲使本發明不同於該R. Cernea先_技藝者諸特. 色之一。 圖5 Η顯示當該第i臨界位階分別爲一和二時該控制 閘3 3臨界電壓V C τ Η > i和V C τ Η,2之變化曲線。圖3 Η 亦顯示多位階程式化期間隨位階階數增加該控制閘33之 臨界電壓VCTH,1降低,其可藉程式化期間降低該電壓
Vc,i而完成。此處,該第一和第二位階程式化完成時刻 -17- 本紙伕尺度適用中國國家標準(CNS ) A4规格< 210χ29·Μ>Ί7 (請先閱讀背而之注意事項再填寫本頁 -裝· 、-0 ,47 __B7 五、發明説明(16 ) t p,1和t p,2不同的原因爲各位階之控制閘電壓v c,i和臨 界電壓VCTH,i的變動不同。 同時,圖5 G顯示該浮閘3 2從起始電荷量q F,〇 ( 〇 ) 至當該第一臨界位階程式化完成時刻之電荷量 QF,l(tp,l)與當該第二臨界位階程式化完成時刻之電荷 量QF,2(tp,2)的電荷量變化曲線,其中該第i臨界位階分 別爲第一和第二位階。可注意到當該浮閘3 2電壓V F,!( t ) 和Vl2(〇達該浮閘32相關於該參考電流 1 R E F ( t = t p,i,t = p,2 )之參考電壓V F r e F時,該浮閘3 2 之電荷量從起始量(^,0(〇)分別降低至〇1:,1(11),:1)和 QF,2(tp,2)。程式化完成後,該QF,】(tp,i)和 Q F , 2 (t p , 2 )的數値保持不變° > 7 A顯示圖3 A中的非揮發性記憶體胞體的一電容 等效電路。 參考圖7 A,從第--電壓源:3 9供給至該控制閘3 3之 該電壓Vc,i與相關位階之臨界電壓的關係,其爲本發明 經濟部中央標準局負工消費合作社印裝 (請先閱讀背面之注意事項再填寫本Η ) 之一重要結果,將予解說。_ 7 Λ說明圖3所示該非揮發 性記憶體之電容等效電路。圖7 Λ內,C c表該控制閘3 3 和該浮閘32間電容,(:^表該程式/選擇_3ί和該浮閘 32間電容,CD表該汲極37和該浮閘3 2閘電容,和C 3表 該源極3 6和該浮閘3 2間電容。 這些電容總和c τ可以下式(1)表示: CT = Cc + Cps + CD + Cs + CB....................(1)〆 各電容之耦合係數以下式(2 >定義: -1 8 - 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210Χ297公釐) A7 B7 3l Ο^'γΐγ 五、發明説明(17 =C c / c T , a
C
C 經濟部中央標準局貝工消费合作社印製 α s = C s / c τ 和 α B = C B / c τ.....(2} \/ 此情況裡,爲方便緣故基底和源極電應被設定爲接地 電壓。 和,參考圖7 A,程式化期間該浮閘3 2之電壓可表 爲下式(3):
vF(t) = a cVc + α psvps + “DVD ⑴+ QF ⑴/CT =α c [ v C _ VCTH(1 ) ] + α p V p + a d V .1) (t ).......( 3 )〆 其中QF(t)表該浮閘3 2之電荷量。 程式化時,控制閘33之臨界電壓vCthU)定義爲下 式(4 ): vCTpj( t) = Qp(t)/Cc.............. ...........(4) ^ 換言之’(4 )式裡,V C T Η ( 1 )表時間t在該控制閘3 3 測得之臨界電壓變化。該臨界電壓變化對照於在該控制測 得之臨界電壓和由累積於該浮雨之電荷所引起。該控制閛 33測得之該界電壓vCthO)定義爲當該汲極電流iD(t) 達該電流偵測器4 3之該參考電流I REF(例如’該臨界電 流11 h )時該控制閘3 3之電壓。如前解說,該臨界電流1 1 h 可定義爲任意値(例如,Ith=l #A)。該浮_32之該臨界 電壓V F T H爲由如圖3所示該浮閘3 2,源極3 6,和汲極 3 7組成該儲存電晶體之固有臨界電壓,其和製造條件有 關,如製造圖3該非揮發性記憶胞時通道離子植入和閘絕 緣體厚度。因此,該浮閘32之臨界電壓總爲定 Ί 9 - 本紙依尺度適用中國國家標準(CNS ) Λ4规格(2丨0Χ 297公釐) (請先閱讀背面之注意事項蒋填窍本莨) •裝. 訂 經濟部中央標準局貝工消费合作社印取 A7 B7 五、發明説明(18 ) 値。而,該控制閘3 3之臨界電壓V C T Η和該浮閘3 2電荷 量Q F有關。 如前解說,當該浮閘3 2電壓VF(t)降至該浮閘3 2之 該參考電壓vFREF(例如,該臨界電壓vFTH)時強迫停 止各位階之程式化。値得注意觅,該汲極電壓VD爲定値 情況裡,該電流I D ( 1 )和該浮閘3 2電壓相關並具有與該浮 閘3 2電壓V F,i呈一對一對應關係。因此,該各位階程式 化停止時刻對應於當該電流1 D ( t )達該臨界電流I t h之時 刻。和也對應於當該程式化完成時刻。因此’各臨界位階 程式化裡,在程式化完成時刻該浮閘32之電壓Vp(tp)可 以下式(5 )表示: VF(tp)= Vfth= a c[Vc-VCTH(tp)] + 01 psvps+ α dvd............( 5 ) 以關於從第一電壓源39供給电該控制閘33之該電壓 V c 重新排列該式(5 ),得下式:VCTH( t ρ ) := Vc+ ( a psVps+ α dvd - VFREF) / α c = V c + V 1...............( 6 ) 1/ 其中VI定義爲 V 1 = ( a psVps+ a dVd- Vfref) / a c..............( 7 ) ^ 若該程式/選擇閘電壓Vps ’汲極《壓V:D和參考電 壓V F R E F此三參數調整至使該V I在各位階程式化完成時 刻爲囿定常數,該控制閘電壓VC的變化*和該臨界電壓 vCTH的關係互爲線性。 使V 1爲固定常數之最簡單方法爲各位階程式化時採 用各該程式/選擇閘電壓Vps,該汲極電壓Vd爲一固定 常數,並使各位階程式化時該參考電爲常數。 -20 - 本紙張尺度適用中國國家標準(CNS ) Λ4规格(210X 297公釐)
(請先閱讀f而之注意事項再填寫本I .裝 、-° 經濟部中央標準局負工消費合作社印裝 Λ7 B7 五、發明説明() 使該參考電壓vFrEF.常數與使該參考電流Iref爲常 數是相同。然而,如式(5 )內可注意到,只要在完成各位 階程式化時刻各該程式/選擇閘電壓Vps和該汲極電壓 V d的數値分別相同即可符合此目的。即,雖然該程式/ 選擇閘電壓Vps和該汲極電壓VD可隨時間而變,只要在 各位階程式化完成時刻它們的數値分別相同將可供給此目 的。從式(5)也可注意到各位階該控制閘電壓Vc也可爲與 時間有關之變數。此時,式(5)內該Vc爲各位階程式化完 成時刻之數値。 如前解說,藉使各位階程式化之V 1爲常數,第i臨界 位階程式化所需之該控制閘電壓V c,i依式(6 )可表爲下 式: VCTH,i = V c,i + V 1 (其中卜0,1,2,3,.,〇-1).....( 8 ) ^ 從此式,可發現欲程式化之該臨界位階和關於該臨界 位階所供給之該控制閘電壓呈斜率爲〗之線性。同樣地, 依式(4),該浮閘32之該電荷麗也與該控制閘電壓呈線 性。 因如上述該VI爲常數,多位階裎式化期間供給該控 制閘33電壓之第i階變化量AVc i可直接表爲下式(9): Δ V c 3 j = Δ VCTH, ί.....( 9 ) '/ 從式(8)和(9) ’可知在二階或多位階程式化裡臨界 電壓之變化量可準確地由該控制閘電壓變化量所控制。當 式(7)所示該常數設定爲零時該控制閘電廳即變成該臨界 電壓。 本紙张尺度適用中國國家標準(CNS ) Λ4规格.(210X297公埯:) (請先閱讀背面之注意事項再填寫本頁}
五、發明説明 A 7 B7 在上述結論供給一非揮發性記憶體程式化情況時有下 列兩種監看程式化之方法。 V禽一種爲通道開至關方法其中該通道在程式化起始階 段啓通使最大汲極電流流經,和隨程式化進行電子注入該 浮閘使浮閘電壓隨該汲極電流降低而降低疯到當程式化停 止時該汲極電流達-預定參考電流値U —種爲通道關至開力法其相對於該通道開至關方 法’其中供給各電極之電壓不僅使在程式化起始階段關閉 該通道,即使該浮閘電壓低於該浮閘臨界¾壓vFTH,而 且使電子從汲極至該浮閘。因此,隨程式化進行,當該通 道啓通時該浮閘電壓提升至高於該浮阐臨界電壓V F τ η。 程式化停止時可爲當該通道啓通時刻或可爲啓通後任意時 間。即,該參考電流可爲該臨界電流,或可爲大於該臨界 電流之任意値。 超過二位階之多位階程式化情況時,隨與各位階相關 之該控制閘電壓變化,各位階程式化之起始浮閘電壓亦隨 之變化。此過程顯示於圖7 Β。此處,對各位階程式化而 言,該VFreF(或1REF)爲常數,和隨位階階數降低該
V (請先閱讀背而之注意事項再填寫本頁) -裝-- -訂------^-- 經濟部中央標準局貝工消費合作社印製 c , 亦降低。和,啓通前該汲極電流爲零,與該啓通點 和程式化完成時刻與場效場之特性相關 此過程完整顯示 於圖7 C。 本發明有關上述關至開方法,與該關至開方法能容易 適用之--新非揮發性記憶胞,元件和記憶陣列。比較該開 至關方法,可得知該關至開方法可具甚低功率消牦。和, 2 2 本紙张尺度適用中國囤家標準(CNS ) A4规格(2丨0X297公釐) A7 A7 經濟部中央標準局萸工消f合作社印製 五、發明説明Γ ) 相關該臨界電壓之該啓通時刻被偵測到作爲程式化停止時 刻情況裡,感測放大器亦可被改善爲非常簡單》 β上述理論性結論,即,在關至開方法程式化裡,當 變化量AvCthj從該擦拭狀態,其爲最高位階,至該相 關臨界位階之一被決定,該位階之程式化可藉由供給得自 於從使用於程式化作爲控制閘《壓之已知最高位階V e,〇 減去欲得位階之變化量△vCthj之數値,和然後藉由偵 測電路該電流偵測器43,此實施例之情況裡等待該程式 化之自動完成而達成。 欲使用穿隧機制於程式化之情況裡,一正電壓供給至 該選擇/程式閘3 1,一負電壓供給至該控制閘3 3,和一 足以監看(感測)該汲極3 7和源極3 6間電流之最小電壓(例 如,1 V ),以啓通該選擇電晶體3 5並以建立足以使該浮 閛32和該程式/選擇閘31間引起穿隧作用之電場。該選 擇電晶體34應啓通以監看該通道之狀態(導電係數), 即,程式化期間應可能存在汲極電流》 決定使用於最高位階程式化之該控制閘電壓V e,〇和 該參考電流IREF的方法將解說。 一旦給定記憶胞之;該欲得最高位階VCTH 〇,該選擇 /程式閘電壓Vps,汲極電壓VD,源極電丨麗¥;?和基底電 壓Vb被決定,該Vc,〇和該參考電壓乂?^£;;.[?此二參數從 式(7)和(8)可得。當該選擇/程式丨祸《壓vps,汲極電 壓VD和源極電壓Vs爲固定時,該VFREF以一對一型式 對應於該IREF。在該記憶胞調整至該欲得最高臨界位階 -23 - 本紙張尺度適用中國國家標準(CNS ) a4規格(2丨0x29*7公籍) (請先閱讀背而之注意事項再填寫本页) -裝· 訂 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明f2 ) V C τ Η,0後,V c , i,v p s,V D,v s供給該記憶胞,和可 測得起始汲極電流I G , Ο ( 0 ) °此時該I G,Ο ( 〇 )正是
Iref。此情況裡,考慮程式化時間以決定該vc,〇。一旦 決定該Vc,〇,藉上述方法可決定該1REF。該lREF可以 不只上述之其它方法測得。 解說至令,只解說式(7 )內該V 1設定爲固定常數情 況。若式(7 )內參數調整使該V 1隨各位階程式化而變,如 式(8)所見,該控制閘電壓Vc,i和該相關臨界電壓 ν^ΤΗ,ί之關係將爲非線性。因此,該控制剛電壓變化量 和該相關臨界電壓變化量具不同數値。此情況裡,藉適當 地調整各位階之該參考電流IR£F,各位階之該臨界電壓 可程式化至欲得數値,只要該控制閘電壓vCii和該相關 臨界電壓V C τ Η,i之非線性關係可從實驗上獲得。 至今,解說單一位階和多位階程式化方法》 使用上述程式化方法之擦拭方法將予解說,如之前一 般取N型電晶體作爲範例。 如已定義,本發明之程式化裡,擦拭爲電荷載子(或 電子)注入該浮閘。故,該擦拭可以熱載子注入或穿隧作 用之任一而完成。 \/本發明裡,該擦拭狀態意指當該臨界位階爲最高之情 況’即,vCTH,o。換句話’給定擦拭區塊内範圍所有該 非揮發性記憶胞程式化爲最高位陆。因此,擦拭過程可依 下列步驟完成。 -24 -
本紙張尺度適用中國國家標準 ( CNS ) Λ4規格(210X297公H (請先閱讀背面之注意事項再填寫本頁) •裝. 線 A7 B7 五、發明説明f3 ) 首先,注入電子使選定區塊範圍內所有胞體之臨界位 階高於位階〇,即,vCTH,〇 »然後,所有選定胞體程式 化爲位階零其中該控制閘3 3電壓爲V c , 0。此處,如曾解 說,該V c,〇之數値可取任意適當値。 至今實施例裡,縱然取N型電晶體爲範例,本發明程 式化方法使用於P型電晶體情況時,只耍供給電壓極性改 變亦可得相同結果。然而,此情況裡,因電子注入使該浮 閘電壓降低導致該電晶體從關閉至啓通。因此,P型電晶 體情況裡,電壓應供應至各閘極和端點使該通道在起始階 段關閉和隨時間進行電子注入該浮閘。 因本發明解說至今無關程式化機制之觀念,可知本發 明之觀念可適用於其能表爲式(3 )之任何程式化機制型 式。 至今解說者爲依該電流偵測方法之該程式化過程。 經濟部中央標準局員工消費合作社印衆 (诗先閱讀背面之注意事項孙填莴本剪) 依電壓偵測方法之該程式化過程將參考圖8 A和8 B 解說。依該電壓偵測方法之該程式化過程和依該電流偵測 方法之該程式化過程實際上幾乎相同。圖8 A解說本發明 使用該電壓偵測方法之該程式化過程,其除使用一電壓偵 測器4 4取代圖4所示該電流偵測器4 3之外,實際上和圖 4相同" 該電壓偵測器4 4於其最簡單型式裡可包括一參考電 壓源4 5和一電阻4 6連接於該參考電壓源4 5和該汲極3 7之 間。或,此電壓偵測器可包括該參考電壓源和一二極體連 接於該參考電壓源和該汲極之間。因此,該電壓偵测器監 -2 5 本紙掁又度適用中®阁家梯华(CNS )八4規袼(2丨O X 297公釐) H〇477 A7 B7 五、發明説明 經濟部中央標準局員工消費合作社印製 看程式化期間該汲極3 7之電壓 偵測該汲極電壓V D,τ Η 名下當監看期間該浮閘32電壓乂^^達既定臨界電壓 VFTH時,該電壓偵測器44提出一程式化停止訊號 VST。該汲極電壓VD,TH在整個所有位階程式化期間爲 常數。類似該電流偵測方法,若該第一電壓源3 9和/或 該第二電壓源4 0饗應於此程式化停止訊號V s τ而停止供 給該控制閘電壓V^i和該程式閘電壓Vp,該程式化結 束。 以下就上述該改良式非揮發性記憶胞的非揮發性記憶 裝置的較佳實施例加以說明。圖9A所示爲改良式非揮發 性記憶胞的非揮發性記憶裝置的電路圖,圖9Β所示爲充 塡至圖9 Α中之非揮發性記憶裝麗各線的典型電壓分配 表。 ^^照圖9A,本發明之改良式非揮發性記憶胞的非揮 發性記憶裝置,包含複數個程式/選擇線5 1以橫列方向彼 此間爲一定距離方式佈線,複數個位元線5 2以直行方向 彼此間爲一定距離與該複數個程式/選擇線5 1垂直方式, 形成複數個正方形矩陣佈線,複數個控制線5 3和位元線 5 2相同直行方向一個接一個配對方式佈線,及鄰近位元 線52,複數個胞體54各胞體放入一正方形中,各胞體有 一源極’ 一汲極,一·通道區域’一程式/選擇闊用來選擇 一胞體以程式化和以接收帶電載子機構來執行程式,一浮 閘藉通過透納化二極體之擦拭通道區域的通道機構來貯存 帶電載子,及在程式化時將貯存之帶電載子經由透納二極 2 6 各紙张尺度適用中國國家橾牟(CNS ) Λ4规格(210X297公釐 (請先閱讀背面之注意事項再填寫本 -裝·
、1T A7 B? 經濟部中央榡準局負工消費合作社印製 310477 五、發明説明f5 ) 體送至程式/選擇閘,與一控制閘用來控制來自浮閘至程 式/選擇閘之帶電載子數量;其中在同列放置之胞體中的 程式/選擇閘共接至該等程式/選擇線之一,同行放置之胞 體中的控制閘共接至該等控制線之一,同列放置之胞體中 的源極(或汲極)和其相鄰橫列之胞體中的汲極(或源極)共 接至該等位元線之一。 ^示於圖9 B之表,說明圖9 A中之非揮發性記憶裝置 在執行程式化,擦拭和讀入模式時所需電壓狀況》 首先,圖9 A中非揮發性記憶裝置執行-‘程式化模 式,其施加1 〇 V至選取的程式/選擇線,〇 V至未選取的程 式/選擇線,-6V--3V至選取的控制閘線,5V至未選取 控制閛線,1 V至選取的第η個位元線B L η,Ο V至選取的 第η - 1個位元線B L η - 1,1 V至未選取位元線(B L m之一, m2n+l),與0V至未選取位71:線(其他之B L m,m g η + 1 )。 ^ 本發明之非揮發性記憶裝置可以兩種方式擦拭;其一 爲透納機構及另一爲熱載子噴射機構。採用透納機構有兩 種擦拭模式;其一是以程式/選擇線進行擦拭以及在位元 之線上進行。 非揮發性記憶裝置以程式/選擇線於擦拭模式’其施 加-8 V至選取的程式/選擇線,〇 V Μ未選取的程式/選擇 線,8'VS至選取的控制線,0V至末選取的控制線,和 0V至基體。 -2 7 - 本紙張尺度適用中國國家標準(CNS〉Α4规格(2丨〇><297公§:_ ) (請先閱讀背面之注意事項再填寫本1)
經濟部中央標準局員工消费合作社印裝 A7 B7 五、發明説明(26 ) 非揮發性記憶裝置利用位元線於擦拭模式時,其施加 0 V至選取的程式/選擇線5 ],0 V至未選取的程式/選擇線 5 1,1 Ο V至選取的控制線5 3,Ο V至未選取的控制線 53,- 5V至選取的位元線52,與0V至基體^以及未選取 位元線5 2爲浮動。 使用熱載子噴射機構於擦拭模式,可經由汲極或源極 進行。 當經由源極5 5執行擦拭模式時,其施加5 V至選取的 程式/選擇線5 1,Ο V至未選取的程式/選擇線5 1,1 2 V至 選取的控制線53,0V至未選取的控制線53,7 V至選取 的字元線5 2,與Ο V至基體。未選取位元線爲浮動。 當非揮發性記憶體裝置的擦拭模式是經由源極5 5使 用熱載子機構,施加2 V至選取的程式/選擇線5 1,Ο V至 未選取的程式/選擇線51,10V至選取的控制線53,0V 至未選取的控制線53,5 V至選取位元線52,及0V至基 體。未選取位元線52爲浮動。 欲於圖9中之非揮發性記憶體裝置執行讀取模式,一 直流電(D C ) V C C施於選取的程式/選擇線5 1,Ο V至未選 取的程式/選擇線5 1,D C V C C施於選取的控制線5 3, 0V至未選取的控制線53,IV至選取的位元線52,IV至 未選取的位元線(BLm之一,,和0V至未選取 的其他位元線(其他的BLm,mgn)。 ^圖9 B中所顯示的電壓可隨非揮發性記憶胞的結構特 性和電的特性(如偶合率,透納絕緣薄膜的厚度)改變。 -28 - 本紙张尺度適用中國國家標準(CNS ) Λ4規格(210 X 297公釐)
(請先閱讀背而之注意事項再填,3?本S -裝.
*1T 經濟部中央名隼局負工消費合作社印製 A7 B7 五、發明説明f7 )
I 如上所述,本發明具優點於下列方面。 首先,該唯一變化之傳導各臨界位階程式化所需該控 制閘電壓促進便利的單·-或多位階程式化。 其次,因各臨界電壓位階和各相關控制閘電壓間關係 爲線性,和該臨界電壓之變化量相等於該控制閘電壓之變 化量,各位階臨界電壓變化量之準確調整爲可得。 第三,該非揮發性記憶胞本身範圍內同時程式化和辨 識的簡化減少分開電路以辨識程式化之需求,其助於程式 化速率加快。 第四,因當該胞體從關閉轉爲啓通時程式化停止,功 率消耗非常小。 第五,擦拭前之無預先程式化(η o p r e -programming)爲不需的》 第六,本發明裡,多位階程式化的準確性,即,程式 化臨界電壓之誤差分佈値僅由固定於該非揮發性記憶體製 造時刻之參數和供給之偏壓電壓所精密地決定。因此,本 發明該非揮發性記憶體各位階之誤差分佈値無關於多數的 程式化/擦拭週期。甚至程式化期間,該記憶體無關於氧 化層內電荷阱,通道遷移率,位元線阻抗,和不穩定或不 可預期之電性參數。 第七,本發明程式化非揮發性記憶體由該控制閘電壓 之該電壓控制型式方法裡相較於該電流控制型式時允許更 便易和準確之多位階程式化。 -29 本紙張尺度適用中國國家標準(CNS ) Λ4规格(2丨0'乂 297公釐) ^ 种衣— (讀先閱讀背面之注意事項再填ftT本頁
,1T ‘ hi __B? 五、發明説明f8 ) 第八,該源極和汲極能用僅作爲讀取之低電壓(例 ~1 v)操作以充電,其非常有助於胞體尺寸縮小化。 本發明較佳實施例之先前描述已發表作爲說明和描述 之目的《非意爲無遺漏地或限制該發明爲所提出之嚴謹形 式,和洞悉上述敎義下之修正和改變爲可行的或可從本發 明之操作而熟悉。所選定和講述的實施例爲闈述本發明之 原理和其實際應用使熟悉此技藝莕使用本發明於不同實施 例與以不同修正方式作爲適用於特殊預期用途。本發明之 範圍藉此處附加之申請專利範圍,和其等效物所定義。 (請先聞讀背面之注意事項再填寫本頁) .裝. 、-=e 絲 經濟部中丰4率局員工消费合作社印衆 -30- 本紙張尺度適用中國國家標準(CNS ) Λ4規格('2丨〇>:297公釐)

Claims (1)

  1. $IQ477 AH B8 Cg 々、申請專利範圍 一種非揮發性記憶體裝置,包含: 複數個程式/選擇線以横列方向且互相間隔以-·定間 距方式佈線; 複數個字兀;線以直行方向且ii相間隔以一定間距,並 與該等程式/選擇線垂直形成複數個正方形矩陣方式佈 線; 複數個控制線以和該等位元線一對-配對相同直行方 向佈線,且和該等位元線相鄰; 複數個胞體,各胞體放在··-正方形中,各胞體包含一 源極、一汲極、一通道區域、-程式/選撣閘用來選取欲 程式化胞體及藉由帶電載子接收方式執行程式化、.-·浮閘 其在擦拭中藉通過透納二極體之通道區域的方式來貯存帶 電載子及在程式化時將貯存的帶電載子經由透納二極體送 至程式/選擇閘、與一控制閘用來控制來自該浮閘至程式/ 選擇閘的帶電載子數量; 其中置於同一橫列胞體中的程式/選擇閘共接於該等程式 /選擇線之一,置於同一直行胞體中的控制閘共接於該等控制 線之一,以及置於同一橫列胞體中源極(或汲極)與相鄰橫列 胞體中之汲極(或源極)共接於該等位元線之-。 依據申請專利範圍第1項的非揮發性記憶體裝置, 其中該非揮發性記憶體裝置在進行程式模式時,施加〗Ο V 至選取的程式/選擇線,0V至未選取的程式/選擇線, -6 V〜-3 V至選取的控制閘線,5 V至未選取的控制閘線, -3 1 - 本紙張尺度適用中國國家標準(CNS ) A4规格(2丨0X:?97公_缠) ---------I------、玎-----1^ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消费合作社印繁 經濟部中央榡準局員工消f合作杜印製 A8 ' BB C8 D8 _ __六、申請專利範圍 IV至一選取的第η個位元線BLn,OV至一選取的第n-l 個位元線BLn-1,IV至未選取的位元線(BLm之一’ m 2 η + 1 ),與0 V至其他未選取的位元線(其他之B L m ’ m 2 η + 1 ) ◊ V依據申請專利範圍第1項的非揮發性記憶體裝置’ 其中該非揮發性記憶體裝置在執行擦拭模式運作利用程式 /選擇線使用一透納機構,施加-8 V至選取的程式/選擇 線,0V至未選取的程式/選擇線,8V至選取的控制線, 〇 V至未選取的控制線,與0 V至基體,以及所有位元線爲 浮動。 依據申請專利範圍第1項的非揮發性記憶體裝置, 其中該非揮發性記憶體裝置在執行擦拭模式經由位元線使 用一透納機構,施加0 V至選取的程式/選擇線,0 V至未 選取程式/選擇線,]0 V至選取的控制線,0 V至未選取的 位元線爲浮動。 依據申請專利範圍第1項的非揮發性記憶體裝置, 其中該非揮發性記憶體裝置在執行擦拭模式使用一熱載子 機構經由汲極施加5 V至選取的程式/選擇線,0 V至未選 取的程式/選擇線,12V至選取的控制線’ 0V至未選取控 制線,7 V至選取的位元線,及ον至基體,與未選取位元 線爲浮動。 -32 - (請先聞讀背面之注意事項再填寫本I) .裝 訂 線 本紙張尺度逋用中國困家榇準(CNS > A4規格(2丨0X297公# ) A8 B8 C8 __:_ D8 六、申請專利範圍 ~~~ 以依據申請專利範圍第1項的非揮發性記憶體裝置, 其中該非揮發性記憶體裝置在執行擦拭模式是經由源極使 用一熱載子噴射機構,其施加2 V至選取的程式/選擇線, 〇 V至未選取的程式/選擇線,1 〇 v至選取的控制線,〇 v 至未選取的控制線,5V至選取的位元線,及〇v至基體, 與未選取位元線爲浮動。 /依據申請專利範圍第1項旳非揮發性記憶體裝置, 其中該非揮發性記憶體裝置,其中當該非揮發性記憶體裝 置在執行讀取模式,其施以一直流(DC)電壓至選取的程 式/選擇線’ Ο V至未選取的程式/選擇梅,D C電壓至選取 的控制線,0V至未選取的控制線,]V至選取的位元線, IV至未選取位元線(BLm中之i,m n + i ),及〇 v至其 他未選取位元線(其他的B L m,m g η + 1 ) ---------^------IT------0 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消費合作社印家 本紙張尺度逋用中國國家標準(CNS〉Λ4規格(21〇X:297公釐)
TW085115429A 1996-10-01 1996-12-13 Nonvolatile memory device TW310477B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960043434A KR100232190B1 (ko) 1996-10-01 1996-10-01 비휘발성 메모리장치

Publications (1)

Publication Number Publication Date
TW310477B true TW310477B (en) 1997-07-11

Family

ID=19475905

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085115429A TW310477B (en) 1996-10-01 1996-12-13 Nonvolatile memory device

Country Status (6)

Country Link
US (1) US5801993A (zh)
JP (1) JP3284358B2 (zh)
KR (1) KR100232190B1 (zh)
CN (1) CN1119813C (zh)
DE (1) DE19724221B4 (zh)
TW (1) TW310477B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100205309B1 (ko) * 1996-07-23 1999-07-01 구본준 비휘발성 메모리셀 및 이 비휘발성 메모리셀을 프로그래밍하는 방법
FR2768846B1 (fr) * 1997-09-19 1999-12-24 Sgs Thomson Microelectronics Procede et circuit de generation de la tension de programmation et d'effacement dans une memoire non volatile
KR100327421B1 (ko) * 1997-12-31 2002-07-27 주식회사 하이닉스반도체 비휘발성 메모리 소자의 프로그램 시스템 및 그의 프로그램 방법
US5978274A (en) * 1998-08-03 1999-11-02 Winbond Electronics Corp. Method for erasing split-gate flash memory
TW446876B (en) * 1998-08-27 2001-07-21 Sanyo Electric Co Non-volatile semiconductor memory
JP2000349172A (ja) * 1999-02-26 2000-12-15 Sony Corp 半導体メモリセル
KR100316522B1 (ko) * 1999-03-04 2001-12-12 김영환 비휘발성 메모리를 자동 조회 프로그램하는 회로
US7366020B2 (en) * 1999-07-28 2008-04-29 Samsung Electronics Co., Ltd. Flash memory device capable of preventing an overerase of flash memory cells and erase method thereof
KR100308192B1 (ko) * 1999-07-28 2001-11-01 윤종용 플래시 메모리 셀들의 과소거를 방지할 수 있는 플래시 메모리장치 및 그것의 소거 방법
US6914827B2 (en) * 1999-07-28 2005-07-05 Samsung Electronics Co., Ltd. Flash memory device capable of preventing an over-erase of flash memory cells and erase method thereof
ATE337602T1 (de) * 2000-03-22 2006-09-15 Microchip Tech Inc Verbessertes programmierungsverfahren für eine speicherzelle
TW492189B (en) * 2001-06-15 2002-06-21 Mosel Vitelic Inc EEPROM device and the erasing method thereof
JP2003203488A (ja) * 2001-12-28 2003-07-18 Mitsubishi Electric Corp 不揮発性半導体メモリ
US6784480B2 (en) * 2002-02-12 2004-08-31 Micron Technology, Inc. Asymmetric band-gap engineered nonvolatile memory device
US7221586B2 (en) 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
US6865407B2 (en) * 2002-07-11 2005-03-08 Optical Sensors, Inc. Calibration technique for non-invasive medical devices
JP2004055012A (ja) * 2002-07-18 2004-02-19 Renesas Technology Corp 不揮発性半導体メモリ
US6917078B2 (en) * 2002-08-30 2005-07-12 Micron Technology Inc. One transistor SOI non-volatile random access memory cell
US6903969B2 (en) * 2002-08-30 2005-06-07 Micron Technology Inc. One-device non-volatile random access memory cell
US6888200B2 (en) * 2002-08-30 2005-05-03 Micron Technology Inc. One transistor SOI non-volatile random access memory cell
US8125003B2 (en) * 2003-07-02 2012-02-28 Micron Technology, Inc. High-performance one-transistor memory cell
KR100558004B1 (ko) * 2003-10-22 2006-03-06 삼성전자주식회사 게이트 전극과 반도체 기판 사이에 전하저장층을 갖는비휘발성 메모리 소자의 프로그램 방법
US7366030B2 (en) * 2004-01-29 2008-04-29 Micron Technology, Inc. Simultaneous read circuit for multiple memory cells
KR100591254B1 (ko) * 2004-04-29 2006-06-19 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
US7145186B2 (en) 2004-08-24 2006-12-05 Micron Technology, Inc. Memory cell with trenched gated thyristor
US7692973B2 (en) * 2006-03-31 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device
US8228730B2 (en) * 2010-08-31 2012-07-24 Micron Technology, Inc. Memory cell structures and methods
US9047960B2 (en) * 2013-08-02 2015-06-02 Qualcomm Incorporated Flash memory cell with capacitive coupling between a metal floating gate and a metal control gate
KR102643666B1 (ko) * 2018-11-23 2024-03-06 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5043940A (en) * 1988-06-08 1991-08-27 Eliyahou Harari Flash EEPROM memory systems having multistate storage cells
JP2597719B2 (ja) * 1989-07-31 1997-04-09 株式会社東芝 不揮発性半導体記憶装置およびその動作方法
US5280446A (en) * 1990-09-20 1994-01-18 Bright Microelectronics, Inc. Flash eprom memory circuit having source side programming
US5422842A (en) * 1993-07-08 1995-06-06 Sundisk Corporation Method and circuit for simultaneously programming and verifying the programming of selected EEPROM cells
KR100192430B1 (ko) * 1995-08-21 1999-06-15 구본준 비휘발성 메모리 및 이 비휘발성 메모리를 프로그램하는 방법
KR0172831B1 (ko) * 1995-09-18 1999-03-30 문정환 비휘발성 메모리를 프로그램하는 방법

Also Published As

Publication number Publication date
CN1119813C (zh) 2003-08-27
JPH10112195A (ja) 1998-04-28
US5801993A (en) 1998-09-01
DE19724221A1 (de) 1998-04-02
DE19724221B4 (de) 2006-03-23
KR100232190B1 (ko) 1999-12-01
CN1178378A (zh) 1998-04-08
KR19980025410A (ko) 1998-07-15
JP3284358B2 (ja) 2002-05-20

Similar Documents

Publication Publication Date Title
TW310477B (en) Nonvolatile memory device
JP4510031B2 (ja) 非揮発性メモリの雑/ファインプログラミングのための効率的ベリフィケーション
CN111243646B (zh) 半导体存储装置
US7460406B2 (en) Alternate sensing techniques for non-volatile memories
JP3211146B2 (ja) 不揮発性メモリをプログラムする方法
US7616481B2 (en) Memories with alternate sensing techniques
JP4726807B2 (ja) 非揮発性メモリの雑/ファインプログラミングのための可変電流シンキング
JP4050048B2 (ja) 高速プログラムおよびプログラム検証への高速切り替え方法
US6212100B1 (en) Nonvolatile memory cell and method for programming and/or verifying the same
US10210924B2 (en) Semiconductor memory device
JPH09162314A (ja) 不揮発性半導体記憶装置および記憶方法
JP2789333B2 (ja) 非揮発性メモリをプログラムする方法
JP2007520028A (ja) 非揮発性メモリの雑/ファインプログラミングのためのチャージパケット測定
US6005809A (en) Program and erase method for a split gate flash EEPROM
JPH0964214A (ja) 不揮発性メモリ及びその不揮発性メモリをプログラムする方法
US8391077B2 (en) Nonvolatile semiconductor memory device
US7515465B1 (en) Structures and methods to store information representable by a multiple bit binary word in electrically erasable, programmable read-only memories (EEPROM)
EP0847583B1 (en) Electrically programmable memory, method of programming and method of reading
US20070035996A1 (en) Nonvolatile semiconductor memory device and method of operating the same
US7301820B2 (en) Non-volatile memory dynamic operations
JP4256736B2 (ja) 不揮発性半導体記憶装置及びその消去方法
Candeller et al. Hot carrier self convergent programming method for multi-level Flash cell memory
US7298653B1 (en) Reducing cross die variability in an EEPROM array
JP3433091B2 (ja) 不揮発性半導体メモリ装置
TW416153B (en) Method for storing multiple levels of split gate EEPROM

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees