KR100327421B1 - 비휘발성 메모리 소자의 프로그램 시스템 및 그의 프로그램 방법 - Google Patents
비휘발성 메모리 소자의 프로그램 시스템 및 그의 프로그램 방법 Download PDFInfo
- Publication number
- KR100327421B1 KR100327421B1 KR1019970080701A KR19970080701A KR100327421B1 KR 100327421 B1 KR100327421 B1 KR 100327421B1 KR 1019970080701 A KR1019970080701 A KR 1019970080701A KR 19970080701 A KR19970080701 A KR 19970080701A KR 100327421 B1 KR100327421 B1 KR 100327421B1
- Authority
- KR
- South Korea
- Prior art keywords
- drain
- source
- control gate
- cell
- storage means
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
Abstract
Description
Claims (39)
- 각각의 메모리 셀이 콘트롤 게이트, 드레인과 소오스를 가진 전계효과 트랜지스터와 전하저장수단으로 구성된 복수개의 메모리 셀들과;상기 각 셀의 소오스와 드레인 그리고 콘트롤 게이트에 미리 정해진 문턱레벨에 상응하는 전압을 인가하는 수단과, 그리고상기 각각의 메모리 셀의 상기 채널에 흐르는 전류가 기준전류에 도달하였음이 상기 모니터링 수단에 의해 센싱되었을 때 상기 각각의 메모리 셀의 소오스와 드레인 그리고 콘트롤 게이트에 인가된 전압 중 적어도 한 개의 전압을 중단하는 수단으로 구성됨을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
- 각각의 메모리 셀이 콘트롤 게이트, 드레인 그리고 소오스를 가진 전계효과 트랜지스터와 전하저장수단으로 구성된 복수개의 메모리 셀들;상기 각각의 메모리 셀의 소오스와 드레인 그리고 콘트롤 게이트에 복수개의 문턱레벨에 상응하는 복수개의 문턱 전압 중 적어도 한 개 이상의 전압들을 인가하는 수단; 그리고 상기 각각의 메모리 셀의 상기 채널에 흐르는 전류가 상기 복수개의 문턱레벨에 상응하는 복수새의 기준전류들 중에서 적어도 한 개의 레벨에 도달하였음을 상기 모니터링 수단에 의해 센싱되었을 때 상기 각각의 메모리 셀의 소오스와 드레인 그리고 콘트롤 게이트에 인가된 전압 중 적어도 한 개의 전압을 중단하는 수단으로 구성됨을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
- 각각의 메모리 셀이 콘트롤 게이트, 드레인 그리고 소오스를 가진 전계효과 트랜지스터와 전하저장수단으로 구성된 복수개의 메모리 셀들; 그리고,상기 복수개의 메모리 셀들 중 선택된 적어도 하나 이상의 메모리 셀들의 각 셀에 있는 드레인, 소오스 그리고 콘트롤 게이트에 특정레벨에 상응하는 전압들을 인가하고 동시에 상기 선택된 적어도 하나 이상의 메모리 셀들의 각 셀의 채널에 흐르는 전류를 모니터링하여 상기 복수개의 문턱레벨에 상응하는 복수개의 기준전류중 적어도 하나 이상의 전류레벨에 도달하였을 때 각셀에 인가된 상기 전압들 중 적어도 한 개를 중단함으로써 메모리 셀을 프로그램하는 회로로 구성됨을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
- 각각의 메모리 셀이 콘트롤 게이트, 드레인 소오스를 가진 전계효과 트랜지스터와 전하저장수단으로 구성된 복수개의 메모리 셀들; 그리고,상기 복수개의 메모리 셀들 중 선택된 적어도 하나 이상의 메모리 셀들의 각 셀에 있는 드레인, 소오스 그리고 콘트롤 게이트에 복수개의 문턱레벨에 상응하는 복수개의 전압들중 적어도 한 개 이상의 전압을 인가하고 동시에 상기 선택된 적어도 하나 이상의 메모리 셀들의 각 셀의 채널에 흐르는 전류를 모니터링하여 상기 복수개의 문턱레벨에 상응하는 복수개의 기준전류중 적어도 하나 이상의 전류레벨에 도달하였을 때 각 셀에 인가된 전압을 중단함으로써 프로그램하는 회로로 구성됨을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
- 비휘발성 메모리 시스템에서,각각의 메모리 셀이 소오스와 드레인과 콘트롤게이트, 그리고 특정한 메모리 소자에 상응하는 특정 전하의 레벨을 저장하기 위해 그리고 상기 특정전하의 레벨에 의해 상기 소오스와 상기 드레인 그리고 상기 콘트롤게이트와 정전용량관계로 연결된 전하저장수단(charge storage means)으로 구성되는 적어도 한 개 이상의 메모리 셀;상기 적어도 한 개 이상의 메모리 셀들중 선택된 셀들의 각각의 상기 드레인과 상기 소오스 사이에 상기 전류를 흐르게 하고 상기 선택된 셀들의 각 상기 전하저장수단으로 전하를 이동시키기에 충분하고 상기 특정 메모리 상태에 상응하는 전압을 상기 드레인과 상기 소오스 그리고 상기 콘트롤 게이트에 인가하는 수단,상기 선택된 셀들의 각각의 상기 전하저장수단으로 전하의 이동이 있는 동안 각 셀의 채널에 흐르는 전류를 관측하는 수단,상기 선택된 셀들의 상기 채널에 흐르는 전류가 상기 전류를 관측하는 상기 수단에 의해 기준전류에 도달하였음이 발견되었을 때 상기 전하저장수단으로 상기 전하의 이동을 멈추게 하는 수단으로 구성됨을 특징으로 하는 미리정해진 특정 상태로 메모리 상태를 바꾸기 위한 비휘발성 메모리 소자의 프로그램 시스템.
- 제 5 항에 있어서, 상기 전하저장수단은 적어도 한 개이상의 플로팅 게이트를 포함하여 구성됨을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
- 제 5 항에 있어서, 상기 전하저장수단은 산소층과 질소층이 접하는 접합면을 포함하여 구성됨을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
- 제 5 항에 있어서, 상기 메모리 셀은 상기 전하저장수단이 상기 소오스와 상기 드레인 사이의 상기 채널의 적어도 일부분 위에 존재하는 것을 포함함을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
- 제 5 항에 있어서, 상기 메모리 셀은 상기 콘트롤 게이트가 상기 전하저장수단의 위나 옆 또는 아래에 존재하는 셀을 포함하여 구성됨을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
- 제 5 항에 있어서, 상기 전류를 관측하는 상기 수단은 상기 전하저장수단의 전압을 관측하는 것을 포함함을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
- 제 5 항에 있어서, 상기 전류를 관측하는 상기 수단은 상기 전하저장수단에 저장된 적어도 한 개 이상의 전하 레벨을 관측하는 것을 특징으로 비휘발성 메모리 소자의 프로그램 시스템.
- 제 5 항에 있어서, 상기 전류를 관측하는 상기 수단은 상기 전하저장수단에 의해 발생하는 상기 소오스와 상기 드레인 사이의 전하반전층의 컨덕티비티(conductivity)를 관측하는 것을 포함함을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
- 제 5 항에 있어서, 상기 전류를 관측하는 상기 수단은 상기 기준전류와 상기 소오스와 상기 드레인에 흐르는 전류를 비교하는 회로를 포함함을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
- 제 5 항에 있어서, 상기 전류를 관측하는 수단은 상기 드레인과 적어도 한개 이상의 전원전압과 연결되어 메모리 상태를 바꾸는 역할을 함을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
- 제 5 항에 있어서, 상기 드레인과 상기 소오스에 상기 전압을 인가하는 상기 수단은 상기 드레인에 높은 전압을 그리고 상기 소오스에 낮은 전압을 인가하여 메모리 상태를 바꾸는 역할을 함을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
- 제 5 항에 있어서, 상기 콘트롤 게이트에 인가되는 상기 전압은 변화하여 인가되는 것을 포함함을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
- 제 5 항에 있어서, 상기 드레인에 인가되는 상기 전압은 변화하여 인가되는 것을 포함함을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
- 제 5 항에 있어서, 상기 전하저장수단에 저장되는 상기 전하는 음의 전하를 포함함을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
- 제 5 항에 있어서, 상기 전하저장수단으로 전하의 이동은 음의 전하를 상기 전하저장수단으로 주입하는 것을 포함함을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
- 제 5 항에 있어서, 상기 전하저장수단으로 전하의 이동은 음의 전하를 상기 전하저장수단에서 소거하는 것을 포함함을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
- 제 5 항에 있어서, 상기 기준전류는 상기 전하저장수단에 저장되는 적어도 하나 이상의 전하와 대응관계를 갖는 적어도 하나 이상의 고정된 전류값을 갖음을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
- 제 5 항에 있어서, 상기 기준전류는 문턱전류값을 포함함을 특징으로 하는비휘발성 메모리 소자의 프로그램 시스템.
- 제 5 항에 있어서, 상기 전하저장수단으로 상기 전하의 이동을 멈추는 상기 수단은 상기 소오스와 상기 드레인 그리고 상기 콘트롤 게이트에 인가되는 상기 전압들 중 적어도 한 개를 중단시키는 역할을 함을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
- 비휘발성 메모리 시스템에서,각각의 메모리 셀이 소오스와 드레인과 콘트롤 게이트 그리고 복수개의 메모리 상태에 상응하는 복수개의 전하의 레벨을 저장하기 위해, 그리고 상기 복수개의 전하의 레벨에 의해 상기 소오스와 상기 드레인 사이에 존재하는 채널에 흐프는 전류가 제어되고 상기 소오스와 상기 드레인 그리고 상기 제어게이트와 정전용량관계로 연결된 전하저장수단으로 구성되어 적어도 한 개 이상의 전기적으로 프로그램이 가능한 메모리 셀들,상기 적어도 하나 이상의 메모리 셀들 중 선택된 셀들의 상기 전하저장수단으로 전하를 이동시키기에 충분하고 복수개의 문턱전압과 일차적으로 비례하는 전압들을 상기 선택된 셀들의 각각의 상기 드레인과 소오스 그리고 콘트롤 게이트에 인가하는 수단,상기 선택된 셀들의 각각의 상기 전하저장수단으로 전하의 이동이 있는 동안 상기 전류를 관측하는 수단, 그리고상기 선택된 셀들의 각 셀의 상기 채널에 흐르는 전류가 상기 전류를 관측하는 상기 수단에 의해 기준전류에 도달하였음이 발견되었을 때 상기 전하저장수단으로 상기 전하의 이동을 멈추게 하는 수단으로 구성되어 복수개의 문턱전압에 해당하는 복수개의 문턱전방에 해당하는 복수개의 전하상태로 메모리 상태를 바꾸는 것을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
- 한 개의 소오스, 한 개의 드레인, 한 개의 콘트롤 게이트 그리고 상기 소오스과 상기 드레인 그리고 상기 콘트롤게이트와 정전용량관계로 연결된 전하저장수단으로 구성되는 메모리 셀,상기 드레인과 상기 소오스 사이에 전류를 흐르게 하고 상기 전하저장수단으로 전하를 이동시키기에 충분한 전압을 상기 드레인과 소오스 그리고 상기 콘트롤게이트에 인가하고 동시에 상기 콘트롤게이트에 인가된 전압과 기준전류에 대응관계를 가지는 상기 전하의 양이 상기 전하저장수단에 저장되었음을 관측하고 상기 전하저장수단으로 전하의 이동을 멈추게 하는 수단으로 구성됨을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
- 제 25항에 있어서, 상기 메모리 셀은 휘발성 전하저장수단으로 구성되는 것을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
- 각각의 한 개의 소오스, 한 개의 드레인, 한 개의 콘트롤 게이트 그리고 상기 소오스와 상기 드레인 그리고 상기 콘트롤 게이트와 정전용량관계로 연결된 전하저장수단을 가지는 복수개의 메모리 셀들을 구성됨을 특징으로 하는 메모리 어레이.복수개의 문턱전압과 일차적으로 비례하는 전압들을 상기 메모리 어레이의 상기 복수개의 메모리 셀들의 각각의 상기 드레인과 상기 소오스 그리고 상기 콘트롤게이트에 인가하고 동시에 상기 복수개의 문턱전압과 상응하는 복수개의 전하상태중 한 개의 전하상태로 변하였음을 관측하고 상기 전하저장수단으로 전하의 이동을 멈추게 하는 수단으로 구성되어 복수개의 메모리 상태를 가지도록 프로그램함을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
- 소오스, 드레인 콘트롤 게이트 그리고 상기 소오스와 상기 드레인 그리고 상기 콘트롤 게이트와 정전용량관계로 연결된 전하저장수단이 있고 상기 전하저장수단에 축적된 전하의 양에 의해 상기 소오스와 상기 드레인 사이에 있는 채널에 흐르는 전류가 제어되는 비휘발성 메모리 셀에 있어서,상기 전하저장수단으로 전하를 이동시키기에 충분하고 미리 정해진 문턱전압에 상응하는 전압을 상기 드레인과 상기 소오스 그리고 상기 콘트롤 게이트에 인가하는 단계;상기 소오스와 상기 드레인 사이의 상기 채널에 흐르는 상기 전류를 관측(monitoring or sensing)하는 단계;상기 채널에 흐르는 상기 전류가 상기 미리정해진 문턱전압에 상응하는 기준전류에 도달하였을 때 상기 소오스, 상기 드레인 그리고 상기 콘트롤 케이트에 인가된 전압중 적어도 한 개의 전압을 중단하는 단계를 거쳐 프로그램하는 것을 특징으로 하는 비휘발성 메모리 소자의 프로그램 방법.
- 각각의 메모리 셀이 소오스, 드레인 콘트롤 게이트 그리고 상기 소오스와 상기 드레인 그리고 상기 콘트롤 게이트와 정전용량관계로 연결된 전하저장수단이 있고 상기 전하저장수단에 축적된 전하의 양에 의해 상기 소오스와 상기 드레인 사이에 있는 채널에 흐르는 전류가 제어되는 복수개의 비휘발성 메모리 셀들에 있어서,상기 복수개의 메모리 셀들에서 선택된 적어도 하나 이상의 메모리 셀들의 각 셀에 소속된 상기 드레인과 상기 소오스 그리고 상기 콘트롤 게이트에 미리 정해진 문턱전압에 상응하는 전압을 인가하는 단계;상기 선택된 적어도 하나 이상의 메모리 셀들의 각각의 셀의 상기 소오스와 상기 드레인 사이의 상기 채널에 흐르는 상기 전류가 상기 미리정해진 문턱전압에 상응하는 기준 전류에 도달하였을 때 상기 소오스, 상기 드레인 그리고 상기 콘트롤 게이트에 인가된 전압중 적어도 한 개의 전압을 중단하는 단계를 거쳐 프로그램함을 특징으로 하는 비휘발성 메모리 소자의 프로그램 방법.
- 소오스, 드레인 콘트롤 게이트 그리고 상기 소오스와 상기 드레인 그리고 상기 콘트롤 게이트와 정전용량관계로 연결된 전하저장수단이 있고 상기 전하저장수단에 축적된 전하의 양에 의해 상기 소오스와 상기 드레인 사이에 있는 채널에 흐르는 전류가 제어되는 각각의 메모리 셀로 구성된 복수개의 비휘발성 메모리 셀들에 있어서,상기 복수개의 메모리 셀들중 선택된 적어도 한 개 이상의 메모리 셀들의 각 셀에 존재하는 상기 드레인과 상기 소오스 그리고 상기 콘트롤 게이트 중 한 곳에 복수개의 문턱레벨에 상응하는 복수개의 전압 중 적어도 한 개 이상의 전압들을 인가하고 나머지 두곳에는 복수개의 문턱레벨마다 고정된 전압을 인가하는 단계;상기 선택된 적어도 한 개 이상의 메모리 셀들의 각 셀의 채널에 흐르는 전류를 관측하는 단계;상기 선택된 적어도 한 개 이상의 메모리 셀들의 각 셀의 채널에 흐르는 전류가 기준전류에 도달하였을 때 상기 선택된 적어도 한 개 이상의 메모리 셀들의 각셀의 상기 소오스, 상기 드레인 그리고 상기 콘트롤 게이트 전압들 중 적어도 한개의 전압을 중단하는 단계를 거쳐 프로그램함을 특징으로 하는 비휘발성 메모리 소자의 프로그램 방법.
- 소오스, 드레인 콘트롤 게이트 그리고 상기 소오스와 상기 드레인 그리고 상기 콘트롤 게이트와 정전용량관계로 연결된 전하저장수단이 있고 상기 전하저장수단에 축적된 전하의 양에 의해 상기 소오스와 상기 드레인 사이에 있는 채널에 흐르는 전류가 제어되는 비휘발성 메모리 셀에 있어서,프로그램하기에 충분한 전압을 상기 드레인과 소오스 그리고 상기 콘프롤 게이트에 각각 인가하는 단계;상기 채널에 흐르는 상기 전류를 관측하는 단계; 그리고상기 채널에 흐르는 상기 전류가 복수개의 문턱레벨에 상응하는 복수개의 기준전류(preset ro reference) 레벨들 중 한 개의 레벨에 도달하였을 때 상기 드레인과 상기 소오스 그리고 상기 콘트롤 게이트에 인가된 상기 전압 중 적어도 한 개를 중단하는 단계를 통하여 프로그램함을 특징으로 하는 비휘발성 메모리 소자의 프로그램 방법.
- 각 셀이 소오스, 드레인 콘트롤 게이트 그리고 상기 소오스와 상기 드레인 그리고 상기 콘트롤 게이트와 정전용량관계로 연결된 전하저장수단이 있고 상기 전하저장수단에 축적된 전하의 양에 의해 상기 소오스와 상기 드레인 사이에 있는 채널에 흐르는 전류가 제어되는 복수개의 비휘발성 메모리 셀들에 있어서,프로그램 하기에 충분한 전압을 상기 복수개의 비휘발성 메모리 셀들 중 선택된 적어도 한 개 이상의 셀들의 각 셀의 상기 드레인과 상기 소오스 그리고 상기 콘트롤 게이트에 각각 인가하는 단계;상기 선택된 적어도 한 개 이상의 셀들의 각 셀의 상기 드레인과 상기 소오스 사이의 채널에 흐르는 상기 전류를 관측하는 단계; 그리고상기 선택된 적어도 한 개 이상의 셀들의 각 셀의 상기 채널에 흐르는 상기 전류가 복수개의 문턱레벨에 상응하는 복수개의 기준전류 레벨들중 적어도 한 개 이상의 레벨들에 도달하였을 때 상기 드레인과 상기 소오스 그리고 상기 콘트롤 게이트에 인가된 상기 전압 중 적어도 한 개를 중단하는 단계를 통하여 프로그램 함을 특징으로 하는 비휘발성 메모리 소자의 프로그램 방법.
- 각 셀이 소오스, 드레인 콘트롤 게이트 그리고 상기 소오스와 상기 드레인 그리고 상기 콘트롤 게이트와 정전용량관계로 연결된 전하저장수단이 있고 상기 전하저장수단에 축적된 전하의 양에 의해 상기 소오스와 상기 드레인 사이에 있는 채널에 흐르는 전류가 제어되는 복수개의 비휘발성 메모리 셀들에 있어서,복수개의 문턱레벨에 상응하는 복수개의 전압들중에서 적어도 한 개 이상의 전압을 상기 복수개의 비휘발성 메모리 셀들중 선택된 적어도 한 개 이상의 셀들의 각 셀의 상기 드레인과 상기 소오스 그리고 상기 콘트롤 게이트에 각각 인가하는 단계;상기 선택된 적어도 한 개 이상의 셀들의 각 셀의 상기 채널에 흐르는 상기 전류가 복수개의 문턱레벨에 상응하는 복수개의 기준전류 레벨들중 적어도 한 개 이상의 레벨들에 도달하였을 때 상기 드레인과 상기 소오스 그리고 상기 콘트롤 게이트에 인가된 상기 전압 중 적어도 한 개를 중단하는 단계를 통하여 프로그램 함을 특징으로 하는 비휘발성 메모리 소자의 프로그램 방법.
- 각각의 메모리 셀이 콘트롤 게이트, 드레인 그리고 소오스를 가진 전계효과 트랜지스터와 상기 콘트롤게이트, 드레인 그리고 소오스와 정전용량관계로 연결된 전하저장수단으로 구성되며 상기 전하저장수단에 저장된 전하의 양이 상기 메모리 셀의 문턱전압을 결정하며 두 개 이상의 상기 메모리 셀들로 구성된 메로리 어레이를 가지면 셀의 선택이 가능한 비휘발성 메모리 시스템에 있어서,복수개의 문턱전압과 일차적으로 비례하는 전압들을 설정하는 단계,상기 복수개의 문턱전압과 일차적으로 비례하는 전압들을 상기 복수개의 셀들중 적어도 하나 이상의 선택된 셀의 콘트롤 게이트, 소오스 그리고 드레인 중 한곳에 인가하고 나머지 두곳에는 프로그램하기에 적절한 고정된 전압을 인가하는 단계,상기 선택된 각 셀의 채널에 흐르는 전류가 기준전류에 도달할 때 각 셀의 프로그램을 강제로 중지하는 단계를 통하여 상기 선택된 셀을 프로그램하는 것을 특징으로 하는 비휘발성 메모리 소자의 프로그램방법.
- 각각의 메모리 셀이 콘트롤 게이트, 드레인 그리고 소오스를 가진 전계효과 트랜지스터와 상기 콘트롤 게이트, 드레인 그리고 소오스와 정전용량관계로 연결된 전하저장수단으로 구성되는 복수개의 메모리 셀들로 구성된 메모리 어레이를 가지며 셀의 선택이 가능한 비휘발성 메모리 시스템에 있어서,복수개의 문턱전압과 선형적으로 비례하는 전압들을 설정하는 단계,상기 복수개의 문턱전압과 선형적으로 비례하는 전압들 중 적어도 한 개 이상의 전압을 상기 복수개의 셀들 중 적어도 하나 이상의 선택된 셀의 콘트롤 게이트에 인가하는 단계,상기 선택된 셀의 각 전하저장수단에 상기 콘트롤 게이트에 인가된 전압과 상응하는 문턱전압에 해당되는 전하레벨에 도달할 때 각 셀의 프로그램을 강제로종료하는 단계를 통하여 선택된 셀을 프로그램하는 것을 특징으로 하는 비휘발성 메모리 소자의 프로그램 방법.
- 각각의 메모리 셀이 콘트롤 게이트, 드레인 그리고 소오스를 가진 전계효과 트랜지스터와 상기 콘트롤 게이트, 드레인 그리고 소오스와 정전용량관계로 연결된 전하저장수단으로 구성되는 복수개의 메모리 셀들로 구성된 메모리 어레이를 가지며 셀의 선택이 가능한 비휘발성 메모리 시스템에 있어서,복수개의 문턱전압과 선형적으로 비례하는 전압들과 상기 복수개의 문턱전압에 대해 상기 셀의 소오스와 드레인에 흐르는 고정된 전류값을 설정하는 단계,상기 복수개의 문턱전압과 선형적으로 비례하는 전압들을 상기 복수개의 메모리 셀들중 선택된 셀들의 콘트롤 게이트에 인가하고 상기 고정된 전류값을 이용하여 각 셀의 프로그램을 강제로 종료하는 단계를 통하여 선택된 셀들을 프로그램하는 것을 특징으로 하는 비휘발성 메모리 소자의 프로그램 방법.
- 각각의 메모리 셀이 콘트롤 게이트, 드레인 그리고 소오스를 가진 전계효과 트랜지스터와 상기 콘트롤 게이트, 드레인 그리고 소오스와 정전용량관계로 연결된 전하저장수단으로 구성되는 복수개의 메모리 셀들로 구성된 메모리 어레이를 가지며 셀의 선택이 가능한 비휘발성 메모리 시스템에 있어서,복수개의 문턱전압과 선형적으로 비례하는 전압들과 상기 복수개의 문턱전압에 대해 상기 셀의 소오스와 드레인에 흐르는 고정된 전류값을 설정하는 단계,상기 복수개의 문턱전압과 선형적으로 비례하는 전압들을 상기 복수개의 메모리 셀들중 선택된 셀들의 각 셀에 속한 상기 소오스와 상기 드레인 그리고 상기 콘트롤 게이트에 인가하고 상기 고정된 전류값을 이용하여 각 셀의 프로그램을 강재로 종료하는 단계를 통하여 선택된 셀들을 프로그램하는 것을 특징으로 하는 비휘발성 메모리 소자의 프로그램 방법.
- 각각의 메모리 셀이 콘트롤 게이트, 드레인 그리고 소오스를 가진 전계효과 트랜지스터와 상기 콘트롤 게이트, 드레인 그리고 소오스와 정전용량관계로 연결된 전하저장수단으로 구성되는 복수개의 메모리 셀들로 구성된 메모리 어레이를 가지며 셀의 선택이 가능한 비휘발성 메모리 시스템에 있어서,복수개의 문턱전압과 상응하는 복수개의 전류값을 설정하는 단계,상기 복수개의 메모리 셀들 중 선택된 셀들의 각 셀에 속한 상기 소오스와 상기 드레인 그리고 상기 콘트롤 게이트에 프로그램하기에 적당한 전압을 인가하는 단계,상기 복수개의 문턱전압과 상응하는 복수개의 전류값을 이용하여 각 셀의 프로그램을 강제로 종료는 단계를 거쳐서 선택된 셀들을 프로그램하는 것을 특징으로 하는 비휘발성 메모리 소자의 프로그램 방법.
- 각각의 메모리 셀이 콘트롤 게이트, 드레인 그리고 소오스를 가진 전계효과 트랜지스터와 상기 콘트롤 게이트, 드레인 그리고 소오스와 정전용량관계로 연결된전하저장수단으로 구성되는 복수개의 메모리 셀들로 구성된 메모리 어레이를 가지며 셀의 선택이 가능한 비휘발성 메모리 시스템에 있어서,상기 복수개의 메모리 셀들 중 선택된 셀들의 상기 소오스와 상기 드레인 그리고 상기 콘트롤 게이트에 특정 문턱전압에 상응하는 전압을 인가하는 단계,상기 특정 문턱전압에 상응하는 기준전류를 이용하여 각 셀의 프로그램을 강제로 종료하는 단계를 통하여 선택된 셀들을 프로그램하는 것을 특징으로 하는 비휘발성 메모리 소자의 프로그램 방법.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970080701A KR100327421B1 (ko) | 1997-12-31 | 1997-12-31 | 비휘발성 메모리 소자의 프로그램 시스템 및 그의 프로그램 방법 |
TW087120928A TW455837B (en) | 1997-12-31 | 1998-12-16 | System and method for programming nonvolatile memory |
JP37310298A JPH11260080A (ja) | 1997-12-31 | 1998-12-28 | 不揮発性メモリデバイスのプログラムシステム |
DE19860506A DE19860506B4 (de) | 1997-12-31 | 1998-12-28 | System und Verfahren zum Programmieren eines nichtflüchtigen Speichers |
US09/221,859 US6097639A (en) | 1997-12-31 | 1998-12-29 | System and method for programming nonvolatile memory |
CNB981240976A CN1271637C (zh) | 1997-12-31 | 1998-12-30 | 用于编程非易失存储器的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970080701A KR100327421B1 (ko) | 1997-12-31 | 1997-12-31 | 비휘발성 메모리 소자의 프로그램 시스템 및 그의 프로그램 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990060474A KR19990060474A (ko) | 1999-07-26 |
KR100327421B1 true KR100327421B1 (ko) | 2002-07-27 |
Family
ID=19530414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970080701A KR100327421B1 (ko) | 1997-12-31 | 1997-12-31 | 비휘발성 메모리 소자의 프로그램 시스템 및 그의 프로그램 방법 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6097639A (ko) |
JP (1) | JPH11260080A (ko) |
KR (1) | KR100327421B1 (ko) |
CN (1) | CN1271637C (ko) |
DE (1) | DE19860506B4 (ko) |
TW (1) | TW455837B (ko) |
Families Citing this family (52)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IL125604A (en) | 1997-07-30 | 2004-03-28 | Saifun Semiconductors Ltd | Non-volatile electrically erasable and programmble semiconductor memory cell utilizing asymmetrical charge |
US6275415B1 (en) * | 1999-10-12 | 2001-08-14 | Advanced Micro Devices, Inc. | Multiple byte channel hot electron programming using ramped gate and source bias voltage |
JP4057756B2 (ja) * | 2000-03-01 | 2008-03-05 | 松下電器産業株式会社 | 半導体集積回路 |
US6490204B2 (en) | 2000-05-04 | 2002-12-03 | Saifun Semiconductors Ltd. | Programming and erasing methods for a reference cell of an NROM array |
US6396741B1 (en) * | 2000-05-04 | 2002-05-28 | Saifun Semiconductors Ltd. | Programming of nonvolatile memory cells |
US6233175B1 (en) * | 2000-10-21 | 2001-05-15 | Advanced Micro Devices, Inc. | Self-limiting multi-level programming states |
EP1215680B1 (en) * | 2000-12-15 | 2008-03-19 | Halo Lsi Design and Device Technology Inc. | Fast program to program verify method |
US6738289B2 (en) * | 2001-02-26 | 2004-05-18 | Sandisk Corporation | Non-volatile memory with improved programming and method therefor |
US6584017B2 (en) | 2001-04-05 | 2003-06-24 | Saifun Semiconductors Ltd. | Method for programming a reference cell |
US6717847B2 (en) * | 2001-09-17 | 2004-04-06 | Sandisk Corporation | Selective operation of a multi-state non-volatile memory system in a binary mode |
US6643169B2 (en) * | 2001-09-18 | 2003-11-04 | Intel Corporation | Variable level memory |
US6643181B2 (en) | 2001-10-24 | 2003-11-04 | Saifun Semiconductors Ltd. | Method for erasing a memory cell |
JP2003203488A (ja) * | 2001-12-28 | 2003-07-18 | Mitsubishi Electric Corp | 不揮発性半導体メモリ |
US7190620B2 (en) * | 2002-01-31 | 2007-03-13 | Saifun Semiconductors Ltd. | Method for operating a memory device |
US6975536B2 (en) * | 2002-01-31 | 2005-12-13 | Saifun Semiconductors Ltd. | Mass storage array and methods for operation thereof |
US6700818B2 (en) * | 2002-01-31 | 2004-03-02 | Saifun Semiconductors Ltd. | Method for operating a memory device |
US6917544B2 (en) | 2002-07-10 | 2005-07-12 | Saifun Semiconductors Ltd. | Multiple use memory chip |
JP2004055012A (ja) * | 2002-07-18 | 2004-02-19 | Renesas Technology Corp | 不揮発性半導体メモリ |
US6826107B2 (en) | 2002-08-01 | 2004-11-30 | Saifun Semiconductors Ltd. | High voltage insertion in flash memory cards |
US7136304B2 (en) | 2002-10-29 | 2006-11-14 | Saifun Semiconductor Ltd | Method, system and circuit for programming a non-volatile memory array |
JP4249992B2 (ja) * | 2002-12-04 | 2009-04-08 | シャープ株式会社 | 半導体記憶装置及びメモリセルの書き込み並びに消去方法 |
US7073103B2 (en) * | 2002-12-05 | 2006-07-04 | Sandisk Corporation | Smart verify for multi-state memories |
US6925011B2 (en) * | 2002-12-26 | 2005-08-02 | Micron Technology, Inc. | Programming flash memories |
US6967896B2 (en) | 2003-01-30 | 2005-11-22 | Saifun Semiconductors Ltd | Address scramble |
US7178004B2 (en) | 2003-01-31 | 2007-02-13 | Yan Polansky | Memory array programming circuit and a method for using the circuit |
US7630237B2 (en) * | 2003-02-06 | 2009-12-08 | Sandisk Corporation | System and method for programming cells in non-volatile integrated memory devices |
US7142464B2 (en) * | 2003-04-29 | 2006-11-28 | Saifun Semiconductors Ltd. | Apparatus and methods for multi-level sensing in a memory array |
US7652930B2 (en) | 2004-04-01 | 2010-01-26 | Saifun Semiconductors Ltd. | Method, circuit and system for erasing one or more non-volatile memory cells |
US7366025B2 (en) * | 2004-06-10 | 2008-04-29 | Saifun Semiconductors Ltd. | Reduced power programming of non-volatile cells |
JP4649156B2 (ja) * | 2004-09-28 | 2011-03-09 | シチズンホールディングス株式会社 | 半導体装置およびそのデータ書き込み方法 |
US7638850B2 (en) | 2004-10-14 | 2009-12-29 | Saifun Semiconductors Ltd. | Non-volatile memory structure and method of fabrication |
US8053812B2 (en) | 2005-03-17 | 2011-11-08 | Spansion Israel Ltd | Contact in planar NROM technology |
US7274597B2 (en) * | 2005-05-31 | 2007-09-25 | Infineon Technologies Flash Gmbh & Co. Kg | Method of programming of a non-volatile memory cell comprising steps of applying constant voltage and then constant current |
US8400841B2 (en) | 2005-06-15 | 2013-03-19 | Spansion Israel Ltd. | Device to program adjacent storage cells of different NROM cells |
US7656710B1 (en) | 2005-07-14 | 2010-02-02 | Sau Ching Wong | Adaptive operations for nonvolatile memories |
US7804126B2 (en) | 2005-07-18 | 2010-09-28 | Saifun Semiconductors Ltd. | Dense non-volatile memory array and method of fabrication |
US7668017B2 (en) | 2005-08-17 | 2010-02-23 | Saifun Semiconductors Ltd. | Method of erasing non-volatile memory cells |
US7366013B2 (en) * | 2005-12-09 | 2008-04-29 | Micron Technology, Inc. | Single level cell programming in a multiple level cell non-volatile memory device |
US7808818B2 (en) | 2006-01-12 | 2010-10-05 | Saifun Semiconductors Ltd. | Secondary injection for NROM |
US7692961B2 (en) | 2006-02-21 | 2010-04-06 | Saifun Semiconductors Ltd. | Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection |
US8253452B2 (en) | 2006-02-21 | 2012-08-28 | Spansion Israel Ltd | Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same |
US7760554B2 (en) | 2006-02-21 | 2010-07-20 | Saifun Semiconductors Ltd. | NROM non-volatile memory and mode of operation |
US7701779B2 (en) | 2006-04-27 | 2010-04-20 | Sajfun Semiconductors Ltd. | Method for programming a reference cell |
KR100806792B1 (ko) * | 2006-09-01 | 2008-02-27 | 동부일렉트로닉스 주식회사 | Sonos 플래시 소자의 문턱전압 계측 방법 |
JP5184310B2 (ja) * | 2008-11-17 | 2013-04-17 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体メモリ装置 |
JP2010267368A (ja) * | 2009-04-17 | 2010-11-25 | Semiconductor Energy Lab Co Ltd | 半導体記憶装置 |
US8467245B2 (en) | 2010-03-24 | 2013-06-18 | Ememory Technology Inc. | Non-volatile memory device with program current clamp and related method |
US8369154B2 (en) * | 2010-03-24 | 2013-02-05 | Ememory Technology Inc. | Channel hot electron injection programming method and related device |
US8305820B2 (en) * | 2010-04-29 | 2012-11-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Switched capacitor based negative bitline voltage generation scheme |
CN102254572A (zh) * | 2010-05-17 | 2011-11-23 | 力旺电子股份有限公司 | 写入并同时验证非易失性存储单元的方法 |
KR102535414B1 (ko) | 2016-05-17 | 2023-05-24 | 에스케이하이닉스 주식회사 | 균일한 프로그램 특성을 갖도록 하는 이피롬 메모리 장치 및 그 이피롬 메모리 장치의 프로그램 방법 |
CN107644659B (zh) * | 2016-07-21 | 2020-08-18 | 中芯国际集成电路制造(上海)有限公司 | 一种多时序可编程存储器及电子装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5268870A (en) * | 1988-06-08 | 1993-12-07 | Eliyahou Harari | Flash EEPROM system and intelligent programming and erasing methods therefor |
US5043940A (en) * | 1988-06-08 | 1991-08-27 | Eliyahou Harari | Flash EEPROM memory systems having multistate storage cells |
US5422842A (en) * | 1993-07-08 | 1995-06-06 | Sundisk Corporation | Method and circuit for simultaneously programming and verifying the programming of selected EEPROM cells |
GB9423036D0 (en) * | 1994-11-15 | 1995-01-04 | Sgs Thomson Microelectronics | An integrated circuit memory device |
KR100192430B1 (ko) * | 1995-08-21 | 1999-06-15 | 구본준 | 비휘발성 메모리 및 이 비휘발성 메모리를 프로그램하는 방법 |
KR0172831B1 (ko) * | 1995-09-18 | 1999-03-30 | 문정환 | 비휘발성 메모리를 프로그램하는 방법 |
KR100223868B1 (ko) * | 1996-07-12 | 1999-10-15 | 구본준 | 비휘발성 메모리를 프로그램하는 방법 |
US5814854A (en) * | 1996-09-09 | 1998-09-29 | Liu; David K. Y. | Highly scalable FLASH EEPROM cell |
KR100232190B1 (ko) * | 1996-10-01 | 1999-12-01 | 김영환 | 비휘발성 메모리장치 |
-
1997
- 1997-12-31 KR KR1019970080701A patent/KR100327421B1/ko not_active IP Right Cessation
-
1998
- 1998-12-16 TW TW087120928A patent/TW455837B/zh not_active IP Right Cessation
- 1998-12-28 DE DE19860506A patent/DE19860506B4/de not_active Expired - Fee Related
- 1998-12-28 JP JP37310298A patent/JPH11260080A/ja active Pending
- 1998-12-29 US US09/221,859 patent/US6097639A/en not_active Expired - Lifetime
- 1998-12-30 CN CNB981240976A patent/CN1271637C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1232271A (zh) | 1999-10-20 |
DE19860506B4 (de) | 2006-03-23 |
CN1271637C (zh) | 2006-08-23 |
DE19860506A1 (de) | 1999-07-08 |
JPH11260080A (ja) | 1999-09-24 |
KR19990060474A (ko) | 1999-07-26 |
US6097639A (en) | 2000-08-01 |
TW455837B (en) | 2001-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100327421B1 (ko) | 비휘발성 메모리 소자의 프로그램 시스템 및 그의 프로그램 방법 | |
KR0172831B1 (ko) | 비휘발성 메모리를 프로그램하는 방법 | |
KR100223868B1 (ko) | 비휘발성 메모리를 프로그램하는 방법 | |
US5801993A (en) | Nonvolatile memory device | |
KR100205309B1 (ko) | 비휘발성 메모리셀 및 이 비휘발성 메모리셀을 프로그래밍하는 방법 | |
KR100192430B1 (ko) | 비휘발성 메모리 및 이 비휘발성 메모리를 프로그램하는 방법 | |
US5696717A (en) | Nonvolatile integrated circuit memory devices having adjustable erase/program threshold voltage verification capability | |
US8223553B2 (en) | Systems and methods for programming a memory device | |
EP0349775B1 (en) | Flash eeprom memory systems and methods of using them | |
US5424978A (en) | Non-volatile semiconductor memory cell capable of storing more than two different data and method of using the same | |
US7061790B2 (en) | Semiconductor memory device and data write method | |
JPH09162314A (ja) | 不揮発性半導体記憶装置および記憶方法 | |
US20060250855A1 (en) | Erase and read schemes for charge trapping non-volatile memories | |
KR20060008916A (ko) | 개선된 수명 종료 판독 여유도를 위한 듀얼 셀 메모리디바이스 동작 방법 | |
US7656705B2 (en) | Fast single phase program algorithm for quadbit | |
KR20060002982A (ko) | 셀당 다중 데이터 상태를 저장하기 위한 듀얼 셀 메로리장치를 프로그래밍하는 방법 | |
US7323741B2 (en) | Semiconductor nonvolatile memory device | |
CN112037838B (zh) | 一种用于存储器阵列的新编程方法及监控电路 | |
JP3632001B2 (ja) | フラッシュEEpromメモリシステムとその使用方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20001230 Effective date: 20011031 Free format text: TRIAL NUMBER: 2000101003063; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20001230 Effective date: 20011031 |
|
S901 | Examination by remand of revocation | ||
GRNO | Decision to grant (after opposition) | ||
N231 | Notification of change of applicant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130128 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20140122 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20150121 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |