JPH11260080A - 不揮発性メモリデバイスのプログラムシステム - Google Patents

不揮発性メモリデバイスのプログラムシステム

Info

Publication number
JPH11260080A
JPH11260080A JP37310298A JP37310298A JPH11260080A JP H11260080 A JPH11260080 A JP H11260080A JP 37310298 A JP37310298 A JP 37310298A JP 37310298 A JP37310298 A JP 37310298A JP H11260080 A JPH11260080 A JP H11260080A
Authority
JP
Japan
Prior art keywords
voltage
drain
source
level
programming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP37310298A
Other languages
English (en)
Inventor
Woong Lim Choi
ウン・リム・チェ
Seok Ho Seo
ソック・ホ・ソ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of JPH11260080A publication Critical patent/JPH11260080A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits

Abstract

(57)【要約】 【課題】 電荷蓄積手段を有する不揮発性メモリデバイ
スのプログラムシステム及びそれを用いたプログラム方
法を提供する。 【解決手段】 本不揮発性メモリシステムは、ソース、
ドレイン、コントロールゲートのほかに、あるレベルに
電荷を蓄積し、その電荷によりソース、ドレイン、コン
トロールゲートと静電容量関係で連結される電荷蓄積手
段を備えている。その電荷蓄積手段へ電荷を移動させる
に十分な電圧をドレイン、ソース、コントロールゲート
に加え、その間にチャネルに流れる電流が特定の値にな
ったときに加えていた電圧を除去してしきい値レベルを
決定する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、不揮発性メモリデ
バイスに関し、特に電荷蓄積手段を有する不揮発性メモ
リデバイスのプログラムシステム。
【０００２】
【従来の技術】一般に、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フ
ラッシュＥＥＰＲＯＭ等の不揮発性メモリデバイスをデ
ータ蓄積メディアとして使用する際、最も大きな問題点
はメモリのビット当たりのコストが非常に高い点であ
る。最近、かかる問題点を解決するために、マルチビッ
トセルに関する研究が盛んである。
【０００３】従来の不揮発性メモリデバイスの集積度は
メモリセルの個数と一対一の対応関係にある。これに対
して、マルチビットセルは、メモリセル一つに２ビット
以上のデータを蓄積することにより、メモリセルのサイ
ズを減少させなくても同じチップ面積でデータの蓄積集
積度を大きく高くすることができる。マルチビットセル
を実現するには、各メモリセルに２つ以上のしきい値電
圧レベルでプログラムしなければならない。例えば、セ
ル当たり２ビットのデータを蓄積するためには、２2 ＝
４つまり４段階のしきい値レベルで各セルをプログラム
しなければならない。その際、４段階のしきい値電圧レ
ベルを論理的に００、０１、１０、１１の各ロジック状
態に対応させる。
【０００４】この種のマルチレベルプログラムにおいて
最も大きな課題は、各しきい値電圧レベルが統計的な分
布、すなわちばらつきを有するという点であって、その
範囲は約０．５Ｖに至る。各々のしきい値レベルを正確
に調節して分布を減少させるほど、より多いレベルをプ
ログラムすることができ、セル当たりのビット数を増加
させることができる。上記の電圧分布を減少させるため
に、従来はプログラムと照合を交互に繰り返し行う方法
を用いていた。この方法では、所望のしきい値レベルに
不揮発性メモリセルをプログラムするため、まず一連の
プログラム電圧パルスをセルに印加する。そして、セル
が所望のしきい値レベルに達したかどうかを照合するた
めに、各電圧パルスの間に読込過程が行われる。各照合
中に照合されたしきい値レベル値が、所望のしきい値レ
ベル値に達すると、プログラム過程がストップされる。
このように、プログラムと照合を交互に行う方法では、
有限なプログラム電圧のパルス幅に起因するしきい値レ
ベルの分布を減少させることが困難である。また、プロ
グラムと照合を繰り返し行うアルゴリズムを回路として
実装するため、チップの周辺回路の面積が増加する。更
に、上記の反復的な方法によりプログラム時間が長くな
る。
【０００５】上記問題点を解消するために、ＳａｎＤｉ
ｓｋ社のＲ．Ｃｅｒｎｅａは、１９９６年６月６日付登
録されたＵ．Ｓ．Ｐａｔ．Ｎｏ．５，４２２，８４２に
プログラムと同時に照合を行う技法を紹介した。図１
（ａ）は上記特許に記述の、電気的に書込可能な半導体
不揮発性メモリセルＥＥＰＲＯＭのシンボルの回路図、
図１（ｂ）は図１（ａ）の不揮発性メモリセルのプログ
ラム原理を示すグラフである。図１（ａ）に示すよう
に、不揮発性メモリセルは、コントロールゲート１、フ
ローティングゲート２、ソース３、チャネル領域４、ド
レイン５を備えている。以下プログラム動作について説
明する。
【０００６】プログラムするための電圧がコントロール
ゲート１及びドレイン５に印加されると、ドレイン５と
ソース３との間に電流が流れる。この電流を所与の基準
電流と比較して基準電流と同じ又は小さくなったとき
に、プログラム中止信号を発生させる。上記のように、
プログラムとともに自動的にプログラム状態を照合する
ことにより、プログラムと照合を繰り返し行う場合の短
所をかなり改善できる。しかし、上記のＲ．Ｃｅｒｎｅ
ａの技法では、メモリセルの電界効果トランジスタの各
電極に印加される電圧でしきい値レベルを調節できい。
【０００７】また、１９９１年８月２７日付登録された
Ｕ．Ｓ．Ｎｏ．５，０４３，９４０の米国特許では、メ
モリセルの各端子への電圧を固定しておいて、各レベル
に対応する基準電流を変化させてマルチレベルプログラ
ムを行った。かかる技法では、図１（ｂ）に示すように
基準電流は一般にセルのしきい値電圧と明確な関係にな
く、又線形的な関係もない。
【０００８】従来のプログラムと照合を交互に繰り返し
行うメモリセルにおいては、プログラム／消去の回数が
増加すると、セルのフローティングゲートとチャネルと
の間のトンネル酸化膜の物理的な退化によってトラップ
される電荷が増加し、図２（ａ）に示すように、プログ
ラムレベルが徐々に減少する。更に、図２（ｂ）に示す
ように各マルチレベルに対応する各しきい値電圧の密度
分布も均一でなく、プログラムの回数が増加するほど広
くなって読込マージンが減少する。
【０００９】
【発明が解決しようとする課題】上記のような従来の不
揮発性メモリデバイスのプログラム方法は下記のような
問題点があった。 （１）プログラム、照合を交互に行いつつプログラムす
る方法では、プログラム／消去の回数が増加すればする
ほどトンネル酸化膜が退化することによりプログラムレ
ベルが徐々に減少し、各マルチレベルに対応する各しき
い値電圧の分布が広くなって読込のためのマージンが減
少する。これにより、プログラムの信頼性が落ちる。 （２）各レベルに該当する基準電流を変化させつつプロ
グラムする方法では、直接的且つ効果的にマルチレベル
をコントロールし難いため、効果的にプログラムするこ
とができない。
【００１０】本発明は、上記問題点を解決するためにな
されたものであり、その目的は、電荷蓄積手段と電界効
果トランジスタとから構成されるメモリデバイスで単一
レベル或いはマルチレベルのプログラムを行う際、各し
きい値レベルを、電界効果トランジスタのソース、ドレ
イン、そしてコントロールゲートの電極のうち選択され
た一つの電極に印加される電圧を調節し、各しきい値レ
ベルとそれに対応して各電極に印加される電圧とを相互
に線形的な関係にあるようにして、直接的且つ効果的に
各レベルをコントロールすることができる、不揮発性メ
モリデバイスのプログラムシステム及びそれを用いたプ
ログラム方法を提供することにある。本発明の他の目的
は、上記のプログラム方法を適用してプログラム／消去
のサイクルを繰り返す場合、サイクル回数に係わらずに
プログラムされた状態を均一に保ってプログラムの信頼
性を高めることができる、不揮発性メモリデバイスのプ
ログラムシステム及びそれを用いたプログラム方法を提
供することにある。本発明のさらに他の目的は、メモリ
セルに蓄積された電荷を消去するための電圧を十分に印
加して基準しきい値電圧以下に低くした後、本発明の方
法に従ってプログラムする場合、消去されたデバイスの
しきい値電圧を全て同一にしてデバイスの過剰消去を防
止することができる、不揮発性メモリデバイスのプログ
ラムシステム及びそれを用いたプログラム方法を提供す
ることにある。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
めの本発明の不揮発性メモリデバイスのプログラムシス
テムは、不揮発性メモリシステムにおいて、ソースと、
ドレインと、コントロールゲートと、特定の電荷のレベ
ルを蓄積し、前記蓄積された特定の電荷のレベルにより
前記ソース、前記ドレイン、そして前記コントロールゲ
ートと静電容量関係で連結される電荷蓄積手段(charge
storage means)とから構成される少なくとも一つ以上の
メモリセルと；前記少なくとも一つ以上のメモリセルの
うち選択されたセルの各々の前記ドレインと前記ソース
との間のチャネルに電流を流し、前記選択されたセルの
前記電荷蓄積手段へ電荷を移動させるのに十分な、前記
特定のメモリ状態に対応する電圧を、前記ドレイン、前
記ソース、そして前記コントロールゲートに印加する手
段と；前記選択されたセルの各々の前記電荷蓄積手段へ
の電荷の移動のある間に各セルのチャネルに流れる電流
を観測する手段と；前記電流の観測手段により、前記選
択されたセルの前記チャネルに流れる電流が基準電流に
達したのが分かった際、前記電荷蓄積手段への前記電荷
の移動を中止させる手段と；を備えることを特徴とす
る。
【００１２】本発明の不揮発性メモリデバイスのプログ
ラムシステムを用いたプログラム方法は、不揮発性メモ
リシステムにおいて、ソースと、ドレインと、コントロ
ールゲートと、そして複数のメモリセルの状態にそれぞ
れ対応する複数の電荷のレベルを蓄積し、その蓄積され
た複数の電荷のレベルによりソースとドレインとの間の
チャネルに流れる電流を制御し、ソース、ドレイン、そ
してコントロールゲートと静電容量関係で連結される電
荷蓄積手段とから構成される少なくとも一つ以上のメモ
リセルと；前記少なくとも一つ以上のメモリセルのうち
選択されたセルの前記各電荷蓄積手段へ電荷を移動させ
るのに十分な、複数のしきい値電圧と一次的に比例する
電圧を、前記選択されたセルの各々のドレイン、ソー
ス、そしてコントロールゲートに印加する手段と；前記
選択されたセルの各々の電荷蓄積手段へ電荷が移動して
いる間に電流を観測する手段と；電流の観測手段によ
り、選択されたセルのチャネルに流れる電流が基準電流
に達したとき、電荷蓄積手段への電荷の移動を中止させ
る手段と；を備え、複数のしきい値電圧に該当する複数
の電荷状態にメモりセルの状態を変えることを特徴とす
る。
【００１３】
【発明の実施の形態】以下、添付図面を参照して本発明
の不揮発性メモリデバイスのプログラムシステム及びそ
れを用いたプログラム方法を説明する。まず、本発明の
第１実施形態による不揮発性メモリデバイスのプログラ
ムシステム及びそれを用いたプログラム方法について説
明する。図３は本発明の第１実施形態の不揮発性メモリ
デバイスの自動照合プログラムシステムを示すブロック
構成図である。本発明の第１実施形態の不揮発性メモリ
デバイスのプログラムシステムは、図３に示すように、
ソース、ドレイン、そしてコントロールゲートを有する
電界効果トランジスタと電荷蓄積手段とから構成される
メモリセルと、コントロールゲートに電圧を印加する第
１電圧源１１と、ソースに電圧を印加する第３電圧源１
５と、ドレインに電圧を印加する第２電圧源１２と、ド
レインとソースとの間に流れる電流を観測する電流検出
部１３と、プログラムのために特定のセルのドレインを
選択するビットライン選択部１４とを備えている。メモ
りセルは多数アレイとして配置されている。
【００１４】図３に示す各不揮発性メモリセルは、ソー
スとドレインとの間に電流の流れるチャネルがあり、チ
ャネルとコントロールゲートとの間に矩形の棒として表
示してあるのは電荷蓄積手段である。この電荷蓄積手段
はソース、ドレイン、そしてコントロールゲートと静電
容量関係で連結されており、電荷蓄積手段に蓄積される
電荷のレベルはソース、ドレイン、そしてコントロール
ゲートに印加される電圧により制御される。そして、電
荷蓄積手段に蓄積される電荷のレベルに基づいてチャネ
ルの導電度が変化する。したがって、それを利用してし
きい値電圧のレベルを決定することができる。電荷蓄積
手段は、フローティングゲート、又は酸素と窒素とが接
合する界面、又はキャパシタであってもよい。電荷蓄積
手段は、ドレイン、ソース、そしてコントロールゲート
と静電容量関係にある箇所に位置する。そして、電荷の
変化を観測する手段は、チャネルの導電度により電荷の
変化を観測する場合には、電荷蓄積手段は少なくともチ
ャネルの一部分上に存すればよい。もし、電荷蓄積手段
に蓄積される電荷レベルの変化の観測手段が電荷蓄積手
段に直接又は間接的に連結されることにより電荷蓄積手
段の電圧変化が観測されるとしたら、電荷蓄積手段は必
ずしもチャネルの一部分上に存しなくてもよい。
【００１５】図３において、不揮発性メモリセルの電荷
蓄積手段がフローティングゲートの場合には図１（ａ）
のようなシンボルを有する。図３の第１電圧源１１、第
２電圧源１２、第３電圧源１５に入力されるＰS は外部
から供給されるプログラム開始信号であり、ＶSTOPはプ
ログラムストップ信号である。図３に示す不揮発性メモ
リデバイスのプログラムシステムを用いてプログラムを
行うに先立って、各不揮発性メモリセルの電荷蓄積手段
を紫外線或いは電気的な方法で電荷を除去しておく、す
なわち消去状態と仮定する。この場合に、一般に各不揮
発性メモリセルの消された状態は、セルの制作上の工程
条件、消去のための電気的な強度、セルのプログラム／
消去の反復過程によるセルの電気的又は物理的な属性の
変化によって異なっている。
【００１６】説明の便宜上、各セルはｐ型基板にｎ型チ
ャネルが形成される電界効果トランジスタを有し、各セ
ルの電荷蓄積手段はコントロールゲートとチャネルとの
間にあり、電荷蓄積手段に蓄積される電荷の量によりチ
ャネルの電流が変わるとする。更に、ビットライン選択
部１４は、プログラムする特定のセルのドレイン並びに
電流検出部１３と連結させる。ここで、特定のメモリセ
ルを選択するには、ビットライン選択部１４でなくコン
トロールゲートを選択するワードライン選択部を設けて
もよい。
【００１７】次に、図３に示す不揮発性メモリデバイス
のプログラムシステムを用いたプログラム方法を説明す
る。図４（ａ）〜図４（ｇ）は図３の各ノードの波形図
であり、図５は本発明の第１実施形態の単一レベルプロ
グラム過程を示すフローチャートである。図３、図４、
図５に示すように、まず、プログラムする特定のセルを
選択するため、ビットライン選択部１４に特定のセルの
アドレスに該当する信号を印加する。この後、図４
（ａ）に示すように第１、第２、第３電圧源１１、１
２、１５にプログラムのための開始信号ＰS を印加す
る。この後、選択された特定のセルのコントロールゲー
ト、ドレイン、そしてソースに各々連結されている第
１、第２、第３電圧源１１、１２、１５が、プログラム
開始信号ＰS によりプログラムするしきい値レベルに対
応するように、図４（ｂ）（ｃ）に示すように、ＶC 、
ＶD、ＶS電圧を第１、第２、第３電圧源１１、１２、１
５に各々印加する。このように、ＶC、ＶD、ＶS 電圧が
印加されると、選択されたセルのプログラムが始まり、
選択されたセルのドレインとソースとの間には反転領域
が形成されて電流が流れ出す。
【００１８】ここで、セルのプログラムは、電荷蓄積手
段へ電荷が移動して電荷蓄積手段に蓄積される電荷量が
変化することを意味する。本実施形態においては、プロ
グラムは、負電荷の電子が電荷蓄積手段へ移動すること
と仮定する。そして、選択された電荷蓄積手段への電子
の移動方式は、チャネルホットキャリヤ注入やトンネリ
ング方法を含む。
【００１９】図４（ｄ）におけるＶCSM（ｔ） は、電荷
蓄積手段の時間に従う電圧の変化を示し、Ｖcsm,REF は
プログラム中止信号を発生させる電荷蓄積手段の電圧を
意味する。選択されたセルの電荷蓄積手段へ電子を注入
すると、図４（ｄ）に示すように選択されたセルの電荷
蓄積手段の電圧Ｖcsm が減少し、これによってチャネル
に流れる電流レベルが減少する。そして、電流検出部１
３は、図４（ｅ）に示すように選択されたセルのチャネ
ルに流れる電流ＩD（ｔ） を監視する。チャネルに流れ
る電流が基準電流ＩREF に達すると、図４（ｆ）に示す
ようにプログラム中断信号ＶSTOPを発生させる。この信
号によって選択されたセルのドレイン、ソース、そして
コントロールゲートに印加される電圧のうち少なくとも
一つの電圧が中断される。その後、上記のような動作を
各セルに繰り返して行う。
【００２０】上記の動作を行うことにより、図４（ｇ）
に示すように最初は互いに異なるしきい値レベルのセル
が、みな同じレベルにプログラムされたしきい値電圧を
有することになるのが分かる。このように、電気的又は
物理的な理由により消去状態がある範囲のしきい値電圧
分布を有するセルに本発明のプログラム方法を適用する
と、初期のしきい値電圧レベルに係わらずに同じしきい
値電圧レベルを有するようになる。
【００２１】本発明のドレイン、ソース、コントロール
ゲートに印加される電圧ＶD、ＶS、ＶC とプログラムの
前後のしきい値電圧との関係を図６を参照して説明す
る。図６は電荷蓄積手段を有するメモリセルのキャパシ
タンス等価回路図である。図６に示すＣC はコントロー
ルゲートと電荷蓄積手段との間のキャパシタンス、ＣD
はドレインと電荷蓄積手段との間のキャパシタンス、Ｃ
Sはソース（基板を含む）と電荷蓄積手段との間のキャ
パシタンスである。上記のキャパシタンスの和ＣT は式
１のように示される。 ＣT＝ＣCＣD＋ＣDＣS＋ＣSＣC ・・・（式１） 各キャパシタンスのカップリング係数は式２として定義
される。 αC＝ＣC／ＣT、αD＝ＣD／ＣT、αS＝ＣS／ＣT ・・・（式２）
【００２２】そして、図６のプログラム中の電荷蓄積手
段での電圧は式３で示される。 Ｖcsm（ｔ）＝αCＶC＋αDＶD＋αSＶS＋Ｑcsm（ｔ）／ＣT ・・・（式３） ここで、Ｑcsmは、ｔ時間の間で紫外線で消去された中
性状態での電荷蓄積手段の超過消去電荷量値である。蓄
積された電荷により中性状態のしきい値電圧から変化し
た、コントロールゲートで測定したしきい値電圧を△Ｖ
T.UVと定義すると、△ＶT.UV＝−Ｑcsm（ｔ）／ＣC の
関係を有し、これを式３に代入すると、△ＶT.UVは式４
のように表現することができる。 △ＶT.UV（ｔ）＝ＶC＋｛αDＶD＋αSＶS−ＶCSM（ｔ）｝／αC・・・（式４） すなわち、式４の△ＶT.UV（ｔ）はｔ時間でコントロー
ルゲートで測定されたしきい値電圧の移動を示す。その
しきい値電圧の移動とは、電荷蓄積手段に蓄積された電
荷によって惹起されるコントロールゲートで測定された
しきい値電圧のことである。しきい値電圧の移動は、固
定されたバイアス電圧に対して電荷蓄積手段に蓄積され
た電子の量と比例する。
【００２３】そして、プログラムの中断される特定時点
ｔPGMでの電荷蓄積手段の電圧Ｖcsm（ｔPGM）をＶcsm
REFと定義すると、Ｖcsm REF によるコントロールゲート
で観測したしきい値電圧の移動は式５のように表現され
る。 △ＶT.UV＝ＶC＋［αDＶD＋αSＶS−Ｖcsm REF］／αC ・・・（式５） 電界効果トランジスタのチャネルに流れる電流ＩD は、
電界効果トランジスタの飽和状態及び非飽和状態を含む
あらゆる動作領域に対して式６のように示される。 ＩD＝ｆ（Ｖcsm−Ｖcsm T） ・・・（式６） 式６は電荷蓄積手段の電圧Ｖcsmと電荷蓄積手段で観測
したしきい値電圧Ｖcsm T との差の関数を示す。一般
に、式６の関数ｆは、単純増加関数（線形的な入出力関
係）であってもそうでなくてもＩDと（Ｖcsm−Ｖcsm T）
に対して一対一の対応関係を有する。式６において、式
５に示すようにプログラム中断時点の電荷蓄積手段の電
圧はＶcsm＝Ｖcsm REF、このときの電流をＩD＝ＩREF と
定義すると、プログラム後の電荷蓄積手段の電圧Ｖcsm
REFは式７のように表現される。 Ｖcsm REF＝Ｖcsm T＋ｆ-1（ＩREF） ・・・（式７）
【００２４】一般に、コントロールゲートでのしきい値
電圧は、式８に示すように、電荷蓄積手段の中性状態に
おけるしきい値電圧値Ｖcsm T／αC と電荷蓄積手段に蓄
積された電荷により変化するしきい値電圧値との和とし
て表現される。 ＶT＝Ｖcsm T／αC＋△ＶT.UV ・・・（式８） ここで、電荷蓄積手段の中性状態におけるしきい値電圧
Ｖcsm Tは、チャネルイオン注入によって移動されたしき
い値電圧を含む。これにより、式７、式５を式８に代入
すると、コントロールゲートで測定したしきい値電圧は
式９のように表現される。 ＶT＝ＶC＋［αDＶD＋αSＶS−ｆ-1（ＩREF）］／αC ・・・（式９） 上記式９に示すように、本発明が提案したプログラム方
法を適用する場合、コントロールゲートで観測したしき
い値電圧は電荷蓄積手段の中性状態におけるしきい値電
圧Ｖcsm T／αCとは関係ないことが分かる。電荷蓄積手
段の中性状態の初期しきい値電圧値は、ＦＥＴの製造過
程で決定される工程上の変数である。この値の決定要素
には、チャネルのドーピング濃度、電荷蓄積手段とチャ
ネルとの間の絶縁体の種類や厚さ等がある。
【００２５】以下、本発明の第１実施形態のプログラム
方法を適用する場合の結果を説明する。図７（ａ）は電
荷蓄積手段を有するメモリセルに本発明の第１実施形態
のプログラム方法を適用した場合のしきい値電圧の分布
を示すグラフで、図７（ｂ）は電荷蓄積手段を有するメ
モリセルに本発明の第１実施形態を適用した場合のプロ
グラム／消去回数に従うしきい値電圧の分布を示すグラ
フである。コントロールゲート、ソース、ドレインの電
圧値が固定されている際、消去状態でコントロールゲー
トが互いに異なるしきい値電圧（ＶC T.E0〜
ＶC T.E(n-1)）を有する複数のメモリセルに対して本発
明の単一レベルのプログラム方法を適用する場合、ｆ-1
（ＩREF ）が同一であれば、図７（ａ）に示すようにプ
ログラム後にコントロールゲートで観測したしきい値電
圧値ＶC T.PGMは全て同じ値を有する。
【００２６】上記の理論は、消去動作により消去された
しきい値レベルが互いに異なるセル、又は各セルでプロ
グラム／消去動作を反復的に適用する場合にも適用でき
る。これは、電荷蓄積手段に蓄積された電荷の初期量Ｑ
INITが０でなく、各セルが互いに異なる初期電荷量を有
し且つ広範囲のしきい値電圧分布を有する不揮発性メモ
リデバイスに、本発明のプログラム方法を適用する場合
でも、プログラム後に同じしきい値電圧値を有すること
を意味する。理由は、電荷蓄積手段に蓄積された消去状
態の電荷の量ＱINITが互いに異なっても、図９に示すよ
うに同じ電圧バイアス及び固定された基準電流でプログ
ラムが中断される場合、最終的にコントロールゲートの
しきい値電圧が同じ値を有するように電荷蓄積手段に電
荷が蓄積されるからである。
【００２７】結果的に、複数のセルにおいて各電荷蓄積
手段の消去状態が広いしきい値電圧の分布を有する場
合、本発明のプログラム方法を適用すると、単一レベル
プログラムをする場合に図７（ａ）に示すようにしきい
値電圧の分布のない同じしきい値電圧を有することにな
る。又、一つのセルに対するプログラム／消去動作で
も、プログラムされるセルのプログラム効率、繰り返し
のプログラム／消去過程によるセルのトンネル酸化膜の
物理的又は電気的な退化に係わらずに、図７（ｂ）に示
すようにプログラム後のしきい値電圧ＶC T.PGMレベルは
均一になる。
【００２８】そして、式９を用いてソースとドレインに
印加された電圧としきい値電圧との関係を式１０、式１
１のように示すことができる。 αCＶT／αS＝ＶC＋［αDＶD＋αCＶC−ｆ
-1（ＩREF）］／αS ・・・（式１０）αCＶT／αS＝Ｖ
C＋［αSＶS＋αCＶC−ｆ-1（ＩREF）］／αD ・・・
（式１１）
【００２９】次に、マルチレベル記憶に本発明のプログ
ラム方法を適用した場合を説明する。本発明のプログラ
ム方法をマルチレベルのプログラムに適用するには、一
つのしきい値電圧レベルが非常に狭い幅を有しなければ
ならない。言い換えれば、各しきい値電圧レベルの分布
を狭くすると、より多くのしきい値電圧レベル（マルチ
レベル）を持つようにプログラムすることができる。
【００３０】自動プログラム／照合を行う本発明のマル
チレベルプログラム方法は２種類に大別される。その一
つは、図３に示す不揮発性メモリデバイスのプログラム
システムでプログラムしようとするセルのソース、ドレ
イン、コントロールゲートに印加される電圧を変化させ
てマルチレベルプログラムする方法である。他の一つ
は、図３に示す不揮発性メモリデバイスのプログラムシ
ステムで電流検出部１３に印加される基準電流のレベル
を変化させてマルチレベルプログラムする方法である。
【００３１】最初の方法は、電圧が、選択されたセルの
コントロールゲート、ドレイン、ソースのうち何れに印
加されるかにより、３つに分類される。複数のしきい値
電圧と、これに対応する各々のノード（コントロールゲ
ート、ドレイン、ソース）に印加される複数の電圧との
対応関係は式９、式１０、式１１で示され、複数のしき
い値電圧と基準電流との対応関係は式１２、式１３、式
１４、式１５で示される。 ＶT,i＝ＶC,i＋Ｋ１ ・・・（式１２） ＶT,j＝Ｘ１×ＶD,j＋Ｋ２ ・・・（式１３） ＶT,m＝Ｘ２×ＶS,m＋Ｋ３ ・・・（式１４） ＶT,n＝Ｘ３×ｆ-1（ＩREF,n）＋Ｋ４ ・・・（式１５） ここで、ｉ、ｊ、ｍ、ｎは各々のマルチレベルの段階を
示す整数（０、１、２、…）で、Ｋ１、Ｋ２、Ｋ３、Ｋ
４、Ｘ１、Ｘ２、Ｘ３は式１６、式１７、式１８、式１
９、式２０のように固定された定数値を有する。 Ｋ１＝［αDＶD＋αSＶS＋ｆ-1（ＩREF）］／αC ・・・（式１６） Ｋ２＝ＶC＋［αSＶS＋ｆ-1（ＩREF）］／αC ・・・（式１７） Ｋ３＝ＶC＋［αDＶD＋ｆ-1（ＩREF）］／αC ・・・（式１８） Ｋ４＝ＶC＋［αDＶD＋αSＶS］／αC ・・・（式１９） Ｘ１＝ＣD／ＣC、Ｘ２＝ＣS／ＣC、Ｘ３＝１／ＣC ・・・（式２０）
【００３２】上記式１２〜式１５の数式から明らかなよ
うに、マルチレベルプログラムのための方法は、ドレイ
ン、ソース、コントロールゲートの電圧、そして基準電
流のうち何れが変数として選択されるかにより４つの場
合がある。上記の場合に対する本発明の不揮発性メモリ
デバイスのプログラムシステムは図８に示されている。
すなわち、図８は本発明の第２実施形態による変化可能
な電圧印加と共に電流検出を用いた自動照合プログラム
を説明するブロック構成図である。本発明の第２実施形
態の不揮発性メモリデバイスのプログラムシステムは、
図８に示すように、ソース、ドレイン、コントロールゲ
ートを有する電界効果トランジスタと電荷蓄積手段とか
ら構成された複数のメモリセルと、コントロールゲート
に電圧を印加する第１電圧源２１と、ソースに電圧を印
加する第３電圧源２５と、ドレインに電圧を印加する第
２電圧源２２と、ドレインとソースとの間に流れる電流
を監視する電流検出部２３と、そしてプログラムのため
に特定のセルのドレインを選択するビットライン選択部
２４とを備える。
【００３３】次に、ドレーン、ソース、そしてコントロ
ールゲートに印加される電圧、そして基準電流のうち一
つを選択してマルチレベルプログラムする方法を説明す
る。まず、コントロールゲートの電圧を用いたマルチレ
ベルプログラムのためには、式１２、式１６に示すよう
に、第１電圧源２１はマルチレベルプログラムのために
各々のしきい値レベルＶC T,i に対応する電圧ＶC,i（ｉ
＝０、１、２、…、ｎ−１）を、選択された不揮発性メ
モリセルのコントロールゲートに与える。従って、電圧
ＶC,i は、各レベル毎に変化された値を有する。そし
て、第２電圧源２２はドレインに固定された電圧ＶD を
印加し、第３電圧源２５はソースに固定された電圧ＶS
を印加する。説明の便宜上、ソース電圧はグラウンドレ
ベルＶS＝０Ｖと仮定する。もし、プログラムされる瞬
間の電界効果トランジスタが、ドレイン電圧に関係なく
チャネル電流を有する飽和モードであるか、又はドレイ
ンカップリング係数αDが非常に小さな値である場合に
は、ドレイン電圧は変化を与えながら印加してもよい。
【００３４】ここで、未説明符号のＩD,i（ｔ）はｉ番
目のしきい値レベルのプログラム時に選択されたセルの
ドレインに流れる電流を指示する。電流検出部２３は、
式１６に示すように固定された基準電流値ＩREF を有
し、ｉ番目のしきい値レベルのプログラム中にドレイン
に流れる電流ＩD,i（ｔ） が基準電流ＩREF に達すると
プログラムストップ信号ＶSTOPを発生させる。このと
き、時間ｔP,i はｉ番目のしきい値レベルのプログラム
の完了した時間である。ここで、電流検出部２３の基準
電流ＩREF は、本発明のプログラム方法を用いる不揮発
性メモリセルの電気的な特性によって決定される。
【００３５】ドレインの電流ＩD,i（ｔ）を再び定義す
ると、ドレイン電流ＩD,i（ｔ）は時間に従属的な電流
値である。この電流値 ＩD,i（ｔ）は、ｉ番目のレベル
のプログラム中に電荷蓄積手段の電圧Ｖcsm,i（ｔ）に
よりトリガされた選択されたセルのドレインでの電流値
を意味し、プログラムの初期に最も大きな値を有し、プ
ログラムを実行する間に減少する。そして、その減少し
た値が電流検出部２３の基準電流ＩREFに到達するにと
電流検出部２３からプログラムストップ信号ＶSTOP が
発生する。
【００３６】以下、上記の条件下での２段レベル又はマ
ルチレベルのプログラム過程を説明する。図９（ａ）〜
図９（ｈ）は図８で変化可能なコントロールゲート電圧
を用いてマルチレベルプログラムを行う際の各ノードの
波形図であり、図１０は図８に適用されたコントロール
ゲート電圧を用いたマルチレベルプログラムの手続きを
示すフローチャートである。プログラムが開始される前
にビットライン選択部により選択されたセルが消去状態
にあると仮定する。ここで、消去状態は最下位レベルつ
まりレベルゼロを意味する。更に、ｐ型基板上にｎ型チ
ャネルが形成される構造の電界効果トランジスタと電荷
蓄積手段とがコントロールゲートとチャネルとの間に存
し、電荷蓄積手段に蓄積される電荷の量によりチャネル
の電流が変わると仮定する。
【００３７】まず、外部から２段レベル又はマルチレベ
ルのプログラムのためにドレイン選択部へ特定のセルの
アドレスが印加されると、プログラムしようとする特定
のセルが選択され、図９（ａ）に示すように、第１、第
２、第３電圧源２１、２２、２３にプログラム開始信号
ＰS が供給され、ｉ番目のレベルをプログラムするため
にコントロールゲートに電圧ＶC,i が設定される。プロ
グラム開始信号ＰS が供給されるとともに、第１電圧源
２１、第２電圧源２２から図９（ｂ）（ｃ）に示すよう
に電圧ＶC,i、ＶDがコントロールゲートとドレインに供
給される。電圧ＶC,i、ＶDがコントロールゲートとドレ
インに印加された後、電荷蓄積手段の電荷変化の監視の
ために電流検出部２３が作動する。又、電圧ＶC,i、ＶD
がコントロールゲートとドレインに印加されると、電荷
蓄積手段には図９（ｄ）に示すようにｉ番目のしきい値
レベルのプログラムのための電圧Ｖcsm,i（ｔ）がかか
り、電界効果トランジスタのチャネル領域には反転層が
形成される。実際に、ソース、ドレイン、及びチャネル
領域は半導体基板内に位置するため、反転層が形成され
ると、電流がドレインからチャネルを介してソースへ流
れる。その際、ドレインには電流ＩD,i（ｔ）が流れ
る。図９（ｅ）に示すようにその電流は最初最も大きな
値を有し、プログラムが進むにつれて電子が電荷蓄積手
段へ注入されて電荷蓄積手段の電圧が小さくなるため、
ＩD,i（ｔ）も減少する。
【００３８】このように、ｉ番目のしきい値レベルのプ
ログラム中に、電流検出部２３はドレイン電流 Ｉ
D,i（ｔ）を監視する。そして、その値が図９（ｅ）に
示すように基準電流ＩREF に達すると、ｉ番目のしきい
値レベルのプログラムが完了したと見て、図９（ｆ）に
示すようにプログラムストップ信号ＶSTOPを出力する。
【００３９】ここで、電流検出部２３は、ドレインの電
流 ＩD,i（ｔ）を監視したが、図９（ｇ）（ｈ）に示す
ように、プログラム中の電荷蓄積手段の電圧又は電荷量
の変化を監視してもよい。すなわち、図９（ｃ）に示す
ように、ドレイン電流が基準電流ＩREFに達する際、電
荷蓄積手段の電圧が基準電流ＩREFに対応する電荷蓄積
手段の基準電圧Ｖcsm REFに到達する。そして、電流 Ｉ
D,i（ｔ）の監視は、チャネル領域に形成された反転層
の導電度を監視するとも説明することができる。要する
に、監視は電荷蓄積手段によって変化されるどの信号で
あってもよい。例えば、ドレイン電流でなくソース電流
又は基板電流であってもよく、静電結合による電圧信号
であってもよい。
【００４０】図８におけるプログラムストップ信号Ｖ
STOPは第１電圧源２１、第２電圧源２２に印加される。
そして、第１電圧源２１及び第２電圧源２２のうち一つ
以上にプログラムストップ信号ＶSTOPが印加されると、
図９（ｂ）（ｃ）に示すように電圧ＶC,i、電圧ＶDをコ
ントロールゲート、ドレインに各々供給すことを中断す
る。すなわち、ｔ＝ｔP,i の時点で電流ＩD,i（ｔ）が
基準電流ＩREFと同一又はそれ以下と検出されると、ｉ
番目のしきい値レベルのプログラムが完了する。上記時
間ｔP,iはｉ番目のしきい値レベルのプログラムされた
時間を意味する。
【００４１】図９（ｇ）はｉ＝１、２のしきい値レベル
の場合にコントロールゲートのしきい値電圧ＶC T、1、Ｖ
C T、2の時間に対する変化を示すグラフで、プログラム時
間が経過するほどしきい値電圧が増加することを示して
いる。又、図９（ｇ）に示すように、マルチレベルプロ
グラム中にレベルの次数が増加するにつれて電荷蓄積手
段のしきい値電圧ＶC T,iが増加することが分かる。ｉ番
目のしきい値レベルのプログラムはＶC,iを増加させる
ことにより行われる。ここで、１、２番目のレベルのプ
ログラム時間は互いに異なり、これは各レベルに該当す
るコントロールゲート電圧としきい値電圧の変化量が異
なるためである。
【００４２】図９（ｈ）は、ｉ＝１、２のしきい値レベ
ルの場合において、初期のフローティングゲートの電荷
量 Ｑcsm（０）から１番目のしきい値レベルのプログラ
ムが完了するＱcsm、1（ｔP、1）、２番目のしきい値レベ
ルのプログラムが完了するＱcsm、2（ｔP、2）までの電荷
蓄積手段での電荷変化量を示すグラフである。図９
（ｈ）によれば、電荷蓄積手段の電圧Ｖcsm,1（ｔ）、
Ｖcsm、2（ｔ）が基準電流ＩREF に対応する電荷蓄積手
段の基準電圧Ｖcsm REFに到達する場合における電荷蓄積
手段での電荷量は初期値Ｑcsm,0（０）から各Ｑ
csm,1（ｔP,1）、Ｑc sm2（ｔP、2）まで増加するのが分
かる。初期のしきい値電圧値が同一である場合、各レベ
ルのプログラムに対してＶcs m REFは一定値であり、Ｖ
C,iは上位レベルに行くほど増加する値である。これに
より、ドレイン電流の初期値ＩD,i（０）も上位レベル
に行くほど増加する。
【００４３】かかる過程は図１１（ａ）、図１１（ｂ）
に示している。図１１（ａ）はプログラムしようとする
しきい値電圧レベルと、それに対応して印加されるコン
トロールゲートの電圧との関係を示すグラフで、図１１
（ｂ）は各レベルのプログラムの開始からの終了までの
ドレイン電流の変化を示すグラフである。各レベルのプ
ログラムの終了時点は、メモリセルの電気的な特性、及
び各ノードに印加される電圧により変わる。すなわち、
本発明の不揮発性メモリデバイスのプログラムシステム
を用いたプログラム方法は、デバイスのプログラム効率
とは関係ない。
【００４４】次に、最下位レベルのプログラムのための
コントロールゲート電圧ＶC、0と基準電流値ＩREFを決定
する方法を説明する。まず、所与のメモリセルの所望す
る最下位のしきい値レベル値ＶC T、0、固定されたドレイ
ン電圧ＶD、及び固定されたソース電圧ＶSが決定される
と、式１０、式１４からＶC、0、基準電流の関数ｆ
-1（ＩREF）の２つのパラメータが残る。ここで、ドレ
イン電圧ＶD及びソース電圧ＶSは固定された値なので、
式６、式７からＶcsm REFは基準電流値ＩREFに一対一対
応する。次に、メモリセルにＶC T、0 を設定するため、
ＶC、0、ＶD、ＶSをメモリセルに印加し、初期のドレイ
ン電流値ＩD,0（０）を測定する。この時のＩD,0（０）
値はＩREF値となる。ここで、ＶC、0 はプログラム時
間、最大のコントロールゲート電圧ＶC,n-1 を顧慮して
決定する。ＶC、0が決定されると、上述の方法によりＩ
REFが求められる。ＩREF 値は、その他の種々の方法で
測定することも可能である。
【００４５】このとき、マルチレベルのプログラムのた
めに、電流検出部２３で選択されたメモリセルのチャネ
ルに流れる電流を基準電流ＩREFと比較して、同一の時
点で必ずプログラムを中断する必要はない。電流検出部
２３に印加されるＩREF 電流を増減させて使用してもよ
い。かかる場合に、マルチレベルのプログラム時に、各
々のレベルに対して全て固定された任意の同一の電流値
でプログラムを中断さえすれば、プログラムされるしき
い値電圧の移動とコントロールゲート電圧の移動とは同
一である。
【００４６】又、マルチレベルのプログラムのために、
式１３、式１４から、ドレイン又はソースに印加される
電圧を用いることもできる。プログラムする過程は、コ
ントロールゲートを用いたプログラム方法と同様に、コ
ントロールゲートの電圧でなくドレイン又はソースの電
圧を変数としてプログラムすればよい。
【００４７】以下、プログラムしようとするしきい値電
圧レベルと、それに対応して印加されるドレイン、ソー
ス、そして基準電流との関係を図面を参照して説明す
る。図１２（ａ）はプログラムしようとするしきい値電
圧レベルと、それに対応して印加されるドレイン電圧と
の関係を示すグラフ、図１２（ｂ）はプログラムしよう
とするしきい値電圧レベルと、それに対応して印加され
るソース電圧との関係を示すグラフ、図１２（ｃ）はプ
ログラムしようとするしきい値電圧レベルと、それに対
応して印加される基準電流との関係を示すグラフであ
る。まず、図１２（ａ）に示すように、ドレイン電圧の
変化によるマルチレベルプログラムにおいて、ドレイン
電圧の変化によるしきい値電圧の変化の勾配はドレイン
カップリング変数αDとコントロールゲートカップリン
グ変数αCとの比率（αD／αC）で示される。この際、
２つのカップリング変数値が同一であれば、勾配は１と
なる。
【００４８】次に、ソース電圧を変化させてプログラム
を行う場合を説明する前に、しきい値電圧を読み込む基
準となるソース電圧を０Ｖと見なす。ソース電圧を利用
してプログラムを行う場合、注意すべき事項がある。そ
れは、図１２（ｂ）に示すように、ソース電圧の変化に
対するしきい値電圧の変化の勾配が、ソースカップリン
グ変数（αS／αC）の外に電界効果トランジスタのソー
ス電圧によるバックバイアス効果が加えられて変化する
ということである。ソース電圧を印加し、同一の基準電
流でプログラムを中断する場合、これはソース電圧を印
加しない場合よりも小さいしきい値電圧の変化が発生す
る。ソース電圧に電圧を印加し同一の基準電流でプログ
ラムを中断することは、ソース電圧を接地させて基準電
流を高めてプログラムを行う場合と同様な効果をもたら
す。この場合、ソース電圧としきい値電圧とは逆比例
し、線形的な関係を有しない。
【００４９】次に、基準電流を変化しながらプログラム
する場合は、図１２（ｃ）に示すように基準電流の変化
値としきい値電圧の変化値が一次的に比例しない。従っ
て、この場合、各々のしきい値電圧の差を一定にする複
数のしきい値電圧を決めた後、これに対応する電流値を
実験的又は回路的な方法を用いて探す必要がある。上記
のような方法を適用する場合、複数のセルでセルのプロ
グラム／消去のサイクル回数に係わらずに各しきい値電
圧値の間の差をすべて一定にすることができる。このた
め、既存のプログラムパルスの印加と基準電流を用いる
照合を繰り返す方法よりは本マルチレベルプログラム方
法が有利である。上記のような本発明の概念はプログラ
ムメカニズムとは関係なく説明された。従って、本発明
の概念は、式９に表現されるどの方式のプログラムメカ
ニズムにも適用することができる。
【００５０】もし、ホットキャリヤ注入方式を用いる場
合には、ソース電圧は接地させ、ドレイン電圧とコント
ロールゲートの電圧にはホットキャリヤ注入によるプロ
グラムが起こるだけ十分に高い正の電圧を印加する。こ
の際、ドレインとソースとの間に電流が流れ、このプロ
グラム電流を監視してＩREF 値に到達したときにプログ
ラムを中止する。
【００５１】次に、トンネリング方法を用いる場合に
は、コントロールゲートには正の電圧を印加し、ドレイ
ン／ソースには０Ｖよりも小又は等しい電圧を印加し
て、電荷蓄積手段とドレーン、ソース、又はチャネル領
域との間にトンネリングが起こるだけの充分な電界がか
かるようにする。この際、ドレイン電圧をソース電圧よ
りも大きな値として印加してドレインとソースとの間に
電流を流し、この電流を監視してＩREF値に到達したと
きプログラムを中止する。又、ドレイン又はソースに負
の電圧を印加する場合、ドレイン／ソースはｎ型の不純
物領域、基板はｐ型の半導体であるときには、基板にド
レインとソースに印加される電圧と同等又は低い電圧を
印加しなければならない。
【００５２】今までは単一レベル又はマルチレベルプロ
グラム方法について説明した。以下、前記プログラム方
法を用いた消去状態、プログラム状態について説明す
る。消去動作では、電荷蓄積手段と、ソース、ドレイ
ン、又はチャネル領域との間に電荷蓄積手段に蓄積され
た電荷を消去するのに充分な電界がかかるように、各端
子に電圧を印加する。これにより、トンネリングによっ
てソース、ドレイン、又はチャネル領域を介して電荷を
消去することができる。
【００５３】本発明の消去動作が行われると、２種類の
消去状態が現れる。第１消去状態は、図１３（ａ）に示
すように、密度分布（消去分布）が広く現れることであ
る。この第１消去状態は、消去パルスを第２消去状態の
しきい値電圧以下に印加してセルの電荷蓄積手段から電
荷を十分に除去した時に現れ、セルが劣化するほど、密
度分布が広く現れる。第２消去状態は、図１３（ａ）に
示すように、消去分布がない、或いは最小化された状態
である。この消去状態は、一定の消去分布を有するメモ
リセルのしきい値電圧を全て均一の最下位のしきい値レ
ベルＶC T、0として現れる。
【００５４】そして、プログラムされた状態を作るため
には、プログラムされた状態のしきい値電圧に対応する
ようにドレイン又はコントロールゲートに印加する電圧
を変更するか、或いは基準電流を変更することにより自
動照合プログラムを行う方法を使用する。従来のプログ
ラム／照合によるプログラム方法では、図２（ａ）に示
すように、プログラム／消去の回数が増加する程、プロ
グラム効率が低下し、プログラム／消去の間隔が減少す
る。しかし、本発明の方法では、図１３（ｂ）に示すよ
うに、プログラム／消去の回数が増加してもプログラム
効率に係わらずに一定のプログラム／消去の間隔が維持
され、読込マージンが一定に維持されることによりセル
の寿命が増加する。
【００５５】
【発明の効果】上記説明したように、本発明の不揮発性
メモリデバイスのプログラムシステム及びそれを用いた
プログラム方法には下記のような効果がある。 （１）メモリセルに本発明の単一レベルプログラム方法
を適用する場合、初期のしきい値電圧の分布に係わらず
にプログラム後にすべて同一のしきい値電圧を有する。
すなわち、本発明によるプログラム方法は、工程上の変
化によるゲート絶縁体の厚さ又はチャネルのドーピング
濃度によるしきい値電圧の分布を除去する効果がある。 （２）一メモリセルにプログラム／消去を反復的に適用
する場合、プログラムされたメモリセルはプログラム／
消去の回数に係わらずに常に一定のプログラムされたし
きい値電圧を有する。これにより、メモリセルの寿命を
増加させることができる。 （３）各しきい値レベルのプログラム毎に、コントロー
ルゲート、ドレイン、ソースの電圧、そして基準電流を
変数としてマルチレベルのプログラムを行うことができ
る。 （４）各しきい値電圧レベルと、それに対応するコント
ロールゲート電圧又はドレイン電圧とが互いに線形的な
関係にあり、しきい値電圧の変化値がコントロールゲー
ト電圧の変化値と一致するため、各レベルのしきい値電
圧の設定を正確に調節することができる。
【００５６】（５）不揮発性メモリセル自体でプログラ
ム／読込を同時に行い、プログラムされた内容を照合す
るための回路を別に要求しないため、プログラム速度が
速くなる。 （６）蓄積された電荷を消去する前に、事前プログラム
を要求しない。 （７）マルチレベルプログラムの正確度、つまりプログ
ラムされたしきい値電圧のエラー分布が、不揮発性メモ
リデバイスの製造工程時に固定される電荷蓄積手段のし
きい値電圧を決定するパラメータに係わらずに、印加さ
れたバイアス電圧により正確に決定される。このよう
に、本発明の不揮発性メモリデバイスの各レベルのしき
い値電圧のエラー分布はプログラム／消去の回数と関係
ない。又、プログラム中でも、酸化膜への電荷のトラッ
プ、チャネル移動度、そしてビットライン抵抗等によっ
て不安定な動作を行ったり、或いは予測不可能な電気的
な要素に影響を受けることはない。 （８）過剰消去／過剰プログラムによるセルの誤動作を
除去し、全体チップの信頼性を向上することができる。 （９）メモリセルのコントロールゲート、ドレイン、そ
してソースに印加される電圧を用いたマルチレベルプロ
グラム方法は、既存の電流を用いたマルチレベルプログ
ラムよりも各しきい値レベルの間隙を精密に制御するこ
とができる。 （１０）本発明は、既存のプログラム／照合を繰り返す
方式よりも一層正確にマルチレベルプログラムを行うこ
とができる。 （１１）コントロールゲートの電圧を少しずつ増加させ
てマルチレベルプログラムを行う場合、低電圧及び低電
流の動作が可能である。 （１２）本発明のプログラム方法は、フローティングゲ
ートを有する不揮発性メモリ、酸化膜と窒素との境界面
のトラップを電荷蓄積手段とするＭＯＮＯＳの形態の不
揮発性メモリデバイス、アナログメモリシステム、キャ
パシタを有する揮発性メモリデバイスにも適用すること
ができる。
【図面の簡単な説明】
【図１】 （ａ）は従来の不揮発性メモリセルの回路
図、（ｂ）は（ａ）による不揮発性メモリセルのプログ
ラム原理を示すグラフ。
【図２】 （ａ）は従来のプログラムと照合を交互反復
適用してプログラムと消去過程を繰り返し行う際、プロ
グラム／消去の窓がプログラム／消去の回数に従って低
くなる現象を示すグラフ、（ｂ）は従来の第２方法で不
揮発性メモリデバイスをプログラムした時のしきい値電
圧の分布グラフ。
【図３】 本発明の第１実施形態による不揮発性メモリ
デバイスの自動照合プログラムシステムを示すブロック
構成図。
【図４】 図３の各ノードの波形図。
【図５】 本発明の第１実施形態による単一レベルプロ
グラム過程を示すフローチャート。
【図６】 電荷蓄積手段を有するメモリセルのキャパシ
タンス等価回路図。
【図７】 （ａ）は電荷蓄積手段を有するメモリセルに
本発明の第１実施形態のプログラム方法を適用する場合
のしきい値電圧の分布を示すグラフ、（ｂ）は電荷蓄積
手段を有するメモリセルに本発明の第１実施形態を適用
する場合のプログラム／消去の回数に従うしきい値電圧
の分布を示すグラフ。
【図８】 変化可能な電圧印加とともに電流検出を用い
る本発明の第２実施形態の不揮発性メモリデバイスの自
動照合プログラムシステムを示すブロック構成図。
【図９】 図８の変化可能なコントロールゲート電圧を
用いるマルチレベルプログラム過程を示す各ノードの波
形図。
【図１０】 図８に適用されたコントロールゲート電圧
を用いるマルチレベルプログラム過程を示すフローチャ
ート。
【図１１】 （ａ）はプログラムしようとするしきい値
電圧レベルと、それに対応して印加されるコントロール
ゲートの電圧との関係を示すグラフ、（ｂ）は各レベル
のプログラムの開始からの終了までのドレイン電流の変
化を示すグラフ。
【図１２】 （ａ）はプログラムしようとするしきい値
電圧レベルと、それに対応して印加されるドレイン電圧
との関係を示すグラフ、（ｂ）はプログラムしようとす
るしきい値電圧レベルと、それに対応して印加されるソ
ース電圧との関係を示すグラフ、（ｃ）はプログラムし
ようとするしきい値電圧レベルと、それに対応して印加
される基準電流との関係を示すグラフ。
【図１３】 （ａ）は消去動作に本発明のプログラム方
法を適用する場合のプログラム／消去時のしきい値電圧
の分布を示すグラフ、（ｂ）は消去動作に本発明のプロ
グラム方法を適用する場合のプログラム／消去の回数に
従うしきい値電圧の変化を示すグラフ。
【符号の説明】
１１、２１ 第１電圧源 １２、２２ 第２電圧源 １３、２３ 電流検出部 １４、２４ ビットライン選択部 １５、２５ 第３電圧源
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ソック・ホ・ソ 大韓民国・チュンチョンブク−ド・チョン ズ−シ・サンダン−ク・ユリャン−ドン・ （番地なし）・ヅジン アパートメント 101−414

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 不揮発性メモリシステムにおいて、 ソースと、ドレインと、コントロールゲートと、特定の
    電荷のレベルを蓄積することができ、その蓄積された特
    定の電荷のレベルによりソース、ドレイン、コントロー
    ルゲートと静電容量関係で連結される電荷蓄積手段とか
    ら構成される少なくとも一つ以上のメモリセルと；前記
    少なくとも一つ以上のメモリセルのうち選択されたセル
    のドレインとソースとの間のチャネルに電流を流し、選
    択されたセルの電荷蓄積手段へ電荷を移動させるのに十
    分な、特定のメモリ状態に対応する電圧をドレイン、ソ
    ース、そしてコントロールゲートに印加する手段と；選
    択されたセルの電荷蓄積手段へ電荷が移動している間に
    セルのチャネルに流れる電流を監視する手段と；前記電
    流監視手段により、選択されたセルのチャネルに流れる
    電流が基準電流に達したことを検出したときに、電荷蓄
    積手段への電荷の移動を中止させる手段と；を備えるこ
    とを特徴とする不揮発性メモリデバイスのプログラムシ
    ステム。
  2. 【請求項２】 不揮発性メモリシステムにおいて、 ソースと、ドレインと、コントロールゲートと、そして
    メモリセルの複数の状態に対応する複数の電荷のレベル
    を蓄積し、その蓄積された複数の電荷のレベルによりソ
    ースとドレインとの間のチャネルに流れる電流を制御
    し、ソース、ドレイン、そしてコントロールゲートと静
    電容量関係で連結される電荷蓄積手段とから構成される
    少なくとも一つ以上のメモリセルと；前記少なくとも一
    つ以上のメモリセルのうち選択されたセルの電荷蓄積手
    段へ電荷を移動させるのに十分な、しきい値電圧と一次
    的に比例する電圧を選択されたセルのドレイン、ソー
    ス、コントロールゲートに印加する手段と；前記選択さ
    れたセルの各々の前記電荷蓄積手段への電荷が移動して
    いる間にチャネルに流れる電流を監視する手段と；前記
    電流監視手段により、選択されたセルのチャネルに流れ
    る電流が基準電流に達したことを検出したときに、電荷
    蓄積手段への電荷の移動を中止させる手段と；を備え、 複数のしきい値電圧に該当する複数の電荷状態にメモり
    セルの状態を変えることを特徴とする不揮発性メモリデ
    バイスのプログラムシステム。
JP37310298A 1997-12-31 1998-12-28 不揮発性メモリデバイスのプログラムシステム Pending JPH11260080A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR80701/1997 1997-12-31
KR1019970080701A KR100327421B1 (ko) 1997-12-31 1997-12-31 비휘발성 메모리 소자의 프로그램 시스템 및 그의 프로그램 방법

Publications (1)

Publication Number Publication Date
JPH11260080A true JPH11260080A (ja) 1999-09-24

Family

ID=19530414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP37310298A Pending JPH11260080A (ja) 1997-12-31 1998-12-28 不揮発性メモリデバイスのプログラムシステム

Country Status (6)

Country Link
US (1) US6097639A (ja)
JP (1) JPH11260080A (ja)
KR (1) KR100327421B1 (ja)
CN (1) CN1271637C (ja)
DE (1) DE19860506B4 (ja)
TW (1) TW455837B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006099845A (ja) * 2004-09-28 2006-04-13 Citizen Watch Co Ltd 半導体装置およびそのデータ書き込み方法
JP2011204342A (ja) * 2010-03-24 2011-10-13 Ememory Technology Inc チャネル熱電子注入プログラミング方法及び関連する装置
US8467245B2 (en) 2010-03-24 2013-06-18 Ememory Technology Inc. Non-volatile memory device with program current clamp and related method

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL125604A (en) 1997-07-30 2004-03-28 Saifun Semiconductors Ltd Non-volatile electrically erasable and programmble semiconductor memory cell utilizing asymmetrical charge
US6275415B1 (en) * 1999-10-12 2001-08-14 Advanced Micro Devices, Inc. Multiple byte channel hot electron programming using ramped gate and source bias voltage
JP4057756B2 (ja) * 2000-03-01 2008-03-05 松下電器産業株式会社 半導体集積回路
US6490204B2 (en) 2000-05-04 2002-12-03 Saifun Semiconductors Ltd. Programming and erasing methods for a reference cell of an NROM array
US6396741B1 (en) * 2000-05-04 2002-05-28 Saifun Semiconductors Ltd. Programming of nonvolatile memory cells
US6233175B1 (en) * 2000-10-21 2001-05-15 Advanced Micro Devices, Inc. Self-limiting multi-level programming states
ATE389937T1 (de) * 2000-12-15 2008-04-15 Halo Lsi Design & Device Tech Schnelles programmier- und programmierverifikationsverfahren
US6738289B2 (en) * 2001-02-26 2004-05-18 Sandisk Corporation Non-volatile memory with improved programming and method therefor
US6584017B2 (en) 2001-04-05 2003-06-24 Saifun Semiconductors Ltd. Method for programming a reference cell
US6717847B2 (en) * 2001-09-17 2004-04-06 Sandisk Corporation Selective operation of a multi-state non-volatile memory system in a binary mode
US6643169B2 (en) * 2001-09-18 2003-11-04 Intel Corporation Variable level memory
US6643181B2 (en) 2001-10-24 2003-11-04 Saifun Semiconductors Ltd. Method for erasing a memory cell
JP2003203488A (ja) * 2001-12-28 2003-07-18 Mitsubishi Electric Corp 不揮発性半導体メモリ
US7190620B2 (en) * 2002-01-31 2007-03-13 Saifun Semiconductors Ltd. Method for operating a memory device
US6700818B2 (en) * 2002-01-31 2004-03-02 Saifun Semiconductors Ltd. Method for operating a memory device
US6975536B2 (en) * 2002-01-31 2005-12-13 Saifun Semiconductors Ltd. Mass storage array and methods for operation thereof
US6917544B2 (en) 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
JP2004055012A (ja) * 2002-07-18 2004-02-19 Renesas Technology Corp 不揮発性半導体メモリ
US6826107B2 (en) 2002-08-01 2004-11-30 Saifun Semiconductors Ltd. High voltage insertion in flash memory cards
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
JP4249992B2 (ja) * 2002-12-04 2009-04-08 シャープ株式会社 半導体記憶装置及びメモリセルの書き込み並びに消去方法
US7073103B2 (en) * 2002-12-05 2006-07-04 Sandisk Corporation Smart verify for multi-state memories
US6925011B2 (en) * 2002-12-26 2005-08-02 Micron Technology, Inc. Programming flash memories
US6967896B2 (en) 2003-01-30 2005-11-22 Saifun Semiconductors Ltd Address scramble
US7178004B2 (en) 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
US7630237B2 (en) * 2003-02-06 2009-12-08 Sandisk Corporation System and method for programming cells in non-volatile integrated memory devices
US7142464B2 (en) * 2003-04-29 2006-11-28 Saifun Semiconductors Ltd. Apparatus and methods for multi-level sensing in a memory array
US7652930B2 (en) 2004-04-01 2010-01-26 Saifun Semiconductors Ltd. Method, circuit and system for erasing one or more non-volatile memory cells
US7366025B2 (en) * 2004-06-10 2008-04-29 Saifun Semiconductors Ltd. Reduced power programming of non-volatile cells
US7638850B2 (en) 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
US8053812B2 (en) 2005-03-17 2011-11-08 Spansion Israel Ltd Contact in planar NROM technology
US7274597B2 (en) 2005-05-31 2007-09-25 Infineon Technologies Flash Gmbh & Co. Kg Method of programming of a non-volatile memory cell comprising steps of applying constant voltage and then constant current
US8400841B2 (en) 2005-06-15 2013-03-19 Spansion Israel Ltd. Device to program adjacent storage cells of different NROM cells
US7656710B1 (en) 2005-07-14 2010-02-02 Sau Ching Wong Adaptive operations for nonvolatile memories
EP1746645A3 (en) 2005-07-18 2009-01-21 Saifun Semiconductors Ltd. Memory array with sub-minimum feature size word line spacing and method of fabrication
US7668017B2 (en) 2005-08-17 2010-02-23 Saifun Semiconductors Ltd. Method of erasing non-volatile memory cells
US7366013B2 (en) * 2005-12-09 2008-04-29 Micron Technology, Inc. Single level cell programming in a multiple level cell non-volatile memory device
US7808818B2 (en) 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
US7692961B2 (en) 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US7760554B2 (en) 2006-02-21 2010-07-20 Saifun Semiconductors Ltd. NROM non-volatile memory and mode of operation
US8253452B2 (en) 2006-02-21 2012-08-28 Spansion Israel Ltd Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same
US7701779B2 (en) 2006-04-27 2010-04-20 Sajfun Semiconductors Ltd. Method for programming a reference cell
KR100806792B1 (ko) * 2006-09-01 2008-02-27 동부일렉트로닉스 주식회사 Ｓｏｎｏｓ 플래시 소자의 문턱전압 계측 방법
JP5184310B2 (ja) * 2008-11-17 2013-04-17 ルネサスエレクトロニクス株式会社 不揮発性半導体メモリ装置
JP2010267368A (ja) * 2009-04-17 2010-11-25 Semiconductor Energy Lab Co Ltd 半導体記憶装置
US8305820B2 (en) * 2010-04-29 2012-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. Switched capacitor based negative bitline voltage generation scheme
CN102254572A (zh) * 2010-05-17 2011-11-23 力旺电子股份有限公司 写入并同时验证非易失性存储单元的方法
KR102535414B1 (ko) 2016-05-17 2023-05-24 에스케이하이닉스 주식회사 균일한 프로그램 특성을 갖도록 하는 이피롬 메모리 장치 및 그 이피롬 메모리 장치의 프로그램 방법
CN107644659B (zh) * 2016-07-21 2020-08-18 中芯国际集成电路制造(上海)有限公司 一种多时序可编程存储器及电子装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5043940A (en) * 1988-06-08 1991-08-27 Eliyahou Harari Flash EEPROM memory systems having multistate storage cells
US5268870A (en) * 1988-06-08 1993-12-07 Eliyahou Harari Flash EEPROM system and intelligent programming and erasing methods therefor
US5422842A (en) * 1993-07-08 1995-06-06 Sundisk Corporation Method and circuit for simultaneously programming and verifying the programming of selected EEPROM cells
GB9423036D0 (en) * 1994-11-15 1995-01-04 Sgs Thomson Microelectronics An integrated circuit memory device
KR100192430B1 (ko) * 1995-08-21 1999-06-15 구본준 비휘발성 메모리 및 이 비휘발성 메모리를 프로그램하는 방법
KR0172831B1 (ko) * 1995-09-18 1999-03-30 문정환 비휘발성 메모리를 프로그램하는 방법
KR100223868B1 (ko) * 1996-07-12 1999-10-15 구본준 비휘발성 메모리를 프로그램하는 방법
US5814854A (en) * 1996-09-09 1998-09-29 Liu; David K. Y. Highly scalable FLASH EEPROM cell
KR100232190B1 (ko) * 1996-10-01 1999-12-01 김영환 비휘발성 메모리장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006099845A (ja) * 2004-09-28 2006-04-13 Citizen Watch Co Ltd 半導体装置およびそのデータ書き込み方法
JP4649156B2 (ja) * 2004-09-28 2011-03-09 シチズンホールディングス株式会社 半導体装置およびそのデータ書き込み方法
JP2011204342A (ja) * 2010-03-24 2011-10-13 Ememory Technology Inc チャネル熱電子注入プログラミング方法及び関連する装置
US8369154B2 (en) 2010-03-24 2013-02-05 Ememory Technology Inc. Channel hot electron injection programming method and related device
US8467245B2 (en) 2010-03-24 2013-06-18 Ememory Technology Inc. Non-volatile memory device with program current clamp and related method

Also Published As

Publication number Publication date
US6097639A (en) 2000-08-01
DE19860506A1 (de) 1999-07-08
CN1232271A (zh) 1999-10-20
TW455837B (en) 2001-09-21
CN1271637C (zh) 2006-08-23
DE19860506B4 (de) 2006-03-23
KR100327421B1 (ko) 2002-07-27
KR19990060474A (ko) 1999-07-26

Similar Documents

Publication Publication Date Title
JPH11260080A (ja) 不揮発性メモリデバイスのプログラムシステム
JP3211146B2 (ja) 不揮発性メモリをプログラムする方法
JP2789333B2 (ja) 非揮発性メモリをプログラムする方法
US6937511B2 (en) Circuit and method for programming charge storage memory cells
JP3284358B2 (ja) 不揮発性メモリ装置
JP2932424B2 (ja) 不揮発性メモリ及びその不揮発性メモリをプログラムする方法
US8339864B2 (en) Method of programming nonvolatile memory device
EP0349775B1 (en) Flash eeprom memory systems and methods of using them
JP4050048B2 (ja) 高速プログラムおよびプログラム検証への高速切り替え方法
KR980011438A (ko) 비휘발성 메모리셀 및 이 비휘발성 메모리셀을 프로그래밍하는 방법
KR100501962B1 (ko) 전기적으로프로그램가능한메모리및프로그래밍방법
US7746715B2 (en) Erase and read schemes for charge trapping non-volatile memories
EP1543526B1 (en) Method of recovering overerased bits in a memory device
KR101357068B1 (ko) 비휘발성 메모리들에 대한 바디 효과 감지 방법
JPH11317087A (ja) 不揮発性メモリ装置及びそのプログラム方法
JPWO2002067267A1 (ja) 多値不揮発性半導体記憶装置
US6822898B2 (en) Multi-value nonvolatile semiconductor memory device
JP3790654B2 (ja) 不揮発性半導体メモリの制御方法
CN112037838B (zh) 一种用于存储器阵列的新编程方法及监控电路
US7233521B1 (en) Apparatus and method for storing analog information in EEPROM memory

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050308

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050608

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050613

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050719

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051213