KR19990060474A - 비휘발성 메모리 소자의 프로그램 시스템 및 그의 프로그램 방법 - Google Patents

비휘발성 메모리 소자의 프로그램 시스템 및 그의 프로그램 방법 Download PDF

Info

Publication number
KR19990060474A
KR19990060474A KR1019970080701A KR19970080701A KR19990060474A KR 19990060474 A KR19990060474 A KR 19990060474A KR 1019970080701 A KR1019970080701 A KR 1019970080701A KR 19970080701 A KR19970080701 A KR 19970080701A KR 19990060474 A KR19990060474 A KR 19990060474A
Authority
KR
South Korea
Prior art keywords
drain
source
control gate
cell
storage means
Prior art date
Application number
KR1019970080701A
Other languages
English (en)
Other versions
KR100327421B1 (ko
Inventor
최웅림
서석호
Original Assignee
구본준
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체 주식회사 filed Critical 구본준
Priority to KR1019970080701A priority Critical patent/KR100327421B1/ko
Priority to TW087120928A priority patent/TW455837B/zh
Priority to JP37310298A priority patent/JPH11260080A/ja
Priority to DE19860506A priority patent/DE19860506B4/de
Priority to US09/221,859 priority patent/US6097639A/en
Priority to CNB981240976A priority patent/CN1271637C/zh
Publication of KR19990060474A publication Critical patent/KR19990060474A/ko
Application granted granted Critical
Publication of KR100327421B1 publication Critical patent/KR100327421B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

전하저장수단과 전계효과 트랜지스터로 구성된 메모리소자에서 단일 레벨 또는 멀티레벨의 프로그래밍시 각 문턱레벨을 전계효과 트랜지스터의 소오스, 드레인, 그리고 콘트롤 게이트의 전극 중 선택된 한 전극에 인가되는 전압으로 조절하고 각 문턱레벨과 그에 상응하는 인가전압은 서로 선형적인 관계에 있도록 하기에 적당한 비휘발성 메모리 소자의 프로그래밍 방법을 제공하고, 또한 상기와 같은 프로그래밍 방법을 적용하여 프로그램과 지우기 사이클을 반복할 경우에 사이클 회수와 상관없이 프로그램된 상태가 모두 균일하도록 하며, 메모리 셀에 저장된 전자를 소거하기 위한 전압을 충분히 인가하여 기준 문턱전압 이하로 낮춘후에 상기 프로그램 방법을 적용할 경우에 소저된 문턱전압을 모두 동일하게 만들어 과잉 소거되는 것을 방지하기 위한 비휘발성 메모리 소자의 프로그램 시스템 및 그의 프로그램 방법에 관한 것이다. 이와 같은 비휘발 메모리 소자의 프로그램 시스템은 각각의 메모리 셀이 콘트롤 게이트, 드레인과 소오스를 가진 전계효과 트랜지스터와 전하저장수단으로 구성된 복수개의 메모리 셀들과; 상기 각 셀의 소오스와 드레인 그리고 콘트롤 게이트에 미리 정해진 문턱레벨에 상응하는 전압을 인가하는 수단과, 그리고 상기 각각의 메모리 셀의 상기 채널에 흐르는 전류가 기준전류에 도달하였음이 상기 모니터링 수단에 의해 센싱되었을 때 상기 각각의 메모리 셀의 소오스와 드레인 그리고 콘트롤 게이트에 인가된 전압 중 적어도 한 개의 전압을 중단하는 수단으로 구성됨을 특징으로 한다.

Description

비휘발성 메모리 소자의 프로그램 시스템 및 그의 프로그램 방법
본 발명은 비휘발성 메모리 소자에 대한 것으로, 특히 전하저장수단을 가진 비휘발성 메모리 소자를 프로그램 하는 방법에 관한 것이다.
일반적으로 이피롬(EPROM), 이이피롬(EEPROM), 플래쉬 이이피롬(Flash EEPROM)과 같은 비휘발성 메모리 소자를 데이터 저장미디어(mass storage media)로 사용하고자 할 때 가장 큰 문제점은 상기 메모리의 비트당 가격(cost-per-bit)이 너무 비싸다는 것이다.
이러한 문제점을 해결하기 위한 방안으로 최근 멀티 비트셀(multibir-cell)에 관한 연구가 진행되고 있다.
종래의 비휘발성 메모리 소자의 집적도는 메모리셀의 개수와 일대일 대응관계에 있다.
반면에 멀티 비트셀은 메모리셀 하나에 2비트 이상의 데이터를 저장함으로써 메모리셀의 사이즈를 줄이지 않고도 동일 칩 면적에 데이터의 저장집적도를 크게 높일 수 있다.
멀티 비트 셀을 구현하기 위해서는 각 메모리셀에 3개 이상의 문턱전압 레벨(threshold voltage level)을 프로그램 해야 한다.
예를 들면 셀당 2비트의 데이터를 저장하기 위해서는 22=4 즉, 4단계의 문턱레벨로 각 셀을 프로그램 할 수 있어야 한다.
이때, 4 단계의 문턱전압 레셀을 논리적으로 00, 01, 10, 11의 각 로직상태로 대응시킨다.
이와 같은 멀티레벨 프로그램에 있어서 가장 큰 과제는 각 문턱전압 레벨이 통계적인 분포를 갖는다는 점이고 이 값은 약 0.5V에 이른다. 따라서 각각의 문턱레벨을 정확하게 조절하여 분포를 줄일수록 보다 많은 레벨을 프로그램할 수 있게되고, 셀당 비트수도 증가시킬 수 있게 된다.
상기의 전압분포를 줄이기 위해서 일반적으로 프로그램과 조회를 반복하여 행하는 방법을 사용하고 있다.
이 기법에서는 원하는 문턱레벨로 비휘발성 메모리셀을 프로그램 하기 위해 일련의 프로그램 전압펄스(a series of program voltage pulses)를 셀에 인가한다. 그리고 셀이 원하는 문턱레벨에 도달했는지를 조회하기 위해 각 전압펄스들 사이에 읽기 과정이 수행되어 진다.
각 조회중에 조회된 문턱레벨 값이 원하는 문턱레벨 값에 도달하면 프로그래밍 과정이 스톱된다.
이러한 프로그램과 조회를 반복 수행하는 방식으로는 유한한 프로그램 전압 펄스 폭으로 인한 문턱레벨의 에러분포를 줄이기가 어렵다. 또한 상기의 프로그램과 조회를 반복하는 앨고리듬을 회로로 구현하게 되므로 칩의 주변회로 면적이 증가된다. 또한 상기의 반복적인 방법은 프로그램 시간이 길어지는 단점이 있다.
이와 같은 단점을 제거하기 위해서 센디스크(SanDisk)사의 R.Cernea는 1995년 6월 6일에 등록된 U.S. Pat. No.5,422,842에서 프로그래밍과 동시에 조회하는 기법을 소개하였다.
도 1a는 위 특허에 기술된 전기적으로 쓰기 가능한 반도체 비휘발성 메모리셀(EEPROM)의 심볼인 회로도를 나타낸 것이고, 도 1b는 도 1a에 따른 비휘발성 메모리셀의 프로그래밍 원리를 나타낸 그래프이다.
도 1a에 도시한 바와 같이 비휘발성 메모리셀은 콘트롤 게이트, 플로팅게이트, 소오스, 채널영역 그리고 드레인으로 구성된다.
상기와 같이 구성된 비휘발성 메모리셀의 프로그래밍은 도 1b에 도시한 바와 같다.
먼저 프로그래밍이 일어날 만큼 충분한 전압을 콘트롤 게이트 및 드레인에 인가하면 드레인과 소오스 사이에 전류가 흐른다. 이후에 발생된 전류를 주어진 기준 전류(Reference Current)와 비교하여 기준전류와 같거나 작으면 프로그램 중지신호(Programming completion signal)를 발생시킨다. 상기와 같이 프로그래밍과 동시에 자동으로 프로그램 상태를 조회함으로써 프로그램과 조회를 반복하는 단점은 어느정도 보완할 수 있다. 그러나 상기 R.Cernea의 기법에서는 상기 메모리셀의 전계효과 트랜지스터 각 전극에 인가되는 전압으로 문턱레벨을 조절하지 않는다.
또한 1991년 8월 27일에 등록된 U.S.Pat.No.5,043,940의 미국특허에서는 각 레벨에 해당하는 기준전류들을 변화시키는 방법으로 멀티레벨 프로그래밍을 수행하였다.
이러한 기법에서는 도 1b에 도시된 바와 같이 기준전류(Reference Current)들은 일반적으로 셀의 문턱전압들과 명백한(explicit)관계에 있지 않고, 또한 선형(linear)적인 관계에 있지도 않다.
그리고 도 2a에 도시한 바와같이 종래 제 2 방법인 프로그램과 조회를 반복적으로 수행하는 메모리셀에서는 프로그램과 지우기(erase) 회수를 증가시키면 셀의 플로팅 게이트와 채널사이에 있는 터널 산화막의 물리적인 퇴화(degrartion)에 의해 트랩되는 전하들이 증가한다.
그리고 각 멀티레벨에 상응하는 각 문턱전압의 분포도 도 2b에 도시한 바와 같이 균일하지 않고 프로그램 회수가 늘어날수록 더욱 넓어진다.
상기와 같은 종래 비휘발성 메모리 소자의 프로그램 방법은 다음과 같은 문제가 있다.
첫째, 프로그램과 조회를 반복적으로 수행하면서 프로그램하는 방법은 프로그램과 지우기 회수를 증가시킬수록 터널산화막이 퇴화되어 프로그램 레벨이 점차 감소하고, 각 멀티레벨에 상응하는 각 문턱전압의 분포도 더욱 넓어져서 읽기를 위한 마진이 감소된다. 이에따라서 프로그램의 신뢰성이 떨어진다.
둘째, 각 레벨에 해당하는 기준전류들을 변화시키면서 프로그램하는 방법은 직접적이고 효과적으로 멀티레벨을 콘트롤 하기가 어려우므로 효과적인 프로그래밍을 할 수 없다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 그 목적은 다음과 같다.
본 발명의 목적은 전하저장수단과 전계효과 트랜지스터로 구성된 메모리소자에서 단일 레벨 또는 멀티레벨의 프로그래밍시 각 문턱레벨을 전계효과 트랜지스터의 소오스, 드레인, 그리고 콘트롤 게이트의 전극 중 선택된 한 전극에 인가되는 전압으로 조절하고 각 문턱레벨과 그에 상응하는 인가전압은 서로 선형적인 관계에 있도록 하기에 적당한 비휘발성 메모리 소자의 프로그래밍 방법을 제공하는데 있다.
또 다른 목적은 상기와 같은 프로그래밍 방법을 적용하여 프로그램과 지우기 사이클을 반복할 경우에 사이클 회수와 상관없이 프로그램된 상태가 모두 균일하도록 하는 데 있다.
또 다른 목적은 메모리셀에 저장된 전자를 소거하기 위한 전압을 충분히 인가하여 기준 문턱전압 이하로 낮춘후에 상기 프로그램 방법을 적용할 경우에 소저된 문턱전압을 모두 동일하게 만들어 과잉 소거되는 것을 방지하는데 있다.
도 1a는 종래 제 1 방법에 따른 비휘발성 메모리 셀의 회로도.
도 1b는 도 1a에 따른 비휘발성 메모리 셀의 프로그래밍 원리를 나타낸 그래프.
도 2a는 종래 제 2 방법인 프로그램과 조회를 반복 적용하여 프로그램과 소거과정을 반복하였을 때 프로그램 윈도우가 사이클 회수에 따라 점차 낮아지는 현상을 나타낸 그래프.
도 2b는 도 2a에서와 같이 종래 제 2 방법의 비휘발성 메모리 소자의 프로그램 방법으로 메모리 셀을 프로그램하였을 때의 문턱전압의 분포 그래프
도 3은 본 발명의 실시예에 따른 특정 문턱전압에 상응하는 콘트롤 게이트, 드레인, 그리고 소오스에 전압인가와 동시에 전류검출을 이용한 오토조회 프로그램을 설명하는 다이어그램.
도 4의 (a) 내지 (g)는 도 3의 각 노드들에서의 파형을 나타내는 파형도.
도 5는 본 발명의 실시예에 따른 단일 레벨 프로그래밍 과정을 보여주는 플로우 챠트.
도 6은 도 1a에 나타낸 전하 저장 수단을 가진 메모리 셀의 커패시턴스의 등가회로도.
도 7a는 전하 저장 수단을 가진 메모리 셀에 본 발명의 프로그램을 적용한 후의 문턱 전압의 분포를 나타낸 그래프.
도 7b는 전하 저장 수단을 가진 메모리 셀의 사이클링 후의 문턱전압의 분포를 나타낸 그래프.
도 8은 본 발명의 실시예에 따른 변화 가능한 전압인가와 동시에 전류검출을 이용한 오토 조회 프로그램을 설명하는 다이어그램.
도 9의 (a) 내지 (h)는 도 8에서 변화가능한 콘트롤 게이트 전압을 이용한 멀티레벨 프로그램을 할 때의 각 노드들에서의 파형도.
도 10은 도 8에 적용된 콘트롤 게이트 전압을 이용한 멀티레벨 프로그램의 절차를 나타낸 플로우 챠트.
도 11a는 프로그램하고자 하는 문턱레벨들과 그에 상응하여 인가되는 콘트롤 게이트의 전압들의 관계를 나타낸 그래프.
도 11b는 각 레벨의 프로그래밍 시작에서 종료까지의 드레인 전류의 변화를 나타낸 그래프.
도 12a는 프로그램하고자 하는 문턱전압 레벨들과 그에 상응하여 인가되는 드레인 전압들의 관계를 나타낸 그래프.
도 12b는 프로그램하고자 하는 문턱전압 레벨들과 그에 상응하여 인가되는 소오드 전압들의 관계를 나타낸 그래프.
도 12c는 프로그램하고자 하는 문턱전압 레벨들과 그에 상응하여 인가되는 기준전류들의 관계를 나타낸 그래프.
도 13a는 소거 과정에서 본 발명의 프로그램방법을 적용하였을 때 프로그램과 소거때의 문턱전압의 분포 그래프.
도 13b는 소거 과정에서 본 발명의 프로그램방법을 적용하였을 때 프로그램과 소거 회수에 대한 문턱전압의 변화를 나타낸 그래프.
* 도면의 주요부분에 대한 부호의 설명
11, 21 : 제 1 전압원12, 22 : 제 2 전압원
13, 23 : 전류검출부14, 24 : 비트라인 선택부
15, 25 : 제 3 전압원
상기와 같은 목적을 달성하기 위한 본 발명 비휘발성 메모리 소자의 프로그램 시스템은 각각의 메모리셀이 콘트롤 게이트, 드레인과 소오스를 가진 전계효과 트랜지스터와 전하저장수단으로 구성된 복수개의 메모리셀들과; 상기 각 셀의 소오스와 드레인 그리고 콘트롤 게이트에 미리 정해진 문턱레벨에 상응하는 전압을 인가하는 수단과, 그리고 상기 각각의 메모리셀의 상기 채널에 흐르는 전류가 기준전류에 도달하였음이 상기 모니터링 수단에 의해 센싱되었을 때 상기 각각의 메모리셀의 소오스와 드레인 그리고 콘트롤 게이트에 인가된 전압 중 적어도 한 개의 전압을 중단하는 수단으로 구성됨을 특징으로 한다.
이와 같은 본 발명 비휘발성 메모리 소자의 프로그램방법은 소오스, 드레인 콘트롤 게이트 그리고 상기 소오스와 상기 드레인 그리고 상기 콘트롤 게이트와 정전용량관계로 연결된 전하저장수단이 있고 상기 전하저장수단에 축적된 전하의 양에 의해 상기 소오스와 상기 드레인 사이에 있는 채널에 흐르는 전류가 제어되는 비휘발성 메모리셀에 있어서, 상기 전하저장수단으로 전하를 이동시키기에 충분하고 미리 정해진 문턱전압에 상응하는 전압을 상기 드레인과 상기 소오스 그리고 상기 콘트롤 게이트에 인가하는 단계; 상기 소오스와 상기 드레인 사이의 상기 채널에 흐르는 상기 전류를 관측(monitoring or sensing)하는 단계; 상기 채널에 흐르는 상기 전류가 상기 미리정해진 문턱전압에 상응하는 기준전류에 도달하였을 때 상기 소오스, 상기 드레인 그리고 상기 콘트롤 게이트에 인가된 전압중 적어도 한 개의 전압을 중단하는 단계를 거쳐 프로그램하는 것을 특징으로 특징으로 한다.
첨부 도면을 참조하여 본 발명 비휘발성 메모리 소자의 프로그램 방법에 대하여 설명하면 다음과 같다.
도 3은 본 발명 실시예에 따른 특정 문턱전압에 상응하는 콘트롤 게이트, 드레인, 그리고 소오스에 전압인가와 동시에 전류검출을 이용한 오토조회 프로그램방법을 나타낸 다이어그램이다.
도 3에 도시한 바와 같이 본 발명의 프로그래밍을 위한 다이어그램은 제 1 전압원(11)과 제 2 전압원(12)과 제 3 전압원(15)과 전류검출부(13) 및 각각의 메모리 셀이 소오스, 드레인 콘트롤 게이트를 가진 전계효과 트랜지스터(FET)와 전하저장수단으로 구성된 적어도 하나 이상의 비휘발성 메모리셀과 프로그램할 특정 셀을 선택하기 위한 비트라인 선택부(14)로 구성된다.
상기에서 도 3에 도시된 비휘발성 메모리셀의 심볼에서 소오스와 드레인 사이에 전류가 흐르는 채널이 있고, 채널과 콘트롤 게이트 사이에 존재하는 사각형의 막대는 전하저장수단(charge storage means)이다. 상기 전하저장수단은 소오스, 드레인 그리고 콘트롤 게이트와 정전용량관계로 연결되어 있고, 전하저장수단에 저장되는 전하의 레벨은 소오스와 드레인 그리고 콘트롤 게이트에 인가되는 전압에 의해 제어된다. 그리고 전하저장수단에 저장되는 전하의 레벨에 따라 채널의 컨덕티비티가 변화하고 문턱레벨이 결정된다.
상기 전하저장수단으로는 플로팅게이트와 산소와 질소가 접합하는 계면과, 캐패시터가 있다.
또한 전하저장수단은 드레인, 소오스, 그리고 콘트롤 게이트와 정전용량관계를 가질 수 있는 곳에 위치한다. 그리고 전하의 변화를 관측하는 수단이 채널의 컨덕티비티일 경우에는 적어도 채널 일부분 위에 전하저장수단이 존재하면 된다. 만일 전하저장수단에 저장되는 전하 레벨의 변화를 관측하는 수단이 전하저장수단과 직접 또는 간접적인 방법으로 연결되어서 전하저장수단의 전압변화를 관측할 수 있다면 전하저장수단은 반드시 채널의 일부분위에 존재하지 않아도 된다.
그리고 도 3과 같은 메모리셀의 형태에서 전하저장수단이 플로팅게이트 일 경우에는 기존의 단순 적층 구조(simple stacked-gate)나 채널분리형 구조(split-channel structure)와 같은 비휘발성 메모리셀을 프로그래밍 동작 모드 구조로 단순화시키면 도 1a와 같은 구조이다. 도 3의 제 1 전압원(11)과 제 2 전압원(12)과 제 3 전압원(15)으로 입력되는 Ps는 외부에서 공급되는 프로그래밍 시작신호를 나타낸 것이고, VSTOP는 프로그래밍 스톱 신호를 나타낸 것이다.
도 3에 도시된 메모리 시스템에서 프로그래밍을 수행하기 전에 각 메모리셀의 전하저장수단은 자외선이나 전기적인 방법에 의해 지워진 상태에 있다고 가정한다. 이와 같은 경우에 일반적으로 각 메모리셀의 지워진 상태는 셀의 제작상의 공정조건과, 지우기를 위한 전기적 강도와, 셀의 프로그램과 지우기의 반복적 과정에 의한 셀의 전기적 또는 물리적 속성의 변화에 의해서 각 셀의 지워진 상태가 서로 다르다.
설명의 편의를 위해 각 셀은 p형 기판에 n형 채널이 형성되는 전계효과 트랜지스터를 가지며, 각 셀의 전하저장수단은 콘트롤 게이트와 채널사이에 존재하고, 전하저장수단에 저장이 되는 전하의 양에 의해서 채널의 전류가 변하는 것으로 한다. 그리고 비트라인 선택부(14)는 프로그램할 특정 셀의 드레인 부분 및 전류 검출부와 연결시켜준다. 여기서 특정 메모리셀의 선택을 위해 비트라인 선택부(14) 대신에 콘트롤 게이트를 선택하는 워드라인 선택부를 두어도된다.
다음으로 도 3과 같은 메모리 시스템을 통한 프로그래밍 방법을 설명하겠다.
도 4의 (a) 내지 (g)는 도 3의 각 노드들에서의 파형도이고, 도 5는 본 발명 실시예에 다른 단일레벨 프로그래밍 과정을 보여주는 플로우 챠트이다.
도 3과 도 4와 도 5에 도시한 바와같이 먼저 프로그램할 특정 셀을 선택하기 위해 비트라인 선택부(14)에 특정셀의 주소에 해당하는 신호를 인가한다. 이후에 도 4의 (a)에서와 같이 제 1, 제 2, 제 3 전압원(11, 12, 15)에 프로그램을 하기 위한 시작신호(Ps)를 인가한다.
이후에 선택된 특정셀의 콘트롤 게이트, 드레인 그리고 소오스에 각각 연결되어 있는 제 1, 제 2, 제 3 전압원(11, 12, 15)이 프로그램 시작신호(Ps)에 의해 프로그램하고자 하는 문턱레벨에 상응할 수 있도록 도 4의 (b)와 (c)에 도시한 바와 같이 VC, VD, VS전압을 제 1, 제 2, 제 3 전압원(11, 12, 15)에 각각 인가한다. 전압이 인가되면 선택된 셀의 프로그램이 시작되고 선택된 셀의 드레인과 소오스사이에는 전류가 흐르기 시작한다.
여기에서 셀의 프로그램은 전하저장수단으로 전하가 이동하여 전하저장수단에 저장되는 전하량이 변화한다는 것을 의미한다. 이때 프로그램은 음의 전하인 전자가 전하저장수단으로 이동하는 것으로 가정한다. 그리고 선택된 전하저장수단으로의 전자의 이동방식은 채널 핫 캐리어 주입(channel hot carrier injection)과 터널링(tunneling)방법을 포함하여 이루어진다.
도 4의 (d)에서의 VCSM(t)는 전하저장수단의 시간에 따른 변화를 표시한 것이고 VCSM,REF는 프로그램 중지신호를 발생시키는 전하저장수단의 전압레벨을 의미한다. 다음에 선택된 셀의 전하저장수단으로 전자가 주입되면 도 4의 (d)에 도시한 바와 같이 선택된 셀의 전하저장수단의 전압인 VCSM이 줄어들고 이것에 의해 채널에 흐르는 전류레벨이 감소한다. 그리고 전류검출부(13)는 도 4의 (e)에 도시된 바와 같이 선택된 셀의 채널에 흐르는 전류(ID(t))를 모니터링하면서 채널에 흐르는 전류가 기준전류(IREF)에 도달하면 도 4의 (f)에 도시한 바와 같이 프로그램 중단신호(VSTOP)를 발생시킨다. 이와 같은 동작에 의해서 선택된 셀의 드레인, 소오스, 그리고 콘트롤 게이트에 인가된 전압중 적어도 한 개의 전압이 중단된다.
이후에 이와 같은 동작을 각 셀에 반복적으로 수행한다.
상기와 같은 동작을 행하므로써 도 4의 (g)에 도시된 바와 같이 초기에는 서로 다른 문턱레벨을 가졌던 셀들이 모두 동일하게 프로그램된 문턱전압을 갖게됨을 알 수 있다.
이와 같은 결과는 전기적 또는 물리적인 이유로 소거 상태에 넓은 문턱전압 분포를 가진 셀들에 본 발명의 프로그램 방법을 적용할 경우에 문턱전압값에 무관하게 프로그램된 문턱전압의 레벨이 하나의 동일한 값을 갖게 된다.
도 6을 참조하여 본 발명의 드레인, 소오스, 그리고 콘트롤 게이트에 인가되는 전압 VD, VS, VC와 프로그램 전후의 문턱전압의 관계를 설명하면 다음과 같다.
도 6a는 도 1a와 같은 전하저장수단을 가진 메모리셀의 커패시턴스의 등가회로도를 나타낸 것이다.
도 6에 나타낸 CC는 콘트롤 게이트와 전하저장수단 사이의 커패시턴스이고 CD는 드레인과 전하저장수단 사이의 커패시턴스이며, CS는 소오스(기판을 포함한다.)와 전하저장수단 사이의 커패시턴스를 나타낸 것이다.
상기의 커패시턴스의 합은 CT는 다음과 식(1)으로 나타낼 수 있다.
CT=CC+ CD+ CS---- 식(1)
그리고 각 커패시턴스의 커플링 계수(coupling coefficient)는 식(2)로 정의된다.
αC=CC/CT, αD=CD/CT, αS=CS/CT---- 식(2)
그리고 도 6의 프로그래밍 중의 전하저장수단에서의 전압은 일반적으로 식 (3)으로 나타낼 수 있다.
Vcsm(t)=αCVT+αDVD+αSVS+Qcsm(t)/CT--- 식(3) (Qcsm은 t시간 동안에 전하저장수단에서 자외선 지우기에 의한 중성상태(neutral state)부터의 초과된 전하량값이다.)
저장된 전하에 의해 중성 상태의 문턱 레벨에서 이동한 콘트롤 게이트에서 측정된 문턱전압을 △VT.UV라고 정의하면 △VT.UV=-Qcsm(t)/CC의 관계를 갖게 되고 이것을 식(3)에 대입하면 △VT.UV는 식(4)로 표현할 수 있다.
△VT.UV(t)=VC+[αDVD+αSVS-Vcsm(t)]/αC---- 식(4)
즉, 식(4)의 △VT.UV(t)는 t시간에서의 콘트롤 게이트에서 측정된 문턱전압의 이동을 나타낸다. 상기 문턱전압 이동이란 전하저장수단에 축적된 전하에 의해 야기되는 콘트롤 게이트에서 측정된 문턱전압을 의미한다. 상기와 같은 문턱전압의 이동은 고정된 바이어스 전압에 대해 전하저장수단에 저장된 전자의 양과 비례한다.
그리고 프로그램이 중단되는 특정 시점(tPGM)에서의 전하저장수단의 전압인 Vcsm(tPGM)을 Vcsm REF라고 정의하면 Vcsm REF에 의한 콘트롤 게이트에서 관측한 문턱전압의 이동은 식 (5)와 같이 표현된다.
△VT.UV=VC+ [αDVD+ αSVS- Vcsm REF]/αC---- 식(5)
그리고 전계효과 트랜지스터의 채널에 흐르는 전류 ID는 전계효과 트랜지스터의 세츄레이션(saturation)상태와 트라이오드(triode)상태를 포함하는 모든 동작영역에 대하여 식 (6)과 같이 나타낼 수 있다.
ID=f(Vcsm-Vcsm T)---- 식(6)
식(6)은 전하저장수단의 전압(Vcsm)과 전하저장수단에서 관측한 문턱전압(Vcsm T)과의 차의 함수를 나타낸 것이다.
식(6)에서 일반적으로 함수 f는 단순증가함수(선형적인 입출력관계)이든 아니든 상관없이 ID와 (Vcsm-Vcsm T)에 대하여 일대일 대응관계를 갖는다.
식(6)에서 식(5)에서와 같이 프로그램 중단시점의 전하저장수단의 전압은 Vcsm=V-csm REF이고, 이때의 전류를 ID=IREF라고 정의하면 식(6)에서 프로그램후의 전하저장수단의 전압 Vcsm REF은 식(7)과 같이 표현된다.
Vcsm REF=Vcsm T+ f-1(IREF) ---- 식(7)
일반적으로 콘트롤 게이트에서 본 문턱전압은 식(8)에 나타낸 바와 같이 전하저장수단의 중성상태에서의 문턱전압 값인 Vcsm T/αC와 전하저장수단에 저장된 전하에 의해 이동한 문턱전압 값의 합으로 표현된다.
VT=Vcsm T/αC+ △VT.UV---- 식(8)
여기서 전하저장수단의 중성상태에서의 문턱전압 Vcsm T는 채널이온주입에 의해 이동된 문턱전압을 포함한다.
따라서 식(7)과 식(5)를 식(8)에 대입하면 콘트롤 게이트에서 측정한 문턱전압은 식(9)와 같이 표현된다.
VT= VC+ [αDVD+ αSVS- f-1(IREF)]/αC---- 식(9)
상기 식(9)에 나타낸 바와 같이 본발명은 제안한 프로그램 방법을 적용할 경우 콘트롤 게이트에서 관측한 문턱전압은 전하저장수단의 중성상태에서의 문턱전압 Vcsm T/αC과는 무관하다는 것을 알 수 있다.
전하저장수단의 중성상태의 초기 문턱전압값은 FET의 제조과정에서 결정되는 공정상의 변수로써 이 값을 결정하는 요소로는 채널의 도핑농도와 전하저장수단과 채널사이의 절연체의 종류와 두께에 의해 다른값을 갖는다.
이후에 이와 같이 본 발명의 프로그램 방법을 적용할 경우의 결과를 설명하면 다음과 같다.
도 7a는 전하저장수단을 가진 메모리셀에 본 발명의 프로그램을 적용한 후의 문턱 전압의 분포를 나타낸 그래프이고, 도 7b는 전하저장수단을 가진 메모리셀의 사이클링 후의 문턱전압의 분포를 나타낸 그래프이다.
도 7a에 도시한 바와 같이 콘트롤 게이트, 소오스, 그리고 드레인의 전압값이 고정되어 있을때, 소거상태에서 콘트롤 게이트가 서로 다른 문턱전압(VC T.EO~VC T.E(n-1))을 가지는 복수개의 메모리 셀에 대하여 단일 레벨에 본 발명의 프로그램 방법을 적용할 경우 f-1(IREF)가 동일하다면 프로그램 후에는 콘트롤 게이트에서 관측한 문턱전압 값(VC T.PGM)은 모두 동일한 값을 갖는다.
상기와 같은 이론은 소거동작에 의해서 소거된 문턱레벨의 분포가 서로 다른 셀들과 또는 각 셀에서 프로그램 소거동작을 반복적으로 적용한 경우에도 적용할 수 있다.
이것은 전하저장수단에 저장된 전하의 초기 양 QINIT가 0이 아니고 각 셀이 서로 다른 초기 전하량을 가지고 넓은 범위의 문턱전압분포를 갖는 소거상태에 본 발명의 프로그램 방법을 적용하여도 프로그램 후에 같은 문턱전압값을 가진다는 것을 의미한다. 이유는 전하저장수단에 저장된 지워진 상태의 전하의 양 QINIT이 서로 달라도 식(9)에 나타나는 바와 같이 동일 전압바이어스와 고정된 기준전류에서 프로그램을 중단할 경우 최종적으로 콘트롤 게이트의 문턱전압이 동일한 값을 가지도록 전하저장수단에 전하가 축적되기 때문이다.
결과적으로 복수개의 셀에서 각 전하저장수단의 소거상태가 넓은 문턱전압분포(distribution)를 가질 경우 본 발명에 의한 프로그램 방법을 적용하면 단일 레벨에서 프로그램할 경우에 도 7a에서와 같이 문턱전압의 분포가 없는 동일한 문턱전압을 갖게된다. 또한 한 개의 셀에 대한 프로그램 소거동작에서도 프로그램 되는 셀의 프로그램 효율이나, 반복되는 프로그램과 소거과정에서 발생하는 셀의 터널산화막의 물리적 또는 전기적 퇴화와는 무관하게 도 7b에 도시한 바와 같이 프로그램 후의 문턱전압(VC T.PGM)은 분포가 모두 균일하게 나타난다.
그리고 식(9)를 이용하여 소오스와 드레인에 인가된 전압과 문턱전압과의 관계는 식(10)과 식(11)과 같이 나타낼 수 있다.
αCVT/αS= VC+ [αDVD+ αCVC- f-1(IREF)]/αS---- 식(10)
αCVT/αS= VC+ [αSVS+ αCVC- f-1(IREF)]/αD---- 식(11)
다음으로는 멀티레벨에 본 발명의 프로그램 방법을 적용하였을 경우에 대하여 설명하겠다.
본 발명의 프로그램 방법을 멀티레벨의 프로그램에 적용하면 복수개의 셀에서 종래의 반복적인 프로그램과 소거동작보다 한 개의 문턱레벨에 대애 매우 좁은 문턱전압 분포를 가지기 때문에 동일한 문턱전압 범위에서 종래의 반복적인 프로그램과 소거동작보다 더 많은 문턱전압 레벨을 가지게 된다.
오토 프로그램과 조회를 하는 본 발명 프로그램 방법을 멀티레벨 프로그램하기 위한 방법은 크게 두가지로 구분할 수 있다.
첫 번째는 도 3에 도시된 메모리 시스템에서 프로그램 하고자 하는 셀의 소오스, 드레인 그리고 콘트롤 게이트에 인가되는 전압을 변화시켜서 멀티레벨 프로그램하는 방법이다.
그리고 두 번째는 도 3에 도시된 메모리 시스템에서 전류 검출부(13)에 인가되는 기준전류의 레벨을 변화시켜서 멀티레벨 프로그램하는 방법이다.
첫 번째 방법은 변화시키는 전압이 선택된 셀의 콘트롤 게이트, 드레인 그리고 소오스 중 어느곳에 인가되는냐에 따라서 세가지로 분류할 수 있다.
식(9),(10),(11)에서 복수개의 문턱전압과 이에 상응하는 각각의 노드에 인가되는 복수개의 전압과, 기준 전류와의 대응관계는 식(12),(13),(14),(15)과 같이 나타낼 수 있다.
VT.i= VC.i+ K1 ----- 식(12)
VT.j= X1×VD.j+ K2 ----- 식(13)
VT.m= X2×VS.m+ K3 ----- 식(1)
VT.i= X3×f-1(IREF.n) + K4 ----- 식(1)
여기에서 i, j, m, n은 각각의 멀티레벨의 단계를 나타내는 정수(0, 1, 2, ...)이고, K1, K2, K3, K4, X1, X2, X3는 식(16),(17),(18),(19),(20)과 같은 고정된 상수값을 갖는다.
K1 = [αDVD+ αSVS+ f-1(IREF)]/αC---- 식(16)
K2 = VC+ [αSVS+ f-1(IREF)]/αC---- 식(17)
K3 = VC+ [αDVD+ f-1(IREF)]/αC---- 식(18)
K4 = VC+ [αDVD+ αSVS]/αC---- 식(19)
X1 = CD/CC, X2 = CS/CC, X3 = 1/CC---- 식(20)
위의 식(12)에서 식(15)까지의 수식에서 보였듯이 멀티레벨 프로그램을 위한 방법은 드레인, 소오스, 콘트롤 게이트의 전압 그리고 기준 전류중 어떤 것을 변수로 선택하느냐에 따라서 모두 4가지 경우가 있다.
상기의 경우에 대한 본 발명의 개념도는 도 8에 도시되었다. 즉 도 8은 본 발명의 실시예에 따른 변화 가능한 전압인가와 동시에 전류검출을 이용한 오토조회 프로그램을 설명하는 다이어그램이다.
본 발명에서 제안한 프로그램 방법을 적용하기 위한 개념도는 도 8에 도시된 바와 같이 각 메모리셀이 소오스, 드레인 그리고 콘트롤 게이트를 가지는 전계효과 트랜지스터와 전하저장수단으로 구성된 복수개의 메모리셀과 콘트롤 게이트에 인가되는 제 1 전압원(21)과, 소오스에 인가되는 제 2 전압원(22)과 드레인에 인가되는 제 3 전압원(25)과, 드레인과 소오스 사이에 흐르는 전류를 관측하는 전류검출부(23) 그리고 프로그램을 위해 특정셀의 드레인을 선택하는 비트라인 선택부(24)로 구성되어 있다.
그리고 드레인, 소오스 그리고 콘트롤 게이트에 인가되는 전압 그리고 기준 전류중 한 개를 선택하여 멀티레벨 프로그램하는 방법에 대하여 설명하면 다음과 같다.
먼저 콘트롤 게이트의 전압을 이용한 멀티레벨 프로그램을 위해서는 식(12)와 식(16)에 나타낸 바와 같이 제 1 전압원(21)은 멀티레벨 프로그래밍을 위해 각각의 문턱레벨 VC T,i에 상응하는 전압 VC,i(i=0,1,2 …, n-1)를 선택된 비휘발성 메모리셀의 콘트롤 게이트에 제공한다. 따라서 전압 VC,i는 각 레벨마다 변화되는 값을 갖는다. 그리고 제 2 전압원(22)은 드레인에 고정된 전압 VD를 인가시키고, 제 3 전압원(25)은 소오스에 고정된 전압 VS를 인가시킨다. 설명의 편의를 위해 소오스 전압은 그라운드 레벨(VS=OV)이라고 가정한다. 만일 프로그램되는 순간의 전계효과 트랜지스터가 드레인 전압에 무관한 채널전류를 가지는 포화 모드(saturation mode)이거나 드레인 커플링상수(αD)가 매우 작은 값이라면 드레인 전압은 변화가능한 전압을 인가하여도 무방하다.
여기서, 미설명 부호 ID, i(t)는 i번째 문턱레벨 프로그램시 선택된 셀의 드레인에 흐르는 전류를 지시한다.
그리고 전류검출부(23)는 식(16)에서와 같이 고정된 기준전류값 IREF를 갖으며 i번째 문턱레벨의 프로그래밍중 드레인에 흐르는 전류 ID,i(t)가 기준전류 IREF에 도달할 때 프로그래밍 스톱신호 VSTOP를 발생시킨다. 이때의 시간 tP,i는 i번째 문턱레벨의 프로그래밍이 완료된 시간을 의미한다.
여기서, 전류검출부(23)의 기준전류 IREF는 본 발명의 프로그래밍 방법을 이용하는 비휘발성 메모리셀의 전기적 특성에 의해 결정된다.
드레인의 전류 ID,i(t)를 다시 정의하면, 드레인 전류 ID,i(t)는 시간에 종속전인 전류값이다. 이 전류값 ID,i(t)는 i번째 레벨의 프로그래밍 중에 전하저장수단에서의 전압 Vcsm,i(t)에 의해 트리거된 선택된 셀의 드레인에서의 전류값을 의미하며 프로그래밍의 초기에 가장 큰 값을 갖으며 프로그래밍이 진행되는 동안 감소한다. 그리고 그 감소된 값이 전류검출부(23)의 기준전류 IREF에 도달하는 시점에서 전류검출부(23)에서 프로그램 스톱신호(VSTOP)를 발생시킨다.
상기의 조건하에서 2단레벨 또는 멀티레벨의 프로그래밍 과정을 설명하면 다음과 같다.
도 9의 (a) 내지 (h)는 도 8에서 변화가능한 콘트롤 게이트 전압을 이용한 멀티레벨 프로그램을 할 때의 각 노드들에서의 파형도이고, 도 10은 도 8에 적용된 콘트롤 게이트 전압을 이용한 멀티레벨 프로그램의 절차를 나타낸 플로우 챠트이다.
프로그래밍을 수행하기 전에 드레인 선택부에서 선택된 셀이 소거상태에 있다고 가정한다. 여기에서 소거상태는 곧 최하위 레벨인 레벨제로를 의미한다.
그리고 p형 기판위의 n형 채널이 형성되는 구조의 전계효과 트랜지스터와 전하저장수단이 콘트롤 게이트와 채널사이에 존재하고 전하저장수단에 저장이 되는 전하의 양에 의해 채널의 전류가 변한다고 가정한다.
먼저, 외부로부터 2단레벨 또는 멀티레벨 프로그래밍을 위해 드레인 선택부에 복수개의 특정셀의 주소를 인가하여 프로그램하고자 하는 특정셀을 선택한 후 도 9의 (a)와 같이 프로그래밍 시작신호(PS)가 제공되면, i번째 레벨의 프로그래밍을 위해 콘트롤 게이트에 인가되기 위한 전압 VC,i가 셋팅된다.
그리고 도 9의 (a)의 프로그래밍 시작신호(Ps)가 제공됨과 동시에 제 1 전압원(21)과 제 2 전압원(22)으로부터는 도 9의 (b)와 (c)에 나타낸 전압 VC,i과 VD가 콘트롤 게이트와 드레인에 공급된다.
전압 VC,i과 VD가 콘트롤 게이트와 드레인에 인가된 후에 전하저장수단의 전화변화를 모니터링하기 위해 전류검출부(23)가 작동된다.
또한 전압 VC,i과 VD가 콘트롤 게이트와 드레인에 인가되면 전하저장수단에는 도 9의 (d)에 나타낸 바와 같이 i번째 문턱레벨 프로그래밍을 위한 전압 Vcsm,i(t)가 전하저장수단에 걸리게되고 상기 전계효과 트랜지스터의 채널영역에는 인버젼층이 형성된다.
실제로 소오스와 드레인 및 채널영역은 반도체 기판내에 위치되므로 인버젼층이 형성되면 전류가 드레인으로부터 채널영역을 거쳐 소오스로 흐르게된다.
이때 드레인에는 전류 ID,i(t)가 흐르게 되고 도 9의 (e)에 나타낸 바와 같이 이 전류는 초기에 가장 큰 값을 갖고 프로그래밍이 진행됨에 따라 전자들이 전하저장수단으로 주입되어 전하저장수단의 전압이 작아지므로 ID,i(t)도 감소하게 된다.
이와 같이 i번째 문턱레벨의 프로그래밍중에 전류검출부(23)는 이 드레인 전류 ID,i(t)을 모니터링한다. 그리고 그 값이 도 9의 (e)에 나타낸 바와 같이 기준전류 IREF에 도달하면 i번째 문턱레벨 프로그래밍이 완료된 것으로 간주하여 도 9의 (f)에 나타낸 바와 같이 프로그래밍 정지신호(VSTOP)를 출력한다.
여기서 전류검출부(23)는 드레인에서의 전류 ID,i(t)를 모니터링 하는 것으로 설명하였으나 실질적으로는 도 9의 (g)와 (h)에 나타낸 바와 같이 프로그래밍중에 전하저장수단에서의 전압 또는 전하량 변화를 모니터링하는 것으로 설명할 수 있다. 즉, 도 9의 (c)에 나타낸 바와 같이 드레인 전류가 기준전류 IREF에 도달할 때 전하저장수단의 전압은 기준전류 IREF에 상응하는 전하저장수단에서의 기준전압에 Vcsm REF도달한다.
그리고 전류 ID,i(t)의 모니터링은 채널영역에 형성된 인버젼층의 도전도(Conductivity)를 모니터링하는 것으로 설명될 수도 있다.
또한 모니터링은 전하저장수단에 의해 변화되는 어떠한 신호일 수도 있다. 상기 에의 드레인 전류이외에 소오스전류, 기판전류일 수도 있고, 캐패시티브 커플링(capactive coupling)에 의해 전압신호(voltage signal)를 모니터링 할 수도 있다.
도 8에서 프로그래밍 스톱신호(VSTOP)는 제 1 전압원(21)과 제 2 전압원(22)에 인가되고 제 1 전압원(21)과 제 2 전압원(22) 중 하나이상이 프로그래밍 스톱신호(VSTOP)에 응답하여 도 9의 (b)에 나타낸 바와 같이 전압 VC,i와 전압 VD를 각각 콘트롤 게이트와 드레인에 공급하는 것을 중단한다. 즉, t=tP,i인 지점에서 전류 ID,i(t)가 기준전류 IREF와 동일하거나 이하인 것으로 검출되면 i번째 문턱레벨 프로그래밍이 완료된다.
그러므로 시간 tP,i는 i번째 문턱레벨이 프로그램된 시간을 의미한다.
도 9의 (g)는 i번째 문턱레벨 프로그래밍이 1과 2인 경우에 콘트롤 게이트에서의 문턱전압들 VC T,1과 VC T,2의 시간에 대한 변화를 보여주는 그래프로써 프로그래밍 시간이 지날수록 문턱전압이 증가됨을 보여주고 있다. 또한 도 9의 (g)에 도시한 바와 같이 멀티레벨 프로그래밍 중 레벨의 차수가 증가됨에 따라 전하저장수단에서의 문턱전압 VC T,i또한 증가됨을 알 수 있고 이것은 VC,i를 증가시켜서 프로그래밍 하면 된다.
여기서 첫 번째 레벨과 두 번째레벨의 프로그램 시간이 서로 다른 것은 각 레벨에 해당하는 콘트롤 게이트 전압과 문턱전압 변화량이 다르기 때문이다.
그리고 도 9의 (h)는 i번째 문턱레벨이 첫 번째와 두 번째 문턱레벨인 경우에 있어서, 초기 플로팅게이트에서의 전하량 Qcsm.0(0)로부터 첫 번째 문턱레벨 프로그래밍이 완료되는 Qcsm.1(tP,1)과 두 번째 문턱레벨 프로그래밍이 완료되는 Qcsm.2(tP,2)까지의 전하저장수단에서의 전화변화량을 보여주는 그래프이다.
상기와 같이 도 9의 (h)에 따르면 전하저장수단에서의 전압 Vcsm,1(t)와 Vcsm,2(t)가 기준전류 IREF에 상응하는 전하저장수단에서의 기준전압 Vcsm REF에 도달할 때 전하저장수단에서의 전하량은 초기치 Qcsm.0(0)로부터 각 Qcsm.1(tP,1)과 Qcsm.2(tP,2)까지 증가됨을 알 수 있다.
여기서 초기 문턱전압값이 동일할 경우 각 레벨의 프로그래밍에 대해 Vcsm REF는 일정값이고 VC,i는 상위 레벨로 갈수록 증가하는 값이므로 드레인 전류의 초기값 ID,i(0)도 상위레벨로 갈수록 증가한다.
이와 같은 과정은 도 11a와 도 11b에 도시하였다.
도 11a는 프로그램 하고자 하는 문턱레벨들과 그에 상응하여 인가되는 콘트롤 게이트의 전압들의 관계를 나타낸 그래프이고, 도 11b는 각 레벨의 프로그래밍 시작에서 종료까지의 드레인 전류의 변화를 나타낸 그래프이다.
각 레벨의 프로그래밍 종료시점은 메모리셀의 전기적 특성과 각 노드에 인가되는 전압에 따라 달라질 수 있다. 즉, 본 발명의 프로그램 방법은 소자의 프로그램 효율과는 무관하다.
최하위 레벨의 프로그래밍을 위한 콘트롤 게이트 전압 VC,O과 기준전류값 IREF을 결정하는 방법에 대하여 설명하면 다음과 같다. 먼저 주어진 메모리셀의 원하는 최하위 문턱레벨값 VC T,O과 고정된 드레인 전압 VD및 고정된 소오스 전압 VS가 결정되면 식(10)과 식(14)로 부터 VC,O과 기준전류의 함수인 f-1(IREF)의 두 개의 파라미터가 남게된다. 여기서 드레인 전압 VD및 소오스 전압 VS는 고정된 값이므로 식(6)과 식(7)로부터 Vcsm REF은 기준전류값 IREF에 일대일로 대응한다. 다음에 메모리셀을 VC T,O로 조절한 후 VC,O와 VD및 VS를 메모리셀에 인가한 후 초기 드레인 전류값 ID,O(0)를 측정한다. 이때의 ID,O(0)값이 바로 IREF값이 된다. 여기서 VC,O는 프로그램 시간과 최대 콘트롤 게이트 전압 VC,n-1을 고려하여 결정한다. VC,O가 결정되면 위에서 설명한 방법으로 IREF를 구할 수 있다. IREF값은 이 밖에도 여러 가지로 측정할 수 있다. 상게에 설명한 바와 같이 멀티레벨 프로그래밍을 위해 전류검출부(23)에서 선택된 메모리 셀의 채널에 흐르는 전류를 기준 전류 IREF과 비교하여 동일한 시점에서 프로그램을 중단할 필요는 없다. 그리고 전류검출부(23)에 인가되는 IREF전류를 증폭시키거나 감소시켜서 사용하여도 된다. 이와 같은 경우에 멀티레벨 프로그래밍시 각각의 레벨에 대해 모두 고정된 임의의 동일한 전류값에서 중단하기만 하면 프로그램되는 문턱전압의 이동과 콘트롤 게이트의 전압이동은 동일하다.
또한 멀티레벨 프로그램을 위해서 식(13)과 식(14)로 부터 드레인과 소오스에 인가되는 전압을 이용할 수도 있다.
프로그램하는 과정은 상기에 콘트롤 게이트를 이용한 프로그램 방법에서와 같은 절차로 콘트롤 게이트의 전압대신에 드레인 또는 소오스의 전압을 변수로 하여 프로그램하면 된다.
도면을 참조하여 상기의 드레인 또는 소오스의 전압을 변수로 하여 프로그램한 문턱레벨에 대한 것과 프로그램하고자하는 문턱전압 레벨들과 그에 상응하여 인가되는 준전류들의 관계에 대하여 설명하면 다음과 같다.
도 12a는 프로그램하고자 하는 문턱전압 레벨들과 그에 상응하여 인가되는 드레인 전압들의 관계를 나타낸 그래프이고, 도 12b는 프로그램하고자 하는 문턱전압 레벨들과 그에 상응하여 인가되는 소오드 전압들의 관계를 나타낸 그래프이며, 도 12c는 프로그램하고자 하는 문턱전압 레벨들과 그에 상응하여 인가되는 기준전류들의 관계를 나타낸 그래프이다.
먼저 도 12a에 도시한 바와 같이 드레인 전압의 변화에 의한 멀티레벨 프로그램에 있어서 드레인 전압의 이동에 의한 문턱전압의 이동기울기는 드레인 커플링 변수인 αD와 콘트롤 게이트 커플링변수 αC와의 비율(αD/αC) 로 나타낼 수 있다. 이때 두 커플링 변수값이 동일하다면 기울기는 1이 된다.
다음에 소오스 바이어스를 이용하여 프로그램할 경우에 대하여 설명하기전에 문턱전압을 읽는 기준이 되는 소오스 전압을 OV라고 가정한다.
소오스 바이어스를 이용하여 프로그램을 수행할 경우 유의할 사항이 있는데 그것은 도 12b에 도시한 바와 같이 소오스 전압의 변화에 대한 문턱전압의 이동기울기가 소오스 커플링변수(αS/αC)이외에 전계효과 트랜지스터의 소오스 바이어스에 의한 백 바이어스(back bias)효과가 더 첨가되어 문턱전압이 이동된다는 것이다. 소오스 바이어스를 인가할 경우 동일 기준 전류에서 프로그램을 중단하는 경우에 이것은 소오스 바이어스를 인가하지 않은 경우 보다 더 작은 문턱전압 이동이 발생한다. 왜냐하면 소오스에 바이어스를 걸고 동일전류에서 프로그램하는 것은 소오스 바이어스를 접지시키고 기준전류를 높여서 프로그램하는 경우와 동일한 효과를 가져온다. 이 경우 소오스 전압과 문턱전압의 이동은 반비례하는 선형적인 관계를 갖지는 않는다.
다음에 기준전류를 변화하면서 프로그램하는 경우는 도 12c에 도시한 바와 같이 기준전류의 변화된 값과 문턱전압의 이동값이 일차적으로 비례하는 관계를 갖지는 않는다. 따라서 이 경우에는 각각의 문턱전압의 차를 일정하게 하는 복수개의 문턱전압을 정한 후 이에 상응하는 전류값을 실험적 또는 회로적인 방법을 이용해 찾을 수 있다. 상기와 같은 방법을 적용할 경우 복수개의 셀에서 셀의 프로그램과 소거의 사이클 회수와는 무관하게 각각 문턱전압의 값과 서로간의 차이를 모두 일정하게 가져갈 수 있기 때문에 기존의 프로그램 펄스 인가와 기준전류를 이용한 조회를 반복하는 방법보다는 멀티레벨 프로그램 방법에서는 유리하다.
상기와 같은 본 발명의 개념은 프로그래밍 메카니즘과는 무관하게 설명되었으므로 본 발명의 개념은 식(9)로 표현되는 어떤 방식의 프로그래밍 메카니즘에도 적용될 수 있다는 것을 알 수 있다.
만약 핫 캐리어 주입 방식을 이용할 경우에는 소오스 전압은 그라운드시키고 드레인 전압과 콘트롤 게이트 전압은 핫 캐리어 주입에 의한 프로그래밍이 일어날 수 있도록 충분히 높은 포지티브 전압을 인가한다. 이때 드레인과 소오스 사이에 전류가 흐르게 되고 이 프로그래밍 전류를 모니터링하여 IREF값에 도달할 때 프로그래밍을 중지한다.
다음으로 터널링 방법을 이용할 경우에는 콘트롤 게이트에는 포지티브 전압을 인가하고 드레인과 소스에는 OV 보다 작거나 같은 전압을 인가하여 전하저장수단과 드레인, 소오스 또는 채널영역 사이에 터널링이 일어날 수 있을 정도로 충분한 전계가 걸리게 한다. 이때 드레인 전압은 소오스 전압보다 큰 값으로 인가하여 드레인과 소오스 사이에 전류가 흐르게 하고 이전류를 모니터링 하여 IREF값에 도달할 때 프로그래밍을 중지한다.
또한 드레인 또는 소오스에 네거티브전압을 인가하는 경우에는 드레인과 소오스가 n형의 불순물영역이고 기판은 p형의 반도체일 경우에는 기판에 드레인과 소오스에 인가되는 전압과 같거나 낮은 전압을 인가해야 한다.
지금까지는 단일레벨 또는 멀티레벨 프로그램 방법을 기술하였다.
이하 상기 프로그램 방법을 이용한 소거와 프로그램 방법에 대해 설명하면 다음과 같다.
소거동작은 전하저장수단과 소오스, 드레인 또는 채널영역 사이에 전하저장 수단에 저장된 전하들을 소거할 만큼 강한 전계가 걸리도록 각 단자에 전압을 인가하여 터널링에 의해 상기 소오스, 드레인 또는 채널영역으로 전하들이 소거될 수 있도록 한다.
본 발명에 따르면 소거상태는 두가지로 나눌 수 있다.
첫 번째 소거상태는 도 13a에 나타낸 바와 같이 소거펄스를 인가하여 충분히 셀의 전하저장수단으로부터 전하를 제거하여 두 번째 소거상태의 문턱전압 이하의 전압을 갖도록 한다. 이와 같은 경우에 메모리셀의 물리적 또는 전기적 소거특성에 따라 확류밀도분포가 결정되는데 셀이 퇴화될수록 분포가 넓어진다.
그리고 두 번째 소거상태를 균일한 최하위 문턱레벨인 VC T,O에 해당한다. 두 번째 소거상태에서는 첫 번째 소거상태에서 본 발명에서 제안한 전압제어 방식으 오토조회 프로그램 방법을 적용하여 일정한 소거분포를 가진 셀들의 문턱전압을 모두 균일한 최하위 문턱레벨 VC T,O로 만들어서 소거분포를 없애거나 최소화한 것을 말한다.
그리고 프로그램된 상태를 만들기 위해서는 프로그램된 상태의 문턱전압에 상응하는 드레인이나 콘트롤 게이트에 인가되는 전압을 변경하거나 기준 전류를 변경하여 오토조회 프로그램하는 방법을 적용한다.
종래의 프로그램과 조회에 의한 프로그램 방법에서는 도 2a에서와 같이 프로그램과 소거 회수가 증가될수록 프로그램 효율이 저하되어 윈도우가 감소하지만 본 발명에 따른 방법을 적용하면 도 3b에서와 같이 프로그램과 소거회수가 증가하여도 프로그램 효율에는 무관하게 일정한 윈도우를 유지하고 읽기 마진을 일정하게 유지시켜서 셀의 수명을 증가시킨다.
상기와 같은 본 발명 비휘발성 메모리 소자의 프로그램 시스템 및 그의 프로그램 방법은 다음과 같은 효과가 있다.
첫째, 복수개의 메모리셀들에 단일레벨 프로그램 방법을 적용할 경우, 초기의 문턱전압의 분포와는 무관하게 프로그램 후 모두 동일한 문턱전압을 갖는다. 즉, 본 발명에 의한 프로그램 방법은 공정상의 변화에 의한 게이트절연체의 두께나 채널 임플란트에 의한 문턱전압의 분포를 제거하는 효과가 있다.
둘째, 한 개의 셀에서 프로그램과 소거를 반복적으로 적용할 경우에, 제안된 프로그램 방법을 적용하여 프로그램할 경우에 프로그램된 상태의 값은 셀의 사이클 회수와는 무관하게 항상 일정하게 프로그램된 문턱전압을 갖는다. 이에따라서 셀의 수명을 증가시킬 수 있다.
셋째, 각 문턱레벨의 프로그래밍마다 콘트롤 게이트, 드레인 그리고 소오스 전압 그리고 기준전류를 변수로 하여 멀티레벨의 프로그래밍을 수행할 수 있다.
넷째, 각 문턱전압 레벨과 그에 상응하는 각 콘트롤 게이트 전압 또는 드레인 전압과는 서로 선형적(linear)인 관계에 있고, 문턱전압의 시프트값은 콘트롤 게이트 전압의 시프트 전압값과 일치하므로 각 레벨의 문턱전압의 시프트를 정확하게 조절할 수 있다.
다섯째, 비휘발성 메모리 셀 자체에서 프로그래밍 및 리딩을 동시에 수행하기 때문에 프로그램된 내용을 조회하기 위한 회로가 별도로 요구되지 않고, 프로그래밍 속도가 빨라진다.
여섯째, 저장된 전하를 소거하기전에 사전 프로그래밍이 요구되지 않는다.
일곱째, 멀티-레벨 프로그래밍의 정확도 즉, 프로그램된 문턱전압들의 에러분포가 단지 비휘발성 메모리의 제조공정시 고정되는 전하저장수단의 문턱전압을 결정하는 파라미터들과 무관하게 인가된 바이어스 전압들에 의해 정확히 결정된다. 따라서 본 발명에 따른 비휘발성 메모리의 각 레벨의 문턱전압 에러분포는 많은 횟수의 프로그램/삭제 사이클수에 무관하다.
또한 프로그래밍 중일지라도 산화막으로의 전하의 트랩(trap), 채널이동도(mobility) 그리고 비트라인 저항 등에 의해 불안정적인 동작을 하거나 예측불가능한 전기적인 요소들에 영향을 받지않는다.
여덟째, 과잉소거와 과잉 프로그램에 의한 셀의 오동작을 제거시켜서 전체칩의 신뢰성을 향상시킬 수 있다.
아홉째, 메모리셀의 콘트롤 게이트, 드레인 그리고 소오스에 인가되는 전압을 이용한 멀티레벨 프로그램 방법은 기존의 전류를 이용한 멀티레벨 프로그램보다 각 문턱레벨의 간격을 정밀하게 제어할 수 있다.
열번째, 본 발명에 따른 프로그램 방법을 기존의 기준전류를 변수로 이용한 전류제어 방식에 대해서도 기존의 프로그램과 조회를 반복하는 방식보다 훨씬 더 정확하게 멀티레벨 프로그래밍을 수행할 수 있다.
열한번째, 콘트롤 게이트를 조금씩 증가시켜서 멀티레벨 프로그램을 할 경우 저전압 및 저전류 동작이 가능하다.
열두번째, 본 발명에 따른 프로그램 방법은 플로팅 게이트를 가지는 비휘발성 메모리, 옥사이드(oxide)와 질소의 경계면의 트랩을 전하저장수단으로 하는 모노스(MONOS) 형태의 비휘발성 메모리나, 아날로그 메모리 시스템이나 캐패시터를 가지는 휘발성 메모리 소자와 같이 그 적용범위가 넓다.

Claims (39)

  1. 각각의 메모리 셀이 콘트롤 게이트, 드레인과 소오스를 가진 전계효과 트랜지스터와 전하저장수단으로 구성된 복수개의 메모리 셀들과;
    상기 각 셀의 소오스와 드레인 그리고 콘트롤 게이트에 미리 정해진 문턱레벨에 상응하는 전압을 인가하는 수단과, 그리고
    상기 각각의 메모리 셀의 상기 채널에 흐르는 전류가 기준전류에 도달하였음이 상기 모니터링 수단에 의해 센싱되었을 때 상기 각각의 메모리 셀의 소오스와 드레인 그리고 콘트롤 게이트에 인가된 전압 중 적어도 한 개의 전압을 중단하는 수단으로 구성됨을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
  2. 각각의 메모리 셀이 콘트롤 게이트, 드레인과 소오스를 가진 전계효과 트랜지스터와 전하저장수단으로 구성된 복수개의 메모리 셀들;
    상기 각각의 메모리 셀의 소오스와 드레인 그리고 콘트롤 게이트에 복수개의 문턱레벨에 상응하는 복수개의 문턱 전압 중 적어도 한 개 이상의 전압들을 인가하는 수단; 그리고 상기 각각의 메모리 셀의 상기 채널에 흐르는 전류가 상기 복수개의 문턱레벨에 상응하는 복수새의 기준전류들 중에서 적어도 한 개의 레벨에 도달하였음을 상기 모니터링 수단에 의해 센싱되었을 때 상기 각각의 메모리 셀의 소오스와 드레인 그리고 콘트롤 게이트에 인가된 전압 중 적어도 한 개의 전압을 중단하는 수단으로 구성됨을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
  3. 각각의 메모리 셀이 콘트롤 게이트, 드레인 그리고 소오스를 가진 전계효과 트랜지스터와 전하저장수단으로 구성된 복수개의 메모리 셀들; 그리고,
    상기 복수개의 메모리 셀들 중 선택된 적어도 하나 이상의 메모리 셀들의 각 셀에 있는 드레인, 소오스 그리고 콘트롤 게이트에 특정레벨에 상응하는 전압들을 인가하고 동시에 상기 선택된 적어도 하나 이사의 메모리 셀들의 각 셀의 채널에 흐르는 전류를 모니터링하여 상기 복수개의 문턱레벨에 상응하는 복수개의 기준전류중 적어도 하나 이상의 전류레벨에 도달하였을 때 각 셀에 인가된 상기 전압들 중 적어도 한 개를 중단함으로써 메모리 셀을 프로그램하는 회로로 구성됨을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
  4. 각각의 메모리 셀이 콘트롤 게이트, 드레인 소오스를 가진 전계효과 트랜지스터와 전하저장수단으로 구성된 복수개의 메모리 셀들; 그리고,
    상기 복수개의 메모리 셀들 중 선택된 적어도 하나 이상의 메모리 셀들의 각 셀에 있는 드레인, 소오스 그리고 콘트롤 게이트에 복수개의 문턱레벨에 상응하는 복수개의 전압들중 적어도 한 개 이상의 전압을 인가하고 동시에 상기 선택된 적어도 하나 이상의 메모리 셀들의 채널에 흐르는 전류를 모니터링하여 상기 복수개의 문턱레벨에 상응하는 복수개의 기준전류들 중에서 적어도 하나 이상의 전류레벨에 도달하였을 때 각 셀에 인가된 전압을 중단함으로써 프로그램하는 회로로 구성됨을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
  5. 비휘발성 메모리 시스템에서,
    각각의 메모리 셀이 소오스와 드레인과 콘트롤 게이트, 그리고 특정한 메모리 소자에 상응하는 특정 전하의 레벨을 저장하기 위해 그리고 상기 특정전하의 레벨에 의해 상기 소오스와 상기 드레인 그리고 상기 콘트롤 게이트와 정전용량관계로 연결된 전하저장수단(charge storage means)으로 구성되는 적어도 한 개 이상의 메모리 셀;
    상기 적어도 한 개 이상의 메모리 셀등중 선택된 셀들의 각각의 상기 드레인과 상기 소오스 사이에 상기 전류를 흐르게 하고 상기 선택된 셀들의 각 상기 전하저장수단으로 전하를 이동시키기에 충분하고 상기 특정 메모리 상태에 상응하는 전압을 상기 드레인과 상기 소오스 그리고 상기 콘트롤 게이트에 인가하는 수단,
    상기 선택된 셀들의 각각의 상기 전하저장수단으로 전하의 이동이 있는 동안 각 셀의 채널에 흐르는 전류를 관측하는 수단,
    상기 선택된 셀들의 상기 채널에 흐르는 전류가 상기 전류를 관측하는 상기 수단에 의해 기준전류에 도달하였음이 발견되었을 때 상기 전하저장수단으로 상기 전하의 이동을 멈추게 하는 수단으로 구성됨을 특징으로 하는 미리정해진 특정 상태로 메모리 상태를 바꾸기 위한 비휘발성 메모리 소자의 프로그램 시스템.
  6. 제 5 항에 있어서, 상기 전하저장수단은 적어도 한 개 이상의 플로팅 게이트를 포함하여 구성됨을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
  7. 제 5 항에 있어서, 상기 전하저장수단은 산소층과 질소층이 접하는 접합면을 포함하여 구성됨을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
  8. 제 5 항에 있어서, 상기 메모리 셀은 상기 전하저장수단이 상기 소오스와 상기 드레인 사이의 상기 채널의 적어도 일부분 위에 존재하는 것을 포함함을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
  9. 제 5 항에 있어서, 상기 메모리 셀은 상기 콘트롤 게이트가 상기 전하저장수단의 위나 옆 또는 아래에 존재하는 셀을 포함하여 구성됨을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
  10. 제 5 항에 있어서, 상기 전류를 관측하는 상기 수단은 상기 전하저장수단의 전압을 관측하는 것을 포함함을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
  11. 제 5 항에 있어서, 상기 전류를 관측하는 상기 수단은 상기 전하저장수단에 저장된 적어도 한 개 이상의 전하 레벨을 관측하는 것을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
  12. 제 5 항에 있어서, 상기 전류를 관측하는 상기 수단은 상기 전하저장수단에 의해 발생하는 상기 소오스와 상기 드레인 사이의 전하반전층의 컨덕티비티(conductivity)를 관측하는 것을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
  13. 제 5 항에 있어서, 상기 전류를 관측하는 상기 수단은 상기 기준전류와 상기 소오스와 상기 드레인에 흐르는 전류를 비교하는 회로를 포함함을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
  14. 제 5 항에 있어서, 상기 전류를 관측하는 수단은 상기 드레인과 적어도 한 개 이상의 전원전압과 연결되어 메모리 상태를 바꾸는 역할을 함을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
  15. 제 5 항에 있어서, 상기 드레인과 상기 소오스에 상기 전압을 인가하는 상기 수단은 상기 드레인에 높은 전압을 그리고 상기 소오스에 낮은 전압을 인가하여 메모리 상태를 바꾸는 역할을 함을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
  16. 제 5 항에 있어서, 상기 콘트롤 게이트에 인가되는 상기 전압은 변화하여 인가되는 것을 포함함을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
  17. 제 5 항에 있어서, 상기 드레인에 인가되는 상기 전압은 변화하여 인가되는 것을 포함함을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
  18. 제 5 항에 있어서, 상기 전하저장수단에 저장되는 상기 전하는 음의 전하를 포함함을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
  19. 제 5 항에 있어서, 상기 전하저장수단으로 전하의 이동은 음의 전하를 상기 전하저장수단으로 주입하는 것을 포함함을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
  20. 제 5 항에 있어서, 상기 전하저장수단으로 전하의 이동은 음의 전하를 상기 전하저장수단에서 소거하는 것을 포함함을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
  21. 제 5 항에 있어서, 상기 기준전류는 상기 전하저장수단에 저장되는 적어도 하나 이상의 전하와 대응관계를 갖는 적어도 하나 이상의 고정된 전류값을 갖음을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
  22. 제 5 항에 있어서, 상기 기준전류는 문턱전류값을 포함함을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
  23. 제 5 항에 있어서, 상기 전하저장수단으로 상기 전하의 이동을 멈추는 상기 수단은 상기 소오스와 상기 드레인 그리고 상기 콘트롤 게이트에 인가되는 상기 전압들 중 적어도 한 개를 중단시키는 역할을 함을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
  24. 비휘발성 메모리 시스템에서,
    각각의 메모리 셀이 소오스와 드레인과 콘트롤 게이트 그리고 복수개의 메모리 상태에 상응하는 복수개의 전하의 레벨을 저장하기 위해, 그리고 상기 복수개의 전하의 레벨에 의해 상기 소오스와 상기 드레인 사이에 존재하는 채널에 흐프는 전류가 제어되고 상기 소오스와 상기 드레인 그리고 상기 제어게이트와 정전용량관계로 연결된 전하저장수단으로 구성되어 적어도 한 개 이상의 전기적으로 프로그램이 가능한 메모리 셀들,
    상기 적어도 하나 이상의 메모리 셀들중 선택된 셀들의 상기 전하저장수단으로 전하를 이동시키기에 충분하고 복수개의 문턱전압과 일차적으로 비례하는 전압들을 상기 선택된 셀들의 각각의 상기 드레인과 소오스 그리고 콘트롤 게이트에 인가하는 수단,
    상기 선택된 셀들의 각각의 상기 전하저장수단으로 전하의 이동이 있는 동안 상기 전류를 관측하는 수단, 그리고
    상기 선택된 셀들의 각 셀의 상기 채널에 흐르는 전류가 상기 전류를 관측하는 상기 수단에 의해 기준전류에 도달하였음이 발견되었을 때 상기 전하저장수단으로 상기 전하의 이동을 멈추게 하는 수단으로 구성되어 복수개의 문턱전압에 해당하는 복수개의 문턱전압에 해당하는 복수개의 전하상태로 메모리 상태를 바꾸는 것을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
  25. 한 개의 소오스, 한 개의 드레인, 한 개의 콘트롤 게이트 그리고 상기 소오스와 상기 드레인 그리고 상기 콘트롤 게이트와 정전용량관계로 연결된 전하저장수단으로 구성되는 메모리 셀,
    상기 드레인과 상기 소오스 사이에 전류를 흐르게 하고 상기 전하저장수단으로 전하를 이동시키기에 충분한 전압을 상기 드레인과 소오스 그리고 상기 콘트롤 게이트에 인가하고 동시에 상기 콘트롤 게이트에 인가된 전압과 기준전류에 대응관계를 가지는 상기 전하의 양이 상기 전하저장수단에 저장되었음을 관측하고 상기 전하저장수단으로 전하의 이동을 먼추게 하는 수단으로 구성됨을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
  26. 제 25항에 있어서, 상기 메모리 셀은 휘발성 전하저장수단으로 구성되는 것을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
  27. 각각의 한 개의 소오스, 한 개의 드레인, 한 개의 콘트롤 게이트 그리고 상기 소오스와 상기 드레인 그리고 상기 콘트롤 게이트와 정전용량관계로 연결된 전하저장수단을 가지는 복수개의 메모리셀들로 구성됨을 특징으로 하는 메모리 어레이,
    복수개의 문턱전압과 일차적으로 비례하는 전압들을 상기 메모리 어레이의 상기 복수개의 메모리셀들의 각각의 상기 드레인과 상기 소오스 그리고 상기 콘트롤 게이트에 인가하고 동시에 상기 복수개의 문턱전압과 상응하는 복수개의 전하상태중 한 개의 전하상태로 변하였음을 관측하고 상기 전하저장수단으로 전하의 이동을 멈추게 하는 수단으로 구성되어 복수개의 메모리 상태를 가지도록 프로그램함을 특징으로 하는 비휘발성 메모리 소자의 프로그램 시스템.
  28. 소오스, 드레인 콘트롤 게이트 그리고 상기 소오스와 상기 드레인 그리고 상기 콘트롤 게이트와 정전용량관계로 연결된 전하저장수단이 있고 상기 전하저장수단에 축적된 전하의 양에 의해 상기 소오스와 상기 드레인 사이에 있는 채널에 흐르는 전류가 제어되는 비휘발성 메모리 셀에 있어서,
    상기 전하저장수단으로 전하를 이동시키기에 충분하고 미리 정해진 문턱전압에 상응하는 전압을 상기 드레인과 상기 소오스 그리고 상기 콘트롤 게이트에 인가하는 단계;
    상기 소오스와 상기 드레인 사이의 상기 채널에 흐르는 상기 전류를 관측(monitoring or sensing)하는 단계;
    상기 채널에 흐르는 상기 전류가 상기 미리정해진 문턱전압에 상응하는 기준전류에 도달하였을 때 상기 소오스, 상기 드레인 그리고 상기 콘트롤 게이트에 인가된 전압중 적어도 한 개의 전압을 중단하는 단계를 거쳐 프로그램하는 것을 특징으로 하는 비휘발성 메모리 소자의 프로그램 방법.
  29. 각각의 메모리 셀이 소오스, 드레인 콘트롤 게이트 그리고 상기 소오스와 상기 드레인 그리고 상기 콘트롤 게이트와 정전용량관계로 연결된 전하저장수단이 있고 상기 전하저장수단에 축적된 전하의 양에 의해 상기 소오스와 상기 드레인 사이에 있는 채널에 흐르는 전류가 제어되는 비휘발성 메모리 셀들에 있어서,
    상기 복수개의 메모리 셀들에서 선택된 적어도 하나 이상의 메모리 셀들의 각 셀에 소속된 상기 드레인과 상기 소오스 그리고 상기 콘트롤 게이트에 미리 정해진 문턱전압에 상응하는 전압을 인가하는 단계;
    상기 선택된 적어도 하나 이상의 메모리 셀들의 각각의 셀의 상기 소오스와 상기 드레인 사이의 상기 채널에 흐르는 상기 전류가 상기 미리정해진 문턱전압에 상응하는 기준 전류에 도달하였을 때 상기 소오스, 상기 드레인 그리고 상기 콘트롤 게이트에 인가된 전압중 적어도 한 개의 전압을 중단하는 단계를 거쳐 프로그램함을 특징으로 하는 비휘발성 메모리 소자의 프로그램 방법.
  30. 소오스, 드레인 콘트롤 게이트 그리고 상기 소오스와 상기 드레인 그리고 상기 콘트롤 게이트와 정전용량관계로 연결된 전하저장수단이 있고 상기 전하저장수단에 축적된 전하의 양에 의해 상기 소오스와 상기 드레인 사이에 있는 채널에 흐르는 전류가 제어되는 각각의 메모리 셀로 구성된 복수개의 비휘발성 메모리 셀들에 있어서,
    상기 복수개의 메모리 셀들중 선택된 적어도 한 개 이상의 메모리 셀들의 각 셀에 존재하는 상기 드레인과 상기 소오스 그리고 상기 콘트롤 게이트 중 한 곳에 복수개의 문턱레벨에 상응하는 복수개의 전압 중 적어도 한 개 이상의 전압들을 인가하고 나머지 두곳에는 복수개의 문턱레벨마다 고정된 전압을 인가하는 단계;
    상기 선택된 적어도 한 개 이상의 메모리 셀들의 각 셀의 채널에 흐르는 전류를 관측하는 단계;
    상기 선택된 적어도 한 개 이상의 메모리 셀들의 각 셀의 채널에 흐르는 전류가 기준전류에 도달하였을 때 상기 선택된 적어도 한 개 이상의 메모리 셀들의 각셀의 상기 소오스, 상기 드레인 그리고 상기 콘트롤 게이트 전압들 중 적어도 한 개의 전압을 중단하는 단계를 거쳐 프로그램함을 특징으로 하는 비휘발성 메모리 소자의 프로그램 방법.
  31. 소오스, 드레인 콘트롤 게이트 그리고 상기 소오스와 상기 드레인 그리고 상기 콘트롤 게이트와 정전용량관계로 연결된 전하저장수단이 있고 상기 전하저장수단에 축적된 전하의 양에 의해 상기 소오스와 상기 드레인 사이에 있는 채널에 흐르는 전류가 제어되는 비휘발성 메모리 셀에 있어서,
    프로그램하기에 충분한 전압을 상기 드레인과 소오스 그리고 상기 콘트롤 게이트에 각각 인가하는 단계;
    상기 채널에 흐르는 상기 전류를 관측하는 단계; 그리고
    상기 채널에 흐르는 상기 전류가 복수개의 문턱레벨에 상응하는 복수개의 기준전류(preset or reference) 레벨들 중 한 개의 레벨에 도달하였을 때 상기 드레인과 상기 소오스 그리고 상기 콘트롤 게이트에 인가된 상기 전압 중 적어도 한 개를 중단하는 단계를 통하여 프로그램함을 특징으로 하는 비휘발성 메모리 소자의 프로그램 방법.
  32. 각 셀이 소오스, 드레인 콘트롤 게이트 그리고 상기 소오스와 상기 드레인 그리고 상기 콘트롤 게이트와 정전용량관계로 연결된 전하저장수단이 있고 상기 전하저장수단에 축적된 전하의 양에 의해 상기 소오스와 상기 드레인 사이에 있는 채널에 흐르는 전류가 제어되는 복수개의 비휘발성 메모리 셀들에 있어서,
    프로그램 하기에 충분한 전압을 상기 복수개의 비휘발성 메모리 셀들 중 선택된 적어도 한 개 이상의 셀들의 각 셀의 상기 드레인과 상기 소오스 그리고 상기 콘트롤 게이트에 각각 인가하는 단계;
    상기 선택된 적어도 한 개 이상의 셀들의 각 셀의 상기 드레인과 상기 소오스 사이의 채널에 흐르는 상기 전류를 관측하는 단계; 그리고
    상기 선택된 적어도 한 개 이상의 셀들의 각 셀의 상기 채널에 흐르는 상기 전류가 복수개의 문턱레벨에 상응하는 복수개의 기준전류 레벨들중 적어도 한 개 이상의 레벨들에 도달하였을 때 상기 드레인과 상기 소오스 그리고 상기 콘트롤 게이트에 인가된 상기 전압 중 적어도 한 개를 중단하는 단계를 통하여 프로그램 함을 특징으로 하는 비휘발성 메모리 소자의 프로그램 방법.
  33. 각 셀이 소오스, 드레인 콘트롤 게이트 그리고 상기 소오스와 상기 드레인 그리고 상기 콘트롤 게이트와 정전용량관계로 연결된 전하저장수단이 있고 상기 전하저장수단에 축적된 전하의 양에 의해 상기 소오스와 상기 드레인 사이에 있는 채널에 흐르는 전류가 제어되는 복수개의 비휘발성 메모리 셀들에 있어서,
    복수개의 문턱레벨에 상응하는 복수개의 전압들중에서 적어도 한 개 이상의 전압을 상기 복수개의 비휘발성 메모리 셀들중 선택된 적어도 한 개 이상의 셀들의 각 셀의 상기 드레인과 상기 소오스 그리고 상기 콘트롤 게이트에 각각 인가하는 단계;
    상기 선택된 적어도 한 개 이상의 셀들의 각 셀의 상기 채널에 흐르는 상기 전류가 복수개의 문턱레벨에 상응하는 복수개의 기준전류 레벨들중 적어도 한 개 이상의 레벨들에 도달하였을 때 상기 드레인과 상기 소오스 그리고 상기 콘트롤 게이트에 인가된 상기 전압 중 적어도 한 개를 중단하는 단계를 통하여 프로그램 함을 특징으로 하는 비휘발성 메모리 소자의 프로그램 방법.
  34. 각각의 메모리 셀이 콘트롤 게이트, 드레인 그리고 소오스를 가진 전계효과 트랜지스터와 상기 콘트롤 게이트, 드레인 그리고 소오스와 정전용량관계로 연결된 전하저장수단으로 구성되며 상기 전하저장수단에 저장된 전하의 양이 상기 메모리 셀의 문턱전압을 결정하며 두 개 이상의 상기 메모리 셀들로 구성된 메모리 어레이를 가지면 셀의 선택이 가능한 비휘발성 메모리 시스템에 있어서,
    복수개의 문턱전압과 일차적으로 비례하는 전압들을 설정하는 단계,
    상기 복수개의 문턱전압과 일차적으로 비례하는 전압들을 상기 복수개의 셀들중 적어도 하나 이상의 선택된 셀의 콘트롤 게이트, 소오스 그리고 드레인 중 한곳에 인가하고 나머지 두곳에는 프로그램하기에 적절한 고정된 전압을 인가하는 단계,
    상기 선택된 각 셀의 채널에 흐르는 전류가 기준전류에 도달할 때 각 셀의 프로그램을 강제로 중지하는 단계를 통하여 상기 선택된 셀을 프로그램하는 것을 특징으로 하는 비휘발성 메모리 소자의 프로그램 방법.
  35. 각각의 메모리 셀이 콘트롤 게이트, 드레인 그리고 소오스를 가진 전계효과 트랜지스터와 상기 콘트롤 게이트, 드레인 그리고 소오스와 정전용량관계로 연결된 전하저장수단으로 구성되는 복수개의 메모리 셀들로 구성된 메모리 어레이를 가지며 셀의 선택이 가능한 비휘발성 메모리 시스템에 있어서,
    복수개의 문턱전압과 선형적으로 비례하는 전압들을 설정하는 단계,
    상기 복수개의 문턱전압과 선형적으로 비례하는 전압들 중 적어도 한 개 이상의 전압을 상기 복수개의 셀들 중 적어도 하나 이상의 선택된 셀의 콘트롤 게이트에 인가하는 단계,
    상기 선택된 셀의 각 전하저장수단에 상기 콘트롤 게이트에 인가된 전압과 상응하는 문턱전압에 해당되는 전하레벨에 도달할 때 각 셀의 프로그램을 강제로 종료하는 단계를 통하여 선택된 셀을 프로그램하는 것을 특징으로 하는 비휘발성 메모리 소자의 프로그램 방법.
  36. 각각의 메모리 셀이 콘트롤 게이트, 드레인 그리고 소오스를 가진 전계효과 트랜지스터와 상기 콘트롤 게이트, 드레인 그리고 소오스와 정전용량관계로 연결된 전하저장수단으로 구성되는 복수개의 메모리 셀들로 구성된 메모리 어레이를 가지며 셀의 선택이 가능한 비휘발성 메모리 시스템에 있어서,
    복수개의 문턱전압과 선형적으로 비례하는 전압들과 상기 복수개의 문턱전압에 대해 상기 셀의 소오스와 드레인에 흐르는 고정된 전류값을 설정하는 단계,
    상기 복수개의 문턱전압과 선형적으로 비례하는 전압들을 상기 복수개의 메모리 셀들중 선택된 셀들의 콘트롤 게이트에 인가하고 상기 고정된 전류값을 이용하여 각 셀의 프로그램을 강제로 종료하는 단계를 통하여 선택된 셀들을 프로그램하는 것을 특징으로 하는 비휘발성 메모리 소자의 프로그램 방법.
  37. 각각의 메모리 셀이 콘트롤 게이트, 드레인 그리고 소오스를 가진 전계효과 트랜지스터와 상기 콘트롤 게이트, 드레인 그리고 소오스와 정전용량관계로 연결된 전하저장수단으로 구성되는 복수개의 메모리 셀들로 구성된 메모리 어레이를 가지며 셀의 선택이 가능한 비휘발성 메모리 시스템에 있어서,
    복수개의 문턱전압과 선형적으로 비례하는 전압들과 상기 복수개의 문턱전압에 대해 상기 셀의 소오스와 드레인에 흐르는 고정된 전류값을 설정하는 단계,
    상기 복수개의 문턱전압과 선형적으로 비례하는 전압들을 상기 복수개의 메모리 셀들중 선택된 셀들의 각 셀에 속한 상기 소오스와 상기 드레인 그리고 상기 콘트롤 게이트에 인가하고 상기 고정된 전류값을 이용하여 각 셀의 프로그램을 강제로 종료하는 단계를 통하여 선택된 셀을 프로그램하는 것을 특징으로 하는 비휘발성 메모리 소자의 프로그램 방법.
  38. 각각의 메모리 셀이 콘트롤 게이트, 드레인 그리고 소오스를 가진 전계효과 트랜지스터와 상기 콘트롤 게이트, 드레인 그리고 소오스와 정전용량관계로 연결된 전하저장수단으로 구성되는 복수개의 메모리 셀들로 구성된 메모리 어레이를 가지며 셀의 선택이 가능한 비휘발성 메모리 시스템에 있어서,
    복수개의 문턱전압과 상응하는 복수개의 전류값을 설정하는 단계,
    상기 복수개의 메모리 셀들 중 선택된 셀들의 각 셀에 속한 상기 소오스와 상기 드레인 그리고 상기 콘트롤 게이트에 프로그램하기에 적당한 전압을 인가하는 단계,
    상기 복수개의 문턱전압과 상응하는 복수개의 전류값을 이용하여 각 셀의 프로그램을 강제로 종료는 단계를 거쳐서 선택된 셀을 프로그램하는 것을 특징으로 하는 비휘발성 메모리 소자의 프로그램 방법.
  39. 각각의 메모리 셀이 콘트롤 게이트, 드레인 그리고 소오스를 가진 전계효과 트랜지스터와 상기 콘트롤 게이트, 드레인 그리고 소오스와 정전용량관계로 연결된 전하저장수단으로 구성되는 복수개의 메모리 셀들로 구성된 메모리 어레이를 가지며 셀의 선택이 가능한 비휘발성 메모리 시스템에 있어서,
    상기 복수개의 메모리 셀들 중 선택된 셀들의 상기 소오스와 상기 드레인 그리고 상기 콘트롤 게이트에 특정 문턱전압에 상응하는 전압을 인가하는 단계,
    상기 특정 문턱전압에 상응하는 기준전류를 이용하여 각 셀의 프로그램을 강제로 종료는 단계를 통하여 선택된 셀들을 프로그램하는 것을 특징으로 하는 비휘발성 메모리 소자의 프로그램 방법.
KR1019970080701A 1997-12-31 1997-12-31 비휘발성 메모리 소자의 프로그램 시스템 및 그의 프로그램 방법 KR100327421B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019970080701A KR100327421B1 (ko) 1997-12-31 1997-12-31 비휘발성 메모리 소자의 프로그램 시스템 및 그의 프로그램 방법
TW087120928A TW455837B (en) 1997-12-31 1998-12-16 System and method for programming nonvolatile memory
JP37310298A JPH11260080A (ja) 1997-12-31 1998-12-28 不揮発性メモリデバイスのプログラムシステム
DE19860506A DE19860506B4 (de) 1997-12-31 1998-12-28 System und Verfahren zum Programmieren eines nichtflüchtigen Speichers
US09/221,859 US6097639A (en) 1997-12-31 1998-12-29 System and method for programming nonvolatile memory
CNB981240976A CN1271637C (zh) 1997-12-31 1998-12-30 用于编程非易失存储器的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970080701A KR100327421B1 (ko) 1997-12-31 1997-12-31 비휘발성 메모리 소자의 프로그램 시스템 및 그의 프로그램 방법

Publications (2)

Publication Number Publication Date
KR19990060474A true KR19990060474A (ko) 1999-07-26
KR100327421B1 KR100327421B1 (ko) 2002-07-27

Family

ID=19530414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970080701A KR100327421B1 (ko) 1997-12-31 1997-12-31 비휘발성 메모리 소자의 프로그램 시스템 및 그의 프로그램 방법

Country Status (6)

Country Link
US (1) US6097639A (ko)
JP (1) JPH11260080A (ko)
KR (1) KR100327421B1 (ko)
CN (1) CN1271637C (ko)
DE (1) DE19860506B4 (ko)
TW (1) TW455837B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9805800B1 (en) 2016-05-17 2017-10-31 SK Hynix Inc. Electrically programmable read only memory devices having uniform program characteristic and methods of programming the same

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL125604A (en) 1997-07-30 2004-03-28 Saifun Semiconductors Ltd Non-volatile electrically erasable and programmble semiconductor memory cell utilizing asymmetrical charge
US6275415B1 (en) * 1999-10-12 2001-08-14 Advanced Micro Devices, Inc. Multiple byte channel hot electron programming using ramped gate and source bias voltage
JP4057756B2 (ja) * 2000-03-01 2008-03-05 松下電器産業株式会社 半導体集積回路
US6396741B1 (en) * 2000-05-04 2002-05-28 Saifun Semiconductors Ltd. Programming of nonvolatile memory cells
US6490204B2 (en) 2000-05-04 2002-12-03 Saifun Semiconductors Ltd. Programming and erasing methods for a reference cell of an NROM array
US6233175B1 (en) * 2000-10-21 2001-05-15 Advanced Micro Devices, Inc. Self-limiting multi-level programming states
TW577082B (en) * 2000-12-15 2004-02-21 Halo Lsi Inc Fast program to program verify method
US6738289B2 (en) * 2001-02-26 2004-05-18 Sandisk Corporation Non-volatile memory with improved programming and method therefor
US6584017B2 (en) 2001-04-05 2003-06-24 Saifun Semiconductors Ltd. Method for programming a reference cell
US6717847B2 (en) * 2001-09-17 2004-04-06 Sandisk Corporation Selective operation of a multi-state non-volatile memory system in a binary mode
US6643169B2 (en) * 2001-09-18 2003-11-04 Intel Corporation Variable level memory
US6643181B2 (en) 2001-10-24 2003-11-04 Saifun Semiconductors Ltd. Method for erasing a memory cell
JP2003203488A (ja) * 2001-12-28 2003-07-18 Mitsubishi Electric Corp 不揮発性半導体メモリ
US7190620B2 (en) * 2002-01-31 2007-03-13 Saifun Semiconductors Ltd. Method for operating a memory device
US6975536B2 (en) * 2002-01-31 2005-12-13 Saifun Semiconductors Ltd. Mass storage array and methods for operation thereof
US6700818B2 (en) * 2002-01-31 2004-03-02 Saifun Semiconductors Ltd. Method for operating a memory device
US6917544B2 (en) 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
JP2004055012A (ja) * 2002-07-18 2004-02-19 Renesas Technology Corp 不揮発性半導体メモリ
US6826107B2 (en) 2002-08-01 2004-11-30 Saifun Semiconductors Ltd. High voltage insertion in flash memory cards
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
JP4249992B2 (ja) * 2002-12-04 2009-04-08 シャープ株式会社 半導体記憶装置及びメモリセルの書き込み並びに消去方法
US7073103B2 (en) * 2002-12-05 2006-07-04 Sandisk Corporation Smart verify for multi-state memories
US6925011B2 (en) * 2002-12-26 2005-08-02 Micron Technology, Inc. Programming flash memories
US6967896B2 (en) 2003-01-30 2005-11-22 Saifun Semiconductors Ltd Address scramble
US7178004B2 (en) 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
US7630237B2 (en) * 2003-02-06 2009-12-08 Sandisk Corporation System and method for programming cells in non-volatile integrated memory devices
US7142464B2 (en) * 2003-04-29 2006-11-28 Saifun Semiconductors Ltd. Apparatus and methods for multi-level sensing in a memory array
WO2005094178A2 (en) 2004-04-01 2005-10-13 Saifun Semiconductors Ltd. Method, circuit and systems for erasing one or more non-volatile memory cells
US7366025B2 (en) * 2004-06-10 2008-04-29 Saifun Semiconductors Ltd. Reduced power programming of non-volatile cells
JP4649156B2 (ja) * 2004-09-28 2011-03-09 シチズンホールディングス株式会社 半導体装置およびそのデータ書き込み方法
US7638850B2 (en) 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
US8053812B2 (en) 2005-03-17 2011-11-08 Spansion Israel Ltd Contact in planar NROM technology
US7274597B2 (en) 2005-05-31 2007-09-25 Infineon Technologies Flash Gmbh & Co. Kg Method of programming of a non-volatile memory cell comprising steps of applying constant voltage and then constant current
US8400841B2 (en) 2005-06-15 2013-03-19 Spansion Israel Ltd. Device to program adjacent storage cells of different NROM cells
US7656710B1 (en) 2005-07-14 2010-02-02 Sau Ching Wong Adaptive operations for nonvolatile memories
EP1746645A3 (en) 2005-07-18 2009-01-21 Saifun Semiconductors Ltd. Memory array with sub-minimum feature size word line spacing and method of fabrication
US7668017B2 (en) 2005-08-17 2010-02-23 Saifun Semiconductors Ltd. Method of erasing non-volatile memory cells
US7366013B2 (en) * 2005-12-09 2008-04-29 Micron Technology, Inc. Single level cell programming in a multiple level cell non-volatile memory device
US7808818B2 (en) 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
US8253452B2 (en) 2006-02-21 2012-08-28 Spansion Israel Ltd Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same
US7692961B2 (en) 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US7760554B2 (en) 2006-02-21 2010-07-20 Saifun Semiconductors Ltd. NROM non-volatile memory and mode of operation
US7701779B2 (en) 2006-04-27 2010-04-20 Sajfun Semiconductors Ltd. Method for programming a reference cell
KR100806792B1 (ko) * 2006-09-01 2008-02-27 동부일렉트로닉스 주식회사 Ｓｏｎｏｓ 플래시 소자의 문턱전압 계측 방법
JP5184310B2 (ja) * 2008-11-17 2013-04-17 ルネサスエレクトロニクス株式会社 不揮発性半導体メモリ装置
JP2010267368A (ja) * 2009-04-17 2010-11-25 Semiconductor Energy Lab Co Ltd 半導体記憶装置
US8369154B2 (en) 2010-03-24 2013-02-05 Ememory Technology Inc. Channel hot electron injection programming method and related device
US8467245B2 (en) 2010-03-24 2013-06-18 Ememory Technology Inc. Non-volatile memory device with program current clamp and related method
US8305820B2 (en) * 2010-04-29 2012-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. Switched capacitor based negative bitline voltage generation scheme
CN102254572A (zh) * 2010-05-17 2011-11-23 力旺电子股份有限公司 写入并同时验证非易失性存储单元的方法
CN107644659B (zh) * 2016-07-21 2020-08-18 中芯国际集成电路制造(上海)有限公司 一种多时序可编程存储器及电子装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5043940A (en) * 1988-06-08 1991-08-27 Eliyahou Harari Flash EEPROM memory systems having multistate storage cells
US5268870A (en) * 1988-06-08 1993-12-07 Eliyahou Harari Flash EEPROM system and intelligent programming and erasing methods therefor
US5422842A (en) * 1993-07-08 1995-06-06 Sundisk Corporation Method and circuit for simultaneously programming and verifying the programming of selected EEPROM cells
GB9423036D0 (en) * 1994-11-15 1995-01-04 Sgs Thomson Microelectronics An integrated circuit memory device
KR100192430B1 (ko) * 1995-08-21 1999-06-15 구본준 비휘발성 메모리 및 이 비휘발성 메모리를 프로그램하는 방법
KR0172831B1 (ko) * 1995-09-18 1999-03-30 문정환 비휘발성 메모리를 프로그램하는 방법
KR100223868B1 (ko) * 1996-07-12 1999-10-15 구본준 비휘발성 메모리를 프로그램하는 방법
US5814854A (en) * 1996-09-09 1998-09-29 Liu; David K. Y. Highly scalable FLASH EEPROM cell
KR100232190B1 (ko) * 1996-10-01 1999-12-01 김영환 비휘발성 메모리장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9805800B1 (en) 2016-05-17 2017-10-31 SK Hynix Inc. Electrically programmable read only memory devices having uniform program characteristic and methods of programming the same

Also Published As

Publication number Publication date
DE19860506A1 (de) 1999-07-08
CN1232271A (zh) 1999-10-20
US6097639A (en) 2000-08-01
DE19860506B4 (de) 2006-03-23
JPH11260080A (ja) 1999-09-24
TW455837B (en) 2001-09-21
CN1271637C (zh) 2006-08-23
KR100327421B1 (ko) 2002-07-27

Similar Documents

Publication Publication Date Title
KR19990060474A (ko) 비휘발성 메모리 소자의 프로그램 시스템 및 그의 프로그램 방법
KR0172831B1 (ko) 비휘발성 메모리를 프로그램하는 방법
KR100223868B1 (ko) 비휘발성 메모리를 프로그램하는 방법
KR100232190B1 (ko) 비휘발성 메모리장치
US5424978A (en) Non-volatile semiconductor memory cell capable of storing more than two different data and method of using the same
EP0349775B1 (en) Flash eeprom memory systems and methods of using them
KR100192430B1 (ko) 비휘발성 메모리 및 이 비휘발성 메모리를 프로그램하는 방법
US5838617A (en) Method for changing electrically programmable read-only memory devices
US5696717A (en) Nonvolatile integrated circuit memory devices having adjustable erase/program threshold voltage verification capability
US5862081A (en) Multi-state flash EEPROM system with defect management including an error correction scheme
US5293560A (en) Multi-state flash EEPROM system using incremental programing and erasing methods
US6212100B1 (en) Nonvolatile memory cell and method for programming and/or verifying the same
US20060250855A1 (en) Erase and read schemes for charge trapping non-volatile memories
KR19980032507A (ko) 저감된 소거 동작 회수를 갖는 멀티레벨 비휘발성 메모리 셀 프로그래밍 방법
US7656705B2 (en) Fast single phase program algorithm for quadbit
JPWO2002067267A1 (ja) 多値不揮発性半導体記憶装置
US7233521B1 (en) Apparatus and method for storing analog information in EEPROM memory
JP3632001B2 (ja) フラッシュＥＥｐｒｏｍメモリシステムとその使用方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20001230

Effective date: 20011031

Free format text: TRIAL NUMBER: 2000101003063; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20001230

Effective date: 20011031

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130128

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140122

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150121

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee