CN1232271A - 用于编程非易失存储器的系统和方法 - Google Patents

用于编程非易失存储器的系统和方法 Download PDF

Info

Publication number
CN1232271A
CN1232271A CN98124097A CN98124097A CN1232271A CN 1232271 A CN1232271 A CN 1232271A CN 98124097 A CN98124097 A CN 98124097A CN 98124097 A CN98124097 A CN 98124097A CN 1232271 A CN1232271 A CN 1232271A
Authority
CN
China
Prior art keywords
drain electrode
voltage
storage unit
control gate
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98124097A
Other languages
English (en)
Other versions
CN1271637C (zh
Inventor
崔雄林
徐石虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of CN1232271A publication Critical patent/CN1232271A/zh
Application granted granted Critical
Publication of CN1271637C publication Critical patent/CN1271637C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

用于编程一非易失存储器的系统和方法,该系统包括多个存储单元,每一存储单元具有一含有控制栅、漏极和源极的场效应晶体管和电荷存储装置,用于将与一阈值电平有关的预置电压加到在每一存储单元中的源极、漏极和控制栅的装置,用于监视流经每一存储单元中的沟道中的电流的装置,和与用于监视电流的装置检测出流经该存储单元中的该沟道的电流达到一参考电流时中止加到在每一存储单元中的源极、漏极和控制栅中的至少一电压的装置。

Description

用于编程非易失存储 器的系统和方法
本发明涉及一种非易失存储器，更详细地说，涉及用于编程一非易失存储器的系统和方法。
通常，在使用用于大容量存储介质的非易失半导体存储器件中，例如EEPROM和快速EEPROM，最难以克服的缺点是该存储器的每比特成本过于昂贵。为了解决这个问题，最近提出了对每单元多比特的研究。一背景技术非易失存储器的存储密度以一对一的方式相应于存储单元的数量。同时，在一存储单元中每单元多比特存储超过二比特的数据，在相同的芯片面积上增大了数据的密度，而无须减小该存储单元的尺寸。对于每单元多比特，多于三个的阈值电压电平将在各自的存储单元中被编程。例如，为了存储用于每一单元的超过二比特的数据，各个单元必须以22，即四个阈值电平被编程。这里，该四个阈值电平分别相应于00,01,10和11逻辑状态。
在该多电平编程中，最关键的问题是各个阈值电压电平具有一统计学的分布。该分布值约为0.5V。当通过精确地调整各个阈值电压而使该分布降低时，更多的电平可被编程，而每一单元的比特数增加。为了降低该电压分布，存在有一种通过反复编程和检验来执行编程的方法。根据这种方法，一串编程电压脉冲被加到该单元以便以所期望的阈值电平编程该非易失存储单元。为了检验该单元是否达到一所期望的阈值，在各自电压脉冲之间执行一阅读。在该检验期间，当所检验的阈值电平到达所期望的阈值电平时，中止编程。在该反复编程和检验的方法中，由于有限的编程电压的脉中宽度，它难以减小该阈值电平的误差分布。另外，该反复编程和检验的算法是由一电路来实施的，所以增加了该芯片的外围电路的面积。此外，该反复的方法拉长了编程的时间。为了解决这个缺陷，Sun Disk有限公司的R.Cemea在1995年6月6日所登记的美国专利5442842中提出了一种同时地执行编程和检验的方法。
图1A示出了由Cemea所披露的非易失存储器(EEPROM)的符号和电路图，图1B示出了图1A的非易失存储器的编程原理曲线。
参见图1A，该非易失存储单元由控制栅、浮置栅、源极、沟道区域、和漏极所组成。当一足以导致编程的电压加到控制栅和漏极时，电流流经漏极和源极之间。当这样流动的电流与一参考电流相比较并且达到一等于或小于该参考电流的值时，产生一编程完成信号。根据这个背景技术，在相同的编程时间里自动地执行检验，从而补偿了在其中反复编程和检验的反复方法的缺陷。但是，在Cerean的方法中，该阈值电压电平不受加到在该存储单元中的场效应晶体管各个电极上的电压的控制。并且，在1991年8月27日登记的美国专利5043940中，以加到一存储单元的各个部分的电压是固定的和相应于各个电平的参考电流是变化的这样一种方式来实施多电平编程。在这种方法中，如图1B所示，用于检测的参考电流具有与该单元的阈值电压不明确的关系，并且是非线性的关系。
如图2A所示，当在该背景技术的第二种方法中该存储单元的编程和擦除被反复若干次时，在该浮置栅和该单元的沟道之间的一隧道氧化物膜被自然地退化，随着在其中捕获的电荷的增加，一编程电平逐渐的降低。如图2B所示，相应于每一多电平的每一阈值电压的概率密度分布也是不均匀的，并且随着编程次数的增加而变得更宽，导致阅读允许量的减小。
用于编程一非易失存储器的上述背景技术方法有如下的问题。
首先，在通过反复编程和检验来编程的方法中，随着编程/擦除数的增加该隧道氧化物膜退化，编程电平逐渐减小并且相应于减小一判读允许量的每一多电平的每一阈值电压的较宽分布使编程可靠性降低。
其次，在通过改变相应于每一电平的参考电流的方法中，因为难以直接和有效的多电平控制，所以不可能有效地编程。
因此，本发明是针对实质上避免了由于相关技术的局限和缺点而引起的几个问题的用于编程一非易失存储器的系统和方法。
本发明的一个目的是提供用于编程一非易失存储器的系统和方法，这种系统和方法可直接和有效地控制每一电平。
本发明的另一个目的是提供用于编程一非易失存储器的系统和方法，这种系统和方法提供了一均匀的编程状态而不考虑编程和擦除的反复数，导致具有一改善的编程可靠性。
本发明的再一个目的是提供用于编程一非易失存储器的系统和方法，这种系统和方法可以防止单元的过剩擦除。
本发明的其它特性和优点将在下面的说明中予以陈述，一部分从该说明来看是显而易见的，或者可通过本发明的实践来学习。本发明的目的和其它的优点可通过与所撰写的说明书和权利要求以及附图中所特别给出的结构来实现和获得。
为了实现这些和另外的优点和根据本发明的目的，如概要和概述所说明的，用于编程一非易失存储器的该系统包括多个存储单元，每一存储单元具有一包含一控制栅、漏极和源极的场效应晶体管和电荷存储装置，用于向在该存储单元中的每一存储单元中的该源极、漏极和控制栅提供一有关阈值电平的预置电压的装置，用于监视流经在该存储单元中的每一存储单元的一沟道的电流的装置，用于当监视一电流的该装置断定流经该存储单元中的该沟道的电流达到一参考电流时中止提供给每一存储单元的该源极、漏极和控制栅的至少一个电压的装置。
本发明的另一方面，提供了一种使用用于一非易失存储器的编程系统的编程方法，该非易失存储器包括每一个具有一源极、漏极和控制极的非易失存储单元和以静态电容关系连接到该源极、漏极和控制栅的电荷存储装置用来借助于在该电荷存储装置中存储的电荷控制在该源极和漏极之间的一沟道中的电流，该编程方法包括的步骤是向该漏极、源极和控制栅极提供电压，该电压是与一预置阈值电压有关的并且是以导致一电荷朝向该电荷存储装置移动，监视在源极和漏极之间的该沟道中的电流，并且当它监视到在该沟道中的电流达到一相应于一预置阈值电压的参考电流时中止加到该源极、漏极和控制栅极的至少一个电压。
应当了解的是前面的一般说明和下面的详细说明仅是示例性的说明并作为权利要求欲对本发明提供进一步的解释。
附图提供了对本发明的进一步了解并作为构成说明书的一部分，用图说明的本发明的实施例与说明书一起用来解释本发明的原理。
图1A是根据第一例背景技术方法的一非易失存储器单元的电路图；
图1B是用来解释该图1A的非易失存储器的编程原理曲线；
图2A示出了根据反复编程和检验的第二例背景技术方法随着编程/擦除数的增加一编程/擦除窗口逐渐减小的图形。
图2B示出了在第二例背景技术方法中阈值电压的分布的图形；
图3示出了根据本发明的第一最佳实施例用于一非易失存储器自动检验和编程系统的框图；
图4A-4G示出了在图3的每一节点的波形；
图5示出了根据本发明的第一最佳实施例的一单个电位编程处理的流程图；
图6示出了具有电荷存储装置的一存储单元的电容等效电路，
图7A示出了当本发明的第一实施例编程方法应用于具有电荷存储装置的该存储单元时阈值电压的一分布的图形；
图7B的图形示出了当本发明的第一实施例的编程方法被应用于具有电荷存储装置的存储单元时阈值电压对编程/擦除的次数的分布；
图8示出了根据使用一可变电压和一同时电流检测的应用的本发明第二实施例用于一非易失存储器自动检验和编程的框图；
图9A-9H示出了图8中的使用了一可变控制栅极电压的多电平编程处理的每一节点的波形；
图10示出了在图8中使用了一可变控制栅极电压的该多电平编程处理的流程图；
图11A示出了被编程的一阈值电压电平对与该阈值电压电平有关的所加的控制栅极电压的图形；
图11B示出了每一电平从编程开始到结束的一漏极电流的变化的图形；
图12A示出了被编程的一阈值电压电平对与该阈值电压电平有关的所加的漏极电压的图形；
图12B示出了被编程的一阈值电压电平对与该阈值电压电平有关的所加的源极电压的图形；
图12C示出了被编程的一阈值电压电平对与该阈值电压电平有关的所加的参考电流的图形；
图13A示出了当本发明的方法用于一擦除操作时在编程和擦除中阈值电压的分布的图形；和
图13B示出了当本发明的方法用于一擦除操作时根据编程/擦除的一数值阈值电压的变化的图形。
现在参考附图详细说明本发明最佳实施例的例子。首先说明根据本发明第一最佳实施例的用来编程一非易失存储器的系统和方法。图3示出了根据本发明第一最佳实施例的用于一非易失存储器的一自动检验和编程系统的方框图。
参见图3，根据本发明的第一最佳实施例用于一非易失存储器的该编程系统包括多个存储单元，每一个存储单元具有一含有一源极、漏极和控制栅的场效应晶体管(FET)和电荷存储装置，第一电压源11适于加到控制栅，第三电压源适于加到源极，第二电压源适于加到漏极，一电流监视单元13用于监视在漏极和源极之间的电流，和一位线选择单元14用来选择一用于编程的一特定单元的漏极。在图3中每一非易失存储单元具有一用于在源极和漏极之间电流流通的沟道，和在该沟道和控制栅之间存在的一矩形条是该电荷存储装置。该电荷存储装置具有与该源极、漏极和控制栅有关的静态电容，在其内的电荷电平由加到源极、漏极和控制栅的电压来控制。沟道电导率和阈值电平取决于在该电荷存储装置中的电荷电平。该电荷存储装置可以是一浮置栅、氧和氮的一界面、或一电容，并被安置在该电荷存储装置可具有一与该漏极、源极和控制栅相关的静态电容的位置处。在当用来监视该电荷的变化的装置是该沟道的导电率时的情况中，该电荷存储装置将呈现为该沟道的至少一部分。如果用来监视在该电荷存储装置中存储的电荷电平的变化的装置被直接或间接地连接到用来监视该电荷存储装置的一电压的电荷存储装置，则该电荷存储装置可以不呈现为该沟道的一部分。当图3的该非易失存储单元的电荷存储装置是一浮置栅时，该电荷存储装置具有如图1A所示的一符号。加到第一、第二和第三电压源11、12和15的PS表示一外部馈送的编程开始信号，和Vstop是一编程停止信号。
假定在所有的非易失存储单元中的电荷存储装置在使用图3所示的用于一非易失存储器的该编程系统开始一编程之前由一紫外线或电装置擦除。在这种情况中，由于对这些单元反复的编程和擦除，所以每一非易失存储单元的擦除状态的不同取决于这些单元的制造处理条件、在该擦除中的电强度和该单元的电和物理特性的变化。为了说明方便起见，假定在每一单元中的该FET具有一P型衬底和一n型沟道，在每一单元中的该电荷存储装置呈现在该控制栅和该沟道之间，并且通过该沟道的电流取决于在该电荷存储装置中的电荷量。位线选拔单元14将被编程的一特定单元的漏极连接到电流监视单元13。代替该位线选择单元14，可提供在所选择的特定存储单元中选择一控制栅的字线选择单元。
下面将说明一种使用用于编程非易失存储器的系统来编程一非易失存储器的方法。图4A-G示出了在图3中每一节点处的波形，图5示出了根据第一最佳实施例的一单一电平编程过程的一流程图。
参见图3，4A-G和5，相应于一特定单元的一地址的信号被加到位线选择单元14用于选择被编程的特定单元。然后，如图4A所示，一编码开始信号PS被加到第一、第二和第三电压源11、12和15。如图4B、4C所示的电压VC、VD和VS被分别加到第一、第二和第三电压源11、12和15使得响应于该编程开始信号PS该第一、第二和第三电压源11、12和15可相应于被编程的阈值电平而连接到被选择的特定单元的控制栅、漏极和源极，当施加了电压VC、VD和VS时，开始该所选择单元的编程，并且在所选择单元的漏极和源极之间形成一反型区，电流开始流经它们之间。一单元的编程意味着电荷从/到该电荷存储装置的移动以改变在该电荷存储单元中存储的电荷量。在本说明中，假定一编程是通过沟道热载流子注入或隧穿效应的电子、负电荷朝向该电荷存储装置的移动。在图4D所示Vcsm(t)表示在该电荷存储装置中一电压随时间的变化，和Vcsm,REF表示在发出一编程中止信号时该电荷存储装置的一电压。如图4D所示，当一电子注入到该选择单元的电荷存储装置中时，该选择单元的电荷存储装置的电压Vcsm下降，导致流经该沟道的电流的下降。电流监视单元13监视流经该选择单元的沟道的电流ID(t)直至该电流ID(t)达到一参考电流IREF，这时该电流监视单元13发出一编程停止信号Vstop以中止加到该所选择单元的漏极、源极和控制栅的至少一电压。此后，对每一单元重复该相同的操作。如图4G所示，可知所有具有与初始的另一个不同的阈值电压的单元变为具有由上述操作而具有相同编程的阈值电压。因此，在一擦除状态由于电或物理的原因通过将本发明的编程方法施加到具有宽分布阈值电压的一些单元，这些单元可具有相同的阈值电压，而与初始阈值电压电平无关。
下面将参考图6来说明在一编程前和编程后随着阈值电压分别加到漏极、源极和控制栅极的有关电压VD、VS和VC。图6示出了具有电荷存储装置的一存储单元的一电容等效电路。
参见图6,CC表示在该控制栅和电荷存储装置之间的一电容，CD表示在该漏极和电荷存储装置之间的一电容，和CS表示在该源极(包括衬底在内)和电荷存储装置之间的一电容。各电容之和CT可表示如下
CT=CC+CD+CS      ……(1)
每一电容的耦合参数由下面等式(2)确定。
αC=CC/CT,αD=CD+CT,αS=CS/CT      ……(2)
通常，在编程期间在该电荷存储装置中的电压由下面等式(3)表示。
Vcsm(t)=αCVC+αDVD+αSVS+Qcsm(t)/CT    ……..(3)
这里，Qscm表示在“t”时间间隔内相对于该电荷存储装置的一中性状态由一紫外线过度擦除的电荷量。当我们规定来自由从该控制栅测量的存储电荷所引起的在该中性状态中的该电荷存储装置的阈值电压的一阈值电压偏移是△VT,UV,△VT,UV=-Qcsm(t)/CC。公式(3)可按△VT,UV项重写为如下的式(4)。
△VT,UV(t)=VC+[αDVD+αSVS-Vcsm(t)]/αC    ……(4)
在式(4)中的△VT,UV(t)表示在时间t处从该控制栅所测量的阈值电压的偏移。该阈值电压的偏移是由在该电荷存储装置中所累积的电荷所引起的从该控制栅所测量的一阈值电压。该阈值电压的偏移正比于对于一固定的偏压在该电荷存储装置中所存储的电子数。
在该编程中止处在tPGM时间是该电荷存储装置的一电压Vcsm(tPGM)被定义为Vcsm REF，从该控制栅所监视的Vcsm REF所引起的该阈值电压的偏移可由下面式(5)来表示
△VT,UV=VC+[αDVD+αSVS-Vcsm REF]/αC    ……(5)
对于包括一饱和状态和一三极管状态的所有工作范围，流经该FET的一沟道的电流ID可由等式(6)来表示
ID=f(Vcsm-Vcsm T)          ……(6)
式(6)表示在该电荷存储装置中的一电压Vcsm和在该电荷存储装置处所监视的阈值电压Vcsm T之差的一函数。在式(6)中，通常，函数“f”以一对一的方式相应于ID和(Vcsm-Vcsm T)而不管该“f”函数是否是一单纯增加函数(具有一相关的线性输入/输出)。相同地在式(5)、式(6)中，当我们规定在该编程停止时该电荷存储装置的一电压是Vcsm=Vcsm REF和在这个时间的电流是ID=IREF时，在编程之后该电荷存储装置的电压Vcsm REF可以根据式(6)由下面的式(7)来表示，
Vcsm REF=Vcsm T+fl(IREF)         ……(7)
来自该控制栅极的阈值电压可以通常表示为在该电荷存储装置的中性状态中的一阈值电压Vcms T/αC和由在电荷存储装置中所存储的电荷所偏移的一阈值电压之和，如下面式(8)所示，
VT=Vcms T/αC+△VT,UV        ……(8)
在这个例子中，在该电荷存储装置的中性状态中的阈值电压Vcsm T包括由沟道离子注入所偏移的一阈值电压。因此，按照从控制栅所测量的阈值电压利用式(7)和(5)可将式(8)改写为式(9)，
VT=VC+[αDVD+αSVS-f1(IREF)]/αC    ……(9)
从式(9)可知，在该电荷存储装置的中性状态中自该控制栅监视的阈值电压与该阈值电压Vcsm T/αC无关。在基于固定于一FET制造过程可变的制造过程，该电荷存储装置的初始阈值电压取决于诸如该沟道的掺杂浓度，和材料以及在电荷存储装置和沟道之间的绝缘体的厚度之类的主要参数。
下面将说明本发明第一实施例的编程方法的应用结果。图7A示出了当本发明的第一实施例编程方法用于具有电荷存储装置的该存储单元时的阈值电压的分布，图7B示出了当本发明的第一实施例的编程方法用于具有电荷存储装置的该存储单元时阈值电压对编程/擦除次数的分布。
当本发明的该编程方法将一单个电平加到多个存储单元，该存储单元具有一控制栅，该控制栅具有与在该控制栅、源极和漏极中的电压被保持不变的擦除状态的另一个不同的阈值电压VC T.EO～VC T.E(n-1)时，如果F1(IREF)是相同的则如图7A所示在该编程之后从该控制栅所监视的所有阈值电压VC T.PGM具有相同的值。上述原理可应用于具有与另一个不同的在擦除操作中被擦除的阈值电压的单元或应用于当编程和擦除操作分别用于每一单元时的情况。这意味着，即使在本发明的编程方法应用于具有单元的非易失存储器的情况，而该单元的电荷存储装置具有与另一个不同的除零之外初始电荷QINT的量和具有一宽的阈值电压分布，则该单元在该编程之后具有相同的阈值电压。因为，即使在被擦除之后该电荷存储装置具有的初始电荷QINTT的量与另一个不同，电荷被存储在每一电荷存储装置中从而当在图9所示的相同电压偏置和固定参考电流的中间的该编程中止时在该终端处来自该控制栅的阈值电压是相同的。总之，当本发明的编程方法应用于当在多个单元中的电荷存储装置具有宽的阈值电压分布的擦除状态的情况时，该单元可具有相同的阈值电压而即使在单一信号电平编程时也无任何如图7A所示的分布。并且，在对于一单元的编程和擦除操作中，如图7B所示，在该编程之后所有该阈值电压VC T.PGM电平的分布是均匀的而不管被编程单元的效率或在反复编程和擦除处理中所引起的单元的隧道氧化膜的物理或电的衰退。
加到源极和漏极的电压和阈值电压之间的关系可使用等式(9)表示为下面的等式(10)和(11)。
αCVT/αS=VC+[αDVD+αSVS-f1(IREF)]/αS    ……(10)
αCVT/αS=VC+[αSVS+αCVC-f1(IREF)]/αD    ……(11)
下面将说明本发明的编程方法的多电平应用。
在本发明的编程方法的一多电平应用中一阈值电压电平将具有非常窄的宽度。也就是，如果每一阈值电压电平的分布是很窄，一单元可被编程从而该单元具有多个阈值电压电平(多电平)。本发明的编程方法的多电平应用，自动地编程和检验，可以二种方式来执行。第一种多电平编程方式是在其中加到图3所示的非易失存储器的编程系统中欲编程单元的源极、漏极和控制栅的电压是变化的。第二种多电平编程方式是在其中加到图3所示的非易失存储器的编程系统中的电流监视单元13的一参考电流电平是变化的。该第一种方式可根据加有变化电压的控制栅、漏极和源极的一电极而以三种方式来实施。至于具有加到每一节点(控制栅、漏极和源极)的多个电压的多个阈值电压相应于式(9)、(10)和(11)中所示的阈值电压。至于具有该参考电流的多个阈值电压可如式(12)、(13)、(14)和(15)所示。
VT,i=VC,i+K1             ……(12)
VT,j=X1xVD,j+K2          ……(13)
VT,m=X2xVs,m+K3          ……(14)
VT,n=X3xf1(IREF)+K4     ……(15)
这里，i、j、m和n是整数(0,1,2,…)表示多电平级，K1、K2、K3、K4、X1、X2和X3是表示如下面的式(16),(17),(18),(19)和(20)所示的常数。
K1=[αDVD+αSVS+f1(IREF)]/αC      ……(16)
K2=VC+[αSVS+f1(IREF)]/αC          ……(17)
K3=VC+[αDVD+f1(IREF)]/αC          ……(18)
K4=Vc+[αDVD+αsVs]/αc            ……(19)
K5=CD/CC,X2=CS/CC,X3=1/CC           ……(20)
如等式(12)～(15)所示，按照该漏极、源极和控制栅，以及参考电流中的一个电压作为可变的，该多电平编码可以四种不同的方法来实施。用于上述方法的本发明的非易失存储器的编程系统如图8所示。也就是，图8示出了根据本发明的第二实施例说明使用在相同时间具有电流监视的施加可变电压的一自动检验和编程的方框图。
参见图8，根据本发明的第二实施例的用于编程非易失存储器的系统包括其每一个具有一有源极、漏极和控制栅以及电荷存储装置的FET的多个存储单元，一适于加到该控制栅的第一电压源21，一适于加到该源极的第三电压源25，一适于加到该漏极的第二电压源22，一用来监视在该漏极和源极之间流过的电流的电流监视单元23，和为了实施编程而用来选择一特定单元的漏极的一位线选择单元24。
将说明用从所加到该漏极、源极和控制栅以及参考电流的电压中选择一个的方式来实施多电平编程的方法。
首先，在实施一使用该控制栅电压的一多电平编程中，如在式(12)和(16)中所指出的，第一电压源21向一所选择的非易失存储单元的控制栅提供一相应于每一阈值电压电平VC T,i的电压VC,i(i=0,1,2,…,n-1)。第二电压源22向该漏极提供一固定电压VD，和第三电压源25向该源极提供一固定电压VS。为了说明方便起见，假定源极电压处于一地电平(VS=0V)。如果该FET是在饱和状态，在该状态该FET具有一在编程的瞬间不涉及漏极电压的沟道电流，或该漏极耦合常数是非常小，则该漏极电压可随所给的变化而被应用。未说明的参考符号ID,i(t)表示在第ⅰ个阈值电平编程中在所选择单元的漏极中流的电流。如在式(16)中所示，该电流监视单元23具有一固定的参考电流IREF，并且在第ⅰ个阈值电平编程期间当流经漏极的该漏极电流ID,i(t)达到该参考电流IREF时则发出一编程中止信号Vstop。时间tp,i表示在ⅰ第个阈值电平编程完成时的时间。根据使用本发明的该编程方法的非易失存储单元的一电特性来确定该电流监视单元23的参考电流IREF。如果该漏极电流ID,i(t)被再次规定，则该漏极电流ID,i(t)是一与时间相关的电流。该电流ID,i(t)是在第ⅰ个电平编程期间在该电荷存储装置中由电压Vcsm,i(t)触发的在所选择单元的漏极中的电流，该电流在初始编程时为最大而当该编程处理时则下降。当该减小的电流达到该电流监视单元23的参考电流IREF时该电流监视单元23发出一编程中止信号Vstop。
下面说明在上述条件下的二个电平或多电平编程。图9A-9H示出了在使用图8中的一可变控制栅极电压所示的多电平编程处理的每一节点处的波形，图10示出了使用图8中的一可变控制栅极电压的该多电平编程处理的各步骤的一流程图。
假定由位线选择单元所选择的单元是处于在开始该编程之前的一擦除状态。该擦除状态是最低电平，零电平。进一步假定该FET中具有一在P型衬底上所形成的n型沟道，该电荷存储装置处于控制栅和沟道之间，并且该沟道电流随在该电荷存储装置中所存储的电荷而变化。
首先，对于该二个或多个电平编程，在对该漏极选择单元的一特定单元的多个地址的外部应用之后，选择该特定单元为编程，当如图9A所示的编程开始信号pS被提供给第一、第二和第三电压源21、22和23时，设置对于第ⅰ个电平编程的应用于该控制栅的电压VC,i。如图9B和9C所示的电压VC,i和VD随着如图9A所示的编程开始信号ps的供给而在相同时间分别从第一电压源21和第二电压源22提供给控制栅和漏极。在分别将电压VC,i和VD应用于控制栅和漏极之后，该电流监视单元23被激励以监视在该电荷存储装置中的电荷变化。并且在电压VC,i和VD分别应用于控制栅和漏极时，如图9D所示的用来进行第ⅰ个阈值电平编程的电压Vcsm,i(t)被提供给电荷存储装置并且在该FET的沟道区域中构成一反型区。因为该源极、漏极和沟道区域实际上是在一半导体衬底中，所以一旦形成反型层，则电流开始从该漏极经过该沟道区域流到源极。在这种情况中，存在有一经该漏极流动的漏极电流ID,i(t)，这个电流最初为最大，并且由于随着在电荷存储装置中的电压的下降该电子被注射入该电荷存储装置中，所以随着该编程的处理该电流减小。因此，在第ⅰ个阈值电平编程期间，电流监视单元23监视该漏极电流ID,i(t)。并且，与该漏极电流ID,i(t)达到如图9E所示的参考电流IREF时，则完成第ⅰ个阈值电平编程，该电流监视单元23发出一如图9F所示的编程中止信号Vstop。这里，虽然该电流监视单元23适于监视漏极电流ID,i(t)，但在该编程期间，该电流监视单元23可分别如图9G和9H所示那样可适用于监视在该电荷存储装置中的电压或电荷。也就是，当该漏极电流ID,i(t)达到该参考电流IREF时，在该电荷存储装置中的电压达到相应于该参考电流IREF的该电荷存储装置的参考电压Vcsm REF。并且，代替监视该电流ID,i(t)，可以监视在该沟道区域中所形成的反型层的导电性。该监视的目标可以是任何随电荷存储装置而变化的信号。例如，该监视对象可以是源极电流，或除漏极电流之外的衬底电流，和来自一电容耦合的电压信号。在图8中，该编程中止信号被提供给第一和第二电压源21和22。第一和第二电压源21和22中的至少一个接收编程中止信号Vstop，分别中止到该控制栅和漏极的如图9B和9C所示的电压VC,i和VD。也就是，在t=tP,i处当该电流ID,i(t)等于或低于参考电流IREF时，第ⅰ个阈值电平编程被完成。因此，该t=tP,i表示该第ⅰ个阈值电平编程完成的时间。
图9G示出了当第ⅰ个阈值电平是第一和第二电平时在该控制栅上的阈值电压VC T,1和VC T,2的变化，其中可看到该阈值电压随编程时间的延续而增加。还可看到该阈值电压VC T,i还随着多电平编程的电平的阶位的增加而增长，在其中该VC,i被升高以执行该编程。由于对于每一电平的控制栅电压和阈值电压的变化是不同的，所以对于第一和第二电平编程的时间间隔也不同。图9H示出了当该第ⅰ个阈值电平是第一和第二阈值电平时在该电荷存储装置中的电荷从初始浮置栅电荷Qcsm,0(0)分别到第一阈值电平编程完成处的Qcsm,1(tP,1)和到第二阈值电平编程完成处的Qcsm,2(tP,2)的变化曲线。从图9H可看到在该电荷存储装置中的电荷在当电压Vcsm,1(t)和Vcsm,2(t)达到在该电荷存储装置中的相应于参考电流IREF的参考电压Vcsm REF的情况下分别从初始值Qcsm,0(0)增加到Qcsm,1(tP,1)和Qcsm,2(tp,2)。如果该初始阈值电压是相同的，因为对于所有编程电平和VC,i都随它而增加到一较高电平，所以该漏极电流ID,i(0)的初始值也随它而增加到一较高电平。这个过程如图11A和11B所示。图11A示出了被编程的一阈值电平与所加的与该阈值电平有关的控制栅电压的关系，图11B示出了对于每一电平从编程开始到结束漏极电流的变化。每一电平的编程结束时间取决于该存储单元的电特性和加到每一结点的电压。也就是，使用本发明的一非易失存储器的编程系统的编程方法与器件编程效率没有关系。
用于进行最低电平编程的控制栅电压VC,0和参考电流IREF是由如下所述来确定的。当对给定存储单元的所希望的最低阈值电平VC T,0，一固定的漏极电压VD和一固定的源极电压被确定时，存在留在式(10)和,(14)中的VC,0和该参考电流的函数的f1(IREF)二个参量。因为该漏极电压VD和源极电压VS是固定的，所以，Vcsm REF相应于从式(6)和(7)一一对应方式的IREF。于是，在该给定的存储单元由加到该存储单元的VC T,0、VC,0、VD和VS调整之后，则初始漏极电流ID,0(0)被测量。这个ID,0(0)正是IREF。确定一编程时间间隔的VC,0并考虑一最大控制栅电压VC,n-1。一旦该VC,0被确定，则IREF可由上述操作来获得。该IREF可由除这种方法之外的不同方法来确定。如前所述，对于多电平编程它没有必要在电流监视单元23中将流经所选择的存储单元的一沟道的电流与该参考电流相比较并且在相同的时间点处中止该编程。在应用到该电流监视单元23之前该电流IREF可被放大或减小。在这种情况中，对于在该多电平编程中的所有电平在相同固定的任意电流值处提供对所有编程的中止，阈值电压偏移和控制栅极的偏移是相同的。
对于该多电平编程，鉴于式(13)和(14)可采用将电压加到漏极或源极，其中在一处理中加到源极或漏极的电压与使用该控制栅的编程方法一样是可变的。将参照附图来说明用该漏极和源极编程的阈值电压电平和应用相应于该阈值电压电平的参考电压的关系。图12A示出编程的阈值电压电平与所加的与阈值电压电平有关的漏极电压的关系，图12B示出了编程的阈值电压电平与所加的与阈值电压电平有关的源极电压之间的关系，和图12C示出了编程的阈值电压电平与所加的与阈值电压电平有关的参考电流之间的关系。
参见图12A，在以该漏极电压作为一变量的多电平编程中，漏极电压偏移对阈值电压偏移的偏移斜率可表示为一控制栅耦合参量αC对一漏极耦合参量αD的比αD/αC。在二个耦合参量相同的情况下，该斜率为1。
其次，在说明当以该源极电压作为一变量而实施该多电平编程的情况之前，假设在阅读该阈值电压时是参考电压的该源极电压是零。在使用源极电压编程的情况中，存在应当要记住的一个情况，如图12B所示，一阈值电压偏移斜率除源极耦合参量(αs/αc)之外按该FET的源极电压的一反向偏置的效果来计算。如果在该相同的参考电流处该编程被中止，则在当未加源极电压的情况下所出现的阈值电压偏移要小于加有源极电压的情况下所出现的阈值电压偏移。由于在相同的参考电流处该编程中止，而当将一电压加到该源极执行编程所带来的效果与用该源极电压接地并且该参考电流被提高执行编程的情况大约是相同的。在这种情况下，源极电压和阈值电压偏移是非线性的，并成反比。
参见图12C，在以参考电流作为一变量的多电平编程中，该参考电流和阈值电压偏移的变化是成比例的。因此，在这种情况中，使得该阈值电压的差值恒定的多个阈值电压被确定，并且相应于该阈值电压的电流值可通过实验或使用一电路方法来获得。当上述方法被采用时，由于所有的阈值电压和阈值电压之间的差可被确定而不管用于多个单元的单元编程和擦除的周期次数，所以上述方法比反复编程脉冲应用和使用参考电流检验的背景技术更适用于多电平编程。
因为本发明的主题与编程装置无关，所以本发明主题可应用于各种类型的编程装置。如果使用热载流子注入，则源极电压接地，并且由该热载流子注入足以导致编程的正电压被应用作为漏极电压和控制栅电压。在这种情况中，当在漏极和源极之间的作为被监视的一编程电流的电流达到IREF时该编程中止。如果使用隧道效应，则控制栅极施加正电压，和漏极及源极施加等于或小于0V的电压，这样形成足以在电荷存储装置和漏极、源极和沟道区域之间引起隧道效应的电场。在这种情况中，使用的漏极电压高于源极电压，以引起在该漏极和源极之间的电流流动，当被监视的该电流达到IREF时使编程中止。并且，在该漏极和源极是n型杂质区域和衬底是p型半导体的情况中，当负电压加到漏极或源极时，该衬底应施加等于或小于加到该漏极或源极的电压。至此，已对一单个电平和多电平编程方法作了说明。
下面将说明由于本发明的编程方法所导致的擦除状态和编程状态。
在一擦除操作中，可以建立足以在该电荷存储装置和源极、漏极及沟道区域之间的电荷存储装置中擦除所存储的电荷的场的电压被加到该源极、漏极和沟道区域的每一终端，以擦除由隧道效应而朝向该源极、漏极、或沟道区域的电荷。在本发明中可有二个擦除状态。如图13A所示第一擦除状态具有宽的擦除概率密度分布。当低于一用于第二擦除状态的阈值电压的擦除脉冲被用来充分除去来自该单元的电荷存储装置的电荷时呈现第一擦除状态，随着单元退化，擦除概率密度分布变得较宽。如图13A所示第二擦除状态具有很小或无擦除状态，当具有一固定的擦除分布的存储单元的所有阈值电压导致该相同的最小阈值电平VC T,0时呈现第二擦除状态。
为了导致该编程状态，使用了自动检验和编程同时改变加到漏极、或控制栅的电压，或改变在该编程状态中相应于该阈值电压的参考电流。如在图2A中所示的，在通过编程和检验的背景技术编程方法中，虽然由于编程效率随着编程/擦除的次数增加而下降而使该编程/擦除窗口减小，但如图13B所示，与本发明的该编程方法中，该编程/擦除窗口被维持不变而不管该编程效率如何，既使该编程/擦除的次数增加，也具有保持相同的阅读容许限度，因此该单元的寿命变长。
已被说明的本发明的用于对非易失存储器编程的系统和方法具有如下的优点。
首先，当本发明的单一电平编程方法应用于多个存储单元时，所有存储单元变为具有与初始阈值电压分布无关的相同阈值电压。也就是，本发明的该编程方法可以消除由于处理的变化而引起的来自栅极绝缘体厚度和沟道掺杂浓度的阈值电压分布。
其次，当该编程和擦除分别应用于一存储单元时，该编程存储单元总是具有相同的编程阈值电压而与该存储单元的编程/擦除次数无关，从而延长了该存储单元的寿命。
第三，多电平编程可对控制栅、漏极、或源极、或在每一阈值电平的编程中的参考电流实施变化的电压。
第四，因为每一阈值电压电平和相应于该阈值电压电平的控制栅电压或漏极电压是线性关系，并且一阈值电压偏移和控制栅电压偏移是相同的，所以每一电平的阈值电压偏移可以精确地被控制。
第五，通过该非易失存储元件本身而不需采用在来自编程和阅读的同时输送进行编程检验中的分离电路就提供较快的编程。
第六，在擦除一存储的电荷之前不需编程。
第七，多电平编程的精度，即编程电压的误差分布是由偏压简单地准确确定的而与在该非易失存储器的制造中所确定的该电荷存储装置的阈值电压的参量无关。因此，本发明的非易失存储器的每一电平的阈值电压误差分布与编程/擦除的次数无关。即使在一编程期间，一氧化膜捕获的电荷、沟道迁移率、和位线电阻不会导致任何不稳定的操作或不可预料的电因素影响操作。
第八，消除了由于过度擦除和过度编程引起的该单元的不正常工作从而改善了整个芯片的可靠性。
第九，使用加到该存储单元的控制栅、漏极或源极的电压的多电平编程比使用电流的背景技术的多电平编程可对阈值电压电平的间隔进行更为精确的控制。
第十，与使用一参考电流的背景技术的电流控制类型相比较，本发明可执行比背景技术的反复编程和检验更为精确的一多电平编程。
第十一，如果该多电平编程用一点一点地增加控制栅来执行，则低电压和低电流操作是可能的。
第十二，本发明的该编程方法可应用于具有一浮置栅的非易失存储器、在氧化物层和氮化物层之间的交界具有一作为电荷存储装置的一陷阱构成的MONOS非易失存储器或具有一模拟存储系统或一电容器的非易失存储器。
在不违背本发明的精神和范围的前提下本领域的普通技术人员可对本发明的用于编程非易失存储器的系统和方法进行各种修改和变化。因此，所涉及的对本发明的修改和改变均落在权利要求以及其等同物的范围之内

Claims (39)

1．一种用于编程非易失存储器的系统包括：
多个存储单元，每一存储单元具有一场效应晶体管，该晶体管具有一控制栅、一漏极、和源极，以及电荷存储装置；
用于向在每一存储单元中的源极、漏极和控制栅提供与一阈值电平有关的预置电压和装置；
用于监视与每一存储单元中流经一沟道的电流的装置；和
用于当用来监视一电流的装置检测到流经在该存储单元中的该沟道的电流达到一参考电流时中止加到每一存储单元中的源极、漏极和控制栅中的至少一个电压的装置。
2．一种用于编程一非易失存储器的系统包括：
多个存储单元，每一存储单元具有一场效应晶体管，该晶体管具有一控制栅、一漏极、和源极，以及电荷存储装置；
用于向在每一存储单元中的源极、漏极和控制栅提供与多个阈值电平有关的多个阈值电平中的至少一个阈值电平的装置；
用于监视在每一存储单元中流经一沟道的电流的装置；和
用于当用来监视一电流的装置检测到流经在该存储单元中的该沟道的电流达到与该存储单元的多个阈值电平有关的多个参考电流中的至少一个电流时中止加到每一存储单元中的源极、漏极和控制栅中的至少一个电压的装置。
3．一种用于编程一非易失存储器的系统包括：
多个存储单元，每一存储单元具有一场效应晶体管，该晶体管具有一控制栅、一漏极、和源极，以及电荷存储装置；
用于提供加到在多个存储单元中的至少一个所选择的存储单元中的源极、漏极和控制栅的与一特定电平有关的电压的装置；
当用来提供电压的装置提供该电压时用于监视在相同时间流经至少一个所选择的存储单元的一沟道的电流的装置；和
用于当流经每一单元中的该沟道的电流达到与该特定阈值电平有关的多个参考电流中的至少一个参考电流时中止加到所选择的多个存储单元中的至少一个单元的至少一个电压的装置。
4．一种用于编程一非易失存储器的系统包括：
多个存储单元，每一存储单元具有一场效应晶体管，该晶体管具有一控制栅、一漏极和源极，以及电荷存储装置；
用于提供加到在所选择的多个存储单元中的一个存储单元中的源极、漏极和控制栅的与多个阈值电平有关的多个电压中的至少一个电压的装置；
当用来提供电压的装置提供该电压时用来监视在相同时间流经至少一个所选择的存储单元的一沟道的电流的装置；和
用于当流经在每一单元的沟道的电流达到与该特定阈值电平有关多个参考电流中的至少一参考电流时中止提供给多个存储单元的每一存储单元的电压的装置。
5．一种用于将一存储状态改变为一预置的特定状态的非易失存储器编程系统包含：一非易失存储器系统包括：
至少一存储单元，该存储单元具有一源极、一漏极、一控制栅、和用来存储与一特定存储器有关的特定电荷电平的电荷存储装置，该电荷存储装置按照该特定电荷电平与该源极、漏极和控制栅极是处于静态电容关系；
用于向漏极、源极和控制栅提供一电压的装置，该电压可使得电流在至少一存储单元的所选择的单元中的漏极和源极之间的一沟道中流动，足以将该电荷移动到在每一选择单元中的电荷存储装置，并且与特定存储状态有关；
用于在该电荷到每一所选择单元中的电荷存储装置的移动期间监视流经每一单元的沟道的电流的装置；和
用于当监视电流的装置确定流经每一所选择单元中的沟道的电流达到一参考电流时中止该电荷到该电荷存储装置的移动的装置。
6．如权利要求5的系统，其中该电荷存储装置包括至少一个浮置栅。
7．如权利要求5的系统，其中该电荷存储装置包括一氧化层和一氮化层的界面。
8．如权利要求5的系统，其中该存储单元包括该电荷存储装置存在于至少在源极和漏极之间的一部分沟道上。
9．如权利要求5的系统，其中该存储单元包括存在在该电荷存储装置一侧或之下的控制栅。
10．如权利要求5的系统，其中用于监视一电流的装置也监视该电荷存储装置的一电压。
11．如权利要求5的系统，其中用于监视一电流的装置监视在该电荷存储装置中所存储的至少一电荷电平。
12．如权利要求5的系统，其中用于监视一电流的装置监视由该电荷存储装置所引起的在源极和漏极之间的沟道中的电荷反型层的导电性。
13．如权利要求5的系统，其中用于监视电流的装置包括一用来将参考电流与在源极和漏极中流动的电流比较的电路。
14．如权利要求5的系统，其中用于监视电流的装置与至少一电压源相连并且与用来改变该存储单元的状态的漏极相连。
15．如权利要求5的系统，其中用于监视电流的装置与至少一电压源相连并且与用来改变该存储单元的状态的源极相连。
16．如权利要求5的系统，其中用于将电压加到该漏极和源极的装置适于向漏极提供一高电压和向源极提供一低电压用来改变该存储单元的状态。
17．如权利要求5的系统，其中在应用之前加到该控制栅的电压被改变。
18．如权利要求5的系统，其中在应用之前加到该漏极的电压被改变。
19．如权利要求5的系统，其中存储在该电荷存储装置中的电荷包括负电荷。
20．如权利要求5的系统，其中电荷到电荷存储装置的移动包括一负电荷向该电荷存储装置的注入。
21．如权利要求5的系统，其中该参考电流具有至少一个相应于在该电荷存储装置中存储的至少一电荷的固定电流值。
22．如权利要求5的系统，其中该参考电流包括一阈值电流值。
23．如权利要求5的系统，其中用于中止电荷向该电荷存储装置移动的装置中止加到源极、漏极和控制栅的至少一电压。
24．一种非易失存储器编程系统包含：一非易失存储系统包括：
至少一个电可编程存储单元，每一单元具有一源极、一漏极、一控制栅和用来存储与多个存储单元状态有关的多个电荷电平的电荷存储装置，该多个电荷电平控制在源极和漏极之间所存在的一沟道中流动的电流，该电荷存储装置与该源极、漏极和控制栅是静态电容关系；
用于将电压分别加到在至少一个存储单元的每个所选择单元中的漏极、源极和控制栅的装置，该电压适于导致一电荷朝向在至少一存储单元的每一所选择单元中的电荷存储装置移动并且线性地比例于多个阈值电压；
用于当存在该电荷朝向在每一所选择单元中的电荷存储装置移动时监视电流的装置；和
当监视电流的装置发现流经在每一所选择单元中的沟道的电流达到一参考电流时用于中止该电荷朝向该电荷存储装置移动的装置，
由此该存储单元的状态变化到相应于多个阈值电压的多个电荷状态。
25．一种用来编程一非易失存储器的系统包括：
一存储单元，具有一源极、一漏极、一控制栅以及以静态电容关系连接到该源极、漏极和控制栅的电荷存储装置；
用来向该源极、漏极和控制栅提供电压的装置，该电压适于导致电流在漏极和源极之间的一沟道中流动和电荷朝向该电荷存储装置移动；和
当与加到该控制栅的电压有关的一电荷量和在相同时间在该电荷存储装置中所存储的被监视的一参考电流具有应用到该漏极、源极和控制栅的电压时用于中止该电荷朝向该电荷存储装置移动的装置。
26．如权利要求25的系统，其中在该存储单元中的电荷存储装置是易失性的。
27．一种用于编程一非易失存储器的系统包括：
一存储器阵列，该阵列具有多个存储单元，每一存储单元具有一源极、一漏极、一控制栅，和以静态电容关系连接到该源极、漏极和控制栅的电荷存储装置；和
当线性地比例于多个阈值电压的电压加到在该存储器阵列中的多个存储单元中的漏极、源极和控制栅时，用于监视被变化到相应于多个阈值电压的多个电荷状态中的一个状态的在该存储单元中的电荷存储装置中所存储的电荷量，以中止电荷朝向该电荷存储装置移动的装置，
由此编程具有多个存储状态。
28．一种使用用于一非易失存储器的编程系统的编程方法，该非易失存储器包括有非易失存储单元，每一非易失存储单元具有一漏极、一源极、一控制栅，和以静态电容关系与该源极、漏极和控制栅相连接的一电荷存储装置，该电荷存储装置通过在该电荷存储装置中所存储的电荷用于控制在该源极和漏极之间的一沟道中流动的电流，该编程方法包括步骤：
将电压加到漏极、源极和控制栅，该电压与预置的阈值电压有关并且足以导致电荷朝向该电荷存储装置移动；
监视在源极和漏极之间的该沟道中流动的电流；和
当监视到在该沟道中流动的电流达到相应于一预置阈值电压的参考电流时中止加到该源极、漏极和控制栅极中的至少一个电压。
29．一种使用于一非易失存储器的编程系统的编程方法，该非易失存储器包括有多个非易失存储单元，每一存储单元具有一源极、一漏有、一控制栅、和以静态电容关系连接到该源极、漏极和控制栅的一电荷存储装置，用于通过在该电荷存储装置中存储的电荷控制在该源极和漏极之间的一沟道中流动的电流，该编程方法包括有步骤：
将电压加到在所选择的多个非易失存储单元中的至少一个存储单元中的漏极、源极和控制栅，该电压是与预置阈值电压有关；和
当监视到在多个非易失存储单元的至少所选择的一个存储单元的源极和漏极之间的该沟道中所流动的电流达到一相应于预置阈值电压的参考电流时中止加到该源极、漏极和控制栅的至少一个电压。
30．一种使用于一非易失存储器的编程系统的编程方法，该非易失存储器包括有多个非易失存储单元，每一存储单元具有一源极、一漏极、一控制栅，和以静态电容关系连接到该源极、漏极和控制栅的一电荷存储装置，用于通过在该电荷存储装置中存储的电荷控制在该源极和漏极之间的一沟道中流动的电流，该编程方法包括有步骤：
将与多个阈值电平有关的多个电压中的至少一个电压加到多个非易失存储单元所选择的至少一个存储单元中的漏极、源极和控制栅并且将固定电压加到该漏极、源极和控制栅中的其中二个电极；
监视在至少所选择的一个存储单元中的该沟道中所流经的电流；和
当监视到在该非易失存储单元中所选择的至少一个存储单元中的该沟道中所流经的电流达到一参考电流时中止在该至少一个所选的存储单元中所加给源极、漏极和控制栅的至少一个电压。
31．一种使用于一非易失存储器的编程系统的编程方法，该非易失存储器包括有关多个非易失存储单元，每一存储单元具有一源极，一漏极、一控制栅、和以静态电容关系连接到该源极、漏极和控制栅的一电荷存储装置，用于通过在该电荷存储装置中存储的电荷控制在该源极和漏极之间的一沟道中流过的电流，该编程方法包括步骤：
将电压分别加到该源极、漏极和控制栅，该电压适用于编程；
监视流经该沟道的电流；和
当监视到在该沟道中流经的电流达到相应于多个阈值电平的多个参考电流电平中的一参考电流电平时中止加到该源极、漏极和控制栅极的至少一个电压。
32．一种使用于一非易失存储器的编程系统的编程方法，该非易失存储器包括多个非易失存储单元，每一存储单元具有一源极、一漏极、一控制栅，和以静态电容关系连接到该源极、漏极和控制栅极的一电荷存储装置，用来通过在该电荷存储装置中存储的电荷控制在该源极和漏极之间的一沟道中流过的电流，该编程方法包括步骤：
将电压分别加到在多个非易失存储单元中所选择的至少一个存储单元中的该漏极、源极和控制栅，该电压适用于编程；
监视在所选择的非易失存储单元中的至少一个存储单元中的该沟道中流经的电流；和
当监视到在该非易失存储单元中所选择的至少一个存储单元中的该沟道中所流经的电流达到相应于多个阈值电平的多个参考电流电平中的至少一个参考电流电平时中止加到该源极、漏极和控制栅的至少一个电压。
33．一种使用于一非易失存储器的编程系统的编程方法，该非易失存储器包括多个非易失存储单元，每一存储单元具有一源极、一漏极、一控制栅、和以静态电容关系连接到该源极、漏极和控制栅极的一电荷存储装置，用来通过在该电荷存储装置中存储的电荷控制在该源极和漏极之间的一沟道中流过的电流，该编程方法包括步骤：
将相应于多个阈值电平的多个电压中的至少一个电压分别加到在多个非易失存储单元中所选择的至少一个存储单元中的该漏极、源极和控制栅；和
当监视到在该非易失存储单元中所选择的至少一个存储单元中的该沟道中所流经的电流达到相应于多个阈值电平的多个参考电流电平中的至少一个参考电流电平时中止加到该源极、漏极和控制栅的至少一个电压。
34．一种使用于非易失存储器的编程系统的编程方法，该编程系统能够选择一单元，该非易失存储器有一包括两个或两个以上存储单元的存储器阵列，每一存储单元具有一含有一控制栅、一漏极和一源极的场效应晶体管，和以静态电容关系与该控制栅、漏极、和源极相连的一电荷存储装置，以根据在该电荷存储装置中所存储的电荷量确定该存储单元的一阈值电压，该方法包括步骤：
设置与多个阈值电压成线性比例的电压；
将与多个阈值电压成线性比例的电压加到所选择的多个存储单元中的至少一个存储单元中的控制栅、源极和漏极中的一个电极并且将适于编程的固定电压加到该控制栅、源极和漏极的其中二个电极；和
当流经每个所选择单元的一沟道的电流达到一参考电流时中止每一单元的编程，由此编程所选择的单元。
35．一种使用于非易失存储器的编程系统的编程方法，该编程系统能够选择一单元，该非易失存储器包括一包含有多个存储单元的存储器阵列，每一存储单元包括有具有一控制栅、漏极和源极的一场效应晶体管，以及以静态电容关系与该控制栅、漏极、和源极相连的一电荷存储装置，该方法包括有步骤：
设置与多个阈值电压成线性比例的电压；
将与多个阈值电压成线性比例的至少一个电压加到所选择的多个存储单元中的至少一个存储单元中的一个控制栅；和
当监视到在该所选择单元中的电荷存储装置达到与相应于加到该控制栅的电压的一阈值电压有关的一电荷电平时中止每一单元的编程，由此，编程该所选择单元。
36．一种使用于非易失存储器的编程系统的编程方法，该编程系统能够选择一单元，该非易失存储器包括一包含有多个存储单元的存储器阵列，每一存储单元包括有一具有一控制栅、漏极和源极的一场效应晶体管，以及以静态电容关系与该控制栅、漏极、和源极相连的一电荷存储装置，该方法包括有步骤：
设置与多个阈值电压成线性比例的电压以及在与该多个阈值电压有关的存储单元中的源极和漏极中流动的固定电流值；和
将与多个阈值电压成线性比例的电压加到在多个存储单元中所选择的单元的控制栅并且使用该固定电流值中止每一单元的编程，由此编程该所选择单元。
37．一种使用于非易失存储器的编程系统的编程方法，该编程系统能够选择一单元，该非易失存储器包括一包含有多个存储单元的存储器阵列，每一存储单元包括有一具有控制栅、漏极和源极的一场效应晶体管，以及以静态电容关系与该控制栅、漏极和源极相连的一电荷存储装置，该方法包括有步骤：
设置与多个阈值电压成线性比例的电压以及在与该多个阈值电压有关的存储单元中的源极和漏极中流动的固定电流值；和
将与多个阈值电压成线性比例的电压加到在多个存储单元的所选择单元中的源极、漏极和控制栅并且使用该固定电流值中止每一单元的编程，从而编程该所选择单元。
38．一种使用于非易失存储器的编程系统的编程方法，该编程系统能够选择一单元，该非易失存储器包括一包含有多个存储单元的存储器阵列，每一存储单元包括有一具有一控制栅、漏极和源极的一场效应晶体管，以及以静态电容关系与该控制栅、漏极和源极相连的一电荷存储装置，该方法包括有步骤：
设置与多个阈值电压有关的在该存储单元中的源极和漏极中流动的多个电流值；和
将与多个阈值电压成线性比例的电压加到在多个存储单元的所选择单元中的源极、漏极和控制栅并且使用该固定电流值中止每一单元的编程，由此编程该所选择单元。
39．一种使用于非易失存储器的编程系统的编程方法，该编程系统能够选择一单元，该非易失存储器包括一包含有多个存储单元的存储器阵列，每一存储单元包括有一具有一控制栅、漏极和源极的一场效应晶体管，以及以静态电容关系与该控制栅、漏极和源极相连的一电荷存储装置，该方法包括有步骤：
将与多个阈值电压有关的电压加到在多个存储单元中所选择单元的源极、漏极和控制栅；和
使用与特定阈值电压有关的一参考电流中止每一单元的编程，由此编程该所选择的单元。
CNB981240976A 1997-12-31 1998-12-30 用于编程非易失存储器的方法 Expired - Fee Related CN1271637C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019970080701A KR100327421B1 (ko) 1997-12-31 1997-12-31 비휘발성 메모리 소자의 프로그램 시스템 및 그의 프로그램 방법
KR80701/97 1997-12-31

Publications (2)

Publication Number Publication Date
CN1232271A true CN1232271A (zh) 1999-10-20
CN1271637C CN1271637C (zh) 2006-08-23

Family

ID=19530414

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981240976A Expired - Fee Related CN1271637C (zh) 1997-12-31 1998-12-30 用于编程非易失存储器的方法

Country Status (6)

Country Link
US (1) US6097639A (zh)
JP (1) JPH11260080A (zh)
KR (1) KR100327421B1 (zh)
CN (1) CN1271637C (zh)
DE (1) DE19860506B4 (zh)
TW (1) TW455837B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100367411C (zh) * 2002-12-04 2008-02-06 夏普株式会社 半导体存储装置和存储单元的写入以及擦除方法
CN1720586B (zh) * 2002-12-05 2011-05-18 桑迪士克股份有限公司 多状态存储器的智能检验
CN102237129A (zh) * 2010-04-29 2011-11-09 台湾积体电路制造股份有限公司 内存装置与静态随机存取内存装置
CN102254572A (zh) * 2010-05-17 2011-11-23 力旺电子股份有限公司 写入并同时验证非易失性存储单元的方法
CN107644659A (zh) * 2016-07-21 2018-01-30 中芯国际集成电路制造(上海)有限公司 一种多时序可编程存储器及电子装置

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL125604A (en) 1997-07-30 2004-03-28 Saifun Semiconductors Ltd Non-volatile electrically erasable and programmble semiconductor memory cell utilizing asymmetrical charge
US6275415B1 (en) * 1999-10-12 2001-08-14 Advanced Micro Devices, Inc. Multiple byte channel hot electron programming using ramped gate and source bias voltage
JP4057756B2 (ja) * 2000-03-01 2008-03-05 松下電器産業株式会社 半導体集積回路
US6396741B1 (en) * 2000-05-04 2002-05-28 Saifun Semiconductors Ltd. Programming of nonvolatile memory cells
US6490204B2 (en) 2000-05-04 2002-12-03 Saifun Semiconductors Ltd. Programming and erasing methods for a reference cell of an NROM array
US6233175B1 (en) * 2000-10-21 2001-05-15 Advanced Micro Devices, Inc. Self-limiting multi-level programming states
TW577082B (en) * 2000-12-15 2004-02-21 Halo Lsi Inc Fast program to program verify method
US6738289B2 (en) * 2001-02-26 2004-05-18 Sandisk Corporation Non-volatile memory with improved programming and method therefor
US6584017B2 (en) 2001-04-05 2003-06-24 Saifun Semiconductors Ltd. Method for programming a reference cell
US6717847B2 (en) * 2001-09-17 2004-04-06 Sandisk Corporation Selective operation of a multi-state non-volatile memory system in a binary mode
US6643169B2 (en) * 2001-09-18 2003-11-04 Intel Corporation Variable level memory
US6643181B2 (en) 2001-10-24 2003-11-04 Saifun Semiconductors Ltd. Method for erasing a memory cell
JP2003203488A (ja) * 2001-12-28 2003-07-18 Mitsubishi Electric Corp 不揮発性半導体メモリ
US7190620B2 (en) * 2002-01-31 2007-03-13 Saifun Semiconductors Ltd. Method for operating a memory device
US6975536B2 (en) * 2002-01-31 2005-12-13 Saifun Semiconductors Ltd. Mass storage array and methods for operation thereof
US6700818B2 (en) * 2002-01-31 2004-03-02 Saifun Semiconductors Ltd. Method for operating a memory device
US6917544B2 (en) 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
JP2004055012A (ja) * 2002-07-18 2004-02-19 Renesas Technology Corp 不揮発性半導体メモリ
US6826107B2 (en) 2002-08-01 2004-11-30 Saifun Semiconductors Ltd. High voltage insertion in flash memory cards
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
US6925011B2 (en) * 2002-12-26 2005-08-02 Micron Technology, Inc. Programming flash memories
US6967896B2 (en) 2003-01-30 2005-11-22 Saifun Semiconductors Ltd Address scramble
US7178004B2 (en) 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
US7630237B2 (en) * 2003-02-06 2009-12-08 Sandisk Corporation System and method for programming cells in non-volatile integrated memory devices
US7142464B2 (en) * 2003-04-29 2006-11-28 Saifun Semiconductors Ltd. Apparatus and methods for multi-level sensing in a memory array
WO2005094178A2 (en) 2004-04-01 2005-10-13 Saifun Semiconductors Ltd. Method, circuit and systems for erasing one or more non-volatile memory cells
US7366025B2 (en) * 2004-06-10 2008-04-29 Saifun Semiconductors Ltd. Reduced power programming of non-volatile cells
JP4649156B2 (ja) * 2004-09-28 2011-03-09 シチズンホールディングス株式会社 半導体装置およびそのデータ書き込み方法
US7638850B2 (en) 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
US8053812B2 (en) 2005-03-17 2011-11-08 Spansion Israel Ltd Contact in planar NROM technology
US7274597B2 (en) 2005-05-31 2007-09-25 Infineon Technologies Flash Gmbh & Co. Kg Method of programming of a non-volatile memory cell comprising steps of applying constant voltage and then constant current
US8400841B2 (en) 2005-06-15 2013-03-19 Spansion Israel Ltd. Device to program adjacent storage cells of different NROM cells
US7656710B1 (en) 2005-07-14 2010-02-02 Sau Ching Wong Adaptive operations for nonvolatile memories
EP1746645A3 (en) 2005-07-18 2009-01-21 Saifun Semiconductors Ltd. Memory array with sub-minimum feature size word line spacing and method of fabrication
US7668017B2 (en) 2005-08-17 2010-02-23 Saifun Semiconductors Ltd. Method of erasing non-volatile memory cells
US7366013B2 (en) * 2005-12-09 2008-04-29 Micron Technology, Inc. Single level cell programming in a multiple level cell non-volatile memory device
US7808818B2 (en) 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
US8253452B2 (en) 2006-02-21 2012-08-28 Spansion Israel Ltd Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same
US7692961B2 (en) 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US7760554B2 (en) 2006-02-21 2010-07-20 Saifun Semiconductors Ltd. NROM non-volatile memory and mode of operation
US7701779B2 (en) 2006-04-27 2010-04-20 Sajfun Semiconductors Ltd. Method for programming a reference cell
KR100806792B1 (ko) * 2006-09-01 2008-02-27 동부일렉트로닉스 주식회사 Ｓｏｎｏｓ 플래시 소자의 문턱전압 계측 방법
JP5184310B2 (ja) * 2008-11-17 2013-04-17 ルネサスエレクトロニクス株式会社 不揮発性半導体メモリ装置
JP2010267368A (ja) * 2009-04-17 2010-11-25 Semiconductor Energy Lab Co Ltd 半導体記憶装置
US8369154B2 (en) 2010-03-24 2013-02-05 Ememory Technology Inc. Channel hot electron injection programming method and related device
US8467245B2 (en) 2010-03-24 2013-06-18 Ememory Technology Inc. Non-volatile memory device with program current clamp and related method
KR102535414B1 (ko) 2016-05-17 2023-05-24 에스케이하이닉스 주식회사 균일한 프로그램 특성을 갖도록 하는 이피롬 메모리 장치 및 그 이피롬 메모리 장치의 프로그램 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5043940A (en) * 1988-06-08 1991-08-27 Eliyahou Harari Flash EEPROM memory systems having multistate storage cells
US5268870A (en) * 1988-06-08 1993-12-07 Eliyahou Harari Flash EEPROM system and intelligent programming and erasing methods therefor
US5422842A (en) * 1993-07-08 1995-06-06 Sundisk Corporation Method and circuit for simultaneously programming and verifying the programming of selected EEPROM cells
GB9423036D0 (en) * 1994-11-15 1995-01-04 Sgs Thomson Microelectronics An integrated circuit memory device
KR100192430B1 (ko) * 1995-08-21 1999-06-15 구본준 비휘발성 메모리 및 이 비휘발성 메모리를 프로그램하는 방법
KR0172831B1 (ko) * 1995-09-18 1999-03-30 문정환 비휘발성 메모리를 프로그램하는 방법
KR100223868B1 (ko) * 1996-07-12 1999-10-15 구본준 비휘발성 메모리를 프로그램하는 방법
US5814854A (en) * 1996-09-09 1998-09-29 Liu; David K. Y. Highly scalable FLASH EEPROM cell
KR100232190B1 (ko) * 1996-10-01 1999-12-01 김영환 비휘발성 메모리장치

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100367411C (zh) * 2002-12-04 2008-02-06 夏普株式会社 半导体存储装置和存储单元的写入以及擦除方法
CN1720586B (zh) * 2002-12-05 2011-05-18 桑迪士克股份有限公司 多状态存储器的智能检验
CN102237129A (zh) * 2010-04-29 2011-11-09 台湾积体电路制造股份有限公司 内存装置与静态随机存取内存装置
CN102237129B (zh) * 2010-04-29 2013-08-28 台湾积体电路制造股份有限公司 内存装置与静态随机存取内存装置
CN102254572A (zh) * 2010-05-17 2011-11-23 力旺电子股份有限公司 写入并同时验证非易失性存储单元的方法
CN107644659A (zh) * 2016-07-21 2018-01-30 中芯国际集成电路制造(上海)有限公司 一种多时序可编程存储器及电子装置
CN107644659B (zh) * 2016-07-21 2020-08-18 中芯国际集成电路制造(上海)有限公司 一种多时序可编程存储器及电子装置

Also Published As

Publication number Publication date
DE19860506A1 (de) 1999-07-08
US6097639A (en) 2000-08-01
DE19860506B4 (de) 2006-03-23
JPH11260080A (ja) 1999-09-24
TW455837B (en) 2001-09-21
CN1271637C (zh) 2006-08-23
KR100327421B1 (ko) 2002-07-27
KR19990060474A (ko) 1999-07-26

Similar Documents

Publication Publication Date Title
CN1232271A (zh) 用于编程非易失存储器的系统和方法
CN1104010C (zh) 一种用来对非易失存储单元编程的方法
CN1119835C (zh) 对非易失性存贮器编程的方法
JP3863921B2 (ja) フローティングゲートメモリのプログラミング方法
CN1119813C (zh) 非易失存储器器件
US20080291723A1 (en) Source biasing of nor-type flash array with dynamically variable source resistance
JPH09162314A (ja) 不揮発性半導体記憶装置および記憶方法
CN1647213A (zh) 动态参考编程的算法
CN114303199A (zh) 通过限制擦除和编程之间的时间间隙来提高模拟非易失性存储器中的读取电流稳定性的方法
CN108122581B (zh) 用于减少存储器操作时间的方法以及非易失性存储器设备
CN101034589A (zh) 在非易失性存储元件中减少编程干扰的装置及其方法
CN1702867A (zh) 半导体存储器件
WO1996019810A1 (en) Method for tightening vt distribution of 5 volt-only flash eeproms
CN102509559B (zh) 一种提高非挥发性快闪存储器高密度存储特性的操作方法
CN1255813C (zh) 用来在浮置栅存储器装置中产生隧道电流的调节电压供给电路
US6970384B2 (en) Programming method of flash memory device
US7251167B2 (en) Method for programming multi-level nitride read-only memory cells
CN1949520A (zh) 操作电荷捕捉非易失性存储器的方法及装置
CN112037838B (zh) 一种用于存储器阵列的新编程方法及监控电路
EP3281203A1 (en) System and method for programming split-gate, non-volatile memory cells
CN116364158A (zh) 存储器存储元件及闪速存储器的写入方法
KR19980020906A (ko) 노어형 플래쉬 메모리 장치의 소거 방법
CN106782651A (zh) 一种闪存的擦除方法
WO2016164229A1 (en) System and method for programming split-gate, non-volatile memory cells
CN1949516A (zh) 操作串联排列的非易失性存储单元的方法及装置(一)

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060823

Termination date: 20151230

EXPY Termination of patent right or utility model