CN1104010C - 一种用来对非易失存储单元编程的方法 - Google Patents

一种用来对非易失存储单元编程的方法 Download PDF

Info

Publication number
CN1104010C
CN1104010C CN96102818A CN96102818A CN1104010C CN 1104010 C CN1104010 C CN 1104010C CN 96102818 A CN96102818 A CN 96102818A CN 96102818 A CN96102818 A CN 96102818A CN 1104010 C CN1104010 C CN 1104010C
Authority
CN
China
Prior art keywords
voltage
added
programming
memory cell
nonvolatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN96102818A
Other languages
English (en)
Other versions
CN1146052A (zh
Inventor
崔雄林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FIDELIX CO.,LTD.
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of CN1146052A publication Critical patent/CN1146052A/zh
Application granted granted Critical
Publication of CN1104010C publication Critical patent/CN1104010C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3486—Circuits or methods to prevent overprogramming of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5624—Concurrent multilevel programming and programming verification

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种对具有控制栅、浮动栅、漏极、源极、和漏极和源极间沟道区域的非易失存储单元编程方法，其包含步骤为将第一电压加到控制栅在沟道区域中形成反型层；改变第一电压对存储单元的至少二个阈值电平编程；将第二电压加到漏极和将第三电压加到源极，第二电压大于第三电压；对至少二个阈值电平编程期间监控流经漏极和源极间的电流；监控电流达到予置的参考电流时终止第一电压、第二电压和第三电压的任一个以中止该至少二个阈值电平的编程。

Description

一种用来对非易失存储 单元编程的方法
本发明涉及用于对一存储器编程的方法，特别涉及用于对一非易失半导体存储器编程的方法。
通常，诸如电擦除和可编程只读存储器(EEPROMs)和快速EEP-ROMs之类的非易失半导体存储器是指每比特具有过度价格的大容量存贮介质。为了寻找解决上述问题的方法，目前在多比特单元上开展了研究。
一非易失存储器的封装密度相应于在一对一的基础上的存储单元的数。在单个存储单元中一多比特单元至少存贮二个数据比特，因而无须减小一存储单元尺寸而在该相同芯片面积中就可显著地增加该数据的存贮封装密度。
为了配置该多比特单元，对于每个存储单元必须对多于三个的阈值电压电平进行编程。例如，为了使每个单元存贮二个数据比特，各个单元通过四个阈值电平等级(即，22＝4)变为可编程。其结果，该四个阈值电平等级逻辑地相应于各自逻辑状态00、01、10和11。
在上述多电平编程中，关键是各个阈值电压电平具有约为0.5V的统计学分布。因此，通过精确地调整该各自的阈值电平使该分布值减小时，考虑到每个单元的比特数要增加下，可使更多个电平编程。
为了减小上述电压分布，在该编程中通常使用用来反复地编程和检验的技术。在该项技术中，一系列电压脉冲加到一单元上以在一所期望的阈值电平上对一非易失存储单元进行编程。在两个各自的电压脉冲之间，有一读出过程来检验该单元是否达到该所期望的阈值电平。在检验期间，当所检验的阈值电平值达到了该所期望的电平值时，该编程过程中止。
在用来反复地编程和检验的系统中，由于编程电压脉冲宽度而难以减小该阈值电平的误差分布。此外，反复地编程和检验的算法需要一附加的电路，因而增加了一芯片的周围电路面积。另外，这种方法还增加了编程时间。
为了消除上述缺点，SunDisk公司的R.Cernea提出了一种同时编程和检验技术(美国专利No.5422842)。图1A示出了Cernea的EEP-ROM的符号和电路图。  该EEPROM单元包括一控制栅1、一浮动栅2、一源极3、一沟道区域4、和一漏极5。
当一足以导致编程的电压加到控制栅1和漏极5时，在漏极5和源极3之间有一电流流通。该电流与所给的参考电流相比较，当该电流等于或小于该参考电流时产生一编程完成信号。这个过程如图1B所示。
在这种技术中，当编程时该编程状态在同一时间自动地被检验以稍微地抵消反复地编程和检验的缺点。然而，加到该存储单元的控制栅1的阈值电压电平未被调整。
美国专利No.5043940中Harari通过改变相应于各自电平参考电流来执行多电平编程。如图1B所示，用来检验的该参考电流并不是明显地或线性地涉及一单元的阈值电压。因此，在该电流控制方法中，多电平不可能被直接地和有效地控制。
因而，本发明是针对于一种用来对一非易失存储器编程的方法，这种方法实质上消除了由于有关技术的限制和缺点所产生的一个或多个问题。
本发明的一个目的是提供一种在执行两个电平或多个电平的编程期间能够同时地检验阈值电平的用于对一非易失存储器编程的方法。
本发明的另一个目的是提供一种在执行两个电平或多个电平的编程期间用来随着加到一控制栅的电压而调整各自阈值电平的用于对一非易失存储器编程的方法，在该方法中各自的阈值电平和相应于各自的阈值电平而加到该控制栅的电压是线性的。
本发明的另外的特性和优点将在下面的说明中予以说明，根据该说明将使这些特性和优点变得更为清楚，或通过本发明的实践而得以了解。本发明的目的和其它的优点将通过在所给出的说明书和其权利要求以及附图中所指出的详细的结构将以实现和得到。
为了实现根据本发明目的的这些和其它的优点，作为具体实例并概括地描述了所提供的一种用来对具有一控制栅、一浮动栅、一漏极、一源极、和安置在该漏极和该源极之间的一沟道区域的非易失存储单元编程的方法，该方法包含步骤：将在存储器单元的至少两个阈值电平编程期间相应于每个阈值电平编程进行变化的第一电压加到该控制栅；将第二电压加到该漏极和将第三电压加到该源极，该第二电压大于第三电压；在对至少二个阈值电平编程期间监控流经漏极和源极之间的电流；和当该被监控电流达到予置参考电流时终止第一电压、第二电压、和第三电压中的任一电压从而中止对该至少二个阈值电平的编程，其中，一旦该第一电压和第二电压施加到控制栅和漏极，适合阈值电平编程的一电压就加到浮动栅，并且在该沟道区域中形成一反型层；和其中，该第一电压相对于该存储单元的至少两个阈值电平是线性变化的。
根据本发明的诸如一EEPROM单元的一非易失存储单元包括一控制栅、一浮动栅、一漏极、一源极和安置在该漏极和源极之间的一沟道区域。本发明的最佳编程方法是通过为了对该EEPROM单元编程而在对该控制栅的至少二个阈值电平编程期间提供一相应于各自的阈值电平而变化的第一电压并在该沟道区域形成一反型层来执行的。之后，第二电压和第三电压被分别加到该漏极和源极，其中加到漏极的电压高于加到源极的电压。然后，当对该EEPROM单元的各自的阈值电平编程时监控流经该漏极和源极之间的电流，并为了当该被监控的电流达到一目前参考电流时中止该编程而终止所提供的分别加到该控制栅、漏极和源极的第一电压、第二电压和第三电压之中的任一电压。
应了解的是前面的一般说明和下面的详细说明是典型示范性的和解释性的说明，并作为对所要求的发明的进一步说明。
该附图提供了对本发明的进一步了解，它结合说明书构成本说明书的一部分对本发明的实施例进行图解并同说明书一起解释本发明的原理。图中：
图1A是一般的非易失存储单元的电路图；
图1B是说明图1A的非易失存储单元的自动检验编程原则的图示；
图2是说明根据本发明的一实施例所使用的一电流检测的编程方法的图；
图3A至3G是图2的各个结点的波形图；
图4是根据本发明的一最佳实施例的二个电平或多个电平编程过程的一流程图；
图5A是以电容来表示的图1A中所示的该非易失存储单元的一等效电路图；
图5B是被编程的阈值电平和相应控制栅电压之间的关系图；和
图5C是对于各个电平的从该编程开始到编程完成为止漏极电流变化的曲线。
现在参照在附图中所示出的例子详细说明本发明的最佳实施例。
图2示出了用来描述根据本发明的一编程方法的一非易失存储器件的构型。如图2所示该非易失存储器件包含有第一电压源6、第二电压源7、第三电压源8、电流检测器9和EEPROM单元10。Ps表示一自外部提供的编程开始信号，和VST示一编程中止信号。图1A示出了该EEPROM单元10的最普通的结构。换句话说，诸如一简单的层叠栅和一分离沟道结构之类的各种类型的典型非易失存储单元在一可使用编程模式中可被简化其结果和图1A所示的结构。
为了在一多电平编程中对第i个阈值电平编程而将第一电压源6的电压VC，i(这里，i＝0，1，2，……和n-1)加到EEPROM单元10的控制栅1。因此，对于每个电平电压VC，i具有一不同的值。第二电压源7将一电压VD提供给漏极5和第三电压源8将一电压VS提供给源极3。这里，任何值都可被提供作为电压VS，但是为了说明方便起见，假定电压VS是地电平。
ID，i(t)表示流经漏极5的一电流。电流检测器9具有一参考电流值IREF’并且在对第i个阈值电平编程期间当流经漏极5的电流ID，i(t)达到参考电流IREF时则产生编程中止信号VST。
时间tp，i表明了对第i个阈值电平编程的结束时间。这时，通过使用根据本发明的编程方法的EEPOM单元10的一电特性来确定电流检测器9的参考电流IREF。
当漏极5的电流ID，i(t)被重新规定时，漏极电流ID，i(t)取决于时间。电流值ID，i(t)表示在对第i个电平编程期间由在浮动栅2上的电压VF，i(t)所触发的在漏极5上的电流值。该电流ID，i(t)在该编程的开始期间是一最大值并随着编程过程而减小。当它减小到低于电流检测器9的参考电流IREF时，自电流检测器9产生编程中止信号VST。
在上述条件下，将参照图3和4来说明二个电平或多个电平的编程过程。图3A至3G示出了在图2的各个结点上的波形，图4示出了根据本发明的二个电平或多个电平编程过程的流程图。下面对于根据本发明的图2的EEPROM单元10的编程将结合图4的流程图作详细描述。
为了对EEPROM单元10编程和在沟道区域4中构成一反型层，在对至少二个阈值电平编程期间应于每个阈值电平编程而变化的第一电压被加到控制栅1，并且第二电压和第三电压被分别加到漏极5和源极3，加到漏极5的电压大于加到源极3的电压。然后，当对EEP-ROM单元10的各自的阈值电平编程时监控在漏极5和源极3之间流经的电流，并当该电流达到一预置的参考电流时终止分别加到控制栅1、漏极5和源极3的第一、第二和第三电压之中的任一个电压以中止该编程。
在下面将对这种方法作详细介绍。假定在执行该编程之前一相应的单元是处于一被擦除状态之下。这里，该擦除状态表示它处于最低电平零电平的状态。还假定浮动栅FET具有在-P型基片上的一n型沟道结构。
首先，如图3A所示，当编程开始信号Ps被外加地提供用于二个电平或多个电平编程时，为了对第i个电平编程将电压VC，i加到控制栅1上。当图3A的编程开始信号Ps被提供时，图3B所示的由第一电压源6提供的电压VC，i和由第二电压源7提供的电压VD被分别加到控制栅1和漏极5。
在这种操作中，为了对第i个阈值电平编程，向浮动栅2提供电子。这里，可使用任何编程机构向浮动栅2提供电荷，但是通常不是使用热载流子注射就是使用隧道效应机构。
在分别向控制栅1和漏极5提供了电压VC，i和VD之后，电流检测器9转向去监控在浮动栅2上的电压变化。一旦电压VC，i和VD加到控制栅1和漏极5，如图3C所示，用于对第i个阈值电平编程的电压VF，i(t)将被加到浮动栅2之上，并且在该FET的沟道区域4中形成反型层。实际上，由于源极3、漏极5和沟道区域4是设置在一半导体基片上(未示出)，所以一旦该反型层形成则该电流就通过沟道区域4从漏极5流向源极3。此时，电流ID，i(t)流到漏极5，如图3D所示该电流在开始时间为最大，并且电子被注射进入浮动栅2，随着该编程的进展该浮动栅电压下降，这样使得电流ID，i(t)也下降。
如上所述，在对第i个阈值电平编程期间，电流检测器9监控漏极电流ID，i(t)。如图3D所示当被监控的值达到参考电流IREF时，对第i个阈值电平编程被认为完成并如图3E所示输出编程中止信号VST。这里，所描述的电流检测器9监控电流ID，i(t)，实际上如图3C和3G所示，可以通过在该编程期间监控在浮动栅2上该电压的变化或电荷的数量的变化来描述。
也就是，如图3C所示，当该漏极电流达到参考电流IREF时，该浮动栅电压达到在浮动栅2上相应于参考电流IREF的一参考电压VF REF。另外，电流ID，i(t)的监控可以通过对在图2所示的在沟道区域4中所构成的反型层的导电性的监控来描述。
在图2中，编程中止信号VST提供到第一和第二电压源6和7，并且响应于编程中止信号VST第一和/或第二电压源6和7中止向控制栅和漏极5提供如图3B所示的电压VC，i和VDo换句话说，在时间t＝tp，i时如果电流ID，i(t)小于参考电流IREF，则第i个阈值电平编程被完成。所以，时间tp，i表示第i个阈值电平编程的时间。
图3F表示用于对第一和第二阈值电平编程的情况在控制栅1上阈值电压VC TH，1，和VC TH，2相对于时间的变化。再有，图3F说明了在该多个电平编程期间按照该电平增长的程度在控制栅1上阈值电压VC TH，1的增长。这是通过在该编程期间增加电压VC，i所得出的。这里，由于相应于各自电平的控制栅电压和阈值电压的变化量不同而使第一和第二电平的编程时间tP，1和tP，2不同。
另一方面，图3G是在第一和第二阈值电平的情况下浮动栅2上的电荷从浮动栅2上的初始电荷量QF，O(○)变化到当第一阈值电平编程完成时的电荷量QF，1(tP，1)和当第二阀值电平编程完成时的电荷量QF，2(tP，2)的曲线。如图3G所示，当浮动栅2的电压VF，1(t)和VF，2(t)(这里t＝tP，1和t＝tP，2)达到浮动栅2上相应于参考电流IREF的参考电压VF REF时，在浮动栅2上该电荷量从初始值QF，O(○)增长到各自的电荷量QF，1(tP，1)和QF，2(tP，2)。
参见图5A，将说明加到控制栅1的电压VC，1和相应电平的阈值电压之间的关系，这是本发明的一个明显的结果。
图5A是由图1A的EEPROM的电容表示的一等效电路图。在图5A中，CC表示控制栅1和浮动栅2之间的电容，CD示漏极5和浮动栅2之间的电容，和CS表示源极(包括该基片)和浮动栅2之间的电容。
这些电容之和CT可表示为：
   CT＝CC+CD+CS    (1)
再有，每个电容的耦合系数被规定为：
   αC＝CC/CT，αD＝CD/CT，αS＝CS/CT    (2)
在图5A中，在编程期间在浮动栅2上的电压通常表示为：
VF(t)＝αCVC+αDVD+αSVS+QF(t)/CT
     ＝αC〔VC-VC TH(t)〕+αDVD+αSVS     (3)这里标号QF(t)表示在时间t在浮动栅2上的电荷量。在编程期间，在控制栅1上的阈值电压VC TH(t)被定义为：
VC TH(t)＝-QF(t)/CC    (4)
换句话说，在等式(4)中VC TH(t)表示在时间t在控制栅1上被量度的一阈值电压漂移。阈值电压漂移VC TH(t)表示在导致该电荷被存贮在浮动栅2之后在控制栅1上所量度的一阈值电压。
还有，在浮动栅2上的阈值电压VF TH是一包含图1的浮动栅2、漏极5和源极3在内的该FET的固有阈值电压。VF TH是在当制造如图1所示的EEPROM单元时由诸如沟道离子注入和栅极隔离层厚度之类的制造条件所确定的。因此，浮动栅2的阈值电压VF TH总是一定的。
但是，控制栅1的阈值电压VF TH是由在浮动栅2上的电荷量QF来确定的。当在浮动栅2上的电压VF(t)达到在浮动栅2上的参考电压VF REF时，各自阈值电平的编程就不得不中止。也就是，这一点相应于漏极5的电流ID(t)达到参考电流IREF的时间，并也相应于该编程完成的时间tp。
因此，当该阈值电平编程完成时浮动栅2的电压VF(tP)为：
VF(tP)＝VE REF＝αC[VC-VC TH(tP)]+αDVD+αSVS    (5)
将等式(5)重新整理，从第一电压源6加到控制栅1的电压VC是：
VC＝VC TH(tP)+[VF REF-αDVD-αSVS]/αC
  ＝VC TH(tP)+V1                                (6)这里：
V1＝[VF REF-αDVD-αSVS ]/αC                   (7)
通过对漏极电压VD、源极电压VS和参考电压VF REF的调整使得值V1被固定在各自电平编程的终止期间，控制栅电压VC和阈值电压偏移VC TH相互之间为线性对应。在用来使V1固定的最简单的方法中，各自的漏极电压VD、源极电压VS和参考电压VF REF相对于各自电平的编程是固定的。
但是，如在等式(5)中所示的，在各自电平编程的终点上漏极电压VD和源极电压VS具有相同的值。换句话说，虽然漏极电压VD和源极电压VS根据该编程时间的不同可以变化，但是上述目的仅仅通过在该编程的终点上允许该两值相等就可以获得。
在等式(7)中，如果耦合系数αD和αS远小于耦合系数αC，则可以忽略涉及耦合系数αD和αS的两项。
在等式(5)中，各自电平的控制栅电压VC值可按照时间而变化。在这种情况下，各自电平的控制栅电压VC的值是各自电平编程的终点的值。
如上所述相对于每个编程电平值V1被强制为恒定值，这样用于第i个阈值电平编程所需的控制栅电压VC，i借助于等式(7)如等式(8)所表示：
VC，i＝VTH，i+V1；(i＝0，1，2，3  ....，n-1)    (8)
由等式(8)可看出，可实现希望被编程的阈值电平和相应于它们所加的控制栅电压具有斜度为1的线性关系。图5B说明了这种结果。这里，从等式(4)还可注意到，浮动栅2的电荷数相应于控制栅电压是线性的。
如上所述因为值V1是恒定的，所以在多电平编程期间加到控制栅1的电压的第i个偏移值ΔVC，i表示为：
         ΔVC，i＝ΔVC TH，i              (9)
根据等式(8)和(9)，当偏移值ΔVC TH，i从擦除状态(即，最低电平)到达在二个电平或多个电平编程期间所确定的各自阈值电平的一个阈值电平时，相应电平的编程被执行以便将由所期望的阈值电平偏移值ΔVC TH，i附加到前面已知的最低电平编程的值VC，0上所获得的一个值加到控制栅电压。然后等待该编程的自动完成。
这里，因为参考电压RF REF是一固定值并且控制栅电压VC，i随着它到达一相应于各自电平的编程而达到一较高电平而增长，所以该漏极电流的初始值ID，i(○)随着它到达该较高值而增长。这个过程在图5C中被表明。再有，各自电平的编程完成点相应于该存储单元的电特性和各自的结点所加的电压而变化。
现在来说明在执行最低电平的编程时用来确定控制栅电压VC，0和参考电流值IREF的一种方法。
首先，如果该被选择的存储单元的所期望的最低电平值VC TH，0、漏极电压VD和源极电压VS被确定，则控制栅电压VC，0和在浮动栅2上的参考电流IREF两个参量保存在等式(7)和(8)之中。这里，因为漏极电压VD和源极电压VS是恒定值，所以参考电压RF REF对应于参考电流值IREF是在一对一的基础上。
该存储单元被调整到所期望的最低电平值VC TH，0，并且将电压VC，0、VD和VS加到该存储单元。然后，被量度的初始漏极电流值ID，0(O)变为参考电流值。这里，确定电压VC，0是考虑到该编程时间和该最大控制栅电压VC，n-1。一旦电压VC，0被确定，该参考电流值可以通过上述方法来获得。该参考电流值还可以利用几种另外方法来量度。
在前述说明中，等式(7)的值V1相对于各自电平的编程是固定的。如果等式(7)的参量被调整去改变用来对各自电平编程的值V1，则如由等式(8)所示控制栅电压VC，i和相应的阈值电压VC TH，i具有一非线性关系。因此，控制栅电压的偏移值和相应的阈值电压的偏移值不相同。在这种情况下，参考电流IREP由对于每个电平的一所期望值作适当地调整以便能够对相应的每个电平的阈值电压编程。要不是因为控制栅电压VC，i和相应的阈值电压VC TH，i具有一非线性关系，它们的关系可以实验的来确定。
另外，在这里所描述的本发明的概念并未涉及对该编程机构的解释。因此，本发明的概念的实现可适用于由等式(3)所表示的任何系统的编程机构。
如果采用热载流子注射系统，则源极电压被接地，并且该漏极电压和控制栅电压加有足够使得由热载流子注射编程的充分高的正电压。这时，在漏极5和源极3之间电流流通，并且当该电流达到参考电流IREF时，这个编程电流被监控而使该编程中止。
当采用隧道效应系统时，一正电压加到控制栅1，而一负(或零)电压加到漏极5和源极3。其结果，呈现一足够强的电场以导致在浮动栅2和漏极5、源极3或沟道区域4之间产生隧道效应。这时，漏极电压高于源极电压因而允许电流在漏极5和源极3之间流通。当该电流达到参考电流IREF时，该电流被监控以使该编程中止。当漏极5和源极3是n型半导体杂质区域而该基片是-P型半导体时，如果漏极5和源极3加有一负电压，则一较小或相等电压加到该基片上。
至此，介绍了二个电平或多个电平编程方法。下面将介绍使用上述编程系统的擦除方法。
在配合有该擦除的情况下，将电压加到各自的结点以提供一充分强的电场去擦除在浮动栅2和源极3、漏极5或沟道区域4之间的电荷载流子，从而擦除通过隧道效应加到源极3、漏极5、或沟道区域4的电荷载流子。根据本发明，该擦除状态表示最低阈值电平，即，VC TH，0。换句话说，在所给的擦除部分之内的所有EEPROM单元是在该最低电平上被编程。因此，通过以下步骤易于执行该擦除过程。
首先，在一被选择部分之内的所有单元的阈值电平被擦除为低电平零，即低于VC TH，0。接着，所有被选择单元用该电平零值编程，即，控制栅1的电压为VC，0。这里，如上所述，VC，O的值可由一适当值来设置。因为在目前情况下该擦除状态是利用上述编程机构所实现的，所以可以解决过度擦除的问题。
根据本发明如上所述的编程方法具有如下的优点。
第一，因为对于各自阈值电平的每个编程来说只有该控制栅的电压被改变，所以易于实现多电平编程。
第二，由于各自阈值电压电平和相应于它们的各自控制栅电压相互间具有一线性关系并且该阈值电压的偏移值与控制栅的偏移值是相同的，所以能够准确调整各自电平的阈值电压偏移。
第三，因为擦除状态是由具有最低电平编程的最佳控制栅电压调整的，所以实质上不存在有过度擦除的问题。
第四，由于该EEPROM单元具有特有的同时执行编程和读出的特性，因而不需要用来检验编程内容的分离电路，并且因此提高了编程速度。
第五，在执行该擦除之前无需预先编程。
第六，在该非易失存储器制造和偏置电压应用期间该多电平编程的精确度(即，该被编程的阈值电压的误差分布)是由固定的参数准确地确定的。因而，根据本发明的非易失存储器的各自电平的阈值电压误差分布不依从于许多编程/擦除周期。此外，所执行的编程取决于电荷的捕获、沟道迁移率、位线电阻、和不稳定的或不可预测的电元素。
第七，因为根据本发明的该非易失存储器的编程系统的一种借助于该控制栅电压的电压控制方法，所以多电平编程可以非常容易地被执行并且比电流控制方法更准确。
本技术领域的普通技术人员在不违背本发明的精神和范围的前提下可对本发明的用来对非易失存储器编程的方法进行修改和变化。因而，本发明覆盖了所提供的这种发明的修改和变型，他们都落入所附的权利要求及其等效物的范围之内。

Claims (17)

1、一种用来对具有一控制栅、一浮动栅、一漏极、一源极、和安置在该漏极和源极之间的一沟道区域的非易失存储单元编程的方法，该方法包含如下步骤：
将在存储器单元的至少两个阈值电平编程期间相应于每个阈值电平编程进行变化的第一电压加到该控制栅；
将第二电压加到该漏极和将第三电压加到该源极，该第二电压大于第三电压；
在对至少二个阈值电平编程期间监控流经漏极和源极之间的电流；和
当该被监控电流达到予置参考电流时终止第一电压、第二电压、和第三电压中的任一电压从而中止对该至少二个阈值电平的编程，
其中，一旦该第一电压和第二电压施加到控制栅和漏极，用于对阈值电平编程的一电压就将加到浮动栅，并且在该沟道区域中形成一反型层；和其中，该第一电压相对于该存储单元的至少两个阈值电平是线性变化的。
2、如权利要求1所述的用来对一非易失存储单元编程的方法，其中在对至少二个阈值电平编程期间该参考电流具有一固定值。
3、一种用来对具有一控制栅、一浮动栅、一漏极、  和一源极的非易失存储单元编程的方法，该方法包含如下步骤：将一可变的第一电压加到该控制栅；将一第二电压加到该漏极和一第三电压加到该源极；在将第一电压加到控制栅的期间监控流经该漏极和该源极的电流；和当被监控的电流达到一参考电流时终止第一电压加到控制栅、第二电压加到漏极、和第三电压加到源极中的任一个，
其中，一旦该第一电压和第二电压施加到控制栅和漏极，适合阈值电平编程的一电压就加到浮动栅；和其中，该第一电压相对于该存储单元的至少两个阈值电平是线性变化的。
4、如权利要求3所述的用来对一非易失存储单元编程的方法，其中监控该电流的步骤包括监控在浮动栅上电压的步骤。
5、如权利要求3所述的一种用来对非易失存储单元编程的方法，其中监控该电流的步骤包括监控在该浮动栅上的电荷量的步骤。
6、如权利要求3所述的一种用来对非易失存储单元编程的方法，其中第一电压加到该控制栅形成安置在漏极和源极之间的沟道区域中的一反型层。
7、如权利要求6所述的一种用来对非易失存储单元编程的方法，其中监控该电流的步骤包括监控该反型层的一电导率的步骤。
8、如权利要求3所述的用来对非易失存储单元编程的方法，其中第二电压大于第三电压。
9、如权利要求3所述的用来对非易失存储单元编程的方法，其中该参考电流是一固定的参考电流。
10、一种用来对具有一控制栅、一浮动栅、一漏极和一源极的非易失存储单元的至少二个阈值电平编程的方法，该方法包含如下步骤：将第一电压加到控制栅，该第一电压相应于该至少二个阈值电平中的各自一个；将第二电压加到该漏极和将第三电压加到该源极；在第一电压加到该控制栅期间监控流经该漏极和源极之间的电流；当该被监控的电流达到一参考电流时终止第一电压加到控制栅、第二电压加到漏极，和第三电压加到源极之中的任一个。
11、如权利要求10所述的用来对非易失存储单元编程的方法，其中监控电流的步骤包括监控在该浮动栅上电压的步骤。
12、如权利要求10所述的用来对非易失存储单元编程的方法，其中监控电流的步骤包括监控在该浮动栅上电荷量的步骤。
13、如权利要求10所述的用来对非易失存储单元编程的方法，其中第一电压加到该控制栅使安置在漏极和源极之间的一沟道区域中形成一反型层。
14、如权利要求13所述的用来对非易失存储单元编程的方法，其中监控电流的步骤包括监控该反型层的导电率的步骤。
15、如权利要求10所述的用来对非易失存储单元编程的方法，其中根据与至少二个阈值电平的线性关系来选择该第一电压。
16、如权利要求10所述的用来对非易失存储单元编程的方法，其中第二电压大于第三电压。
17、如权利要求10所述的用来对非易失存储单元编程的方法，其中该参考电流是一固定参考电流。
CN96102818A 1995-09-18 1996-04-11 一种用来对非易失存储单元编程的方法 Expired - Lifetime CN1104010C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1019950030440A KR0172831B1 (ko) 1995-09-18 1995-09-18 비휘발성 메모리를 프로그램하는 방법
KR30440/95 1995-09-18
KR30440/1995 1995-09-18

Publications (2)

Publication Number Publication Date
CN1146052A CN1146052A (zh) 1997-03-26
CN1104010C true CN1104010C (zh) 2003-03-26

Family

ID=19427071

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96102818A Expired - Lifetime CN1104010C (zh) 1995-09-18 1996-04-11 一种用来对非易失存储单元编程的方法

Country Status (10)

Country Link
US (1) US5566111A (zh)
EP (1) EP0763829B1 (zh)
JP (1) JP3211146B2 (zh)
KR (1) KR0172831B1 (zh)
CN (1) CN1104010C (zh)
DE (1) DE69636063T2 (zh)
MY (1) MY115787A (zh)
RU (1) RU2111555C1 (zh)
SG (1) SG68590A1 (zh)
TW (1) TW284884B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11996111B2 (en) 2010-07-02 2024-05-28 Dolby International Ab Post filter for audio signals

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6222762B1 (en) 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
US5440505A (en) * 1994-01-21 1995-08-08 Intel Corporation Method and circuitry for storing discrete amounts of charge in a single memory element
US5687114A (en) 1995-10-06 1997-11-11 Agate Semiconductor, Inc. Integrated circuit for storage and retrieval of multiple digital bits per nonvolatile memory cell
KR0172401B1 (ko) * 1995-12-07 1999-03-30 김광호 다수상태 불휘발성 반도체 메모리 장치
KR100217917B1 (ko) * 1995-12-20 1999-09-01 김영환 플래쉬 메모리셀의 문턱전압 조정회로
TW338158B (en) * 1996-02-29 1998-08-11 Sanyo Electric Co Non volatile semiconductor memory device
KR100205309B1 (ko) * 1996-07-23 1999-07-01 구본준 비휘발성 메모리셀 및 이 비휘발성 메모리셀을 프로그래밍하는 방법
JPH1055690A (ja) * 1996-08-07 1998-02-24 Nec Corp 電気的書込可能な不揮発性半導体記憶装置
KR100232190B1 (ko) * 1996-10-01 1999-12-01 김영환 비휘발성 메모리장치
US6728825B1 (en) * 1996-10-15 2004-04-27 Micron Technology, Inc. Apparatus and method for reducing programming cycles for multistate memory system
US5907855A (en) * 1996-10-15 1999-05-25 Micron Technology, Inc. Apparatus and method for reducing programming cycles for multistate memory system
KR100226769B1 (ko) * 1996-11-19 1999-10-15 김영환 다중 비트 셀의 데이타 센싱장치 및 방법
US6487116B2 (en) 1997-03-06 2002-11-26 Silicon Storage Technology, Inc. Precision programming of nonvolatile memory cells
US5870335A (en) 1997-03-06 1999-02-09 Agate Semiconductor, Inc. Precision programming of nonvolatile memory cells
US5852578A (en) * 1997-06-17 1998-12-22 Hoang; Loc B. Flash cell having self-timed programming
US6178118B1 (en) 1997-08-26 2001-01-23 Macronix International Co., Ltd. Electrically programmable semiconductor device with multi-level wordline voltages for programming multi-level threshold voltages
US6046934A (en) * 1999-01-12 2000-04-04 Macronix International Co., Ltd. Method and device for multi-level programming of a memory cell
US5959892A (en) * 1997-08-26 1999-09-28 Macronix International Co., Ltd. Apparatus and method for programming virtual ground EPROM array cell without disturbing adjacent cells
DE69726136T2 (de) * 1997-08-29 2004-08-26 Stmicroelectronics S.R.L., Agrate Brianza Verfahren und Schaltung zur Erzeugung einer Gatterspannung für nichtfluchtige Speicheranordnungen
US5877984A (en) * 1997-09-05 1999-03-02 Information Storage Devices, Inc. Method and apparatus for adjustment and control of an iterative method of recording analog signals with on chip selection of a voltage ramp amplitude
KR100521320B1 (ko) * 1997-11-25 2006-01-12 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 프로그램 방법
KR100327421B1 (ko) * 1997-12-31 2002-07-27 주식회사 하이닉스반도체 비휘발성 메모리 소자의 프로그램 시스템 및 그의 프로그램 방법
US6038166A (en) * 1998-04-01 2000-03-14 Invox Technology High resolution multi-bit-per-cell memory
JPH11306775A (ja) 1998-04-17 1999-11-05 Tadahiro Omi 半導体メモリ装置
US5909394A (en) * 1998-08-24 1999-06-01 Taiwan Semiconductor Manufacturing Co., Ltd. Precharge circuit for preventing invalid output pulses caused by current sensing circuits in flash memory devices
US6282145B1 (en) 1999-01-14 2001-08-28 Silicon Storage Technology, Inc. Array architecture and operating methods for digital multilevel nonvolatile memory integrated circuit system
KR100301817B1 (ko) 1999-06-29 2001-11-01 김영환 레퍼런스 메모리셀의 초기화 회로 및 그를 이용한 초기화 방법
US6396742B1 (en) 2000-07-28 2002-05-28 Silicon Storage Technology, Inc. Testing of multilevel semiconductor memory
JP3848064B2 (ja) 2000-08-07 2006-11-22 シャープ株式会社 半導体不揮発性メモリの試験方法
KR100386296B1 (ko) * 2000-12-30 2003-06-02 주식회사 하이닉스반도체 멀티레벨을 가지는 플래쉬 메모리를 프로그램/리드하기위한 회로 및 그 방법
US7345791B2 (en) * 2002-02-13 2008-03-18 Konica Corporation Image processing device and image processing method
JP2004046991A (ja) * 2002-07-12 2004-02-12 Fujitsu Ltd 不揮発性半導体記憶装置の閾値電圧調整方法、および不揮発性半導体記憶装置
US6903979B1 (en) * 2003-09-17 2005-06-07 National Semiconductor Corporation Efficient method of PMOS stacked-gate memory cell programming utilizing feedback control of substrate current
US7366030B2 (en) * 2004-01-29 2008-04-29 Micron Technology, Inc. Simultaneous read circuit for multiple memory cells
WO2006046300A1 (ja) * 2004-10-29 2006-05-04 Spansion Llc 半導体装置及び半導体装置の制御方法
US7085168B2 (en) * 2004-12-30 2006-08-01 Macronix International Co., Ltd. Programming method for controlling memory threshold voltage distribution
KR100780773B1 (ko) * 2006-11-03 2007-11-30 주식회사 하이닉스반도체 플래시 메모리소자의 프로그램 시작 바이어스 설정방법 및이를 이용한 프로그램 방법
CN101373584B (zh) * 2007-08-21 2011-07-06 联咏科技股份有限公司 源极驱动装置
KR101311499B1 (ko) 2007-08-23 2013-09-25 삼성전자주식회사 가변 저항 메모리 장치 및 그것의 프로그램 방법
US8369154B2 (en) 2010-03-24 2013-02-05 Ememory Technology Inc. Channel hot electron injection programming method and related device
US8467245B2 (en) 2010-03-24 2013-06-18 Ememory Technology Inc. Non-volatile memory device with program current clamp and related method
JP2014049151A (ja) * 2012-08-30 2014-03-17 Ememory Technology Inc フラッシュメモリ
KR102535414B1 (ko) * 2016-05-17 2023-05-24 에스케이하이닉스 주식회사 균일한 프로그램 특성을 갖도록 하는 이피롬 메모리 장치 및 그 이피롬 메모리 장치의 프로그램 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4331968A (en) * 1980-03-17 1982-05-25 Mostek Corporation Three layer floating gate memory transistor with erase gate over field oxide region
JPS60236195A (ja) * 1984-05-08 1985-11-22 Nec Corp 不揮発性半導体メモリ
JPS626493A (ja) * 1985-06-29 1987-01-13 Ricoh Co Ltd 書込みと消去が可能な半導体メモリ装置
JPS6478494A (en) * 1987-09-19 1989-03-23 Mitsubishi Electric Corp Nonvolatile semiconductor memory
US5268318A (en) * 1988-06-08 1993-12-07 Eliyahou Harari Highly compact EPROM and flash EEPROM devices
US5043940A (en) * 1988-06-08 1991-08-27 Eliyahou Harari Flash EEPROM memory systems having multistate storage cells
FR2635410B1 (fr) * 1988-08-11 1991-08-02 Sgs Thomson Microelectronics Memoire de type eprom a haute densite d'integration avec une organisation en damier et un facteur de couplage ameliore et procede de fabrication
JPH02260298A (ja) * 1989-03-31 1990-10-23 Oki Electric Ind Co Ltd 不揮発性多値メモリ装置
US5163021A (en) * 1989-04-13 1992-11-10 Sundisk Corporation Multi-state EEprom read and write circuits and techniques
US5258949A (en) * 1990-12-03 1993-11-02 Motorola, Inc. Nonvolatile memory with enhanced carrier generation and method for programming the same
US5218569A (en) * 1991-02-08 1993-06-08 Banks Gerald J Electrically alterable non-volatile memory with n-bits per memory cell
KR960002006B1 (ko) * 1991-03-12 1996-02-09 가부시끼가이샤 도시바 2개의 기준 레벨을 사용하는 기록 검증 제어기를 갖는 전기적으로 소거 가능하고 프로그램 가능한 불휘발성 메모리 장치
US5386132A (en) * 1992-11-02 1995-01-31 Wong; Chun C. D. Multimedia storage system with highly compact memory device
US5422842A (en) * 1993-07-08 1995-06-06 Sundisk Corporation Method and circuit for simultaneously programming and verifying the programming of selected EEPROM cells

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11996111B2 (en) 2010-07-02 2024-05-28 Dolby International Ab Post filter for audio signals

Also Published As

Publication number Publication date
EP0763829A2 (en) 1997-03-19
MY115787A (en) 2003-09-30
SG68590A1 (en) 1999-11-16
TW284884B (en) 1996-09-01
EP0763829A3 (en) 1998-10-21
RU2111555C1 (ru) 1998-05-20
DE69636063T2 (de) 2006-11-23
EP0763829B1 (en) 2006-04-26
KR970016941A (ko) 1997-04-28
DE69636063D1 (de) 2006-06-01
KR0172831B1 (ko) 1999-03-30
JPH0991980A (ja) 1997-04-04
CN1146052A (zh) 1997-03-26
JP3211146B2 (ja) 2001-09-25
US5566111A (en) 1996-10-15

Similar Documents

Publication Publication Date Title
CN1104010C (zh) 一种用来对非易失存储单元编程的方法
CN1119835C (zh) 对非易失性存贮器编程的方法
CN1136580C (zh) 非易失性半导体存储器件
CN1169159C (zh) 集成电路存储器系统及编程其非易失性存储器单元的方法
CN1232271A (zh) 用于编程非易失存储器的系统和方法
US10643712B2 (en) Semiconductor memory device for improving high temperature data retention
CN1119813C (zh) 非易失存储器器件
CN1182538C (zh) 以软编程来紧缩vt分布的斜坡栅技术
CN1128450C (zh) 非易失性存贮单元及其编程方法
CN1825484A (zh) 一种存储设备的操作方法
CN1764983A (zh) 编程非易失性集成存储器装置中单元的系统和方法
CN1917087A (zh) 非易失性半导体存储器
CN1149183A (zh) 批可擦除不挥发存储器装置和擦除方法
CN101067970A (zh) P沟道能隙工程硅氧氮氧硅nand闪存的编程与擦除方法
TW200841345A (en) Program method of flash memory device
CN1930633A (zh) 用于非易失性存储器的粗略/精细编程的电荷包计量
CN1494720A (zh) 闪存阵列中的核心存储单元的软程序及软程序校验
CN1460268A (zh) 改进编程的非易失性存储器及为此的方法
CA2491228A1 (en) Method of programming a multi-level memory device
CN1652254A (zh) 非易失性半导体存储器件
CN1130727C (zh) 用分布式学习方法对闪速存储器编程
CN1909113A (zh) 用于感测存储单元的状态的方法和装置
CN1992083A (zh) 控制存储器单元的临界电压分布的脉冲宽度收敛法
CN1836289A (zh) 改进的电荷俘获非易失性存储器的擦除和读取方案
US6064596A (en) Nonvolatile integrated circuit memory devices and methods of operating same

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: FEDELIKES CO., LTD.

Free format text: FORMER OWNER: SK HYNIX INC.

Effective date: 20130412

Owner name: HYUNDAI ELECTRONICS INDUSTRIES CO., LTD.

Free format text: FORMER OWNER: LG SEMICON CO., LTD.

Effective date: 20130412

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: HAIRYOKSA SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: HYUNDAI ELECTRONICS INDUSTRIES CO., LTD.

Owner name: SK HYNIX INC.

Free format text: FORMER NAME: HAIRYOKSA SEMICONDUCTOR CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Gyeonggi Do, South Korea

Patentee after: Sk Hynix Inc.

Address before: Gyeonggi Do, South Korea

Patentee before: HYNIX SEMICONDUCTOR Inc.

Address after: Gyeonggi Do, South Korea

Patentee after: HYNIX SEMICONDUCTOR Inc.

Address before: Gyeonggi Do, South Korea

Patentee before: Hyundai Electronics Industries Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20130412

Address after: Gyeonggi Do, South Korea

Patentee after: FIDELIX CO.,LTD.

Address before: Gyeonggi Do, South Korea

Patentee before: Sk Hynix Inc.

Effective date of registration: 20130412

Address after: Gyeonggi Do, South Korea

Patentee after: Hyundai Electronics Industries Co.,Ltd.

Address before: North Chungcheong Province

Patentee before: LG Semicon Co.,Ltd.

CX01 Expiry of patent term

Granted publication date: 20030326

EXPY Termination of patent right or utility model