CN1128450C - 非易失性存贮单元及其编程方法 - Google Patents

非易失性存贮单元及其编程方法 Download PDF

Info

Publication number
CN1128450C
CN1128450C CN96121892A CN96121892A CN1128450C CN 1128450 C CN1128450 C CN 1128450C CN 96121892 A CN96121892 A CN 96121892A CN 96121892 A CN96121892 A CN 96121892A CN 1128450 C CN1128450 C CN 1128450C
Authority
CN
China
Prior art keywords
programming
voltage
grid
memory cell
nonvolatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN96121892A
Other languages
English (en)
Other versions
CN1171600A (zh
Inventor
崔雄林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of CN1171600A publication Critical patent/CN1171600A/zh
Application granted granted Critical
Publication of CN1128450C publication Critical patent/CN1128450C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/561—Multilevel memory cell aspects
    • G11C2211/5613—Multilevel memory cell with additional gates, not being floating or control gates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5624—Concurrent multilevel programming and programming verification

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种非易失性存贮单元及其编程方法，其中，对于单个或多电平编程，分别将所预置的电压加到控制栅、源极和漏极以改变在该浮置栅上的电荷量从而使得在初始阶段在一晶体管中的一沟道是关断的而初始阶段之后被接通，并且当该沟道区域的导电性达到一参考值时终止对该控制栅和编程/选择栅的电压供给以终止该编程。

Description

非易失性存贮单元 及其编程方法
技术领域
本发明涉及一种非易失性存贮单元及其编程方法。
背景技术
为了适应诸如快速EEPROM和快速存贮器插件之类的非易失存贮单元的应用的最新进展，需要对这些非易失性存贮单元进行研究和开发。
通常，在使用作为大容量存贮介质的诸如EEPROM和快速EEPROM之类的非易失性半导体存贮器件时，最难以克服的缺点是该存贮器的每比特的高费用。并且，为了在便携式产品中应用这些非易失性存贮器，需要低功耗的非易失性存贮器芯片。为了实现每比特低费用，固前正在对每单元多比特进行研究。
一常规非易失性存贮器的封装密度以一对一的方式与存贮单元的数量相对应。一多比特单元在一存贮单元中存贮有超过两比特的数据，因此无需减小该存贮单元的尺寸就可在相同芯片面积上增大数据的密度。
为了实现该多比特单元，在每一存贮单元中将对二个以上的阈值电压电平进行编程。例如，为了使每一单元存贮二比特的数据，各个单元必须被编程为22(即4)个阈值电平。这里4个阈值电平分别相应于00，01，10和11的逻辑状态。
在该多电平编程中，最关键的问题是各个阈值电压电平具有一统计分布值。该分布值大约为0.5V。
当通过对各个阈值电平作精确的调整而使该分布降低时，更多的电平可被编程，这又使得每单元的比特数增加。为了降低该电压分布，存在有一种使用反复编程和检验的编程方法。
根据这种方法，为了以预期的阈值电平来对该非易失性存贮单元编程，将一串连续的电压脉冲加到这些单元上。为了检验一单元是否达到了一所预期的阈值电平，而在各个编程电压脉冲之间执行一读操作。
在检验过程中，当所检验的阈值电平达到该预期的阈值电平时，中止编程。对于反复编程和检验的这种方法，由于限制了一编程电压的脉冲宽度，所以它难以降低该阈值电平的误差分布。另外，重复编程和检验的算法是由一附加电路来实施的，这就增加了该芯片的外围电路的面积。此外，该重复的方法延长了编程时间。为了解决这个缺点，SunDisk有限公司的R.Cernea在1996年6月6日公布的美国专利NO.5,422,842中提出了一种同时编程和检验的方法。
图1A示出了由Cernea提出的该非易失性存贮器的符号和电路图。如图1A所示，该非易失性存贮单元是由一控制栅1、浮置栅2、源极3、沟道区4和漏极5所组成。
当足以导致编程的电压加到控制栅1和漏极5时，在漏极5和源极3之间有一电流流通。这个电流与一参考电流比较并且当该电流达到一等于或稍小于该参考电流时，产生一编程完成信号。
上述过程如图1B所示。
在现有技术中在编程的同时自动检验一编程条件可以在某种程度上弥补由于反复地编程检验带来的缺陷。
但是，R.Cernea提出的方法既不使用为了编程操作而分离的编程栅，又不使用将用于编程电流和检测(或检验)电流的通道完全分离的结构。另外，该阈值电平不由加到该存贮单元的控制栅的一电压所调整。因此，区分用于编程和检测的操作的最佳条件是困难的。未被分离的用于编程和监控的电流导致单元的阈值电压的直接控制。1991年8月27日公布的美国专利NO.5,043,940披露了一种用于实施多电平编程的方法，在该方法中加到该存贮单元的每个终端的电压是固定的而对于各自电平的参考电流是变化的。如图1B所示，在这些方法中用来检测的参考电流和该单元阈值电压之间的关系既不是明显的也不是线性的。
因此，如像上述现有技术那样的电流控制型编程方法具有不易进行直接和有效的多电平控制的缺点。
为了排除这些问题，该发明人提出了一种电压控制型编程方法，在这种方法中是借助于加到该单元的控制栅的一电压来对一单元的阈值电压进行精确的控制而实现的(美国专利申请号NO 08/542,651)。根据这种方法，一单元的阈值电压的漂移精确地等于该控制栅电压的漂移。因此，该阈值电压可以调整得更为理想。但是，在这种方法中，在编程起始处(即，被转化处)接通该晶体管的沟道而流经那里一电流，并且在一漏极上的电流随着该编程处理而减小直到当该编程终止时它达到一预置的参考电流值为止，这就使得在编程起始时流过一大电流而后该电流逐渐减小，这就需要一高的初始功耗。
在此期间，根据在该沟道区域中浮置栅的位置而可将EEPROM和快速EEPROM的单元构造分成二种类型。
第一种类型是简单地叠层栅结构，在这种结构中该浮置栅完全地覆盖住该沟道区域，第二种类型是分裂式沟道结构，在这种结构中该浮置栅仅仅覆盖住在源极和漏极之间的该沟道区域的一部分。在该沟道区域上没有浮置栅的沟道区域称之为选择晶体管，选择晶体管与浮置栅晶体管串接起来组成了一存贮器单元。
根据用来形成该选择晶体管的方法，这种分裂式沟道型单元还可分成两种类型。
一种为合并分裂栅单元，其中该浮置栅晶体管的一控制栅电极与该选择晶体管的栅电极相结合为一体，另一种为分裂栅单元，其中该浮置栅的控制栅电极与该选择晶体管的栅电极是相分离的。该选择晶体管的引入防止了过擦除的问题并且容易构成无触点假接地阵列。此外，该分裂栅单元的引入使得热电子从源极侧注入较为容易。
图2A示出了一种常规的简单叠层栅型的非易失性存贮单元，图2B示出了一种常规的分裂沟道型存贮单元。图2A和2B所示的常规非易失性存贮单元的结构均具有擦除处理。在图2A中，标号6表示一控制栅，7是一浮置栅，8是一源极，9是一漏极，10是一沟道区域和11是在擦除中使用的一栅极。在图2B中，标号13表示一控制栅，14是一浮置栅，15是一源极，16是一漏极，17是一沟道区域和18是在擦除中使用的一栅极。
参见图2A和2B，因为在编程操作期间该擦除栅11和18不是必须的栅极，所以图2A和2B中所示的每个常规单元实际上变为与双栅结构相同的一种结构。总之，从现有技术直到现在的所有方案中，因为一编程的实施仅由控制栅、源极和/或漏极这几个电极来进行，在一存贮单元中分离用于编程电流和检验(或检测)电流的通道是困难的，从而导致了难以进行直接和有效的多电平控制的缺点。
该分裂沟道单元使用一热电子注射机理作为一编程方法，其中合并分裂栅单元使用一漏极侧热电子注射机理，而分裂栅单元使用一源极侧热电子注射机理。为了擦除，类似的其它EEPROM也使用FN隧道效应。
使用热电子注射机理的分裂沟道单元具有比隧道效应情况更为高的来自编程操作电流的功耗。为了改善热载流子注射该合并分裂栅单元难以执行向该漏极区域的两次不同类型的离子注射，并且为了改善热载流子注射以及形成一适当流动的初始读电流和为了防止源于该氧化膜的退化而造成该读电流的降低，该分裂栅单元难以在该选择晶体管和浮置栅晶体管之间形成一最佳的氧化膜厚度。
并且，在该常规的分裂沟道单元中，该电子注射(编程＝数据写入)是利用热载流子通过一邻接于一沟道的栅极氧化膜而被执行的，而该电擦除(数据删除)是由或者除选择栅或控制栅之外的第三栅来执行或者是由通过邻接一沟道的栅极氧化膜或通过该控制栅来执行的。
并且，虽然由同一发明人所提出的非易失性存贮单元及其编程方法(US.pat.NO.08/542,651)对于应用于电压控制型编程方法的单元是适合的，然而它还有用于编程的功率损耗的缺点。
在上述分裂沟道单元的情况中，因为在擦除中该单元使用的隧道效应穿过该绝缘膜，所以需要一大约为100A的薄的栅极绝缘膜以允许该隧道效应通过，该薄的绝缘膜难以保证它的可靠性并且由于该薄的氧化膜而降低了控制栅的耦合。这就是说，该耦合将变得较小，这就不利于低电压/高速率的操作，当单元尺寸越小该操作将更为恶化。
发明内容
因此，本发明提供针对于基本上避免了由于相关技术的限制和缺点而造成的一个或多个问题的一种非易失性存贮单元及一种用于对该非易失性存贮单元编程的方法。
本发明的一个目的是提供一种非易失性存贮单元及一种用于对该非易失性存贮单元编程的方法，其中在单个或多电平编程期间允许容易的和同时的编程检验，并且具有相互完全分离的一用于编程的区域和一用于检验的区域。
本发明的另一个目的是提供一种非易失性存贮单元及一种用于对该非易失性存贮单元编程的方法，其中在多电平编程期间借助于加到一控制栅的电压来调整每个阈值电平并且每个阈值电平和加到该控制栅的相应电压相互之间具有一线性关系。
本发明还有一目的是提供一种非易失性存贮单元和一种用来对该非易失性存贮单元编程的方法，其中在单个或多电平编程期间可利用同时检验一编程，和在该编程的一起始阶段该单元是处于关闭状态，并且在该编程期间该单元一沟道的状态被监控以在该单元被接通之后在一预置的沟道上强制该编程中止。
本发明的进一步的目的是提供一种分裂沟道单元，其中为了编程使用了隧道效应和为了擦除使用了热载流子注入或隧道效应。
本发明再有一个目的是提供一种非易失性存贮单元和一种对该非易失性存贮单元编码的方法，其中在编程中电流损耗可以最小并且允许监控编程和阈值电压状态。
本发明还有另一目的是提供一种分裂沟道单元，其中可容易地确保一栅极电介质膜的可靠性并可改善一耦合常数。
本发明的另外的特性和优点将在以下的说明中陈述，并且从该说明中将会明显的看清这些特性和优点或可通过本发明的实践而获悉。本发明的目的和其它的优点将通过在本说明书和权利要求以及附图中所指出的特定的结构而得以实现和获得。
为了实现这些和其它的优点并且根据本发明的目的，概括地说该非易失性存贮器包括有在编程、读取和擦除中起到用来选择一单元的一终端并且在编程中用来编程的一编程/选择栅；在编程中用来存贮用于存贮数据的电荷并且用来将电荷提取到编程/选择栅的一浮置栅；在编程中用来在该浮置栅上诱发一电位以控制送到该编程/选择晶体管的自该浮置栅提取的适量的电荷的一控制栅；以及具有该浮置栅、该编程/选择栅、一沟道区域、一源极和一漏极的一晶体管单元，并且具有在编程期间与该编程电流通道完全分离的一监控通道以便用来在进行编程的同时监控一被编程的状态，其中在编程/选择栅和浮置栅之间构成一隧道效应二极管。
本发明的另一方面，提供有一种对一非易失性存贮单元编程的方法，其中该非易失性存贮单元具有一控制栅、一浮置栅、一编程/选择栅、一漏极、一源极、和在该漏极和源极之间的一沟道区域，该方法包括的步骤有：将第一电压加到该控制栅，将第二电压加到该编程/选择栅，将第三电压加到该漏极，和将第四电压加到源极，用来在该浮置栅上改变一适量的电荷以便该沟道区域在单一电平编程的初始阶段是关闭的而为了执行该单一电平编程则被开通，并且在该编程期间监控该沟道区域的一电导率以便强制该第一和第二电压对该控制栅的至少一种应用并且当该被监控的电导率被计量为一预置的参考值时该编程/选择栅被终止。
附图说明
应当理解的是前面的一般性的说明和下面的详细说明均是举例和解释性的描述并且期望提供对本发明的进一步说明。
所包含的这些附图提供了对本发明的进一步理解并且是本发明构成的一部分，所示的本发明的实施例及其说明适用于解释该附图的原理。
在该附图中：
图1A示出了最普通的非易失性存贮单元的一种电路；
图1B示出了解释图1A所示的非易失性存贮单元的自动检验编程原理的图；
图2A示出了现有技术的简单叠层栅结构的非易失性存贮单元的一电路图；
图2B示出了现有技术的分裂沟道结构的非易失性存贮单元的一电路图；
图3A示出了根据本发明一最佳实施例的一非易失性存贮单元的电路；
图3B表示图3A的该非易失性存贮单元的各功能的电路；
图3C所示的图表示在编程操作中在图3A所示的该非易失性存贮单元中的电流通路；
图4所示的图示出了用于编程一非易失性存贮单元的该电流检测方法的一过程；
图5A～5H所示的图示出了在图4的不同结点上的波形；
图6所示的流程图示出了根据本发明一单个或多电平编程过程；
图7A示出了在图3A中所示的该非易失性存贮单元的一电容等效电路；
图7B示出了所编程的阈值电平和相应地所加的控制栅电压之间的关系，以及在多电平编程中对于每个电平的一初始浮置栅电压和参考电流之间的关系；
图7C所示的图示出了一晶体管的接通/关闭点以及在一多电平编程中一编程终端点和一漏极电流之间的关系；
图8A的图用来解释利用根据本发明的电压检测方法用于编程一非易失存贮器单元的一过程；
图8B所示的电路示出了在图8A中所示的该电压检测器的另一实施例；
图9A示出了根据本发明的第一种类型结构的非易失性存贮单元；
图9B示出了图9A中通过I-I′的剖面图；
图10A示出了根据本发明的第二种类型结构的非易失性存贮单元；
图10B示出了沿图10A中II-II′的剖面图；
图11A示出了根据本发明的第三种类型结构的非易失性存贮单元；
图11B示出了沿图11A中III-III′的剖面图；
图12A示出了根据本发明的第四种类型结构的非易失性存贮单元；和
图12B示出了沿图12A中IV-IV′的剖面图。
具体实施方式
现在将参考在该附图中所给出的例子来详细说明本发明的优选的实施例。
在本发明的说明中，一编程是一数据写入操作，而擦除被定义为是将在一程序块中的所有数据清除成相同状态的操作。因此，数据的擦除可使得该存贮单元的阈值电压为低状态或为高状态。在下面所描述的本发明的该最佳实施例中，在一n型沟道EET(场效应晶体管)中该擦除状态被规定为该阈值电压的一高电平。
图3A示出了根据本发明的最佳实施例的一非易失性存贮单元的符号，包括有在编程，读取和擦除中用来选择一单元和用来在编程中编程起到端子作用的一编程/选择栅31，用来存贮用于存贮数据的电荷和在编程中用来将电荷提取到该编程/选择栅31的一浮置栅32，用来借助于一电容耦合在该浮置栅32上诱发一电位以控制从该浮置栅32到该编程/选择栅31所提取的电荷量的一控制栅33，和一具有该编程/选择栅31、该浮置栅32、一沟道区域38、一源极36和一漏极37的一晶体管单元。
图3B所示的一电路示出了考虑了它的各功能的图3A的非易失性存贮单元。
一存贮晶体管34包括该控制栅33、浮置栅32、在该浮置栅32之下的该沟道区域38b、和用来在该浮置栅中存贮数据的漏极37，和该选择晶体管35，它包括该选择/编程栅31、在该选择/编程栅31之下的沟道区域38a以及对在该漏极37和源极36之间的与该存贮晶体管34的阈值电压的状态无关的电流进行接通或关闭而起开关作用的源极36，因而给出了对该单元的选择性。该选择晶体管38a和存贮晶体管38b之间的区域38c可用作为该选择晶体管35的一漏极和用于该存贮晶体管38b的一源极。如像已知的那样，在一N型晶体管中在该源极侧热电子注射，在该选择晶体管35和存贮晶体管34之间的该沟道区域38c之间产生热电子并被注射进该浮置栅32中。
除了该存贮晶体管34和选择晶体管35的结构和功能性特性之外，可从图3B看到，本发明的该非易失性存贮单元还具有该选择/编程栅31和浮置栅32形成一隧道二极管的一另外的特性。在一N型晶体管的情况中，在实施一编程中通过这个隧道二极管电子从该浮置栅32被提取到选择/编程栅31，其中该编程/选择栅31用作于编程的一端。换句话说在一编程的一N型晶体管中，电子从浮置栅32被提取到编程/选择栅31。该隧道二极管的结构特征和该单元晶体管的特性和操作以及每一端构成了不同于现有技术分裂沟道型非易失性存贮单元的本发明的非易失性存贮单元。另外，在编程一具有本发明的非易失性存贮单元的存贮器件时，为了改善在该单元编程中的选择性，一所加的电压可适当地分配到该编程/选择栅31和控制栅33。
如从图3C所看到的，本发明的分裂沟道型非易失存贮单元的另一特性是在编程中一编程操作区域可从该单元的沟道区域中被完全地分隔开来。也就是，一编程电流通道和该沟道区域被分隔开来。因此，在该编程期间，在该沟道区域38中的导电性的变化相应于在该浮置栅32上的电荷量的变化而变动的状态可以同时被监控，并且与该编程无关。换句话说，通过具有浮置栅32、选择/编程31和沟道区域38的场效应晶体管来实施监控。在时的监控采用了一普通的检测放大器(未示出)以监控漏极37或该单元的源极36电源。因而，本发明的该非易失性存贮单元具有一用来编程的在其中该编程通道和该监控通道是完全分隔的一结构。换句话说，在一编程操作中本发明的存贮单元是一具有控制栅33、源极36、漏极37和选择/编程栅31的4端FET。本发明的该非易失性存贮单元不同于现有技术中的是一三端FEF的非易失性存贮单元或不同于一现有的FET。因此，本发明的该非易失性存贮单元具有一易于做到可同时编程和监控的结构。当然，不能做到同时检验，但也可利用现有的重复编程/检验。
现在说明根据本发明的该非易失性存贮器的操作。
在一N型晶体管的情况中，本发明的非易失性存贮单元的擦除操作是将电子注射入该浮置栅32中。因而，该擦除操作可通过一漏极37侧的隧道效应进行，或通过一源极侧热电子注射来进行。
在使用该热载流子注射来进行擦除的情况中，没有必要在该沟道区域38或漏极37和浮置栅32之间具有一隧道效应所允许的所需程度的薄的栅极电介膜，不仅栅极电介膜形成过程明显地比现行的电介膜形成过程要容易并且还保证了可靠性，并且还极好的改善了耦合常数，因而允许在一低电压、高速率操作。这些优点具有的重要意义在于消除了现有技术的非易失性存贮单元的许多问题并且还避免了诸如低的场泄漏方式以及在使用在隧道效应中的栅极氧化膜的退化之类的该非易失性存贮单元的在按比例缩小中的问题。因此，对于上面所指的按比例缩小，本发明的非易失性存贮单元是有利的。
从到此为至的说明中可知本发明的该非易失性存贮单元一独特的结构，在该结构中在不管编程还是擦除的任何情况下无须引发单元阵列可靠性的任何特殊问题而允许独自地选择任何一个用于编程或擦除的单元。也就是，如像所说明的，在编程期间，由具有控制栅36和漏极37的晶体管提供选择性。例如，在一N型晶体管的情况下，利用一通过该二极管的一隧道效应可进行一编程，并且利用一源极侧热电子注射可进行一擦除。也就是，本发明的该存贮单元适用于作为EEPROM或快速EEPROM。
现在将说明示于图3A～3C的该非易失性存贮单元的用于二个或多电平编程的方法。在用于编程该非易失性存贮单元的方法中，有一电压检测方法和一电流检测方法。首先，说明该电流检测方法。
图4所示的图示出了用于编程该非易失性存贮单元的电流检测方法的一过程。在图4中所示该图包括一第一电压源39、一第二电压源40、一第三电压源41、一第四电压源42、电流检测器43和在图3A～3B中所示的非易失性存贮单元100。未被解释的符号Ps表示外部所加的第i个电平编程起始信号，和VST表示一编程终止信号。
在一多电平编程期间为了第i个多电平编程该第一电压源39将一电压Vc，i(i＝0，1，2，……，n-1)加到该非易失性存贮器100的控制栅33。因此，在该多电平编程中，该电压Vc，i具有一随每个阈值电平编程而改变的值。对于一单个或多电平编程，该第二电压源40将一电压VPS提供给该编程/选择栅31。这个电压VPS可为一变量，但在编程终止时总是有一固定正电压值。在二个或多电平编程期间为了监控一编程状态在该漏极37上第三电压源41诱发一电位VD，也就是，在漏极37上用来监控一电流ID，i(t)，并且第四电压源42将VS加到源极42。该VS是一地电压或一比VD要低的一电压。未解释的符号ID，i(t)是一流经漏极37的电流。
在第i个阈值编程期间当流经漏极37的电流ID，i(t)达到一参考电流值IREF(例如一阈值电压Ith)时该电流检测器43发出编程终止信号VST。时间tpi表示该编程的完成时间。该电流检测器43的参考电流IREF取决于该非易失性存贮单元的电特性。该参考电流IREF可定义为一阈值电压Ith。在该漏极37上的电流ID，i(t)可被重新定义为取决于时间的一电流值。电流ID，i(t)表示在第i电平编程期间由在该浮置栅32上的电压VF，i(t)所确定的在漏极37上的一电流，在该编程的一初始阶段相应于该沟道的一关闭状况(＝子阈值状态)它具有很小的泄漏电流值，并且当在编程过程时保持一关闭状态直到当电流值急剧增加时该沟道开通为止。当该增加的电流值达到该电流检测器43的参考电流IREF时，该电流检测器43产生编程终止信号VTS。
在上述条件下，使用漏极电流检测的用于二个或多电平编程的一过程将参考图4，5A～5H和6来说明。
图5A～5H所示的图表示在图4的不同结点上的波形而图6所示的流程图表示根据本发明的一单个或多电平编程过程。它是假定在该编程前被编程的该单元是处于擦除状态。在这个时间该擦除状态是最高电平。并且，它进一步假定在图3A、3B和3C，以及4中所示的该单元中的晶体管是N型FET，它们的每一个具有一在一P型基片上构成的n型沟道。当然，可以假设一P型FET具有在一n型基片上构成的P型沟道。在这种情况中，如果该所加电压的极性被相反的设置并且相应结点的符号和阈值电压是以相反的方式来定义的，则可以进行同上述情况相同的操作。
当应用一如图5A所示的用于单个或多电平编程的外部编程起始信号PS时，则设置应用于该控制栅33的用于第i个电平编程的一正电压Vc，i。在设置该正电压VC，i的同时，为检验在浮置栅32上电荷量的变化设立电流检测器43。在应用图5A所示的该编程起始信号PS的同时，图5B中所示的正电压VPS和图5C中所示的负电压VC，i被分别从第一电压源39和第二电压源40加到控制栅33和编程/选择栅31。因此，隧道效应电压Vtun，i(t)被加载在该编程/选择栅31和浮置栅32之间，为了第i个阈值电平编程将负电荷从浮置栅32提供给编程/选择栅。也就是，开始从该浮置栅32提取的电子从隧道效应朝向该编程/选择栅31。
在该电压Vc，i和VPS分别应用于控制栅33和编程/选择栅31的同时，或者是在该应用之后，该漏极电压Vd和源极电压VS被分别从第三电压源41和第四电压源42加到漏极37和源极36。并且，启动电流检测器43。而且，当电压VC，i、VPS、和Vd分别被应用于控制栅33、编程/选择栅31和漏极37时，用于第i个阈值电平编程的如图5D所示的一电压VF，i(t)被装填在浮置栅32上。此时，所加的VC，i和VPS使得一初始浮置栅电压VF，i关闭该FEF的沟道区域38，也就是，该初始电压低于在该浮置栅32上的阈值电压VF TH。
因此，在初始阶段在该漏极37上没有电流流过。作为该编程处理，从该浮置栅32提取电子以增加浮置栅电压VF，i(t)。当该浮置栅电压达到如图5D中所示的阈值电压VF TH时，在图5E中所示的电流ID，i(t)流过漏极37，由于作为编程处理，电子从浮置栅32传送到编程/选择栅31所以在该初始阶段该电流最小并且随着浮置栅电压的增加而增加。在第i个阈值电平编程期间该电流检测器43监控这个漏极电流ID，i(t)。当该漏极电流ID，i(t)到达如图5E中的一预置值IREF(例如。阈值电压)时，第i个阈值电平编程被完成，产生一图5F所示的编程终止信号VST。
在这里虽然只说明了该电流检测器43监控在该漏极上的电流ID，i(t)，但它还可被解释为在图5D所示的编程期间实际地监控在该浮置栅32上的电压或电荷量的变化。并且，该电流ID，i(t)的监控可解释为在该沟道区域38中一导电性的监控。
参见图4，该编程终止信号VST被加到该第一和第二电压源39和40，并且响应于这个编程终止信号VST，该第一和/或第二电压源39和40分别将一负电压VC，i和一正电压VPS加到控制栅33和编程/选择栅31。也就是，一旦在t＝tp，i时该电流ID，i(t)被检测为高于阈值电流Ith，则第i个阈值电平编程就被完成。因此，时间tp，i表示当第i个阈值电平被编程的时间。
在这种情况中，如图5E所示，当该漏极电流ID，i(t)达到参考电流IREF时，该浮置栅电压达到一相应于该参考电流IREF的一参考电压VF REF。因此，该参考电流IREF实际上被置为相应于预先在浮置栅32上的阈值电压VF TH的一值，当一非易失性存贮器被制造时它就被确定。也就是，参见图3，因为用于检验的该存贮场效应晶体管34包括有浮置栅32和源极36，所以这个阈值电压VF TH实际上相应于该沟道区域38的阈值电压。应注意的是，一编程完成时间总是当该浮置栅电压到达对于任何阈值电平编程是相同的阈值电压VF TH时的时间。这是本发明不同于R.Cernea现有技术的特征之一。
图5H所示的图示出了当该第i个阈值电平分别是一个或二个时，在控制栅33上阈值电压VC TH，1和VC TH，2的变化。图5H还示出了在多电平编程期间在该控制栅33上阈值电压VC TH，i随着该电平增长次序而下降，这可通过在编程期间降低电压VC，i而达到。这里，第一和第二电平编程时间tp，1和tp，2相互不同的原因在于每个电平的控制栅电压VC，i和阈值电压VC TH，i的变化是不同的缘故。
同时，图5G所示的图示出了在浮置栅32上从一初始电荷量QF，0(O)到当第一阈值电平编程完成时的时间上的电荷量QF，1(tp，1)和当第二阈值电平编程完成时的时间上的电荷量QF，2(tp，2)的电荷量的变化，在这种情况中该第i个阈值电平分别是第一和第二电平。应注意的是，当在浮置栅32上的电压VF，1(t)和VF，2(t)达到相应于参考电流IREF(t＝tp，1，t＝tp，2)的在该浮置栅32上的参考电压VF REF时，在浮置栅32上的电荷量是从初始量QF，0(0)分别减小到量QF，1(tp，1)和量QF，2(tp，2)。在完成该编程之后，QF，1(tp，1)和QF，2(tp，2)的值被保存。
参见图7A，从第一电压源39加到控制栅33的电压VC，i和相应电平的阈值电压之间的关系，这是本发明的一个重要的结果，下面将予以说明。图7A示出了在图3中所示的该非易失性存贮器的一电容等效电路。在图7A中，CC表示控制栅33和浮置栅32之间的电容，CPS表示编程/选择栅31和浮置栅32之间的电容，CD表示漏极37和浮置栅32之间的电容以及CS表示源极36和浮置栅32之间的电容。
这些电容之和的电容CT可由下面等式(1)表示：
CT＝CC+CPS+CD+CS+CB                    ……(1)
各个电容的耦合系数由下面等式(2)规定：αC＝CC/CT，αC＝CC/CT，αPS＝CPS/CT，αS＝CS/CT，和αS＝CS/CT……(2)
在这种情况中，为了方便起见假定基片和源极电压为地电压。
并且，参见图7A，在编程期间在浮置栅32上的电压可由下式(3)表示： V F ( t ) = α C V C + α PS V PS + α D V D + Q F ( t ) / C T - - - ( 3 ) = α C [ V C + V TH C ( t ) + α P V P + α D V D ( t )
其中QF(t)表示在该浮置栅32上的一电荷量。
在编程中，在控制栅33上的阈值电压VC TH(t)由下面等式(4)表示： V TH C ( t ) = - Q F ( t ) C C - - - ( 4 )
换句话说，在等式(4)中，VC TH(t)表示在时间t在控制栅33上所测量的一阈值电压漂移。该阈值电压漂移是指在控制栅上所测量的一阈值电压并且是由在浮置栅上的电荷积聚而导致的。在控制栅33上所测量的阈值电压VC TH(t)是当漏极电流ID(t)达到在电流检测器43上的参考电流IREF(例如，阈值电流Ith)时由在控制栅33上的一电压所决定的。如像所说明的，该阈值电流Ith可以任意地规定(例如，Ith＝1μA)。在浮置栅32上的该阈值电压VF TH是包括有如图3所示的浮置栅32、源极36和漏极37的该存贮场效应晶体管的一固有阈值电压，它取决于诸如在制造如图3所示的非易失性存贮单元的沟道离子注入和栅极绝缘体的厚度之类的制造条件。因此，该浮置栅32的阈值电压VF TH总是恒定的。但是，在控制栅33处的阈值电压VC TH取决于在浮置栅32处的电荷量QF。
如像已说明的，当在浮置栅32处的电压VF(t)降到在浮置栅32处的该参考电压VF REF(例如该阈值电压VF TH)时，每个电平的编程被迫停止。值得注意的是，在该漏极电压VD是恒定时，电流ID(t)取决于在浮置栅32处的电压并且具有与在浮置栅32处的电压VF，i一一匹配的一种关系。因而，对于每个电平的编程终止时间点相应于当该电流ID(t)到达该阈值电流Ith的时间点并且还相应于当该编程完成时的时间点tp。因此，在每个阈值电平编程中，在编程完成的时间处的该浮置栅32的电压VF(tp)可由下面等式(5)表示： V F ( t P ) = V TH F = α C [ V C - V TH C ( t P ) ] + α PS V PS + α D V D ( t P ) - - - ( 5 )
考虑到从第一电压源39加到控制栅33的电压VC重新整理等式(5)，则给出如下等式(6)： V TH C ( t P ) = V C + α PS V PS + α D V D - V REF F α C = V C + V 1 - - - ( 6 )
这里V1定义为： V 1 = α PS V PS + α D V D - V REF F α C - - - ( 7 )
如果该编码/选择栅电压VPS、漏极电压VD和参考电压VF REF三个参量被调整使得在每个电平编程完成时为一固定值V1，则该控制栅电压VC和阈值电压VC TH的漂移的关系相互为线性。
使得V1为一固定值的最简单的方式是将该编程/选择栅极电压VPS、漏极电压VD作为用于每个电平编程的一固定值应用并且使得该参考电压VF REF成为用于每个电平编程的一固定值。使得该参考电压VF REF固定与使得该参考电流IREF恒定是相同的。但是，如像在等式(5)中应注意的，仅仅在完成每个电平编程时如果该编程/选择栅极电压VPS和漏极电压VD各自相同时它才满足该目的。也就是说，虽然该编程/选择栅极电压VPS和漏极电压VD可以是依从于时间的变量，但仅仅如果在完成每个电平编程的时间上它们的值各自相同时它才作为该目的。从等式(5)还可注意的是，在每个电平处的控制栅电压VC也可以是依从于时间的变量。在这种情况下，在等式(5)中的VC是在完成每个电平编程的时间处的一个值。
如像已说明的那样，通过使得V1成为用于每个电平编程的一常数、用于第i个阈值电平编程的控制栅电压VC，i可根据等式(6)表示为： V TH , i C = V C , i + V 1 其中i＝0，1，2，3，…，n-1                ……(8)
从这个等式，可求得被编程的该阈值电平和应用于相应阈值电平的控制栅电压是具有斜率为1的线性。类似地，根据等式(4)，在该浮置栅32上的电荷量也是与该控制栅电压成线性的。
因为如上所述V1是一常数，所以在一多电平编程期间加到该控制栅33上的第i个电压漂移ΔVC，i可由下面等式(9)直接表示： Δ V C , i = Δ V TH , i C - - - ( 9 )
从等式(8)和(9)可知在二个或多个电平编程中通过该控制栅电压的一漂移可准确地控制一阈值电压的漂移。还可以知道当在等式(7)中该常数置为零时该控制栅电压变成恰好为阈值电压。
在上面结论的情况中以下两种用来监控一编程的方法被应用于一非易失存贮器的编程。
第一种方法是一沟道ON-TO-OFF方法，在该方法中在该编程的初始阶段该沟道被接通导致最大漏极电流流通，并且作为该编程处理而将电子注射到浮置栅以使得浮置栅电压随着之后该漏极电流的减小而减小直到当该编程被终止时该漏极电流达到一预置的参考电流。
第二种方法是沟道OFF-TO-ON方法，该方法与沟道ON-TO-OFF方法相反，在该方法中电压被加到每个电极以便用来在一编程的初始阶段不仅关闭该沟道，即，用来导致该浮置栅电压低于该浮置栅阈值电压VF TH，并且还导致电子到漏极到浮置栅。因此，作为该编程过程，当该沟道导通时在该终点在该浮置栅上的电压上升达到高于该浮置栅阈值电压VF TH。该编程的终止点可以是当该沟道被导通的瞬间或可以是在该导通以后的任何任意时间。也就是说，该参考电流可以是该阈值电流，或者可以是大于该阈值电流的任何任意值。
在多于二个值的一多电平编程的情况中，当该相应于每个值的控制栅电压是变化时，每个电平编程的初始浮置栅电压也是变化的。这个过程示于图7B中。这里，对于每个电平编程，VF REF(或IREF)是一常数，并且当电平到达较低等级时该VC，i降低。并且，在该导通之前漏极电流为零，并且该导通点和编程完成点取决于一晶体管的特性。这个过程示于图7C。
本发明涉及前述的OFF-TO-ON方法，以及一新的非易失性存贮单元、器件和该OFF-TO-ON方法可以容易地被应用的存贮器阵列。与ON-TO-OFF方法相比较，可看出该OFF-TO-ON方法可具有很小的功耗。并且，在相应于该阈值电压的ON瞬间是作为该编程终止点而被检测的情况中，一检测放大器可非常简单的被实施。
从上面理论结果可知，即在该OFF-TO-ON方法编程中，当从该处于最高电平的擦除状态到相应的阈值电平的一电平的漂移ΔVC TH，i被确定时，通过将一由减去该漂移ΔVC TH，i而得到的一值加到一来自在编程中作为控制栅电压的已知最高电平VC，0的一所期望电平而能进行对该电平的一编程，并且随后通过一检测电路(在本实施例的情况中是电流检测器43)实现等待该编程的自动完成。
在该编程中意指使用隧道效应机理的情况中，一正电压加到选择/编程栅31，一负电压加到控制栅33，以及足以监控(检测)漏极37和源极36之间的一电流的一最小电压(例如1V)，使得该选择晶体管35导通并建立足以导致该浮置栅32和编程/选择栅31之间形成隧道效应的一电场。由于该沟道(一导电性)的一状态的监控，即在编程期间可能产生一漏极电流而使该选择晶体管34应当被导通。
现在说明用来确定用于该最高电平编程的控制栅电压VC，0和参考电流IREF的方法。
一旦一所给定的存贮单元的所希望的最高电平VC TH，0、选择/编程栅电压VPS、漏极电压VD、源极电压VS和一基片电压VB被确定，则VC，0和参考电压VF REF二个参量从等式(7)和(8)中被移出。当固定选择/编程栅电压VPS，漏极电压VD和源极电压VS时，该VF REF与IREF一对一的类型相应。然后，在该存贮单元被调整到所希望的最高阈值电平之后VC TH，0、VC，0、VPS、VD、VS和VB被加到该存贮单元，并且测量初始漏极电流IC，0(0)。该IC，0(0)在这时就是IREF。在这种情况中，该VC，0考虑到编程时间而被确定。一旦该VC，0被确定，则该IREF可由前述的方法来确定。该IREF可由除上述之外的各种方法来测量。
到现在为止的说明都是说明由等式(7)所表达的V1是作为一固定常数而设置的情况。如果在等式(7)中该参量被调整使得V1对于每个电平编程是变化的，这可由等式(8)看出，则该控制栅电压VC，i和相应的阈值电压VC TH，i之间将是一非线性的关系。因此，该控制栅电压的一漂移和相应阈值电压的一漂移具有相互不同的值。在这种情况中，只有当获得控制栅电压VC，i和相应的阈值电压VC TH，i的非线性关系时，通过适当地调整用于每个电平的参考电流IREF，可实验地将用于每个电平的阈值电压编程到所期望的值。
至此，说明了单个和多电平编程的方法。
现在将说明使用前述编程方法的一擦除方法，前面的编程方法使用了一N型晶体管作为例子。
如像已经规定的那样，在本发明的该编程方法中，擦除是将电荷载流子(或电子)注入该浮置栅。因此，该擦除可由热载流子注射或由隧道效应来实现。
在本发明中，该擦除状态意指一种当该阈值电平在最高时为VC TH，0的情况。换句话说，在一给定擦除字块内的所有的非易失性存贮单元在最高电平时被编程。因而，根据下述步骤能完成一擦除过程。
首先，电子被注射使得在一所选择的字块内的所有单元的阈值电平变成高于电平0，即VC TH，0。随后，在电平为零其中控制栅33的电压为VC，0的情况下，所有被选择的单元被编程。这里，如像所说明的那样，该VC，0的值可以适当的任意选取。
直至目前为止的实施例中，一直以N型晶体管作为例子，在本发明的编程方法的情况中还用于一P型晶体管，所得到结果相同，只不过所加电压的极性改变。但是，在这种情况中，由于电子注射而使浮置栅电压降低导致该晶体管由截止变为导通。因此，在P型晶体管的情况中，电压将加到每一栅极和终端以使得该沟道在一初始阶段被截止并且随着时间的推延电子被注入该浮置栅。
直到现在所说明的本发明的概念中该说明与该编程机理无关，可以了解到本发明的概念可适用于由等式(3)所表述的任何类型的编程机理。
至此所说明的是根据电流检测方法的该编程过程。
现在将参照图8A和8B来说明根据电压检测方法的编程过程。根据电压检测方法的编程过程实际上几乎与根据电流检测方法的编程过程是相同的。图8A所示的图用来说明使用电压检测方法的本发明的编程过程，图8A实际上与图4是相同的，只不过是使用一电压检测器44来替代了图4中所示的电流检测器43。
在它最简化形式中该电压检测器44包括有一参考电压源45和连接在参考电压源45和漏极37之间的一电阻46。或者，这个电压检测器44可包括该参考电压源和连接在该参考电压源及漏极之间的一二极管。因此，在编程期间该电压检测器44监控漏极37的一电压。当在该浮置栅32上的电压VF，i在该监控期间到达一给定的阈值电压VF TH时的时间处对该漏极电压VD，TH检测时，该电压检测器44发出一编程终止信号VST。该漏极电压VD，TH是一贯穿于所有电平编程的常数。如像该电流检测方法一样，如果第一电压源39和/或第二电压源40中止该控制栅VC，i的供电并且该编程栅电压VP不再响应于这个编程终止信号VST，则该编程终止。因为其它与该电流检测方法是相同的，所以这些说明被省略。
图9A和9B、10A和10B、11A和11B以及12A和12B示出了图3所示的该非易失性存贮器的各种形式结构的草图及截面图。
图9A示出了根据本发明的该非易失存贮单元的一种第一形式结构，图9B示出了沿图9A的I-I′线的剖面图。
参见图9A和9B，该第一形式结构的非易失性存贮器包括有一第一导电型半导体基片30，该基片30具有一源极36、一漏极37和在一表面上的源极36和漏极37之间的一沟道区域38、在该沟道区域38的一表面上的一源极侧形成的编程/选择栅31、在与该编程/选择栅31相隔离的该沟道区域38的表面上的一漏极37侧形成的一浮置栅32、横越该浮置栅32形成的一控制栅33、和在该编程/选择栅31浮置栅32和该控制栅33之间形成一介质层47，在浮置栅32和编程/选择栅31之间形成的介质层47的厚度是足够的薄以允许隧道效应的形成。
参见图9A和9B，该编程/选择栅31是靠近源极36而构成，浮置栅32靠近漏极37而构成，和该编程/选择栅31的一侧紧邻近于浮置栅32的一侧构成以用于电子的隧道效应。从图9A和9B还可知道从浮置栅32的一侧提取的电子通过介质层47到达编程/选择栅31的一侧。并且，在该沟道区域和浮置栅32之间构成具有一在擦除中足以导致电子从该沟道区域38到浮置栅32的隧道效应的薄膜厚度的栅极隔离薄膜48。
图10A示出了根据本发明的该非易失性存贮单元的第二种结构，图10B示出了沿图10A的II-II′的一剖面图。
参见图10A和10B，该第二种结构类似于在图9A和9B中所示的第一种结构。在图10A和10B中，可看出该编码/选择栅31从源极36侧延伸到越过浮置栅32的表面的一部分。
图10A中所示的这种布局意指从该浮置栅32的一边缘32a提取的电子通过该介电层47到达该编程/选择栅31的一边缘31a。利用这种边缘，可获得更好的电子传送。因此，在边缘47a到源极36侧之间所构成的介电层47比其它部要薄。
图11A示出了根据本发明的非易失性存贮单元的第三种结构，图11B示出了沿图11A的线III-III′的一剖面图。
参见图11A和11B，该第三种结构类似于图9A和9B中所示的第一种结构。在图11A和11B中，可看到该编程/选择栅31被延伸到越过浮置栅32和控制栅33的整个表面。
参见图11A和11B，第三种结构的非易失性存贮单元包括有一第一导电型半导体基片30，该基片30的表面上具有一源极36、一漏极37和在该源极36和漏极37之间的沟道区域38；在该半导体基片30上形成的一栅极绝缘层48；在该沟道区域38的一表面上的漏极37侧构成的浮置栅32；在具有比浮置栅32宽度要窄的，在漏极37侧上越过浮置栅32构成的控制栅33；从在源极36侧上的该沟道区域38的曝露的表面延伸通过浮置栅32和控制栅33的表面到该漏极37的一表面所构成的编程/选择栅31；以及在编程/选择栅31、浮置栅32和控制栅33之间构成的介电层47并且在漏极37侧上该浮置栅32的一侧和编程/选择栅31的一侧之间所形成的介质层的厚度足够的薄以导致隧道效应。这种方案的提出用于在漏极37侧的电子通过编程/选择栅侧31和浮置栅侧32之间的介电层47的隧道效应。
图12A示出了根据本发明的非易失性存贮单元的第四种结构，图12B示出了沿图12A的IV-IV′线的剖面图。
参见图12A和12B，除该编程/选择栅31的边缘31b、32b和47b之外，该第四种结构类似于第三种结构，为了允许隧道效应在此通过，而在漏极37侧上，而对面的位置处分别构成浮置栅32和介质层47。因此，为了允许隧道效应，在这部分所构成的介质层47的厚度比其它部分要薄。
如上所述，本发明的优点有如下几个方面。
首先，为了进行每一阈值电平编程仅需改变控制栅电压而使得单个或多电平编程简化。
其次，因为每一阈值电压电平和每一相应控制栅电压之间的关系为线性的，并且阈值电压的漂移与控制栅电压的漂移是相同的，因而可实现对每一电平阈值电压漂移的准确调整。
第三，由于在该非易失性存贮单元本身内部同时编程和检验的简化而消除了用于检验编程所需的分离电路，这有助于提高编程速度。
第四，因为当该单元从截止到导通时该编程终止，所以功耗很小。
第五，在擦除之前无须予编程。
第六，在本发明中，多电平编程的准确度，即编程的阈值电压的误差分布是仅由在该非易失性存贮器的制造时间所确定的参数和由所加的偏压来准确地确定的。因此，本发明的非易失性存贮器各个电平的误差分布与许多编程/擦除周期无关。既使在编程期间，该存贮器也与在一氧化物层中的电荷俘获、沟道迁移率、位线电阻和不稳定的或不可预见的电参数无关。
第七，在用来对本发明的非易失性存贮器编程的方法中利用控制栅电压的该电压控制型比电流控制型能允许更容易和准确地进行多电平编程。
第八，漏极和源极可工作在仅用于读取的一低电压(即～1V)，这对单元尺寸缩小是有利的。
上述对本发明各最佳实施例的说明只是提供图示和说明的目的。这无意指所披露的实践方式已详尽无遗地描述了本发明或是对本发明作出限制，根据上述教导或依据本发明的实践所获取的知识有可能对本发明进行改进和变型。为了说明本发明的原理而选择和描述了这些实施例，本技术领域的普通技术人员可将它的实际应用用于本发明的各种实施例中并且在特定使用中对本发明进行各种改进。本发明的范围由权利要求来确定。

Claims (41)

1、一种非易失性存贮单元，包含有：
一编程/选择栅，用来作为用于在编程、读取和擦除中选择一单元的端子并在编程中用于编程；
一浮置栅，用来存贮用以存贮数据的电荷并且在编程中将所提取的该电荷送到编程/选择栅；
一控制栅，用来在编程中在该浮置栅处诱发一电势以对由浮置栅到编程/选择晶体管的被提取的电荷量进行控制；和
一晶体管单元，具有浮置栅、编程/选择栅、一沟道区域、一源极和一漏极，并且具有在编程期间与该编程电流通道完全分离的一监控通道以便用来在进行编程的同时监控一被编程的状态，
其中在编程/选择栅和浮置栅之间构成一隧道效应二极管。
2、如权利要求1所述的非易失性存贮单元，其中借助于一电容耦合在该浮置栅上该控制栅诱发电势。
3、如权利要求1所述的非易失性存贮单元，其中该晶体管单元包括：
一存贮晶体管，具有用来作为一漏极的在该编程/选择栅和浮置栅之间的该沟道区域的一第一区域，用来作为一沟道区域的在该浮置栅之下的该沟道区域的一第二区域，控制栅，浮置栅和漏极，该存贮晶体管用作存贮在该浮置栅上的数据，和
一选择晶体管，具有编程/选择栅，用来作为一沟道区域的在该编程/选择栅和源极之下的该沟道区域的一第三区域，和用来作为源极和漏极的第一区域，该选择晶体管用来控制在该漏极和源极之间的电流流动以用来选择一单元。
4、如权利要求3所述的非易失性存贮单元，其中该选择晶体管控制与该存贮晶体管的阈值电压无关的电流。
5、如权利要求1所述的非易失性存贮单元，其中在擦除期间通过漏极侧隧道效应或热载流子注射的方式该非易失性存贮单元向该浮置栅提供电荷。
6、如权利要求1所述的非易失性存贮单元，其中在擦除期间通过源极侧隧道效应或热载流子注射的方式该非易失性存贮单元向该浮置栅提供电荷。
7、如权利要求1所述的非易失性存贮单元，其中在擦除期间利用沟道侧隧道效应或热载流子注射使该非易失性存贮单元向该浮置栅提供电荷。
8、如权利要求1所述的非易失性存贮单元，进一步包含有：
用来向控制栅提供电压的第一电压源；
用来向编程/选择栅提供电压的第二电压源；
用来向漏极提供电压的第三电压源；
用来向源极提供电压的第四电压源，向源极提供的电压低于向漏极提供的电压；和
在编程期间用来检测在漏极上的电流并且当在漏极上检测到该被检测的电流达到一预置参考电流值时为了不再提供电压而向第一和第二电压源的至少一个提供编程终止信号的一电流检测器。
9、如权利要求8所述的非易失性存贮单元，其中从第一电压源向控制栅提供的电压是随在多电平编程中每个阈值电平编程而变化的一负电压，从第二电压源向编程/选择栅提供的电压是一正电压，从第三电压源提供的电压是一正电压，和从第四电压源向源极提供的电压是比由该第三电压源所提供的电压要低的电压。
10、如权利要求9所述的非易失性存贮单元，其中该源极是地电压。
11、如权利要求1所述的非易失性存贮单元，进一步包括：
用来向控制栅提供一电压的第一电压源；
用来向编程/选择栅提供一电压的第二电压源；和
用来在编程期间监控该漏极上的一电压并且当在该漏极上所监控的该电压达到一预置参考电压时为了不再提供电压而向第一和第二电压源中的至少一个提供一编程终止信号的电压检测器。
12、如权利要求11所述的非易失性存贮单元，其中从第一电压源向该控制栅提供的电压是随在多电平编程中每个阈值电平编程而变化的一负电压，并且从第二电压源向编程/选择栅提供的电压是一固定的正电压。
13、如权利要求11所述的非易失性存贮单元，其中该电压检测器包括一用来提供一预置参考电压的一参考电压源，和
连接在该参考电压源和漏极之间的一电阻。
14、如权利要求11所述的非易失性存贮单元，其中该电压检测器包括有用来提供一预置参考电压的一参考电压源，和
在该参考电压源和漏极之间连接的一二极管。
15、如权利要求1所述的非易失性存贮单元，其中所述浮置栅与该编程/选择栅一起在存贮用来存贮数据的电荷中构成一编程电流通道，并且其中所述晶体管是场效应晶体管，具有浮置栅、编程/选择栅、沟道区域、一源极和一漏极。
16、如权利要求15所述的非易失性存贮单元，其中的被编程状态的监控包括根据在该浮置栅上的电荷量的变化而对该沟道的导电性的监控。
17、如权利要求15所述的非易失性存贮单元，其中一被编程状态的监控包括对源极和漏极中之一电极的电流的监控。
18、如权利要求15所述的非易失性存贮单元，进一步包括一用来监控控该被编程状态的检测放大器。
19、如权利要求15所述的非易失性存贮单元，其中该场效应晶体管不是在与该编程同时而是根据反复编程和监控的方式监控一被编程状态。
20、一种对非易失性存贮单元编程的方法，该非易失性存贮单元具有一控制栅、一浮置栅、一编程/选择栅、一漏极、一源极和一在漏极和源极之间的沟道区域，该方法包括的步骤有：
将第一电压加到控制栅、将第二电压加到编程/选择栅，将第三电压加到漏极，将第四电压加到源极，用来改变在浮置栅上的电荷量以便在一单个电平编程的初始阶段关闭该沟道区域而为了执行该单个电平编程接通该沟道；和
在该编程期间监控该沟道区域的一导电性以便当所监控的导电性被测量为一预置的参考值时强行终止分别加到控制栅和编程/选择栅的第一和第二电压中的至少一个电压。
21、如权利要求20所述的方法，其中该参考值是一阈值电压值。
22、如权利要求20所述的方法，其中第一电压是一负值，第二电压是一正值，第三电压是一正值，和第四电压是小于第三电压的一正值。
23、如权利要求20所述的方法，其中该源极电压是一地电压。
24、如权利要求20所述的方法，其中监控该沟道区域的一导电性的步骤包括监控流经该漏极的一电流的步骤。
25、如权利要求20所述的方法，其中监控该沟道区域的一导电性的步骤包括监控在该浮置栅上的一电荷载流子量的变化的步骤。
26、如权利要求20所述的方法，其中所述第一电压根据每个阈值电平编程而变化。
27、如权利要求26所述的方法，其中该参考值是与每个阈值电平编程无关的固定值。
28、如权利要求27所述的方法，其中该参考值是一阈值电压值。
29、如权利要求26所述的方法，其中该第一电压是随每个阈值电平编程的一负值，第二电压是一总是固定的正值，第三电压是一正值，和第四电压是一低于第三电压的正值。
30、如权利要求29所述的方法，其中该第二电压在该编程的初始阶段具有一高值并且在编程期间减小到该固定的正值。
31、如权利要求29所述的方法，其中该源极电压是一地电压。
32、如权利要求26所述的方法，其中监控该沟道区域导电性的步骤包括检测流经该漏极的电流的步骤。
33、如权利要求26所述的方法，其中监控该沟道区域导电性的步骤包括有监控在该浮置栅上的一电荷载流子量的变化的步骤。
34、如权利要求1所述的非易失性存贮单元，其中：
源极、漏极和在该源极和漏极之间的沟道区域构成在一半导体基片的一表面上；
编程/选择栅构成在该沟道区域的一表面上的源极侧；
浮置栅构成在该沟道区域的一表面上的漏极侧，并且包括用于电子隧道效应的紧邻编程/选择栅的一侧的一个侧面；
控制栅横越该浮置栅而构成；和
一介质层构成在编程/选择栅、浮置栅和控制栅之间，并且该介质层在该浮置栅的一侧和编程/选择栅的一侧之间所构成的厚度足够薄以允许产生隧道效应。
35、如权利要求34所述的非易失性存贮单元，进一步包含允许在沟道区域、浮置栅和编程/选择栅之间产生电子的隧道效应所构成的足够薄的栅极绝缘层。
36、如权利要求1所述的非易失性存贮单元，其中：
源极、漏极和在该源极和漏极之间的沟道区域构成在一半导体基片的一表面上；
浮置栅构成在漏极侧在该沟道区域的一表面上；
编程/选择栅通过从在源极侧的该沟道区域的表面上的一部分延续到越过该浮置栅表面的一部分而构成，该编程/选择栅具有相对于该浮置栅的一边缘的一边缘；
控制栅横越该浮置栅而构成；和
一电介层构成在该编程/选择栅、浮置栅和控制栅之间，并且该电介层在该浮置栅的边缘和编程/选择栅的边缘之间所构成的厚度足够薄以便允许形成隧道效应。
37、如权利要求36的非易失性存贮单元，进一步包含在该沟道区域、浮置栅和编程/选择栅之间所构成的足够薄的允许电子隧道效应形成的栅极绝缘层。
38、如权利要求1的非易失性存贮单元，其中：
源极、漏极和在该源极和漏极之间的沟道区域构成在一半导体基片的一表面上；
浮置栅构成在漏极侧上该沟道区域的一表面上；
控制栅横越该浮置栅而构成；
编程/选择栅通过从在一源极侧的该沟道区域的表面的一部分延续到在漏极侧的漏极表面上的一部分而构成，以具有用于电子隧道效应的邻接到该浮置栅的一侧的编程/选择栅的一侧；和
一电介层构成在编程/选择栅、浮置栅和控制栅之间，并且该电介层在浮置栅的一侧和编程/选择栅的一侧之间所构成的厚度足够薄以允许隧道效应的产生。
39、如权利要求38所述的非易失性存贮单元，进一步包含有在该沟道区域、浮动栅和编程/选择栅之间所构成的允许电子隧道效应的足够薄的栅极绝缘层。
40、如权利要求1所述的非易失性存贮单元，其中：
源极、漏极和该源极和漏极之间的沟道区域构成在一半导体基片的表面上；
浮置栅构成在漏极侧在该沟道区域的一表面上；
控制栅横越该浮置栅而构成；
编程/选择栅通过从在该源极侧在该沟道区域的表面上的一部分延续到该漏极上的一部分以越过该浮置栅和控制栅的所有被曝露的表面而构成，该编程/选择栅具有一相对于在漏极侧上的该浮置栅的一边缘的一边缘；和
一电介层构成在该编程/选择栅、浮置栅和控制栅之间，并且该电介层在该浮置栅的边缘和编程/选择栅的边缘之间构成的厚度足够薄以允许隧道效应的产生。
41、如权利要求40所述的非易失性存贮单元，进一步包含在该沟道区域、浮置栅和编程/选择栅之间所构成的允许电子隧道效应的足够薄的一栅极绝缘层。
CN96121892A 1996-07-23 1996-12-10 非易失性存贮单元及其编程方法 Expired - Fee Related CN1128450C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1019960029695A KR100205309B1 (ko) 1996-07-23 1996-07-23 비휘발성 메모리셀 및 이 비휘발성 메모리셀을 프로그래밍하는 방법
KR29695/1996 1996-07-23
KR29695/96 1996-07-23

Publications (2)

Publication Number Publication Date
CN1171600A CN1171600A (zh) 1998-01-28
CN1128450C true CN1128450C (zh) 2003-11-19

Family

ID=19467092

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96121892A Expired - Fee Related CN1128450C (zh) 1996-07-23 1996-12-10 非易失性存贮单元及其编程方法

Country Status (6)

Country Link
US (3) US6034892A (zh)
JP (1) JP2929434B2 (zh)
KR (1) KR100205309B1 (zh)
CN (1) CN1128450C (zh)
DE (1) DE19649410C2 (zh)
TW (1) TW355839B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100205309B1 (ko) * 1996-07-23 1999-07-01 구본준 비휘발성 메모리셀 및 이 비휘발성 메모리셀을 프로그래밍하는 방법
JP3905990B2 (ja) * 1998-12-25 2007-04-18 株式会社東芝 記憶装置とその記憶方法
US6711065B2 (en) * 1999-09-30 2004-03-23 Infineon Technologies Ag 1 T flash memory recovery scheme for over-erasure
DE69936654T2 (de) * 1999-12-09 2007-11-22 Hitachi Europe Ltd., Maidenhead Speicheranordnung
KR100387267B1 (ko) 1999-12-22 2003-06-11 주식회사 하이닉스반도체 멀티 레벨 플래쉬 이이피롬 셀 및 그 제조 방법
JP4084922B2 (ja) 2000-12-22 2008-04-30 株式会社ルネサステクノロジ 不揮発性記憶装置の書込み方法
US6522584B1 (en) * 2001-08-02 2003-02-18 Micron Technology, Inc. Programming methods for multi-level flash EEPROMs
US6717847B2 (en) * 2001-09-17 2004-04-06 Sandisk Corporation Selective operation of a multi-state non-volatile memory system in a binary mode
EP1324342B1 (en) * 2001-12-28 2008-07-16 STMicroelectronics S.r.l. Programming method for a multilevel memory cell
KR100456596B1 (ko) * 2002-05-08 2004-11-09 삼성전자주식회사 부유트랩형 비휘발성 기억소자의 소거 방법
TWI320571B (en) * 2002-09-12 2010-02-11 Qs Semiconductor Australia Pty Ltd Dynamic nonvolatile random access memory ne transistor cell and random access memory array
US6781881B2 (en) * 2002-12-19 2004-08-24 Taiwan Semiconductor Manufacturing Company Two-transistor flash cell for large endurance application
US6925011B2 (en) * 2002-12-26 2005-08-02 Micron Technology, Inc. Programming flash memories
US7049652B2 (en) * 2003-12-10 2006-05-23 Sandisk Corporation Pillar cell flash memory technology
TW200607080A (en) * 2004-08-02 2006-02-16 Powerchip Semiconductor Corp Flash memory cell and fabricating method thereof
JP4724564B2 (ja) * 2005-01-28 2011-07-13 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
US7145809B1 (en) * 2005-07-01 2006-12-05 Macronix International Co., Ltd. Method for programming multi-level cell
KR100725373B1 (ko) * 2006-01-20 2007-06-07 삼성전자주식회사 플래쉬 메모리 장치
US7515465B1 (en) * 2006-06-07 2009-04-07 Flashsilicon Incorporation Structures and methods to store information representable by a multiple bit binary word in electrically erasable, programmable read-only memories (EEPROM)
US20080185629A1 (en) * 2007-02-01 2008-08-07 Denso Corporation Semiconductor device having variable operating information
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
US7834676B2 (en) * 2009-01-21 2010-11-16 Samsung Electronics Co., Ltd. Method and apparatus for accounting for changes in transistor characteristics
US8228730B2 (en) * 2010-08-31 2012-07-24 Micron Technology, Inc. Memory cell structures and methods
EP2759423B1 (de) 2013-01-28 2015-04-22 Gestamp Umformtechnik GmbH Querlenker aus faserverstärktem Kunststoff für eine Radaufhängung eines Fahrzeuges
CN105448346B (zh) * 2014-08-22 2018-09-25 中芯国际集成电路制造(上海)有限公司 存储单元可靠性的测试方法
CN106328207B (zh) * 2016-08-16 2019-09-13 天津大学 用于防止非易失性存储器数据恢复的迷惑方法和装置
US10242991B2 (en) * 2017-06-30 2019-03-26 International Business Machines Corporation Highly compact floating gate analog memory
CN108054170B (zh) * 2017-11-27 2020-08-14 深圳市国微电子有限公司 一种可编程存储单元及其控制方法
WO2019124356A1 (ja) * 2017-12-20 2019-06-27 パナソニック・タワージャズセミコンダクター株式会社 半導体装置及びその動作方法
US20220123119A1 (en) * 2020-10-19 2022-04-21 Stmicroelectronics (Rousset) Sas Non-volatile memory

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4099196A (en) * 1977-06-29 1978-07-04 Intel Corporation Triple layer polysilicon cell
EP0123249B1 (en) * 1983-04-18 1990-08-01 Kabushiki Kaisha Toshiba Semiconductor memory device having a floating gate
JPS60236195A (ja) * 1984-05-08 1985-11-22 Nec Corp 不揮発性半導体メモリ
IT1191566B (it) * 1986-06-27 1988-03-23 Sgs Microelettronica Spa Dispositivo di memoria non labile a semiconduttore del tipo a porta non connessa (floating gate) alterabile elettricamente con area di tunnel ridotta e procedimento di fabbricazione
JPS63274180A (ja) * 1987-05-06 1988-11-11 Seiko Instr & Electronics Ltd 半導体不揮発性メモリ
US5043940A (en) 1988-06-08 1991-08-27 Eliyahou Harari Flash EEPROM memory systems having multistate storage cells
JP2807256B2 (ja) * 1989-03-17 1998-10-08 株式会社東芝 不揮発性半導体メモリ
JP2597719B2 (ja) * 1989-07-31 1997-04-09 株式会社東芝 不揮発性半導体記憶装置およびその動作方法
US5280446A (en) * 1990-09-20 1994-01-18 Bright Microelectronics, Inc. Flash eprom memory circuit having source side programming
US5583810A (en) * 1991-01-31 1996-12-10 Interuniversitair Micro-Elektronica Centrum Vzw Method for programming a semiconductor memory device
JP2500871B2 (ja) * 1991-03-30 1996-05-29 株式会社東芝 半導体不揮発性ｒａｍ
US5338952A (en) * 1991-06-07 1994-08-16 Sharp Kabushiki Kaisha Non-volatile memory
US5303187A (en) * 1992-12-28 1994-04-12 Yu Shih Chiang Non-volatile semiconductor memory cell
US5422842A (en) 1993-07-08 1995-06-06 Sundisk Corporation Method and circuit for simultaneously programming and verifying the programming of selected EEPROM cells
GB2292008A (en) * 1994-07-28 1996-02-07 Hyundai Electronics Ind A split gate type flash eeprom cell
KR100192430B1 (ko) * 1995-08-21 1999-06-15 구본준 비휘발성 메모리 및 이 비휘발성 메모리를 프로그램하는 방법
KR0172831B1 (ko) * 1995-09-18 1999-03-30 문정환 비휘발성 메모리를 프로그램하는 방법
JP3001409B2 (ja) * 1996-02-19 2000-01-24 モトローラ株式会社 ２層フローティングゲート構造のマルチビット対応セルを有する不揮発性メモリ及びそのプログラム／消去／読出方法
TW378321B (en) * 1996-02-29 2000-01-01 Sanyo Electric Co Semiconductor memory device
US5668757A (en) * 1996-03-18 1997-09-16 Jeng; Ching-Shi Scalable flash eeprom memory cell and array
KR100223868B1 (ko) * 1996-07-12 1999-10-15 구본준 비휘발성 메모리를 프로그램하는 방법
KR100205309B1 (ko) * 1996-07-23 1999-07-01 구본준 비휘발성 메모리셀 및 이 비휘발성 메모리셀을 프로그래밍하는 방법
KR100232190B1 (ko) * 1996-10-01 1999-12-01 김영환 비휘발성 메모리장치
US6091633A (en) * 1999-08-09 2000-07-18 Sandisk Corporation Memory array architecture utilizing global bit lines shared by multiple cells

Also Published As

Publication number Publication date
US20010004325A1 (en) 2001-06-21
DE19649410C2 (de) 1999-05-27
KR100205309B1 (ko) 1999-07-01
TW355839B (en) 1999-04-11
CN1171600A (zh) 1998-01-28
JPH1070205A (ja) 1998-03-10
DE19649410A1 (de) 1998-01-29
US6212100B1 (en) 2001-04-03
JP2929434B2 (ja) 1999-08-03
KR980011438A (ko) 1998-04-30
US6411547B2 (en) 2002-06-25
US6034892A (en) 2000-03-07

Similar Documents

Publication Publication Date Title
CN1128450C (zh) 非易失性存贮单元及其编程方法
CN1119813C (zh) 非易失存储器器件
CN1119835C (zh) 对非易失性存贮器编程的方法
CN1104010C (zh) 一种用来对非易失存储单元编程的方法
CN1039608C (zh) 非易失型半导体存贮器
CN1107322C (zh) 非易失存储器及其编程方法
CN1930632A (zh) 用于非易失性存储器的粗略/精细编程的有效验证
CN1855510A (zh) 集成电路记忆体及其操作方法
CN1848297A (zh) 防止热电子程序扰动现象的非易失性存储器装置及方法
CN1705101A (zh) p通道电荷捕捉记忆元件的编程与擦除方法
CN1875429A (zh) 具有依赖邻近工作模式位线补偿的非易失性存储器及方法
CN1460268A (zh) 改进编程的非易失性存储器及为此的方法
CN1510690A (zh) 半导体存储器设备及数据写入方法
CN1949522A (zh) 非易失性存储单元与集成电路
CN1892907A (zh) 用于非易失性半导体存储器件的基准方案
JP4870876B2 (ja) 不揮発性半導体メモリ装置の消去方法
CN1130727C (zh) 用分布式学习方法对闪速存储器编程
CN1157737C (zh) 非易失性存储装置
TWI773334B (zh) 藉由對出現隨機電報雜訊之記憶體單元進行程式化調整而改善類比非揮發性記憶體中之讀取電流穩定性的方法
CN1836289A (zh) 改进的电荷俘获非易失性存储器的擦除和读取方案
CN1509477A (zh) 擦除后自动编程扰乱(apde)期间提高效率的快闪存储装置
CN1828935A (zh) 半导体元件及其制造方法与记忆体元件及其操作方法
US6862216B1 (en) Non-volatile memory cell with gated diode and MOS transistor and method for using such cell
CN1832037A (zh) 非易失存储器和其驱动方法
CN1702867A (zh) 半导体存储器件

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031119

Termination date: 20131210