CN108054170B - 一种可编程存储单元及其控制方法 - Google Patents

一种可编程存储单元及其控制方法 Download PDF

Info

Publication number
CN108054170B
CN108054170B CN201711203701.5A CN201711203701A CN108054170B CN 108054170 B CN108054170 B CN 108054170B CN 201711203701 A CN201711203701 A CN 201711203701A CN 108054170 B CN108054170 B CN 108054170B
Authority
CN
China
Prior art keywords
memory cell
programmable memory
transistor
floating gate
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711203701.5A
Other languages
English (en)
Other versions
CN108054170A (zh
Inventor
杜明
谢文刚
裴国旭
刘云龙
曾嘉兴
李晓辉
邹黎
吕明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen State Micro Electronics Co Ltd
Original Assignee
Shenzhen State Micro Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen State Micro Electronics Co Ltd filed Critical Shenzhen State Micro Electronics Co Ltd
Priority to CN201711203701.5A priority Critical patent/CN108054170B/zh
Publication of CN108054170A publication Critical patent/CN108054170A/zh
Application granted granted Critical
Publication of CN108054170B publication Critical patent/CN108054170B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits

Abstract

本发明公开了一种可编程存储单元及其控制方法，本发明通过设置一个可编程连接结构，在写入信息后，可编程连接结构接收编程电压并将其输入浮栅中，则在编程电压的作用下，在浮栅晶体管中形成一个电阻，以解决现有存储器存储数据易丢失的技术问题，提高存储单元的数据稳定性，确保数据不易丢失。

Description

一种可编程存储单元及其控制方法
技术领域
本发明涉及存储器领域，尤其是一种可编程存储单元及其控制方法。
背景技术
目前，现有的EEPROM在辐照环境中，单个空间高能带电粒子击中微电子器件的灵敏部位(浮栅)，失去电子的原子或分子成为带正电荷的离子，就产生了电子－空穴对；自由电子能量足够时，会碰撞材料中其他中性原子或分子而产生新的电子－空穴对。一般荷电粒子穿过各种物质，只要损失大于30电子伏的能量，就能产生一对电子－空穴对。这些过剩的电子－空穴对造成电离损伤由于电离作用产生额外电荷，使器件逻辑状态改变。即现有EEPROM存储单元在辐照效应下，EEPROM结构中的存储电子容易摆脱栅氧化层的束缚，造成浮栅上存储的电子流失，导致存储数据丢失。
发明内容
为了解决上述技术问题，本发明的目的是提供一种可编程存储单元及其控制方法，用于提高存储单元的数据稳定性，确保数据不易丢失。
本发明所采用的技术方案是：一种可编程存储单元，包括位线、字线、衬底、在衬底上形成的存储晶体管和选择晶体管，所述存储晶体管为浮栅晶体管，所述选择晶体管的源极与存储晶体管的漏极连接，所述选择晶体管的栅极与字线连接，所述选择晶体管的漏极与位线连接，所述可编程存储单元还包括与浮栅晶体管的浮栅接触的可编程连接结构，所述可编程连接结构用于在对所述可编程存储单元进行编程时接收编程电压并将其输入浮栅中，在所述编程电压的作用下，在所述浮栅晶体管中形成一个电阻。
进一步地，所述可编程存储单元还包括设置于所述衬底上方的栅氧化层。
进一步地，所述衬底为P型衬底。
进一步地，所述可编程存储单元还包括设置于P型衬底中的N+埋层、N+有源区源极和N+有源区漏极，以及设置于所述栅氧化层中的浮栅、控制栅和选择栅，所述控制栅位于浮栅上方；所述可编程存储单元还包括从栅氧化层的表面下凹的接触槽，所述接触槽填充有导电物质；所述接触槽包括下凹至所述N+有源区源极的源极接触槽、下凹至所述浮栅的浮栅接触槽、下凹至所述控制栅的控制栅接触槽、下凹至所述选择栅的选择栅接触槽和下凹至所述N+有源区漏极的漏极接触槽；
所述N+埋层、选择栅和N+有源区漏极分别作为所述选择晶体管的源极、栅极和漏极；所述N+有源区源极、控制栅和N+埋层分别作为所述存储晶体管的源极、栅极和漏极；所述浮栅接触槽为可编程连接结构。
进一步地，所述导电物质为金属。
进一步地，所述浮栅接触槽的大小和控制栅接触槽的大小一致。
进一步地，所述栅氧化层为二氧化硅。
进一步地，所述编程电压范围为17￣20V。
本发明所采用的另一技术方案是：一种可编程存储单元的控制方法，应用于所述的可编程存储单元，所述可编程存储单元的控制方法包括对所述可编程存储单元进行编程的方法：
对所述可编程存储单元进行编程时，
在可编程连接结构施加编程电压，
所述可编程连接结构接收所述编程电压并将其输入浮栅中，则在所述编程电压的作用下，在浮栅晶体管中形成一个电阻。
进一步地，所述可编程存储单元的控制方法还包括对所述可编程存储单元进行读写的方法：
写步骤：当所述可编程存储单元存储的信息为1时，设置字线为高电位，位线为高电位以将所述信息写入所述浮栅中；
所述可编程存储单元存储的信息为0时，设置所述字线为高电位，所述位线为低电位以将所述信息写入所述浮栅中；
读步骤：当读取所述可编程存储单元存储的信息时，设置所述字线为高电位以将所述存储的信息传送到所述位线上。
本发明的有益效果是：
本发明通过设置一个可编程连接结构，在写入信息后，可编程连接结构接收编程电压并将其输入浮栅中，则在编程电压的作用下，在浮栅晶体管中形成一个电阻，以解决现有存储器存储数据易丢失的技术问题，提高存储单元的数据稳定性，确保数据不易丢失。
附图说明
下面结合附图对本发明的具体实施方式作进一步说明：
图1是本发明一种可编程存储单元的一具体实施例剖面结构示意图；
图2是图1的等效电路原理图；
图3是本发明一种可编程存储单元编程时的等效电路原理图；
图4是本发明一种可编程存储单元编程完成后的一具体实施例剖面结构示意图；
图5是本发明一种可编程存储单元进行读操作的一具体实施例等效电路原理图；
其中，1－P型衬底；2－N+有源区源极；3－二氧化硅；4－源极接触槽；5－浮栅；6－浮栅接触槽；7－控制栅接触槽；8－控制栅；9－N+埋层；11－选择栅；12－选择栅接触槽；13－N+有源区漏极；14－漏极接触槽。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
一种可编程存储单元，包括位线BL、字线WL、衬底、在衬底上形成的存储晶体管和选择晶体管，存储晶体管为浮栅晶体管，选择晶体管的源极与存储晶体管的漏极连接，选择晶体管的栅极与字线WL连接，选择晶体管的漏极与位线BL连接，可编程存储单元还包括与浮栅晶体管的浮栅接触的可编程连接结构，可编程连接结构用于在对可编程存储单元进行编程时接收编程电压并将其输入浮栅中，在编程电压的作用下，在浮栅晶体管中形成一个电阻。进一步地，存储晶体管和选择晶体管为开关管的作用，编程电压范围为17￣20V。
本发明的可编程存储单元在写入数据后，通过可编程连接结构实现编程，在浮栅晶体管中形成一个电阻，解决现有存储器存储数据易丢失的技术问题，提高存储单元的数据稳定性，确保数据不易丢失，并且在工艺实现简单。
作为技术方案的进一步改进，本实施例中，参考图1和图2，图1是本发明一种可编程存储单元的一具体实施例剖面结构示意图；图2是图1的等效电路原理图；衬底为P型衬底1，即P型单晶硅；可编程存储单元还包括设置于P型衬底1上方的栅氧化层，栅氧化层为二氧化硅3。可编程存储单元还包括设置于P型衬底1中的N形掺杂区，N形掺杂区包括N+埋层9、N+有源区源极2和N+有源区漏极13三个区域，以及设置于二氧化硅3中的浮栅5、控制栅8和选择栅11，控制栅8位于浮栅5的上方；可编程存储单元还包括从栅氧化层的表面下凹的接触槽，接触槽填充有导电物质，导电物质为金属，即为导电体；接触槽包括下凹至N+有源区源极2的源极接触槽3、下凹至浮栅5的浮栅接触槽6、下凹至控制栅8的控制栅接触槽7、下凹至选择栅11的选择栅接触槽12和下凹至N+有源区漏极13的漏极接触槽14；其中，N+埋层9、选择栅11和N+有源区漏极13分别作为选择晶体管Gs的源极S、栅极G和漏极D；N+有源区源极2、控制栅8和N+埋层9分别作为存储晶体管Gc的源极S、栅极G和漏极D，即选择晶体管Gs为N沟道选择管，存储晶体管Gc是N沟道存储管；浮栅接触槽6即为可编程连接结构。
具体地，可编程连接结构具有可编程性，可编程存储单元进行写入操作后，进行编程操作时，参考图1和图2，在浮栅接触槽6接一个编程电压，持续时间为1微秒，参考图3，图3是本发明一种可编程存储单元编程时的等效电路原理图；则在外电场作用下，电流呈丝状形式漂移穿过二氧化硅膜(即二氧化硅3)。这种丝状电流直径仅数纳米，电流密度很大，而二氧化硅的导热率很低(300K时约为0.01W/cm.℃)，就会使得存储单元的局部产生很大的焦耳热，使得其温度升高。局部的温度升高，又促进了浮栅5与N+埋层9之间的电流增加。这样相互促进的正反馈作用，形成存储单元的局部高温。最终将浮栅5和N+埋层9间距离较近部分的二氧化硅3击穿，这种物理击穿是不可逆的，将形成一个永久存在的电阻，即将存储晶体管GC中的寄生电容烧毁形成一个电阻，一个约500Ω￣2KΩ的电阻，完成编程，参考图4，图4是本发明一种可编程存储单元编程完成后的一具体实施例剖面结构示意图；编程后形成电阻10。
作为技术方案的进一步改进，浮栅接触槽6的大小和控制栅接触槽7的大小一致，以保证对存储单元进行编程时，增强存储单元对编程电压的承受能力。
一种可编程存储单元的控制方法，应用于上述的可编程存储单元，可编程存储单元的控制方法包括对可编程存储单元进行编程的方法，参考图1和图3，包括以下步骤：
对可编程存储单元进行编程时，
在可编程连接结构(即浮栅接触槽6)施加编程电压，编程电压范围为17￣20V，
可编程连接结构接收编程电压并将其输入浮栅中，则在编程电压的作用下，在浮栅晶体管中形成一个电阻。解决了现有存储器存储数据易丢失的技术问题，提高存储单元的数据稳定性，确保数据不易丢失。其中，编程操作在写入操作之后进行。
因此，作为技术方案的进一步改进，可编程存储单元的控制方法还包括对可编程存储单元进行读写的方法，参考图1和图2，包括以下步骤：
写步骤：当可编程存储单元存储的信息为1时，设置字线WL为高电位，位线BL为高电位以将信息即1写入浮栅5中；
可编程存储单元存储的信息为0时，设置字线WL为高电位，位线BL为低电位，选择晶体管GS被打开，以将信息即0写入浮栅5中；
读步骤：参考图4和图5，图5是本发明一种可编程存储单元进行读操作的一具体实施例等效电路原理图，它由一个电阻和一个选择晶体管Gs串联。当读取可编程存储单元存储的信息时，设置字线WL为高电位，选择栅11打开，以将浮栅5存储的信息传送到位线BL上。
以上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (10)

1.一种可编程存储单元，包括位线、字线、衬底、在衬底上形成的存储晶体管和选择晶体管，所述存储晶体管为浮栅晶体管，所述选择晶体管的源极与存储晶体管的漏极连接，所述选择晶体管的栅极与字线连接，所述选择晶体管的漏极与位线连接，其特征在于，所述可编程存储单元还包括与浮栅晶体管的浮栅接触的可编程连接结构，所述可编程连接结构用于在对所述可编程存储单元进行编程时接收编程电压并将其输入浮栅中，在所述编程电压的作用下，在所述浮栅晶体管中形成一个电阻。
2.根据权利要求1所述的可编程存储单元，其特征在于，所述可编程存储单元还包括设置于所述衬底上方的栅氧化层，所述栅氧化层上设置有所述存储晶体管的浮栅、控制栅和所述选择晶体管的选择栅，所述存储晶体管的控制栅位于所述浮栅晶体管的浮栅上方。
3.根据权利要求2所述的可编程存储单元，其特征在于，所述衬底为P型衬底。
4.根据权利要求3所述的可编程存储单元，其特征在于，所述可编程存储单元还包括设置于P型衬底中的N+埋层、N+有源区源极和N+有源区漏极；所述可编程存储单元还包括从栅氧化层的表面下凹的接触槽，所述接触槽填充有导电物质；所述接触槽包括下凹至所述N+有源区源极的源极接触槽、下凹至所述浮栅的浮栅接触槽、下凹至所述控制栅的控制栅接触槽、下凹至所述选择栅的选择栅接触槽和下凹至所述N+有源区漏极的漏极接触槽；
所述N+埋层、选择栅和N+有源区漏极分别作为所述选择晶体管的源极、栅极和漏极；所述N+有源区源极、控制栅和N+埋层分别作为所述存储晶体管的源极、栅极和漏极；所述浮栅接触槽为可编程连接结构。
5.根据权利要求4所述的可编程存储单元，其特征在于，所述导电物质为金属。
6.根据权利要求4所述的可编程存储单元，其特征在于，所述浮栅接触槽的大小和控制栅接触槽的大小一致。
7.根据权利要求2至6任一项所述的可编程存储单元，其特征在于，所述栅氧化层为二氧化硅。
8.根据权利要求1至6任一项所述的可编程存储单元，其特征在于，所述编程电压范围为17～20V。
9.一种可编程存储单元的控制方法，应用于权利要求1至8任一项所述的可编程存储单元，其特征在于，所述可编程存储单元的控制方法包括对所述可编程存储单元进行编程的方法：
对所述可编程存储单元进行编程时，
在可编程连接结构施加编程电压，
所述可编程连接结构接收所述编程电压并将其输入浮栅中，则在所述编程电压的作用下，在浮栅晶体管中形成一个电阻。
10.根据权利要求9所述的可编程存储单元的控制方法，其特征在于，所述可编程存储单元的控制方法还包括对所述可编程存储单元进行读写的方法：
写步骤：当所述可编程存储单元存储的信息为1时，设置字线为高电位，位线为高电位以将所述信息写入所述浮栅中；
所述可编程存储单元存储的信息为0时，设置所述字线为高电位，所述位线为低电位以将所述信息写入所述浮栅中；
读步骤：当读取所述可编程存储单元存储的信息时，设置所述字线为高电位以将所述存储的信息传送到所述位线上。
CN201711203701.5A 2017-11-27 2017-11-27 一种可编程存储单元及其控制方法 Active CN108054170B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711203701.5A CN108054170B (zh) 2017-11-27 2017-11-27 一种可编程存储单元及其控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711203701.5A CN108054170B (zh) 2017-11-27 2017-11-27 一种可编程存储单元及其控制方法

Publications (2)

Publication Number Publication Date
CN108054170A CN108054170A (zh) 2018-05-18
CN108054170B true CN108054170B (zh) 2020-08-14

Family

ID=62120611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711203701.5A Active CN108054170B (zh) 2017-11-27 2017-11-27 一种可编程存储单元及其控制方法

Country Status (1)

Country Link
CN (1) CN108054170B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5040147A (en) * 1989-03-17 1991-08-13 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory
CN1171600A (zh) * 1996-07-23 1998-01-28 Lg半导体株式会社 非易失性存贮单元及其编程方法
CN1524297A (zh) * 2001-07-27 2004-08-25 ��ʽ���������Ƽ� 半导体器件
CN1670961A (zh) * 2004-03-17 2005-09-21 阿克特兰斯系统公司 自对准分离栅与非型快闪存储器及制造工艺
CN101335271A (zh) * 2007-06-29 2008-12-31 上海宏力半导体制造有限公司 一次性可编程器件及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5040147A (en) * 1989-03-17 1991-08-13 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory
CN1171600A (zh) * 1996-07-23 1998-01-28 Lg半导体株式会社 非易失性存贮单元及其编程方法
CN1524297A (zh) * 2001-07-27 2004-08-25 ��ʽ���������Ƽ� 半导体器件
CN1670961A (zh) * 2004-03-17 2005-09-21 阿克特兰斯系统公司 自对准分离栅与非型快闪存储器及制造工艺
CN101335271A (zh) * 2007-06-29 2008-12-31 上海宏力半导体制造有限公司 一次性可编程器件及其制造方法

Also Published As

Publication number Publication date
CN108054170A (zh) 2018-05-18

Similar Documents

Publication Publication Date Title
US11742022B2 (en) Semiconductor memory having both volatile and non-volatile functionality comprising resistive change material and method of operating
TWI630707B (zh) 可提高寫入效能的非揮發性記憶胞
US9805806B2 (en) Non-volatile memory cell and method of operating the same
US20150310917A1 (en) Semiconductor Memory Having Both Volatile and Non-Volatile Functionality Including Resistance Change Material and Method of Operating
JP4731601B2 (ja) データ保持および省電力が向上した抵抗メモリ装置
TW200834886A (en) One transistor DRAM cell structure and method for forming
US10777245B2 (en) Vertical decoders
TW202004756A (zh) 包括電性浮體電晶體的記憶裝置
CN107331416B (zh) 包括初级和二级电晶体的存储单元
CN108054170B (zh) 一种可编程存储单元及其控制方法
CN113169171B (zh) 垂直解码器以及相关存储器装置和方法
US8455329B2 (en) Phase change memory device capable of increasing sensing margin and method for manufacturing the same
US10446608B2 (en) Non-volatile random access memory (NVRAM)
CN106030712A (zh) 闸流晶体管随机存取存储器中的功率减小
US9542988B1 (en) Semiconductor memory device
CN106601301B (zh) 一种电熔丝存储单元和电熔丝存储阵列
US20240030058A1 (en) Shallow trench isolation spacers
TWI710113B (zh) 電子寫入抹除式可複寫唯讀記憶體的操作方法
Kim et al. Three‐dimensional AND flash memory
JP6233000B2 (ja) 不揮発性半導体メモリ
JP5382381B2 (ja) メモリ回路、集積回路装置及び電子機器
TW201511017A (zh) 記憶體陣列及其非揮發性記憶裝置
TW202034504A (zh) 電子寫入抹除式可複寫唯讀記憶體的低壓快速抹除方法
CN108878436A (zh) 闪存的操作方法
TW201413875A (zh) 記憶體陣列及其非揮發性記憶裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant