JP4731601B2 - データ保持および省電力が向上した抵抗メモリ装置 - Google Patents
データ保持および省電力が向上した抵抗メモリ装置 Download PDFInfo
- Publication number
- JP4731601B2 JP4731601B2 JP2008511151A JP2008511151A JP4731601B2 JP 4731601 B2 JP4731601 B2 JP 4731601B2 JP 2008511151 A JP2008511151 A JP 2008511151A JP 2008511151 A JP2008511151 A JP 2008511151A JP 4731601 B2 JP4731601 B2 JP 4731601B2
- Authority
- JP
- Japan
- Prior art keywords
- memory device
- state
- active layer
- electrode
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0009—RRAM elements whose operation depends upon chemical change
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/009—Write using potential difference applied between cell electrodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/10—Resistive cells; Technology aspects
- G11C2213/12—Non-metal ion trapping, i.e. using memory material trapping non-metal ions given by the electrode or another layer during a write operation, e.g. trapping, doping
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/10—Resistive cells; Technology aspects
- G11C2213/15—Current-voltage curve
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/34—Material includes an oxide or a nitride
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/50—Resistive cell structure aspects
- G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
Description
1.技術分野
本発明は一般にメモリ装置に関し、より特定的には抵抗メモリ装置動作および抵抗メモリ構造に関する。
コンピュータおよび電子装置の容積、使用、および複雑さは絶えず増大している。コンピュータは常により強力になり、新しく向上した電子装置が絶えず開発されている(たとえばデジタルオーディオプレーヤ、ビデオプレーヤなど)。さらに、デジタル媒体(たとえばデジタルオーディオ、ビデオ、画像など)の発達および使用がこれらの装置の開発を一層押し進めてきた。このような発達および開発により、コンピュータおよび電子装置に格納され維持されるために所望され/必要とされる情報量を莫大に増加させてきた。
型フラッシュなど)を用いるものである。
30)が高抵抗または実質的に非導電状態にあるので、メモリ装置30は著しい電流(L2)を伝導せず、これはメモリ装置30が消去された状態にあることを示す。
広義には、本方法はメモリ装置の状態を変更するための方法であって、メモリ装置は、第1の電極と、第1の電極上にあってその電極に接する受動層と、受動層上にあってその層に接する活性層と、活性層上にあってその活性層に接する第2の電極とを有する。装置を低抵抗状態にプログラムすることは、活性層の導電率を増加させるために電荷キャリヤを活性層に動かすことを含み、装置を高抵抗状態に消去することは、活性層の導電率を減少させるために電荷キャリヤを活性層から動かすことを含む。
本発明を実施するために発明者らによって現在考慮される最良の形態を示す、本発明の具体的な実施例がここで詳細に言及される。
2S受動層134を形成する。層134の表面は酸化され、受動層134上にあってその層に接した30−200オングストロームの厚さの酸化銅活性層136を形成する。この製造工程は、活性層136において深い電荷キャリヤトラップを形成する。チタン電極138が、たとえばDCもしくはRFスパッタリングまたは蒸着によって、活性層136上にあってその活性層に接して形成される。図3は製作されたメモリ装置130を示し、層134、136は電極132、138の間に形成される。
図12−図15は本発明の第2の実施例を示す。このメモリ装置230は、銅電極232、銅電極232上にあってその電極に接する(銅電極の酸化によって形成される)酸化銅活性層234、および活性層234上にあってその活性層に接するチタン電極236を含み、その結果、活性層234は電極232と電極236との間にある。上述のように、装置230には電流制限トランジスタ240が直列で与えられる。前の実施例と同様に、メモリ装置230のプログラミングの際に正の電圧Vppg2が電極236に与えられ、接地が電極232に与えられるので、電位が、電極236から電極232への方向においてより高い電位からより低い電位へと装置230にわたって与えられる。これにより、前の実施例と同様に、電子および/またはホールの形をした電荷キャリヤが活性層234に入って活性層234内の既存のトラップによって保持されるようにし、メモリ装置230全体が導電性の低抵抗(プログラムされた)状態を採用してその状態にあるようにする。電位を逆にすること(すなわち、電極232に接地が与えられ、電極236に正の電圧er2が与えられること)により、電位が、電極232から電極236への方向においてより高い電位からより低い電位へと装置230にわたって与えられ、電荷キャリヤが活性層234から出るようにさせて、その結果、メモリ装置230全体が高抵抗(消去された)状態を採用し、その状態になるようにする。前の実施例と同様に、1つの状態から別の状態への切替えは非常に迅速であり、トランジスタ240は、選択されたゲート電圧Vg3、Vg4をそれぞれ用いて装置230を通る電流を制限するよう作用し、低電力動作を確実にする。
Claims (14)
- 第1および第2の電極(132、138または232、236)と、第1および第2の電極(132、138または232、236)の間のドープされていない活性層(136または234)とを含むメモリ装置(130または230)の状態を変更する方法であって、前記方法は電荷キャリヤを活性層(136または234)に動かすステップを含み、
メモリ装置(130または230)は、空間電荷制限電流の伝導に基づく電子切替えによりプログラム状態と消去状態との間の切替えがイオン切替えと比較して迅速化される、方法。 - メモリ装置(130または230)の状態を変更している間にメモリ装置(130または230)を通る電流を制限するステップをさらに含む、請求項1に記載の方法。
- 電荷キャリヤは活性層(136または234)内のトラップに動かされる、請求項1に記載の方法。
- メモリ装置(130または230)は、より高抵抗状態からより低抵抗状態へと変更される、請求項1に記載の方法。
- 第1および第2の電極(132、138または232、236)と、第1および第2の電極(132、138または232、236)の間のドープされていない活性層(136または234)とを含むメモリ装置(130または230)の状態を変更する方法であって、前記方法は電荷キャリヤを活性層(136または234)から動かすステップを含み、
メモリ装置(130または230)は、空間電荷制限電流の伝導に基づく電子切替えによりプログラム状態と消去状態との間の切替えがイオン切替えと比較して迅速化される、方法。 - メモリ装置(130または230)の状態を変更している間にメモリ装置(130または230)を通る電流を制限するステップをさらに含む、請求項5に記載の方法。
- 電荷キャリヤは、活性層(136または234)内のトラップから動かされる、請求項5に記載の方法。
- メモリ装置(130または230)は、より低抵抗状態からより高抵抗状態へと変更される、請求項5に記載の方法。
- より高抵抗状態からより低抵抗状態へとメモリ装置(130)の状態を変更する方法であって、メモリ装置(130)は、第1の電極(132)と、第2の電極(138)と、第1および第2の電極(132、138)の間の受動層(134)と、第1および第2の電極(132、138)の間の活性層(136)とを含み、前記方法は電荷キャリヤを活性層(136)に動かすステップを含み、
メモリ装置(130)は、空間電荷制限電流の伝導に基づく電子切替えによりプログラム状態と消去状態との間の切替えがイオン切替えと比較して迅速化される、方法。 - 電荷キャリヤは活性層(136)内のトラップに動く、請求項9に記載の方法。
- メモリ装置(130)の状態を変更している間にメモリ装置(130)を通る電流を制限するステップをさらに含む、請求項9に記載の方法。
- より低抵抗状態からより高抵抗状態へとメモリ装置(130)の状態を変更する方法であって、メモリ装置(130)は、第1の電極(132)と、第2の電極(138)と、第1および第2の電極(132、138)の間の受動層(134)と、第1および第2の電極(132、138)の間の活性層(136)とを含み、前記方法は電荷キャリヤを活性層(136)から動かすステップを含み、
メモリ装置(130)は、空間電荷制限電流の伝導に基づく電子切替えによりプログラム状態と消去状態との間の切替えがイオン切替えと比較して迅速化される、方法。 - 電荷キャリヤは活性層(136)内のトラップから動く、請求項12に記載の方法。
- メモリ装置(130)の状態を変更している間にメモリ装置(130)を通る電流を制限するステップをさらに含む、請求項12に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/126,800 US20060256608A1 (en) | 2005-05-11 | 2005-05-11 | Resistive memory device with improved data retention and reduced power |
US11/126,800 | 2005-05-11 | ||
PCT/US2006/016185 WO2006124235A1 (en) | 2005-05-11 | 2006-04-26 | Resistive memory device with improved data retention and reduced power |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008541448A JP2008541448A (ja) | 2008-11-20 |
JP4731601B2 true JP4731601B2 (ja) | 2011-07-27 |
Family
ID=36658629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008511151A Expired - Fee Related JP4731601B2 (ja) | 2005-05-11 | 2006-04-26 | データ保持および省電力が向上した抵抗メモリ装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20060256608A1 (ja) |
EP (1) | EP1883930A1 (ja) |
JP (1) | JP4731601B2 (ja) |
KR (1) | KR100925255B1 (ja) |
CN (1) | CN101171643A (ja) |
TW (1) | TW200703621A (ja) |
WO (1) | WO2006124235A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7830015B2 (en) * | 2005-03-25 | 2010-11-09 | Spansion Llc | Memory device with improved data retention |
US7286388B1 (en) * | 2005-06-23 | 2007-10-23 | Spansion Llc | Resistive memory device with improved data retention |
US8030637B2 (en) * | 2006-08-25 | 2011-10-04 | Qimonda Ag | Memory element using reversible switching between SP2 and SP3 hybridized carbon |
US7915603B2 (en) * | 2006-10-27 | 2011-03-29 | Qimonda Ag | Modifiable gate stack memory element |
US20080102278A1 (en) | 2006-10-27 | 2008-05-01 | Franz Kreupl | Carbon filament memory and method for fabrication |
US7646624B2 (en) * | 2006-10-31 | 2010-01-12 | Spansion Llc | Method of selecting operating characteristics of a resistive memory device |
JP5092355B2 (ja) * | 2006-10-31 | 2012-12-05 | ソニー株式会社 | 記憶装置 |
US8077495B2 (en) | 2006-12-05 | 2011-12-13 | Spansion Llc | Method of programming, erasing and repairing a memory device |
US7599211B2 (en) * | 2007-04-10 | 2009-10-06 | Infineon Technologies Ag | Integrated circuit, resistivity changing memory device, memory module and method of fabricating an integrated circuit |
US8018002B2 (en) | 2009-06-24 | 2011-09-13 | Globalfoundries Inc. | Field effect resistor for ESD protection |
CN102403044B (zh) * | 2010-09-08 | 2014-10-15 | 北京大学 | 测试阻变随机访问存储器件的数据保持特性的方法 |
US20130160518A1 (en) * | 2011-12-22 | 2013-06-27 | Stmicroelectronics Asia Pacific Pte Ltd. | Relative humidity sensor and method for calibration thereof |
US8995167B1 (en) * | 2013-02-01 | 2015-03-31 | Adesto Technologies Corporation | Reverse program and erase cycling algorithms |
JP2013157627A (ja) * | 2013-04-11 | 2013-08-15 | Nec Corp | スイッチ素子 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6139673A (ja) * | 1984-07-31 | 1986-02-25 | Canon Inc | マトリクス回路 |
JPH07263646A (ja) * | 1994-03-25 | 1995-10-13 | Mitsubishi Chem Corp | 強誘電体ダイオード素子、並びにそれを用いたメモリー装置、フィルター素子及び疑似脳神経回路 |
JP2002537627A (ja) * | 1999-02-17 | 2002-11-05 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 情報を保存するマイクロ電子デバイスとその方法 |
JP2004281913A (ja) * | 2003-03-18 | 2004-10-07 | Sharp Corp | 抵抗変化機能体およびその製造方法 |
JP2005500682A (ja) * | 2001-08-13 | 2005-01-06 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | メモリセル |
JP2006245322A (ja) * | 2005-03-03 | 2006-09-14 | Sony Corp | 記憶素子及びメモリ |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100275107B1 (ko) * | 1997-12-30 | 2000-12-15 | 김영환 | 강유전체메모리장치및그구동방법 |
JP2000068065A (ja) * | 1998-08-13 | 2000-03-03 | Tdk Corp | 有機el素子 |
US6720589B1 (en) * | 1998-09-16 | 2004-04-13 | Kabushiki Kaisha Toshiba | Semiconductor device |
US6873540B2 (en) * | 2001-05-07 | 2005-03-29 | Advanced Micro Devices, Inc. | Molecular memory cell |
US6590807B2 (en) * | 2001-08-02 | 2003-07-08 | Intel Corporation | Method for reading a structural phase-change memory |
US6838720B2 (en) * | 2001-08-13 | 2005-01-04 | Advanced Micro Devices, Inc. | Memory device with active passive layers |
US6894338B2 (en) * | 2002-01-11 | 2005-05-17 | International Business Machines Corporation | Rare earth metal oxide memory element based on charge storage and method for manufacturing same |
US7038935B2 (en) * | 2002-08-02 | 2006-05-02 | Unity Semiconductor Corporation | 2-terminal trapped charge memory device with voltage switchable multi-level resistance |
EP1519489B1 (en) * | 2003-09-23 | 2009-05-06 | STMicroelectronics S.r.l. | An improved field programmable gate array device |
JP2005252068A (ja) * | 2004-03-05 | 2005-09-15 | Sony Corp | 記憶装置 |
US7148144B1 (en) * | 2004-09-13 | 2006-12-12 | Spansion Llc | Method of forming copper sulfide layer over substrate |
-
2005
- 2005-05-11 US US11/126,800 patent/US20060256608A1/en not_active Abandoned
-
2006
- 2006-04-26 WO PCT/US2006/016185 patent/WO2006124235A1/en active Application Filing
- 2006-04-26 CN CNA2006800159577A patent/CN101171643A/zh active Pending
- 2006-04-26 KR KR1020077027783A patent/KR100925255B1/ko not_active IP Right Cessation
- 2006-04-26 EP EP06758720A patent/EP1883930A1/en not_active Withdrawn
- 2006-04-26 JP JP2008511151A patent/JP4731601B2/ja not_active Expired - Fee Related
- 2006-05-08 TW TW095116198A patent/TW200703621A/zh unknown
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6139673A (ja) * | 1984-07-31 | 1986-02-25 | Canon Inc | マトリクス回路 |
JPH07263646A (ja) * | 1994-03-25 | 1995-10-13 | Mitsubishi Chem Corp | 強誘電体ダイオード素子、並びにそれを用いたメモリー装置、フィルター素子及び疑似脳神経回路 |
JP2002537627A (ja) * | 1999-02-17 | 2002-11-05 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 情報を保存するマイクロ電子デバイスとその方法 |
JP2005500682A (ja) * | 2001-08-13 | 2005-01-06 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | メモリセル |
JP2004281913A (ja) * | 2003-03-18 | 2004-10-07 | Sharp Corp | 抵抗変化機能体およびその製造方法 |
JP2006245322A (ja) * | 2005-03-03 | 2006-09-14 | Sony Corp | 記憶素子及びメモリ |
Also Published As
Publication number | Publication date |
---|---|
KR20080009302A (ko) | 2008-01-28 |
KR100925255B1 (ko) | 2009-11-05 |
EP1883930A1 (en) | 2008-02-06 |
JP2008541448A (ja) | 2008-11-20 |
CN101171643A (zh) | 2008-04-30 |
TW200703621A (en) | 2007-01-16 |
US20060256608A1 (en) | 2006-11-16 |
WO2006124235A1 (en) | 2006-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4731601B2 (ja) | データ保持および省電力が向上した抵抗メモリ装置 | |
US7154769B2 (en) | Memory device including barrier layer for improved switching speed and data retention | |
US7286388B1 (en) | Resistive memory device with improved data retention | |
US7307321B1 (en) | Memory device with improved data retention | |
JP5176018B2 (ja) | 可変抵抗特性を有するメモリ装置の制御 | |
US20120092924A1 (en) | Method of providing an erase activation energy of a memory device | |
JP2006253679A (ja) | Nor構造のハイブリッドマルチビットの不揮発性メモリ素子及びその動作方法 | |
TWI420719B (zh) | 使用由混合材料製成之主動層的記憶體元件 | |
US20070007510A1 (en) | Stackable memory device and organic transistor structure | |
TW200301896A (en) | Programming circuit for a programmable microelectronic device, system including the circuit, and method of forming the same | |
US20070007585A1 (en) | Memory device with improved data retention | |
US7968464B2 (en) | Memory device with improved data retention | |
US7564708B2 (en) | Method of programming memory device | |
US7269050B2 (en) | Method of programming a memory device | |
KR101100422B1 (ko) | 저항 디램 소자 및 그 동작 방법 | |
US7449742B2 (en) | Memory device with active layer of dendrimeric material | |
US8274073B2 (en) | Memory device with improved switching speed and data retention | |
US7307280B1 (en) | Memory devices with active and passive doped sol-gel layers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100615 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100622 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100810 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110304 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110419 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |