本発明におけるスイッチ素子は、以下の特徴を有する。本発明のスイッチ素子を搭載した半導体装置は、半導体基板上に形成された抵抗変化材料によって構成されたスイッチ素子と、前記抵抗変化材料の外周を囲む金属壁とを有する。前記抵抗変化素子の外周を囲むように金属壁を形成することにより、抵抗変化素子に不良が生じ、不良抵抗変化素子から汚染金属の拡散が生じたとしても、前記金属壁によって熱拡散が阻止される。この熱拡散の阻止を防爆という。このため、良品抵抗変化素子を劣化させることを防止することができ、高信頼性のスイッチ素子を得ることができる。
前記金属壁は加熱ヒーターとしても使用することができる。即ち、金属壁に電流を流すことで、前記金属壁を発熱ヒーターとして使用することができる。前記抵抗変化素子の外周は全て金属壁で覆われているため、金属壁をヒーターとすることにより、抵抗変化素子の発熱効率を促進することができるようになる。
このような構成を実現する実施形態のスイッチ素子としては、例えば、半導体基板上に、抵抗変化素子と多層配線を有する装置であって、前記抵抗変化素子は多層配線内に位置し、少なくとも多層配線は第1のコンタクトプラグと、第2のコンタクトプラグとを有し、第1のコンタクトプラグと第2のコンタクトプラグはホール状であり、第2のコンタクトプラグは第1のコンタクトプラグの上部に形成され、第1のコンタクトプラグと第2のコンタクトプラグとの間に抵抗変化素子を有するように構成することができる。
このとき、本発明のスイッチ素子を、前記抵抗変化素子の外周を囲むように多層配線によって形成された金属壁を有するような構造とすることで、抵抗変化素子に不良が生じ、不良抵抗変化素子から汚染金属の拡散が生じたとしても、金属壁によって防爆されている(熱拡散が防止される)ため、良品抵抗変化素子を劣化させることを防ぎ、高信頼性のスイッチ素子を得ることができる。
また、少なくとも前記第1のコンタクトプラグはタングステンを主成分とし、半導体基板に接続していることにする。タングステンの熱伝導率は170mW/K程度であり、銅の熱伝導率(〜400mW/K)よりも低いため、温度上昇を促進するために好都合である。更に、タングステンは融点が高い金属であり、溶融切断しにくい材料である。このような構造とすることで、切断しようとする抵抗変化素子部以外の配線部分の切断を回避することができる。
更に、少なくとも前記第1のコンタクトプラグは2本以上接続させることで、当該抵抗変化素子部以外の配線部分の切断を飛躍的に回避することができるようになる。
また、このような層間絶縁膜を垂直方向に貫いた構造とすることで、電流によるジュール発熱効果で、スイッチングをアシストすることができるようになる。この場合、抵抗変化素子の周囲を熱伝導率が小さい絶縁膜で囲むことができ、抵抗変化素子部の温度上昇を促進することができるようになる。そのため、抵抗変化素子部での局所的な発熱を促進でき、より低い電流でスイッチングができるようになる。
このとき、前記スイッチ素子の周囲を囲む絶縁膜の少なくとも一部を、熱伝導率が0.5mW/K以下の絶縁膜とすることで局所的な発熱を促進でき、より低い電流でスイッチングができるようになる。熱伝導率0.5mW/Kとなる絶縁膜材料としては、SiOCH膜等の低誘電率膜を選択することが好ましい。
更に、前記金属壁は銅を主成分とすることが好ましい。近年の先端的な半導体素子は銅多層配線を使用することが多いため、金属壁を銅配線により形成することで、先端半導体素子内部に高信頼性の抵抗変化素子によるスイッチ素子を形成することができる。
更にまた、前記抵抗変化素子を2つ以上直列に配置することによって、スイッチ素子としての誤動作の可能性を低減することができる。このような抵抗変化素子の直列構造をより小さい面積で実現するため、抵抗変化素子を立体的に積み重ねた構造とすることで、高信頼性のスイッチ素子を得ることができる。
このような抵抗変化素子構造に好ましい抵抗変化材料としては、銅とバリアメタルとの接続部からなるヒューズ材料である。
又は、前記抵抗変化材料は、絶縁性バリア膜からなるアンチヒューズ素子とすることが好ましい。また、前記アンチヒューズ素子となる絶縁性バリア膜は、少なくとも、シリコン、炭素、窒素を含む材料からなることが好ましい。
又は、前記抵抗変化材料は、遷移金属酸化物を主成分とすることが好ましく、特に、銅、ニッケル、チタン、タングステン、又は鉄の酸化物であることが好ましい。
又は、前記抵抗変化材料は、銅又はシリコンを含む酸化物であることが好ましい。
又は、前記抵抗変化材料は、ゲルマニウムを主成分とすることが好ましい。
又は、前記抵抗変化材料は、CuS等の固体電解質であることが好ましい。
次に、本発明の実施形態を詳細に説明する前に、本発明における用語の意味について説明する。
本発明において、抵抗変化素子とは、意図的な電圧、又は電流の印加によって、抵抗を変化させることが可能な素子をさす。本発明における好適な抵抗変化素子としては、例えば銅配線のビア底部におけるバリアメタルと銅との接続部からなるヒューズ素子であり、例えば、銅配線のビア底部に形成した絶縁性バリア膜からなるアンチヒューズ素子である。また、例えば、CuS等の固体電解質中での金属架橋の析出・溶解反応を利用した低抵抗の不揮発性スイッチでも良い。
銅(Cu)配線とは、予め形成された層間絶縁膜の溝に、金属配線材を埋め込み、溝内以外の余剰な金属を、例えばCMP(Chemical Mechanical Polishing:化学機械研磨)等により除去することで形成される埋め込み配線をさす。Cuによりダマシン配線を形成する場合には、Cu配線の側面及び底面をバリアメタルで覆い、Cu配線の上面を絶縁性バリア膜で覆う配線構造が使用される。
バリアメタルとは、配線を構成する金属元素が層間絶縁膜及び下層へ拡散することを防止するために、配線金属に対するバリア性を有し、配線の側面及び底面を被覆する導電性膜をさす。例えば、配線がCuを主成分とする金属元素からなる場合には、バリアメタルとして、チタン(Ti)、タンタル(Ta)のような高融点金属膜若しくはそれらの窒化物膜等、又はそれらの積層膜を使用することができる。
絶縁性バリア膜とは、Cu配線の上面に形成され、Cuの酸化及び絶縁膜中へのCuの拡散を防ぐ機能、並びに加工時にエッチングストップ層としての役割を果たす膜である。例えば、絶縁性バリア膜としては、SiC膜、SiCN膜、SiN膜等を使用することができる。
半導体基板とは、半導体装置が形成された基板であり、特に単結晶シリコン基板上に半導体装置が作られたものだけでなく、SOI(Silicon on Insulator)基板、TFT(Thin Film Transistor)基板及び液晶製造用基板等の基板も含む。
次に、本発明の第1実施形態について説明する。この第1実施形態は、防爆型構造の半導体装置であり、多層配線内に形成した抵抗変化素子構造を示すものである。図1(a)は本第1実施形態に係る半導体装置を示す断面図、図1(b)は半導体装置中に埋め込まれた抵抗変化材料及び防爆壁を示す上面図である。
図1(a)に示すように、シリコン基板1の表面には、MISFET(Metal Insulator Semiconductor Field Effect Transistor:絶縁ゲート型ヘテロ接合FET(金属絶縁物半導体電界効果トランジスタ))の領域を囲むようにして、素子分離領域2が設けられている。素子分離領域2はシリコン基板1の表面に形成された溝を絶縁膜で埋め込むことにより形成されている。素子分離領域2の絶縁膜としては、例えば、シリコン酸化膜が使用される。この素子分離領域2で他の素子から分離された領域内のシリコン基板表面に、ソース・ドレイン7が夫々素子分離領域2に接するように互いに離隔して形成されている。ソース・ドレイン7はシリコン基板1の表面に、例えば、ボロン、ヒ素、又はリン等を注入して拡散させた拡散層である。ソース拡散領域とドレイン拡散領域との間には、ソース拡散領域及びドレイン拡散領域の各内側面、即ち対向面に接し、且つ互いに離隔した位置に、ソース・ドレイン拡張領域5が形成されている。このソース・ドレイン拡張領域5は、ソース・ドレイン7よりも低濃度の拡散領域である。ゲート絶縁膜3は2つのソース・ドレイン拡張領域5の先端部及びソース・ドレイン拡張領域5の間のシリコン基板1の表面を覆うように形成されている。ゲート絶縁膜3の上には、例えば、ポリシリコンからなるゲート電極4が形成されている。
ゲート電極4の上と、ソース・ドレイン7の表面の一部領域上には、シリサイド化反応により、例えばニッケルシリサイド等のシリサイド膜8が形成されている。これらのゲート電極4及びソース・ドレイン7等により、MISFETが構成されている。そして、このMISFETを覆うようにして、シリコン基板1上の全面に層間絶縁膜202aが形成されている。この層間絶縁膜202aの上に、金属配線材からなる下層配線204が形成されており、この下層配線204とシリコン基板1上のシリサイド膜8との間は、コンタクトプラグ203を介して接続されている。また、層間絶縁膜202aの上には、図1(b)に示すように、平面視でロ型の防爆壁211が形成されている。
層間絶縁膜202a上には、絶縁性バリア膜210aが形成されており、更に、絶縁性バリア膜210a上に層間絶縁膜202bが形成されている。また、層間絶縁膜202b上に、絶縁性バリア膜210bが形成されており、絶縁性バリア膜210b上に、層間絶縁膜202cと更にその上に絶縁性バリア膜210cが形成されている。そして、層間絶縁膜202b、202cには、上層配線206乃至209が上方に向けてこの順に形成されている。下層配線204及び上層配線206乃至209は、例えば、銅配線により構成されている。
下層配線204上には、絶縁性バリア膜210aに埋め込まれるようにして、抵抗変化材料層205が形成されている。この抵抗変化材料層205上には、前述の上層配線206乃至209が形成されている。このようにして、多層配線内部に抵抗変化材料層205からなる抵抗変化素子が形成される。
抵抗変化材料層205の周囲には、この抵抗変化材料層205を中心としてこれを取り囲むようにして、等長の4辺の壁からなる防爆壁211が金属材料により形成されている。この抵抗変化材料層205と防爆壁211との間は、絶縁性バリア膜210aが占めている。このようにして、防爆壁211と抵抗変化材料層205とが多層配線構造内に埋め込まれている。なお、防爆壁211は図1(b)に示すような形状に限らず、抵抗変化材料層205を取り囲む形状を有していればよい。また、図1(b)では防爆壁211が抵抗変化材料層205の外周を全て囲むように形成されているが、防爆壁211が抵抗変化材料層205の外周の一部を囲むような構造としてもよい。
防爆壁211を構成する金属材料は、形成プロセスの容易性の観点から、多層配線を構成する金属材料であることが好ましく、多層配線が銅からなる場合には、防爆壁211を構成する金属材料は銅を主成分とするものであることが好ましい。層間絶縁膜202a乃至202cとしては、低熱伝導率の材料を選択することが好ましい。
次に、本実施形態の動作について説明する。本実施形態のスイッチ素子を備えた半導体装置は、図2に示すような回路に組み立てられる。この回路は、半導体集積回路の内部に搭載されるもので、スイッチ信号がインバータ251に入力され、インバータ251の出力がスイッチトランジスタ252のゲートに入力され、スイッチトランジスタ252の高電位側端子と電源Vddとの間に抵抗変化素子253が接続される。この抵抗変化素子253は、図1に示すように、抵抗変化材料層205と、この抵抗変化材料層205を取り囲む防爆壁211により構成されている。
インバータ251は、電源電位Vdd及び接地電位GNDに接続され、入力されたスイッチ信号のレベルを反転させて出力する。書き込みトランジスタ252はnチャネルMOSFETであり、ゲートがインバータ251の出力端に、ドレインが電源電位Vddに、そしてソースが接地電位GNDに夫々接続されている。抵抗変化素子205はヒューズ素子であり、その端子の一方が書き込みトランジスタ252のドレイン側に接続され、他方は電源電位Vddに接続されている。書き込みトランジスタ252は、例えば、抵抗変化素子253がヒューズ、又はアンチヒューズである場合に、破壊電圧、又は破壊電流を供給するものである。
このように構成された回路においては、インバータ251にロウレベルのスイッチ信号が入力されると、インバータ251はその信号をハイレベルの信号に反転させて出力する。そうすると、書き込みトランジスタ252のゲートにハイレベルの信号が入力され、書き込みトランジスタ252がオンする。これにより、書き込みトランジスタ252のドレインが低電位になり、このドレインと電源電位Vddとの間に接続された抵抗変化素子253に破壊電流が流れる。この破壊電流に基づくジュール熱により、ヒューズ素子(抵抗変化材料層205)は加熱されて溶断する。その際、溶断時の爆発により飛び散った銅などが飛散するが、防爆壁211によりブロックされるため、他の素子への拡散が防止される。
通常、スイッチ素子においては、複数のスイッチ素子が互いに隣接して配置されているため、スイッチ素子の異常故障により隣接するスイッチ素子の誤動作を生じていた。本実施形態においては、抵抗変化材料層205の周囲に金属材料で構成された防爆壁211を有するように構成されている。このように構成することで、例えば、抵抗変化素子253の抵抗変化材料層205として、多層配線のバリアメタルと銅の接続部を利用したCuヒューズ素子を用いた場合に、電流印加によってヒューズ部を溶断する際、溶断時の爆発によって飛び散った銅等が、他の素子に拡散して悪影響を及ぼすことを抑制できるようになる。
ここで、抵抗変化材料層205と防爆壁211との間の距離が大きすぎると、素子面積が大きくなってしまうので、できるだけ小さいことが好ましいが、スイッチング特性とその信頼性の双方を鑑みて、適宜設計を行い、調整することが好ましい。
また、上述のように抵抗変化素子としてヒューズ素子を使用する場合、ヒューズ素子に大電流を流して加熱する必要がある。その際、ヒューズ素子に抵抗発熱を集中させて熱の離散を防止するためには、抵抗変化材料層205の周囲の層間絶縁膜202a、202bは、熱伝導率が小さいほうが好ましい。より具体的には、層間絶縁膜の熱伝導率は、およそ0.5mW/K以下であることが好ましい。
この層間絶縁膜について、本発明者らは、比誘電率と熱伝導率との間に相関があることを見出した。図3は、横軸に比誘電率をとり、縦軸に熱伝導率をとって、層間絶縁膜の比誘電率と熱伝導率との関係を示すグラフ図である。なお、図3は多孔質SiOCHからなる層間絶縁膜の例を示している。
この図3に示すように、層間絶縁膜の比誘電率及び熱伝導率は、図中の近似曲線で表される関係にあることが見出された。ここで、上述のように層間絶縁膜の熱伝導率を0.5mW/K以下とするためには、比誘電率を約3以下とすればよい。このような層間絶縁膜として、例えば、PECVD(Plasma Enhanced Chemical Vapor Deposition:プラズマ化学気相成長、以下プラズマCVDという)法で形成した多孔質SiOCH膜(比誘電率2.7)等を使用することができる。より好ましくは、単位体積あたりの炭素がシリコンの2倍以上である多孔質SiOCH膜(比誘電率2.4)とすることができる。
なお、上述の本実施形態においては、抵抗変化素子としてヒューズ素子を使用しているが、本発明はこれに限定されるものではない。例えば、抵抗変化素子としてアンチヒューズ抵抗変化素子を使用することとしてもよい。この場合には、図2に示す回路図と同様の構成で、アンチヒューズ素子に破壊電圧又は破壊電流が供給されることにより接続状態となる。
また、抵抗変化素子253の金属壁211は、図2に示す回路とは別に抵抗変化素子の抵抗変化材料層205の外周を加熱するために、ヒーター回路と接続しても良い。抵抗変化素子の外周は平面視で完全に金属壁211によって囲まれているため、金属壁211をヒーター回路に接続することで、抵抗変化材料層205を十分に加熱することができるようになる。この場合、一箇所でも金属壁211に連続でない部分があると、この非連続部分から放熱が促進され、発熱効率が低下してしまうことが、本発明者等による実験から明らかとなっている。よって、金属壁211は連続的に抵抗変化材料層205を取り囲むことが好ましい。なお、ヒューズ部を溶断する際、溶断時の爆発によって飛び散った銅等が金属壁211(ヒーター)に付着したとしても、金属壁211はヒーターとしての利用を再度行う必要がないため、問題は生じない。
金属壁211を加熱ヒーターとして兼用する場合には、温度上昇によって抵抗変化特性が変化する材料を使用して、発熱効率を向上させることにより、スイッチング電流、又はスイッチング電圧を軽減できる抵抗変化素子を適宜選択することができる。上記以外の抵抗変化材料としては、例えば、遷移金属酸化物又はカルコゲナイドからなる不揮発性抵抗変化材料を使用することができる。
更に、抵抗変化素子のスイッチング方法も本発明を限定するものではない。例えば、パルス電圧の印加によるものであってもよく、パルス電流の印加によるものであってもよい。また、パルス形状は矩形波であってもよく、正弦波であってもよい。
次に、本発明の第2実施形態について説明する。図4はこの第2実施形態の半導体装置を示す断面図であり、抵抗変化材料層205の部分を示すものである。図1に示すトランジスタ部分は図示を省略している。
本実施形態においては、抵抗変化材料層205を取り囲む外周の金属壁211と上層配線206,207が一体化していることが特徴である。即ち、シリコン基板210上に、層間絶縁膜202a、絶縁性バリア膜210a、層間絶縁膜202b、絶縁性バリア膜210b、層間絶縁膜202c及び絶縁性バリア膜210cがこの順に積層されている。そして、下層配線204と上層配線206との間に抵抗変化材料層205が設けられており、この抵抗変化材料層205は絶縁性バリア膜210aに埋め込まれるように形成されている。この抵抗変化材料層205を取り囲むようにして、防爆壁211が設けられているが、この防爆壁211はその上端で、上層配線207に接続されている。このような構造とすることで、抵抗変化素子の高さ方向のサイズを小さくすることができる。
次に、本発明の第3実施形態に係るスイッチ素子を備えた半導体装置について説明する。図5は本発明の第3実施形態の多層配線内に形成した抵抗変化素子構造を示す断面図である。
図5に示すように、シリコン基板501上に、層間絶縁膜502a、絶縁性バリア膜510a、層間絶縁膜502b、絶縁性バリア膜510b、層間絶縁膜502c及び絶縁性バリア膜510cがこの順に積層されている。そして、層間絶縁膜502aの表面には、下層配線504が形成されており、層間絶縁膜502bの上面及び下面には、夫々第1の上層配線506及び第1の上層配線505が形成されており、層間絶縁膜502cの上面及び下面には、夫々第2の上層配線508及び第2の上層配線507が形成されている。下層配線504とシリコン基板501との間は、コンタクトプラグ503により接続されている。
そして、下層配線504と第1の上層配線505との間に第1の抵抗変化材料層505aが絶縁性バリア膜510aに埋め込まれるようにして形成されており、第1の上層配線506と第2の上層配線507との間に第2の抵抗変化材料層505bが絶縁性バリア膜510bに埋め込まれるようにして形成されている。また、第1の抵抗変化材料層505aは防爆壁511により取り囲まれている。
このような構造とすることで、一方の抵抗変化材料層の抵抗を変化させた場合に、もう一方の抵抗変化材料層を変化前の抵抗の参照用材料として用いることができるようになり、材料の抵抗変化の検出精度を向上させることができる。
次に、本発明の第4実施形態について説明する。本実施形態は、多層配線内に形成した抵抗変化素子構造を有する半導体装置の製造方法についてのものである。図6(a)乃至(h)は、この製造方法を工程順に示す断面図である。本実施形態の製造方法で製造される抵抗変化素子は、Cuヒューズである。
図6(a)に示すように、半導体素子(図示せず)が形成された半導体基板1上にSiO2からなる絶縁膜601を堆積し、この絶縁膜1の内部に、TiNで周囲を囲まれたタングステンからなるコンタクトプラグ602を形成する。
次に、図6(b)に示すように、コンタクトプラグ602上に多孔質SiOCHからなる層間絶縁膜603aをプラズマCVD法によって例えば200nmの厚さに堆積する。このとき、多孔質SiOCH膜の上面及び下面に比誘電率が高いSiO2膜、SiCN膜、又は非多孔質SiOCH膜を挿入しても良い。
次に、図6(c)に示すように、リソグラフィと反応性ドライエッチングによって、多孔質絶縁膜603a内部に配線溝604a、604bを形成する。このとき、抵抗変化材料層の下面を接続する下層配線溝604aと、防爆壁用溝604bは同時に形成される。
続いて、図6(d)に示すように、溝604a、604b内に、バリアメタル605と銅層をスパッタリング法により堆積し、堆積した銅層をシード層として電解めっき法により銅層606,607を溝内に埋め込む。350℃の窒素雰囲気中で1〜5分の熱処理を行い、銅を粒成長させた後、CMPによって余剰の銅とバリアメタルを除去する。
ここで、バリアメタル膜605は、スパッタ法で形成したTa/TaN(=上層/下層)の積層膜であり、厚さは夫々4nm/3nmである。
このとき、抵抗変化材料層の下面を接続する下層配線(銅層606)と、防爆壁用配線(銅層607)は同時に形成される。
続いて、図6(e)に示すように、銅配線上に、絶縁性バリア膜608を堆積し、その上にビア層間絶縁膜609及び配線層間絶縁膜603bを堆積する。ここで、絶縁性バリア膜608は、プラズマCVD法で形成した比誘電率4.9のSiCN膜である。成膜前に、銅表面の還元処理として、NH3プラズマの照射を行う。
ここで、ビア層間絶縁膜は、少なくともシリコン、酸素、及び炭素からなる絶縁膜であって、膜厚は例えば1200Åである。例えば、比誘電率2.7のAuroraULKTMを使用する。この膜の熱伝導率は0.3mW/Kと低い。このとき、ビア配線層間絶縁膜の組成は、例えば、Si:O:C=1:0.8:0.7である。これ以外にも、例えば、ビア配線層間絶縁膜として、NCSTM、IPSTM、HOSPTM、Black DiamondTM、CORALTM等を用いても良い。更に、高強度化のために、成膜条件を変更して、UVキュア、EBキュア等のプロセスを実施しても良い。
ここで、配線層間絶縁膜603bは、分子細孔法により形成した多孔質SiOCH膜(MPS)を使用することができる。この多孔質SiOCH膜の膜厚は例えば1100Åであり、膜の熱伝導率は0.31mW/Kと低い。このとき、配線層間絶縁膜603bの組成は、Si:O:C=1:1:3である。
このとき、配線層間絶縁膜603bの上面に比誘電率が高いSiO2膜、SiCN膜、又は非多孔質SiOCH膜を挿入しても良い。但し、このような比誘電率の高い膜は一般に熱伝導率が多孔質膜に比べて高くなるため、できるだけ薄くすることが好ましい。
続いて、フォトレジストを使用したリソグラフィとドライエッチングによって、ビアホールを形成する。
続いて、図6(f)に示すように、ビアホール上に、フォトレジストを用いたリソグラフィとドライエッチングによって、デュアルダマシン溝610を形成する。
このときの配線層間絶縁膜のドライエッチング方法は、例えば、平行平板型のエッチング装置を使用し、ガス流量比Ar/N2/CF4/O2=300/100/25/6sccmにて、基板間距離(GAP)=35mm、圧力50mTorr、上部電極周波数60MHz、上部電極電力1000W、下部電極周波数13.56MHz、下部電極電力100Wの条件でエッチングする。
続いて、図6(g)に示すように、デュアルダマシン溝610の側面及び底面にバリアメタル611を形成し、更に、デュアルダマシン溝610内に金属配線612を埋め込み、CMP法によって余剰の配線を除去し、第2層のデュアルダマシン配線を形成する。
このとき、下層配線(銅層606)と上層配線(金属配線612)の接続部613aをCuヒューズ素子として使用することができる。
続いて、図6(h)に示すように、全面に絶縁性バリア膜を形成した後、同様のプロセスを繰り返すことで第3層のデュアルダマシン配線を形成する。このとき、下層配線(金属配線612)と上層配線620との接続部613bを、接続部613aの代わりに、Cuヒューズ素子として使用することができる。
このような構造とすることで、Cuヒューズ素子(接続部613a、613b)の周囲全てを防爆壁615で囲むことができる。
このようにして多層配線内にCuヒューズ素子(接続部613a又は接続部613b)を形成する。例えば、接続部613a又は接続部613bの直径が70nmであるとき、少なくとも50mAの電流を印加することで接続部613a、613bを溶断することができる。
このようにして製造したスイッチング素子においては、本発明者等は、シリコン酸化膜の熱伝導率1.24mW/Kに対して、層間絶縁膜の熱伝導率を約半分の0.5mW/K以下にした場合に、少ない電流値によってスイッチングが可能になることを確認した。このことから、図3に示すように、層間絶縁膜として、比誘電率が3より小さい材料を選択することが好ましい。
このとき、溶断時に溶融した金属成分の飛散物が防爆壁によってブロックできていることを確認した。このため、隣接するトランジスタの特性が悪化することはなかった。これに対し、防爆壁がない構造の場合は、隣接するトランジスタ特性のばらつきが悪化するという結果になった。
本実施形態により製造されたスイッチング素子は、下層配線と上層配線の接続部613a又は接続部613bをCuヒューズ素子として使用する。接続部613aをCuヒューズとして使用する場合は、接続部613aの接続径を接続部613bの接続径よりも小さくしておくことが必要である。逆に、接続部613bをCuヒューズ素子として使用する場合は、接続部613aよりも613bの接続径を小さくしておくことが必要である。即ち、Cuヒューズとして使用しない方の接続部のビアホール径を大きくすることで、Cuヒューズ部を選択的に溶断することができる。
又は、下層配線(銅層606)と第1のコンタクトプラグ602との接続部614をCuヒューズ素子として使用しても良い。この場合、下層配線の底部に形成されるバリアメタル膜605の膜厚を前述の2倍程度に厚くしておくことで、接続抵抗が増加し、発熱を促進して電流による溶断を容易にすることができる。
又は、ヒューズ部と接続コンタクトとを意図的にずらして形成し、接続面積を小さくすることで、より低い電流値にてヒューズを溶断することができるようすることができる。即ち、少なくとも2層以上の配線層を垂直方向に貫通した配線構造内部に前記抵抗変化材料層が位置していれば良い。
次に、本発明の第5実施形態について説明する。本実施形態は、抵抗変化素子がSiCNアンチヒューズ素子に関するものである。図7(a)乃至(e)は本実施形態の抵抗変化素子を備えた半導体装置の製造方法を工程順に示す断面図である。
図7(a)に示すように、半導体素子(図示せず)が形成された半導体基板1上にSiO2からなる絶縁膜702が堆積されており、絶縁膜702内部にはTiN704で周囲を囲まれたタングステンからなるコンタクトプラグ704が形成されている。ここで、タングステンプラグ704より下層の半導体素子を形成するフロントエンド工程及び素子の構造は、任意である。
下層配線の形成方法、及び絶縁膜の形成に関しては、前述の第1実施形態に記載の方法と同一なので、ここでは省略する。アンチヒューズ層701となるSiCN膜705の膜厚は例えば30nmである。
先ず、リソグラフィと反応性ドライエッチングによって、多孔質絶縁膜706の内部にビアホール707を開口し、下層配線708の表面を露出させる。このとき、アンチヒューズ素子を形成する配線上にはビアホールは開口しない。
続いて、図7(b)に示すように、アンチヒューズ素子を形成するためのビアホール709を開口する。このとき、ビアホール709は下層配線708まで開口せず、SiCN膜705上でエッチングを停止する。ビアホール709の底部に残存したSiCN膜705がアンチヒューズ層701として機能することになる。即ち、本実施形態においては、抵抗変化材料層はビアホール709底部に残ったSiCN膜705からなる。
その後、図7(c)に示すように、ビアホール内部を含めて全面に有機膜710を塗布し、その上にレジストパターニング711を行う。
続いて、図7(d)に示すように、ドライエッチングによって配線溝712を形成する。このとき、ビアホール底部のアンチヒューズ層(SiCN層705)は埋め込まれた有機膜710によって保護されているため、溝エッチング時に除去されることはない。
このようにして開口したデュアルダマシン溝に対して、図7(e)に示すように、バリアメタル膜713と銅層をスパッタリング法により堆積し、堆積した銅をシード層として電解メッキ法により銅714を埋め込む。そして、350℃窒素雰囲気中で1〜5分の熱処理を行い、銅を粒成長させた後、CMPによって余剰の銅714とバリアメタル713を除去する。
なお、バリアメタル膜713は、スパッタ法で形成したTa/TaN(=上層/下層)の積層膜であり、厚さは夫々4nm/3nmである。
このようにして多層配線内にSiCN膜705からなるアンチヒューズ層701を形成することができる。接続部の直径が70nmであるとき、少なくとも3Vの電圧を印加することで接続部を溶接することができることを確認した。
本実施例では、抵抗変化材料層はビアホール底に残ったSiCN膜705としたが、ビアホール709を開口した段階(図7(b))において、ビアホール709の底部に対して、シリコン、ゲルマニウム、アルミニウム等の元素をイオン注入によって打ち込んでも良い。このとき、通常のビア底(Cu表面)に対しては、Cu内部に金属が注入されることでエレクトロマイグレーション耐性を向上することができるようになる。一方、SiCN膜705上にイオンが打ち込まれることで、絶縁耐圧を任意に低下させることができるようになる。即ち、イオンが注入されたSiCN膜705の耐圧が低下するため、より低い電圧でSiCN膜705を絶縁破壊(抵抗変化)させることができるようになる。イオン注入する元素としては、Si、B、As、F、P、Ge、Al等から適宜選択して使用することができ、元素の種類とそのドーズ量は、スイッチング電圧、又はエレクトロマイグレーション耐性を考慮して適宜設定することができる。
このような方法により、多層配線を構成するCu配線の信頼性を向上させ、同時にSiCN膜からなる抵抗変化材料(アンチヒューズ)の抵抗変化を容易に生じさせることができるようになる。
次に、本発明の第6実施形態について説明する。本実施形態は、多層配線内に形成した酸化物抵抗変化素子に関するものである。図8(a)乃至(f)はこの実施形態の抵抗変化素子を備えた半導体装置の製造方法を工程順に示す断面図である。
図8(a)に示すように、半導体素子(図示せず)が形成された半導体基板1上にSiO2からなる絶縁膜802が堆積されており、絶縁膜802内部にはTiN膜804で周囲を囲まれたタングステンからなるコンタクトプラグ803が形成されている。ここで、タングステンプラグ803より下層の半導体素子を形成するフロントエンド工程及び素子の構造は任意である。
下層配線の形成方法及び絶縁膜802の形成に関しては、第1の実施形態に記載の方法と同一なので、ここでは省略する。
先ず、リソグラフィと反応性ドライエッチングによって、多孔質絶縁膜805内部にビアホール806を形成し、このビアホール806を開口して下層配線807を露出する。このとき、酸化物抵抗変化層を形成する配線807にのみビアホール806を開口する。
続いて、図8(b)に示すように、ビアホール806の底部にNi膜808を選択的に成長させる。塩化金属還元CVD(Chemical vapor deposition)を使用することで、ビアホール806の内部に選択的にNi膜808を成長させることができる。塩化金属還元CVD法に関しては、特開2003−147520号公報に記載されている。
ここで、塩化金属還元CVD法を使用してNi膜808を選択成長させる方法について説明する。図9はこの塩化金属還元CVD法によりNi膜を堆積(成膜)するCVD装置の一例を示す概略図である。
図9に示すプラズマCVD装置50は、反応室10、ガス供給部20、真空ポンプ30、及び高周波(RF)電源40を備えている。ガス供給部20はガス供給管22により反応室10と接続されており、真空ポンプ30は、バルブ32及び冷却トラップ34が途中に配置されたガス排出管36により反応室10に接続されている。そして、高周波電源40はマッチングボックス42が途中に配置された高周波ケーブル44により反応室10に接続されている。
反応室10内には、半導体基板等の被成膜部材52を保持し、加熱する基板加熱部53と、Niターゲット54とからなる。基板加熱部53にはアース線57が接続され、Niターゲットには高周波ケーブル44が接続されている。従って、ガス供給管22を介してシャワーヘッド55に塩素ガス等を供給すると共に、高周波電源40で作り出された高周波電力を高周波ケーブル44の途中に配置されたマッチングボックス42により所定の周波数にしてターゲット54に供給することにより、基板加熱部53とターゲット54との間の空間のガスをプラズマ化させることができる。
プラズマCVD装置50によってNi膜を形成方法するにあたっては、先ず、基板加熱部53上に半導体基板等の被成膜部材52を配置し、バルブ32を可変状態で真空ポンプ30を動作させて反応室10内の初期真空度を数m〜数Torrにまで高真空化する。反応室10から排出されたガス中の水分は、冷却トラップ34により除去される。次いで、ガス供給部20からガス供給官22を介して塩素ガスを反応室10に供給し、ガス供給部20からガス供給管23を介して水素ガスを反応室10に供給すると共に、高周波電源40及びマッチングボックス42を動作させて所定周波数の高周波電力を反応室10に供給する。このとき、個々のガスは、対応する流量制御部によりその流量を制御されている。
成膜時における被成膜部材52の表面温度は、基板加熱部53により被成膜部材52を加熱して、100〜400℃の範囲内で適宜設定することができ、特に250〜350℃が好ましい。
このような条件の下に成膜を行うと、プラズマ中で発生した塩素ラジカルがターゲットのNiと反応して、NiClガスを形成し、NiCl膜を基板表面に堆積させる。基板表面に堆積したNiCl膜は表面に照射された塩素ラジカルと反応し、金属Niへ還元される。
このとき、反応室の圧力、基板温度、塩素流量を適切に制御することで、堆積したNiを再び塩化物に変えて除去することが可能である。この特性を利用して、ビアホール内部にNiを堆積し、それ以外の表面部分からはNiを除去することができるようになる。即ち、ビアホール806底部のみにNi膜808を選択成長することができる。
ビアホール806の底部にNiを成長させた後、反応室内に酸素、又はN2O等の酸化ガスをガス供給部20からガス供給管22を介して供給し、酸化ガスを照射し、又は酸化プラズマを照射することで、ビアホール806の底部のNi膜808を酸化することができる。これにより、酸化物抵抗変化層801を形成する。
ターゲット表面に関しては、基板からウェハを除去した後、塩素ガスを反応室に供給し、プラズマを印加することにより、Ni膜808の表面をクリーニングすることができる。
このときの酸化方法は、ウェット処理による化学的酸化でも良く、また、酸素雰囲気中での熱酸化でも良く、更に紫外線(UV)光を照射しても良い。また、このような酸化処理は、Ni膜内の残留塩素の除去を効果的に促進することができる。
続いて、図8(c)に示すように、レジストパターン(図示せず)を形成した後、このレジストパターンをマスクにして通常の配線接続をするためのビアホール809を開口する。このとき、前工程で形成した酸化物抵抗変化層801はレジストに覆われているため、ビアホール開口時のエッチングによって除去されることはない。また、レジストの灰化プロセスも通常の酸素プラズマによって除去する場合には、酸化物抵抗変化層801は安定である。
続いて、図8(d)に示すように、ビアホール内部を含めて全面に有機膜810を塗布し、有機膜810の上に、溝レジストパターン811を形成する。
続いて、図8(e)に示すように、ドライエッチングによって配線溝812を形成する。このとき、ビアホール底の酸化物抵抗変化層801は埋め込まれた有機膜810によって保護されているため、溝エッチング時に除去されることはない。
このようにして開口したデュアルダマシン溝812に対してバリアメタル813と銅膜をスパッタリング法により堆積し、堆積した銅膜をシード層として電解メッキ法により銅層814を埋め込む。350℃窒素雰囲気中で1〜5分の熱処理を行い、銅を粒成長させた後、CMPによって余剰の銅とバリアメタルを除去する。
ここで、バリアメタル膜813は、スパッタ法で形成したTa/TaN(=上層/下層)の積層膜であり、厚さはそれぞれ4nm/3nmである。このようにして、多層配線内にNiOからなる抵抗変化素子層801を形成することができる。
ここでは、抵抗変化素子層801としてNiO膜を例に示したが、酸化物抵抗変化材料は、この他にTiO、TiSiO、NiSiO、WO、CuO、Cu2O等であっても良い。特に、銅酸化物の場合には、ビアホール内に金属を堆積する必要がなく、ビアホール底の銅を酸化すれば良いため、特別な成膜工程は不要である。
また、酸化が不要な抵抗変化材料としては、Geをターゲットとしてビアホール内部に埋め込むことも可能である。
なお、本発明は、抵抗変化材料の集積化を可能とする多層配線の配線構造とその製造方法に関するものであれば、あらゆるものに適用することが可能であり、その利用の可能性において何ら限定するものではない。
上述の如く、本発明の好適な実施形態を説明して、本発明の特徴を説明したが、これら実施形態は単に実例を挙げて発明を説明するためのものであって、本発明を限定する趣旨ではないことは勿論である。
例えば、本発明者によってなされた発明の背景となった利用分野であるCMOS(Complementary Metal Oxide Semiconductor:相補型金属酸化膜半導体)回路を有する半導体製造装置技術に関して詳しく説明したが、本発明はそれに限定されるものではなく、また、本発明は少なくとも一部に抵抗変化素子を有する半導体装置、電子回路装置、光回路装置、量子回路装置、マイクロマシン等にも適用することができる。
また、本発明において、抵抗の変化材料に電圧若しくは電流を供給するスイッチング用トランジスタ、又は前記抵抗変化材料の抵抗変化の成否を判断する判定回路を具備することができる。また、前記判定回路により抵抗が変化したことを検知して、抵抗変化材料に対して、以後の電圧又は電流の供給を停止する電気回路を具備することができる。
また、本発明の構成は完成された半導体素子からも確認できる。半導体素子の回路図とレイアウトデータからスイッチ素子部を同定し、断面TEM(Transmission Electron Microscope:透過型電子顕微鏡)によって切り出す。所定の抵抗変化素子材料を搭載した箇所の断面をTEM等によって観察することで、スイッチ素子構造が本発明の構成に該当するか否かを容易に判断することができる。
本発明は、上記実施形態に限定されず、特許請求の範囲の記載に基づく技術的範囲内において、種々の変形が可能である。また、本発明の構成は、当業者にとって等価な構成要素により変更又は置換が可能であり、このような変更及び置換も本発明の技術的範囲に属する。
上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
(付記1)
半導体基板上に形成された抵抗変化材料層と、前記抵抗変化材料層の周囲の一部又は全部を取り囲むように形成された金属からなる防爆壁とを含むスイッチ素子を有することを特徴とするスイッチ素子を搭載した半導体装置。
(付記2)
前記防爆壁は前記抵抗変化材料層を加熱するヒーターとして機能することを特徴とする付記1に記載のスイッチ素子を搭載した半導体装置。
(付記3)
半導体基板上に形成された多層配線と、この多層配線内に設けられた抵抗変化材料層と、この抵抗変化材料層の周囲の一部又は全部を取り囲むように形成された金属からなる防爆壁とを有することを特徴とするスイッチ素子を搭載した半導体装置。
(付記4)
前記多層配線は、前記半導体基板側から上方に向けて、第1のコンタクトプラグと、下層配線と、前記抵抗変化材料層と、第2のコンタクトプラグと、第1の上層配線とを有し、前記抵抗変化材料層は、少なくとも2層以上の配線層を垂直方向に貫通した配線構造内部に位置していることを特徴とする付記3に記載のスイッチ素子を搭載した半導体装置。
(付記5)
前記防爆壁は、少なくとも前記下層配線で構成されていることを特徴とする付記4に記載のスイッチ素子を搭載した半導体装置。
(付記6)
前記防爆壁は、前記下層配線と前記第2のコンタクトプラグと前記上層配線とから構成されていることを特徴とする付記4に記載のスイッチ素子を搭載した半導体装置。
(付記7)
前記第1のコンタクトプラグの下面は、半導体基板に接続されていることを特徴とする付記4乃至6のいずれか1項に記載のスイッチ素子を搭載した半導体装置。
(付記8)
少なくとも一つの前記第1のコンタクトプラグは、前記第2のコンタクトプラグの直下に形成されていることを特徴とする付記4乃至7のいずれか1項に記載のスイッチ素子を搭載した半導体装置。
(付記9)
前記第1の上層配線の上に第3のコンタクトプラグと第2の上層配線を有することを特徴とする付記4乃至8のいずれか1項に記載のスイッチ素子を搭載した半導体装置。
(付記10)
少なくとも2つ以上のコンタクトプラグが前記下層配線又は上層配線に接続されていることを特徴とする付記4乃至9のいずれか1項に記載のスイッチ素子を搭載した半導体装置。
(付記11)
前記防爆壁の少なくとも一部が銅を主成分とする層で構成されていることを特徴とする付記1乃至10のいずれか1項に記載のスイッチ素子を搭載した半導体装置。
(付記12)
少なくとも、前記第1のコンタクトプラグはタングステンを主成分とする材料で形成されており、前記第2のコンタクトプラグと前記下層配線とが銅を主成分とする材料で形成されていることを特徴とする付記4乃至11のいずれか1項に記載のスイッチ素子を搭載した半導体装置。
(付記13)
前記抵抗変化材料層の周囲に、シリコン又は炭素を含む絶縁性バリア膜が配置されていることを特徴とする付記1乃至12のいずれか1項に記載のスイッチ素子を搭載した半導体装置。
(付記14)
前記抵抗変化材料層と前記防爆壁との間に介在する絶縁膜の少なくとも一部が、熱伝導率が0.5mW/K以下の低熱伝導率材料からなる絶縁膜であることを特徴とする付記1乃至13のいずれか1項に記載のスイッチ素子を搭載した半導体装置。
(付記15)
前記抵抗変化材料層が、銅とバリアメタルとの接続部からなるCuヒューズ素子であることを特徴とする付記1乃至14のいずれか1項に記載のスイッチ素子を搭載した半導体装置。
(付記16)
前記抵抗変化材料層が、絶縁性バリア膜からなるアンチヒューズ素子であることを特徴とする付記1乃至14のいずれか1項に記載のスイッチ素子を搭載した半導体装置。
(付記17)
前記絶縁性バリア膜が少なくともシリコン、炭素、及び窒素からなるアンチヒューズ素子であることを特徴とする付記16に記載のスイッチ素子を搭載した半導体装置。
(付記18)
前記抵抗変化材料層が、少なくとも銅、シリコン、及び酸素を含有することを特徴とする付記1乃至14のいずれか1項に記載のスイッチ素子を搭載した半導体装置。
(付記19)
前記抵抗変化材料層が、少なくともゲルマニウムを主成分とすることを特徴とする付記1乃至14のいずれか1項に記載のスイッチ素子を搭載した半導体装置。
(付記20)
前記抵抗変化素子が、金属電解質材料であることを特徴とする付記1乃至14のいずれか1項に記載のスイッチ素子を搭載した半導体装置。
(付記21)
半導体基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜にビアホールを形成する工程と、ハロゲンプラズマを利用して、基板温度を400℃以下に加熱することにより、前記ビアホール内部に金属を選択成長させる工程とを有し、前記金属の選択成長により抵抗変化材料層を形成することを特徴とするスイッチ素子を搭載した半導体装置の製造方法。
(付記22)
半導体基板上に、2以上の抵抗変化材料層と多層配線が形成されており、前記各抵抗変化材料層が直列に接続されていることを特徴とするスイッチ素子。
(付記23)
半導体基板上に形成された多層配線内に設けられた第1及び第2の抵抗変化材料層を有し、前記半導体基板上に設けられた第1のコンタクトプラグと、下層配線と、第2のコンタクトプラグと、第1の上層配線とを含む多層配線における前記下層配線と前記第2のコンタクトプラグとの間に前記第1の抵抗変化材料層が設けられ、前記第1の上層配線の上に前記第2の抵抗変化材料層が設けられていることを特徴とするスイッチ素子。