JP5999768B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5999768B2 JP5999768B2 JP2012514820A JP2012514820A JP5999768B2 JP 5999768 B2 JP5999768 B2 JP 5999768B2 JP 2012514820 A JP2012514820 A JP 2012514820A JP 2012514820 A JP2012514820 A JP 2012514820A JP 5999768 B2 JP5999768 B2 JP 5999768B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- insulating layer
- layer
- variable resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Patterning of the switching material
- H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
- H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8416—Electrodes adapted for supplying ionic species
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Description
電力の供給がなくなっても該電力の供給の直前の状態が保持される不揮発性素子を内蔵する半導体装置であって、
前記不揮発性素子は、可変抵抗膜と、該可変抵抗膜の上部に配置された上部電極及び該可変抵抗膜の下部に配置された下部電極と、を有しており、
前記可変抵抗膜は、該可変抵抗膜の下層側に配置された下層配線及び該可変抵抗膜の上層側に配置された上層配線とそれぞれ電気的に接続されており、
前記下部電極は、前記下層配線と兼用されるか、又は、前記下層配線に直接電気的に接続され、
前記上部電極は、中央部と外周部との間に段差が形成された上面を有し、少なくとも前記上面の前記外周部が、前記上層配線に直接もしくは導電膜を介して電気的に接続され、
前記上層配線は、前記可変抵抗膜の上層側に配置された上部絶縁層中に埋め込まれた配線であり、前記上部電極よりも大きな幅を有し、前記上部電極の上面及び側面と直接又は導電膜を介して電気的に接続され、
前記上部電極は、2層構造で構成され、
前記2層構造における、下層側の電極を構成する膜は、Pt及び/又はRuを主成分とし、上層側の電極を構成する膜は、Ta、Ti、W又はこれらの窒化物からなる群の少なくとも1種からなり、
前記可変抵抗膜の下層側に下部絶縁層が配置され、
当該下部絶縁層上には、前記下層配線が前記上部絶縁層に拡散するのを防ぐバリア絶縁層が形成され、
前記バリア絶縁層は、前記下層配線から離れるに従って開口幅が広くなるようにテーパした開口部を有し、
前記可変抵抗膜は、少なくともその外周部が、前記開口部のテーパ面に沿って配設され、前記可変抵抗膜の下面は、前記開口部において前記下部電極と接し、
前記下層配線は、前記可変抵抗膜と前記開口部よりも大きな幅を有しており、
前記下層配線の上面には、前記バリア絶縁層が位置している、
ことを特徴とする。
電力の供給がなくなっても該電力の供給の直前の状態が保持される不揮発性素子を内蔵する半導体装置を製造するための半導体装置の製造方法であって、
下部絶縁層中に、第1の配線及び第2の配線を形成することと、
前記下部絶縁層、前記第1の配線及び前記第2の配線上に、前記第1の配線と前記第2の配線の拡散を防ぐバリア絶縁層を形成することと、
前記バリア絶縁層に、前記第1の配線から離れるに従って開口幅が広くなるようにテーパし、前記第1の配線よりも小さな幅を有する開口部を形成することと、
少なくともその外周部が、前記開口部のテーパ面に沿って配設され、下面は前記開口部において前記第1の配線と接する前記不揮発性素子を構成する可変抵抗膜を形成することと、
前記可変抵抗膜上に、上部電極を2層構造で形成することと、
前記可変抵抗膜と前記上部電極を、前記第1の配線よりも小さな幅を有するように、エッチングすることと、
前記可変抵抗膜と該可変抵抗膜の前記上部電極との上層側に、上部絶縁層を形成することと、
前記上部絶縁層に、前記第1の配線の上層配線を形成するための第1の開口部、及び前記第2の配線の上層配線を形成するための第2の開口部を形成することと、
前記バリア絶縁層に、前記第2の配線の上面に達するプラグ用の下穴を形成することと、
前記上部電極の2層構造における上層側の電極の側面の少なくとも一部と上面が、前記第1の配線の上層配線と接続し、前記第1の配線の上層配線の下面は、前記上層側の電極の側面の中腹部に位置するように形成すること、
を含む、
ことを特徴とする。
本実施形態に係る半導体装置10は、図1Aに示すように、半導体基板11と、層間絶縁層12〜14と、バリア絶縁層21〜23と、不揮発性素子100と、配線32(上層配線)と、を有する。半導体装置10は、多層配線構造を有し、不揮発性素子100を内蔵する。
また、可変抵抗膜40と絶縁層(層間絶縁層14)との間には保護絶縁膜40aが形成されている。保護絶縁膜40aによって、可変抵抗膜40と絶縁層とが直接接触しないようにされている。
以下、本発明に係る実施形態2について、上記実施形態1との相違点を中心に説明する。なおここでは、上記図1A等に示した要素と同一の要素には各々同一の符号を付すとともに、既に説明した共通の部分、すなわち説明が重複する部分については、便宜上、その説明を省略することとする。
本発明の実施形態3について、上記実施形態1との相違点を中心に説明する。なおここでは、上記図1A等に示した要素と同一の要素には各々同一の符号を付すとともに、既に説明した共通の部分、すなわち説明が重複する部分については、便宜上、その説明を省略することとする。
層間絶縁層314〜319はそれぞれ、第1絶縁層314a〜319a(下層側絶縁層)と、第2絶縁層314b〜319b(上層側絶縁層)と、から構成される。そして、エッチングストッパ層341〜347は、それら第1絶縁層と第2絶縁層との間に配置されている。
上記各実施形態1〜3では、上部電極50の窪み32cに層間絶縁層が残存しないようにしたが、図37に示すように、可変抵抗膜40の上部電極50の窪み32cに層間絶縁層141a(図31参照)を残存させてもよい。この場合、可変抵抗膜40の上部電極50上面の外周部P2は、バリアメタル膜32aを介して、配線32と電気的に接続されるが、中央部P1は、層間絶縁層141aで絶縁されるため、配線32と電気的に接続されない。しかしながら、少なくとも外周部P2が配線32(上層配線)に電気的に接続すれば、接触面積が増加することにより低抵抗化することができる。また、図37に示す例では、開口部14aが、導体膜52の上面までしか形成されず、これよりも半導体基板11側(Z1側)までは形成されていない。また、配線32はプラグを有さない。このような構造を有する半導体装置は、図32のエッチング工程におけるエッチング量を調整する、例えばエッチング時間をアンダーエッチングとすることで、形成することができる。具体的には、ドライエッチング(図32参照)が、層間絶縁層141a及び保護絶縁膜40aで停止するように、エッチング条件と時間を調節する。また、層間絶縁層141aを保護するため、層間絶縁層141a上にハードマスク膜を設けてもよい。上記構造によれば、配線の高さが低くなる効果が得られるため、抵抗変化素子から伝達される電気信号が配線容量による遅延分を軽減することができるようになる。
電力の供給がなくなっても該電力の供給の直前の状態が保持される不揮発性素子を内蔵する半導体装置であって、
前記不揮発性素子は、可変抵抗膜と、該可変抵抗膜の上部に配置された上部電極及び該可変抵抗膜の下部に配置された下部電極と、を有しており、
前記可変抵抗膜は、該可変抵抗膜の下層側に配置された下層配線及び該可変抵抗膜の上層側に配置された上層配線とそれぞれ電気的に接続されており、
前記下部電極は、前記下層配線と兼用されるか、又は、前記下層配線に直接もしくは導電膜を介して電気的に接続され、
前記上部電極は、中央部と外周部との間に段差が形成された上面を有し、少なくとも前記上面の前記外周部が、前記上層配線に直接もしくは導電膜を介して電気的に接続されている、
ことを特徴とする半導体装置。
前記上層配線は、前記可変抵抗膜の上層側に配置された上部絶縁層中に埋め込まれた配線であり、前記上部電極よりも大きな幅を有し、前記上部電極の上面及び側面と直接又は導電膜を介して電気的に接続される、
ことを特徴とする付記1に記載の半導体装置。
前記上層配線の下層側には、下層側に突出するプラグが、前記上層配線と一体的に形成され、
前記プラグは、前記上部電極の上面における段差によって当該上面に形成される窪みに配置されており、前記上部電極と直接又は導電膜を介して電気的に接続される、
ことを特徴とする付記1又は2に記載の半導体装置。
前記導電膜は、バリアメタル膜であり、前記下部電極は、前記下層配線と兼用される、
ことを特徴とする付記1乃至3のいずれか1つに記載の半導体装置。
前記下層配線は、前記可変抵抗膜の下層側に配置された下部絶縁層中に埋め込まれた配線であり、
前記下部絶縁層上にはバリア絶縁層が形成され、
前記バリア絶縁層は、前記下層配線から離れるに従って開口幅が広くなるようにテーパした開口部を有し、
前記可変抵抗膜は、少なくともその外周部が、前記開口部のテーパ面に沿って配設され、前記可変抵抗膜の下面は、前記開口部において前記下層配線と接する、
ことを特徴とする付記4に記載の半導体装置。
前記可変抵抗膜を構成する膜の少なくとも1つは、Ta2O5、TaSiOx、TaZrOx、ZrOx、HfOx、及びSiOxCyからなる群の少なくとも1種からなる、
ことを特徴とする付記1乃至5のいずれか1つに記載の半導体装置。
前記上部電極を構成する膜の少なくとも1つは、Pt、Ru、及びPt、Ruの酸化物からなる群の少なくとも1種からなる、
ことを特徴とする付記1乃至6のいずれか1つに記載の半導体装置。
前記可変抵抗膜は、遷移金属酸化物からなり、
前記下部電極は、下層側からTaN膜及びRu膜がこの順で積層された積層膜であり、前記TaN膜が、前記下層配線に直接又は導電膜を介して電気的に接続される、
ことを特徴とする付記1乃至7のいずれか1つに記載の半導体装置。
電力の供給がなくなっても該電力の供給の直前の状態が保持される不揮発性素子を内蔵する半導体装置を製造するための半導体装置の製造方法であって、
下部絶縁層中に、第1の配線及び第2の配線を形成することと、
前記第1の配線上に、少なくとも前記不揮発性素子を構成する可変抵抗膜及び該可変抵抗膜の上部電極を下方からこの順に形成することと、
前記可変抵抗膜及び該可変抵抗膜の上部電極に対する上層側に、上部絶縁層を形成することと、
前記上部絶縁層に、前記第1の配線の上層配線を形成するための第1の開口部、及び前記第2の配線の上層配線を形成するための第2の開口部を形成することと、
前記上部絶縁層に、前記第2の配線の上面に達するプラグ用の下穴を形成することと、
を含む、
ことを特徴とする半導体装置の製造方法。
前記第1の開口部と前記第2の開口部とを、同時に形成する、
ことを特徴とする付記9に記載の半導体装置の製造方法。
10a 半導体装置の下部
10b 下部絶縁層
11 半導体基板
12〜14 層間絶縁層
13a、13b 開口部
14a、14b、14c 開口部
20 半導体装置
20a 第1配線部
20b 第2配線部
20c 半導体装置の下部
21〜23 バリア絶縁層
22a、22b 開口部
30 半導体装置
31 配線(下層配線、下部電極)
31a バリアメタル膜(導電膜)
32 配線(上層配線)
32a バリアメタル膜(導電膜)
32b プラグ
32c 窪み
40 可変抵抗膜
40a 保護絶縁膜
50 上部電極
51、52 導体膜
53 下部電極
61 配線
61a バリアメタル膜
62 配線
62a バリアメタル膜
62b プラグ
100 不揮発性素子
141、142 層間絶縁層
141a 層間絶縁層
300 選択トランジスタ
301 ソース
301a、302a サイドウォール
302 ドレイン
303 チャネル
303a ゲート
304 素子間分離
311 半導体基板
312〜319 層間絶縁層
314a〜319a 第1絶縁層
314b〜319b 第2絶縁層
315 層間絶縁層
321〜328 バリア絶縁層
331 プラグ
331a バリアメタル膜
331b 開口部
332〜339 配線
332a〜339a バリアメタル膜
332b 開口部
333b〜339b プラグ
333c、334c、334d 開口部
341〜347 エッチングストッパ層
351 層間絶縁層
352 保護絶縁膜
1001 ハードマスク膜
1001a 開口部
1002 可変抵抗膜
1003、1004 導体膜
1005、1005a ハードマスク膜
1005b 孔
1006、1006a ハードマスク膜
1007 保護絶縁膜
2001 可変抵抗膜
2002、2003 導体膜
2004、2004a、2005、2005a ハードマスク膜
2006 保護絶縁膜
2007 層間絶縁層
P1 中央部
P2 外周部
S 段差
Claims (12)
- 電力の供給がなくなっても該電力の供給の直前の状態が保持される不揮発性素子を内蔵する半導体装置であって、
前記不揮発性素子は、可変抵抗膜と、該可変抵抗膜の上部に配置された上部電極及び該可変抵抗膜の下部に配置された下部電極と、を有しており、
前記可変抵抗膜は、該可変抵抗膜の下層側に配置された下層配線及び該可変抵抗膜の上層側に配置された上層配線とそれぞれ電気的に接続されており、
前記下部電極は、前記下層配線と兼用されるか、又は、前記下層配線に直接電気的に接続され、
前記上部電極は、中央部と外周部との間に段差が形成された上面を有し、少なくとも前記上面の前記外周部が、前記上層配線に直接もしくは導電膜を介して電気的に接続され、
前記上層配線は、前記可変抵抗膜の上層側に配置された上部絶縁層中に埋め込まれた配線であり、前記上部電極よりも大きな幅を有し、前記上部電極の上面及び側面と直接又は導電膜を介して電気的に接続され、
前記上部電極は、2層構造で構成され、
前記2層構造における、下層側の電極を構成する膜は、Pt及び/又はRuを主成分とし、上層側の電極を構成する膜は、Ta、Ti、W又はこれらの窒化物からなる群の少なくとも1種からなり、
前記可変抵抗膜の下層側に下部絶縁層が配置され、
当該下部絶縁層上には、前記下層配線が前記上部絶縁層に拡散するのを防ぐバリア絶縁層が形成され、
前記バリア絶縁層は、前記下層配線から離れるに従って開口幅が広くなるようにテーパした開口部を有し、
前記可変抵抗膜は、少なくともその外周部が、前記開口部のテーパ面に沿って配設され、前記可変抵抗膜の下面は、前記開口部において前記下部電極と接し、
前記下層配線は、前記可変抵抗膜と前記開口部よりも大きな幅を有しており、
前記下層配線の上面には、前記バリア絶縁層が位置している、
ことを特徴とする半導体装置。 - 前記可変抵抗膜と前記上部絶縁層との間に、保護絶縁膜が形成される、
ことを特徴とする請求項1に記載の半導体装置。 - 前記保護絶縁膜と、前記バリア絶縁層とは、同じ材料からなる、
ことを特徴とする請求項2に記載の半導体装置。 - 前記導電膜は、バリアメタル膜であり、前記下部電極は、前記下層配線と兼用される、
ことを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。 - 前記下層配線は、前記下部絶縁層中に埋め込まれた配線である、
ことを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置。 - 前記上層側の電極の上面と側面の少なくとも一部が前記上層配線と接続しており、前記上層配線の下面は、前記上層側の電極の側面の中腹部に位置する、
ことを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置。 - 前記上層配線の下層側には、下層側に突出するプラグが、前記上層配線と一体的に形成され、
前記プラグは、前記上部電極の上面における段差によって当該上面に形成される窪みに配置されており、前記上部電極と直接又は導電膜を介して電気的に接続される、
ことを特徴とする請求項1乃至6のいずれか1項に記載の半導体装置。 - 前記可変抵抗膜を構成する膜の少なくとも1つは、Ta2O5、TaSiOx、TaZrOx、ZrOx、HfOx、及びSiOxCyからなる群の少なくとも1種からなる、
ことを特徴とする請求項1乃至7のいずれか1項に記載の半導体装置。 - 前記上部電極を構成する膜の少なくとも1つは、Pt、Ru、及びPt、Ruの酸化物からなる群の少なくとも1種からなる、
ことを特徴とする請求項1乃至8のいずれか1項に記載の半導体装置。 - 前記可変抵抗膜は、遷移金属酸化物からなり、
前記下部電極は、下層側からTaN膜及びRu膜がこの順で積層された積層膜であり、
前記TaN膜が、前記下層配線に直接又は導電膜を介して電気的に接続される、
ことを特徴とする請求項1乃至9のいずれか1項に記載の半導体装置。 - 電力の供給がなくなっても該電力の供給の直前の状態が保持される不揮発性素子を内蔵する半導体装置を製造するための半導体装置の製造方法であって、
下部絶縁層中に、第1の配線及び第2の配線を形成することと、
前記下部絶縁層、前記第1の配線及び前記第2の配線上に、前記第1の配線と前記第2の配線の拡散を防ぐバリア絶縁層を形成することと、
前記バリア絶縁層に、前記第1の配線から離れるに従って開口幅が広くなるようにテーパし、前記第1の配線よりも小さな幅を有する開口部を形成することと、
少なくともその外周部が、前記開口部のテーパ面に沿って配設され、下面は前記開口部において前記第1の配線と接する前記不揮発性素子を構成する可変抵抗膜を形成することと、
前記可変抵抗膜上に、上部電極を2層構造で形成することと、
前記可変抵抗膜と前記上部電極を、前記第1の配線よりも小さな幅を有するように、エッチングすることと、
前記可変抵抗膜と該可変抵抗膜の前記上部電極との上層側に、上部絶縁層を形成することと、
前記上部絶縁層に、前記第1の配線の上層配線を形成するための第1の開口部、及び前記第2の配線の上層配線を形成するための第2の開口部を形成することと、
前記バリア絶縁層に、前記第2の配線の上面に達するプラグ用の下穴を形成することと、
前記上部電極の2層構造における上層側の電極の側面の少なくとも一部と上面が、前記第1の配線の上層配線と接続し、前記第1の配線の上層配線の下面は、前記上層側の電極の側面の中腹部に位置するように形成すること、
を含む、
ことを特徴とする半導体装置の製造方法。 - 前記第1の開口部と前記第2の開口部とを、同時に形成する、
ことを特徴とする請求項11に記載の半導体装置の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010109486 | 2010-05-11 | ||
JP2010109486 | 2010-05-11 | ||
PCT/JP2011/060848 WO2011142386A1 (ja) | 2010-05-11 | 2011-05-11 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2011142386A1 JPWO2011142386A1 (ja) | 2013-07-22 |
JP5999768B2 true JP5999768B2 (ja) | 2016-09-28 |
Family
ID=44914438
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012514820A Active JP5999768B2 (ja) | 2010-05-11 | 2011-05-11 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5999768B2 (ja) |
WO (1) | WO2011142386A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10522596B2 (en) | 2017-07-18 | 2019-12-31 | Toshiba Memory Corporation | Semiconductor storage device comprising resistance change film and method of manufacturing the same |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5622769B2 (ja) * | 2012-03-08 | 2014-11-12 | 株式会社東芝 | 半導体装置 |
JP6040544B2 (ja) * | 2012-03-22 | 2016-12-07 | 日本電気株式会社 | 銅配線の表面処理方法及びその上に搭載する機能素子の製造方法 |
US8853713B2 (en) * | 2012-05-07 | 2014-10-07 | Micron Technology, Inc. | Resistive memory having confined filament formation |
JPWO2019203169A1 (ja) * | 2018-04-17 | 2021-03-11 | 日本電気株式会社 | 半導体装置 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003094227A1 (en) * | 2002-04-30 | 2003-11-13 | Japan Science And Technology Agency | Solid electrolyte switching device, fpga using same, memory device, and method for manufacturing solid electrolyte switching device |
JP2008034641A (ja) * | 2006-07-28 | 2008-02-14 | Sharp Corp | 抵抗変化型不揮発性メモリ素子及び不揮発性半導体記憶装置 |
WO2008068801A1 (ja) * | 2006-11-30 | 2008-06-12 | Fujitsu Limited | 不揮発性半導体記憶装置並びにその書き込み方法、読み出し方法及び消去方法 |
JP2008159760A (ja) * | 2006-12-22 | 2008-07-10 | Sharp Corp | 抵抗変化型不揮発性メモリ素子とその作製方法及び不揮発性半導体記憶装置 |
JP2008218541A (ja) * | 2007-03-01 | 2008-09-18 | Matsushita Electric Ind Co Ltd | 不揮発性記憶装置およびその製造方法 |
JP2008294201A (ja) * | 2007-05-24 | 2008-12-04 | Fujitsu Ltd | 抵抗変化メモリ装置の製造方法 |
JP2009043905A (ja) * | 2007-08-08 | 2009-02-26 | Hitachi Ltd | 半導体装置 |
JP2009049211A (ja) * | 2007-08-20 | 2009-03-05 | Nec Corp | スイッチ素子を搭載した半導体装置及びその製造方法 |
JP2009135219A (ja) * | 2007-11-29 | 2009-06-18 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2010016075A (ja) * | 2008-07-02 | 2010-01-21 | Fujitsu Ltd | 記憶装置及び半導体装置 |
WO2010050094A1 (ja) * | 2008-10-30 | 2010-05-06 | パナソニック株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101336490B (zh) * | 2006-02-09 | 2011-08-17 | 株式会社日立制作所 | 半导体器件及其制造方法 |
JP2008135659A (ja) * | 2006-11-29 | 2008-06-12 | Sony Corp | 記憶素子、記憶装置 |
EP2244293A4 (en) * | 2008-02-12 | 2011-08-10 | Panasonic Corp | NON-VOLATILE SEMICONDUCTOR MEMORY DEVICE AND METHOD FOR MANUFACTURING THE SAME |
JP2010027835A (ja) * | 2008-07-18 | 2010-02-04 | Renesas Technology Corp | 不揮発性記憶装置およびその製造方法 |
-
2011
- 2011-05-11 JP JP2012514820A patent/JP5999768B2/ja active Active
- 2011-05-11 WO PCT/JP2011/060848 patent/WO2011142386A1/ja active Application Filing
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003094227A1 (en) * | 2002-04-30 | 2003-11-13 | Japan Science And Technology Agency | Solid electrolyte switching device, fpga using same, memory device, and method for manufacturing solid electrolyte switching device |
JP2008034641A (ja) * | 2006-07-28 | 2008-02-14 | Sharp Corp | 抵抗変化型不揮発性メモリ素子及び不揮発性半導体記憶装置 |
WO2008068801A1 (ja) * | 2006-11-30 | 2008-06-12 | Fujitsu Limited | 不揮発性半導体記憶装置並びにその書き込み方法、読み出し方法及び消去方法 |
JP2008159760A (ja) * | 2006-12-22 | 2008-07-10 | Sharp Corp | 抵抗変化型不揮発性メモリ素子とその作製方法及び不揮発性半導体記憶装置 |
JP2008218541A (ja) * | 2007-03-01 | 2008-09-18 | Matsushita Electric Ind Co Ltd | 不揮発性記憶装置およびその製造方法 |
JP2008294201A (ja) * | 2007-05-24 | 2008-12-04 | Fujitsu Ltd | 抵抗変化メモリ装置の製造方法 |
JP2009043905A (ja) * | 2007-08-08 | 2009-02-26 | Hitachi Ltd | 半導体装置 |
JP2009049211A (ja) * | 2007-08-20 | 2009-03-05 | Nec Corp | スイッチ素子を搭載した半導体装置及びその製造方法 |
JP2009135219A (ja) * | 2007-11-29 | 2009-06-18 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2010016075A (ja) * | 2008-07-02 | 2010-01-21 | Fujitsu Ltd | 記憶装置及び半導体装置 |
WO2010050094A1 (ja) * | 2008-10-30 | 2010-05-06 | パナソニック株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10522596B2 (en) | 2017-07-18 | 2019-12-31 | Toshiba Memory Corporation | Semiconductor storage device comprising resistance change film and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
WO2011142386A1 (ja) | 2011-11-17 |
JPWO2011142386A1 (ja) | 2013-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5382001B2 (ja) | 半導体装置及びその製造方法 | |
JP6428860B2 (ja) | スイッチング素子およびスイッチング素子の製造方法 | |
JP5794231B2 (ja) | 半導体装置、および半導体装置の製造方法 | |
JP5692297B2 (ja) | 半導体装置及びその製造方法 | |
US8586958B2 (en) | Switching element and manufacturing method thereof | |
CN110875353B (zh) | 存储器装置及其形成方法 | |
TW201142927A (en) | Reduced defectivity in contacts of a semiconductor device comprising replacement gate electrode structures by using an intermediate cap layer | |
JP5799504B2 (ja) | 半導体装置及びその製造方法 | |
JP2011238828A (ja) | 半導体装置及びその製造方法 | |
JP5999768B2 (ja) | 半導体装置及びその製造方法 | |
JP5527321B2 (ja) | 抵抗変化素子及びその製造方法 | |
JP5895932B2 (ja) | 抵抗変化素子、それを含む半導体装置およびそれらの製造方法 | |
WO2016203751A1 (ja) | 整流素子、スイッチング素子および整流素子の製造方法 | |
WO2013103122A1 (ja) | スイッチング素子及びその製造方法 | |
JP5807789B2 (ja) | スイッチング素子、半導体装置およびそれぞれの製造方法 | |
WO2012074131A1 (ja) | 半導体装置及びその製造方法 | |
JP2019047003A (ja) | 抵抗変化素子と半導体装置および製造方法 | |
JPWO2014050198A1 (ja) | スイッチング素子およびスイッチング素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140403 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140715 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150119 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150518 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150525 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20150710 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160606 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160825 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5999768 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |