JP6428860B2 - スイッチング素子およびスイッチング素子の製造方法 - Google Patents

スイッチング素子およびスイッチング素子の製造方法 Download PDF

Info

Publication number
JP6428860B2
JP6428860B2 JP2017118654A JP2017118654A JP6428860B2 JP 6428860 B2 JP6428860 B2 JP 6428860B2 JP 2017118654 A JP2017118654 A JP 2017118654A JP 2017118654 A JP2017118654 A JP 2017118654A JP 6428860 B2 JP6428860 B2 JP 6428860B2
Authority
JP
Japan
Prior art keywords
film
wiring
insulating film
metal
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017118654A
Other languages
English (en)
Other versions
JP2017195399A (ja
Inventor
直樹 伴野
直樹 伴野
宗弘 多田
宗弘 多田
阪本 利司
利司 阪本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JP2017195399A publication Critical patent/JP2017195399A/ja
Application granted granted Critical
Publication of JP6428860B2 publication Critical patent/JP6428860B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/023Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/063Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/253Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、スイッチング素子およびスイッチング素子の製造方法に関する。特には、本発明は、プログラマブルロジックおよびメモリ等の電子デバイスを構成する、不揮発性スイッチング素子への応用に適する、電気化学反応を利用して、金属の酸化による金属イオンの生成、生成した金属イオンの導入、金属イオンの還元による金属の析出を利用して、イオン伝導層内に金属架橋を形成し、オフ状態からオン状態へと抵抗変化が可能な抵抗変化素子とその製造方法に関する。
プログラマブルロジックの機能を多様化し、電子機器などへの実装を推進して行くためには、ロジックセル間を相互に結線するスイッチのサイズを小さくし、そのオン抵抗を小さくすることが必要となる。電気化学反応を利用して、金属イオンの伝導するイオン伝導層内における金属の析出を行い、イオン伝導層内に金属架橋を形成し、オフ状態からオン状態へとスイッチングする、不揮発性スイッチング素子が開発されている。該不揮発性スイッチング素子は、従来の半導体スイッチよりもサイズが小さく、オン抵抗が小さいことが知られている。不揮発性スイッチング素子には、特許文献1に開示された「2端子スイッチ(図1A)」と、特許文献2に開示された「3端子スイッチ」とがある。図1Aに示す「2端子スイッチ」は、該スイッチング素子を「オフ」状態から「オン」状態への切り替える過程で、金属イオンを供給する第1電極と、金属イオンを供給しない第2電極で、イオン伝導層を挟んだ構造を有している。該スイッチング素子を「オフ」状態から「オン」状態への切り替える過程では、第2電極を接地し、第1電極に正電圧を印加する。第1電極側では、金属がイオン化され、生成した金属イオンは、イオン伝導層中に導入され、第2電極側では、金属イオンが還元され、金属が析出する。析出する金属によって、イオン伝導層中に、第2電極側から第1電極側に達する、金属架橋の形成がなされる結果、「オフ」状態から「オン」状態へとスイッチングされる。逆に、該スイッチング素子を「オン」状態から「オフ」状態への切り替える過程では、第2電極を接地し、第1電極に負電圧を印加する。その際、析出している金属が再イオン化し、第1電極側では、金属イオンの還元により、金属の再析出が進行し、結果的に、金属架橋が消滅し、「オン」状態から「オフ」状態へとスイッチングされる。
「2端子スイッチ」は、構造が単純であるため、作製プロセスが簡便であり、ナノメートルオーダーの素子サイズを有する「2端子スイッチ」の加工も可能である。「3端子スイッチ」は、例えば、特許文献3中の図3(図1B)に例示されるように、2つの「2端子スイッチ」の第2電極を一体化した構造を有するため、高い信頼性が確保される。
イオン伝導層としては、シリコン、酸素、炭素を主成分としたポーラスポリマーが望ましい。ポーラスポリマーイオン伝導層は、金属架橋が形成しても、「絶縁破壊電圧」を高く保つことができるため、動作信頼性に優れている(特許文献3)。
また、不揮発性スイッチング素子を、プログラマブルロジックの配線切り替えスイッチとして搭載(応用)するためには、配線の高密度化に対応して、「素子サイズ」の小型化、ならびに、作製工程の簡略化を図る必要がある。最先端の半導体装置では、多層配線の形成に利用する配線材料として、主に、銅が利用される。多層構造の銅配線内に、不揮発性スイッチング素子、例えば、抵抗変化素子を効率的に形成する手法の開発が望まれている。電気化学反応を利用するスイッチング素子の半導体装置への集積化する技術について、非特許文献1に開示されている。非特許文献1には、スイッチング素子の第1電極を銅で作製する際、半導体基板上の銅配線と、スイッチング素子の第1電極を兼用する構成が記載されている。該構造を採用すると、銅配線に加えて、第1電極を新たに形成するための工程を省くことができる。そのため、第1電極を作製するための「パターニング工程」用のマスクは不要となり、例えば、「2端子スイッチ」の構成を有する抵抗変化素子を作製するためには、「イオン伝導層」の形成工程と「第2電極」の形成工程で使用する、フォトマスク(PR)2枚を追加するのみとなる。
半導体基板上の銅配線と、スイッチング素子の第1電極を兼用する場合、シリコン、酸素、炭素を主成分としたポーラスポリマーで形成される「ポーラスポリマーイオン伝導層」を、銅配線上に直接成膜すると、銅配線表面が酸化を受ける。前記銅配線表面の酸化を防止する目的で、銅配線表面に、酸化犠牲層として機能する金属薄膜を設けた後、「ポーラスポリマーイオン伝導層」を成膜する。金属薄膜は、「ポーラスポリマーイオン伝導層」の成膜工程中、酸素によって酸化され、「イオン伝導性を示す金属酸化物の薄膜」に変換される。例えば、特許文献3中の図4(図1C)に例示するように、該「酸化犠牲層として機能する金属薄膜」の酸化によって生成する「金属酸化物の薄膜」は、その上面に成膜される「ポーラスポリマーイオン伝導層」と共に、イオン伝導層を構成する。
スイッチング素子の第1電極を銅で作製する際、スイッチング素子を「オフ」状態から「オン」状態への切り替える過程では、金属イオンを供給しない第2電極は、酸化し難い白金や金、もしくは酸化しても導電性を有するルテニウムを用いて、形成されている。非特許文献1では、加工に適したルテニウムを使用して、第2電極を作製している。
国際公開第00/48196号 国際公開第2012/043502号 国際公開第2011/058947号
IEEE TRANSACTION ON ELECTRON DEVICES(アイ・イー・イー・イー トランズアクション オン エレクトロン デバイス)、57巻、1987ページ〜1995ページ、2010年
電気化学反応を利用して、金属イオンの伝導するイオン伝導層内における金属の析出を行い、イオン伝導層内に金属架橋を形成し、「オフ」状態から「オン」状態へとスイッチングし、逆に、イオン伝導層内に形成された金属架橋の溶解を行い、「オン」状態から「オフ」状態へとスイッチングする、不揮発性スイッチング素子は、プログラマブルロジックの配線切り換えスイッチに応用可能である。かかる不揮発性スイッチング素子を、プログラマブルロジックの配線切り換えスイッチに使用する場合、当初のプログラミングの際、「オン」状態、または「オフ」状態に書換えを終えた後、書換えに使用する電圧・電流の印加が無い状態で、「オン」状態、または「オフ」状態を10年程度保つ保持力が必要である。一方、電気化学反応を引き起こすための印加バイアス電圧は、金属架橋の形成に使用される金属に依存するため、低減することは原理的に不可能であるが、「書換えに使用する電流量」を低減することが望まれている。
「書換えに使用する電流量」は、イオン伝導層内に形成される金属架橋を構成する金属の総量に比例する。「太い金属架橋」を形成するには、金属架橋を構成する金属の総量は多く、「書換えに使用する電流量」は多くなる。逆に、「書換えに使用する電流量」が少ない場合、金属架橋を構成する金属の総量は少なくなり、形成される金属架橋は細くなる。「細い金属架橋」を使用すると、長期間を経る間に、該「細い金属架橋」を流れる電流に起因する「エレクトロマイレーション」、「金属のイオン化」のため、「細い金属架橋」中に細線化が進行する部位が生じ、「不揮発性スイッチング素子」の抵抗値が急激に上昇する。なお、「エレクトロマイレーション」、「金属のイオン化」は温度が上昇すると、一層加速されるため、最終的に「細い金属架橋」中に断線部位が生じる場合もある。
すなわち、不揮発性スイッチング素子は、「書換えに使用する電流量」の低減化(低電力化)と、「オン」状態の低い抵抗値を長期間保持する保持力(高信頼化)の間には、トレードオフが存在する。10年間を超える長期の信頼性を達成しつつ、「書換えに使用する電流量」の低減化(低電力化)を進める際には、不揮発性スイッチング素子の構成を最適化する必要がある。
本発明は、前記の課題を解決するものである。本発明の目的は、低電流でプログラミングした場合にも、高い保持力を有する抵抗変化素子と、その素子を用いた書き換え可能な半導体装置を提供することにある。
上記目的を達成するため、本発明のスイッチング素子(抵抗変化素子)は、下記の構成を採用している。
すなわち、本発明に係る抵抗変化素子は、
第1の電極と、第2の電極と、電極間に位置する抵抗変化膜とからなる抵抗変化素子において、前記第2の電極が、ルテニウムを含む合金で形成される電極であることを特徴とする抵抗変化素子である。
その際、前記ルテニウムを含む合金は、ルテニウムと、ルテニウムよりも酸化の標準生成ギブズエネルギーが負に大きな金属との合金であることが好ましい。例えば、前記ルテニウムを含む合金は、チタン、タンタル、アルミニウム、マンガン、ジルコニウム、ハフニウム、マグネシウム、コバルト、銅、亜鉛からなる群から選択される少なくとも一つの金属と、ルテニウムとの合金であることが好ましい。
前記ルテニウムを含む合金中における、ルテニウムの含有率が50atm%以上95atm%以下であることがより好ましい。
加えて、本発明に係る抵抗変化素子では、
前記抵抗変化膜が、金属イオンを伝導するイオン伝導層であり、
前記第1の電極が銅を含む構成を選択することが望ましい。
その際、前記イオン伝導層は、少なくともシリコン、酸素、炭素を主成分としたポリマー膜であり、
前記少なくともシリコン、酸素、炭素を主成分としたポリマーの比誘電率が2.1以上3.0以下であることが好ましい。
本発明に係る抵抗変化素子は、下記の製造方法で作製することが望ましい。
望ましい製造方法は、
第1の電極と、第2の電極と、電極間に位置する抵抗変化膜とからなる抵抗変化素子の製造方法であって、
前記第2の電極は、ルテニウムを含む合金で形成される電極であり、
前記ルテニウムを含む合金で形成される電極の作製工程において、
抵抗変化膜上に、前記ルテニウムよりも酸化の標準生成ギブズエネルギーが負に大きな金属からなる膜を形成した後、その上面にルテニウムを含む合金からなる膜を形成して、
前記金属からなる膜とルテニウムを含む合金からなる膜の間で合金化を起こし、ルテニウムを含む合金を形成することを特徴とする抵抗変化素子の製造方法である。
より具体的には、望ましい製造方法は、下記の形態とすることができる。例えば、
第1の電極と、第2の電極と、電極間に位置する抵抗変化膜とからなる抵抗変化素子の製造方法であって、
前記第2の電極は、ルテニウムを含む合金で形成される電極であり、
前記ルテニウムを含む合金で形成される電極の作製工程において、
抵抗変化膜上に、0.5nmのチタン膜を形成し、その上面にタンタルを50atm%含むルテニウム合金を10nm形成し、400℃以下の熱処理を加えることで固相拡散によって合金化することを特徴とする抵抗変化素子の製造方法とすることができる。
なお、本発明のスイッチング素子(抵抗変化素子)を用いた書き換え可能な半導体装置は、例えば、下記の二つの形態を採ることができる。
すなわち、本発明のスイッチング素子(抵抗変化素子)を用いた書き換え可能な半導体装置の第1の形態は、下記の構成を採用する。
半導体基板上の多層銅配線層の内部に2端子抵抗変化素子を有する半導体装置であって、
前記多層銅配線層は、少なくとも、銅配線と銅プラグを備え、
前記2端子抵抗変化素子は、上部電極と下部電極との間に、イオン伝導層が介在した構成となっており、
前記銅配線が前記下部電極を兼ね、前記銅配線上にはバリア絶縁膜が設けられ、
前記バリア絶縁膜は炭窒化シリコンで構成されており、
前記バリア絶縁膜には前記銅配線に到達する開口部が設けられており、
前記開口部内のみに、前記イオン伝導層、及び上部電極が順に埋め込まれ、
前記イオン伝導層は、酸素を含んだ化合物の積層構造であり、
前記イオン伝導層は、前記銅配線と接する第2のイオン伝導層と、上部電極と接する第1のイオン伝導層とからなり、
前記第2のイオン伝導層が、酸化チタン、酸化アルミニウム、あるいはそれらの積層、あるいはそれらの混合層で構成されており、
前記第1のイオン伝導層が、少なくともシリコン、酸素、炭素を主成分とし、比誘電率が2.1以上3.0以下であるポリマー膜で構成されており、
前記上部電極はバリアメタルを介して銅プラグと接続しており、
前記上部電極は、ルテニウムを含む合金で構成されていることを特徴とする半導体装置である。
また、本発明のスイッチング素子(抵抗変化素子)を用いた書き換え可能な半導体装置の第2の形態は、下記の構成を採用する。
半導体基板上の多層銅配線層の内部に3端子抵抗変化素子を有する半導体装置であって、
前記多層銅配線層は、少なくとも、銅配線と銅プラグを備え、
前記3端子抵抗変化素子は、2つの下部電極と1つの上部電極との間に、イオン伝導層が介在した構成となっており、
前記銅配線が前記下部電極を兼ね、前記銅配線上にはバリア絶縁膜が設けられ、
前記バリア絶縁膜は炭窒化シリコンで構成されており、
前記バリア絶縁膜には、2つの前記下部電極の双方に到達する1つの開口部が設けられており、
前記開口部内のみに、前記イオン伝導層、及び上部電極が順に埋め込まれ、
前記イオン伝導層は、酸素を含んだ化合物の積層構造であり、
前記イオン伝導層は、前記銅配線と接する第2のイオン伝導層と、上部電極と接する第1のイオン伝導層とからなり、
前記第2のイオン伝導層は、酸化チタン、酸化アルミニウム、あるいはそれらの積層、あるいはそれらの混合層で構成されており、
前記第1のイオン伝導層は、少なくともシリコン、酸素、炭素を主成分とし、比誘電率が2.1以上3.0以下であるポリマー膜で構成されており、
前記上部電極はバリアメタルを介して銅プラグと接続しており、
前記上部電極はルテニウムを含む合金で構成されていることを特徴とする半導体装置である。
(作用)
第2電極を構成するルテニウムに金属を添加することによって、金属架橋と第2電極の密着性が向上するため、低電流でプログラミングした場合にも、素子の安定性が向上し、保持力が向上する。
また、第2電極がルテニウムを含んでいるため、安定にリセットできる。
さらに第2電極の合金化によって不活性電極の比抵抗が増加することで、書換え電流によって発熱し易くなり、熱の閉じ込め効果によって金属架橋に発生したジュール熱が離散し難くなる。このため、書換え時に必要な書換え電流が低減する効果もある。
上記により低電力化と高保持力化の両立ができる。単純に保持力だけを向上させるとより高いプログラミング電力が必要となってしまうため、合金電極により熱効率を改善することで、少ない電流でも効果的にプログラミングを行うことができるようになる。
本発明に係るスイッチング素子(抵抗変化素子)では、低電流でプログラミングした際にも、金属架橋の保持力を向上することができる。これにより、プログラマブルロジックの配線切り換えスイッチに、本発明に係るスイッチング素子(抵抗変化素子)を適用した場合の信頼性が向上し、動作時の消費電力の抑制と高信頼化を両立することができる。
図1Aは、従来の「2端子スイッチ」の構成を採用するスイッチング素子構造の一例を模式的に示す断面図である。 図1Bは、従来の「3端子スイッチ」の構成を採用するスイッチング素子の一例を示し、2つの「2端子スイッチ」の第2電極を一体化した構造を模式的に示す図である。 図1Cは、従来の「2端子スイッチ」の構成を採用するスイッチング素子構造の一例であり、酸化チタン膜を「金属酸化物の薄膜」として、その上面に成膜される「ポーラスポリマーイオン伝導層」を具える構造を模式的に示す断面図である。 図2は、第1の実施形態の「2端子スイッチ」の構成を採用するスイッチング素子構造の一例を模式的に示す断面図である。 図3は、第1の実施形態の「2端子スイッチ」の構成を採用するスイッチング素子において、「オフ」状態から「オン」状態へのスイッチング過程において、「イオン伝導層」中に「金属架橋」が生成される機構を模式的に示す断面図である。 図4は、第1の実施形態に係る、実施態様1に記載する「2端子スイッチ」の構成を採用するスイッチング素子の製造プロセスの工程1〜工程4を模式的に示す断面図である。 図5は、第1の実施形態に係る、「2端子スイッチ」を多層配線層内部に形成した半導体装置の一構成例を模式的示す断面図である。 図6は、第1の実施形態に係る、「2端子スイッチ」の構成を採用するスイッチング素子のスイッチング特性、「オン」状態の抵抗値の保持特性を示すグラフである。 図7は、第1の実施形態に係る、「2端子スイッチ」の構成を採用するスイッチング素子のスイッチング特性、「オフ」状態へのスイッチングに要する電流値の分布を示すグラフである。 図8Aは、第1の実施形態に係る、「2端子スイッチ」を多層配線層内部に形成した半導体装置の製造プロセス中、工程1〜工程4を模式的示す断面図である。 図8Bは、第1の実施形態に係る、「2端子スイッチ」を多層配線層内部に形成した半導体装置の製造プロセス中、工程5〜工程8を模式的示す断面図である。 図8Cは、第1の実施形態に係る、「2端子スイッチ」を多層配線層内部に形成した半導体装置の製造プロセス中、工程9〜工程11を模式的示す断面図である。 図8Dは、第1の実施形態に係る、「2端子スイッチ」を多層配線層内部に形成した半導体装置の製造プロセス中、工程12を模式的示す断面図である。 図9は、第2の実施形態に係る、「3端子スイッチ」を多層配線層内部に形成した半導体装置の一構成例を模式的示す断面図である。 図10Aは、第2の実施形態に係る、「3端子スイッチ」を多層配線層内部に形成した半導体装置の製造プロセス中、工程1〜工程3を模式的示す断面図である。 図10Bは、第2の実施形態に係る、「3端子スイッチ」を多層配線層内部に形成した半導体装置の製造プロセス中、工程4〜工程6を模式的示す断面図である。 図10Cは、第2の実施形態に係る、「3端子スイッチ」を多層配線層内部に形成した半導体装置の製造プロセス中、工程6〜工程9を模式的示す断面図である。 図10Dは、第2の実施形態に係る、「3端子スイッチ」を多層配線層内部に形成した半導体装置の製造プロセス中、工程10〜工程12を模式的示す断面図である。
以下に、本発明をより詳しく説明する。
(第1の実施形態)
第1の実施形態の「2端子スイッチ」の構成について説明する。図2は、第1の実施形態の「2端子スイッチ」の構成を採用するスイッチング素子の一構成例を模式的示す断面図である。
スイッチング素子は、第1電極21と、第1電極21との界面に形成している第2イオン伝導層24と、第2イオン伝導層24に接した第1イオン伝導層23と、第1電極21、第2イオン伝導層24、第1イオン伝導層23を介して設けられた第2電極22とを有する構成である。第1イオン伝導層23と第2イオン伝導層24は金属イオンが伝導するための媒体となる。また、第2電極22の材料は、「オフ」状態から「オン」状態へとスチッチングする過程で、第2電極22を接地し、第1電極21に正電圧を印加した際に、第1イオン伝導層23と第2イオン伝導層24中に金属イオンを供給しないことが望ましい。
第1電極21は、銅で形成する。例えば、スパッタ法、化学気相成長法(CVD法)、電気めっき法で形成される、銅配線を、第1電極21として使用する。
第2イオン伝導層24は、金属酸化物で形成される。まず、金属酸化物を構成する金属の薄膜を、第1電極21上に成膜する。該金属の薄膜の表面上に、第1イオン伝導層23を構成する、シリコン、酸素、炭素、水素を含むSIOCH系ポリマー膜をプラズマCVD法により成膜する際、成膜チャンバー中に存在する酸素で、該金属の薄膜を酸化し、金属酸化物の薄膜に変換する。従って、第1電極21と第1イオン伝導層23との間に、金属酸化物の薄膜からなる第2イオン伝導層24が形成される。該金属酸化物を構成する金属は、チタン、アルミニウム、ジルコニウム、ハフニウム、タンタルからなる群より選択することができる。これらの金属を積層して、金属の薄膜として使用しても良い。該金属の薄膜の最適膜厚は、0.5nmから1nmである。最適膜厚より薄いと、SIOCH系ポリマー膜をプラズマCVD法により成膜する間に、酸化は、金属の薄膜を超えて、銅配線表面に達する。その結果、僅かであるが、銅配線表面の酸化が生じる。一方、最適膜厚より厚いと、SIOCH系ポリマー膜をプラズマCVD法により成膜する間に、該金属の薄膜の酸化が完了せず、銅配線表面に金属として残ってしまう。
第2イオン伝導層24の作製に利用する、金属の薄膜は、スパッタ法、レーザーアブレーション法、プラズマCVD法を用いて形成する。作製される第2イオン伝導層24の膜厚は、第1イオン伝導層23の膜厚の50%以下であることが望ましい。
第1イオン伝導層23は、プラズマCVD法により成膜される、シリコン、酸素、炭素、水素を含むSIOCH系ポリマー膜で形成する。環状有機シロキサンの原料とキャリアガスであるヘリウムを反応室内に流入し、両者の供給が安定化し、反応室の圧力が一定になったところでRF電力の印加を開始する。原料の供給量は10〜200sccm、ヘリウムの供給は原料気化器経由で500sccm、別ラインで反応室に直接500sccm供給する。
第2電極22を作製する金属材料として、ルテニウムに、チタン、タンタル、アルミニウム、マンガン、ジルコニウム、ハフニウム、マグネシウム、コバルト、銅、亜鉛などが添加されているルテニウム合金を使用する。ルテニウム合金中における、ルテニウムの含有比率を、30atm%を超え、95atm%以下の範囲、好ましくは、50atm%〜95atm%の範囲に選択することが望ましい。例えば、ルテニウムの含有比率を、30atm%を超え、80atm%以下の範囲に選択することもできる。ルテニウムに添加する金属は2種類以上としても良い。
発明者らの検討により、第2電極22において、ルテニウムに添加する金属は、金属から金属イオンを生成する過程(酸化過程)の標準生成ギブズエネルギーがルテニウムよりも負方向に大きい金属を選択することが望ましいことを見出した。金属から金属イオンを生成する過程(酸化過程)の標準生成ギブズエネルギーがルテニウムより負方向に大きい、チタン、タンタル、アルミニウム、マンガン、ジルコニウム、ハフニウム、マグネシウム、コバルト、銅、亜鉛は、ルテニウムに比べて化学反応(例えば、酸化反応)が自発的に起こりやすいことを示す。前記の添加金属を、第2電極を形成する材料として、ルテニウムと合金化することで、金属架橋との密着性が向上する。
添加金属のみで第2電極22を構成すると、オフ状態へ遷移しなくなる。すなわち、オン状態からオフ状態への遷移は、金属架橋を形成する銅の酸化反応(溶解反応)によって進行するが、金属架橋を構成する銅よりも、第2電極22を構成する添加金属の金属から金属イオンを生成する過程(酸化過程)の標準生成ギブズエネルギーが負方向に大きくなった場合、金属架橋を構成する銅の酸化反応よりも、第2電極22を構成する添加金属の酸化反応が優先して進行する。そのため、金属架橋の溶解が進行せず、「オン」状態から「オフ」状態への遷移できなくなる。
このため、第2電極22は、金属から金属イオンを生成する過程(酸化過程)の標準生成ギブズエネルギーが銅よりも負方向に小さいルテニウムと、添加金属の合金で形成する必要がある。具体的には、合金中における、ルテニウムの含有量が30atm%以下になると、「オン」状態から「オフ」状態への遷移過程において、第1電極21に負電圧を印加する際、イオン伝導層の絶縁破壊が発生し、「オフ」状態に遷移できなくなる結果が得られている。
一方、添加金属の量は大きいほど、「オン」状態が安定化することがわかっており、5atm%の添加によっても安定性が向上することがわかっている。
第2電極22をルテニウムのみで作製する場合に比べて、「オン状態からオフ状態へのスイッチング」過程に関して、スイッチング特性を劣化させることなく、同時に、「オン」状態の安定性を向上するためには、ルテニウム合金の組成範囲を、ルテニウム含有率が50atm%〜95atm%の範囲に選択することが好ましい。
第2電極の形成には、スパッタリング法を用いることが望ましい。スパッタリング法を用いて合金を成膜する場合、ルテニウムと添加金属との合金ターゲットを用いる方法、ルテニウムターゲットと添加金属のターゲットを同一チャンバー内で同時にスパッタリングするコスパッタ法、予め添加金属の薄膜を形成し、その上に、スパッタリング法を用いてルテニウムを成膜し、衝突原子のエネルギーで合金化するインターミキシング法がある。コスパッタ法およびインターミキシング法を用いると、合金の組成を変えることができる。インターミキシング法を採用する際には、ルテニウムの成膜を完了した後に、混合状態の「平坦化」のため、400℃以下での熱処理を加えることが好ましい。
さらに、第2電極22に金属架橋の成分である銅が混入すると、標準生成ギブズエネルギーが負方向に大きい金属を添加した効果が薄れるため、ルテニウムに添加する金属は銅および銅イオンに対してバリア性のある材料が好ましい。例えば、タンタル、チタン、マンガンなどである。また、タンタル、チタン、マンガンの一部を窒化し、窒化タンタル、窒化チタン、窒化マンガンとしてルテニウムに添加しても良い。
第1の実施形態の「2端子スイッチ」の構成を採用するスイッチング素子の駆動方法を図3に従って説明する。
第2電極32を接地して、第1電極31に正電圧を印加すると第1電極31の金属が第2イオン伝導層36を介して金属イオン35になって、第1イオン伝導層33に溶解する。そして、第2イオン伝導層36、及び第1イオン伝導層33中の金属イオン35が第2電極32の表面に金属架橋34になって析出し、析出した金属架橋34により第1電極31と第2電極32が接続される。金属架橋34で第1電極31と第2電極32が電気的に接続することで、「2端子スイッチ」が「オン」状態になる。
一方、上記「オン」状態で第2電極32を接地して、第1電極31に負電圧を印加すると、金属架橋34が第2イオン伝導層36、及び第1イオン伝導層33に金属イオン35となって溶解し、金属架橋34の一部が切れる。この際、金属イオン35は第2イオン伝導層36、及び第1イオン伝導層33内に分散した金属34と第1電極31に回収される。これにより、第1電極31と第2電極32との電気的接続が切れ、「2端子スイッチ」が「オフ」状態になる。上記「オフ」状態にスイッチングした後、「オフ」状態から「オン」状態にスイッチングするには、第2電極32を接地して、再び第1電極31に正電圧を印加すればよい。また、第1電極31を接地し、第2電極32に負電圧を印加して、「2端子スイッチ」を「オン」状態にしたり、第1電極31を接地し、第2電極32に正電圧を印加して、「2端子スイッチ」を「オフ」状態にしたりしてもよい。
なお、「2端子スイッチ」を「オフ」状態にスイッチングする過程では、電気的接続が完全に切れる前の段階から第1電極31および第2電極32間の抵抗が大きくなったり、電極間容量が変化したりするなど電気特性の変化があって、最終的に電気的接続が切れる。
(実施態様1)
第1の実施形態の「2端子スイッチ」の構成を採用するスイッチング素子の製造方法の「最良の実施形態」について説明する。図4に沿って、「2端子スイッチ」の構成を採用するスイッチング素子の製造プロセスの工程1〜工程4について述べる。
(工程1)
低抵抗シリコン基板46の表面に、膜厚20nmのタンタル、その上に膜厚100nmの銅をスパッタ法で成膜し、第1電極41とする。
(工程2)
チタンあるいはアルミニウムを0.5nm、もしくは、チタンとアルミニウムをそれぞれ0.5nmスパッタ成膜し、金属層44を形成する。
(工程3)
第1イオン伝導層43として、シリコン、酸素、炭素、水素を含むSIOCH系ポリマー膜6nmをプラズマCVDによって形成する。環状有機シロキサンの原料とキャリアガスであるヘリウムを反応室内に流入し、両者の供給が安定化し、反応室の圧力が一定になったところでRF電力の印加を開始する。原料の供給量は10〜200sccm、ヘリウムの供給は原料気化器経由で500sccm、別ラインで反応室に直接500sccm供給する。また、イオン伝導層43成膜時の酸素により金属層44は酸化され、金属酸化膜からなる第2イオン伝導層45となる。
(工程4)
第1イオン伝導層43の上にコスパッタ法により膜厚30nmのルテニウムとチタン、もしくはルテニウムとタンタルの合金を堆積させる。前記「ルテニウムとタンタルの合金」中における、ルテニウムの含有量は50atm%とする。その際、ステンレスもしくはシリコンで作製されたシャドーマスクを介して堆積し、1辺30μm〜150μmの正方形の第2電極92を形成する。
(実施態様2)
第1の実施形態に係る「2端子スイッチ」の構成を採用するスイッチング素子を多層配線層内部に形成した半導体装置について説明する。
図5は、本発明の実施態様2に係る半導体装置の構成を模式的に示した部分断面図である。半導体基板51上の多層配線層の内部に「2端子スイッチ」72を有する装置である。
多層配線層は、半導体基板51上にて、層間絶縁膜52、バリア絶縁膜53、層間絶縁膜54、バリア絶縁57、保護絶縁膜64、層間絶縁膜65、エッチングストッパ膜66、層間絶縁膜67、及びバリア絶縁膜71の順に積層した絶縁積層体を有する。多層配線層は、層間絶縁膜54及びバリア絶縁膜53に形成された配線溝にバリアメタル56を介して第1配線55が埋め込まれている。多層配線層は、層間絶縁膜67及びエッチングストッパ膜66に形成された配線溝に第2配線68が埋め込まれており、層間絶縁膜65、保護絶縁膜64、及びハードマスク膜62に形成された下穴にプラグ69が埋め込まれており、第2配線68とプラグ69が一体となっており、第2配線及びプラグ69の側面乃至底面がバリアメタル70によって覆われている。多層配線層は、バリア絶縁膜57に形成された開口部にて、下部電極となる第1配線55、バリア絶縁膜57の開口部の壁面、乃至バリア絶縁膜57上に、イオン伝導層59、第1上部電極60、及び第2上部電極61の順に積層した2端子スイッチ72が形成されており、第2上部電極61上にハードマスク膜62が形成されており、酸化防止膜である酸化防止膜59a、イオン伝導層59b、第1上部電極60、第2上部電極61、及びハードマスク膜62の積層体の上面乃至側面が保護絶縁膜64で覆われている。第1配線55の一部を酸化し、第1下部電極55aを2端子スイッチ」72の下部電極とすることで、すなわち、第1配線55が「2端子スイッチ」72の第1下部電極55aを兼ねることで、工程数を簡略化しながら、電極抵抗を下げることができる。通常の銅ダマシン配線プロセスに追加工程として、少なくとも2PRのマスクセットを作成するだけで、「2端子スイッチ」を搭載することができ、素子の低抵抗化と低コスト化を同時に達成することができるようになる。
「2端子スイッチ」72は、バリア絶縁膜57に形成された開口部の領域にて、酸化防止膜59aと第1下部電極55aが直接接しており、イオン伝導層59bと第1上部電極60が直接接しており、第2上部電極61上にてプラグ69と第2上部電極61とがバリアメタル70を介して電気的に接続されている。「2端子スイッチ」72は、電圧の印加、あるいは電流を流すことで、オン/オフの制御を行い、例えば、酸化防止膜59aおよびイオン伝導層中59bへの第1配線55を形成する金属から供給される金属イオンの電界拡散を利用して、オン/オフの制御を行う。
半導体基板51は、半導体素子が形成された基板である。半導体基板91には、例えば、シリコン基板、単結晶基板、SOI(Silicon on Insulator)基板、TFT(Thin Film Transistor)基板、液晶製造用基板等の基板を用いることができる。層間絶縁膜52は、半導体基板1上に形成された絶縁膜である。層間絶縁膜52には、例えば、酸化シリコン膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)等を用いることができる。層間絶縁膜52は、複数の絶縁膜を積層したものであってもよい。
バリア絶縁膜53は、層間絶縁膜52、54間に介在したバリア性を有する絶縁膜である。バリア絶縁膜53は、第1配線55用の配線溝の加工時にエッチングストップ層としての役割を有する。バリア絶縁膜53には、例えば、窒化シリコン膜、SiC膜、炭窒化シリコン膜等を用いることができる。バリア絶縁膜53には、第1配線55を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル56を介して第1配線55が埋め込まれている。バリア絶縁膜53は、配線溝のエッチング条件の選択によっては削除することもできる。
層間絶縁膜54は、バリア絶縁膜53上に形成された絶縁膜である。層間絶縁膜54には、例えば、酸化シリコン膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)等を用いることができる。層間絶縁膜54は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜54には、第1配線5を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル56を介して第1配線55が埋め込まれている。
第1配線55は、層間絶縁膜54及びバリア絶縁膜53に形成された配線溝にバリアメタル56を介して埋め込まれた配線である。第1配線55は、2端子スイッチ72の下部電極を兼ね、イオン伝導層59aと直接接している。酸化防止膜59bの下面はイオン伝導層59aに直接接しており、上面は第1上部電極に直接接している。第1配線55を構成する金属には、抵抗変化層59において拡散、イオン電導可能な金属が用いられ、例えば、銅等を用いることができる。第1配線55を構成する金属(例えば、銅)は、アルミニウムと合金化されていてもよい。
バリアメタル56は、第1配線95を形成する金属が層間絶縁膜54や下層へ拡散することを防止するために、配線の側面乃至底面を被覆する、バリア性を有する導電性膜である。バリアメタル56には、例えば、第1配線55が銅を主成分とする金属元素からなる場合には、タンタル、窒化タンタル、窒化チタン、炭窒化タングステンのような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。
バリア絶縁膜57は、第1配線55を含む層間絶縁膜54上に形成され、第1配線55を形成する金属(例えば、銅)の酸化を防いだり、層間絶縁膜65中への第1配線55を形成する金属の拡散を防いだり、上部電極61、60、及び抵抗変化層59の加工時にエッチングストップ層としての役割を有する。バリア絶縁膜57には、例えば、SiC膜、炭窒化シリコン膜、窒化シリコン膜、及びそれらの積層構造等を用いることができる。バリア絶縁膜57は、保護絶縁膜64及びハードマスク膜62と同一材料であることが好ましい。
酸化防止膜59a、およびイオン伝導層59bは、抵抗が変化する膜である。第1配線55(下部電極)を形成する金属から生成される金属イオンの作用(拡散、イオン伝導など)により、抵抗が変化する材料を用いることができる。「オン」状態へのスイッチングに伴う「2端子スイッチ」72の抵抗変化を、金属イオンの還元による金属の析出によって行う場合には、イオン伝導可能な膜が用いられる。
イオン伝導層59bは、プラズマCVD法を用いて形成する。環状有機シロキサンの原料とキャリアガスであるヘリウムを反応室内に流入し、両者の供給が安定化し、反応室の圧力が一定になったところでRF電力の印加を開始する。原料の供給量は10〜200sccm、ヘリウムの供給は原料気化器経由で500sccm供給する。
酸化防止膜59aは、第1下部電極55aを形成する金属が、イオン伝導層59bを堆積している間の加熱やプラズマでイオン伝導層59b中に拡散することを防止する役割と、第1下部電極55aが酸化され、拡散が促進されやすくなることを防止する役割がある。酸化防止膜59aを形成する金属、例えば、ジルコニウム、ハフニウム、アルミニウムは、イオン伝導層59bの成膜中に酸化され、酸化ジルコニウム、酸化ハフニウム、酸化アルミニウム、酸化チタンとなり、抵抗変化層59の一部となる。酸化防止膜59aを形成する金属膜の最適膜厚は0.5〜1nmであり、これより薄いと銅配線表面の酸化がわずかに起こり、これより厚いと、イオン伝導層59bの成膜中に酸化しきれずに金属として残ってしまう。抵抗変化層59は、第1下部電極55a、バリア絶縁膜57の開口部のテーパ面、乃至バリア絶縁膜57上に形成されている。抵抗変化層59は、第1下部電極55aと抵抗変化層59の接続部の外周部分が少なくともバリア絶縁膜57の開口部のテーパ面上に沿って配設されている。
酸化防止膜59aの形成に使用する金属膜は、チタンとアルミニウムとの積層を形成したり、チタンおよびアルミニウムの単層としたりしても良い。
第1上部電極60は、「2端子スイッチ」72の上部電極における下層側の電極であり、イオン伝導層59bと直接接している。第1上部電極60には、第1配線55を形成する金属よりもイオン化しにくく、第2イオン伝導層59bにおいて拡散、イオン伝導しにくい金属であるルテニウムと、第1配線55を形成する金属と密着性の良いチタン、タンタル、アルミニウム、マンガン、ジルコニウム、ハフニウム、マグネシウム、コバルト、銅、亜鉛などが含有した合金を使用する。該ルテニウム合金における、ルテニウムの含有比率は、30atm%を超え、95atm%以下の範囲、好ましくは、50atm%〜95atm%の範囲に選択することが望ましい。例えば、ルテニウムの含有比率を、30atm%を超え、80atm%以下の範囲に選択することもできる。ルテニウムに添加する金属は2種類以上としても良い。
第1上部電極60の形成に使用されるルテニウム合金において、ルテニウムに添加される金属は、金属から金属イオンを生成する過程(酸化過程)の標準生成ギブズエネルギーがルテニウムよりも負方向に大きい金属を選択することが望ましい。金属から金属イオンを生成する過程(酸化過程)の標準生成ギブズエネルギーがルテニウムより負方向に大きいチタン、タンタル、アルミニウム、マンガン、ジルコニウム、ハフニウム、マグネシウム、コバルト、銅、亜鉛は、ルテニウムに比べて化学反応が自発的に起こりやすいことを示すため、反応性が高い。このため、第1上部電極60を形成するルテニウム合金において、ルテニウムと合金化することで、第1配線55を形成する金属で形成された金属架橋との密着性が向上する。一方、ルテニウムを含まない添加金属のみで第1上部電極60を構成すると、反応性が高くなってしまい、「オフ」状態に遷移しなくなる。「オン」状態から「オフ」状態への遷移は、金属架橋の酸化反応(溶解反応)によって進行するが、第1上部電極60を構成する金属が、その金属から金属イオンを生成する過程(酸化過程)の標準生成ギブズエネルギーが負方向に第1配線55を形成する金属よりも大きくなった場合、第1配線55を形成する金属(例えば、銅)で形成された金属架橋の酸化反応よりも第1上部電極60の酸化反応が進行するため、「オフ」状態に遷移できなくなる。このため、第1上部電極60の形成に使用する金属材料は、金属から金属イオンを生成する過程(酸化過程)の標準生成ギブズエネルギーが銅よりも負方向に小さいルテニウムとの合金とする必要がある。
さらに、「オフ」状態から「オン」状態への遷移する過程で、第1上部電極60に金属架橋の成分である銅が混入すると、第2イオン伝導層59bと接する第1上部電極60の界面近傍では、ルテニウム合金中のルテニウムの含有比率が低下する。第2イオン伝導層59bと接する第1上部電極60の界面近傍における、ルテニウムの含有比率が過度に低下すると、標準生成ギブズエネルギーが負方向に大きい金属を適正な含有比率で添加した効果が薄れる。前記「オフ」状態から「オン」状態への遷移する過程中の「銅混入」に起因する「ルテニウム含有比率の過度な低下」を抑制するため、ルテニウムに添加する金属として、銅および銅イオンに対してバリア性のある金属材料を採用することが好ましい。「銅および銅イオンに対してバリア性のある金属材料」として、タンタル、チタン、マンガンなどが好適である。「銅および銅イオンに対してバリア性のある金属材料」が、第2イオン伝導層59bと接する第1上部電極60の界面近傍に局所的に添加する形態とすることができる。例えば、第2イオン伝導層59b上に、タンタル、チタン、マンガンの極く薄い膜を形成し、その上にルテニウム合金からなる膜を積層し、タンタル、チタン、マンガンの極く薄い膜とルテニウム合金からなる膜との間で固相拡散を行い、タンタル、チタン、マンガンが、第2イオン伝導層59bと接する第1上部電極60の界面近傍に局所的に添加する形態とすることができる。また、第2イオン伝導層59b上に形成される、タンタル、チタン、マンガンの極く薄い膜の一部を窒化し、窒化タンタル、窒化チタン、窒化マンガンの極く薄い膜と、タンタル、チタン、マンガンの極く薄い膜が積層された状態とし、その上にルテニウム合金からなる膜を積層し、固相拡散を行って、界面近傍に局所的に添加する形態とすることもできる。
第2上部電極61は、「2端子スイッチ」72の上部電極における上層側の電極であり、第1上部電極60上に形成されている。第2上部電極61は、第1上部電極60を保護する役割を有する。すなわち、第2上部電極61が第1上部電極100を保護することで、プロセス中の第1上部電極60へのダメージを抑制し、「2端子スイッチ」72のスイッチング特性を維持することができる。第2上部電極61には、例えば、タンタル、チタン、タングステンあるいはそれらの窒化物等を用いることができる。
ハードマスク膜62は、第2上部電極61、第1上部電極60、及びイオン伝導層59a、酸化防止膜59bをエッチングする際のハードマスク膜兼パッシベーション膜となる膜である。ハードマスク膜62には、例えば、窒化シリコン膜等を用いることができる。ハードマスク膜62は、保護絶縁膜64、およびバリア絶縁膜57と同一材料であることが好ましい。すなわち、「2端子スイッチ」72の周囲を全て同一材料で囲むことで材料界面が一体化され、外部からの水分などの浸入を防ぐとともに、「2端子スイッチ」72自身からの脱離を防ぐことができるようになる。
保護絶縁膜64は、「2端子スイッチ」72にダメージを与えることなく、さらにイオン伝導層59bからの酸素の脱離を防ぐ機能を有する絶縁膜である。保護絶縁膜64には、例えば、窒化シリコン膜、炭窒化シリコン膜等を用いることができる。保護絶縁膜64は、ハードマスク膜62及びバリア絶縁膜57と同一材料であることが好ましい。同一材料である場合には、保護絶縁膜64とバリア絶縁膜57及びハードマスク膜62とが一体化して、界面の密着性が向上し、「2端子スイッチ」72をより保護することができるようになる。
層間絶縁膜65は、保護絶縁膜64上に形成された絶縁膜である。層間絶縁膜65には、例えば、酸化シリコン膜、SiOC膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)などを用いることができる。層間絶縁膜65は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜65は、層間絶縁膜67と同一材料としてもよい。層間絶縁膜65には、プラグ69を埋め込むための下穴が形成されており、当該下穴にバリアメタル70を介してプラグ69が埋め込まれている。
エッチングストッパ膜66は、層間絶縁膜65、67間に介在した絶縁膜である。エッチングストッパ膜66は、第2配線68用の配線溝の加工時にエッチングストップ層としての役割を有する。エッチングストッパ膜66には、例えば、窒化シリコン膜、SiC膜、炭窒化シリコン膜等を用いることができる。エッチングストッパ膜66には、第2配線68を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル70を介して第2配線68が埋め込まれている。エッチングストッパ膜66は、配線溝のエッチング条件の選択によっては削除することもできる。
層間絶縁膜67は、エッチングストッパ膜66上に形成された絶縁膜である。層間絶縁膜67には、例えば、酸化シリコン膜、SiOC膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)などを用いることができる。層間絶縁膜67は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜67は、層間絶縁膜15と同一材料としてもよい。層間絶縁膜67には、第2配線68を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル70を介して第2配線68が埋め込まれている。第2配線68は、層間絶縁膜67及びエッチングストッパ膜66に形成された配線溝にバリアメタル70を介して埋め込まれた配線である。第2配線68は、プラグ69と一体になっている。プラグ69は、層間絶縁膜65、保護絶縁膜64、及びハードマスク膜62に形成された下穴にバリアメタル70を介して埋め込まれている。プラグ69は、バリアメタル70を介して第2上部電極61と電気的に接続されている。第2配線68及びプラグ69には、例えば、銅を用いることができる。
バリアメタル70は、第2配線68(プラグ69を含む)を形成する金属が層間絶縁膜65、67や下層へ拡散することを防止するために、第2配線68及びプラグ69の側面乃至底面を被覆する、バリア性を有する導電性膜である。バリアメタル50には、例えば、第2配線108及びプラグ69が銅を主成分とする金属元素からなる場合には、タンタル、窒化タンタル、窒化チタン、炭窒化タングステンのような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。バリアメタル70は、第2上部電極61と同一材料であることが好ましい。例えば、バリアメタル70が窒化タンタル(下層)/タンタル(上層)の積層構造である場合には、下層材料である窒化タンタルを第2上部電極61に用いることが好ましい。
バリア絶縁膜71は、第2配線68を含む層間絶縁膜67上に形成され、第2配線68を形成する金属(例えば、銅)の酸化を防いだり、上層への第2配線68を形成する金属の拡散を防ぐ役割を有する絶縁膜である。バリア絶縁膜71には、例えば、炭窒化シリコン膜、窒化シリコン膜、及びそれらの積層構造等を用いることができる。
(実施態様3)
上記実施態様2に記載している「2端子スイッチ」型スチッチング素子の動作について、図6に従って説明する。
図6は、多層配線中に形成した「2端子スイッチ」型スチッチング素子に関して、2キロビットアレイの全ての素子について、「オン」状態への遷移した直後と、100時間経過した後の電流値の正規分布を重ねて示した図である。「オン」状態への遷移では、図5における第1下部電極55aに正電圧を印加する。図6(a)は、図5における第1上部電極60をルテニウムのみを使用して作製している素子の結果を示しているが、100時間後に6ビット程度の素子が高抵抗化している。一方、図6(b)は、図5における第1上部電極60を「ルテニウムとチタンの合金」を使用した作製している素子の結果を示しているが、100時間後に高抵抗化した素子はなかった。図6(b)で使用した素子の第1上部電極60を形成する「ルテニウムとチタンの合金」は、X線光電子分光法によって、ルテニウムが70atm%、チタンが30atm%の組成となっていることがわかっている。
図7は、多層配線中に形成した「2端子スイッチ」の構成を有するスイッチング素子について、「オン」状態から「オフ」状態へ遷移する時の電流‐電圧特性を示している。「オン」状態から「オフ」状態への遷移では、図5における第1下部電極55aに負電圧を印加する。その際に観測される電流は負電流である。図7では、電流、電圧ともに絶対値で示す。図7(a)は、図5における第1上部電極60をルテニウムのみを使用して作製する素子の結果を示し、図7(b)は、図5における第1上部電極60をルテニウムとチタンの合金を使用して作製する素子の結果を示している。図7(b)で使用した素子の第1上部電極60の作製に使用した「ルテニウムとチタンの合金」は、X線光電子分光法によってルテニウムが70atm%、チタンが30atm%の組成となっていることがわかっている。図7(a)、図7(b)ともに、「オン」状態に遷移した際の抵抗値はほぼ一致している。図7(a)、図7(b)の両図において、最も大きい電流の絶対値が、「オン」状態から「オフ」状態に遷移する際に必要な電流となるが、図7(a)、図7(b)で、ほぼ一致している。このことから、「ルテニウムとチタンの合金」からなる上部電極を使用しても、「オン」状態から「オフ」状態に遷移する電流は増加しない。「ルテニウムとチタンの合金」は、ルテニウムのみに比べて抵抗率が高い。このため、「オン」状態から「オフ」状態に遷移する際の電流で、上部電極が加熱し易くなると考えられる。イオン伝導層59b中に形成した金属架橋が電圧印加によって溶解する反応が進行するためには、金属架橋に発生するジュール熱の寄与が必要である。第1上部電極60を、例えば、「ルテニウムとチタンの合金」などのルテニウム合金で作製し、「オン」状態から「オフ」状態に遷移時の電流で第1上部電極60を加熱することで、金属架橋に発生するジュール熱を閉じ込める効果が、「オン」状態から「オフ」状態に遷移する電流が増加せず、高い保持力を有する原因であると考えられる。
図6(b)および図7(b)における、第1上部電極60を「ルテニウムとチタンの合金(ルテニウム70atm%、チタン30atm%)」で形成しているスイッチング素子の保持力特性および電気特性と同等の性能が、ルテニウムとタンタル(50atm%:50atm%)の合金を使用した場合、ルテニウムとマンガン(95atm%:5atm%)の合金を使用した場合でも観察された。
一方、ルテニウムを含まない、金属から金属イオンを生成する過程(酸化過程)の標準生成ギブズエネルギーの小さい金属のみで第1上部電極60を形成した場合には、「オン」状態から「オフ」状態に遷移時に第1下部電極55に負電圧を印加すると、イオン伝導層59bの絶縁破壊が発生し、「オフ」状態に遷移しない。また、ルテニウムの含有率が30atm%以下になった場合にも、「オン」状態から「オフ」状態に遷移時に第1下部電極55に負電圧を印加すると、同様にイオン伝導層59bの絶縁破壊が観測され、「オフ」状態に遷移しない。
ルテニウムとチタン(30atm%:70atm%)、およびルテニウムとタンタル(30atm%:70atm%)を用いた場合には、「オフ」状態に遷移しないことが観察された。
(実施態様4)
上記実施態様2に記載する、「2端子スイッチ」の構成を採用するスイッチング素子を多層配線層内部に形成した半導体装置の製造プロセス、特に、「2端子スイッチ」の構成を採用するスイッチング素子を多層配線層内部に形成する工程について図面を用いて説明する。図8A〜図8Dは、第1の実施形態に係る「2端子スイッチ」の構成を採用するスイッチング素子を利用している、実施態様2に記載する半導体装置の製造プロセスの工程1〜工程12を模式的に示す断面図である。
(工程1)
半導体基板81(例えば、半導体素子が形成された基板)上に層間絶縁膜82(例えば、酸化シリコン膜、膜厚300nm)を堆積し、その後、層間絶縁膜82にバリア絶縁膜83(例えば、窒化シリコン膜、膜厚50nm)を堆積し、その後、バリア絶縁膜83上に層間絶縁膜84(例えば、酸化シリコン膜、膜厚300nm)を堆積し、その後、リソグラフィ法(フォトレジスト形成、ドライエッチング、フォトレジスト除去を含む)を用いて、層間絶縁膜84及びバリア絶縁膜83に配線溝を形成し、その後、当該配線溝にバリアメタル86(例えば、窒化タンタル/タンタル、膜厚5nm/5nm)を介して第1配線85(例えば、銅)を埋め込む。層間絶縁膜82、84は、プラズマCVD法によって形成することができる。第1配線85は、例えば、PVD法によってバリアメタル86(例えば、窒化タンタル/タンタルの積層膜)を形成し、PVD法による銅シードの形成後、電解めっき法によって銅を配線溝内に埋設し、200℃以上の温度で熱処理処理後、CMP法によって配線溝内以外の余剰の銅を除去することで形成することができる。このような一連の銅配線の形成方法は、当該技術分野における一般的な手法を用いることができる。ここで、CMP(Chemical Mechanical Polishing)法とは、多層配線形成プロセス中に生じるウェハ表面の凹凸を、研磨液をウェハ表面に流しながら回転させた研磨パッドに接触させて研磨することによって平坦化する方法である。溝に埋め込まれた余剰の銅を研磨することによって埋め込み配線(ダマシン配線)を形成したり、層間絶縁膜を研磨することで平坦化を行う。
(工程2)
第1配線85を含む層間絶縁膜84上にバリア絶縁膜87(例えば、窒化シリコン膜もしくは炭窒化シリコン膜、膜厚50nm)を形成する。ここで、バリア絶縁膜87は、プラズマCVD法によって形成することができる。バリア絶縁膜87の膜厚は、10nm〜50nm程度であることが好ましい。
(工程3)
バリア絶縁膜87上にハードマスク膜88(例えば、酸化シリコン膜)を形成する。このとき、ハードマスク膜88は、ドライエッチング加工におけるエッチング選択比を大きく保つ観点から、バリア絶縁膜87とは異なる材料であることが好ましく、絶縁膜であっても導電膜であってもよい。ハードマスク膜88には、例えば、酸化シリコン膜、シリコン窒化膜、窒化チタン、チタン、タンタル、窒化タンタル等を用いることができ、窒化シリコン/酸化シリコン膜の積層体を用いることができる。
(工程4)
ハードマスク膜88上にフォトレジスト(図示せず)を用いて開口部をパターニングし、フォトレジストをマスクとしてドライエッチングすることによりハードマスク膜88に開口部パターンを形成し、その後、酸素プラズマアッシング等によってフォトレジストを剥離する。このとき、ドライエッチングは必ずしもバリア絶縁膜87の上面で停止している必要はなく、バリア絶縁膜87の内部にまで到達していてもよい。
(工程5)
ハードマスク膜88をマスクとして、ハードマスク膜88の開口部から露出するバリア絶縁膜87をエッチバック(ドライエッチング)することにより、バリア絶縁膜87に開口部を形成して、バリア絶縁膜87の開口部から第1配線85を露出させ、その後、アミン系の剥離液などで有機剥離処理を行うことで、第1配線85の露出面に形成された酸化銅を除去するとともに、エッチバック時に発生したエッチング複生成物などを除去する。バリア絶縁膜87をエッチバックでは、反応性ドライエッチングを用いることで、バリア絶縁膜87の開口部の壁面をテーパ面とすることができる。反応性ドライエッチングでは、エッチングガスとしてフルオロカーボンを含むガスを用いることができる。ハードマスク膜88は、エッチバック中に完全に除去されることが好ましいが、絶縁材料である場にはそのまま残存してもよい。また、バリア絶縁膜87の開口部の形状は円形とし、円の直径は30nmから500nmとすることができる。非反応性ガスを用いたRF(Radio Frequency;高周波)エッチングによって、第1配線85の表面の酸化物を除去する。非反応性ガスとしては、ヘリウムやアルゴンを用いることができる。
(工程6)
第1下部電極85を含むバリア絶縁膜87上に0.5nmのチタンとアルミニウムをこの順に堆積し、合計1nmとする。チタンおよびアルミニウムはPVD法やCVD法を用いて形成することができる。さらに、イオン伝導層89bとしてシリコン、酸素、炭素、水素を含むSIOCH系ポリマー膜をプラズマCVDによって形成する。環状有機シロキサンの原料とキャリアガスであるヘリウムを反応室内に流入し、両者の供給が安定化し、反応室の圧力が一定になったところでRF電力の印加を開始する。原料の供給量は10〜200sccm、ヘリウムの供給は原料気化器経由で500sccm、別ラインで反応室に直接500sccm供給する。チタンおよびアルミニウムはイオン伝導層89bの形成中に酸素を含むSiOCH系ポリマー膜の原料に曝されることで自動的に酸化し、酸化物となることで酸化防止膜89aとなり、抵抗変化層89の一部となる。バリア絶縁膜87の開口部は有機剥離処理によって水分などが付着しているため、抵抗変化層89の堆積前に250℃から350℃程度の温度にて、減圧下で熱処理を加えて脱ガスしておくことが好ましい。
(工程7)
抵抗変化層89上に第1上部電極90として、「ルテニウムとチタンの合金」を10nmの膜厚でコスパッタ法にて形成する。この際、ルテニウムターゲットとチタンターゲットは同一チャンバー内に存在し、同時にスパッタリングすることで合金膜を堆積する。この際、ルテニウムターゲットへの印加パワーを150W、チタンターゲットへの印加パワーを50Wとすることで、「ルテニウムとチタンの合金」中のルテニウムの含有率を70atm%とする。また、第1上部電極90の上に第2上部電極91(例えば、タンタル、膜厚50nm)を形成する。
(工程8)
第2上部電極91上にハードマスク膜92(例えば、窒化シリコン膜もしくは炭窒化シリコン膜、膜厚30nm)、およびハードマスク膜93(例えば、酸化シリコン膜、膜厚90nm)をこの順に積層する。ハードマスク膜92及びハードマスク膜93は、プラズマCVD法を用いて成膜することができる。ハードマスク膜92、93は当該技術分野における一般的なプラズマCVD法を用いて形成することができる。また、ハードマスク膜92とハードマスク膜93とは、異なる種類の膜であることが好ましく、例えば、ハードマスク膜92を窒化シリコン膜とし、ハードマスク膜93をSiO膜とすることができる。このとき、ハードマスク膜92は、後述する保護絶縁膜94、およびバリア絶縁膜87と同一材料であることが好ましい。すなわち、抵抗変化素子の周囲を全て同一材料で囲むこと材料界面を一体化し、外部からの水分などの浸入を防ぐとともに、抵抗変化素子自身からの脱離防ぐことができるようになる。また、ハードマスク膜92は、プラズマCVD法によって形成することができるが、例えば、SiH/Nの混合ガスを高密度プラズマによって、高密度な窒化シリコン膜などを用いることが好ましい。
(工程9)
ハードマスク膜93上に「2端子スイッチ」部をパターニングするためのフォトレジスト(図示せず)を形成し、その後、当該フォトレジストをマスクとして、ハードマスク膜92が表れるまでハードマスク膜93をドライエッチングし、その後、酸素プラズマアッシングと、有機剥離を用いてフォトレジストを除去する。
(工程10)
ハードマスク膜93をマスクとして、ハードマスク膜92、第2上部電極91、第1上部電極90、イオン伝導層89を連続的にドライエッチングする。このとき、ハードマスク膜93は、エッチバック中に完全に除去されることが好ましいが、そのまま残存してもよい。例えば、第2上部電極91がタンタルの場合にはCl系のRIEで加工することができ、第1上部電極90が「ルテニウムとチタンの合金」で形成されている場合には、Cl/Oの混合ガスでRIE加工することができる。また、イオン伝導層99のエッチングでは、下面のバリア絶縁膜87上でドライエッチングを停止させる必要がある。イオン伝導層89がシリコン、酸素、炭素、水素を含むSIOCH系ポリマー膜であり、バリア絶縁膜87が窒化シリコン膜や炭窒化シリコン膜である場合には、CF系、CF/Cl系、CF/Cl/Ar系などの混合ガスでエッチング条件を調節することでRIE加工することができる。このようなハードマスクRIE法を用いることで、抵抗変化素子部をレジスト除去のための酸素プラズマアッシングに曝すことなく、抵抗変化素子部を加工することができる。また、加工後に酸素プラズマによって酸化処理する場合には、レジストの剥離時間に依存することなく酸化プラズマ処理を照射することができるようになる。
(工程11)
ハードマスク膜92、第2上部電極91、第1上部電極90、及びイオン伝導層89を含むバリア絶縁膜87上に保護絶縁膜94(例えば、窒化シリコン膜、もしくは炭窒化シリコン膜、30nm)を堆積する。保護絶縁膜94は、プラズマCVD法によって形成することができるが、成膜前には反応室内で減圧下に維持する必要があり、このとき抵抗変化層89の側面から酸素が脱離し、イオン伝導層のリーク電流が増加するという問題が生じる。それらを抑制するためには、保護絶縁膜94の成膜温度を250℃以下とすることが好ましい。さらに、成膜前に減圧下で成膜ガスに曝されるため、還元性のガスを用いないことが好ましい。例えば、SiH/Nの混合ガスを高密度プラズマによって、基板温度200℃で形成した窒化シリコン膜などを用いることが好ましい。
(工程12)
保護絶縁膜94上に、層間絶縁膜95(例えば、酸化シリコン膜)、エッチングストッパ膜96(例えば、窒化シリコン膜)、層間絶縁膜97(例えば、酸化シリコン膜)をこの順に堆積し、その後、第2配線98用の配線溝、およびプラグ99用の下穴を形成し、銅デュアルダマシン配線プロセスを用いて、当該配線溝及び当該下穴内にバリアメタル100(例えば、窒化タンタル/タンタル)を介して第2配線98(例えば、銅)及びプラグ99(例えば、銅)を同時に形成し、その後、第2配線98を含む層間絶縁膜97上にバリア絶縁膜101(例えば、窒化シリコン膜)を堆積する。第2配線98の形成は、下層配線形成と同様のプロセスを用いることができる。このとき、バリアメタル100と第2上部電極91を同一材料とすることでプラグ99と第2上部電極91の間の接触抵抗を低減し、素子性能を向上させることができるようになる。層間絶縁膜95及び層間絶縁膜97はプラズマCVD法で形成することができる。「2端子スイッチ」82によって形成される段差を解消するため、層間絶縁膜95を厚く堆積し、CMPによって層間絶縁膜95を削り込んで平坦化し、層間絶縁膜95を所望の膜厚としてもよい。
(第2の実施形態)
第2の実施形態に係る、上部電極同士が電気的に接続された「3端子スイッチ」を多層配線層内部に形成した半導体装置について、図9を用いて説明する。
多層配線の内部に抵抗変化素子を有する半導体装置であって、上部電極120と第1配線115との間に、抵抗が変化する抵抗変化119が介在した構成となっており、多層配線層は2つの異なる第1配線(115a、115b)と、第1上部電極121および第2上部電極122と電気的に接続されたプラグ129とを備え、第1配線115(115a、115b)は下部電極を兼ね、抵抗変化層119は一つの開口部を介して、二つの独立した銅からなる第1配線115(115a、115b)と接続されており、開口部は第1配線115の層間絶縁膜114の内部にまで達している。図9の多層配線構造の形成方法は、第1の実施形態における、多層配線構造(図5)の形成方法と同様である。
多層配線層は、半導体基板111上にて、層間絶縁膜112、バリア絶縁膜113、層間絶縁膜114、バリア絶縁膜117、保護絶縁膜124、層間絶縁膜125、エッチングストッパ膜126、層間絶縁膜127、及びバリア絶縁膜131の順に積層した絶縁積層体を有する。多層配線層は、層間絶縁膜114及びバリア絶縁膜113に形成された配線溝にバリアメタル116を介して第1配線115が埋め込まれている。多層配線層は、層間絶縁膜127及びエッチングストッパ膜126に形成された配線溝に第2配線128が埋め込まれており、層間絶縁膜125、保護絶縁膜124、及びハードマスク膜122に形成された下穴にプラグ129が埋め込まれており、第2配線128とプラグ129が一体となっており、第2配線及びプラグ129の側面及び底面がバリアメタル130によって覆われている。多層配線層は、バリア絶縁膜117に形成された開口部にて、下部電極となる第1配線A115a及び第1配線B115b、バリア絶縁膜117の開口部の壁面、及びバリア絶縁膜117上に、抵抗変化層11a、第1上部電極120、及び第2上部電極121の順に積層した「3端子スイッチ」132が形成されており、第2上部電極121上にハードマスク膜122が形成されており、抵抗変化素子層119、第1上部電極120、第2上部電極121、及びハードマスク膜122の積層体の上面及び側面が保護絶縁膜124で覆われている。第1配線A115a及び第1配線B115bを「3端子スイッチ」132の下部電極とすることで、すなわち、第1配線A115a及び第1配線B115bが「3端子スイッチ」132の下部電極を兼ねることで、工程数を簡略化しながら、電極抵抗を下げることができる。通常の銅ダマシン配線プロセスに追加工程として、少なくとも2PRのマスクセットを作成するだけで、抵抗変化素子を搭載することができ、素子の低抵抗化と低コスト化を同時に達成することができるようになる。
「3端子スイッチ」132は、抵抗変化型不揮発性スイッチング素子であり、例えば、イオン伝導体中における金属イオン移動と電気化学反応とを利用したスイッチング素子とすることができる。「3端子スイッチ」(抵抗変化素子)132は、下部電極となる第1配線A115a及び第1配線B115bと、プラグ129と電気的に接続された上部電極120、121と、の間に、抵抗変化層119が介在した構成となっている。「3端子スイッチ」132は、バリア絶縁膜117に形成された開口部の領域にて抵抗変化層119と第1配線A115a及び第1配線B115bが直接接しており、第2上部電極121上にてプラグ129と第2上部電極121とがバリアメタル130を介して電気的に接続されている。抵抗変化素子22は、電圧の印加、あるいは電流を流すことでオン/オフの制御を行い、例えば、抵抗変化層119中への第1配線A115a及び第1配線B115bを形成する金属から生成する金属イオンの電界拡散を利用して、オン/オフの制御を行う。第2上部電極121及びバリアメタル20は、同一の材料で構成されている。このようにすることで、プラグ129のバリアメタル130と抵抗変化素子22の第2上部電極11とが一体化し、接触抵抗を低減し、かつ、密着性の向上による信頼性の向上を実現することができる。
半導体基板111は、半導体素子が形成された基板である。半導体基板111には、例えば、シリコン基板、単結晶基板、SOI(Silicon on Insulator)基板、TFT(Thin Film Transistor)基板、液晶製造用基板等の基板を用いることができる。
層間絶縁膜112は、半導体基板1上に形成された絶縁膜である。層間絶縁膜112には、例えば、酸化シリコン膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)等を用いることができる。層間絶縁膜112は、複数の絶縁膜を積層したものであってもよい。
バリア絶縁膜113は、層間絶縁膜112、114間に介在したバリア性を有する絶縁膜である。バリア絶縁膜113は、第1配線115用の配線溝の加工時にエッチングストップ層としての役割を有する。バリア絶縁膜113には、例えば、窒化シリコン膜、炭窒化シリコン膜等を用いることができる。バリア絶縁膜113には、第1配線115を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル6を介して第1配線5が埋め込まれている。バリア絶縁膜113は、配線溝のエッチング条件の選択によっては削除することもできる。
層間絶縁膜114は、バリア絶縁膜113上に形成された絶縁膜である。層間絶縁膜114には、例えば、酸化シリコン膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)等を用いることができる。層間絶縁膜4は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜114には、第1配線115を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル116を介して第1配線115が埋め込まれている。
第1配線115は、層間絶縁膜114及びバリア絶縁膜113に形成された配線溝にバリアメタル116を介して埋め込まれた配線である。第1配線115は、「3端子スイッチ」132の下部電極を兼ね、抵抗変化層119と直接接している。なお、第1配線115と抵抗変化層119の間には、電極層などが挿入されていてもよい。電極層が形成される場合は、電極層と抵抗変化層119は連続工程にて堆積され、連続工程にて加工される。また、抵抗変化層119の下部がコンタクトプラグを介して下層配線に接続されることはない。第1配線115の形成には、抵抗変化層119において拡散、イオン電導可能な金属イオンを生成する金属が用いられ、例えば、銅等を用いることができる。第1配線115を形成する金属(例えば、銅)は、Alと合金化されていてもよい。
バリアメタル116は、第1配線115を形成する金属(例えば、銅)が層間絶縁膜4や下層へ拡散することを防止するために、配線の側面乃至底面を被覆する、バリア性を有する導電性膜である。バリアメタル116には、例えば、第1配線5が銅を主成分とする金属元素からなる場合には、タンタル、窒化タンタル、窒化チタン、炭窒化タングステンのような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。
バリア絶縁膜117は、第1配線115を含む層間絶縁膜114上に形成され、第1配線115を形成する金属(例えば、銅)の酸化を防いだり、層間絶縁膜125中への第1配線115を形成する金属の拡散を防いだり、上部電極121、120、及び抵抗変化層119aの加工時にエッチングストップ層としての役割を有する。バリア絶縁膜117には、例えば、SiC膜、炭窒化シリコン膜、窒化シリコン膜、及びそれらの積層構造等を用いることができる。バリア絶縁膜117は、保護絶縁膜124及びハードマスク膜122と同一材料であることが好ましい。
バリア絶縁膜117は、第1配線115上にて開口部を有する。バリア絶縁膜117の開口部においては、第1配線115と抵抗変化層119が接している。バリア絶縁膜117の開口部は、第1配線115の領域内に形成されている。このようにすることで、凹凸の小さい第1配線115の表面上に「3端子スイッチ」132を形成することができるようになる。バリア絶縁膜117の開口部の壁面は、第1配線115から離れるにしたがい広くなったテーパ面となっている。バリア絶縁膜117の開口部のテーパ面は、第1配線115の上面に対し85°以下に設定されている。このようにすることで、第1配線115と抵抗変化層119の接続部の外周(バリア絶縁膜117の開口部の外周部付近)における電界集中が緩和され、絶縁耐性を向上させることができる。
抵抗変化層119は、抵抗が変化する膜であり、イオン伝導層119bと酸化防止膜119aで構成されている。イオン伝導層119bは、第1配線115(下部電極)を形成する金属から生成する金属イオンの作用(拡散、イオン伝動など)により抵抗が変化する材料を用いることができる。「オン」状態へのスイッチングに伴う、「3端子スイッチ」132の抵抗変化を、金属イオンの還元による金属の析出によって行う場合には、イオン伝導可能な膜が用いられ、例えば、シリコン、酸素、炭素、水素を含むSIOCH系ポリマー膜を用いる。
酸化防止膜119aは、第1配線115を形成する金属(例えば、銅)が、イオン伝導層119bを堆積している間の加熱やプラズマでイオン伝導層119b中に拡散することを防止する役割と、第1配線115が酸化され、拡散が促進されやすくなることを防止する役割がある。酸化防止膜119aの金属、例えばジルコニウム、ハフニウム、チタン、アルミニウムは、イオン伝導層119bの成膜中に酸化され、酸化ジルコニウム、酸化ハフニウム、酸化チタン、酸化アルミニウムとなり、抵抗変化層119bの一部となる。酸化防止膜119aの金属の最適膜厚は0.5〜1nmであり、これより薄いと、銅配線表面の酸化がわずかに起こり、これより厚いと、酸化しきれずに金属として残ってしまう。抵抗変化層119は、第1配線115、バリア絶縁膜117の開口部のテーパ面、乃至バリア絶縁膜117上に形成されている。抵抗変化層119は、第1配線55と抵抗変化層119の接続部の外周部分が少なくともバリア絶縁膜117の開口部のテーパ面上に沿って配設されている。酸化防止膜119aは、ジルコニウム、ハフニウム、チタン、アルミニウムの積層を形成したり、混合したりしても良い。
第1上部電極120は、「3端子スイッチ」132の上部電極における下層側の電極であり、イオン伝導層119bと直接接している。第1上部電極120には、第1配線115を形成する金属よりもイオン化しにくく、イオン伝導層119bにおいて拡散、イオン伝導しにくい金属であるルテニウムと、第1配線A115aと第1配線B115bを形成する金属と密着性の良いチタン、タンタル、アルミニウム、マンガン、ジルコニウム、ハフニウム、マグネシウム、コバルト、銅、亜鉛などが含有した合金を使用する。前記ルテニウム合金における、ルテニウムの含有比率は、30atm%を超え、95atm%以下の範囲、好ましくは、50atm%〜95atm%の範囲に選択することが望ましい。ルテニウムに添加する金属は2種類以上としても良い。
第1上部電極120の形成に用いるルテニウム合金において、ルテニウムに添加する金属は、金属から金属イオンを生成する過程(酸化過程)の標準生成ギブズエネルギーがルテニウムよりも負方向に大きい金属を選択することが望ましい。金属から金属イオンを生成する過程(酸化過程)の標準生成ギブズエネルギーがルテニウムより負方向に大きいチタン、タンタル、アルミニウム、マンガン、ジルコニウム、ハフニウム、マグネシウム、コバルト、銅、亜鉛は、ルテニウムに比べて化学反応が自発的に起こりやすいことを示す。このため、第1上部電極120の形成に用いるルテニウム合金において、ルテニウムと合金化することで、第1配線A115aと第1配線B115bを形成する金属で形成された金属架橋との密着性が向上すると考えられる。ただし、添加金属のみで第1上部電極120を構成すると、第1配線A115aと第1配線B115bを形成する金属よりも金属から金属イオンを生成する過程(酸化過程)の標準生成ギブズエネルギーが負方向に大きい、もしくは同じ電極となる。「オン」状態から「オフ」状態への遷移は、金属架橋を構成している金属の酸化反応(溶解反応)によって進行する。第1上部電極120を構成するルテニウム合金では、金属から金属イオンを生成する過程(酸化過程)の標準生成ギブズエネルギーが負方向に第1配線A115aと第1配線B115bを形成する金属よりも大きくなった場合、第1配線A115aと第1配線B115bを形成する金属で形成された金属架橋の酸化反応よりも、第1上部電極60の酸化反応が進行するため、「オフ」状態に遷移できなくなる。このため、第1上部電極120を形成する金属材料は、金属から金属イオンを生成する過程(酸化過程)の標準生成ギブズエネルギーが銅よりも負方向に小さいルテニウムとの合金とする必要がある。
さらに、「オフ」状態から「オン」状態への遷移する過程で、第1上部電極60に金属架橋の成分である銅が混入すると、第2イオン伝導層59bと接する第1上部電極60の界面近傍では、ルテニウム合金中のルテニウムの含有比率が低下する。第2イオン伝導層59bと接する第1上部電極60の界面近傍における、ルテニウムの含有比率が過度に低下すると、標準生成ギブズエネルギーが負方向に大きい金属を適正な含有比率で添加した効果が薄れる。前記「オフ」状態から「オン」状態への遷移する過程中の「銅混入」に起因する「ルテニウム含有比率の過度な低下」を抑制するため、ルテニウムに添加する金属として、銅および銅イオンに対してバリア性のある金属材料を採用することが好ましい。「銅および銅イオンに対してバリア性のある金属材料」として、タンタル、チタン、マンガンなどが好適である。「銅および銅イオンに対してバリア性のある金属材料」が、第2イオン伝導層59bと接する第1上部電極60の界面近傍に局所的に添加する形態とすることができる。例えば、第2イオン伝導層59b上に、タンタル、チタン、マンガンの極く薄い膜を形成し、その上にルテニウム合金からなる膜を積層し、タンタル、チタン、マンガンの極く薄い膜とルテニウム合金からなる膜との間で固相拡散を行い、タンタル、チタン、マンガンが、第2イオン伝導層59bと接する第1上部電極60の界面近傍に局所的に添加する形態とすることができる。また、第2イオン伝導層59b上に形成される、タンタル、チタン、マンガンの極く薄い膜の一部を窒化し、窒化タンタル、窒化チタン、窒化マンガンの極く薄い膜と、タンタル、チタン、マンガンの極く薄い膜が積層された状態とし、その上にルテニウム合金からなる膜を積層し、固相拡散を行って、界面近傍に局所的に添加する形態とすることもできる。
第2上部電極121は、「3端子スイッチ」132の上部電極における上層側の電極であり、第1上部電極120上に形成されている。第2上部電極121は、第1上部電極120を保護する役割を有する。すなわち、第2上部電極121が第1上部電極120を保護することで、プロセス中の第1上部電極120へのダメージを抑制し、3端子スイッチ132のスイッチング特性を維持することができる。第2上部電極121には、例えば、タンタル、チタン、タングステン、アルミニウムあるいはそれらの窒化物等を用いることができる。第2上部電極121は、バリアメタル130と同一材料であることが好ましい。第2上部電極121は、バリアメタル130を介してプラグ129と電気的に接続されている。第2上部電極121とプラグ129(厳密にはバリアメタル130)とが接する領域の直径(又は面積)は、第1配線115と抵抗変化層119とが接する領域の直径(又は面積)よりも小さくなるように設定されている。このようにすることで、第2上部電極121とプラグ129との接続部となる層間絶縁膜125に形成された下穴へのめっき(例えば、銅めっき)の埋め込み不良が抑制され、ボイドの発生を抑制することができるようになる。
ハードマスク膜122は、第2上部電極121、第1上部電極120、及び抵抗変化層119をエッチングする際のハードマスクとなる膜である。ハードマスク膜112には、例えば、窒化シリコン膜もしくは炭窒化シリコン膜等を用いることができる。ハードマスク膜122は、保護絶縁膜124、およびバリア絶縁膜117と同一材料であることが好ましい。すなわち、「3端子スイッチ」132の周囲を全て同一材料で囲むことで材料界面が一体化され、外部からの水分などの浸入を防ぐとともに、「3端子スイッチ」132自身からの脱離を防ぐことができるようになる。
保護絶縁膜124は、「3端子スイッチ」132にダメージを与えることなく、さらに抵抗変化層119からの酸素の脱離を防ぐ機能を有する絶縁膜である。保護絶縁膜124には、例えば、窒化シリコン膜、炭窒化シリコン膜等を用いることができる。保護絶縁膜124は、ハードマスク膜122及びバリア絶縁膜117と同一材料であることが好ましい。同一材料である場合には、保護絶縁膜124とバリア絶縁膜117及びハードマスク膜112とが一体化して、界面の密着性が向上し、「3端子スイッチ」132をより保護することができるようになる。
層間絶縁膜125は、保護絶縁膜124上に形成された絶縁膜である。層間絶縁膜125には、例えば、酸化シリコン膜、SiOC膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)などを用いることができる。層間絶縁膜125は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜125は、層間絶縁膜127と同一材料としてもよい。層間絶縁膜125には、プラグ129を埋め込むための下穴が形成されており、当該下穴にバリアメタル130を介してプラグ129が埋め込まれている。
エッチングストッパ膜126は、層間絶縁膜125、127間に介在した絶縁膜である。エッチングストッパ膜126は、第2配線128用の配線溝の加工時にエッチングストップ層としての役割を有する。エッチングストッパ膜126には、例えば、窒化シリコン膜、SiC膜、炭窒化シリコン膜等を用いることができる。エッチングストッパ膜126には、第2配線128を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル130を介して第2配線128が埋め込まれている。エッチングストッパ膜126は、配線溝のエッチング条件の選択によっては削除することもできる。
層間絶縁膜127は、エッチングストッパ膜126上に形成された絶縁膜である。層間絶縁膜127には、例えば、酸化シリコン膜、SiOC膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)などを用いることができる。層間絶縁膜127は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜127は、層間絶縁膜125と同一材料としてもよい。層間絶縁膜127には、第2配線128を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル130を介して第2配線128が埋め込まれている。
第2配線128は、層間絶縁膜127及びエッチングストッパ膜126に形成された配線溝にバリアメタル130を介して埋め込まれた配線である。第2配線128は、プラグ129と一体になっている。プラグ129は、層間絶縁膜125、保護絶縁膜124、及びハードマスク膜122に形成された下穴にバリアメタル130を介して埋め込まれている。プラグ129は、バリアメタル130を介して第2上部電極121と電気的に接続されている。第2配線128及びプラグ129には、例えば、銅を用いることができる。プラグ129(厳密にはバリアメタル130)と第2上部電極121とが接する領域の直径(又は面積)は、下穴へのめっきの埋め込み不良を抑制するため、第1配線115と抵抗変化層119とが接する領域の直径(又は面積)よりも小さくなるように設定されている。
バリアメタル130は、第2配線128(プラグ129を含む)を形成する金属(例えば、銅)が層間絶縁膜125、127や下層へ拡散することを防止するために、第2配線128及びプラグ129の側面乃至底面を被覆する、バリア性を有する導電性膜である。バリアメタル130には、例えば、第2配線128及びプラグ129が銅を主成分とする金属元素からなる場合には、タンタル、窒化タンタル、窒化チタン、炭窒化タングステンのような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。バリアメタル130は、第2上部電極121と同一材料であることが好ましい。例えば、バリアメタル130が窒化タンタル(下層)/タンタル(上層)の積層構造である場合には、下層材料である窒化タンタルを、第2上部電極121として用いることが好ましい。
バリア絶縁膜131は、第2配線128を含む層間絶縁膜127上に形成され、第2配線128を形成する金属(例えば、銅)の酸化を防いだり、上層への第2配線128を形成する金属の拡散を防ぐ役割を有する絶縁膜である。バリア絶縁膜131には、例えば、炭窒化シリコン膜、窒化シリコン膜、及びそれらの積層構造等を用いることができる。
(実施態様5)
第2の実施形態に係る、上部電極同士が電気的に接続された「3端子スイッチ」を多層配線層内部に形成した半導体装置の製造プロセス、特に、「3端子スイッチ」を多層配線層内部に形成する工程について、図面を用いて説明する。図10A〜図10Dは、図9に示す、第2の実施形態に係る、「3端子スイッチ」を多層配線層内部に形成した半導体装置の製造プロセスの工程1〜工程12を模式的に示す断面図である。
(工程1)
まず、半導体基板141(例えば、半導体素子が形成された基板)上に層間絶縁膜142(例えば、酸化シリコン膜、膜厚300nm)を堆積し、その後、層間絶縁膜142上にバリア絶縁膜143(例えば、窒化シリコン膜、膜厚30nm)を堆積し、その後、バリア絶縁膜143上に層間絶縁膜144(例えば、酸化シリコン膜、膜厚200nm)を堆積し、その後、リソグラフィ法(フォトレジスト形成、ドライエッチング、フォトレジスト除去を含む)を用いて、層間絶縁膜144及びバリア絶縁膜143に配線溝を形成し、その後、当該配線溝にバリアメタルA146A(例えば、窒化タンタル/タンタル、膜厚5nm/5nm)を介して第1配線A145aおよび第1配線B145b(例えば、銅)を埋め込む。工程1において、層間絶縁膜142、144は、プラズマCVD法によって形成することができる。ここで、プラズマCVD(Chemical Vapor Deposition)法とは、例えば、気体原料、あるいは液体原料を気化させることで減圧下の反応室に連続的に供給し、プラズマエネルギーによって、分子を励起状態にし、気相反応、あるいは基板表面反応などによって基板上に連続膜を形成する手法である。また、工程1において、第1配線A115aおよび第1配線B115bは、例えば、PVD法によってバリアメタル146(例えば、窒化タンタル/タンタルの積層膜)を形成し、PVD法による銅シードの形成後、電解めっき法によって銅を配線溝内に埋設し、200℃以上の温度で熱処理処理後、CMP法によって配線溝内以外の余剰の銅を除去することで形成することができる。
このような一連の銅配線の形成方法は、当該技術分野における一般的な手法を用いることができる。ここで、CMP(Chemical Mechanical Polishing)法とは、多層配線形成プロセス中に生じるウェハ表面の凹凸を、研磨液をウェハ表面に流しながら回転させた研磨パッドに接触させて研磨することによって平坦化する方法である。溝に埋め込まれた余剰の銅を研磨することによって埋め込み配線(ダマシン配線)を形成したり、層間絶縁膜を研磨することで平坦化を行う。
(工程2)
次に、第1配線A145aおよび第1配線B145bを含む層間絶縁膜4上にバリア絶縁膜147(例えば、炭窒化シリコン膜、膜厚30nm)を形成する。ここで、バリア絶縁膜147は、プラズマCVD法によって形成することができる。バリア絶縁膜147の膜厚は、10nm〜50nm程度であることが好ましい。
(工程3)
次に、バリア絶縁膜147上にハードマスク膜148(例えば、酸化シリコン膜)を形成する。このとき、ハードマスク膜148は、ドライエッチング加工におけるエッチング選択比を大きく保つ観点から、バリア絶縁膜147とは異なる材料であることが好ましく、絶縁膜であっても導電膜であってもよい。ハードマスク膜148には、例えば、酸化シリコン膜、シリコン窒化膜、TiN、Ti、タンタル、窒化タンタル等を用いることができ、窒化シリコン/SiOの積層体を用いることができる。
(工程4)
次に、ハードマスク膜148上にフォトレジスト(図示せず)を用いて開口部をパターニングし、フォトレジストをマスクとしてドライエッチングすることによりハードマスク膜148に開口部パターンを形成し、その後、酸素プラズマアッシング等によって、フォトレジストを剥離する。このとき、ドライエッチングは必ずしもバリア絶縁膜147の上面で停止している必要はなく、バリア絶縁膜147の内部にまで到達していてもよい。
(工程5)
次に、ハードマスク膜148をマスクとして、ハードマスク膜148の開口部から露出するバリア絶縁膜147をエッチバック(ドライエッチング)することにより、バリア絶縁膜147に開口部を形成して、バリア絶縁膜147の開口部から第1配線A145aおよび第1配線B145bを露出させる。このとき、開口部は層間絶縁膜内部にまで達していても良い。その後、アミン系の剥離液などで有機剥離処理を行うことで、第1配線A145aおよび第1配線B145bの露出面に形成された酸化銅を除去するとともに、エッチバック時に発生したエッチング複生成物などを除去する。工程5において、ハードマスク膜148は、エッチバック中に完全に除去されることが好ましいが、絶縁材料である場合にはそのまま残存してもよい。また、絶縁性バリア膜7の開口部の形状は、円形、正方形、四角形とし、円の直径、あるいは四角形の一辺の長さは、20nmから500nmとすることができる。また、工程5において、絶縁性バリア膜147をエッチバックでは、反応性ドライエッチングを用いることで、絶縁性バリア膜147の開口部の壁面をテーパ面とすることができる。反応性ドライエッチングでは、エッチングガスとしてフルオロカーボンを含むガスを用いることができる。
(工程6)
次に、第1配線A145aおよび第1配線B145bを含む絶縁性バリア膜7上に、抵抗変化層149を構成するイオン伝導層149bとして、シリコン、酸素、炭素、水素を含むSIOCH系ポリマー膜6nmをプラズマCVDによって形成する。環状有機シロキサンの原料とキャリアガスであるヘリウムを反応室内に流入し、両者の供給が安定化し、反応室の圧力が一定になったところでRF電力の印加を開始する。原料の供給量は10〜200sccm、ヘリウムの供給は原料気化器経由で500sccm、別ラインで反応室に直接500sccm供給する。
工程6では、バリア絶縁膜147の開口部は工程5の有機剥離処理によって水分などが付着しているため、抵抗変化層149の堆積前に250℃〜350℃程度の温度にて、減圧下で熱処理を加えて脱ガスしておくことが好ましい。その際、銅表面を再度酸化させないよう、真空下、あるいは窒素雰囲気などにするなどの注意が必要である。また、工程6では、抵抗変化層149の堆積前に、バリア絶縁膜147の開口部から露出する第1配線A145aおよび第1配線B145bに対して、Hガスを用いた、ガスクリーニング、あるいはプラズマクリーニング処理を行ってもよい。このようにすることで、抵抗変化層149を形成する際、第1配線A145aおよび第1配線B145bの銅の酸化を抑制することができ、プロセス中の銅の熱拡散(物質移動)を抑制することができるようになる。
また、工程6では、イオン伝導層149bの堆積前に、PVD法を用いて、薄膜のチタン0.5nm、およびアルミニウム0.5nmの積層の酸化防止膜149aを堆積することで、第1配線A145aおよび第1配線B145bの銅配線表面の酸化を抑制する。酸化防止膜149aのチタンとアルミニウムの積層は、イオン伝導層149bの形成中に酸化されて、酸化物膜となる。工程6では、抵抗変化層149を段差のある開口部にカバレッジよく埋め込む必要があるため、プラズマCVD法を用いて行うことが好ましい。
(工程7)
抵抗変化層149上に第1上部電極150として、ルテニウムとチタンの合金を10nmの膜厚でコスパッタ法にて形成する。その際、ルテニウムターゲットとチタンターゲットは同一チャンバー内に存在し、同時にスパッタリングすることで「ルテニウムとチタン」の合金膜を堆積する。コスパッタ法を採用する際、ルテニウムターゲットへの印加パワーを150W、チタンターゲットへの印加パワーを50Wとすることで、「ルテニウムとチタン」の合金中における、ルテニウムの含有率を70atm%とする。また、第1上部電極90の上に、第2上部電極151(例えば、タンタル膜、膜厚50nm)を形成する。
(工程8)
次に、第2上部電極151上にハードマスク膜152(例えば、窒化シリコン膜、膜厚30nm)、およびハードマスク膜13(例えば、酸化シリコン膜、膜厚200nm)をこの順に積層する。工程8において、ハードマスク膜152及びハードマスク膜153は、プラズマCVD法を用いて成膜することができる。ハードマスク膜12、13は当該技術分野における一般的なプラズマCVD法を用いて形成することができる。また、ハードマスク膜152とハードマスク膜153とは、異なる種類の膜であることが好ましく、例えば、ハードマスク膜152を窒化シリコン膜とし、ハードマスク膜153をSiO膜とすることができる。このとき、ハードマスク膜152は、後述する保護絶縁膜154、および絶縁性バリア膜147と同一材料であることが好ましい。すなわち、抵抗変化素子の周囲を全て同一材料で囲むこと材料界面を一体化し、外部からの水分などの浸入を防ぐとともに、抵抗変化素子自身からの脱離防ぐことができるようになる。また、ハードマスク膜152は、プラズマCVD法によって形成することができるが、成膜前には反応室内で減圧下に維持する必要がある。減圧下に保持される間に、抵抗変化層149から酸素が脱離し、酸素欠陥によってイオン伝導層のリーク電流が増加するという問題が生じる。それらを抑制するためには、成膜温度を350℃以下、好ましくは250℃以下とすることが好ましい。さらに、成膜前に減圧下で成膜ガスに曝されるため、還元性のガスを用いないことが好ましい。例えば、SiH/Nの混合ガスを原料とし、高密度プラズマによって形成した窒化シリコン膜などを用いることが好ましい。
(工程9)
次に、ハードマスク膜153上に抵抗変化素子部をパターニングするためのフォトレジスト(図示せず)を形成し、その後、当該フォトレジストをマスクとして、ハードマスク膜152が表れるまでハードマスク膜153をドライエッチングし、その後、酸素プラズマアッシングと有機剥離を用いてフォトレジストを除去する。
(工程10)
次に、ハードマスク膜153をマスクとして、ハードマスク膜152、第2上部電極151、第1上部電極150、抵抗変化層149を連続的にドライエッチングする。このとき、ハードマスク膜153は、エッチバック中に完全に除去されることが好ましいが、そのまま残存してもよい。工程11において、例えば、第2上部電極151がタンタルで形成されていの場合には、Cl系のRIEで加工することができ、第1上部電極150が「ルテニウムとチタンの合金」で形成されている場合には、Cl/Oの混合ガスでRIE加工することができる。また、抵抗変化層149のエッチングでは、下面の絶縁性バリア膜147上でドライエッチングを停止させる必要がある。抵抗変化層149がシリコン、酸素、炭素、水素を含むSIOCH系ポリマー膜であり、バリア絶縁膜147が窒化シリコン膜や炭窒化シリコン膜である場合には、CF系、CF/Cl系、CF/Cl/Ar系などの混合ガスでエッチング条件を調節することでRIE加工することができる。このようなハードマスクRIE法を用いることで、抵抗変化素子部をレジスト除去のための酸素プラズマアッシングに曝すことなく、抵抗変化層149を加工をすることができる。また、加工後に酸素プラズマによって酸化処理する場合には、レジストの剥離時間に依存することなく酸化プラズマ処理を照射することができるようになる。
(工程11)
次に、ハードマスク膜152、第2上部電極151、第1上部電極150、及び抵抗変化層149を含むバリア絶縁膜147上に、保護絶縁膜154(例えば、窒化シリコン膜、膜厚30nm)を堆積する。工程11において、保護絶縁膜154は、プラズマCVD法によって形成することができるが、成膜前には反応室内で減圧下に維持する必要があり、このとき抵抗変化層149の側面から酸素が脱離し、イオン伝導層のリーク電流が増加するという問題が生じる。それらを抑制するためには、保護絶縁膜154の成膜温度を250℃以下とすることが好ましい。さらに、成膜前に減圧下で成膜ガスに曝されるため、還元性のガスを用いないことが好ましい。例えば、SiH/Nの混合ガスを原料とし、高密度プラズマによって、基板温度200℃で形成した窒化シリコン膜などを用いることが好ましい。
(工程12)
次に、保護絶縁膜154上に、層間絶縁膜155(例えば、SiOC膜)、層間絶縁膜157(例えば、酸化シリコン膜)をこの順に堆積し、その後、第2配線158用の配線溝、およびプラグ159用の下穴を形成し、銅デュアルダマシン配線プロセスを用いて、当該配線溝及び当該下穴内にバリアメタル160(例えば、窒化タンタル/タンタル)を介して第2配線158(例えば、銅)及びプラグ159(例えば、銅)を同時に形成し、その後、第2配線158を含む層間絶縁膜157上にバリア絶縁膜161(例えば、窒化シリコン膜)を堆積する。工程12において、第2配線158の形成は、下層配線形成と同様のプロセスを用いることができる。このとき、バリアメタル160と第2上部電極151を同一材料とすることでプラグ159と第2上部電極151の間の接触抵抗を低減し、素子性能を向上(オン時の3端子スイッチ162の抵抗を低減)させることができるようになる。また、工程12において、層間絶縁膜155及び層間絶縁膜157はプラズマCVD法で形成することができる。また、工程12において、「3端子スイッチ」162によって形成される段差を解消するため、層間絶縁膜155を厚く堆積し、CMPによって層間絶縁膜155を削り込んで平坦化し、層間絶縁膜155を所望の膜厚としてもよい。
以上、実施形態(及び実施例)を参照して本願発明を説明したが、本願発明は上記実施形態(及び実施例)に限定されものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
この出願は、2012年6月22日に出願された日本出願特願2012−141049を基礎とする優先権を主張し、その開示の全てをここに取り込む。
本発明に係る抵抗変化素子は、不揮発性スイッチング素子として利用でき、特には、本発明は、プログラマブルロジックおよびメモリ等の電子デバイスを構成する、不揮発性スイッチング素子として好適に利用できる。
11、21、31、41 第1電極
12、22、32、42 第2電極
13、23、33、59b、89b、119b、149b イオン伝導層
43 第1イオン伝導層
45 第2イオン伝導層
44 金属層
35 金属イオン
34 金属架橋
46 低抵抗シリコン基板
51、81、111、141 半導体基板
52、54、65、67、82、84、95、97、112、114、125、127、142、144、155、157 層間絶縁膜
53、57、71、83、87、101、113、117、131、143、147、161 バリア絶縁膜
56、70、86、100、130、160 バリアメタル
116a、146a バリアメタルA
116b、146b バリアメタルB
55、55 第1配線
55a 第1下部電極
115a、145a 第1配線A
115b、145b 第1配線B
59、89、119、149 抵抗変化層
68、98、128、158 第2配線
63、88、92、93、122、148、152、153 ハードマスク膜
66、96、126、156 エッチングストッパ膜
59a、89a、119a、149a 酸化防止膜
60、90、120、150 第1上部電極
61、91、121、151 第2上部電極
64、104、124、154 保護絶縁膜
69、99、129、159 プラグ
72 2端子スイッチ
132 3端子スイッチ

Claims (3)

  1. 第1の電極と、第2の電極と、電極間に位置する抵抗変化膜とからなる抵抗変化素子において、
    前記第1の電極が銅を含み、
    前記抵抗変化膜が、第1電極に含まれる金属の金属イオンを伝導するイオン伝導層であり、
    前記第2の電極が、ルテニウムとチタンを含む合金で形成される電極であり、
    前記ルテニウムとチタンを含む合金中における、ルテニウムの含有率が50atm%以上95atm%以下であることを特徴とする抵抗変化素子。
  2. 半導体基板上の多層銅配線層の内部に2端子抵抗変化素子を有する半導体装置であって、
    前記多層銅配線層は、少なくとも、銅配線と銅プラグを備え、
    前記2端子抵抗変化素子は、上部電極と下部電極との間に、イオン伝導層が介在した構成となっており、
    前記銅配線が前記下部電極を兼ね、前記銅配線上にはバリア絶縁膜が設けられ、
    前記バリア絶縁膜は炭窒化シリコンで構成されており、
    前記バリア絶縁膜には前記銅配線に到達する開口部が設けられており、
    前記開口部内のみに、前記イオン伝導層、及び上部電極が順に埋め込まれ、
    前記イオン伝導層は、酸素を含んだ化合物の積層構造であり、
    前記イオン伝導層は、前記銅配線と接する第2のイオン伝導層と、上部電極と接する第1のイオン伝導層とからなり、
    前記第2のイオン伝導層が、酸化チタン、酸化アルミニウム、あるいはそれらの積層、あるいはそれらの混合層で構成されており、
    前記第1のイオン伝導層が、少なくともシリコン、酸素、炭素を主成分とし、比誘電率が2.1以上3.0以下であるポリマー膜で構成されており、
    前記上部電極はバリアメタルを介して銅プラグと接続しており、
    前記上部電極は、ルテニウムとチタンを含む合金で構成されており、
    前記ルテニウムとチタンを含む合金中における、ルテニウムの含有率が50atm%以上95atm%以下であることを特徴とする半導体装置。
  3. 半導体基板上の多層銅配線層の内部に3端子抵抗変化素子を有する半導体装置であって、
    前記多層銅配線層は、少なくとも、銅配線と銅プラグを備え、
    前記3端子抵抗変化素子は、2つの下部電極と1つの上部電極との間に、イオン伝導層が介在した構成となっており、
    前記銅配線が前記下部電極を兼ね、前記銅配線上にはバリア絶縁膜が設けられ、
    前記バリア絶縁膜は炭窒化シリコンで構成されており、
    前記バリア絶縁膜には、2つの前記下部電極の双方に到達する1つの開口部が設けられており、
    前記開口部内のみに、前記イオン伝導層、及び上部電極が順に埋め込まれ、
    前記イオン伝導層は、酸素を含んだ化合物の積層構造であり、
    前記イオン伝導層は、前記銅配線と接する第2のイオン伝導層と、上部電極と接する第1のイオン伝導層とからなり、
    前記第2のイオン伝導層は、酸化チタン、酸化アルミニウム、あるいはそれらの積層、あるいはそれらの混合層で構成されており、
    前記第1のイオン伝導層は、少なくともシリコン、酸素、炭素を主成分とし、比誘電率が2.1以上3.0以下であるポリマー膜で構成されており、
    前記上部電極はバリアメタルを介して銅プラグと接続しており、
    前記上部電極はルテニウムとチタンを含む合金で構成されており、
    前記ルテニウムとチタンを含む合金中における、ルテニウムの含有率が50atm%以上95atm%以下であることを特徴とする半導体装置。
JP2017118654A 2012-06-22 2017-06-16 スイッチング素子およびスイッチング素子の製造方法 Active JP6428860B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012141049 2012-06-22
JP2012141049 2012-06-22

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014521274A Division JP6233306B2 (ja) 2012-06-22 2013-06-03 スイッチング素子およびスイッチング素子の製造方法

Publications (2)

Publication Number Publication Date
JP2017195399A JP2017195399A (ja) 2017-10-26
JP6428860B2 true JP6428860B2 (ja) 2018-11-28

Family

ID=49768590

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014521274A Active JP6233306B2 (ja) 2012-06-22 2013-06-03 スイッチング素子およびスイッチング素子の製造方法
JP2017118654A Active JP6428860B2 (ja) 2012-06-22 2017-06-16 スイッチング素子およびスイッチング素子の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2014521274A Active JP6233306B2 (ja) 2012-06-22 2013-06-03 スイッチング素子およびスイッチング素子の製造方法

Country Status (3)

Country Link
US (1) US10103329B2 (ja)
JP (2) JP6233306B2 (ja)
WO (1) WO2013190988A1 (ja)

Families Citing this family (276)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9394608B2 (en) 2009-04-06 2016-07-19 Asm America, Inc. Semiconductor processing reactor and components thereof
US8802201B2 (en) 2009-08-14 2014-08-12 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US9017481B1 (en) 2011-10-28 2015-04-28 Asm America, Inc. Process feed management for semiconductor substrate processing
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US9112148B2 (en) 2013-09-30 2015-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell structure with laterally offset BEVA/TEVA
WO2015133073A1 (ja) * 2014-03-07 2015-09-11 日本電気株式会社 スイッチング素子及びスイッチング素子の製造方法
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
US10249643B2 (en) * 2014-06-25 2019-04-02 Nec Corporation Hard copied semiconductor device having a resistance-variable non-volatile element
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
US9890456B2 (en) 2014-08-21 2018-02-13 Asm Ip Holding B.V. Method and system for in situ formation of gas-phase compounds
WO2016042957A1 (ja) * 2014-09-16 2016-03-24 日本碍子株式会社 セラミック構造体、基板保持装置用部材及びセラミック構造体の製法
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
JP6798489B2 (ja) * 2015-06-11 2020-12-09 日本電気株式会社 抵抗変化素子、および抵抗変化素子の製造方法
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US9853219B2 (en) * 2015-07-17 2017-12-26 Kookmin University Industry Academy Cooperation Foundation Resistance-switching device having conductive fiber, fabric type resistance-switching device array having the same, memory and sensor having the device or the array
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
JP6860871B2 (ja) * 2015-12-07 2021-04-21 ナノブリッジ・セミコンダクター株式会社 抵抗変化素子、半導体装置、及び半導体装置の製造方法
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
KR102464065B1 (ko) * 2016-01-27 2022-11-08 에스케이하이닉스 주식회사 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10190213B2 (en) 2016-04-21 2019-01-29 Asm Ip Holding B.V. Deposition of metal borides
US10865475B2 (en) 2016-04-21 2020-12-15 Asm Ip Holding B.V. Deposition of metal borides and silicides
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US10062845B1 (en) * 2016-05-13 2018-08-28 Crossbar, Inc. Flatness of memory cell surfaces
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10522754B2 (en) 2016-06-15 2019-12-31 Crossbar, Inc. Liner layer for dielectric block layer
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US10749110B1 (en) 2016-07-15 2020-08-18 Crossbar, Inc. Memory stack liner comprising dielectric block layer material
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
WO2018025691A1 (ja) * 2016-08-04 2018-02-08 日本電気株式会社 整流素子及び該整流素子を有するスイッチング素子
US10061411B2 (en) * 2016-08-19 2018-08-28 Microsoft Technology Licensing, Llc Dual-function switch for stylus tail eraser
US10643826B2 (en) 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10229833B2 (en) 2016-11-01 2019-03-12 Asm Ip Holding B.V. Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
KR102700194B1 (ko) 2016-12-19 2024-08-28 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10867788B2 (en) 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10079341B1 (en) * 2017-03-13 2018-09-18 International Business Machines Corporation Three-terminal non-volatile multi-state memory for cognitive computing applications
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
KR102457289B1 (ko) 2017-04-25 2022-10-21 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10892156B2 (en) 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US10886123B2 (en) 2017-06-02 2021-01-05 Asm Ip Holding B.V. Methods for forming low temperature semiconductor layers and related semiconductor device structures
US12040200B2 (en) 2017-06-20 2024-07-16 Asm Ip Holding B.V. Semiconductor processing apparatus and methods for calibrating a semiconductor processing apparatus
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR102401446B1 (ko) 2017-08-31 2022-05-24 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR102630301B1 (ko) 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치
US10844484B2 (en) 2017-09-22 2020-11-24 Asm Ip Holding B.V. Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
US10910262B2 (en) 2017-11-16 2021-02-02 Asm Ip Holding B.V. Method of selectively depositing a capping layer structure on a semiconductor device structure
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
JP7214724B2 (ja) 2017-11-27 2023-01-30 エーエスエム アイピー ホールディング ビー.ブイ. バッチ炉で利用されるウェハカセットを収納するための収納装置
WO2019103610A1 (en) 2017-11-27 2019-05-31 Asm Ip Holding B.V. Apparatus including a clean mini environment
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TWI799494B (zh) 2018-01-19 2023-04-21 荷蘭商Asm 智慧財產控股公司 沈積方法
CN111630203A (zh) 2018-01-19 2020-09-04 Asm Ip私人控股有限公司 通过等离子体辅助沉积来沉积间隙填充层的方法
US11018047B2 (en) 2018-01-25 2021-05-25 Asm Ip Holding B.V. Hybrid lift pin
USD880437S1 (en) 2018-02-01 2020-04-07 Asm Ip Holding B.V. Gas supply plate for semiconductor manufacturing apparatus
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) * 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
JP7124098B2 (ja) 2018-02-14 2022-08-23 エーエスエム・アイピー・ホールディング・ベー・フェー 周期的堆積プロセスにより基材上にルテニウム含有膜を堆積させる方法
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
KR102501472B1 (ko) 2018-03-30 2023-02-20 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
US12025484B2 (en) 2018-05-08 2024-07-02 Asm Ip Holding B.V. Thin film forming method
TWI843623B (zh) 2018-05-08 2024-05-21 荷蘭商Asm Ip私人控股有限公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
KR20190129718A (ko) 2018-05-11 2019-11-20 에이에스엠 아이피 홀딩 비.브이. 기판 상에 피도핑 금속 탄화물 막을 형성하는 방법 및 관련 반도체 소자 구조
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
TWI840362B (zh) 2018-06-04 2024-05-01 荷蘭商Asm Ip私人控股有限公司 水氣降低的晶圓處置腔室
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
WO2020003000A1 (en) 2018-06-27 2020-01-02 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
TW202409324A (zh) 2018-06-27 2024-03-01 荷蘭商Asm Ip私人控股有限公司 用於形成含金屬材料之循環沉積製程
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
KR102686758B1 (ko) 2018-06-29 2024-07-18 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10767789B2 (en) 2018-07-16 2020-09-08 Asm Ip Holding B.V. Diaphragm valves, valve components, and methods for forming valve components
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US10883175B2 (en) 2018-08-09 2021-01-05 Asm Ip Holding B.V. Vertical furnace for processing substrates and a liner for use therein
US10829852B2 (en) 2018-08-16 2020-11-10 Asm Ip Holding B.V. Gas distribution device for a wafer processing apparatus
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR102707956B1 (ko) 2018-09-11 2024-09-19 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
TWI844567B (zh) 2018-10-01 2024-06-11 荷蘭商Asm Ip私人控股有限公司 基材保持裝置、含有此裝置之系統及其使用之方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US12040199B2 (en) 2018-11-28 2024-07-16 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP7504584B2 (ja) 2018-12-14 2024-06-24 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Asm 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
JP2020136678A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための方法および装置
TWI845607B (zh) 2019-02-20 2024-06-21 荷蘭商Asm Ip私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
TWI842826B (zh) 2019-02-22 2024-05-21 荷蘭商Asm Ip私人控股有限公司 基材處理設備及處理基材之方法
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
US11742198B2 (en) 2019-03-08 2023-08-29 Asm Ip Holding B.V. Structure including SiOCN layer and method of forming same
KR20200116033A (ko) 2019-03-28 2020-10-08 에이에스엠 아이피 홀딩 비.브이. 도어 개방기 및 이를 구비한 기판 처리 장치
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
KR20200123380A (ko) 2019-04-19 2020-10-29 에이에스엠 아이피 홀딩 비.브이. 층 형성 방법 및 장치
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
US10833270B1 (en) 2019-05-07 2020-11-10 International Business Machines Corporation Lateral electrochemical cell with symmetric response for neuromorphic computing
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー.ブイ. ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー.ブイ. ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141003A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 가스 감지기를 포함하는 기상 반응기 시스템
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
TWI839544B (zh) 2019-07-19 2024-04-21 荷蘭商Asm Ip私人控股有限公司 形成形貌受控的非晶碳聚合物膜之方法
KR20210010817A (ko) 2019-07-19 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 토폴로지-제어된 비정질 탄소 중합체 막을 형성하는 방법
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11183503B2 (en) 2019-07-31 2021-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell having top and bottom electrodes defining recesses
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
CN118422165A (zh) 2019-08-05 2024-08-02 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー.ブイ. 成膜原料混合ガス生成装置及び成膜装置
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
TWI846953B (zh) 2019-10-08 2024-07-01 荷蘭商Asm Ip私人控股有限公司 基板處理裝置
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Asm Ip私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP7527928B2 (ja) 2019-12-02 2024-08-05 エーエスエム・アイピー・ホールディング・ベー・フェー 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
TW202125596A (zh) 2019-12-17 2021-07-01 荷蘭商Asm Ip私人控股有限公司 形成氮化釩層之方法以及包括該氮化釩層之結構
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
TW202140135A (zh) 2020-01-06 2021-11-01 荷蘭商Asm Ip私人控股有限公司 氣體供應總成以及閥板總成
KR20210089079A (ko) 2020-01-06 2021-07-15 에이에스엠 아이피 홀딩 비.브이. 채널형 리프트 핀
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
KR102675856B1 (ko) 2020-01-20 2024-06-17 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Asm Ip私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Asm Ip私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Asm Ip控股公司 專用於零件清潔的系統
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Asm Ip控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Asm Ip私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
KR20210128343A (ko) 2020-04-15 2021-10-26 에이에스엠 아이피 홀딩 비.브이. 크롬 나이트라이드 층을 형성하는 방법 및 크롬 나이트라이드 층을 포함하는 구조
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
JP2021172884A (ja) 2020-04-24 2021-11-01 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化バナジウム含有層を形成する方法および窒化バナジウム含有層を含む構造体
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Asm Ip私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
TW202147543A (zh) 2020-05-04 2021-12-16 荷蘭商Asm Ip私人控股有限公司 半導體處理系統
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202146699A (zh) 2020-05-15 2021-12-16 荷蘭商Asm Ip私人控股有限公司 形成矽鍺層之方法、半導體結構、半導體裝置、形成沉積層之方法、及沉積系統
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
KR102702526B1 (ko) 2020-05-22 2024-09-03 에이에스엠 아이피 홀딩 비.브이. 과산화수소를 사용하여 박막을 증착하기 위한 장치
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Asm Ip私人控股有限公司 基板處理方法
TW202212620A (zh) 2020-06-02 2022-04-01 荷蘭商Asm Ip私人控股有限公司 處理基板之設備、形成膜之方法、及控制用於處理基板之設備之方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Asm Ip私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Asm Ip私人控股有限公司 基板處理方法
KR102707957B1 (ko) 2020-07-08 2024-09-19 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
TW202219628A (zh) 2020-07-17 2022-05-16 荷蘭商Asm Ip私人控股有限公司 用於光微影之結構與方法
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Asm Ip私人控股有限公司 用於沉積鉬層之方法及系統
US12040177B2 (en) 2020-08-18 2024-07-16 Asm Ip Holding B.V. Methods for forming a laminate film by cyclical plasma-enhanced deposition processes
KR20220027026A (ko) 2020-08-26 2022-03-07 에이에스엠 아이피 홀딩 비.브이. 금속 실리콘 산화물 및 금속 실리콘 산질화물 층을 형성하기 위한 방법 및 시스템
TW202229601A (zh) 2020-08-27 2022-08-01 荷蘭商Asm Ip私人控股有限公司 形成圖案化結構的方法、操控機械特性的方法、裝置結構、及基板處理系統
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
KR20220045900A (ko) 2020-10-06 2022-04-13 에이에스엠 아이피 홀딩 비.브이. 실리콘 함유 재료를 증착하기 위한 증착 방법 및 장치
CN114293174A (zh) 2020-10-07 2022-04-08 Asm Ip私人控股有限公司 气体供应单元和包括气体供应单元的衬底处理设备
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Asm Ip私人控股有限公司 於階梯式結構上沉積材料的方法
KR20220053482A (ko) 2020-10-22 2022-04-29 에이에스엠 아이피 홀딩 비.브이. 바나듐 금속을 증착하는 방법, 구조체, 소자 및 증착 어셈블리
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Asm Ip私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
US11925129B2 (en) 2020-11-12 2024-03-05 POSTECH Research and Business Development Foundation Multi-layer selector device and method of fabricating the same
KR102432689B1 (ko) * 2020-11-12 2022-08-16 포항공과대학교 산학협력단 다중층 선택 소자 및 그 제조 방법
TW202235649A (zh) 2020-11-24 2022-09-16 荷蘭商Asm Ip私人控股有限公司 填充間隙之方法與相關之系統及裝置
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Asm Ip私人控股有限公司 注入器、及基板處理設備
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Asm Ip私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010110433A (ko) 1999-02-11 2001-12-13 알란 엠. 포스칸져 프로그래머블 마이크로일렉트로닉 장치 및 그 형성방법과프로그래밍 방법
KR101239962B1 (ko) * 2006-05-04 2013-03-06 삼성전자주식회사 하부 전극 상에 형성된 버퍼층을 포함하는 가변 저항메모리 소자
WO2008084867A1 (ja) * 2007-01-10 2008-07-17 Nec Corporation 半導体装置及びその製造方法
JP2008244397A (ja) 2007-03-29 2008-10-09 Matsushita Electric Ind Co Ltd 抵抗変化素子とその製造方法ならびに抵抗変化型メモリ
US20090087339A1 (en) * 2007-09-28 2009-04-02 Asm Japan K.K. METHOD FOR FORMING RUTHENIUM COMPLEX FILM USING Beta-DIKETONE-COORDINATED RUTHENIUM PRECURSOR
US8129704B2 (en) 2008-05-01 2012-03-06 Intermolecular, Inc. Non-volatile resistive-switching memories
US8084104B2 (en) * 2008-08-29 2011-12-27 Asm Japan K.K. Atomic composition controlled ruthenium alloy film formed by plasma-enhanced atomic layer deposition
JP5388525B2 (ja) * 2008-09-25 2014-01-15 株式会社東芝 プログラマブル論理回路
JP5477687B2 (ja) * 2009-04-01 2014-04-23 日本電気株式会社 スイッチング素子、スイッチング素子の動作方法、スイッチング素子の製造方法、書き換え可能な論理集積回路およびメモリ素子
JPWO2011043448A1 (ja) 2009-10-09 2013-03-04 日本電気株式会社 半導体装置及びその製造方法
US8946672B2 (en) 2009-11-11 2015-02-03 Nec Corporation Resistance changing element capable of operating at low voltage, semiconductor device, and method for forming resistance change element
JP2011211165A (ja) * 2010-03-12 2011-10-20 Nec Corp 半導体装置及びその製造方法
WO2011115188A1 (ja) * 2010-03-19 2011-09-22 日本電気株式会社 抵抗変化素子とそれを含む半導体装置及びこれらの製造方法
JP5565570B2 (ja) 2010-05-13 2014-08-06 日本電気株式会社 スイッチング素子、スイッチング素子の製造方法および半導体装置
US9029825B2 (en) 2010-06-16 2015-05-12 Nec Corporation Semiconductor device and manufacturing method for semiconductor device
CN102576709B (zh) 2010-08-17 2015-03-04 松下电器产业株式会社 非易失性存储装置及其制造方法
JP5790660B2 (ja) 2010-09-28 2015-10-07 日本電気株式会社 半導体装置

Also Published As

Publication number Publication date
JP2017195399A (ja) 2017-10-26
US20150340609A1 (en) 2015-11-26
WO2013190988A1 (ja) 2013-12-27
JP6233306B2 (ja) 2017-11-22
US10103329B2 (en) 2018-10-16
JPWO2013190988A1 (ja) 2016-05-26

Similar Documents

Publication Publication Date Title
JP6428860B2 (ja) スイッチング素子およびスイッチング素子の製造方法
JP5692297B2 (ja) 半導体装置及びその製造方法
JP5382001B2 (ja) 半導体装置及びその製造方法
JP5975121B2 (ja) 抵抗変化素子、半導体装置、および抵抗変化素子の形成方法
JP5794231B2 (ja) 半導体装置、および半導体装置の製造方法
US20160111638A1 (en) Switching element, switching element manufacturing method, semiconductor device, and semiconductor device manufacturing method
JP5799504B2 (ja) 半導体装置及びその製造方法
JP6665776B2 (ja) スイッチング素子及びスイッチング素子の製造方法
JP5565570B2 (ja) スイッチング素子、スイッチング素子の製造方法および半導体装置
JP2011238828A (ja) 半導体装置及びその製造方法
JP5527321B2 (ja) 抵抗変化素子及びその製造方法
JP5895932B2 (ja) 抵抗変化素子、それを含む半導体装置およびそれらの製造方法
WO2016203751A1 (ja) 整流素子、スイッチング素子および整流素子の製造方法
JPWO2013103122A1 (ja) スイッチング素子及びその製造方法
JP5807789B2 (ja) スイッチング素子、半導体装置およびそれぞれの製造方法
JP7061797B2 (ja) 整流素子及び該整流素子を有するスイッチング素子
WO2016157820A1 (ja) スイッチング素子、半導体装置、及びスイッチング素子の製造方法
JP2019047003A (ja) 抵抗変化素子と半導体装置および製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181015

R150 Certificate of patent or registration of utility model

Ref document number: 6428860

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250