JPWO2013103122A1 - スイッチング素子及びその製造方法 - Google Patents
スイッチング素子及びその製造方法 Download PDFInfo
- Publication number
- JPWO2013103122A1 JPWO2013103122A1 JP2013552419A JP2013552419A JPWO2013103122A1 JP WO2013103122 A1 JPWO2013103122 A1 JP WO2013103122A1 JP 2013552419 A JP2013552419 A JP 2013552419A JP 2013552419 A JP2013552419 A JP 2013552419A JP WO2013103122 A1 JPWO2013103122 A1 JP WO2013103122A1
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating film
- film
- conductive layer
- barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title description 48
- 150000002500 ions Chemical class 0.000 claims abstract description 372
- 230000004888 barrier function Effects 0.000 claims abstract description 366
- 229910052751 metal Inorganic materials 0.000 claims abstract description 236
- 239000002184 metal Substances 0.000 claims abstract description 236
- 239000000463 material Substances 0.000 claims abstract description 92
- 229910021645 metal ion Inorganic materials 0.000 claims abstract description 39
- 230000005684 electric field Effects 0.000 claims abstract description 19
- 239000010949 copper Substances 0.000 claims description 103
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 43
- 229910052760 oxygen Inorganic materials 0.000 claims description 43
- 239000001301 oxygen Substances 0.000 claims description 43
- 229910052802 copper Inorganic materials 0.000 claims description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 29
- 239000010703 silicon Substances 0.000 claims description 29
- 229910052710 silicon Inorganic materials 0.000 claims description 29
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 28
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 7
- 229910052799 carbon Inorganic materials 0.000 claims description 7
- 239000001257 hydrogen Substances 0.000 claims description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 3
- 239000010408 film Substances 0.000 description 721
- 239000010410 layer Substances 0.000 description 460
- 239000011229 interlayer Substances 0.000 description 177
- 238000000034 method Methods 0.000 description 129
- 150000002739 metals Chemical class 0.000 description 70
- 239000004065 semiconductor Substances 0.000 description 60
- 238000001312 dry etching Methods 0.000 description 57
- 239000007789 gas Substances 0.000 description 56
- 230000001681 protective effect Effects 0.000 description 54
- 230000008569 process Effects 0.000 description 53
- 229910004298 SiO 2 Inorganic materials 0.000 description 49
- 239000000758 substrate Substances 0.000 description 49
- 238000005530 etching Methods 0.000 description 36
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 36
- 238000010586 diagram Methods 0.000 description 32
- 238000005498 polishing Methods 0.000 description 30
- 238000006243 chemical reaction Methods 0.000 description 29
- 229920002120 photoresistant polymer Polymers 0.000 description 28
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 28
- 239000000460 chlorine Substances 0.000 description 27
- 238000004544 sputter deposition Methods 0.000 description 27
- 230000015572 biosynthetic process Effects 0.000 description 26
- 229910052715 tantalum Inorganic materials 0.000 description 24
- 238000001020 plasma etching Methods 0.000 description 21
- 239000010936 titanium Substances 0.000 description 21
- 238000004380 ashing Methods 0.000 description 20
- 238000009792 diffusion process Methods 0.000 description 19
- 239000002994 raw material Substances 0.000 description 18
- 229910000618 GeSbTe Inorganic materials 0.000 description 17
- 230000003647 oxidation Effects 0.000 description 17
- 238000007254 oxidation reaction Methods 0.000 description 17
- 150000004767 nitrides Chemical class 0.000 description 16
- 238000012545 processing Methods 0.000 description 16
- 229910052707 ruthenium Inorganic materials 0.000 description 16
- 238000000206 photolithography Methods 0.000 description 14
- 229910052719 titanium Inorganic materials 0.000 description 14
- 229910052721 tungsten Inorganic materials 0.000 description 14
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- 239000001307 helium Substances 0.000 description 12
- 229910052734 helium Inorganic materials 0.000 description 12
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 12
- 230000008859 change Effects 0.000 description 11
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 239000003963 antioxidant agent Substances 0.000 description 10
- 230000003078 antioxidant effect Effects 0.000 description 10
- 238000005240 physical vapour deposition Methods 0.000 description 10
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 9
- 239000007788 liquid Substances 0.000 description 9
- 229910052697 platinum Inorganic materials 0.000 description 9
- 238000000151 deposition Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 8
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- 238000003487 electrochemical reaction Methods 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 6
- 238000009713 electroplating Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 238000000608 laser ablation Methods 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 238000009832 plasma treatment Methods 0.000 description 6
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 239000012159 carrier gas Substances 0.000 description 5
- 150000001879 copper Chemical class 0.000 description 5
- 238000007429 general method Methods 0.000 description 5
- 239000003870 refractory metal Substances 0.000 description 5
- 239000006200 vaporizer Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000004090 dissolution Methods 0.000 description 4
- 150000002431 hydrogen Chemical class 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 150000004770 chalcogenides Chemical class 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000010416 ion conductor Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 230000005012 migration Effects 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000001556 precipitation Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910052726 zirconium Inorganic materials 0.000 description 3
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 2
- 239000005751 Copper oxide Substances 0.000 description 2
- 150000001412 amines Chemical class 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 229910000431 copper oxide Inorganic materials 0.000 description 2
- 230000008034 disappearance Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000007562 laser obscuration time method Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- -1 cyclic siloxane Chemical class 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0009—RRAM elements whose operation depends upon chemical change
- G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
- H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/50—Resistive cell structure aspects
- G11C2213/52—Structure characterized by the electrode material, shape, etc.
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/50—Resistive cell structure aspects
- G11C2213/54—Structure including a tunneling barrier layer, the memory effect implying the modification of tunnel barrier conductivity
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
微細化しても素子特性ばらつきを抑制することができる書き換え可能なスイッチング素子を提供する。金属架橋させることができる第１の電極及び第２の電極と、少なくとも第１の電極及び第２の電極の間を埋めるように形成され、電界によりイオン化した金属が移動可能な材料からなるイオン伝導層と、第１及び第２の２つの電極に対向配置され、金属をイオン化又は還元するための電界をかけることができる第３の電極と、金属イオンが移動不可能な材料からなるイオンバリア層と、を含み、イオンバリア層は、第１の電極及び第２の電極と第３の電極との間に配置されている、スイッチング素子。
Description
（関連出願についての記載）
本発明は、日本国特許出願：特願２０１２−０００６６２号（２０１２年１月５日出願）の優先権主張に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。
本発明は、日本国特許出願：特願２０１２−０００６６２号（２０１２年１月５日出願）の優先権主張に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。
本発明は、プログラマブルロジックおよびメモリ等の電子デバイスに用いられる、金属の析出を利用したスイッチング素子とその製造方法に関する。
プログラマブルロジックの機能を多様化し、電子機器などへの実装を推進して行くためには、ロジックセル間を相互に結線するスイッチのサイズを小さくし、そのオン抵抗を小さくすることが必要となる。金属の析出を利用したスイッチは従来の半導体スイッチよりもサイズが小さく、オン抵抗が小さいことが知られている。このようなスイッチング素子には、例えば特許文献１に開示されたような２端子スイッチと、例えば非特許文献１に開示されたような３端子スイッチとがある。
２端子スイッチは、金属イオンを供給する第１の電極とイオンを供給しない第２の電極でイオン伝導層を挟んだ構造をしている。両電極間はイオン伝導層中での金属架橋の形成・消滅によってスイッチングする。２端子スイッチは、構造が単純であるため、作製プロセスが簡便であり、素子サイズをナノメートルオーダーまで小さく加工可能である。
最先端の半導体装置の配線材料は主に銅で構成されており、銅配線内に抵抗変化素子を効率的に形成する手法が望まれている。電気化学反応を利用するスイッチ素子の半導体装置への集積化する技術について、例えば非特許文献２に開示されている。それによると、半導体基板上の銅配線とスイッチ素子の第１の電極を兼用する技術が記載されている。この構造を用いれば、第１の電極を新たに形成するための工程が削減できる。そのため、第１の電極を作成するためのマスクは不要となり、抵抗変化素子を作製するために追加すべきフォトマスク（ＰＲ）数は２枚とできる。
しかし、信号の伝達とスイッチングの制御を同じ端子で行う２端子スイッチでは、ＯＮ／ＯＦＦ時に生じる数１００μＡオーダーの電流が信号端子を流れる。そこで、非特許文献２では信号を伝達するソース（第１の電極）、第２の電極と、ソース−ドレイン間に金属を析出させる第３の電極を搭載した３端子素子が開示されている。２端子スイッチに金属架橋の形成・消滅をコントロールする第３の電極（第３の電極）を設けることで、スイッチの書き込みおよび消去に必要な電流を大幅に低減できる。図１にこのような３端子スイッチの構造を示す。
３端子スイッチでは、第３の電極１３から金属架橋を形成する金属イオンを供給し、ソース１１−第２の電極１２間に金属架橋を形成することでオンに遷移する。この際、金属イオンは第３の電極１３とソース１１−第２の電極１２間に印加された電界によって、ソース１１−第２の電極１２側に集まり、析出反応によって金属架橋が形成する。ここで、逆極性の電界を第３の電極１３とソース１１−第２の電極１２間に印加すると金属架橋は溶解反応によって切断され、金属架橋を形成していた金属はイオンとなって第３の電極１３に回収される。
Ｎａｏｋｉ Ｂａｎｎｏ， ｅｔ ａｌ．；"Ｓｏｌｉｄ−Ｅｌｅｃｔｒｏｌｙｔｅ Ｎａｎｏｍｅｔｅｒ Ｓｗｉｔｃｈ" ＩＥＩＣＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＥＬＥＣＴＲＯＮＩＣＳ、Ｅ８９−Ｃ巻、１１号、１４９２〜１４９８ページ、２００６年。
Ｍｕｎｅｈｉｒｏ Ｔａｄａ， ｅｔ ａｌ．；"Ｎｏｎｖｏｌａｔｉｌｅ Ｃｒｏｓｓｂａｒ Ｓｗｉｔｃｈ Ｕｓｉｎｇ ＴｉＯｘ／ＴａＳｉＯｙ Ｓｏｌｉｄ Ｅｌｅｃｔｒｏｌｙｔｅ"ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ、５７巻、８号、１９８７ページ〜１９９５ページ、２０１０年。
３端子スイッチでは以下の問題がある。即ち、信号端子としての電極（ソースないし第１の電極１１、及び第２の電極１２）とスイッチングの制御端子（第３の電極１３）を分離し、電界で金属を析出させて書き換えることで、ＯＮ／ＯＦＦ時における電流を大きく低減できる。しかし、電極全て（第３の電極１３、第１の電極１１、第２の電極１２）がイオン伝導層１４に接しているために、電界を印加した場合、第３の電極１３と第１の電極（ソース）１１もしくは第３の電極１３と第２の電極１２間が接続してしまう事象が発生する可能性がある。
第１の視点において、本発明に係るスイッチング素子は、金属架橋させることができる第１の電極及び第２の電極と、少なくとも第１の電極及び第２の電極の間を埋めるように形成され、電界によりイオン化した金属が移動可能な材料からなるイオン伝導層と、第１及び第２の２つの電極に対向配置され、金属をイオン化又は還元するための電界をかけることができる第３の電極と、金属イオンが移動不可能な材料からなる第１のイオンバリア層と、を含む。第１のイオンバリア層は、第１及び第２の２つの電極と第３の電極との間に配置されている。
本発明は上述したような問題点を解決するためになされたものであり、フォトマスク１枚の追加のみで、２つの電極と第３の電極との間での好ましくない電気的接続を回避できるスイッチング素子を提供することができる。
本発明によれば、金属架橋によってスイッチングする不揮発スイッチング素子において、金属で架橋させる２つの電極と、電界をかけるための第３の電極との間に、金属イオンが移動不可能なイオンバリア層を形成した。これにより、２つの電極と第３の電極との間での好ましくない電気的接続を回避できる。
第１の視点の好ましい形態において、イオン伝導層の一方の面側の第１の電極及び第２の電極が互いに離れて配置されている。イオン伝導層の他方の面側に接して第１のイオンバリア層が配置されている。第１のイオンバリア層の、イオン伝導層が接する面の反対側の面に接して第３の電極が配置されている。イオン伝導層は金属を含んで構成されている。
また、第１の視点の好ましい形態において、イオン伝導層の一方の面側に第１の電極及び第２の電極が互いに離れて配置されている。イオン伝導層の一方の面側に、第１の電極、第２の電極及びイオン伝導層に接して第１のイオンバリア層が配置されている。第１のイオンバリア層の、第１の電極、第２の電極及びイオン伝導層に接する面の反対面に接して第３の電極が配置されている。イオン伝導層の他方の面側に接して第２のイオンバリア層が配置されている。第２のイオンバリア層の、イオン伝導層と接する面の反対面に接して第４の電極が配置されている。イオン伝導層は該金属を含んで構成されている。
イオン伝導層に含まれる金属は銅であることが好ましい。
また、第１の視点の好ましい形態において、イオン伝導層の一方の面側に第１の電極及び第２の電極が互いに離れて配置されている。イオン伝導層の一方の面側に、第１の電極、第２の電極及びイオン伝導層に接して第１のイオンバリア層が配置されている。第１のイオンバリア層の、第１の電極、第２の電極及びイオン伝導層に接する面の反対面に接して第３の電極が配置されている。イオン伝導層の他方の面側に接して第４の電極が配置されている。
第３の電極は、第１の電極と第２の電極との離間距離に相当する幅を有することが好ましい。
第４の電極は銅又は銅合金で構成されることが好ましい。
第１のイオンバリア層及び／又は第２のイオンバリア層が窒化シリコン、炭窒化シリコン、酸窒化シリコンのいずれか１以上から構成されることが好ましい。
イオン伝導層はＧｂ、Ｓｂ、Ｔｅを含む化合物を含んで構成されることが好ましい。
イオン伝導層はシリコン、酸素、炭素、水素を含んで構成されるＳＩＯＣＨ系イオン伝導層であることが好ましい。これは環状シロキサンを原料としてプラズマＣＶＤ等によって形成できる。
また、上記のような構成を有する素子を含む半導体装置も本発明の範囲に含まれることはもちろんである。例えば以下のような構成とすることができる。即ち、半導体基板上の多層Ｃｕ配線層の内部に、上記のいずれかのスイッチング素子を有する半導体装置であって、多層Ｃｕ配線は、少なくとも、Ｃｕ配線とＣｕプラグを備える。スイッチング素子は、第３の電極と第４の電極との間に、電界によってイオン化し移動可能な金属を予め含んだイオン伝導層と、金属イオンを遮断する第１及び第２のイオンバリア層が介在した構成となっている。Ｃｕ配線上にはバリア絶縁膜が設けられている。バリア絶縁膜にはＣｕ配線に達する開口部が設けられている。開口部内は第３の電極として金属が埋め込まれている。第３の電極の上部はバリア絶縁膜の開口部と同じ高さである。第１のイオンバリア層の上面が第１の電極、第２の電極、及びイオン伝導層に接している。イオン伝導層は上面が第２のイオンバリア層と接している。第２のイオンバリア層は第４の電極に接している。イオン伝導層、第４の電極、前記第１の電極、及び第２の電極の一部はバリア絶縁膜で覆われている。第４の電極、前記第１の電極、前記第２の電極はＣｕプラグと接続している。
また、半導体基板上の多層Ｃｕ配線層の内部にスイッチング素子を有する半導体装置であって、多層Ｃｕ配線は、少なくとも、Ｃｕ配線とＣｕプラグを備える。スイッチング素子は、第３の電極と第４の電極との間に、電界によってイオンが移動可能なイオン伝導層と、金属イオンを遮断するイオンバリア層が介在した構成となっている。Ｃｕ配線上にはバリア絶縁膜が設けられている。バリア絶縁膜には第４の電極であるＣｕ配線に達する開口部が設けられている。イオン伝導層は第４の電極、イオンバリア層、第１の電極、及び第２の電極に接している。イオンバリア層は下面がイオン伝導層、第１の電極、及び第２の電極と接している。イオンバリア層の上面が第３の電極に接している。第３の電極、第１の電極、及び第２の電極の一部はバリア絶縁膜で覆われている。第３の電極、第１の電極、第２の電極はＣｕプラグと接続している。
上記半導体装置は、イオン伝導層がＣｕを予め含むＧｂ、Ｓｂ、Ｔｅを含む化合物であることが好ましい。
また、イオンバリア層、第１イオンバリア層、及び第２イオンバリア層の少なくとも１つが、窒化シリコン、炭窒化シリコン、酸窒化シリコンのいずれか一以上から構成されることが好ましい。
このような構成により、微小電流でスイッチングが可能となる。この結果、消費電力を大幅に抑えたスイッチング素子を実現できる。したがって、スイッチの駆動回路に搭載するトランジスタのサイズを小さくでき、駆動回路を省面積化できる。そして、信号電極とスイッチング制御電極が金属架橋で接続されるという事象が低減されるため、信頼性に優れたスイッチが実現できる。
（実施例１）
本発明の実施例１に係る３端子スイッチの構成について説明する。図２は実施例１の３端子スイッチの構成例を示す断面模式図である。以下において、図面に付した参照符号は、各実施例の理解を容易にするために付されたものであり、図示の形態に限定することを意図するものではない。
本発明の実施例１に係る３端子スイッチの構成について説明する。図２は実施例１の３端子スイッチの構成例を示す断面模式図である。以下において、図面に付した参照符号は、各実施例の理解を容易にするために付されたものであり、図示の形態に限定することを意図するものではない。
図２に示すように、３端子スイッチは、第３の電極２３と、イオン伝導層２４と、第３の電極２３に接して設けられたイオンバリア層２５と、イオンバリア層２５とイオン伝導層２４を介して設けられた第１の電極２１及び第２の電極２２とを有する構成である。これらの配置構成は、イオン伝導層２４の１つの面側に第１の電極２１及び第２の電極２２が接触しないように配置されており、イオン伝導層２４の他方の面側にイオンバリア層２５が配置されている。そしてイオンバリア層２５のイオン伝導層２４とは反対側に第３の電極２３が配置されている。重要なことは、第３の電極２３とイオン伝導層２４との間にイオンバリア層２５が配されて、第３の電極２３とイオン伝導層２４とは直接接していないことである。
このような構成により、ソース−第２の電極間に析出させる金属のイオンを第３の電極より供給・回収する必要がなく、イオン伝導層内の金属イオン量が安定される。
また、第３の電極とイオン伝導層が接していないため、プロセス中の熱によっても第３の電極から金属イオンがイオン伝導層に拡散するおそれがない。
第１の電極２１、第２の電極２２、および、第３の電極２３は金属イオンを供給しない金属で形成される。また、イオン伝導層２４は金属２６のイオンが伝導するための媒体となり、イオン伝導層２４は予め金属２６を含んでいる。
第１の電極２１、第２の電極２２、および、第３の電極２３はタンタル（以降はＴａ）、チタン（以降はＴｉ）、タングステン（以降はＷ）、ルテニウム（以降はＲｕ）、プラチナ（以降はＰｔ）、ニッケル（以降はＮｉ）、窒化タンタル（以降はＴａＮ）、窒化チタン（ＴｉＮ）が適しており、これらの積層でも良い。このうちでも特にＲｕが好ましい。これらの金属はスパッタ法、レーザーアブレーション法、プラズマＣＶＤ法を用いて形成することができる。第１の電極２１、第２の電極２２の間の距離は０．２μｍ以下にするのが望ましい。
イオン伝導層２４はスパッタ法、レーザーアブレーション法、プラズマＣＶＤ法を用いて形成することができる。イオン伝導層２４の材料としては、金属２６のイオンの伝導度が大きく、かつ、ＬＳＩ生産ラインにおいて加工可能な材料を選択することが好ましい。金属２６は銅（以降はＣｕ）が望ましい。
イオン伝導層２４の材料の候補の一つはカルコゲナイドといわれるＧｅＳｂＴｅで、相変化素子の材料としても使用される。予め金属２６を含んだＧｅＳｂＴｅを形成するには、例えば金属２６とＧｅＳｂＴｅの焼結ターゲットを用いてスパッタ成膜する方法がある。詳細には、金属２６が１ａｔ％〜１０ａｔ％程度含まれたＧｅ２Ｓｂ２Ｔｅ５ターゲットを用いて成膜を行う。
イオン伝導層２４のもう一つの材料候補は、シリコン、酸素、炭素、水素を含むＳＩＯＣＨ系イオン伝導層であり、プラズマＣＶＤによって形成することができる。環状有機シロキサンの原料とキャリアガスであるヘリウムを反応室内に流入し、両者の供給が安定化し、反応室の圧力が一定になったところでＲＦ（高周波）電力の印加を開始する。例えば原料の供給量は１０〜２００ｓｃｃｍ、ヘリウムの供給は原料気化器経由で５００ｓｃｃｍ、別ラインで反応室に直接５００ｓｃｃｍ供給することができる。金属２６は、イオン伝導層２４形成後に熱拡散もしくはイオン注入によりイオン伝導層２４中に金属２６を含有させる。
イオンバリア層２５は、金属２６のイオンを透過させない窒化物の絶縁膜を用いることができる。その材料候補としては、窒化シリコン（以後はＳｉＮ）、炭窒化シリコン（以降はＳｉＣＮ）、酸窒化シリコン（以降はＳｉＯＮ）等であり、プラズマＣＶＤ法で形成することができる。
このような構成により、従来の３端子スイッチと同じく、信号電極とスイッチング制御電極が分離されているため、スイッチング時に流れる電流は金属析出に必要な、ｎＡオーダーのイオン電流のみであり、μＡオーダー以上の電流が流れない。
また、金属架橋を形成する金属が内包されたイオン伝導層を使用することで、イオン伝導層に存在する金属イオンの量が一定となり、素子間の特性（リーク電流・スイッチング電圧）ばらつきが小さくなる。イオン伝導層に内包された金属は、電界によって容易にイオン化する。
また、制御電極がイオンバリア層を介してイオン伝導層に接しており、イオン伝導層内で析出した金属架橋や金属イオンの拡散による、信号電極とスイッチング制御電極との接続を抑制することができる。
本実施例１の３端子スイッチの駆動方法を図３に従って説明する。まず第３の電極３３を接地して、第１の電極３１および第２の電極３２に負電圧を印加するとイオン伝導層３４中の金属３６がイオン化し、第１の電極３１および第２の電極３２側にマイグレーションする。マイグレーションした金属イオンは第１の電極３１および第２の電極３２より電子を受け取り、電気化学反応によって第１の電極３１と第２の電極３２の間を埋めるように金属架橋３７が析出する（図３はこの状態を示す図である）。これによってオン状態となる。この際、第３の電極３３と第１の電極３１および第２の電極３２間には金属架橋３７が形成する際に必要なイオン電流と、イオン伝導層３４のリーク電流のみとなる。
一方、第３の電極３３を接地して、第１の電極３１および第２の電極３２に正電圧を印加すると、金属架橋３７の溶解反応が進行し、金属架橋３７は金属３６のイオンとなって、イオン伝導層３４中に分散する。これによって、第１の電極３１と第２の電極３２の間が切断され、オフ状態に遷移する（図示せず）。
オフに遷移時において、第１の電極３１および第２の電極３２にさらに正電圧を印加し、イオンバリア層３５とイオン伝導層３４の界面で析出させても良い。この場合、イオンバリア層３５に流れるリーク電流によって金属３６のイオンが電子を受け取って析出反応を進行させる。
（製造例１）
実施例１の３端子スイッチング素子の製造方法の一例について、図４及び図５に沿って説明する。なお、図面では「工程」をＳＴＥＰと標記する。例えば明細書の「工程１」は図面ではＳＴＥＰ１と標記している。
実施例１の３端子スイッチング素子の製造方法の一例について、図４及び図５に沿って説明する。なお、図面では「工程」をＳＴＥＰと標記する。例えば明細書の「工程１」は図面ではＳＴＥＰ１と標記している。
（工程１）
図４（ａ）の工程１に示すように、シリコン基板４７の表面にバリア絶縁膜４８として膜厚３０ｎｍのＳｉＮ、その上に１０ｎｍのＲｕと２０ｎｍのＴａをスパッタ法で積層（図ではＲｕ＋Ｔａと示す）し、さらにハードマスク４９として３０ｎｍの酸化シリコン（以降はＳｉＯ２）を成膜する。
図４（ａ）の工程１に示すように、シリコン基板４７の表面にバリア絶縁膜４８として膜厚３０ｎｍのＳｉＮ、その上に１０ｎｍのＲｕと２０ｎｍのＴａをスパッタ法で積層（図ではＲｕ＋Ｔａと示す）し、さらにハードマスク４９として３０ｎｍの酸化シリコン（以降はＳｉＯ２）を成膜する。
（工程２）
次に図４（ｂ）に示すように、ハードマスク４９をフォトリソグラフィ法及びドライエッチング法で加工する。ドライエッチングの際は、エッチングガスとして四フッ化メタン（以降はＣＦ４）を用いる。ドライエッチング後は酸素プラズマでアッシング処理を行い、フォトリソグラフィで使用したレジストを除去する。
次に図４（ｂ）に示すように、ハードマスク４９をフォトリソグラフィ法及びドライエッチング法で加工する。ドライエッチングの際は、エッチングガスとして四フッ化メタン（以降はＣＦ４）を用いる。ドライエッチング後は酸素プラズマでアッシング処理を行い、フォトリソグラフィで使用したレジストを除去する。
（工程３）
次に図４（ｃ）に示すように、ハードマスク４９をマスクとして、ＲｕとＴａの積層をドライエッチングで加工し、第１の電極４１と第２の電極４２を得る。ドライエッチングの際は、エッチングガスとしてＴａのエッチングには塩素（以降はＣｌ２）を用い、Ｒｕのエッチングには酸素とＣｌ２を用いる。
次に図４（ｃ）に示すように、ハードマスク４９をマスクとして、ＲｕとＴａの積層をドライエッチングで加工し、第１の電極４１と第２の電極４２を得る。ドライエッチングの際は、エッチングガスとしてＴａのエッチングには塩素（以降はＣｌ２）を用い、Ｒｕのエッチングには酸素とＣｌ２を用いる。
（工程４）
次に図４（ｄ）に示すように、イオン伝導層４４、イオンバリア層４５、第３の電極４３としてＲｕとＴａの積層、ハードマスク５０としてＳｉＯ２を順に成膜する。イオン伝導層４４は金属４６を予め含んだＧｅＳｂＴｅの焼結ターゲットを用い、スパッタ法により３０ｎｍ堆積する。金属４６としてはＣｕを使用する。詳細には、Ｃｕが１ａｔ％〜１０ａｔ％程度含まれたＧｅ２Ｓｂ２Ｔｅ５ターゲットを用いて成膜を行う。イオンバリア層４５はプラズマＣＶＤ法により１０ｎｍ形成する。その上に１０ｎｍのＲｕと２０ｎｍのＴａをスパッタ法で積層し、さらに３０ｎｍのＳｉＯ２を成膜する。ここでプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法とは、例えば、気体原料、あるいは液体原料を気化させることで減圧下の反応室に連続的に供給し、プラズマエネルギーによって、分子を励起状態にし、気相反応、あるいは基板表面反応などによって基板上に連続膜を形成する手法である。
次に図４（ｄ）に示すように、イオン伝導層４４、イオンバリア層４５、第３の電極４３としてＲｕとＴａの積層、ハードマスク５０としてＳｉＯ２を順に成膜する。イオン伝導層４４は金属４６を予め含んだＧｅＳｂＴｅの焼結ターゲットを用い、スパッタ法により３０ｎｍ堆積する。金属４６としてはＣｕを使用する。詳細には、Ｃｕが１ａｔ％〜１０ａｔ％程度含まれたＧｅ２Ｓｂ２Ｔｅ５ターゲットを用いて成膜を行う。イオンバリア層４５はプラズマＣＶＤ法により１０ｎｍ形成する。その上に１０ｎｍのＲｕと２０ｎｍのＴａをスパッタ法で積層し、さらに３０ｎｍのＳｉＯ２を成膜する。ここでプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法とは、例えば、気体原料、あるいは液体原料を気化させることで減圧下の反応室に連続的に供給し、プラズマエネルギーによって、分子を励起状態にし、気相反応、あるいは基板表面反応などによって基板上に連続膜を形成する手法である。
（工程５）
図５（ｅ）に移り、ハードマスク５０をフォトリソグラフィ法及びドライエッチング法で加工する。ドライエッチングの際は、エッチングガスとして四フッ化メタン（以降はＣＦ４）を用いる。ドライエッチング後は酸素プラズマでアッシング処理を行い、フォトリソグラフィで使用したレジストを除去する。
図５（ｅ）に移り、ハードマスク５０をフォトリソグラフィ法及びドライエッチング法で加工する。ドライエッチングの際は、エッチングガスとして四フッ化メタン（以降はＣＦ４）を用いる。ドライエッチング後は酸素プラズマでアッシング処理を行い、フォトリソグラフィで使用したレジストを除去する。
（工程６）
次に図５（ｆ）に示すように、ハードマスク５０をマスクとして、第３の電極４３、イオンバリア層４５、イオン伝導層４４をドライエッチングで加工する。ドライエッチングの際は、エッチングガスとしてＴａのエッチングにはＣｌ２、Ｒｕのエッチングには酸素とＣｌ２、イオンバリア層４５とイオン伝導層４４のエッチングにはＣＦ４を用いる。こうして本発明の実施例１のスイッチング素子が完成する。
次に図５（ｆ）に示すように、ハードマスク５０をマスクとして、第３の電極４３、イオンバリア層４５、イオン伝導層４４をドライエッチングで加工する。ドライエッチングの際は、エッチングガスとしてＴａのエッチングにはＣｌ２、Ｒｕのエッチングには酸素とＣｌ２、イオンバリア層４５とイオン伝導層４４のエッチングにはＣＦ４を用いる。こうして本発明の実施例１のスイッチング素子が完成する。
（実施例２）
実施例１で示した３端子スイッチを多層配線層内部に形成した半導体装置例について、図６を用いて説明する。
実施例１で示した３端子スイッチを多層配線層内部に形成した半導体装置例について、図６を用いて説明する。
図６は、多層配線の内部に３端子スイッチ５２４（後述）を有する半導体装置であって、第３の電極５０８とバリア絶縁膜５０３との間に、抵抗が変化するイオン伝導層５０６が介在した構成となっている。多層配線層は第３の電極５０８と電気的に接続されたプラグ５１７、および第１の電極５０４と接続されたプラグ５１４、および第２の電極５０５に接続されたプラグ５２０を備える。イオン伝導層５０６は第１の電極５０４および第２の電極５０５のそれぞれ一部に接している。イオン伝導層５０６と第３の電極５０８の間にはイオンバリア層５０７が存在する。また、プラグ５１４、５１７、５２０はそれぞれ配線５１６、５１９、５２２に接続している。
多層配線層は、半導体基板５０１上にて、層間絶縁膜５０２、バリア絶縁膜５０３、保護絶縁膜５１０、層間絶縁膜５１１、層間絶縁膜５１２、層間絶縁膜５１３、及びバリア絶縁膜５２３の順に積層した絶縁積層体を有する。
多層配線層においては、層間絶縁膜５１３及び層間絶縁膜５１２に形成された配線溝に配線５１６、５１９、５２２が埋め込まれている。層間絶縁膜５１１、保護絶縁膜５１０、及びハードマスク膜５０９に形成された下穴にプラグ５１４、５１７、５２０が埋め込まれている。配線５１６、５１９、５２２とプラグ５１４、５１７、５２０がそれぞれ一体となっている。配線５１６、５１９、５２２およびプラグ５１４、５１７、５２０の側面及び底面がバリアメタル５１５、５１８、５２１によって覆われている。
多層配線層においては、バリア絶縁膜５０３上に、加工された第１の電極５０４および第２の電極５０５があり、その上に、イオン伝導層５０６、イオンバリア層５０７、第３の電極５０８の順に積層した構造が形成されている。第３の電極５０８上にハードマスク膜５０９が形成されている。第１の電極５０４、第２の電極５０５、イオン伝導層５０６、イオンバリア層５０７、第３の電極５０８、及びハードマスク膜５０９の積層体の上面及び側面が保護絶縁膜５１０で覆われている。
３端子スイッチ５２４は、抵抗変化型不揮発素子であり、例えば、イオン伝導体中における金属イオン移動と電気化学反応とを利用したスイッチング素子とすることができる。３端子スイッチ５２４は、第１の電極５０４、第２の電極５０５とイオンバリア層５０７がイオン伝導層５０６に接しており、第３の電極５０８がイオンバリア層５０７に接した構成となっている。
３端子スイッチ５２４は、バリア絶縁膜５０３上に形成された第１の電極５０４と第２の電極５０５がバリアメタル５１５、５２１を介してそれぞれ、プラグ５１４、５２０に電気的に接続されている。また、第３の電極５０８はバリアメタル５１８を介してプラグ５１７と電気的に接続されている。
３端子スイッチ５２４は、電圧の印加、あるいは電流を流すことでオン／オフの制御を行い、例えば、イオン伝導層５０６中にある金属の電界拡散を利用してオン／オフの制御を行う。第１の電極５０４、第２の電極５０５、第３の電極５０８は２層構造となっており、プラグ５１４、５１７、５２０に接する面はバリアメタル５１５、５１８、５２１と同じ材料を用いる。このようにすることで、プラグ５１４、５１７、５２０のバリアメタル５１５、５１８、５２１と３端子スイッチ５２４の第１の電極５０４、第２の電極５０５、第３の電極５０８とが一体化し、接触抵抗を低減し、かつ、密着性の向上による信頼性の向上を実現することができる。
半導体基板５０１は、半導体素子が形成された基板である。半導体基板５０１には、例えば、シリコン基板、単結晶基板、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）基板、液晶製造用基板等の基板を用いることができる。
層間絶縁膜５０２は、半導体基板５０１上に形成された絶縁膜である。層間絶縁膜５０２には、例えば、シリコン酸化膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）等を用いることができる。層間絶縁膜５０２は、複数の絶縁膜を積層したものであってもよい。
バリア絶縁膜５０３は、第１の電極５０４、第２の電極５０５、第３の電極５０８、イオンバリア層５０７及びイオン伝導層５０６の加工時にエッチングストップ層としての役割を有する。バリア絶縁膜５０３には、例えば、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＮ膜、及びそれらの積層構造等を用いることができる。バリア絶縁膜５０３は、保護絶縁膜５１０及びハードマスク膜５０９と同一材料であることが好ましい。
第１の電極５０４および第２の電極５０５は、３端子スイッチ５２４において信号を伝達する電極であり、イオン伝導層５０６と直接接している。第１の電極５０４および第２の電極５０５は、異なる金属の２層で構成される。バリア絶縁膜５０３およびイオン伝導層５０６に接する下層はイオン化しにくく、イオン伝導層５０６において拡散、イオン伝導しにくい金属が用いられる。第１の電極５０４および第２の電極５０５の下層には、例えば、Ｐｔ、Ｒｕ等を用いることができる。また、第１の電極５０４および第２の電極５０５の上層は、保護絶縁膜５１０およびイオン伝導層５０６に接する。第１の電極５０４および第２の電極５０５の上層は、下層を保護する役割を有する。すなわち、上層が下層を保護することで、プロセス中の下層へのダメージを抑制し、３端子スイッチ５２４のスイッチング特性を維持することができる。第１の電極５０４および第２の電極５０５の上層には、例えば、Ｔａ、Ｔｉ、Ｗ、Ａｌあるいはそれらの窒化物等を用いることができる。第１の電極５０４および第２の電極５０５の上層の材料は、バリアメタル５１５、５２１と同一材料であることが好ましい。第１の電極５０４および第２の電極５０５の上層は、バリアメタル５１５、５２１を介してプラグ５１４、５２０と電気的に接続されている。
イオン伝導層５０６は、金属イオンが電界で移動可能な膜であり、移動する金属を予め含んでいる。イオン伝導層５０６は、イオン伝導層が含む金属の作用（拡散、イオン伝導など）により抵抗が変化する材料を用いることができ、３端子スイッチ５０６の抵抗変化を金属イオンの析出によって行う場合には、イオン伝導可能な膜が用いられ、例えば、Ｃｕを含むＧｅＳｂＴｅ膜を用いる。
イオンバリア層５０７はイオン伝導層５０６内の金属、例えばＣｕを透過せず、Ｃｕが第３の電極５０８に接しないようにする絶縁膜で、例えばＳｉＮやＳｉＣＮを用いる。
第３の電極５０８の下層は、イオンバリア層５０７と直接接している。第３の電極５０８の下層には、イオン化しにくく、イオン伝導層５０６において拡散、イオン伝導しにくい金属が用いられる。第３の電極５０８の下層には、例えば、Ｐｔ、Ｒｕ等を用いることができる。
第３の電極５０８の上層は、第３の電極５０８の下層上に形成されている。第３の電極５０８の上層は、第３の電極５０８の下層を保護する役割を有する。すなわち、第３の電極５０８の上層が第３の電極５０８の下層を保護することで、プロセス中の第３の電極５０８の下層へのダメージを抑制し、３端子スイッチ５２４のスイッチング特性を維持することができる。第３の電極５０８の上層には、例えば、Ｔａ、Ｔｉ、Ｗ、Ａｌあるいはそれらの窒化物等を用いることができる。第３の電極５０８の上層は、バリアメタル５１８と同一材料であることが好ましい。第３の電極５０８の上層は、バリアメタル５１８を介してプラグ５１７と電気的に接続されている。
ハードマスク膜５０９は、第３の電極５０８及びイオン伝導層５０６をエッチングする際のハードマスクとなる膜である。ハードマスク膜５０９には、例えば、ＳｉＮ膜等を用いることができる。ハードマスク膜５０９は、保護絶縁膜５１０、およびバリア絶縁膜５０３と同一材料であることが好ましい。すなわち、３端子スイッチ５２４の周囲を全て同一材料で囲むことで材料界面が一体化され、外部からの水分などの浸入を防ぐとともに、３端子スイッチ５２４自身からの脱離を防ぐことができるようになる。
保護絶縁膜５１０は、３端子スイッチ５２４にダメージを与えることなく、さらにイオン伝導層５０６に含まれる酸素および金属の脱離、拡散を防ぐ機能を有する絶縁膜である。保護絶縁膜５１０には、例えば、ＳｉＮ膜、ＳｉＣＮ膜等を用いることができる。保護絶縁膜５１０は、ハードマスク膜５０９及びバリア絶縁膜５０３と同一材料であることが好ましい。同一材料である場合には、保護絶縁膜５１０とバリア絶縁膜５０３及びハードマスク膜５０９とが一体化して、界面の密着性が向上し、３端子スイッチ５２４をより保護することができるようになる。保護絶縁膜５１０には、プラグ５１４、５１７、５２０を埋め込むための下穴が形成されており、当該下穴にバリアメタル５１５、５１８、５２１を介してプラグ５１４、５１７、５２０が埋め込まれている。
層間絶縁膜５１１は、保護絶縁膜５１０上に形成された絶縁膜である。層間絶縁膜５１１には、例えば、ＳｉＯ２、ＳｉＯＣ膜などを用いることができる。層間絶縁膜５１１は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜５１１は、層間絶縁膜５０２と同一材料としてもよい。層間絶縁膜５１１には、プラグ５１４、５１７、５２０を埋め込むための下穴が形成されており、当該下穴にバリアメタル５１５、５１８、５２１を介してプラグ５１４、５１７、５２０が埋め込まれている。
層間絶縁膜５１２は、層間絶縁膜５１１と層間絶縁膜５１３との間に介在した絶縁膜である。層間絶縁膜５１２は、ＳｉＯ２よりも比誘電率の低い低誘電率膜（例えば、ポーラスＳｉＯＣ膜）を用い、配線間容量を低減する。層間絶縁膜５１２には、例えば、ＳｉＣＨＯ膜等を用いることができる。 層間絶縁膜５１２には、配線５１６、５１９、５２２を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル５１５、５１８、５２１を介して配線５１６、５１９、５２２が埋め込まれている。
層間絶縁膜５１３は、層間絶縁膜５１２上に形成された絶縁膜である。層間絶縁膜５１３には、例えば、ＳｉＯ２、ＳｉＯＣ膜、ＳｉＯ２よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）などを用いることができる。層間絶縁膜５１３は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜５１３は、層間絶縁膜５１１と同一材料としてもよい。層間絶縁膜５１３には、配線５１６、５１９、５２２を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル５１５、５１８、５２１を介して配線５１６、５１９、５２２が埋め込まれている。
配線５１６、５１９、５２２は、層間絶縁膜５１３及び層間絶縁膜５１２に形成された配線溝にバリアメタル５１５、５１８、５２１を介して埋め込まれた配線である。配線５１６、５１９、５２２は、プラグ５１４、５１７、５２０と一体になっている。プラグ５１４、５１７、５２０は、層間絶縁膜５１１、保護絶縁膜５１０、及びハードマスク膜５０９に形成された下穴にバリアメタル５１５、５１８、５２１を介して埋め込まれている。プラグ５１４、５１７、５２０は、バリアメタル５１５、５１８、５２１を介して第１の電極５０４、第２の電極５０５、第３の電極５０８と電気的に接続されている。配線５１６、５１９、５２２及びプラグ５１４、５１７、５２０には、例えば、Ｃｕを用いることができる。
バリアメタル５１５、５１８、５２１は、配線５１６、５１９、５２２（プラグ５１４、５１７、５２０を含む）に係る金属が層間絶縁膜５１３、５１１や下層へ拡散することを防止するために、配線５１６、５１９、５２２及びプラグ５１４、５１７、５２０の側面乃至底面を被覆する、バリア性を有する導電性膜である。バリアメタル５１５、５１８、５２１には、例えば、配線５１６、５１９、５２２及びプラグ５１４、５１７、５２０がＣｕを主成分とする金属元素からなる場合には、タンタル（以降はＴａ）、窒化タンタル（以降はＴａＮ）、窒化チタン（以降はＴｉＮ）、炭窒化タングステン（以降はＷＣＮ）のような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。バリアメタル５１５、５１８、５２１は、第１の電極５０４、第２の電極５０５、第３の電極５０８の上層と同一材料であることが好ましい。例えば、バリアメタル５１５、５１８、５２１がＴａＮ（下層）／Ｔａ（上層）の積層構造である場合には、下層材料であるＴａＮを第１の電極５０４、第２の電極５０５、第３の電極５０８の上層に用いることが好ましい。あるいは、バリアメタル５１５、５１８、５２１がＴｉ（下層）／Ｒｕ（上層）である場合は、下層材料であるＴｉを第１の電極５０４、第２の電極５０５、第３の電極５０８の上層に用いることが好ましい。
バリア絶縁膜５２３は、配線５１６、５１９、５２２を含む層間絶縁膜５１３上に形成され、配線５１６、５１９、５２２に係る金属（例えば、Ｃｕ）の酸化を防いだり、上層への配線５１６、５１９、５２２に係る金属の拡散を防ぐ役割を有する絶縁膜である。バリア絶縁膜５２３には、例えば、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＮ膜、及びそれらの積層構造等を用いることができる。
（製造例２）
次に、本発明の実施例２に係る半導体装置の製造方法について図面を用いて説明する。図７〜９は、本発明の実施例２に係る半導体装置の製造方法を模式的に示した工程断面図である。
次に、本発明の実施例２に係る半導体装置の製造方法について図面を用いて説明する。図７〜９は、本発明の実施例２に係る半導体装置の製造方法を模式的に示した工程断面図である。
（工程１）
まず、図７（ａ）の工程１に示すように、半導体基板６０１（例えば、半導体素子が形成された基板）上に層間絶縁膜６０２（例えば、シリコン酸化膜、膜厚３００ｎｍ）を堆積し、その後、層間絶縁膜６０２上にバリア絶縁膜６０３（例えば、ＳｉＮ膜、膜厚３０ｎｍ）を堆積し、その後、バリア絶縁膜６０３上に金属積層膜６０４（例えば、Ｒｕ１０ｎｍとＴａ１０ｎｍをこの順番で堆積する）を堆積する。さらに、ハードマスク膜６０５（例えば、ＳｉＮ膜、膜厚３０ｎｍ）、およびハードマスク膜６０６（例えば、ＳｉＯ２膜、膜厚２００ｎｍ）をこの順に積層する。工程１において、層間絶縁膜６０２、バリア絶縁膜６０３、ハードマスク６０５、６０６は、プラズマＣＶＤ法によって形成することができる。また、工程１において、金属積層膜６０４はスパッタ法によって形成する。さらに、ハードマスク６０６をパターニングするためのフォトレジスト（図示せず）を形成し、その後、当該フォトレジストをマスクとして、ハードマスク６０５が現れるまでハードマスク６０６をドライエッチングし、その後、酸素プラズマアッシングと有機剥離を用いてフォトレジストを除去する。
まず、図７（ａ）の工程１に示すように、半導体基板６０１（例えば、半導体素子が形成された基板）上に層間絶縁膜６０２（例えば、シリコン酸化膜、膜厚３００ｎｍ）を堆積し、その後、層間絶縁膜６０２上にバリア絶縁膜６０３（例えば、ＳｉＮ膜、膜厚３０ｎｍ）を堆積し、その後、バリア絶縁膜６０３上に金属積層膜６０４（例えば、Ｒｕ１０ｎｍとＴａ１０ｎｍをこの順番で堆積する）を堆積する。さらに、ハードマスク膜６０５（例えば、ＳｉＮ膜、膜厚３０ｎｍ）、およびハードマスク膜６０６（例えば、ＳｉＯ２膜、膜厚２００ｎｍ）をこの順に積層する。工程１において、層間絶縁膜６０２、バリア絶縁膜６０３、ハードマスク６０５、６０６は、プラズマＣＶＤ法によって形成することができる。また、工程１において、金属積層膜６０４はスパッタ法によって形成する。さらに、ハードマスク６０６をパターニングするためのフォトレジスト（図示せず）を形成し、その後、当該フォトレジストをマスクとして、ハードマスク６０５が現れるまでハードマスク６０６をドライエッチングし、その後、酸素プラズマアッシングと有機剥離を用いてフォトレジストを除去する。
（工程２）
次に図７（ｂ）に示すように、ハードマスク６０６をマスクとして、ハードマスク６０５、金属積層膜６０４を連続的にドライエッチングし、第１の電極６０７および第２の電極６０８を形成する。このとき、ハードマスク膜６０５、６０６は、エッチバック中に完全に除去されることが好ましいが、そのまま残存してもよい。工程２において、例えば、第１の電極６０７および第２の電極６０８の上層がＴａの場合にはＣｌ２系のＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）で加工することができ、第１の電極６０７および第２の電極６０８の下層がＲｕの場合にはＣｌ２／Ｏ２の混合ガスでＲＩＥ加工することができる。このようなハードマスクＲＩＥ法を用いることで、第１の電極６０７および第２の電極６０８をレジスト除去のための酸素プラズマアッシングに曝すことなく加工をすることができる。また、加工後に酸素プラズマによって酸化処理する場合には、レジストの剥離時間に依存することなく酸化プラズマ処理を照射することができるようになる。
次に図７（ｂ）に示すように、ハードマスク６０６をマスクとして、ハードマスク６０５、金属積層膜６０４を連続的にドライエッチングし、第１の電極６０７および第２の電極６０８を形成する。このとき、ハードマスク膜６０５、６０６は、エッチバック中に完全に除去されることが好ましいが、そのまま残存してもよい。工程２において、例えば、第１の電極６０７および第２の電極６０８の上層がＴａの場合にはＣｌ２系のＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）で加工することができ、第１の電極６０７および第２の電極６０８の下層がＲｕの場合にはＣｌ２／Ｏ２の混合ガスでＲＩＥ加工することができる。このようなハードマスクＲＩＥ法を用いることで、第１の電極６０７および第２の電極６０８をレジスト除去のための酸素プラズマアッシングに曝すことなく加工をすることができる。また、加工後に酸素プラズマによって酸化処理する場合には、レジストの剥離時間に依存することなく酸化プラズマ処理を照射することができるようになる。
（工程３）
次に図７（ｃ）に示すように、第１の電極６０７および第２の電極６０８を含むバリア絶縁膜６０３上にイオン伝導層６０９としてＣｕが１ａｔ％〜１０ａｔ％程度含まれた膜厚２０ｎｍのＧｅ２Ｓｂ２Ｔｅ５をスパッタ法によって形成する。次に、イオン伝導層６０９上にイオンバリア層６１０として１０ｎｍ以下のＳｉＮもしくはＳｉＣＮを形成する。さらに第３の電極６１１として１０ｎｍのＲｕと５０ｎｍのＴａをこの順にスパッタ法で形成する。第３の電極６１１の上には、ハードマスク膜６１２（例えば、ＳｉＮ膜、膜厚３０ｎｍ）、およびハードマスク膜６１３（例えば、ＳｉＯ２膜、膜厚２００ｎｍ）をこの順に積層する。工程３において、イオンバリア層６１０、ハードマスク６１２、６１３は、プラズマＣＶＤ法によって形成することができる。このとき、ハードマスク膜６１２は、後述する保護絶縁膜６１４、およびバリア絶縁膜６０３と同一材料であることが好ましい。すなわち、抵抗変化素子の周囲を全て同一材料で囲むこと材料界面を一体化し、外部からの水分などの浸入を防ぐとともに、抵抗変化素子自身からの脱離を防ぐことができるようになる。また、ハードマスク膜６１３は、プラズマＣＶＤ法によって形成することができるが、成膜前には反応室内で減圧化に維持する必要があり、このときイオン伝導層６０９がアモルファスから結晶状態に相変化する可能性がある。それを抑制するためには、成膜温度を２５０℃以下、好ましくは２００℃以下とすることが好ましい。さらに、成膜前に減圧化で成膜ガスに曝されるため、還元性のガスを用いないことが好ましい。例えば、ＳｉＨ４／Ｎ２の混合ガスを高密度プラズマによって形成したＳｉＮ膜などを用いることが好ましい。
次に図７（ｃ）に示すように、第１の電極６０７および第２の電極６０８を含むバリア絶縁膜６０３上にイオン伝導層６０９としてＣｕが１ａｔ％〜１０ａｔ％程度含まれた膜厚２０ｎｍのＧｅ２Ｓｂ２Ｔｅ５をスパッタ法によって形成する。次に、イオン伝導層６０９上にイオンバリア層６１０として１０ｎｍ以下のＳｉＮもしくはＳｉＣＮを形成する。さらに第３の電極６１１として１０ｎｍのＲｕと５０ｎｍのＴａをこの順にスパッタ法で形成する。第３の電極６１１の上には、ハードマスク膜６１２（例えば、ＳｉＮ膜、膜厚３０ｎｍ）、およびハードマスク膜６１３（例えば、ＳｉＯ２膜、膜厚２００ｎｍ）をこの順に積層する。工程３において、イオンバリア層６１０、ハードマスク６１２、６１３は、プラズマＣＶＤ法によって形成することができる。このとき、ハードマスク膜６１２は、後述する保護絶縁膜６１４、およびバリア絶縁膜６０３と同一材料であることが好ましい。すなわち、抵抗変化素子の周囲を全て同一材料で囲むこと材料界面を一体化し、外部からの水分などの浸入を防ぐとともに、抵抗変化素子自身からの脱離を防ぐことができるようになる。また、ハードマスク膜６１３は、プラズマＣＶＤ法によって形成することができるが、成膜前には反応室内で減圧化に維持する必要があり、このときイオン伝導層６０９がアモルファスから結晶状態に相変化する可能性がある。それを抑制するためには、成膜温度を２５０℃以下、好ましくは２００℃以下とすることが好ましい。さらに、成膜前に減圧化で成膜ガスに曝されるため、還元性のガスを用いないことが好ましい。例えば、ＳｉＨ４／Ｎ２の混合ガスを高密度プラズマによって形成したＳｉＮ膜などを用いることが好ましい。
（工程４）
次に図８（ｄ）の工程４に移り、ハードマスク膜６１３上に３端子スイッチ部をパターニングするためのフォトレジスト（図示せず）を形成し、その後、当該フォトレジストをマスクとして、ハードマスク膜６１２が現れるまでハードマスク膜６１３をドライエッチングし、その後、酸素プラズマアッシングと有機剥離を用いてフォトレジストを除去する。
次に図８（ｄ）の工程４に移り、ハードマスク膜６１３上に３端子スイッチ部をパターニングするためのフォトレジスト（図示せず）を形成し、その後、当該フォトレジストをマスクとして、ハードマスク膜６１２が現れるまでハードマスク膜６１３をドライエッチングし、その後、酸素プラズマアッシングと有機剥離を用いてフォトレジストを除去する。
（工程５）
次に図８（ｅ）に示すように、ハードマスク６１３をマスクとして、ハードマスク６１２、第３の電極６１１、イオンバリア層６１０、イオン伝導層６０９を連続的にドライエッチングする。このとき、ハードマスク６１３は、エッチバック中に完全に除去されることが好ましいが、そのまま残存してもよい。工程５において、例えば、第３の電極６１１の上層がＴａの場合にはＣｌ２系のＲＩＥで加工することができ、第３の電極６１１の下層がＲｕの場合にはＣｌ２／Ｏ２の混合ガスでＲＩＥ加工することができる。イオンバリア層６１０はフルオロカーボンのガスでＲＩＥ加工することができる。また、イオン伝導層６０９のエッチングでは、下面のバリア絶縁膜６０３上でドライエッチングを停止させる必要がある。イオン伝導層６０９がＧｅＳｂＴｅであり、バリア絶縁膜６０３がＳｉＮ膜やＳｉＣＮ膜である場合には、ＣＦ４系、ＣＦ４／Ｃｌ２系、ＣＦ４／Ｃｌ２／Ａｒ系などの混合ガスでエッチング条件を調節することでＲＩＥ加工することができる。このようなハードマスクＲＩＥ法を用いることで、３端子スイッチ部をレジスト除去のための酸素プラズマアッシングに曝すことなく、イオン伝導層６０９を加工をすることができる。また、加工後に酸素プラズマによって酸化処理する場合には、レジストの剥離時間に依存することなく酸化プラズマ処理を照射することができるようになる。
次に図８（ｅ）に示すように、ハードマスク６１３をマスクとして、ハードマスク６１２、第３の電極６１１、イオンバリア層６１０、イオン伝導層６０９を連続的にドライエッチングする。このとき、ハードマスク６１３は、エッチバック中に完全に除去されることが好ましいが、そのまま残存してもよい。工程５において、例えば、第３の電極６１１の上層がＴａの場合にはＣｌ２系のＲＩＥで加工することができ、第３の電極６１１の下層がＲｕの場合にはＣｌ２／Ｏ２の混合ガスでＲＩＥ加工することができる。イオンバリア層６１０はフルオロカーボンのガスでＲＩＥ加工することができる。また、イオン伝導層６０９のエッチングでは、下面のバリア絶縁膜６０３上でドライエッチングを停止させる必要がある。イオン伝導層６０９がＧｅＳｂＴｅであり、バリア絶縁膜６０３がＳｉＮ膜やＳｉＣＮ膜である場合には、ＣＦ４系、ＣＦ４／Ｃｌ２系、ＣＦ４／Ｃｌ２／Ａｒ系などの混合ガスでエッチング条件を調節することでＲＩＥ加工することができる。このようなハードマスクＲＩＥ法を用いることで、３端子スイッチ部をレジスト除去のための酸素プラズマアッシングに曝すことなく、イオン伝導層６０９を加工をすることができる。また、加工後に酸素プラズマによって酸化処理する場合には、レジストの剥離時間に依存することなく酸化プラズマ処理を照射することができるようになる。
（工程６）
次に図８（ｆ）に示すように、ハードマスク膜６１２、第３の電極６１１、イオンバリア層６１０、イオン伝導層６０９、第１の電極６０７、第２の電極６０８を含むバリア絶縁膜６０３上に保護絶縁膜６１４（例えば、ＳｉＮ膜、３０ｎｍ）を堆積する。工程６において、保護絶縁膜６１４は、プラズマＣＶＤ法によって形成することができるが、成膜前には反応室内で減圧化に維持する必要があり、このときイオン伝導層６０９がアモルファスから結晶状態に相変化する可能性がある。それらを抑制するためには、保護絶縁膜６１４の成膜温度を２５０℃以下とすることが好ましい。さらに、成膜前に減圧化で成膜ガスに曝されるため、還元性のガスを用いないことが好ましい。例えば、ＳｉＨ４／Ｎ２の混合ガスを高密度プラズマによって、基板温度２００℃で形成したＳｉＮ膜などを用いることが好ましい。
次に図８（ｆ）に示すように、ハードマスク膜６１２、第３の電極６１１、イオンバリア層６１０、イオン伝導層６０９、第１の電極６０７、第２の電極６０８を含むバリア絶縁膜６０３上に保護絶縁膜６１４（例えば、ＳｉＮ膜、３０ｎｍ）を堆積する。工程６において、保護絶縁膜６１４は、プラズマＣＶＤ法によって形成することができるが、成膜前には反応室内で減圧化に維持する必要があり、このときイオン伝導層６０９がアモルファスから結晶状態に相変化する可能性がある。それらを抑制するためには、保護絶縁膜６１４の成膜温度を２５０℃以下とすることが好ましい。さらに、成膜前に減圧化で成膜ガスに曝されるため、還元性のガスを用いないことが好ましい。例えば、ＳｉＨ４／Ｎ２の混合ガスを高密度プラズマによって、基板温度２００℃で形成したＳｉＮ膜などを用いることが好ましい。
（工程７）
次に図９（ｇ）に移り、保護絶縁膜６１４上に、層間絶縁膜６１５（例えば、ＳｉＯ２）、層間絶縁膜６１６（例えば、比誘電率の低いＳｉＯＣ）、層間絶縁膜６１７（例えばＳｉＯ２）をこの順に堆積し、その後、プラグ６１８、６１９、６２０用の下穴および配線６２１、６２２、６２３用の配線溝をドライエッチングによって形成し、銅デュアルダマシン配線プロセスを用いて、当該配線溝及び当該下穴内にバリアメタル６２４、６２５、６２６（例えば、ＴａＮ／Ｔａ）を介して配線６２１、６２２、６２３（例えば、Ｃｕ）及びプラグ６１８、６１９、６２０（例えば、Ｃｕ）を同時に形成し、その後、配線６２１、６２２、６２３を含む層間絶縁膜６１７上にバリア絶縁膜６２７（例えば、ＳｉＮ膜）を堆積する。工程７において、配線６２１、６２２、６２３およびプラグ６１８、６１９、６２０の形成は、例えば、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によってバリアメタル６２４、６２５、６２６（例えば、ＴａＮ／Ｔａの積層膜）を形成し、ＰＶＤ法によるＣｕシードの形成後、電解めっき法によって銅を配線溝内に埋設し、２００℃以上の温度で熱処理処理後、ＣＭＰ法によって配線溝内以外の余剰の銅を除去することで形成することができる。このような一連の銅配線の形成方法は、当該技術分野における一般的な手法を用いることができる。
次に図９（ｇ）に移り、保護絶縁膜６１４上に、層間絶縁膜６１５（例えば、ＳｉＯ２）、層間絶縁膜６１６（例えば、比誘電率の低いＳｉＯＣ）、層間絶縁膜６１７（例えばＳｉＯ２）をこの順に堆積し、その後、プラグ６１８、６１９、６２０用の下穴および配線６２１、６２２、６２３用の配線溝をドライエッチングによって形成し、銅デュアルダマシン配線プロセスを用いて、当該配線溝及び当該下穴内にバリアメタル６２４、６２５、６２６（例えば、ＴａＮ／Ｔａ）を介して配線６２１、６２２、６２３（例えば、Ｃｕ）及びプラグ６１８、６１９、６２０（例えば、Ｃｕ）を同時に形成し、その後、配線６２１、６２２、６２３を含む層間絶縁膜６１７上にバリア絶縁膜６２７（例えば、ＳｉＮ膜）を堆積する。工程７において、配線６２１、６２２、６２３およびプラグ６１８、６１９、６２０の形成は、例えば、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によってバリアメタル６２４、６２５、６２６（例えば、ＴａＮ／Ｔａの積層膜）を形成し、ＰＶＤ法によるＣｕシードの形成後、電解めっき法によって銅を配線溝内に埋設し、２００℃以上の温度で熱処理処理後、ＣＭＰ法によって配線溝内以外の余剰の銅を除去することで形成することができる。このような一連の銅配線の形成方法は、当該技術分野における一般的な手法を用いることができる。
ここで、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法とは、多層配線形成プロセス中に生じるウエハ表面の凹凸を、研磨液をウエハ表面に流しながら回転させた研磨パッドに接触させて研磨することによって平坦化する方法である。溝に埋め込まれた余剰の銅を研磨することによって埋め込み配線（ダマシン配線）を形成したり、層間絶縁膜を研磨することで平坦化を行う。
工程７では、バリアメタル６２４、６２５、６２６と第３の電極６１１、第１の電極６０７、第２の電極６０８の上層を同一材料とすることでプラグ６１８、６１９、６２０と第３の電極６１１、第１の電極６０７、第２の電極６０８の上層の間の接触抵抗を低減し、素子性能を向上（オン時の３端子スイッチの抵抗を低減）させることができるようになる。また、工程７において、層間絶縁膜６１５、６１６、６１７はプラズマＣＶＤ法で形成することができる。また、工程７において、３端子スイッチによって形成される段差を解消するため、層間絶縁膜６１５を厚く堆積し、ＣＭＰによって層間絶縁膜６１５を削り込んで平坦化し、層間絶縁膜６１５を所望の膜厚としてもよい。工程７ではプラグ６１８、６１９、６２０の下穴を形成する際、第３の電極６１１、第１の電極６０７、第２の電極６０８の上層に到達しており、第３の電極６１１、第１の電極６０７、第２の電極６０８の上層の材料がエッチングストッパ材料として機能する。プラグ６１８、６１９、６２０用の下穴および配線６２１、６２２、６２３用の配線溝のドライエッチングには、フルオロカーボン系のガスを用いることができる。
（実施例３）
本発明の実施例３に係る４端子スイッチの構成について説明する。図１０は本発明の実施例３に係る４端子スイッチの構成を示す断面模式図である。
本発明の実施例３に係る４端子スイッチの構成について説明する。図１０は本発明の実施例３に係る４端子スイッチの構成を示す断面模式図である。
図１０に示すように、４端子スイッチは、第３の電極７３と、第３の電極７３に接して設けられた第１イオンバリア層７６と、第１イオンバリア層７６とイオン伝導層７５に接した第１の電極７１および第２の電極７２と、イオン伝導層７５と、第２イオンバリア層７７と、第４の電極７４と、を有する。イオン伝導層７５には第１イオンバリア層７６とは逆側に第２イオンバリア層７７が接している。さらに第４の電極７４が第２イオンバリア層７７に接している。第１の電極７１、第２の電極７２、第３の電極７３、および、第４の電極７４は金属イオンを供給しない金属で形成される。また、イオン伝導層７５は金属７８のイオンが伝導するための媒体となり、イオン伝導層７５は予め金属７８を含んでいる。
第１の電極７１、第２の電極７２、第３の電極７３、および、第４の電極７４はＴａ、Ｔｉ、Ｗ、Ｒｕ、Ｐｔ、Ｎｉ、ＴａＮ、ＴｉＮが適しており、これらの積層でも良い。特にＲｕが好ましい。これらの金属はスパッタ法、レーザーアブレーション法、プラズマＣＶＤ法を用いて形成する。第１の電極７１、第２の電極７２の間の距離は０．２μｍ以下にするのが望ましい。また、第３の電極７３は第１の電極７１、第２の電極７２の間の離間距離と同程度の幅とし、第１イオンバリア層７６を介して、第１の電極７１、第２の電極７２の間の部分に接するように配置することが望ましい。
イオン伝導層７５はスパッタ法、レーザーアブレーション法、プラズマＣＶＤ法を用いて形成することができる。イオン伝導層７５の材料としては、金属７８のイオンの伝導度の大きく、かつ、ＬＳＩ生産ラインにおいて加工可能な材料を選択することが好ましい。金属７８は銅（以降はＣｕ）が望ましい。
イオン伝導層７５の材料の候補の一つはカルコゲナイドのＧｅＳｂＴｅで、相変化素子の材料としても使用される。予め金属７８を含んだＧｅＳｂＴｅを形成するには、例えば金属７８とＧｅＳｂＴｅの焼結ターゲットを用いてスパッタ成膜する方法がある。詳細には、金属７８が１ａｔ％〜１０ａｔ％程度含まれたＧｅ２Ｓｂ２Ｔｅ５ターゲットを用いて成膜を行う。
イオン伝導層７５のもう一つの材料候補は、シリコン、酸素、炭素、水素を含むＳＩＯＣＨ系イオン伝導層であり、プラズマＣＶＤによって形成することができる。環状有機シロキサンの原料とキャリアガスであるヘリウムを反応室内に流入し、両者の供給が安定化し、反応室の圧力が一定になったところでＲＦ電力の印加を開始する。例えば原料の供給量は１０〜２００ｓｃｃｍ、ヘリウムの供給は原料気化器経由で５００ｓｃｃｍ、別ラインで反応室に直接５００ｓｃｃｍ供給する。金属７８は、イオン伝導層７５形成後に熱拡散もしくはイオン注入によりイオン伝導層７５中に金属７８を含有させることができる。
第１イオンバリア層７６および第２イオンバリア層７７は、金属７８のイオンを透過させない窒化物の絶縁膜を用いる。候補としては、窒化シリコン（以後はＳｉＮ）、炭窒化シリコン（以降はＳｉＣＮ）、酸窒化シリコン（以降はＳｉＯＮ）であり、プラズマＣＶＤ法で形成する。
本実施例３の４端子スイッチの駆動方法を図１１に従って説明する。まず第４の電極８４を接地して、第３の電極８３に負電圧を印加する。この際、第１の電極８１と第２の電極８２にも負電圧を印加するが、この電圧の絶対値は第３の電極８３に印加される電圧の絶対値よりも低いものとする。この結果、イオン伝導層８５中の金属８８がイオン化し、第１の電極８１および第２の電極８２側にマイグレーションする。マイグレーションした金属イオンは第３の電極８３に接した第１イオンバリア層８６に接した時、第１イオンバリア層８６を流れるリーク電流によって電子を受け取り、電気化学反応によって第１の電極８１と第２の電極８２の間を埋めるように金属架橋８９が析出する。これによってオン状態となる。この際、第３の電極８３、第４の電極８４、第１の電極８１および第２の電極８２間には金属架橋８９が形成する際に必要なイオン電流と、イオン伝導層８５のリーク電流のみとなる。
一方、第４の電極８４を接地して、第３の電極８３、第１の電極８１、第２の電極８２に正電圧を印加すると、金属架橋８９の溶解反応が進行し、金属架橋８９は金属８８のイオンとなって、イオン伝導層８５中に分散する。これによって、第１の電極８１と第２の電極８２の間が切断され、オフ状態に遷移する。この際、ソース電流８１と第２の電極８２に印加する電圧の絶対値は第３の電極８３に印加する電圧の絶対値と同じ電圧でも、低い電圧でも良い。
オフに遷移時において、第３の電極８３、第１の電極８１および第２の電極８２にさらに正電圧を印加し、第１イオンバリア層８７とイオン伝導層８５の界面で金属を析出させても良い。この場合、第１イオンバリア層８７に流れるリーク電流によって金属８８のイオンが電子を受け取って析出反応を進行させる。
（製造例３）
実施例３の４端子スイッチング素子の製造方法の一例について説明する。図１２〜１４に沿ってこの４端子スイッチング素子の製造工程について述べる。
実施例３の４端子スイッチング素子の製造方法の一例について説明する。図１２〜１４に沿ってこの４端子スイッチング素子の製造工程について述べる。
（工程１）
図１２（ａ）の工程１に示すように、シリコン基板９８の表面に層間絶縁膜１００として膜厚５０ｎｍのＳｉＯ２を成膜し、フォトリソグラフィ法及びドライエッチング法で加工して、高さ５０ｎｍ、幅０．１μｍ、奥行き１μｍの溝を形成する。そこにＴａを２００ｎｍ程度スパッタ成膜し、ＣＭＰ法によって削り、第３の電極９３とする。層間絶縁膜１００の上面と第３の電極９３の上面が揃うようにする。
図１２（ａ）の工程１に示すように、シリコン基板９８の表面に層間絶縁膜１００として膜厚５０ｎｍのＳｉＯ２を成膜し、フォトリソグラフィ法及びドライエッチング法で加工して、高さ５０ｎｍ、幅０．１μｍ、奥行き１μｍの溝を形成する。そこにＴａを２００ｎｍ程度スパッタ成膜し、ＣＭＰ法によって削り、第３の電極９３とする。層間絶縁膜１００の上面と第３の電極９３の上面が揃うようにする。
（工程２）
次に図１２（ｂ）に示すように、第３の電極９３および層間絶縁膜１００上に第１イオンバリア層９６として１０ｎｍ以下のＳｉＮをＣＶＤ法で成膜し、さらに１０ｎｍのＲｕと２０ｎｍのＴａをこの順でスパッタ法で積層（Ｒｕ＋Ｔａ）する。その上にハードマスク１０１として３０ｎｍの酸化シリコン（以降はＳｉＯ２）を成膜する。
次に図１２（ｂ）に示すように、第３の電極９３および層間絶縁膜１００上に第１イオンバリア層９６として１０ｎｍ以下のＳｉＮをＣＶＤ法で成膜し、さらに１０ｎｍのＲｕと２０ｎｍのＴａをこの順でスパッタ法で積層（Ｒｕ＋Ｔａ）する。その上にハードマスク１０１として３０ｎｍの酸化シリコン（以降はＳｉＯ２）を成膜する。
（工程３）
次に図１２（ｃ）に示すように、ハードマスク１０１をフォトリソグラフィ法及びドライエッチング法で加工する。ドライエッチングの際は、エッチングガスとして四フッ化メタン（以降はＣＦ４）を用いる。ドライエッチング後は酸素プラズマでアッシング処理を行い、フォトリソグラフィで使用したレジストを除去する。
次に図１２（ｃ）に示すように、ハードマスク１０１をフォトリソグラフィ法及びドライエッチング法で加工する。ドライエッチングの際は、エッチングガスとして四フッ化メタン（以降はＣＦ４）を用いる。ドライエッチング後は酸素プラズマでアッシング処理を行い、フォトリソグラフィで使用したレジストを除去する。
（工程４）
図１３（ｄ）に移り、ハードマスク１０１をマスクとして、ＲｕとＴａの積層（Ｒｕ＋Ｔａ）をドライエッチングで加工し、第１の電極９１と第２の電極９２を得る。ドライエッチングの際は、エッチングガスとしてＴａに対しては塩素（以降はＣｌ２）を用い、Ｒｕに対しては酸素とＣｌ２を用いる。
図１３（ｄ）に移り、ハードマスク１０１をマスクとして、ＲｕとＴａの積層（Ｒｕ＋Ｔａ）をドライエッチングで加工し、第１の電極９１と第２の電極９２を得る。ドライエッチングの際は、エッチングガスとしてＴａに対しては塩素（以降はＣｌ２）を用い、Ｒｕに対しては酸素とＣｌ２を用いる。
（工程５）
次に図１３（ｅ）に示すように、イオン伝導層９５、第２イオンバリア層９７としてＳｉＮ、第４の電極９４としてＲｕとＴａの積層、ハードマスク１０２としてＳｉＯ２を順に成膜する。イオン伝導層９５は金属９９を予め含んだＧｅＳｂＴｅの焼結ターゲットを用い、スパッタ法により３０ｎｍ堆積する。金属９９としてはＣｕを使用する。詳細には、Ｃｕが１ａｔ％〜１０ａｔ％程度含まれたＧｅ２Ｓｂ２Ｔｅ５ターゲットを用いて成膜を行う。第２イオンバリア層９７はプラズマＣＶＤ法によりＳｉＮを１０ｎｍ以下の膜厚で形成する。その上に１０ｎｍのＲｕと２０ｎｍのＴａをスパッタ法で積層し、さらにハードマスク１０２として３０ｎｍのＳｉＯ２を成膜する。
次に図１３（ｅ）に示すように、イオン伝導層９５、第２イオンバリア層９７としてＳｉＮ、第４の電極９４としてＲｕとＴａの積層、ハードマスク１０２としてＳｉＯ２を順に成膜する。イオン伝導層９５は金属９９を予め含んだＧｅＳｂＴｅの焼結ターゲットを用い、スパッタ法により３０ｎｍ堆積する。金属９９としてはＣｕを使用する。詳細には、Ｃｕが１ａｔ％〜１０ａｔ％程度含まれたＧｅ２Ｓｂ２Ｔｅ５ターゲットを用いて成膜を行う。第２イオンバリア層９７はプラズマＣＶＤ法によりＳｉＮを１０ｎｍ以下の膜厚で形成する。その上に１０ｎｍのＲｕと２０ｎｍのＴａをスパッタ法で積層し、さらにハードマスク１０２として３０ｎｍのＳｉＯ２を成膜する。
（工程６）
次に図１３（ｆ）に示すように、ハードマスク１０２をフォトリソグラフィ法及びドライエッチング法で加工する。ドライエッチングの際は、エッチングガスとして四フッ化メタン（以降はＣＦ４）を用いる。ドライエッチング後は酸素プラズマでアッシング処理を行い、フォトリソグラフィで使用したレジストを除去する。
次に図１３（ｆ）に示すように、ハードマスク１０２をフォトリソグラフィ法及びドライエッチング法で加工する。ドライエッチングの際は、エッチングガスとして四フッ化メタン（以降はＣＦ４）を用いる。ドライエッチング後は酸素プラズマでアッシング処理を行い、フォトリソグラフィで使用したレジストを除去する。
（工程７）
次に図１４（ｇ）に示すように、ハードマスク１０２をマスクとして、第４の電極９４、第２イオンバリア層９７、イオン伝導層９５をドライエッチングで加工する。ドライエッチングの際は、エッチングガスとしてＴａに対してはＣｌ２、Ｒｕに対しては酸素とＣｌ２、第２イオンバリア層９７とイオン伝導層９５に対してはＣＦ４を用いる。
次に図１４（ｇ）に示すように、ハードマスク１０２をマスクとして、第４の電極９４、第２イオンバリア層９７、イオン伝導層９５をドライエッチングで加工する。ドライエッチングの際は、エッチングガスとしてＴａに対してはＣｌ２、Ｒｕに対しては酸素とＣｌ２、第２イオンバリア層９７とイオン伝導層９５に対してはＣＦ４を用いる。
（実施例４）
実施例３における４端子スイッチを多層配線層内部に形成した半導体装置例について、図１５を用いて説明する。
実施例３における４端子スイッチを多層配線層内部に形成した半導体装置例について、図１５を用いて説明する。
多層配線の内部に４端子スイッチ１０２４を有する半導体装置であって、第３の電極１００８とイオン伝導層１００６の間に第１イオンバリア膜１００３、および第４の電極１０３０とイオン伝導層１００６の間に第２イオンバリア膜１００７が介在した構成となっており、多層配線層は第４の電極１０３０と電気的に接続されたプラグ１０１７、および第１の電極１００４と接続されたプラグ１０１４、第２の電極１００５に接続されたプラグ１０２０、および第３の電極１００８に接続された第１配線１０２５を備え、イオン伝導層１００６は第１の電極１００４および第２の電極１００５のそれぞれ一部に接している。また、プラグ１０１４、１０１７、１０２０はそれぞれ配線１０１６、１０１９、１０２２に接続している。
多層配線層は、半導体基板１００１上にて、層間絶縁膜１０２７、バリア絶縁膜１０２８、層間絶縁膜１０２９、バリア絶縁膜１００２、保護絶縁膜１０１０、層間絶縁膜１０１１、層間絶縁膜１０１２、層間絶縁膜１０１３、及びバリア絶縁膜１０２３の順に積層した絶縁積層体を有する。多層配線層においては、層間絶縁膜１０２９及びバリア絶縁膜１０２８に形成された配線溝にバリアメタル１０２６を介して第１配線１０２５が埋め込まれている。
多層配線層においては、層間絶縁膜１０１３及び層間絶縁膜１０１２に形成された配線溝に第２配線１０１６、１０１９、１０２２が埋め込まれている。層間絶縁膜１０１１、保護絶縁膜１０１０、及びハードマスク膜１００９に形成された下穴にプラグ１０１４、１０１７、１０２０が埋め込まれている。第２配線１０１６、１０１９、１０２２とプラグ１０１４、１０１７、１０２０がそれぞれ一体となっている。第２配線１０１６、１０１９、１０２２およびプラグ１０１４、１０１７、１０２０の側面及び底面がバリアメタル１０１５、１０１８、１０２１によって覆われている。
多層配線層においては、バリア絶縁膜１００２に形成された開口部内に第３の電極１００８が埋め込まれている。第３の電極１００８の上面はバリア絶縁膜１００２の上面と高さが揃っている。その上に第１イオンバリア膜１００３を介して、加工された第１の電極１００４および第２の電極１００５がある。その上に、イオン伝導層１００６、第２イオンバリア層１００７、第４の電極１０３０の順に積層した構造が形成されている。第４の電極１０３０上にハードマスク膜１００９が形成されている。第１の電極１００４、第２の電極１００５、イオン伝導層１００６、第２イオンバリア層１００７、第４の電極１０３０、及びハードマスク膜１００９の積層体の上面及び側面が保護絶縁膜１０１０で覆われている。
４端子スイッチ１０２４は、抵抗変化型不揮発素子であり、例えば、イオン伝導体中における金属イオン移動と電気化学反応とを利用したスイッチング素子とすることができる。４端子スイッチ１０２４は、第１の電極１００４、第２の電極１００５と第２イオンバリア層１００３、第２イオンバリア層１００７がイオン伝導層１００６に接しており、第４の電極１０３０が第２イオンバリア層１００７に接した構成となっている。
４端子スイッチ１０２４においては、第３の電極１００８が第１配線１０２５と電気的に接続されている。さらに、バリア絶縁膜１００２上に形成された第１の電極１００４と第２の電極１００５がバリアメタル１０１５、１０２１を介してそれぞれ、プラグ１０１４、１０２４に電気的に接続されている。また、第４の電極１０３０はバリアメタル１０１８を介してプラグ１０１７に電気的に接続されている。
４端子スイッチ１０２４は、電圧の印加、あるいは電流を流すことでオン／オフの制御を行い、例えば、イオン伝導層１００６中にある金属の電界拡散を利用してオン／オフの制御を行う。第１の電極１００４、第２の電極１００５、第４の電極１０３０は２層構造となっており、プラグ１０１４、１０１７、１０２０に接する面はバリアメタル１０１５、１０１８、１０２１と同じ材料を用いる。このようにすることで、プラグ１０１４、１０１７、１０２０のバリアメタル１０１５、１０１８、１０２１と４端子スイッチ１０２４の第１の電極１００４、第２の電極１００５、第４の電極１０３０とが一体化し、接触抵抗を低減し、かつ、密着性の向上による信頼性の向上を実現することができる。
半導体基板１００１は、半導体素子が形成された基板である。半導体基板１００１には、例えば、シリコン基板、単結晶基板、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）基板、液晶製造用基板等の基板を用いることができる。
層間絶縁膜１０２７は、半導体基板１００１上に形成された絶縁膜である。層間絶縁膜１０２７には、例えば、ＳｉＯ２、シリコン酸化膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）等を用いることができる。層間絶縁膜１０２７は、複数の絶縁膜を積層したものであってもよい。
バリア絶縁膜１０２８は、層間絶縁膜１０２７、１０２９間に介在したバリア性を有する絶縁膜である。バリア絶縁膜１０２８には、例えば、ＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜等を用いることができる。バリア絶縁膜１０２８には、第１配線１０２５を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル１０２６を介して第１配線１０２５が埋め込まれている。バリア絶縁膜１０２８は、配線溝のエッチング条件の選択によっては削除することもできる。
層間絶縁膜１０２９は、バリア絶縁膜１０２８上に形成された絶縁膜である。層間絶縁膜１０２９には、例えば、ＳｉＯ２、シリコン酸化膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）等を用いることができる。層間絶縁膜１０２９は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜１０２９には、第１配線１０２５を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル１０２６を介して第１配線１０２５が埋め込まれている。
第１配線１０２５は、層間絶縁膜１０２９及びバリア絶縁膜１０２８に形成された配線溝にバリアメタル１０２６を介して埋め込まれた配線である。第１配線１０２５は、４端子スイッチ１０２４のゲート１００８と直接接している。第１配線１０２５は、Ａｌと合金化されていてもよい。
バリアメタル１０２６は、第１配線１０２５に係る金属が層間絶縁膜１０２９や下層へ拡散することを防止するために、配線の側面乃至底面を被覆する、バリア性を有する導電性膜である。バリアメタル１０２６には、例えば、第１配線１０２５がＣｕを主成分とする金属元素からなる場合には、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。
バリア絶縁膜１００２は、第１配線１０２５を含む層間絶縁膜１０２９上に形成され、第１配線１０２５に係る金属（例えば、Ｃｕ）の酸化を防いだり、層間絶縁膜１０２９中への第１配線１０２５に係る金属の拡散を防ぐ役割を有する。バリア絶縁膜１００２には、例えば、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＮ膜、及びそれらの積層構造等を用いることができる。バリア絶縁膜１００２は、保護絶縁膜１０１０及びハードマスク膜１００９と同一材料であることが好ましい。
バリア絶縁膜１００２は、第１配線１０２５上にて開口部を有する。バリア絶縁膜１００２の開口部においては、第１配線１０２５と第３の電極１００８が接している。バリア絶縁膜１００２の開口部は、第１配線１０２５の領域内に形成されている。このようにすることで、凹凸の小さい第１配線１０２５の表面上に４端子スイッチ１０２４を形成することができるようになる。バリア絶縁膜１００２の開口部の壁面は、第１配線１０２５から離れるにしたがい広くなったテーパ面となっている。バリア絶縁膜１００２の開口部のテーパ面は、第１配線１０２５の上面に対し８５°以下に設定されている。
第３の電極１００８はバリア絶縁膜１００２の開口部に埋め込まれた金属で形成されており、埋め込まれた金属の上面はバリア絶縁膜１００２の上面と揃っている。これによって、その上に第１イオンバリア層１００３が凹凸無く形成できる。
第１イオンバリア層１００３はイオン伝導層１００６内の金属、例えばＣｕを透過せず、Ｃｕが第３の電極１００８に接しないようにする絶縁膜で、例えばＳｉＮやＳｉＣＮを用いることができる。
第１の電極１００４および第２の電極１００５は、４端子スイッチ１０２４において信号を伝達する電極であり、イオン伝導層１００６と直接接している。第１の電極１００４および第２の電極１００５は、異なる金属の２層で構成される。第１イオンバリア層１００３およびイオン伝導層１００６に接する下層はイオン化しにくく、イオン伝導層１００６において拡散、イオン伝導しにくい金属が用いられる。第１の電極１００４および第２の電極１００５の下層には、例えば、Ｐｔ、Ｒｕ等を用いることができる。また、第１の電極１００４および第２の電極１００５の上層は、保護絶縁膜１０１０およびイオン伝導層１００６に接する。第１の電極１００４および第２の電極１００５の上層は、下層を保護する役割を有する。すなわち、上層が下層を保護することで、プロセス中の下層へのダメージを抑制し、４端子スイッチ１０２４のスイッチング特性を維持することができる。第１の電極１００４および第２の電極１００５の上層には、例えば、Ｔａ、Ｔｉ、Ｗ、Ａｌあるいはそれらの窒化物等を用いることができる。第１の電極１００４および第２の電極１００５の上層の材料は、バリアメタル１０１５、１０２１と同一材料であることが好ましい。第１の電極１００４および第２の電極１００５の上層は、バリアメタル１０１５、１０２１を介してプラグ１０１４、１０２０と電気的に接続されている。
イオン伝導層１００６は、金属イオンが電界で移動可能な膜であり、移動する金属を予め含んでいる。イオン伝導層１００６は、イオン伝導層が含む金属の作用（拡散、イオン伝導など）により抵抗が変化する材料を用いることができる。４端子スイッチ１００６の抵抗変化を金属イオンの析出によって行う場合には、イオン伝導層１００６には、イオン伝導可能な膜が用いられ、例えば、Ｃｕを含むＧｅＳｂＴｅ膜を用いる。
第１イオンバリア層１００７はイオン伝導層１００６内の金属、例えばＣｕを透過せず、Ｃｕが第４の電極１０３０に接しないようにする絶縁膜で、例えばＳｉＮやＳｉＣＮを用いることができる。
第４の電極１０３０の下層は、第１イオンバリア層１００７と直接接している。第４の電極１０３０の下層には、イオン化しにくく、イオン伝導層１００６において拡散、イオン伝導しにくい金属が用いられる。第４の電極１０３０の下層には、例えば、Ｐｔ、Ｒｕ等を用いることができる。
第４の電極１０３０の上層は、第４の電極１０３０の下層上に形成されている。第４の電極１０３０の上層は、第４の電極１０３０の下層を保護する役割を有する。すなわち、第４の電極１０３０の上層が第４の電極１０３０の下層を保護することで、プロセス中の第４の電極１０３０の下層へのダメージを抑制し、４端子スイッチ１０２４のスイッチング特性を維持することができる。第４の電極１０３０の上層には、例えば、Ｔａ、Ｔｉ、Ｗ、Ａｌあるいはそれらの窒化物等を用いることができる。第４の電極１０３０の上層は、バリアメタル１０１８と同一材料であることが好ましい。第４の電極１０３０の上層は、バリアメタル１０１８を介してプラグ１０１７と電気的に接続されている。
ハードマスク膜１００９は、第２イオンバリア層１００７、第４の電極１０３０およびイオン伝導層１００６をエッチングする際のハードマスクとなる膜である。ハードマスク膜１００９には、例えば、ＳｉＮ膜等を用いることができる。ハードマスク膜１００９は、保護絶縁膜１０１０、およびバリア絶縁膜１００２と同一材料であることが好ましい。すなわち、４端子スイッチ１０２４の周囲を全て同一材料で囲むことで材料界面が一体化され、外部からの水分などの浸入を防ぐとともに、４端子スイッチ１０２４自身からの脱離を防ぐことができるようになる。
保護絶縁膜１０１０は、４端子スイッチ１０２４にダメージを与えることなく、さらにイオン伝導層１００６に含まれる酸素および金属の脱離、拡散を防ぐ機能を有する絶縁膜である。保護絶縁膜１０１０には、例えば、ＳｉＮ膜、ＳｉＣＮ膜等を用いることができる。保護絶縁膜１０１０は、ハードマスク膜１００９及びバリア絶縁膜１００２と同一材料であることが好ましい。同一材料である場合には、保護絶縁膜１０１０とバリア絶縁膜１００２及びハードマスク膜１００９とが一体化して、界面の密着性が向上し、４端子スイッチ１０２４をより保護することができるようになる。保護絶縁膜１０１０には、プラグ１０１４、１０１７、１０２０を埋め込むための下穴が形成されており、当該下穴にバリアメタル１０１５、１０１８、１０２１を介してプラグ１０１４、１０１７、１０２０が埋め込まれている。
層間絶縁膜１０１１は、保護絶縁膜１０１０上に形成された絶縁膜である。層間絶縁膜１０１１には、例えば、ＳｉＯ２、ＳｉＯＣ膜などを用いることができる。層間絶縁膜１０１１は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜１０１１は、層間絶縁膜１０２７および１０２９と同一材料としてもよい。層間絶縁膜１０１１には、プラグ１０１４、１０１７、１０２０を埋め込むための下穴が形成されており、当該下穴にバリアメタル１０１５、１０１８、１０２１を介してプラグ１０１４、１０１７、１０２０が埋め込まれている。
層間絶縁膜１０１２は、層間絶縁膜１０１１と層間絶縁膜１０１３との間に介在した絶縁膜である。層間絶縁膜１０１２は、ＳｉＯ２よりも比誘電率の低い低誘電率膜（例えば、ポーラスＳｉＯＣ膜）を用い、配線間容量を低減する。層間絶縁膜１０１２には、例えば、ＳｉＣＨＯ膜等を用いることができる。 層間絶縁膜１０１２には、配線１０１６、１０１９、１０２２を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル１０１５、１０１８、１０２１を介して配線１０１６、１０１９、１０２２が埋め込まれている。
層間絶縁膜１０１３は、層間絶縁膜１０１２上に形成された絶縁膜である。層間絶縁膜１０１３には、例えば、ＳｉＯ２、ＳｉＯＣ膜、ＳｉＯ２よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）などを用いることができる。層間絶縁膜１０１３は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜１０１３は、層間絶縁膜１０１１と同一材料としてもよい。層間絶縁膜１０１３には、第２配線１０１６、１０１９、１０２２を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル１０１５、１０１８、１０２１を介して第２配線１０１６、１０１９、１０２２が埋め込まれている。
第２配線１０１６、１０１９、１０２２は、層間絶縁膜１０１３及び層間絶縁膜１０１２に形成された配線溝にバリアメタル１０１５、１０１８、１０２１を介して埋め込まれた配線である。第２配線１０１６、１０１９、１０２２は、プラグ１０１４、１０１７、１０２０と一体になっている。プラグ１０１４、１０１７、１０２０は、層間絶縁膜１０１１、保護絶縁膜１０１０、及びハードマスク膜１００９に形成された下穴にバリアメタル１０１５、１０１８、１０２１を介して埋め込まれている。プラグ１０１４、１０１７、１０２０は、バリアメタル１０１５、１０１８、１０２１を介して第１の電極１００４、第２の電極１００５、第４の電極１０３０と電気的に接続されている。第２配線１０１６、１０１９、１０２２及びプラグ１０１４、１０１７、１０２０には、例えば、Ｃｕを用いることができる。
バリアメタル１０１５、１０１８、１０２１は、第２配線１０１６、１０１９、１０２２（プラグ１０１４、１０１７、１０２０を含む）に係る金属が層間絶縁膜１０１３、１０１１や下層へ拡散することを防止するために、第２配線１０１６、１０１９、１０２２及びプラグ１０１４、１０１７、１０２０の側面乃至底面を被覆する、バリア性を有する導電性膜である。バリアメタル１０１５、１０１８、１０２１には、例えば、第２配線１０１６、１０１９、１０２２及びプラグ１０１４、１０１７、１０２０がＣｕを主成分とする金属元素からなる場合には、タンタル（以降はＴａ）、窒化タンタル（以降はＴａＮ）、窒化チタン（以降はＴｉＮ）、炭窒化タングステン（以降はＷＣＮ）のような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。バリアメタル１０１５、１０１８、１０２１は、第１の電極１００４、第２の電極１００５、第４の電極１０３０の上層と同一材料であることが好ましい。例えば、バリアメタル１０１５、１０１８、１０２１がＴａＮ（下層）／Ｔａ（上層）の積層構造である場合には、下層材料であるＴａＮを第１の電極１００４、第２の電極１００５、第４の電極１０３０の上層に用いることが好ましい。あるいは、バリアメタル１０１５、１０１８、１０２１がＴｉ（下層）／Ｒｕ（上層）である場合は、下層材料であるＴｉを第１の電極１００４、第２の電極１００５、第４の電極１０３０の上層に用いることが好ましい。
バリア絶縁膜１０２３は、第２配線１０１６、１０１９、１０２２を含む層間絶縁膜１０１３上に形成され、第２配線１０１６、１０１９、１０２２に係る金属（例えば、Ｃｕ）の酸化を防いだり、上層への第２配線１０１６、１０１９、１０２２に係る金属の拡散を防ぐ役割を有する絶縁膜である。バリア絶縁膜１０２３には、例えば、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＮ膜、及びそれらの積層構造等を用いることができる。
（製造例４）
次に、本発明の実施例４に係る半導体装置の製造方法について図面を用いて説明する。図１６〜２０は、本発明の実施例４に係る半導体装置の製造方法例を模式的に示した工程断面図である。
次に、本発明の実施例４に係る半導体装置の製造方法について図面を用いて説明する。図１６〜２０は、本発明の実施例４に係る半導体装置の製造方法例を模式的に示した工程断面図である。
（工程１）
まず図１６（ａ）に示すように、半導体基板１１０１（例えば、半導体素子が形成された基板）上に層間絶縁膜１１２７（例えば、ＳｉＯ２、膜厚３００ｎｍ）を堆積する。その後、層間絶縁膜１１２７にバリア絶縁膜１１２８（例えば、ＳｉＮ、膜厚５０ｎｍ）を堆積する。その後、バリア絶縁膜１１２８上に層間絶縁膜１１２９（例えば、ＳｉＯ２、膜厚３００ｎｍ）を堆積する。その後、リソグラフィ法（フォトレジスト形成、ドライエッチング、フォトレジスト除去を含む）を用いて、層間絶縁膜１１２９及びバリア絶縁膜１１２８に配線溝を形成する。その後、当該配線溝にバリアメタル１１２６（例えば、ＴａＮ／Ｔａ、膜厚５ｎｍ／５ｎｍ）を介して第１配線１１２５（例えば、Ｃｕ）を埋め込む。層間絶縁膜１１２７、１１２９は、プラズマＣＶＤ法によって形成することができる。第１配線１１２５は、例えば、ＰＶＤ法によってバリアメタル１１２６（例えば、ＴａＮ／Ｔａの積層膜）を形成し、ＰＶＤ法によるＣｕシードの形成後、電解めっき法によってＣｕを配線溝内に埋設し、２００℃以上の温度で熱処理処理後、ＣＭＰ法によって配線溝内以外の余剰の銅を除去することで形成することができる。このような一連の銅配線の形成方法は、当該技術分野における一般的な手法を用いることができる。ここで、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法とは、多層配線形成プロセス中に生じるウエハ表面の凹凸を、研磨液をウエハ表面に流しながら回転させた研磨パッドに接触させて研磨することによって平坦化する方法である。溝に埋め込まれた余剰の銅を研磨することによって埋め込み配線（ダマシン配線）を形成したり、層間絶縁膜を研磨することで平坦化を行う。
まず図１６（ａ）に示すように、半導体基板１１０１（例えば、半導体素子が形成された基板）上に層間絶縁膜１１２７（例えば、ＳｉＯ２、膜厚３００ｎｍ）を堆積する。その後、層間絶縁膜１１２７にバリア絶縁膜１１２８（例えば、ＳｉＮ、膜厚５０ｎｍ）を堆積する。その後、バリア絶縁膜１１２８上に層間絶縁膜１１２９（例えば、ＳｉＯ２、膜厚３００ｎｍ）を堆積する。その後、リソグラフィ法（フォトレジスト形成、ドライエッチング、フォトレジスト除去を含む）を用いて、層間絶縁膜１１２９及びバリア絶縁膜１１２８に配線溝を形成する。その後、当該配線溝にバリアメタル１１２６（例えば、ＴａＮ／Ｔａ、膜厚５ｎｍ／５ｎｍ）を介して第１配線１１２５（例えば、Ｃｕ）を埋め込む。層間絶縁膜１１２７、１１２９は、プラズマＣＶＤ法によって形成することができる。第１配線１１２５は、例えば、ＰＶＤ法によってバリアメタル１１２６（例えば、ＴａＮ／Ｔａの積層膜）を形成し、ＰＶＤ法によるＣｕシードの形成後、電解めっき法によってＣｕを配線溝内に埋設し、２００℃以上の温度で熱処理処理後、ＣＭＰ法によって配線溝内以外の余剰の銅を除去することで形成することができる。このような一連の銅配線の形成方法は、当該技術分野における一般的な手法を用いることができる。ここで、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法とは、多層配線形成プロセス中に生じるウエハ表面の凹凸を、研磨液をウエハ表面に流しながら回転させた研磨パッドに接触させて研磨することによって平坦化する方法である。溝に埋め込まれた余剰の銅を研磨することによって埋め込み配線（ダマシン配線）を形成したり、層間絶縁膜を研磨することで平坦化を行う。
（工程２）
次に図１６（ｂ）に示すように、第１配線１１２５を含む層間絶縁膜１１２９上にバリア絶縁膜１１０２（例えば、ＳｉＮ、膜厚５０ｎｍ）を形成する。ここで、バリア絶縁膜１１０２は、プラズマＣＶＤ法によって形成することができる。バリア絶縁膜１１０２の膜厚は、１０ｎｍ〜５０ｎｍ程度であることが好ましい。バリア絶縁膜１１０２上にハードマスク膜１１３１（例えば、ＳｉＯ２）を形成する。このとき、ハードマスク膜１１３１は、ドライエッチング加工におけるエッチング選択比を大きく保つ観点から、バリア絶縁膜１１０２とは異なる材料であることが好ましく、絶縁膜であっても導電膜であってもよい。ハードマスク膜１１３１には、例えば、ＳｉＯ２、ＳｉＮ、ＴｉＮ、Ｔｉ、Ｔａ、ＴａＮ等を用いることができ、ＳｉＮ／ＳｉＯ２の積層体を用いることができる。
次に図１６（ｂ）に示すように、第１配線１１２５を含む層間絶縁膜１１２９上にバリア絶縁膜１１０２（例えば、ＳｉＮ、膜厚５０ｎｍ）を形成する。ここで、バリア絶縁膜１１０２は、プラズマＣＶＤ法によって形成することができる。バリア絶縁膜１１０２の膜厚は、１０ｎｍ〜５０ｎｍ程度であることが好ましい。バリア絶縁膜１１０２上にハードマスク膜１１３１（例えば、ＳｉＯ２）を形成する。このとき、ハードマスク膜１１３１は、ドライエッチング加工におけるエッチング選択比を大きく保つ観点から、バリア絶縁膜１１０２とは異なる材料であることが好ましく、絶縁膜であっても導電膜であってもよい。ハードマスク膜１１３１には、例えば、ＳｉＯ２、ＳｉＮ、ＴｉＮ、Ｔｉ、Ｔａ、ＴａＮ等を用いることができ、ＳｉＮ／ＳｉＯ２の積層体を用いることができる。
（工程３）
次に図１６（ｃ）に示すように、ハードマスク膜１１３１上にフォトレジスト（図示せず）を用いて開口部をパターニングし、フォトレジストをマスクとしてドライエッチングすることによりハードマスク膜１１３１に開口部パターンを形成し、その後、酸素プラズマアッシング等によってフォトレジストを剥離する。このとき、ドライエッチングは必ずしもバリア絶縁膜１１０２の上面で停止している必要はなく、バリア絶縁膜１１０２の内部にまで到達していてもよい。
次に図１６（ｃ）に示すように、ハードマスク膜１１３１上にフォトレジスト（図示せず）を用いて開口部をパターニングし、フォトレジストをマスクとしてドライエッチングすることによりハードマスク膜１１３１に開口部パターンを形成し、その後、酸素プラズマアッシング等によってフォトレジストを剥離する。このとき、ドライエッチングは必ずしもバリア絶縁膜１１０２の上面で停止している必要はなく、バリア絶縁膜１１０２の内部にまで到達していてもよい。
（工程４）
次に図１７（ｄ）に示すように、ハードマスク膜１１３１をマスクとして、ハードマスク膜１１３１の開口部から露出するバリア絶縁膜１１０２をエッチバック（ドライエッチング）することにより、バリア絶縁膜１１０２に開口部を形成して、バリア絶縁膜１１０２の開口部から第１配線１１２５を露出させる。その後、アミン系の剥離液などで有機剥離処理を行うことで、第１配線１１２５の露出面に形成された酸化銅を除去するとともに、エッチバック時に発生したエッチング副生成物などを除去する。バリア絶縁膜１１０２のエッチバックでは、反応性ドライエッチングを用いることで、バリア絶縁膜１１０２の開口部の壁面をテーパ面とすることができる。反応性ドライエッチングでは、エッチングガスとしてフルオロカーボンを含むガスを用いることができる。ハードマスク膜１１３１は、エッチバック中に完全に除去されることが好ましいが、絶縁材料である場合にはそのまま残存してもよい。また、バリア絶縁膜１１０２の開口部の形状は円形とし、円の直径は３０ｎｍから５００ｎｍとすることができる。非反応性ガスを用いたＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ；高周波）エッチングによって、第１配線１１２５の表面の酸化物を除去する。非反応性ガスとしては、ヘリウムやアルゴンを用いることができる。
次に図１７（ｄ）に示すように、ハードマスク膜１１３１をマスクとして、ハードマスク膜１１３１の開口部から露出するバリア絶縁膜１１０２をエッチバック（ドライエッチング）することにより、バリア絶縁膜１１０２に開口部を形成して、バリア絶縁膜１１０２の開口部から第１配線１１２５を露出させる。その後、アミン系の剥離液などで有機剥離処理を行うことで、第１配線１１２５の露出面に形成された酸化銅を除去するとともに、エッチバック時に発生したエッチング副生成物などを除去する。バリア絶縁膜１１０２のエッチバックでは、反応性ドライエッチングを用いることで、バリア絶縁膜１１０２の開口部の壁面をテーパ面とすることができる。反応性ドライエッチングでは、エッチングガスとしてフルオロカーボンを含むガスを用いることができる。ハードマスク膜１１３１は、エッチバック中に完全に除去されることが好ましいが、絶縁材料である場合にはそのまま残存してもよい。また、バリア絶縁膜１１０２の開口部の形状は円形とし、円の直径は３０ｎｍから５００ｎｍとすることができる。非反応性ガスを用いたＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ；高周波）エッチングによって、第１配線１１２５の表面の酸化物を除去する。非反応性ガスとしては、ヘリウムやアルゴンを用いることができる。
（工程５）
次に図１７（ｅ）に示すように、バリア絶縁膜１１０２の開口部とバリア絶縁膜１１０２上に金属を堆積し、その後、金属がバリア絶縁膜１１０２と同じ高さになるように、ＣＭＰ法によって削り第３の電極１１０８とする。金属として例えば１００ｎｍのＴａを堆積する。第３の電極１１０８およびバリア絶縁膜１１０２上に第１イオンバリア膜１１０３を形成する。第１イオンバリア膜１１０３には例えば１０ｎｍ以下のＳｉＮもしくはＳｉＣＮを用いることができ、ＣＶＤ法で形成する。
次に図１７（ｅ）に示すように、バリア絶縁膜１１０２の開口部とバリア絶縁膜１１０２上に金属を堆積し、その後、金属がバリア絶縁膜１１０２と同じ高さになるように、ＣＭＰ法によって削り第３の電極１１０８とする。金属として例えば１００ｎｍのＴａを堆積する。第３の電極１１０８およびバリア絶縁膜１１０２上に第１イオンバリア膜１１０３を形成する。第１イオンバリア膜１１０３には例えば１０ｎｍ以下のＳｉＮもしくはＳｉＣＮを用いることができ、ＣＶＤ法で形成する。
（工程６）
次に図１７（ｆ）に示すように、第１イオンバリア絶縁膜１１０３上に金属積層膜１１３２（例えば、Ｒｕ１０ｎｍとＴａ１０ｎｍをこの順番で堆積する）を堆積する。さらに、ハードマスク膜１１３３（例えば、ＳｉＮ膜、膜厚３０ｎｍ）、およびハードマスク膜１１３４（例えば、ＳｉＯ２膜、膜厚２００ｎｍ）をこの順に積層する。工程６において、ハードマスク１１３３、１１３４は、プラズマＣＶＤ法によって形成することができる。また、工程６において、金属積層膜１１３２はスパッタ法によって形成することができる。さらに、ハードマスク１１３４をパターニングするためのフォトレジスト（図示せず）を形成し、その後、当該フォトレジストをマスクとして、ハードマスク１１３３が現れるまでハードマスク１１３４をドライエッチングし、その後、酸素プラズマアッシングと有機剥離を用いてフォトレジストを除去する。
次に図１７（ｆ）に示すように、第１イオンバリア絶縁膜１１０３上に金属積層膜１１３２（例えば、Ｒｕ１０ｎｍとＴａ１０ｎｍをこの順番で堆積する）を堆積する。さらに、ハードマスク膜１１３３（例えば、ＳｉＮ膜、膜厚３０ｎｍ）、およびハードマスク膜１１３４（例えば、ＳｉＯ２膜、膜厚２００ｎｍ）をこの順に積層する。工程６において、ハードマスク１１３３、１１３４は、プラズマＣＶＤ法によって形成することができる。また、工程６において、金属積層膜１１３２はスパッタ法によって形成することができる。さらに、ハードマスク１１３４をパターニングするためのフォトレジスト（図示せず）を形成し、その後、当該フォトレジストをマスクとして、ハードマスク１１３３が現れるまでハードマスク１１３４をドライエッチングし、その後、酸素プラズマアッシングと有機剥離を用いてフォトレジストを除去する。
（工程７）
次に図１８（ｇ）に示すように、ハードマスク１１３４をマスクとして、ハードマスク１１３３、金属積層膜１１３２を連続的にドライエッチングし、第１の電極１１０４および第２の電極１１０５を形成する。このとき、ハードマスク膜１１３３、１１３４は、エッチバック中に完全に除去されることが好ましいが、そのまま残存してもよい。工程７において、例えば、第１の電極１１０４および第２の電極１１０５の上層がＴａの場合にはＣｌ２系のＲＩＥで加工することができ、第１の電極１１０４および第２の電極１１０５の下層がＲｕの場合にはＣｌ２／Ｏ２の混合ガスでＲＩＥ加工することができる。このようなハードマスクＲＩＥ法を用いることで、第１の電極１１０４および第２の電極１１０５をレジスト除去のための酸素プラズマアッシングに曝すことなく加工をすることができる。また、加工後に酸素プラズマによって酸化処理する場合には、レジストの剥離時間に依存することなく酸化プラズマ処理を照射することができるようになる。
次に図１８（ｇ）に示すように、ハードマスク１１３４をマスクとして、ハードマスク１１３３、金属積層膜１１３２を連続的にドライエッチングし、第１の電極１１０４および第２の電極１１０５を形成する。このとき、ハードマスク膜１１３３、１１３４は、エッチバック中に完全に除去されることが好ましいが、そのまま残存してもよい。工程７において、例えば、第１の電極１１０４および第２の電極１１０５の上層がＴａの場合にはＣｌ２系のＲＩＥで加工することができ、第１の電極１１０４および第２の電極１１０５の下層がＲｕの場合にはＣｌ２／Ｏ２の混合ガスでＲＩＥ加工することができる。このようなハードマスクＲＩＥ法を用いることで、第１の電極１１０４および第２の電極１１０５をレジスト除去のための酸素プラズマアッシングに曝すことなく加工をすることができる。また、加工後に酸素プラズマによって酸化処理する場合には、レジストの剥離時間に依存することなく酸化プラズマ処理を照射することができるようになる。
（工程８）
次に図１８（ｈ）に示すように、第１の電極１１０４および第２の電極１１０５を含む第１イオンバリア膜１１０３上にイオン伝導層１００６としてＣｕが１ａｔ％〜１０ａｔ％程度含まれたＧｅ２Ｓｂ２Ｔｅ５を２０ｎｍをスパッタ法によって形成する。次に、イオン伝導層１１０６上に第１イオンバリア層１１０７としてＳｉＮもしくはＳｉＣＮを１０ｎｍ以下の膜厚で形成する。さらに第４の電極１１３０として１０ｎｍのＲｕと５０ｎｍのＴａをこの順にスパッタ法で形成する。第４の電極１１３０の上には、ハードマスク膜１１３５（例えば、ＳｉＮ膜、膜厚３０ｎｍ）、およびハードマスク膜１１３６（例えば、ＳｉＯ２膜、膜厚２００ｎｍ）をこの順に積層する。工程８において、第２イオンバリア層１１０７、ハードマスク１１３５、１１３６は、プラズマＣＶＤ法によって形成することができる。このとき、ハードマスク膜１１３５は、後述する保護絶縁膜１１１０、およびバリア絶縁膜１１０２と同一材料であることが好ましい。すなわち、４端子スイッチの周囲を全て同一材料で囲むこと材料界面を一体化し、外部からの水分などの浸入を防ぐとともに、抵抗変化素子自身からの脱離防ぐことができるようになる。また、ハードマスク膜１１３５は、プラズマＣＶＤ法によって形成することができるが、成膜前には反応室内で減圧化に維持する必要があり、このときイオン伝導層１１０６がアモルファスから結晶状態に相変化する可能性がある。それを抑制するためには、成膜温度を２５０℃以下、好ましくは２００℃以下とすることが好ましい。さらに、成膜前に減圧化で成膜ガスに曝されるため、還元性のガスを用いないことが好ましい。例えば、ＳｉＨ４／Ｎ２の混合ガスを高密度プラズマによって形成したＳｉＮ膜などを用いることが好ましい。
次に図１８（ｈ）に示すように、第１の電極１１０４および第２の電極１１０５を含む第１イオンバリア膜１１０３上にイオン伝導層１００６としてＣｕが１ａｔ％〜１０ａｔ％程度含まれたＧｅ２Ｓｂ２Ｔｅ５を２０ｎｍをスパッタ法によって形成する。次に、イオン伝導層１１０６上に第１イオンバリア層１１０７としてＳｉＮもしくはＳｉＣＮを１０ｎｍ以下の膜厚で形成する。さらに第４の電極１１３０として１０ｎｍのＲｕと５０ｎｍのＴａをこの順にスパッタ法で形成する。第４の電極１１３０の上には、ハードマスク膜１１３５（例えば、ＳｉＮ膜、膜厚３０ｎｍ）、およびハードマスク膜１１３６（例えば、ＳｉＯ２膜、膜厚２００ｎｍ）をこの順に積層する。工程８において、第２イオンバリア層１１０７、ハードマスク１１３５、１１３６は、プラズマＣＶＤ法によって形成することができる。このとき、ハードマスク膜１１３５は、後述する保護絶縁膜１１１０、およびバリア絶縁膜１１０２と同一材料であることが好ましい。すなわち、４端子スイッチの周囲を全て同一材料で囲むこと材料界面を一体化し、外部からの水分などの浸入を防ぐとともに、抵抗変化素子自身からの脱離防ぐことができるようになる。また、ハードマスク膜１１３５は、プラズマＣＶＤ法によって形成することができるが、成膜前には反応室内で減圧化に維持する必要があり、このときイオン伝導層１１０６がアモルファスから結晶状態に相変化する可能性がある。それを抑制するためには、成膜温度を２５０℃以下、好ましくは２００℃以下とすることが好ましい。さらに、成膜前に減圧化で成膜ガスに曝されるため、還元性のガスを用いないことが好ましい。例えば、ＳｉＨ４／Ｎ２の混合ガスを高密度プラズマによって形成したＳｉＮ膜などを用いることが好ましい。
（工程９）
次に図１９（ｉ）に示すように、ハードマスク膜１１３６上に４端子スイッチ部をパターニングするためのフォトレジスト（図示せず）を形成する。その後、当該フォトレジストをマスクとして、ハードマスク膜１１３５が現れるまでハードマスク膜１１３６をドライエッチングする。その後、酸素プラズマアッシングと有機剥離を用いてフォトレジストを除去する。
次に図１９（ｉ）に示すように、ハードマスク膜１１３６上に４端子スイッチ部をパターニングするためのフォトレジスト（図示せず）を形成する。その後、当該フォトレジストをマスクとして、ハードマスク膜１１３５が現れるまでハードマスク膜１１３６をドライエッチングする。その後、酸素プラズマアッシングと有機剥離を用いてフォトレジストを除去する。
（工程１０）
次に図１９（ｊ）に示すように、ハードマスク１１３６をマスクとして、ハードマスク１１３５、第４の電極１１３０、第２イオンバリア層１１０７、イオン伝導層１１０６を連続的にドライエッチングする。このとき、ハードマスク１１３６は、エッチバック中に完全に除去されることが好ましいが、そのまま残存してもよい。工程１０において、例えば、第４の電極１１３０の上層がＴａの場合にはＣｌ２系のＲＩＥで加工することができ、第４の電極１１３０の下層がＲｕの場合にはＣｌ２／Ｏ２の混合ガスでＲＩＥ加工することができる。イオンバリア層はフルオロカーボンのガスでＲＩＥ加工することができる。また、イオン伝導層１１０６のエッチングでは、下面の第１イオンバリア膜１１０３上でドライエッチングを停止させる必要がある。イオン伝導層１１０６がＧｅＳｂＴｅであり、の第１イオンバリア膜１１０３がＳｉＮ膜やＳｉＣＮ膜である場合には、ＣＦ４系、ＣＦ４／Ｃｌ２系、ＣＦ４／Ｃｌ２／Ａｒ系などの混合ガスでエッチング条件を調節することでＲＩＥ加工することができる。このようなハードマスクＲＩＥ法を用いることで、４端子スイッチ部をレジスト除去のための酸素プラズマアッシングに曝すことなく、イオン伝導層１１０６を加工をすることができる。また、加工後に酸素プラズマによって酸化処理する場合には、レジストの剥離時間に依存することなく酸化プラズマ処理を照射することができるようになる。
次に図１９（ｊ）に示すように、ハードマスク１１３６をマスクとして、ハードマスク１１３５、第４の電極１１３０、第２イオンバリア層１１０７、イオン伝導層１１０６を連続的にドライエッチングする。このとき、ハードマスク１１３６は、エッチバック中に完全に除去されることが好ましいが、そのまま残存してもよい。工程１０において、例えば、第４の電極１１３０の上層がＴａの場合にはＣｌ２系のＲＩＥで加工することができ、第４の電極１１３０の下層がＲｕの場合にはＣｌ２／Ｏ２の混合ガスでＲＩＥ加工することができる。イオンバリア層はフルオロカーボンのガスでＲＩＥ加工することができる。また、イオン伝導層１１０６のエッチングでは、下面の第１イオンバリア膜１１０３上でドライエッチングを停止させる必要がある。イオン伝導層１１０６がＧｅＳｂＴｅであり、の第１イオンバリア膜１１０３がＳｉＮ膜やＳｉＣＮ膜である場合には、ＣＦ４系、ＣＦ４／Ｃｌ２系、ＣＦ４／Ｃｌ２／Ａｒ系などの混合ガスでエッチング条件を調節することでＲＩＥ加工することができる。このようなハードマスクＲＩＥ法を用いることで、４端子スイッチ部をレジスト除去のための酸素プラズマアッシングに曝すことなく、イオン伝導層１１０６を加工をすることができる。また、加工後に酸素プラズマによって酸化処理する場合には、レジストの剥離時間に依存することなく酸化プラズマ処理を照射することができるようになる。
（工程１１）
次に図２０（ｋ）に示すように、ハードマスク膜１１３５、第４の電極１１３０、第２イオンバリア層１１０７、イオン伝導層１１０６、第１の電極１１０４、第２の電極１１０５を含むバリア絶縁膜１１０２上に保護絶縁膜１１１０（例えば、ＳｉＮ膜、３０ｎｍ）を堆積する。工程１１において、保護絶縁膜１１１０は、プラズマＣＶＤ法によって形成することができるが、成膜前には反応室内で減圧化に維持する必要があり、このときイオン伝導層１１０６がアモルファスから結晶状態に相変化する可能性がある。それらを抑制するためには、保護絶縁膜１１１０の成膜温度を２５０℃以下とすることが好ましい。さらに、成膜前に減圧化で成膜ガスに曝されるため、還元性のガスを用いないことが好ましい。例えば、ＳｉＨ４／Ｎ２の混合ガスを高密度プラズマによって、基板温度２００℃で形成したＳｉＮ膜などを用いることが好ましい。
次に図２０（ｋ）に示すように、ハードマスク膜１１３５、第４の電極１１３０、第２イオンバリア層１１０７、イオン伝導層１１０６、第１の電極１１０４、第２の電極１１０５を含むバリア絶縁膜１１０２上に保護絶縁膜１１１０（例えば、ＳｉＮ膜、３０ｎｍ）を堆積する。工程１１において、保護絶縁膜１１１０は、プラズマＣＶＤ法によって形成することができるが、成膜前には反応室内で減圧化に維持する必要があり、このときイオン伝導層１１０６がアモルファスから結晶状態に相変化する可能性がある。それらを抑制するためには、保護絶縁膜１１１０の成膜温度を２５０℃以下とすることが好ましい。さらに、成膜前に減圧化で成膜ガスに曝されるため、還元性のガスを用いないことが好ましい。例えば、ＳｉＨ４／Ｎ２の混合ガスを高密度プラズマによって、基板温度２００℃で形成したＳｉＮ膜などを用いることが好ましい。
（工程１２）
次に図２０（ｌ）に示すように、保護絶縁膜１１１０上に、層間絶縁膜１１１１（例えば、ＳｉＯ２）、層間絶縁膜１１１２（例えば、比誘電率の低いＳｉＯＣ）、層間絶縁膜１１１３（例えばＳｉＯ２）をこの順に堆積する。その後、プラグ１１１４、１１１７、１１２０用の下穴および第２配線１１１６、１１１９、１１２２用の配線溝をドライエッチングによって形成する。銅デュアルダマシン配線プロセスを用いて、当該配線溝及び当該下穴内にバリアメタル１１１５、１１１８、１１２１（例えば、ＴａＮ／Ｔａ）を介して第２配線１１１６、１１１９、１１２２（例えば、Ｃｕ）及びプラグ１１１４、１１１７、１１２０（例えば、Ｃｕ）を同時に形成する。その後、第２配線１１１６、１１１９、１１２２を含む層間絶縁膜１１１３上にバリア絶縁膜１１２３（例えば、ＳｉＮ膜）を堆積する。工程１２において、第２配線１１１６、１１１９、１１２２およびプラグ１１１４、１１１７、１１２０の形成は、例えば、ＰＶＤ法によってバリアメタル１１１５、１１１８、１１２１（例えば、ＴａＮ／Ｔａの積層膜）を形成し、ＰＶＤ法によるＣｕシードの形成後、電解めっき法によって銅を配線溝内に埋設し、２００℃以上の温度で熱処理処理後、ＣＭＰ法によって配線溝内以外の余剰の銅を除去することで形成することができる。このような一連の銅配線の形成方法は、当該技術分野における一般的な手法を用いることができる。溝に埋め込まれた余剰の銅を研磨することによって埋め込み配線（ダマシン配線）を形成したり、層間絶縁膜を研磨することで平坦化を行う。工程１２では、バリアメタル１１１５、１１１８、１１２１と第４の電極１１３０、第１の電極１１０４、第２の電極１１０５の上層を同一材料とすることでプラグ１１１４、１１１７、１１２０と第４の電極１１３０、第１の電極１１０４、第２の電極１１０５の上層の間の接触抵抗を低減し、素子性能を向上（オン時の４端子スイッチの抵抗を低減）させることができるようになる。また、工程１２において、層間絶縁膜１１１１、１１１２、１１１３はプラズマＣＶＤ法で形成することができる。また、工程１２において、４端子スイッチによって形成される段差を解消するため、層間絶縁膜１１１１を厚く堆積し、ＣＭＰによって層間絶縁膜１１１１を削り込んで平坦化し、層間絶縁膜１１１１を所望の膜厚としてもよい。工程１２ではプラグ１１１４、１１１７、１１２０の下穴を形成する際、第４の電極１１３０、第１の電極１１０４、第２の電極１１０５の上層に到達しており、第４の電極１１３０、第１の電極１１０４、第２の電極１１０５の上層の材料がエッチングストッパ材料として機能する。プラグ１１１４、１１１７、１１２０用の下穴および第２配線１１１６、１１１９、１１２２用の配線溝のドライエッチングには、フルオロカーボン系のガスを用いることができる。
次に図２０（ｌ）に示すように、保護絶縁膜１１１０上に、層間絶縁膜１１１１（例えば、ＳｉＯ２）、層間絶縁膜１１１２（例えば、比誘電率の低いＳｉＯＣ）、層間絶縁膜１１１３（例えばＳｉＯ２）をこの順に堆積する。その後、プラグ１１１４、１１１７、１１２０用の下穴および第２配線１１１６、１１１９、１１２２用の配線溝をドライエッチングによって形成する。銅デュアルダマシン配線プロセスを用いて、当該配線溝及び当該下穴内にバリアメタル１１１５、１１１８、１１２１（例えば、ＴａＮ／Ｔａ）を介して第２配線１１１６、１１１９、１１２２（例えば、Ｃｕ）及びプラグ１１１４、１１１７、１１２０（例えば、Ｃｕ）を同時に形成する。その後、第２配線１１１６、１１１９、１１２２を含む層間絶縁膜１１１３上にバリア絶縁膜１１２３（例えば、ＳｉＮ膜）を堆積する。工程１２において、第２配線１１１６、１１１９、１１２２およびプラグ１１１４、１１１７、１１２０の形成は、例えば、ＰＶＤ法によってバリアメタル１１１５、１１１８、１１２１（例えば、ＴａＮ／Ｔａの積層膜）を形成し、ＰＶＤ法によるＣｕシードの形成後、電解めっき法によって銅を配線溝内に埋設し、２００℃以上の温度で熱処理処理後、ＣＭＰ法によって配線溝内以外の余剰の銅を除去することで形成することができる。このような一連の銅配線の形成方法は、当該技術分野における一般的な手法を用いることができる。溝に埋め込まれた余剰の銅を研磨することによって埋め込み配線（ダマシン配線）を形成したり、層間絶縁膜を研磨することで平坦化を行う。工程１２では、バリアメタル１１１５、１１１８、１１２１と第４の電極１１３０、第１の電極１１０４、第２の電極１１０５の上層を同一材料とすることでプラグ１１１４、１１１７、１１２０と第４の電極１１３０、第１の電極１１０４、第２の電極１１０５の上層の間の接触抵抗を低減し、素子性能を向上（オン時の４端子スイッチの抵抗を低減）させることができるようになる。また、工程１２において、層間絶縁膜１１１１、１１１２、１１１３はプラズマＣＶＤ法で形成することができる。また、工程１２において、４端子スイッチによって形成される段差を解消するため、層間絶縁膜１１１１を厚く堆積し、ＣＭＰによって層間絶縁膜１１１１を削り込んで平坦化し、層間絶縁膜１１１１を所望の膜厚としてもよい。工程１２ではプラグ１１１４、１１１７、１１２０の下穴を形成する際、第４の電極１１３０、第１の電極１１０４、第２の電極１１０５の上層に到達しており、第４の電極１１３０、第１の電極１１０４、第２の電極１１０５の上層の材料がエッチングストッパ材料として機能する。プラグ１１１４、１１１７、１１２０用の下穴および第２配線１１１６、１１１９、１１２２用の配線溝のドライエッチングには、フルオロカーボン系のガスを用いることができる。
（実施例５）
本発明の実施例５である４端子スイッチの構成について説明する。図２１は本発明の実施例５に係る金属イオン供給型の４端子スイッチの構成を示す断面模式図である。
本発明の実施例５である４端子スイッチの構成について説明する。図２１は本発明の実施例５に係る金属イオン供給型の４端子スイッチの構成を示す断面模式図である。
図２１に示すように、金属イオン供給型の４端子スイッチは、第３の電極１２３と、第３の電極１２３に接して設けられたイオンバリア層１２６と、イオン伝導層１２５と、イオンバリア層１２６とイオン伝導層１２５に接した第１の電極１２１および第２の電極１２２と、第４の電極１２４と、を有する。イオン伝導層１２５はイオンバリア層１２６とは逆側において第４の電極１２４と接する。第１の電極１２１、第２の電極１２２、第３の電極１２３は金属イオンを供給する必要のない金属で形成される。第４の電極１２４は金属イオンを供給する金属で形成される。また、イオン伝導層１２５は金属イオンが伝導するための媒体となる。
第１の電極１２１、第２の電極１２２、第３の電極１２３、はＴａ、Ｔｉ、Ｗ、Ｒｕ、Ｐｔ、Ｎｉ、ＴａＮ、ＴｉＮが適しており、これらの積層でも良い。特にＲｕが好ましい。これらの金属はスパッタ法、レーザーアブレーション法、プラズマＣＶＤ法を用いて形成することができる。第１の電極１２１と第２の電極１２２との間の距離は０．２μｍ以下にするのが望ましい。また、第３の電極１２３は第１の電極１２１と第２の電極１２２の間の距離と同程度の幅とし、イオンバリア層１２６を介して、第１の電極１２１と第２の電極１２２の間の部分に接するように配置することが望ましい。
第４の電極１２４は銅又は銅合金で、スパッタ法、化学気相成長法（ＣＶＤ法）、電気めっき法で形成することができる。
イオン伝導層１２５はスパッタ法、レーザーアブレーション法、プラズマＣＶＤ法を用いて形成することができる。イオン伝導層１２５の材料としては、金属イオンの伝導度の大きく、かつ、ＬＳＩ生産ラインにおいて加工可能な材料を選択することが好ましい。金属イオンはＣｕが望ましい。
イオン伝導層１２５の材料の候補の一つはカルコゲナイドのＧｅＳｂＴｅで、相変化素子の材料としても使用される。ＧｅＳｂＴｅを形成するには、ＧｅＳｂＴｅの焼結ターゲットを用いてスパッタ成膜する方法がある。詳細には、Ｇｅ２Ｓｂ２Ｔｅ５ターゲットを用いて成膜を行うことができる。
イオン伝導層１２５のもう一つの材料候補は、シリコン、酸素、炭素、水素を含むＳＩＯＣＨ系イオン伝導層であり、プラズマＣＶＤによって形成することができる。環状有機シロキサンの原料とキャリアガスであるヘリウムを反応室内に流入し、両者の供給が安定化し、反応室の圧力が一定になったところでＲＦ電力の印加を開始する。例えば原料の供給量は１０〜２００ｓｃｃｍ、ヘリウムの供給は原料気化器経由で５００ｓｃｃｍ、別ラインで反応室に直接５００ｓｃｃｍ供給する。
イオンバリア層１２６は、金属イオンを透過させない窒化物の絶縁膜を用いることができる。候補としては、窒化シリコン（以後はＳｉＮ）、炭窒化シリコン（以降はＳｉＣＮ）、酸窒化シリコン（以降はＳｉＯＮ）であり、プラズマＣＶＤ法で形成することができる。
本実施例の金属イオン供給型の４端子スイッチの駆動方法を図２２に従って説明する。まず第４の電極１３４を接地して、第３の電極１３３に負電圧を印加する。この際、第１の電極１３１と第２の電極１３２にも負電圧を印加するが、この電圧の絶対値は第３の電極１３３に印加される電圧の絶対値よりも低いものとする。この結果、第４の電極１３４の金属１３８がイオン化し、第１の電極１３１および第２の電極１３２側にマイグレーションする。マイグレーションした金属イオンは第３の電極１３３に接したイオンバリア層１３６に接した時、イオンバリア層１３６を流れるリーク電流によって電子を受け取り、電気化学反応によって第１の電極１３１と第２の電極１３２の間を埋めるように金属架橋１３７が析出する。これによってオン状態となる。この際、第３の電極１３３、第４の電極１３４、第１の電極１３１および第２の電極１３２間には金属架橋１３７が形成する際に必要なイオン電流と、イオン伝導層１３５のリーク電流のみとなる。
一方、第４の電極１３４を接地して、第３の電極１３３、第１の電極１３１、第２の電極１３２に正電圧を印加すると、金属架橋１３７の溶解反応が進行し、金属架橋１３７は金属１３８のイオンとなって、第４の電極１３４に回収される。これによって、第１の電極１３１と第２の電極１３２の間が切断され、オフ状態に遷移する。この際、ソース電流１３１と第２の電極１３２に印加する電圧の絶対値は第３の電極１３３に印加する電圧の絶対値と同じ電圧でも、低い電圧でも良い。
（製造例５）
実施例５の４端子スイッチング素子の製造方法の一例について説明する。図２３〜２５に沿って実施例５のスイッチング素子の製造工程について述べる。
実施例５の４端子スイッチング素子の製造方法の一例について説明する。図２３〜２５に沿って実施例５のスイッチング素子の製造工程について述べる。
（工程１）
まず図２３（ａ）に示すように、シリコン基板１４７の表面に層間絶縁膜１４８として膜厚５０ｎｍのＳｉＯ２を成膜する。次に、フォトリソグラフィ法及びドライエッチング法で加工して、層間絶縁膜１４８に高さ５０ｎｍ、幅０．１μｍ、奥行き１μｍの溝を形成する。そこにＴａを２００ｎｍ程度スパッタ成膜し、ＣＭＰ法によって削り、第３の電極１４３とする。層間絶縁膜１００の上面と第３の電極１４３の上面が揃うようにする。
まず図２３（ａ）に示すように、シリコン基板１４７の表面に層間絶縁膜１４８として膜厚５０ｎｍのＳｉＯ２を成膜する。次に、フォトリソグラフィ法及びドライエッチング法で加工して、層間絶縁膜１４８に高さ５０ｎｍ、幅０．１μｍ、奥行き１μｍの溝を形成する。そこにＴａを２００ｎｍ程度スパッタ成膜し、ＣＭＰ法によって削り、第３の電極１４３とする。層間絶縁膜１００の上面と第３の電極１４３の上面が揃うようにする。
（工程２）
次に図２３（ｂ）に示すように、第３の電極１４３および層間絶縁膜１４８上にイオンバリア層１４６として１０ｎｍ以下のＳｉＮをＣＶＤ法で成膜し、さらに１０ｎｍのＲｕと２０ｎｍのＴａをこの順でスパッタ法で積層する（Ｒｕ＋Ｔａ）。その上にハードマスク１４９として３０ｎｍの酸化シリコン（以降はＳｉＯ２）を成膜する。
次に図２３（ｂ）に示すように、第３の電極１４３および層間絶縁膜１４８上にイオンバリア層１４６として１０ｎｍ以下のＳｉＮをＣＶＤ法で成膜し、さらに１０ｎｍのＲｕと２０ｎｍのＴａをこの順でスパッタ法で積層する（Ｒｕ＋Ｔａ）。その上にハードマスク１４９として３０ｎｍの酸化シリコン（以降はＳｉＯ２）を成膜する。
（工程３）
次に図２３（ｃ）に示すように、ハードマスク１４９をフォトリソグラフィ法及びドライエッチング法で加工する。ドライエッチングの際は、エッチングガスとして四フッ化メタン（以降はＣＦ４）を用いる。ドライエッチング後は酸素プラズマでアッシング処理を行い、フォトリソグラフィで使用したレジストを除去する。
次に図２３（ｃ）に示すように、ハードマスク１４９をフォトリソグラフィ法及びドライエッチング法で加工する。ドライエッチングの際は、エッチングガスとして四フッ化メタン（以降はＣＦ４）を用いる。ドライエッチング後は酸素プラズマでアッシング処理を行い、フォトリソグラフィで使用したレジストを除去する。
（工程４）
次に図２４（ｄ）に示すように、ハードマスク１４９をマスクとして、ＲｕとＴａの積層をドライエッチングで加工し、第１の電極１４１と第２の電極１４２を得る。ドライエッチングの際は、エッチングガスとしてＴａに対しては塩素（以降はＣｌ２）を用い、Ｒｕに対しては酸素とＣｌ２を用いる。
次に図２４（ｄ）に示すように、ハードマスク１４９をマスクとして、ＲｕとＴａの積層をドライエッチングで加工し、第１の電極１４１と第２の電極１４２を得る。ドライエッチングの際は、エッチングガスとしてＴａに対しては塩素（以降はＣｌ２）を用い、Ｒｕに対しては酸素とＣｌ２を用いる。
（工程５）
次に図２４（ｅ）に示すように、イオン伝導層１４５としてＳｉＮ、第４の電極１４４としてＣｕの積層、ハードマスク１５０としてＳｉＯ２を順に成膜する。イオン伝導層１４５はＧｅＳｂＴｅの焼結ターゲットを用い、スパッタ法により３０ｎｍ堆積する。詳細には、Ｇｅ２Ｓｂ２Ｔｅ５ターゲットを用いて成膜を行う。その上に２０ｎｍのＣｕと２０ｎｍのＴａをスパッタ法で積層し、さらに３０ｎｍのＳｉＯ２を成膜する。
次に図２４（ｅ）に示すように、イオン伝導層１４５としてＳｉＮ、第４の電極１４４としてＣｕの積層、ハードマスク１５０としてＳｉＯ２を順に成膜する。イオン伝導層１４５はＧｅＳｂＴｅの焼結ターゲットを用い、スパッタ法により３０ｎｍ堆積する。詳細には、Ｇｅ２Ｓｂ２Ｔｅ５ターゲットを用いて成膜を行う。その上に２０ｎｍのＣｕと２０ｎｍのＴａをスパッタ法で積層し、さらに３０ｎｍのＳｉＯ２を成膜する。
（工程６）
次に図２４（ｆ）に示すように、ハードマスク１５０をフォトリソグラフィ法及びドライエッチング法で加工する。ドライエッチングの際は、エッチングガスとして四フッ化メタン（以降はＣＦ４）を用いる。ドライエッチング後は酸素プラズマでアッシング処理を行い、フォトリソグラフィで使用したレジストを除去する。
次に図２４（ｆ）に示すように、ハードマスク１５０をフォトリソグラフィ法及びドライエッチング法で加工する。ドライエッチングの際は、エッチングガスとして四フッ化メタン（以降はＣＦ４）を用いる。ドライエッチング後は酸素プラズマでアッシング処理を行い、フォトリソグラフィで使用したレジストを除去する。
（工程７）
次に図２５（ｇ）に示すように、ハードマスク１５０をマスクとして、第４の電極１４４、イオン伝導層１４５をドライエッチングで加工する。ドライエッチングの際は、エッチングガスとしてＴａに対してはＣｌ２、Ｃｕ、イオン伝導層１４５に対してはＣＦ４を用いる。
次に図２５（ｇ）に示すように、ハードマスク１５０をマスクとして、第４の電極１４４、イオン伝導層１４５をドライエッチングで加工する。ドライエッチングの際は、エッチングガスとしてＴａに対してはＣｌ２、Ｃｕ、イオン伝導層１４５に対してはＣＦ４を用いる。
（実施例６）
本発明の実施例５に係る金属イオン供給型４端子スイッチを多層配線層内部に形成した半導体装置例について、図２６を用いて説明する。
本発明の実施例５に係る金属イオン供給型４端子スイッチを多層配線層内部に形成した半導体装置例について、図２６を用いて説明する。
多層配線の内部に４端子スイッチ１５２４を有する半導体装置であって、第４の電極１５０８とイオン伝導層１５０６の間に酸化防止膜１５０３、および第３の電極１５３０とイオン伝導層１５０６の間にイオンバリア膜１５０７が介在した構成となっている。多層配線層は第３の電極１５３０と電気的に接続されたプラグ１５１７、第１の電極１５０４と接続されたプラグ１５１４、第２の電極１５０５に接続されたプラグ１５２０、および第４の電極１５０８を兼ねた第１配線１５２５を備える。イオン伝導層１５０６は第１の電極１５０４および第２の電極１５０５のそれぞれ一部に接している。また、プラグ１５１４、１５１７、１５２０はそれぞれ配線１５１６、１５１９、１５２２に接続している。
多層配線層は、半導体基板１５０１上にて、層間絶縁膜１５２７、バリア絶縁膜１５２８、層間絶縁膜１５２９、バリア絶縁膜１５０２、保護絶縁膜１５１０、層間絶縁膜１５１１、層間絶縁膜１５１２、層間絶縁膜１５１３、及びバリア絶縁膜１５２３の順に積層した絶縁積層体を有する。多層配線層においては、層間絶縁膜１５２９及びバリア絶縁膜１０２８に形成された配線溝にバリアメタル１５２６を介して第１配線１５２５が埋め込まれている。
多層配線層においては、層間絶縁膜１５１３及び層間絶縁膜１５１２に形成された配線溝に第２配線１５１６、１５１９、１５２２が埋め込まれている。層間絶縁膜１５１１、保護絶縁膜１５１０、及びハードマスク膜１５０９に形成された下穴にプラグ１５１４、１５１７、１５２０が埋め込まれている。第２配線１５１６、１５１９、１５２２とプラグ１５１４、１５１７、１５２０がそれぞれ一体となっている。第２配線１５１６、１５１９、１５２２およびプラグ１５１４、１５１７、１５２０の側面及び底面がバリアメタル１５１５、１５１８、１５２１によって覆われている。
多層配線層においては、バリア絶縁膜１５０２に形成された開口部内、および、バリア絶縁膜１５０２に形成された開口部に接して設けられた第１の電極１５０４と第２の電極１５０５の側面にイオンバリア層１５０７が埋め込まれている。開口されていないバリア絶縁膜１５０２上には、加工された第１の電極１５０４および第２の電極１５０５がある。その一部分の上に、イオンバリア層１５０７、第３の電極１５３０の順に積層した構造が形成されている。第３の電極１５３０上にハードマスク膜１５０９が形成されている。第１の電極１５０４、第２の電極１５０５、イオン伝導層１５０６、イオンバリア層１５０７、第３の電極１５３０、及びハードマスク膜１５０９の積層体の上面及び側面が保護絶縁膜１５１０で覆われている。
４端子スイッチ１５２４は、抵抗変化型不揮発素子であり、例えば、イオン伝導体中における金属イオン移動と電気化学反応とを利用したスイッチング素子とすることができる。４端子スイッチ１５２４においては、第１の電極１５０４、第２の電極１５０５、酸化防止膜１５０３、及びイオンバリア層１５０７がイオン伝導層１５０６に接している。第３の電極１５３０がイオンバリア層１５０７に接している。
４端子スイッチ１５２４においては、第１配線１５２５は第４の電極１５０８を兼ねている。さらに、バリア絶縁膜１５０２上に形成された第１の電極１５０４と第２の電極１５０５がバリアメタル１５１５、１５２１を介してそれぞれ、プラグ１５１４、１５２０に電気的に接続されている。また、第３の電極１５３０はバリアメタル１５１５を介してプラグ１５１７に電気的に接続されている。
４端子スイッチ１５２４は、電圧の印加、あるいは電流を流すことでオン／オフの制御を行い、例えば、第４の電極１５０８中にある金属の電界拡散を利用してオン／オフの制御を行う。第１の電極１５０４、第２の電極１５０５、第３の電極１５３０は２層構造となっており、プラグ１５１４、１５１７、１５２０に接する面はバリアメタル１５１５、１５１８、１５２１と同じ材料を用いると好ましい。このようにすることで、プラグ１５１４、１５１７、１５２０のバリアメタル１５１５、１５１８、１５２１と４端子スイッチ１５２４の第１の電極１５０４、第２の電極１５０５、第３の電極１５３０とが一体化し、接触抵抗を低減し、かつ、密着性の向上による信頼性の向上を実現することができる。
半導体基板１５０１は、半導体素子が形成された基板である。半導体基板１５０１には、例えば、シリコン基板、単結晶基板、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）基板、液晶製造用基板等の基板を用いることができる。
層間絶縁膜１５２７は、半導体基板１５０１上に形成された絶縁膜である。層間絶縁膜１５２７には、例えば、ＳｉＯ２、シリコン酸化膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）等を用いることができる。層間絶縁膜１５２７は、複数の絶縁膜を積層したものであってもよい。
バリア絶縁膜１５２８は、層間絶縁膜１５２７と層間絶縁膜１５２９との間に介在したバリア性を有する絶縁膜である。バリア絶縁膜１５２８には、例えば、ＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜等を用いることができる。バリア絶縁膜１５２８には、第１配線１５２５を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル１５２６を介して第１配線１０２５が埋め込まれている。バリア絶縁膜１５２８は、配線溝のエッチング条件の選択によっては削除することもできる。
層間絶縁膜１５２９は、バリア絶縁膜１５２８上に形成された絶縁膜である。層間絶縁膜１５２９には、例えば、ＳｉＯ２、シリコン酸化膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）等を用いることができる。層間絶縁膜１５２９は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜１５２９には、第１配線１５２５を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル１５２６を介して第１配線１５２５が埋め込まれている。
第１配線１５２５は、層間絶縁膜１５２９及びバリア絶縁膜１５２８に形成された配線溝にバリアメタル１５２６を介して埋め込まれた配線である。第１配線１５２５は、４端子スイッチ１５２４の第４電極１５０８を兼ねている。第１配線１５２５には、イオン伝導層１５０６において拡散、イオン電導可能な金属が用いられ、例えば、Ｃｕ等を用いることができる。第１配線１５２５は、Ａｌと合金化されていてもよい。
バリアメタル１５２６は、第１配線１５２５に係る金属が層間絶縁膜１５２９や下層へ拡散することを防止するために、配線の側面乃至底面を被覆する、バリア性を有する導電性膜である。バリアメタル１５２６には、例えば、第１配線１５２５がＣｕを主成分とする金属元素からなる場合には、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。
バリア絶縁膜１５０２は、第１配線１５２５を含む層間絶縁膜１５２９上に形成され、第１配線１５２５に係る金属（例えば、Ｃｕ）の酸化を防いだり、層間絶縁膜１５２９中への第１配線１５２５に係る金属の拡散を防ぐ役割を有する。バリア絶縁膜１５０２には、例えば、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＮ膜、及びそれらの積層構造等を用いることができる。バリア絶縁膜１５０２は、保護絶縁膜１５１０及びハードマスク膜１５０９と同一材料であることが好ましい。
バリア絶縁膜１５０２は、第１配線１５２５上にて開口部を有する。バリア絶縁膜１５０２の開口部においては、第１配線１５２５、イオン伝導層１５０６、酸化防止膜１５０３が接している。バリア絶縁膜１５０２の開口部は、第１配線１５２５の領域内に形成されている。このようにすることで、凹凸の小さい第１配線１５２５の表面上に４端子スイッチ１５２４を形成することができるようになる。バリア絶縁膜１５０２の開口部の壁面は、第１配線１５２５から離れるにしたがい広くなったテーパ面となっている。バリア絶縁膜１５０２の開口部のテーパ面は、第１配線１５２５の上面に対し８５°以下に設定されている。
酸化防止膜１５０３はイオン伝導層１５０６が酸素を含む材料で構成されている場合、イオン伝導層１５０６形成時に第１配線１５２５の表面が酸化しないように用いる金属層で、ＴｉやＺｒなどが用いられる。イオン伝導層１５０６が酸素を含まない場合は必要ない。酸化防止膜１５０３はイオン伝導層１５０６成膜時に酸化し、Ｃｕのイオンが移動可能な金属酸化物となり、イオン伝導層１５０６の一部となる。酸化防止膜１５０３の金属の最適膜厚は１ｎｍであり、これより薄いと銅配線表面の酸化がわずかに起こり、これより厚いと酸化しきれずに金属として残ってしまう。
第１の電極１５０４および第２の電極１５０５は、４端子スイッチ１５２４において信号を伝達する電極であり、イオン伝導層１５０６と直接接している。第１の電極１５０４および第２の電極１５０５は、異なる金属の２層で構成される。イオン伝導層１５０６に接する下層はイオン化しにくく、イオン伝導層１５０６において拡散、イオン伝導しにくい金属が用いられる。第１の電極１５０４および第２の電極１５０５の下層には、例えば、Ｐｔ、Ｒｕ等を用いることができる。また、第１の電極１５０４および第２の電極１５０５の上層は、保護絶縁膜１５１０およびイオン伝導層１５０６に接する。第１の電極１５０４および第２の電極１５０５の上層は、下層を保護する役割を有する。すなわち、上層が下層を保護することで、プロセス中の下層へのダメージを抑制し、４端子スイッチ１５２４のスイッチング特性を維持することができる。第１の電極１５０４および第２の電極１５０５の上層には、例えば、Ｔａ、Ｔｉ、Ｗ、Ａｌあるいはそれらの窒化物等を用いることができる。第１の電極１５０４および第２の電極１００５の上層の材料は、バリアメタル１５１５、１５２１と同一材料であることが好ましい。第１の電極１５０４および第２の電極１５０５の上層は、バリアメタル１５１５、１５２１を介してプラグ１５１４、１５２０と電気的に接続されている。
イオン伝導層１５０６は、金属イオンが電界で移動可能な膜である。イオン伝導層１５０６は、イオン伝導層が含む金属の作用（拡散、イオン伝動など）により抵抗が変化する材料を用いることができ、４端子スイッチ１５０６の抵抗変化を金属イオンの析出によって行う場合には、イオン伝導可能な膜が用いられ、例えば、ＧｅＳｂＴｅ膜を用いる。
イオン伝導層１５０６のもう一つの候補は、シリコン、酸素、炭素、水素を含むＳＩＯＣＨ系イオン伝導層であり、プラズマＣＶＤによって形成する。環状有機シロキサンの原料とキャリアガスであるヘリウムを反応室内に流入し、両者の供給が安定化し、反応室の圧力が一定になったところでＲＦ電力の印加を開始する。例えば原料の供給量は１０〜２００ｓｃｃｍ、ヘリウムの供給は原料気化器経由で５００ｓｃｃｍ、別ラインで反応室に直接５００ｓｃｃｍ供給する。
イオンバリア層１５０７はイオン伝導層１５０６内の金属、例えばＣｕを透過せず、Ｃｕが第３の電極１５３０に接しないようにする絶縁膜で、例えばＳｉＮやＳｉＣＮを用いることができる。
第３の電極１５３０の下層は、イオンバリア層１５０７と直接接している。第３の電極１５３０の下層には、イオン化しにくく、イオン伝導層１５０６において拡散、イオン伝導しにくい金属が用いられる。第３の電極１５３０の下層には、例えば、Ｐｔ、Ｒｕ等を用いることができる。
第３の電極１５３０の上層は、第３の電極１５３０の下層上に形成されている。第３の電極１５３０の上層は、第３の電極１５３０の下層を保護する役割を有する。すなわち、第３の電極１５３０の上層が第３の電極１５３０の下層を保護することで、プロセス中の第３の電極１５３０の下層へのダメージを抑制し、４端子スイッチ１５２４のスイッチング特性を維持することができる。第３の電極１５３０の下層には、例えば、Ｔａ、Ｔｉ、Ｗ、Ａｌあるいはそれらの窒化物等を用いることができる。第３の電極１５３０の下層は、バリアメタル１５１８と同一材料であることが好ましい。第３の電極１５３０の上層は、バリアメタル１５１８を介してプラグ１５１７と電気的に接続されている。
ハードマスク膜１５０９は、第３の電極１５３０およびイオン伝導層１５０６をエッチングする際のハードマスクとなる膜である。ハードマスク膜１５０９には、例えば、ＳｉＮ膜等を用いることができる。ハードマスク膜１５０９は、保護絶縁膜１５１０、およびバリア絶縁膜１５０２と同一材料であることが好ましい。すなわち、４端子スイッチ１５２４の周囲を全て同一材料で囲むことで材料界面が一体化され、外部からの水分などの浸入を防ぐとともに、４端子スイッチ１５２４自身からの脱離を防ぐことができるようになる。
保護絶縁膜１５１０は、４端子スイッチ１５２４にダメージを与えることなく、さらにイオン伝導層１５０６に含まれる酸素および金属の脱離、拡散を防ぐ機能を有する絶縁膜である。保護絶縁膜１５１０には、例えば、ＳｉＮ膜、ＳｉＣＮ膜等を用いることができる。保護絶縁膜１５１０は、ハードマスク膜１５０９及びバリア絶縁膜１５０２と同一材料であることが好ましい。同一材料である場合には、保護絶縁膜１５１０とバリア絶縁膜１５０２及びハードマスク膜１５０９とが一体化して、界面の密着性が向上し、４端子スイッチ１５２４をより保護することができるようになる。保護絶縁膜１５１０には、プラグ１５１４、１５１７、１５２０を埋め込むための下穴が形成されており、当該下穴にバリアメタル１５１５、１５１８、１５２１を介してプラグ１５１４、１５１７、１５２０が埋め込まれている。
層間絶縁膜１５１１は、保護絶縁膜１５１０上に形成された絶縁膜である。層間絶縁膜１５１１には、例えば、ＳｉＯ２、ＳｉＯＣ膜などを用いることができる。層間絶縁膜１５１１は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜１５１１は、層間絶縁膜１５２７および１５２９と同一材料としてもよい。層間絶縁膜１５１１には、プラグ１５１４、１５１７、１５２０を埋め込むための下穴が形成されており、当該下穴にバリアメタル１５１５、１５１８、１５２１を介してプラグ１５１４、１５１７、１５２０が埋め込まれている。
層間絶縁膜１５１２は、層間絶縁膜１５１１と層間絶縁膜１５１３との間に介在した絶縁膜である。層間絶縁膜１５１２は、ＳｉＯ２よりも比誘電率の低い低誘電率膜（例えば、ポーラスＳｉＯＣ膜）を用い、配線間容量を低減する。層間絶縁膜１５１２には、例えば、ＳｉＣＨＯ膜等を用いることができる。 層間絶縁膜１５１２には、配線１５１６、１５１９、１５２２を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル１５１５、１５１８、１５２１を介して配線１５１６、１５１９、１５２２が埋め込まれている。
層間絶縁膜１５１３は、層間絶縁膜１５１２上に形成された絶縁膜である。層間絶縁膜１５１３には、例えば、ＳｉＯ２、ＳｉＯＣ膜、ＳｉＯ２よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）などを用いることができる。層間絶縁膜１５１３は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜１５１３は、層間絶縁膜１５１１と同一材料としてもよい。層間絶縁膜１５１３には、第２配線１５１６、１５１９、１５２２を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル１５１５、１５１８、１５２１を介して第２配線１５１６、１５１９、１５２２が埋め込まれている。
第２配線１５１６、１５１９、１５２２は、層間絶縁膜１５１３及び層間絶縁膜１５１２に形成された配線溝にバリアメタル１５１５、１５１８、１５２１を介して埋め込まれた配線である。第２配線１５１６、１５１９、１５２２は、プラグ１５１４、１５１７、１５２０と一体になっている。プラグ１５１４、１５１７、１５２０は、層間絶縁膜１５１１、保護絶縁膜１５１０、及びハードマスク膜１５０９に形成された下穴にバリアメタル１５１５、１５１８、１５２１を介して埋め込まれている。プラグ１５１４、１５１７、１５２０は、バリアメタル１５１５、１５１８、１５２１を介して第１の電極１５０４、第２の電極１５０５、第３の電極１５３０と電気的に接続されている。第２配線１５１６、１５１９、１５２２及びプラグ１５１４、１５１７、１５２０には、例えば、Ｃｕを用いることができる。
バリアメタル１５１５、１５１８、１５２１は、第２配線１５１６、１５１９、１５２２（プラグ１５１４、１５１７、１５２０を含む）に係る金属が層間絶縁膜１５１３、１５１１や下層へ拡散することを防止するために、第２配線１５１６、１５１９、１５２２及びプラグ１５１４、１５１７、１５２０の側面乃至底面を被覆する、バリア性を有する導電性膜である。バリアメタル１５１５、１５１８、１５２１には、例えば、第２配線１５１６、１５１９、１５２２及びプラグ１５１４、１５１７、１５２０がＣｕを主成分とする金属元素からなる場合には、タンタル（以降はＴａ）、窒化タンタル（以降はＴａＮ）、窒化チタン（以降はＴｉＮ）、炭窒化タングステン（以降はＷＣＮ）のような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。バリアメタル１５１５、１５１８、１５２１は、第１の電極１５０４、第２の電極１５０５、第３の電極１５３０の上層と同一材料であることが好ましい。例えば、バリアメタル１５１５、１５１８、１５２１がＴａＮ（下層）／Ｔａ（上層）の積層構造である場合には、下層材料であるＴａＮを第１の電極１５０４、第２の電極１５０５、第３の電極１５３０の上層に用いることが好ましい。あるいは、バリアメタル１５１５、１５１８、１５２１がＴｉ（下層）／Ｒｕ（上層）である場合は、下層材料であるＴｉを第１の電極１５０４、第２の電極１５０５、第３の電極１５３０の上層に用いることが好ましい。
バリア絶縁膜１５２３は、第２配線１５１６、１５１９、１５２２を含む層間絶縁膜１５１３上に形成され、第２配線１５１６、１５１９、１５２２に係る金属（例えば、Ｃｕ）の酸化を防いだり、上層への第２配線１５１６、１５１９、１５２２に係る金属の拡散を防ぐ役割を有する絶縁膜である。バリア絶縁膜１５２３には、例えば、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＮ膜、及びそれらの積層構造等を用いることができる。
（製造例６）
次に、本発明の実施例６に係る半導体装置の製造方法例について図面を用いて説明する。図２７〜３１は、本発明の実施例６に係る半導体装置の製造方法を模式的に示した工程断面図である。
次に、本発明の実施例６に係る半導体装置の製造方法例について図面を用いて説明する。図２７〜３１は、本発明の実施例６に係る半導体装置の製造方法を模式的に示した工程断面図である。
（工程１）
まず図２７（ａ）に示すように、半導体基板１６０１（例えば、半導体素子が形成された基板）上に層間絶縁膜１６２７（例えば、ＳｉＯ２、膜厚３００ｎｍ）を堆積する。その後、層間絶縁膜１６２７にバリア絶縁膜１６２８（例えば、ＳｉＮ、膜厚５０ｎｍ）を堆積し、その後、バリア絶縁膜１６２８上に層間絶縁膜１６２９（例えば、ＳｉＯ２、膜厚３００ｎｍ）を堆積する。その後、リソグラフィ法（フォトレジスト形成、ドライエッチング、フォトレジスト除去を含む）を用いて、層間絶縁膜１６２９及びバリア絶縁膜１６２８に配線溝を形成する。その後、当該配線溝にバリアメタル１６２６（例えば、ＴａＮ／Ｔａ、膜厚５ｎｍ／５ｎｍ）を介して第１配線１６２５（例えば、Ｃｕ）を埋め込む。第１配線１６２５は第４の電極１６０８を兼ねる。層間絶縁膜１６２７、１６２９は、プラズマＣＶＤ法によって形成することができる。第１配線１６２５は、例えば、ＰＶＤ法によってバリアメタル１６２６（例えば、ＴａＮ／Ｔａの積層膜）を形成し、ＰＶＤ法によるＣｕシードの形成後、電解めっき法によってＣｕを配線溝内に埋設し、２００℃以上の温度で熱処理処理後、ＣＭＰ法によって配線溝内以外の余剰の銅を除去することで形成することができる。このような一連の銅配線の形成方法は、当該技術分野における一般的な手法を用いることができる。ここで、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法とは、多層配線形成プロセス中に生じるウエハ表面の凹凸を、研磨液をウエハ表面に流しながら回転させた研磨パッドに接触させて研磨することによって平坦化する方法である。溝に埋め込まれた余剰の銅を研磨することによって埋め込み配線（ダマシン配線）を形成したり、層間絶縁膜を研磨することで平坦化を行う。
まず図２７（ａ）に示すように、半導体基板１６０１（例えば、半導体素子が形成された基板）上に層間絶縁膜１６２７（例えば、ＳｉＯ２、膜厚３００ｎｍ）を堆積する。その後、層間絶縁膜１６２７にバリア絶縁膜１６２８（例えば、ＳｉＮ、膜厚５０ｎｍ）を堆積し、その後、バリア絶縁膜１６２８上に層間絶縁膜１６２９（例えば、ＳｉＯ２、膜厚３００ｎｍ）を堆積する。その後、リソグラフィ法（フォトレジスト形成、ドライエッチング、フォトレジスト除去を含む）を用いて、層間絶縁膜１６２９及びバリア絶縁膜１６２８に配線溝を形成する。その後、当該配線溝にバリアメタル１６２６（例えば、ＴａＮ／Ｔａ、膜厚５ｎｍ／５ｎｍ）を介して第１配線１６２５（例えば、Ｃｕ）を埋め込む。第１配線１６２５は第４の電極１６０８を兼ねる。層間絶縁膜１６２７、１６２９は、プラズマＣＶＤ法によって形成することができる。第１配線１６２５は、例えば、ＰＶＤ法によってバリアメタル１６２６（例えば、ＴａＮ／Ｔａの積層膜）を形成し、ＰＶＤ法によるＣｕシードの形成後、電解めっき法によってＣｕを配線溝内に埋設し、２００℃以上の温度で熱処理処理後、ＣＭＰ法によって配線溝内以外の余剰の銅を除去することで形成することができる。このような一連の銅配線の形成方法は、当該技術分野における一般的な手法を用いることができる。ここで、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法とは、多層配線形成プロセス中に生じるウエハ表面の凹凸を、研磨液をウエハ表面に流しながら回転させた研磨パッドに接触させて研磨することによって平坦化する方法である。溝に埋め込まれた余剰の銅を研磨することによって埋め込み配線（ダマシン配線）を形成したり、層間絶縁膜を研磨することで平坦化を行う。
（工程２）
次に図２７（ｂ）に示すように、第１配線１６２５を含む層間絶縁膜１６２９上にバリア絶縁膜１６０２（例えば、ＳｉＮ、膜厚５０ｎｍ）を形成する。ここで、バリア絶縁膜１６０２は、プラズマＣＶＤ法によって形成することができる。バリア絶縁膜１６０２の膜厚は、１０ｎｍ〜５０ｎｍ程度であることが好ましい。バリア絶縁膜１６０２上にハードマスク膜１６３１（例えば、ＳｉＯ２）を形成する。このとき、ハードマスク膜１６３１は、ドライエッチング加工におけるエッチング選択比を大きく保つ観点から、バリア絶縁膜１６３１とは異なる材料であることが好ましく、絶縁膜であっても導電膜であってもよい。ハードマスク膜１６３１には、例えば、ＳｉＯ２、ＳｉＮ、ＴｉＮ、Ｔｉ、Ｔａ、ＴａＮ等を用いることができ、ＳｉＮ／ＳｉＯ２の積層体を用いることができる。
次に図２７（ｂ）に示すように、第１配線１６２５を含む層間絶縁膜１６２９上にバリア絶縁膜１６０２（例えば、ＳｉＮ、膜厚５０ｎｍ）を形成する。ここで、バリア絶縁膜１６０２は、プラズマＣＶＤ法によって形成することができる。バリア絶縁膜１６０２の膜厚は、１０ｎｍ〜５０ｎｍ程度であることが好ましい。バリア絶縁膜１６０２上にハードマスク膜１６３１（例えば、ＳｉＯ２）を形成する。このとき、ハードマスク膜１６３１は、ドライエッチング加工におけるエッチング選択比を大きく保つ観点から、バリア絶縁膜１６３１とは異なる材料であることが好ましく、絶縁膜であっても導電膜であってもよい。ハードマスク膜１６３１には、例えば、ＳｉＯ２、ＳｉＮ、ＴｉＮ、Ｔｉ、Ｔａ、ＴａＮ等を用いることができ、ＳｉＮ／ＳｉＯ２の積層体を用いることができる。
（工程３）
次に図２７（ｃ）に示すように、ハードマスク膜１６３１上にフォトレジスト（図示せず）を用いて開口部をパターニングする。フォトレジストをマスクとしてドライエッチングすることによりハードマスク膜１６３１に開口部パターンを形成する。その後、酸素プラズマアッシング等によってフォトレジストを剥離する。このとき、ドライエッチングは必ずしもバリア絶縁膜１６０２の上面で停止している必要はなく、バリア絶縁膜１６０２の内部にまで到達していてもよい。
次に図２７（ｃ）に示すように、ハードマスク膜１６３１上にフォトレジスト（図示せず）を用いて開口部をパターニングする。フォトレジストをマスクとしてドライエッチングすることによりハードマスク膜１６３１に開口部パターンを形成する。その後、酸素プラズマアッシング等によってフォトレジストを剥離する。このとき、ドライエッチングは必ずしもバリア絶縁膜１６０２の上面で停止している必要はなく、バリア絶縁膜１６０２の内部にまで到達していてもよい。
（工程４）
次に図２８（ｄ）に示すように、ハードマスク膜１６３１をマスクとして、ハードマスク膜１６３１の開口部から露出するバリア絶縁膜１６０２をエッチバック（ドライエッチング）することにより、バリア絶縁膜１６０２に開口部を形成する。この際、エッチバックは第１配線１６２５に到達しないよう、５〜１０ｎｍ程度残す。バリア絶縁膜１６０２をエッチバックでは、反応性ドライエッチングを用いることで、バリア絶縁膜１６０２の開口部の壁面をテーパ面とすることができる。反応性ドライエッチングでは、エッチングガスとしてフルオロカーボンを含むガスを用いることができる。ハードマスク膜１６３１は、エッチバック中に完全に除去されることが好ましいが、絶縁材料である場にはそのまま残存してもよい。また、バリア絶縁膜１６０２の開口部の形状は円形とし、円の直径は３０ｎｍから５００ｎｍとすることができる。バリア絶縁膜１６０２を第１配線１６２５が露出するまでエッチバックしないのは、後述する第１の電極１６０４および第２の電極１６０５の加工時に第１配線１６２５のＣｕ表面の変質を防ぐためである。
次に図２８（ｄ）に示すように、ハードマスク膜１６３１をマスクとして、ハードマスク膜１６３１の開口部から露出するバリア絶縁膜１６０２をエッチバック（ドライエッチング）することにより、バリア絶縁膜１６０２に開口部を形成する。この際、エッチバックは第１配線１６２５に到達しないよう、５〜１０ｎｍ程度残す。バリア絶縁膜１６０２をエッチバックでは、反応性ドライエッチングを用いることで、バリア絶縁膜１６０２の開口部の壁面をテーパ面とすることができる。反応性ドライエッチングでは、エッチングガスとしてフルオロカーボンを含むガスを用いることができる。ハードマスク膜１６３１は、エッチバック中に完全に除去されることが好ましいが、絶縁材料である場にはそのまま残存してもよい。また、バリア絶縁膜１６０２の開口部の形状は円形とし、円の直径は３０ｎｍから５００ｎｍとすることができる。バリア絶縁膜１６０２を第１配線１６２５が露出するまでエッチバックしないのは、後述する第１の電極１６０４および第２の電極１６０５の加工時に第１配線１６２５のＣｕ表面の変質を防ぐためである。
（工程５）
次に図２８（ｅ）に示すように、バリア絶縁膜１６０２上に金属積層膜１６３２（例えば、Ｒｕ１０ｎｍとＴａ１０ｎｍをこの順番で堆積する）を堆積する。さらに、ハードマスク膜１６３３（例えば、ＳｉＮ膜、膜厚３０ｎｍ）、およびハードマスク膜１６３４（例えば、ＳｉＯ２膜、膜厚２００ｎｍ）をこの順に積層する。工程５において、ハードマスク１６３３、１６３４は、プラズマＣＶＤ法によって形成することができる。また、工程６において、金属積層膜１６３２はスパッタ法によって形成することができる。さらに、ハードマスク１６３４をパターニングするためのフォトレジスト（図示せず）を形成する。その後、当該フォトレジストをマスクとして、ハードマスク１６３３が現れるまでハードマスク１６３４をドライエッチングする。その後、酸素プラズマアッシングと有機剥離を用いてフォトレジストを除去する。
次に図２８（ｅ）に示すように、バリア絶縁膜１６０２上に金属積層膜１６３２（例えば、Ｒｕ１０ｎｍとＴａ１０ｎｍをこの順番で堆積する）を堆積する。さらに、ハードマスク膜１６３３（例えば、ＳｉＮ膜、膜厚３０ｎｍ）、およびハードマスク膜１６３４（例えば、ＳｉＯ２膜、膜厚２００ｎｍ）をこの順に積層する。工程５において、ハードマスク１６３３、１６３４は、プラズマＣＶＤ法によって形成することができる。また、工程６において、金属積層膜１６３２はスパッタ法によって形成することができる。さらに、ハードマスク１６３４をパターニングするためのフォトレジスト（図示せず）を形成する。その後、当該フォトレジストをマスクとして、ハードマスク１６３３が現れるまでハードマスク１６３４をドライエッチングする。その後、酸素プラズマアッシングと有機剥離を用いてフォトレジストを除去する。
（工程６）
次に図２９（ｆ）に示すように、ハードマスク１６３４をマスクとして、ハードマスク１６３３、金属積層膜１６３２を連続的にドライエッチングし、第１の電極１６０４および第２の電極１６０５を形成する。このとき、ハードマスク膜１６３３、１６３４は、エッチバック中に完全に除去されることが好ましいが、そのまま残存してもよい。工程６において、例えば、第１の電極１６０４および第２の電極１６０５の上層がＴａの場合にはＣｌ２系のＲＩＥで加工することができ、第１の電極１６０４および第２の電極１６０５の下層がＲｕの場合にはＣｌ２／Ｏ２の混合ガスでＲＩＥ加工することができる。このようなハードマスクＲＩＥ法を用いることで、第１の電極１６０４および第２の電極１６０５をレジスト除去のための酸素プラズマアッシングに曝すことなく加工をすることができる。また、加工後に酸素プラズマによって酸化処理する場合には、レジストの剥離時間に依存することなく酸化プラズマ処理を照射することができるようになる。
次に図２９（ｆ）に示すように、ハードマスク１６３４をマスクとして、ハードマスク１６３３、金属積層膜１６３２を連続的にドライエッチングし、第１の電極１６０４および第２の電極１６０５を形成する。このとき、ハードマスク膜１６３３、１６３４は、エッチバック中に完全に除去されることが好ましいが、そのまま残存してもよい。工程６において、例えば、第１の電極１６０４および第２の電極１６０５の上層がＴａの場合にはＣｌ２系のＲＩＥで加工することができ、第１の電極１６０４および第２の電極１６０５の下層がＲｕの場合にはＣｌ２／Ｏ２の混合ガスでＲＩＥ加工することができる。このようなハードマスクＲＩＥ法を用いることで、第１の電極１６０４および第２の電極１６０５をレジスト除去のための酸素プラズマアッシングに曝すことなく加工をすることができる。また、加工後に酸素プラズマによって酸化処理する場合には、レジストの剥離時間に依存することなく酸化プラズマ処理を照射することができるようになる。
（工程７）
次に図２９（ｇ）に示すように、バリア絶縁膜１６０２をエッチバック（ドライエッチング）することにより、バリア絶縁膜１６０２に第１配線１６２５に到達する開口部を形成する。バリア絶縁膜１６０２のエッチバックでは、反応性ドライエッチングを用いることができる。反応性ドライエッチングでは、エッチングガスとしてフルオロカーボンを含むガスを用いることができる。第１の電極１６０４および第２の電極１６０５の上層であるＴａはバリア絶縁膜１６０２に用いるＳｉＣＮもしくはＳｉＮと比べて、エッチングレートが遅いため、第１の電極１６０４および第２の電極１６０５の上層であるＴａが除去されてしまうことはない。また、このエッチバックによって第１の電極１６０４および第２の電極１６０５が形成されている以外の領域がエッチングされてしまうが、バリア絶縁膜１６０２は最終的に３０ｎｍ以上あれば良い。工程７において、第１配線１６２５を露出させた後、アミン系の剥離液などで有機剥離処理を行うことで、第１配線１６２５の露出面に形成された酸化銅を除去するとともに、エッチバック時に発生したエッチング副生成物などを除去する。非反応性ガスを用いたＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ；高周波）エッチングによって、第１配線１６２５の表面の酸化物を除去する。非反応性ガスとしては、ヘリウムやアルゴンを用いることができる。次に、第１の電極１６０４および第２の電極１６０５を含むバリア絶縁膜１６０２上にイオン伝導層１６０６としてシリコン、酸素、炭素、水素を含むＳＩＯＣＨ系イオン伝導層をＣＶＤ法で１００ｎｍ形成する。環状有機シロキサンの原料とキャリアガスであるヘリウムを反応室内に流入し、両者の供給が安定化し、反応室の圧力が一定になったところでＲＦ電力の印加を開始する。例えば原料の供給量は１０〜２００ｓｃｃｍ、ヘリウムの供給は原料気化器経由で５００ｓｃｃｍ、別ラインで反応室に直接５００ｓｃｃｍ供給する。工程８では、バリア絶縁膜１６０２の開口部は工程７の有機剥離処理によって水分などが付着しているため、イオン伝導層１６０６の堆積前に２５０℃〜３５０℃程度の温度にて、減圧下で熱処理を加えて脱ガスしておくことが好ましい。この際、Ｃｕ表面を再度酸化させないよう、真空下、あるいは窒素雰囲気などにするなどの注意が必要である。また、工程８では、イオン伝導層１６０６の堆積前に、バリア絶縁膜１６０２の開口部から露出する第１配線１６２５に対して、Ｈ２ガスを用いた、ガスクリーニング、あるいはプラズマクリーニング処理を行ってもよい。このようにすることで、イオン伝導層１６０６を形成する際に第１配線１６２５のＣｕの酸化を抑制することができ、プロセス中の銅の熱拡散（物質移動）を抑制することができるようになる。また、工程８では、イオン伝導層１６０６の堆積前に、ＰＶＤ法を用いて薄膜のＴｉあるいはＺｒ（２ｎｍ以下）の酸化防止膜１６０３を堆積することで、第１配線１６２５のＣｕの酸化を抑制する。酸化防止膜１６０３のＴｉあるいはＺｒ層はイオン伝導層１６０６の形成中に酸化されて、酸化物となる。工程８ではＣＭＰ法を用いて、第１の電極１６０４および第２の電極１６０５の上面と同じ高さまで、イオン伝導層１６０６を平坦化する。４端子スイッチ素子部以外の領域にもイオン伝導層１６０６および酸化防止膜１６０３が残るが、絶縁膜として機能し、４端子スイッチの動作および多層配線に影響はない。
次に図２９（ｇ）に示すように、バリア絶縁膜１６０２をエッチバック（ドライエッチング）することにより、バリア絶縁膜１６０２に第１配線１６２５に到達する開口部を形成する。バリア絶縁膜１６０２のエッチバックでは、反応性ドライエッチングを用いることができる。反応性ドライエッチングでは、エッチングガスとしてフルオロカーボンを含むガスを用いることができる。第１の電極１６０４および第２の電極１６０５の上層であるＴａはバリア絶縁膜１６０２に用いるＳｉＣＮもしくはＳｉＮと比べて、エッチングレートが遅いため、第１の電極１６０４および第２の電極１６０５の上層であるＴａが除去されてしまうことはない。また、このエッチバックによって第１の電極１６０４および第２の電極１６０５が形成されている以外の領域がエッチングされてしまうが、バリア絶縁膜１６０２は最終的に３０ｎｍ以上あれば良い。工程７において、第１配線１６２５を露出させた後、アミン系の剥離液などで有機剥離処理を行うことで、第１配線１６２５の露出面に形成された酸化銅を除去するとともに、エッチバック時に発生したエッチング副生成物などを除去する。非反応性ガスを用いたＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ；高周波）エッチングによって、第１配線１６２５の表面の酸化物を除去する。非反応性ガスとしては、ヘリウムやアルゴンを用いることができる。次に、第１の電極１６０４および第２の電極１６０５を含むバリア絶縁膜１６０２上にイオン伝導層１６０６としてシリコン、酸素、炭素、水素を含むＳＩＯＣＨ系イオン伝導層をＣＶＤ法で１００ｎｍ形成する。環状有機シロキサンの原料とキャリアガスであるヘリウムを反応室内に流入し、両者の供給が安定化し、反応室の圧力が一定になったところでＲＦ電力の印加を開始する。例えば原料の供給量は１０〜２００ｓｃｃｍ、ヘリウムの供給は原料気化器経由で５００ｓｃｃｍ、別ラインで反応室に直接５００ｓｃｃｍ供給する。工程８では、バリア絶縁膜１６０２の開口部は工程７の有機剥離処理によって水分などが付着しているため、イオン伝導層１６０６の堆積前に２５０℃〜３５０℃程度の温度にて、減圧下で熱処理を加えて脱ガスしておくことが好ましい。この際、Ｃｕ表面を再度酸化させないよう、真空下、あるいは窒素雰囲気などにするなどの注意が必要である。また、工程８では、イオン伝導層１６０６の堆積前に、バリア絶縁膜１６０２の開口部から露出する第１配線１６２５に対して、Ｈ２ガスを用いた、ガスクリーニング、あるいはプラズマクリーニング処理を行ってもよい。このようにすることで、イオン伝導層１６０６を形成する際に第１配線１６２５のＣｕの酸化を抑制することができ、プロセス中の銅の熱拡散（物質移動）を抑制することができるようになる。また、工程８では、イオン伝導層１６０６の堆積前に、ＰＶＤ法を用いて薄膜のＴｉあるいはＺｒ（２ｎｍ以下）の酸化防止膜１６０３を堆積することで、第１配線１６２５のＣｕの酸化を抑制する。酸化防止膜１６０３のＴｉあるいはＺｒ層はイオン伝導層１６０６の形成中に酸化されて、酸化物となる。工程８ではＣＭＰ法を用いて、第１の電極１６０４および第２の電極１６０５の上面と同じ高さまで、イオン伝導層１６０６を平坦化する。４端子スイッチ素子部以外の領域にもイオン伝導層１６０６および酸化防止膜１６０３が残るが、絶縁膜として機能し、４端子スイッチの動作および多層配線に影響はない。
（工程８）
次に図２９（ｈ）に示すように、イオン伝導層１６０６上にイオンバリア層１６０７としてＳｉＮもしくはＳｉＣＮを１０ｎｍ以下の膜厚で形成する。さらに第３の電極１６３０として１０ｎｍのＲｕと５０ｎｍのＴａをこの順にスパッタ法で形成する。第３の電極の上には、ハードマスク膜１６３５（例えば、ＳｉＮ膜、膜厚３０ｎｍ）、およびハードマスク膜１６３６（例えば、ＳｉＯ２膜、膜厚２００ｎｍ）をこの順に積層する。工程８において、イオンバリア層１６０７、ハードマスク膜１６３５、１６３６は、プラズマＣＶＤ法によって形成することができる。このとき、ハードマスク膜１６３５は、後述する保護絶縁膜１６１０、およびバリア絶縁膜１６０２と同一材料であることが好ましい。すなわち、４端子スイッチの周囲を全て同一材料で囲むこと材料界面を一体化し、外部からの水分などの浸入を防ぐとともに、抵抗変化素子自身からの脱離防ぐことができるようになる。また、ハードマスク膜１６３５は、プラズマＣＶＤ法によって形成することができるが、成膜前に減圧化で成膜ガスに曝されるため、還元性のガスを用いないことが好ましい。例えば、ＳｉＨ４／Ｎ２の混合ガスを高密度プラズマによって形成したＳｉＮ膜などを用いることが好ましい。
次に図２９（ｈ）に示すように、イオン伝導層１６０６上にイオンバリア層１６０７としてＳｉＮもしくはＳｉＣＮを１０ｎｍ以下の膜厚で形成する。さらに第３の電極１６３０として１０ｎｍのＲｕと５０ｎｍのＴａをこの順にスパッタ法で形成する。第３の電極の上には、ハードマスク膜１６３５（例えば、ＳｉＮ膜、膜厚３０ｎｍ）、およびハードマスク膜１６３６（例えば、ＳｉＯ２膜、膜厚２００ｎｍ）をこの順に積層する。工程８において、イオンバリア層１６０７、ハードマスク膜１６３５、１６３６は、プラズマＣＶＤ法によって形成することができる。このとき、ハードマスク膜１６３５は、後述する保護絶縁膜１６１０、およびバリア絶縁膜１６０２と同一材料であることが好ましい。すなわち、４端子スイッチの周囲を全て同一材料で囲むこと材料界面を一体化し、外部からの水分などの浸入を防ぐとともに、抵抗変化素子自身からの脱離防ぐことができるようになる。また、ハードマスク膜１６３５は、プラズマＣＶＤ法によって形成することができるが、成膜前に減圧化で成膜ガスに曝されるため、還元性のガスを用いないことが好ましい。例えば、ＳｉＨ４／Ｎ２の混合ガスを高密度プラズマによって形成したＳｉＮ膜などを用いることが好ましい。
（工程９）
次に図３０（ｉ）に示すように、ハードマスク膜１６３６上に４端子スイッチ部をパターニングするためのフォトレジスト（図示せず）を形成し、その後、当該フォトレジストをマスクとして、ハードマスク膜１６３５が現れるまでハードマスク膜１６３６をドライエッチングし、その後、酸素プラズマアッシングと有機剥離を用いてフォトレジストを除去する。
次に図３０（ｉ）に示すように、ハードマスク膜１６３６上に４端子スイッチ部をパターニングするためのフォトレジスト（図示せず）を形成し、その後、当該フォトレジストをマスクとして、ハードマスク膜１６３５が現れるまでハードマスク膜１６３６をドライエッチングし、その後、酸素プラズマアッシングと有機剥離を用いてフォトレジストを除去する。
（工程１０）
次に図３０（ｊ）に示すように、ハードマスク１６３６をマスクとして、ハードマスク１６３５、第４の電極１６３０、イオンバリア層１６０７、イオン伝導層１６０６を連続的にドライエッチングする。このとき、ハードマスク１６３６は、エッチバック中に完全に除去されることが好ましいが、そのまま残存してもよい。工程１０において、例えば、第３の電極１６３０の上層がＴａの場合にはＣｌ２系のＲＩＥで加工することができ、第３の電極１６３０の下層がＲｕの場合にはＣｌ２／Ｏ２の混合ガスでＲＩＥ加工することができる。イオンバリア層１６０７はフルオロカーボンのガスでＲＩＥ加工することができる。このようなハードマスクＲＩＥ法を用いることで、４端子スイッチ部をレジスト除去のための酸素プラズマアッシングに曝すことなく加工することができる。また、加工後に酸素プラズマによって酸化処理する場合には、レジストの剥離時間に依存することなく酸化プラズマ処理を照射することができるようになる。
次に図３０（ｊ）に示すように、ハードマスク１６３６をマスクとして、ハードマスク１６３５、第４の電極１６３０、イオンバリア層１６０７、イオン伝導層１６０６を連続的にドライエッチングする。このとき、ハードマスク１６３６は、エッチバック中に完全に除去されることが好ましいが、そのまま残存してもよい。工程１０において、例えば、第３の電極１６３０の上層がＴａの場合にはＣｌ２系のＲＩＥで加工することができ、第３の電極１６３０の下層がＲｕの場合にはＣｌ２／Ｏ２の混合ガスでＲＩＥ加工することができる。イオンバリア層１６０７はフルオロカーボンのガスでＲＩＥ加工することができる。このようなハードマスクＲＩＥ法を用いることで、４端子スイッチ部をレジスト除去のための酸素プラズマアッシングに曝すことなく加工することができる。また、加工後に酸素プラズマによって酸化処理する場合には、レジストの剥離時間に依存することなく酸化プラズマ処理を照射することができるようになる。
（工程１１）
次に図３１（ｋ）に示すように、ハードマスク膜１６３５、第３の電極１６３０、イオンバリア層１６０７、第１の電極１６０４、第２の電極１６０５を含むバリア絶縁膜１６０２上に保護絶縁膜１６１０（例えば、ＳｉＮ膜、３０ｎｍ）を堆積する。工程１１において、保護絶縁膜１６１０は、プラズマＣＶＤ法によって形成することができるが、成膜前には反応室内で減圧化に維持する必要があり、成膜前に減圧化で成膜ガスに曝されるため、還元性のガスを用いないことが好ましい。例えば、ＳｉＨ４／Ｎ２の混合ガスを高密度プラズマによって、基板温度２００℃で形成したＳｉＮ膜などを用いることが好ましい。
次に図３１（ｋ）に示すように、ハードマスク膜１６３５、第３の電極１６３０、イオンバリア層１６０７、第１の電極１６０４、第２の電極１６０５を含むバリア絶縁膜１６０２上に保護絶縁膜１６１０（例えば、ＳｉＮ膜、３０ｎｍ）を堆積する。工程１１において、保護絶縁膜１６１０は、プラズマＣＶＤ法によって形成することができるが、成膜前には反応室内で減圧化に維持する必要があり、成膜前に減圧化で成膜ガスに曝されるため、還元性のガスを用いないことが好ましい。例えば、ＳｉＨ４／Ｎ２の混合ガスを高密度プラズマによって、基板温度２００℃で形成したＳｉＮ膜などを用いることが好ましい。
（工程１２）
次に図３１（ｌ）に示すように、保護絶縁膜１６１０上に、層間絶縁膜１６１１（例えば、ＳｉＯ２）、層間絶縁膜１６１２（例えば、比誘電率の低いＳｉＯＣ）、層間絶縁膜１６１３（例えばＳｉＯ２）をこの順に堆積する。その後、プラグ１６１４、１６１７、６１２０用の下穴および第２配線１６１６、１６１９、１６２２用の配線溝をドライエッチングによって形成する。銅デュアルダマシン配線プロセスを用いて、当該配線溝及び当該下穴内にバリアメタル１６１５、１６１８、１６２１（例えば、ＴａＮ／Ｔａ）を介して第２配線１６１６、１６１９、１６２２（例えば、Ｃｕ）及びプラグ１６１４、１６１７、１６２０（例えば、Ｃｕ）を同時に形成する。その後、第２配線１６１６、１６１９、１６２２を含む層間絶縁膜１６１３上にバリア絶縁膜１６２３（例えば、ＳｉＮ膜）を堆積する。工程１２において、第２配線１６１６、１６１９、１６２２およびプラグ１６１４、６１１７、１６２０の形成は、例えば、ＰＶＤ法によってバリアメタル１６１５、１６１８、１６２１（例えば、ＴａＮ／Ｔａの積層膜）を形成し、ＰＶＤ法によるＣｕシードの形成後、電解めっき法によって銅を配線溝内に埋設し、２００℃以上の温度で熱処理処理後、ＣＭＰ法によって配線溝内以外の余剰の銅を除去することで形成することができる。このような一連の銅配線の形成方法は、当該技術分野における一般的な手法を用いることができる。
次に図３１（ｌ）に示すように、保護絶縁膜１６１０上に、層間絶縁膜１６１１（例えば、ＳｉＯ２）、層間絶縁膜１６１２（例えば、比誘電率の低いＳｉＯＣ）、層間絶縁膜１６１３（例えばＳｉＯ２）をこの順に堆積する。その後、プラグ１６１４、１６１７、６１２０用の下穴および第２配線１６１６、１６１９、１６２２用の配線溝をドライエッチングによって形成する。銅デュアルダマシン配線プロセスを用いて、当該配線溝及び当該下穴内にバリアメタル１６１５、１６１８、１６２１（例えば、ＴａＮ／Ｔａ）を介して第２配線１６１６、１６１９、１６２２（例えば、Ｃｕ）及びプラグ１６１４、１６１７、１６２０（例えば、Ｃｕ）を同時に形成する。その後、第２配線１６１６、１６１９、１６２２を含む層間絶縁膜１６１３上にバリア絶縁膜１６２３（例えば、ＳｉＮ膜）を堆積する。工程１２において、第２配線１６１６、１６１９、１６２２およびプラグ１６１４、６１１７、１６２０の形成は、例えば、ＰＶＤ法によってバリアメタル１６１５、１６１８、１６２１（例えば、ＴａＮ／Ｔａの積層膜）を形成し、ＰＶＤ法によるＣｕシードの形成後、電解めっき法によって銅を配線溝内に埋設し、２００℃以上の温度で熱処理処理後、ＣＭＰ法によって配線溝内以外の余剰の銅を除去することで形成することができる。このような一連の銅配線の形成方法は、当該技術分野における一般的な手法を用いることができる。
ここで、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法とは、多層配線形成プロセス中に生じるウエハ表面の凹凸を、研磨液をウエハ表面に流しながら回転させた研磨パッドに接触させて研磨することによって平坦化する方法である。溝に埋め込まれた余剰の銅を研磨することによって埋め込み配線（ダマシン配線）を形成したり、層間絶縁膜を研磨することで平坦化を行う。
工程１２では、バリアメタル１６１５、１６１８、１６２１と第３の電極１６３０、第１の電極１６０４、第２の電極１６０５の上層を同一材料とすることでプラグ１６１４、１６１７、１６２０と第３の電極１６３０、第１の電極１６０４、第２の電極１６０５の上層の間の接触抵抗を低減し、素子性能を向上（オン時の４端子スイッチの抵抗を低減）させることができるようになる。また、工程１２において、層間絶縁膜１６１１、１６１２、１６１３はプラズマＣＶＤ法で形成することができる。また、工程１２において、４端子スイッチによって形成される段差を解消するため、層間絶縁膜１６１１を厚く堆積し、ＣＭＰによって層間絶縁膜１６１１を削り込んで平坦化し、層間絶縁膜１６１１を所望の膜厚としてもよい。工程１２ではプラグ１６１４、１６１７、１６２０の下穴を形成する際、第３の電極１６３０、第１の電極１６０４、第２の電極１６０５の上層に到達しており、第３の電極１６３０、第１の電極１６０４、第２の電極１６０５の上層の材料がエッチングストッパ材料として機能する。プラグ１６１４、１６１７、１６２０用の下穴および第２配線１６１６、１６１９、１６２２用の配線溝のドライエッチングには、フルオロカーボン系のガスを用いる。
以上、本発明を上記実施形態に即して説明したが、本発明の全開示（請求の範囲及び図面を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素（各請求項の各要素、各実施例の各要素、各図面の各要素等を含む）の多様な組み合わせ、ないし、選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
本発明のさらなる課題、目的及び展開形態は、請求の範囲を含む本発明の全開示事項からも明らかにされる。
本書に記載した数値範囲については、当該範囲内に含まれる任意の数値ないし小範囲が、別段の記載のない場合でも具体的に記載されているものと解釈されるべきである。
１４、２４、３４、４４、５０６、６０９、７５、８５、９５、１００６、１１０６、１２５、１３５、１４５、１５０６、１６０６ イオン伝導層
１１、２１、３１、４１、５０４、６０７、７１、８１、９１、９２、１００４、１１０４、１２１、１３１、１４１、１５０４、１６０４ 第１の電極
１２、２２、３２、４２、５０５、６０８、７２、８２、１００５、１１０５、１２２、１３２、１４２、１５０５、１６０５ 第２の電極
１３、２３、３３、４３、５０８、６１１、７３、８３、９３、１００８、１１０８、１２３、１３３、１４３、１５３０，１６３０ 第３の電極
７４、８４、９４、１０３０、１１３０、１２４、１３４、１４４、１５０８、１６０８ 第４の電極
２５、３５、４５、５０７、６１０、１２６、１３６、１４６、１５０７、１６０７ イオンバリア層
７６、８６、９６、１００６、１１０６ 第１イオンバリア層
７７、８７、９７、１００７、１１０７ 第２イオンバリア層
２６、３６、４６、７８、８８、９９、１３８ 金属
３７、８９、１３７ 金属架橋
４８、５０３、５２３、６０３、６２７、１００２、１０２３、１１２８、１１０２、１１２３、１５０２、１５２３、１５２８、１６０２、１６２３、１６２８ バリア絶縁膜
１５０３、１６０３ 酸化防止膜
４７、９８、１４７ シリコン基板
４９、５０、５０９、６０５、６０６、６１２、６１３、１０１、１０２、１００９、１１３１、１１３３、１１３４、１１３５、１１３６、１４９、１５０、１５０９、１６３１、１６３３、１６３４、１６３５、１６３６ ハードマスク（膜）
５０１、６０１、１００１、１１０１、１５０１、１６０１ 半導体基板
５０２、５１１、５１２、５１３、６０２、６１５、６１６、６１７、１００、１０１１、１０１２、１０１３、１１１１、１１１２、１１１３、１１２７、１１２９、１４８、１５１１、１５１２、１５１３、１５２７、１５２９、１６１１、１６１２、１６１３、１６２７、１６２９ 層間絶縁膜
５１０、６１４、１０１０、１１１０、１５１０、１６１０ 保護絶縁膜
５１４、５１７、５２０、６１８、６１９、６２０、１０１４、１０１７、１０２０、１１１４、１１１７、１１２０、１５１４、１５１７、１５２０、１６１４、１６１７、１６２０ プラグ
５１５、５１８、５２１、６２４、６２５、６２６、１０１５、１０１８、１０２１、１１１５、１１１８、１１２１、１１２６、１５１５、１５１８、１５２１、１５２６、１６１５、１６１８、１６２１、１６２６ バリアメタル
５１６、５１９、５２２、６２１、６２２、６２３ 配線
１０２５、１１２５、１３２５、１５２５、１６２５ 第１配線
１０１６、１０１９、１０２２、１１１６、１１１９、１１２２、１５１６、１５１９、１５２２、１６１６、１６１８、１６２１ 第２配線
５２４ ３端子スイッチ
１０２４、１５２４ ４端子スイッチ
６０４、１１３２、１６３２ 金属積層膜
１１、２１、３１、４１、５０４、６０７、７１、８１、９１、９２、１００４、１１０４、１２１、１３１、１４１、１５０４、１６０４ 第１の電極
１２、２２、３２、４２、５０５、６０８、７２、８２、１００５、１１０５、１２２、１３２、１４２、１５０５、１６０５ 第２の電極
１３、２３、３３、４３、５０８、６１１、７３、８３、９３、１００８、１１０８、１２３、１３３、１４３、１５３０，１６３０ 第３の電極
７４、８４、９４、１０３０、１１３０、１２４、１３４、１４４、１５０８、１６０８ 第４の電極
２５、３５、４５、５０７、６１０、１２６、１３６、１４６、１５０７、１６０７ イオンバリア層
７６、８６、９６、１００６、１１０６ 第１イオンバリア層
７７、８７、９７、１００７、１１０７ 第２イオンバリア層
２６、３６、４６、７８、８８、９９、１３８ 金属
３７、８９、１３７ 金属架橋
４８、５０３、５２３、６０３、６２７、１００２、１０２３、１１２８、１１０２、１１２３、１５０２、１５２３、１５２８、１６０２、１６２３、１６２８ バリア絶縁膜
１５０３、１６０３ 酸化防止膜
４７、９８、１４７ シリコン基板
４９、５０、５０９、６０５、６０６、６１２、６１３、１０１、１０２、１００９、１１３１、１１３３、１１３４、１１３５、１１３６、１４９、１５０、１５０９、１６３１、１６３３、１６３４、１６３５、１６３６ ハードマスク（膜）
５０１、６０１、１００１、１１０１、１５０１、１６０１ 半導体基板
５０２、５１１、５１２、５１３、６０２、６１５、６１６、６１７、１００、１０１１、１０１２、１０１３、１１１１、１１１２、１１１３、１１２７、１１２９、１４８、１５１１、１５１２、１５１３、１５２７、１５２９、１６１１、１６１２、１６１３、１６２７、１６２９ 層間絶縁膜
５１０、６１４、１０１０、１１１０、１５１０、１６１０ 保護絶縁膜
５１４、５１７、５２０、６１８、６１９、６２０、１０１４、１０１７、１０２０、１１１４、１１１７、１１２０、１５１４、１５１７、１５２０、１６１４、１６１７、１６２０ プラグ
５１５、５１８、５２１、６２４、６２５、６２６、１０１５、１０１８、１０２１、１１１５、１１１８、１１２１、１１２６、１５１５、１５１８、１５２１、１５２６、１６１５、１６１８、１６２１、１６２６ バリアメタル
５１６、５１９、５２２、６２１、６２２、６２３ 配線
１０２５、１１２５、１３２５、１５２５、１６２５ 第１配線
１０１６、１０１９、１０２２、１１１６、１１１９、１１２２、１５１６、１５１９、１５２２、１６１６、１６１８、１６２１ 第２配線
５２４ ３端子スイッチ
１０２４、１５２４ ４端子スイッチ
６０４、１１３２、１６３２ 金属積層膜
Claims (10)
- 金属架橋させることができる第１の電極及び第２の電極と、
少なくとも該第１の電極及び第２の電極の間を埋めるように形成され、電界によりイオン化した金属が移動可能な材料からなるイオン伝導層と、
該第１及び第２の２つの電極に対向配置され、該金属をイオン化又は還元するための電界をかけることができる第３の電極と、
該金属イオンが移動不可能な材料からなる第１のイオンバリア層と、を含み、
該第１のイオンバリア層は、該第１及び第２の２つの電極と該第３の電極との間に配置されている、スイッチング素子。 - 前記イオン伝導層の一方の面側に前記第１の電極及び第２の電極が互いに離れて配置され、
該イオン伝導層の他方の面側に接して前記第１のイオンバリア層が配置され、
該第１のイオンバリア層の、該イオン伝導層が接する面の反対側の面に接して前記第３の電極が配置されており、
該イオン伝導層は該金属を含んで構成されている、
ことを特徴とする、請求項１に記載のスイッチング素子。 - 前記イオン伝導層の一方の面側に前記第１の電極及び第２の電極が互いに離れて配置され、
該イオン伝導層の該一方の面側に、該第１の電極、第２の電極及びイオン伝導層に接して前記第１のイオンバリア層が配置され、
該第１のイオンバリア層の、該第１の電極、第２の電極及びイオン伝導層に接する面の反対面に接して前記第３の電極が配置され、
該イオン伝導層の他方の面側に接して第２のイオンバリア層が配置され、
該第２のイオンバリア層の、該イオン伝導層と接する面の反対面に接して第４の電極が配置されており、
該イオン伝導層は該金属を含んで構成されている、
ことを特徴とする、請求項１に記載のスイッチング素子。 - 前記イオン伝導層に含まれる前記金属は銅であることを特徴とする、請求項２又は３に記載のスイッチング素子。
- 前記イオン伝導層の一方の面側に前記第１の電極及び第２の電極が互いに離れて配置され、
該イオン伝導層の該一方の面側に、該第１の電極、第２の電極及びイオン伝導層に接して前記第１のイオンバリア層が配置され、
該第１のイオンバリア層の、該第１の電極、第２の電極及びイオン伝導層に接する面の反対面に接して前記第３の電極が配置され、
該イオン伝導層の他方の面側に接して第４の電極が配置されている、
ことを特徴とする、請求項１に記載のスイッチング素子。 - 前記第３の電極は、前記第１の電極と前記第２の電極との離間距離に相当する幅を有することを特徴とする、請求項３〜５のいずれか一に記載のスイッチング素子。
- 前記第４の電極は銅又は銅合金で構成されることを特徴とする、請求項３〜６のいずれか一に記載のスイッチング素子。
- 前記第１のイオンバリア層及び／又は前記第２のイオンバリア層が窒化シリコン、炭窒化シリコン、酸窒化シリコンのいずれか１以上から構成されることを特徴とする、請求項１〜７のいずれか一に記載のスイッチング素子。
- 前記イオン伝導層はＧｂ、Ｓｂ、Ｔｅを含む化合物を含んで構成されることを特徴とする、請求項１〜８のいずれか一に記載のスイッチング素子。
- 前記イオン伝導層はシリコン、酸素、炭素、水素を含んで構成されるＳＩＯＣＨ系イオン伝導層であることを特徴とする、請求項１〜８のいずれか一に記載のスイッチング素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013552419A JPWO2013103122A1 (ja) | 2012-01-05 | 2012-12-27 | スイッチング素子及びその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012000662 | 2012-01-05 | ||
| JP2012000662 | 2012-01-05 | ||
| JP2013552419A JPWO2013103122A1 (ja) | 2012-01-05 | 2012-12-27 | スイッチング素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2013103122A1 true JPWO2013103122A1 (ja) | 2015-05-11 |
Family
ID=48745182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013552419A Pending JPWO2013103122A1 (ja) | 2012-01-05 | 2012-12-27 | スイッチング素子及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPWO2013103122A1 (ja) |
| WO (1) | WO2013103122A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015139033A1 (en) | 2014-03-14 | 2015-09-17 | Massachusetts Institute Of Technology | Voltage regulation of device functional properties |
| US10460804B2 (en) | 2014-03-14 | 2019-10-29 | Massachusetts Institute Of Technology | Voltage-controlled resistive devices |
| WO2016040792A1 (en) * | 2014-09-11 | 2016-03-17 | Massachusetts Institute Of Technology | Voltage-controlled resistive devices |
| EP4117048A1 (en) * | 2021-07-07 | 2023-01-11 | Commissariat à l'Energie Atomique et aux Energies Alternatives | Electrolyte-based field effect transistor and associated method of fabrication |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100778950B1 (ko) * | 2003-07-18 | 2007-11-22 | 닛본 덴끼 가부시끼가이샤 | 스위칭 소자, 스위칭 소자의 구동 방법, 논리 집적 회로 및 메모리 소자 |
| JP4992859B2 (ja) * | 2003-08-27 | 2012-08-08 | 日本電気株式会社 | 半導体装置 |
| US7804085B2 (en) * | 2005-01-17 | 2010-09-28 | Nec Corporation | Solid electrolyte switching element, and fabrication method of the solid electrolyte element, and integrated circuit |
| JP5458892B2 (ja) * | 2007-12-19 | 2014-04-02 | 日本電気株式会社 | スイッチング素子およびその製造方法 |
| FR2937462B1 (fr) * | 2008-10-16 | 2010-12-24 | Commissariat Energie Atomique | Procede de protection et de dissipation de decharges electrostatiques sur un circuit integre |
-
2012
- 2012-12-27 WO PCT/JP2012/083813 patent/WO2013103122A1/ja active Application Filing
- 2012-12-27 JP JP2013552419A patent/JPWO2013103122A1/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| WO2013103122A1 (ja) | 2013-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6428860B2 (ja) | スイッチング素子およびスイッチング素子の製造方法 | |
| JP5382001B2 (ja) | 半導体装置及びその製造方法 | |
| JP5360209B2 (ja) | 半導体装置及びその製造方法 | |
| US9893276B2 (en) | Switching element, switching element manufacturing method, semiconductor device, and semiconductor device manufacturing method | |
| JP5799504B2 (ja) | 半導体装置及びその製造方法 | |
| WO2016163120A1 (ja) | スイッチング素子、半導体装置及びその製造方法 | |
| JP5565570B2 (ja) | スイッチング素子、スイッチング素子の製造方法および半導体装置 | |
| JP6665776B2 (ja) | スイッチング素子及びスイッチング素子の製造方法 | |
| JP2011238828A (ja) | 半導体装置及びその製造方法 | |
| WO2013103122A1 (ja) | スイッチング素子及びその製造方法 | |
| JP5527321B2 (ja) | 抵抗変化素子及びその製造方法 | |
| JP5895932B2 (ja) | 抵抗変化素子、それを含む半導体装置およびそれらの製造方法 | |
| WO2016203751A1 (ja) | 整流素子、スイッチング素子および整流素子の製造方法 | |
| JP5999768B2 (ja) | 半導体装置及びその製造方法 | |
| JP5493703B2 (ja) | スイッチング素子およびスイッチング素子を用いた半導体装置 | |
| JP2011211165A (ja) | 半導体装置及びその製造方法 | |
| JP5807789B2 (ja) | スイッチング素子、半導体装置およびそれぞれの製造方法 | |
| US10923534B2 (en) | Rectifying element and switching element having the rectifying element | |
| WO2012074131A1 (ja) | 半導体装置及びその製造方法 | |
| WO2016157820A1 (ja) | スイッチング素子、半導体装置、及びスイッチング素子の製造方法 | |
| WO2014050198A1 (ja) | スイッチング素子およびスイッチング素子の製造方法 | |
| JP2014216386A (ja) | 抵抗変化素子及びその形成方法 | |
| JP2019047003A (ja) | 抵抗変化素子と半導体装置および製造方法 |