JP6665776B2 - スイッチング素子及びスイッチング素子の製造方法 - Google Patents

スイッチング素子及びスイッチング素子の製造方法 Download PDF

Info

Publication number
JP6665776B2
JP6665776B2 JP2016506109A JP2016506109A JP6665776B2 JP 6665776 B2 JP6665776 B2 JP 6665776B2 JP 2016506109 A JP2016506109 A JP 2016506109A JP 2016506109 A JP2016506109 A JP 2016506109A JP 6665776 B2 JP6665776 B2 JP 6665776B2
Authority
JP
Japan
Prior art keywords
metal
upper electrode
electrode layer
film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016506109A
Other languages
English (en)
Other versions
JPWO2015133073A1 (ja
Inventor
直樹 伴野
直樹 伴野
宗弘 多田
宗弘 多田
岡本 浩一郎
浩一郎 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2015133073A1 publication Critical patent/JPWO2015133073A1/ja
Application granted granted Critical
Publication of JP6665776B2 publication Critical patent/JP6665776B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8416Electrodes adapted for supplying ionic species
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009RRAM elements whose operation depends upon chemical change
    • G11C13/0011RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226Via connections in a multilevel interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/023Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/026Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/028Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/063Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10Resistive cells; Technology aspects
    • G11C2213/15Current-voltage curve
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50Resistive cell structure aspects
    • G11C2213/52Structure characterized by the electrode material, shape, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、スイッチング素子及びスイッチング素子の製造方法に関し、特に、電気化学反応を利用して、金属イオンを伝導するイオン伝導層内に金属架橋を形成し、オフ状態からオン状態へと抵抗変化が可能なスイッチング素子とその製造方法に関する。この電気化学反応を利用した金属架橋の形成とは、金属の酸化による金属イオンの生成、生成した金属イオンの導入、金属イオンの還元による金属の析出を利用して、抵抗変化層(イオン伝導層)内に金属架橋を形成するものである。
プログラマブルロジックの機能を多様化し、電子機器などへの実装を推進して行くためには、ロジックセル間を相互に結線するスイッチのサイズを小さくし、そのオン抵抗を小さくすることが必要となる。このような要求を満たすデバイスとして、電気化学反応を利用して抵抗変化層内に金属架橋を形成し、これにより、オフ状態からオン状態へとスイッチングする不揮発性スイッチング素子が開発されている。すなわち、電気化学反応を利用して、金属イオンを伝導する抵抗変化層(イオン伝導層)内において金属の析出を行って該抵抗変化層内に金属架橋を形成し、これにより、オフ状態からオン状態へとスイッチングするものである。このような不揮発性スイッチング素子は、旧来の半導体スイッチよりもサイズが小さく、オン抵抗が小さいことが知られている。
電気化学反応を利用する不揮発性スイッチング素子には、特許文献1(国際公開第00/48196号)に開示された「二端子スイッチ」と、特許文献2(国際公開第2012/043502号)に開示された「三端子スイッチ」とがある。図1Aは、特許文献1に開示された、二端子スイッチとして構成されたスイッチング素子の構成を示す断面図である。特許文献1は、スイッチング素子が、該スイッチング素子をオフ状態からオン状態へ切り替える過程で金属イオンを供給する下部電極201と、金属イオンを供給しない上部電極202とで、イオン伝導層203を挟んだ構造を有していることを開示している。
該スイッチング素子をオフ状態からオン状態へ切り替える過程では、上部電極202を接地し、下部電極201に正電圧を印加する。下部電極201では、金属がイオン化され、生成した金属イオンは、イオン伝導層203に導入される。上部電極202では、金属イオンが還元され、金属が析出する。析出する金属によって、イオン伝導層203の中に上部電極202から下部電極201に達する金属架橋の形成がなされる結果、該スイッチング素子がオフ状態からオン状態へとスイッチングされる。逆に、該スイッチング素子をオン状態からオフ状態へ切り替える過程では、上部電極202を接地し、下部電極201に負電圧を印加する。その際、析出している金属が再イオン化し、下部電極201では、金属イオンの還元により、金属の再析出が進行する。この結果、金属架橋が消滅し、該スイッチング素子がオン状態からオフ状態へとスイッチングされる。二端子スイッチは、構造が単純であるため、作製プロセスが簡便であり、ナノメートルオーダーの素子サイズを有する二端子スイッチの加工も可能である。
一方、図1Bは、特許文献2に開示された、三端子スイッチとして構成されたスイッチング素子の構成を示す概念図である。特許文献2は、スイッチング素子が、第1スイッチ301と第2スイッチ302とを備えていることを開示している(特許文献2の図3参照)。第1スイッチ301は、活性電極として構成された第1電極301aと、不活性電極として構成された第2電極301bと、これらの間に挟まれた抵抗変化層を備えている。
同様に、第2スイッチ302は、活性電極として構成された第1電極302aと、不活性電極として構成された第2電極302bと、これらの間に挟まれた抵抗変化層を備えている。第1スイッチ301の第1電極301aは、第1ノード303に接続され、第2スイッチ302の第1電極302aは、第2ノード304に接続される。第1スイッチ301及び第2スイッチ302の第2電極301b、302bは、共通ノード305に接続される。第1ノード303に印加される電圧VL1と、第2ノード304に印加される電圧VL2を制御することにより、該スイッチング素子がオン状態とオフ状態との間でスイッチングされる。特許文献2に開示されたスイッチング素子では、2つの二端子スイッチの不活性電極を一体化した構造を有するため、高い信頼性が確保される。
特許文献3(国際公開第2011/058947号)は、電気化学反応を利用する不揮発性スイッチング素子の抵抗変化層(イオン伝導層)の好ましい材料を開示している。特許文献3は、シリコン、酸素、炭素を主成分としたポーラスポリマーを抵抗変化層として用いることを開示している。ポーラスポリマーイオン伝導層は、金属架橋が形成しても、絶縁破壊電圧を高く保つことができるため、動作信頼性に優れている。
不揮発性スイッチング素子をプログラマブルロジックの配線切り替えスイッチとして搭載(応用)するためには、配線の高密度化に対応して、素子サイズの小型化及び作製工程の簡略化を図る必要がある。最先端の半導体装置では、多層配線の形成に利用する配線材料として、主に、銅が利用される。多層構造の銅配線内に、不揮発性スイッチング素子を効率的に形成する手法の開発が望まれている。
電気化学反応を利用するスイッチング素子を半導体装置に集積化する技術については、例えば、非特許文献1に開示されている。非特許文献1には、スイッチング素子の下部電極を銅で作製する際、半導体基板上の銅配線と、スイッチング素子の下部電極を兼用する構成が記載されている。該構造を採用すると、銅配線に加えて、下部電極を新たに形成するための工程を省くことができ、下部電極を作製するためのパターニング工程用のマスクは不要となる。例えば、二端子スイッチの構成を有する抵抗変化素子を作製するためには、イオン伝導層の形成工程と上部電極の形成工程で使用する、フォトマスク(PR: Photoresist mask)2枚を追加するのみとなる。
スイッチング素子の下部電極を銅で作製する場合、スイッチング素子をオフ状態からオン状態へ切り替える過程で金属イオンを供給しない上部電極は、酸化し難い白金や金、又は、酸化しても導電性を有するルテニウムを用いて形成される。非特許文献1は、加工に適したルテニウムを使用して上部電極を作製することを開示している。
半導体基板上の銅配線をスイッチング素子の下部電極として兼用する場合、シリコン、酸素、炭素を主成分としたポーラスポリマーで形成されるポーラスポリマーイオン伝導層を銅配線上に直接成膜すると、銅配線表面が酸化を受ける。特許文献3は、銅配線表面の酸化を防止する目的で、銅配線表面に、酸化犠牲層として機能する金属薄膜を設けた後、ポーラスポリマーイオン伝導層を成膜する技術を開示している。該金属薄膜は、ポーラスポリマーイオン伝導層の成膜工程中、酸素によって酸化され、イオン伝導性を示す金属酸化物の薄膜に変換される。
図1Cは、特許文献3に開示されたスイッチング素子の構成を具体的に示す断面図である。特許文献3は、第1の電極401と、第2の電極402と、イオン伝導層403と、酸化チタン膜404とを備えている(特許文献3の図4参照)。イオン伝導層403と、酸化チタン膜404とは、第1の電極401と第2の電極402の間に設けられている。
第1の電極401は、銅を主成分とする金属から形成されており、酸化チタン膜404は、イオン伝導層403と第1の電極401の間に設けられている。イオン伝導層403は、シリコン、酸素、炭素を主成分としたポーラスポリマーで形成される。一方、酸化チタン膜404は、チタン膜(酸化犠牲層として機能する金属薄膜)がイオン伝導層403の成膜工程中に酸化されることによって形成される。酸化チタン膜404は、その上面に成膜されるイオン伝導層403と共に、イオン伝導性を示す抵抗変化層を構成する。
特許文献4は半導体装置に関するものであり、半導体基板上の多層銅配線層の内部に三端子型抵抗変化素子を有する半導体装置が提案されている。特許文献5は下部電極及び上部電極により挟持された抵抗変化層を備える抵抗変化素子に関するものであり、特許文献5が開示する抵抗変化素子の下部電極や上部電極の材料名を列挙している。特許文献5では、特許文献5の上部電極がAu、Pt、Ru、Ir、Ti、Al、Cu、Taなど、或いは、これらの合金、酸化物、窒化物、弗化物、炭化物、硼化物などからなればよい、ことが記載されている。また、特許文献5の上部電極は、酸化されにくい材料、又は、酸化後も導電性を保持できる材料からなることが好ましいこと、また、Ti−N(窒化チタン)、FeN(窒化鉄)、Ti−Al−Nなどの窒化物からなることが好ましいことが記載されている。特許文献6は抵抗変化素子に関するものであり、抵抗変化素子の電極に、ルテニウムと、ルテニウムよりも酸化の標準生成ギブズエネルギーが負に大きな金属との合金を用いることが提案されている。
国際公開第00/48196号 国際公開第2012/043502号 国際公開第2011/058947号 国際公開第2011/158821号 特開2007−288008号公報 国際公開第2013/190988号
IEEE TRANSACTIONS ON ELECTRON DEVICES(アイ・イー・イー・イー トランズアクションズ オン エレクトロン デバイセズ)、57巻、1987ページ〜1995ページ、2010年
電気化学反応を利用する不揮発性スイッチング素子は、プログラマブルロジックの配線切り換えスイッチに応用可能である。かかる不揮発性スイッチング素子を、プログラマブルロジックの配線切り換えスイッチに使用する場合、2つの課題がある。
第1の課題は、オン状態、又は、オフ状態に確実に書換えを行うことができるスイッチング素子の歩留まりの向上である。大規模の素子アレイを用いてオフ状態への遷移を行うリセット動作を行った場合、リセットできない素子がわずかに存在することがある。このような素子は一度リセット挙動を示し、素子の抵抗値が増加するものの、所望のリセット電圧よりも絶対値の小さい電圧で再度低抵抗状態に遷移する。このような素子は、リセット動作によって抵抗変化層(イオン伝導層)中の金属架橋が回収された後に、抵抗変化層が絶縁破壊している。このような不具合を解消するためには、不揮発性スイッチング素子の構成を最適化する必要がある。
第2の課題は、当初のプログラミングの際、オン状態又はオフ状態に書換えを終えた後、書換えに使用する電圧・電流の印加が無い状態で、オン状態又はオフ状態を10年程度保つ保持力の向上である。書換えに使用する電流量は、抵抗変化層(イオン伝導層)内に形成される金属架橋を構成する金属の総量に比例する。太い金属架橋を形成するには、金属架橋を構成する金属の総量は多く、書換えに使用する電流量は多くなる。逆に、書換えに使用する電流量が少ない場合、金属架橋を構成する金属の総量は少なくなり、形成される金属架橋は細くなる。「細い金属架橋」を使用すると、長期間を経る間に、該「細い金属架橋」を流れる電流に起因するエレクトロマイグレーション及び金属のイオン化のため、「細い金属架橋」中に細線化が進行する部位が生じ、不揮発性スイッチング素子の抵抗値が急激に上昇する。なお、エレクトロマイグレーション、金属のイオン化は温度が上昇すると、一層加速されるため、最終的に「細い金属架橋」中に断線部位が生じる場合もある。すなわち、不揮発性スイッチング素子は、書換えに使用する電流量の低減化(低電力化)と、オン状態の低い抵抗値を長期間保持する保持力(高信頼化)の間には、トレードオフが存在する。10年間を超える長期の信頼性を達成しつつ、書換えに使用する電流量の低減化(低電力化)を進めるためには、不揮発性スイッチング素子の構成を最適化する必要がある。
本発明は、上記の課題を解決するものである。本発明の目的は、リセット動作時における抵抗変化層の絶縁破壊が抑制される一方で、低電流でプログラミングした場合にも高い保持力を有する不揮発性スイッチング素子を提供することにある。
本発明の一の観点では、スイッチング素子が、第1電極と、第2電極と、第1電極と第2電極との間に設けられた、イオン伝導性を有する抵抗変化層とを具備する。第1電極は、抵抗変化層において伝導可能な金属イオンを生成する金属を含む。第2電極は、抵抗変化層に接して形成される第1電極層と、第1電極層に接して形成される第2電極層とを備えている。第1電極層は、ルテニウムと、ルテニウムよりも酸化過程の標準生成ギブスエネルギーが負方向に大きい第1の金属とを含むルテニウム合金で形成され、第2電極層は、第1の金属を含む窒化物で形成される。第1電極層における第1の金属の含有率は、第2電極層における第1の金属の含有率よりも小さい。
本発明の他の観点では、半導体装置が、半導体基板と、半導体基板の上方に形成され、銅で形成された配線と銅で形成されたプラグとを含む多層配線層とを具備する。多層配線層にはスイッチング素子が形成される。スイッチング素子は、銅で形成され、スイッチング素子の下部電極として用いられる下部電極銅配線と、プラグに電気的に接続された上部電極と、下部電極銅配線と上部電極の間に形成された、イオン伝導性を有する抵抗変化層とを備えている。上部電極は、抵抗変化層に接して形成される第1上部電極層と、第1上部電極層に接して形成される第2上部電極層とを備えている。第1上部電極層は、ルテニウムと、ルテニウムよりも酸化過程の標準生成ギブスエネルギーが負方向に大きい第1の金属とを含むルテニウム合金で形成される。第2上部電極層は、第1の金属を含む窒化物で形成される。第1上部電極層における第1の金属の含有率は、第2上部電極層における第1の金属の含有率よりも小さい。
本発明によれば、リセット動作時における抵抗変化層の絶縁破壊が抑制される一方で、低電流でプログラミングした場合にも高い保持力を有する不揮発性スイッチング素子が提供される。
二端子スイッチの構成を採用するスイッチング素子の構造の一例を模式的に示す断面図である。 三端子スイッチの構成を採用するスイッチング素子の構造の一例を模式的に示す図である。 酸化チタン膜と、その上面に成膜されるポーラスポリマーイオン伝導層とを備えるスイッチング素子の構造の一例を模式的に示す断面図である。 第1の実施形態のスイッチング素子の構造の一例を模式的に示す断面図である。 第1の実施形態のスイッチング素子において、オフ状態からオン状態へのスイッチング過程でイオン伝導層中に金属架橋が生成される機構を模式的に示す断面図である。 第1の実施形態のスイッチング素子の製造方法を模式的に示す断面図である。 第1の実施形態のスイッチング素子を多層配線層内部に形成した半導体装置の一構成例を模式的に示す断面図である。 第1上部電極層がルテニウムで形成されたスイッチング素子のオン状態の抵抗値の保持特性の分布を示すグラフである。 第1上部電極層が25atm%のチタンを含むルテニウム合金で形成されたスイッチング素子のオン状態の抵抗値の保持特性の分布を示すグラフである。 第1上部電極層がルテニウムで形成されたスイッチング素子のオフ状態へのスイッチングに要する電流値の分布を示すグラフである。 第1上部電極層が25atm%のチタンを含むルテニウム合金で形成されたスイッチング素子のオフ状態へのスイッチングに要する電流値の分布を示すグラフである。 第1の実施形態のスイッチング素子の断面TEM(Transmission Electron Microscope)像を示す図である。 第1の実施形態のスイッチング素子のリセット歩留まりを示すグラフである。 第1の実施形態の半導体装置の製造方法の工程1〜4を模式的に示す断面図である。 第1の実施形態の半導体装置の製造方法の工程5〜8を模式的に示す断面図である。 第1の実施形態の半導体装置の製造方法の工程9、10を模式的に示す断面図である。 第1の実施形態の半導体装置の製造方法の工程11、12を模式的に示す断面図である。 第2の実施形態の半導体装置の一構成例を模式的に示す断面図である。 第2の実施形態の半導体装置の製造方法の工程1〜3を模式的に示す断面図である。 第2の実施形態の半導体装置の製造方法の工程4〜6を模式的に示す断面図である。 第2の実施形態の半導体装置の製造方法の工程7〜9を模式的に示す断面図である。 第2の実施形態の半導体装置の製造方法の工程10、11を模式的に示す断面図である。 第2の実施形態の半導体装置の製造方法の工程12を模式的に示す断面図である。
本発明の一実施形態では、スイッチング素子(抵抗変化素子)が、第1電極と、第2電極と、第1電極と第2電極との間に設けられた、イオン伝導性を有する抵抗変化層とを具備する。第1電極は、抵抗変化層に伝導可能な金属を含む。第2電極は、抵抗変化層に接して形成される第1電極層と、第1電極層に接して形成される第2電極層とを備えている。第1電極層は、ルテニウムと第1の金属とを含む合金で形成される。第2電極層は、第1の金属を含む窒化物で形成される。第1電極層における第1の金属の含有率は、第2電極層における第1の金属の含有率よりも小さい。
第2電極層を金属の窒化物で形成することで、スイッチング素子の形成プロセス中の加熱工程やプラズマ工程におけるダメージで、第2電極層を構成する第1の金属が第1電極層を介して抵抗変化層に拡散することを防ぐことができる。抵抗変化層に第2電極層を構成する金属が拡散すると、抵抗変化層の内部に欠陥が形成し、絶縁破壊電圧が低下する。第2電極層を窒化物とすることで、リセット動作に伴う抵抗変化層の絶縁破壊を防止でき、リセット歩留まりを向上できる。上記により、リセット時の不具合を防ぎ、スイッチングの繰り返し回数を確保できる。
一方、第1電極層を構成するルテニウムに第1の金属を添加することによって、金属架橋と第1電極層の密着性が向上するため、低電流でプログラミングした場合にも、素子の安定性が向上し、保持力が向上する。また、第1電極層がルテニウムを含んでいるため、安定にリセットできる。さらに第1電極層の合金化によって比抵抗が増加することで、書換え電流によって発熱し易くなり、熱の閉じ込め効果によって金属架橋に発生したジュール熱が離散し難くなる。このため、書換え時に必要な書換え電流が低減する効果もある。
ここで、前記第1電極層における前記第1の金属の含有率が、前記第2電極層における前記第1の金属の含有率よりも小さくなるように、調節する。この含有率の調整により、第1電極層に含まれる第1の金属が第2電極層を構成する窒化物に拡散し、第1電極層を構成するルテニウム合金の組成が変化することを、防止できる。
本実施形態のスイッチング素子は、上記のメカニズムにより、低電力化と高保持力化を両立させることができる。単純に保持力だけを向上させるとより高いプログラミング電力が必要となってしまうため、第1電極層として合金を使用することで熱効率を改善することで、少ない電流でも効果的にプログラミングを行うことができるようになる。以下では、本発明のスイッチング素子のより具体的な実施形態を詳細に説明する。
(第1の実施形態)
図2は、第1の実施形態のスイッチング素子の一構成例を模式的に示す断面図である。第1の実施形態のスイッチング素子は、二端子スイッチとして構成されており、下部電極21(第1電極)と、上部電極22(第2電極)と、これらの間に設けられた抵抗変化層23とを備えている。抵抗変化層23は、イオン伝導性を有しており、金属イオンを伝導する媒体である。
下部電極21は、金属イオンを抵抗変化層23に供給する活性電極として機能し、例えば、銅で形成される。後述されるように、下部電極21から抵抗変化層23に供給された金属イオン(銅イオン)が金属に戻ることで抵抗変化層23に金属架橋が形成される。例えば、スパッタ法、化学気相成長法(CVD(Chemical Vapor Deposition)法)、電気めっき法で形成される銅配線を、下部電極21として使用してもよい。
上部電極22は、不活性電極として機能する。本実施形態では、上部電極22は、第1上部電極層22aと第2上部電極層22bの積層体として構成される。第1上部電極層22aは、抵抗変化層23に接して形成され、第2上部電極層22bは、第1上部電極層22aに接して形成される。
本実施形態では、第1上部電極層22aの材料として、第1の金属が添加されているルテニウム合金(ルテニウムを主成分とする合金)が使用される。発明者らの検討によれば、第1上部電極層22aにおいて、ルテニウム合金に添加する第1の金属としては、酸化過程(金属から金属イオンを生成する過程)の標準生成ギブズエネルギーがルテニウムよりも負方向に大きい金属を選択することが望ましい。
ある金属の「酸化過程の標準生成ギブズエネルギーがルテニウムよりも負方向に大きい」とは、厳密には次の状態を意味している。すなわち、当該金属の酸化過程の標準生成ギブズエネルギーが負であり、且つ、当該金属の酸化過程の標準生成ギブズエネルギーの絶対値が、ルテニウムの酸化過程の標準生成ギブズエネルギーの絶対値よりも大きい、ことである。
酸化過程の標準生成ギブズエネルギーがルテニウムより負方向に大きい金属、例えば、チタン、タンタル、ジルコニウム、ハフニウム、アルミニウムは、ルテニウムに比べて化学反応(例えば、酸化反応)が自発的に起こりやすい性質を示す。このような性質を有する第1の金属を含むルテニウム合金を第1上部電極層22aを形成する材料として用いることで、抵抗変化層23に形成される金属架橋との密着性が向上する。ルテニウム合金中における、第1の金属の含有率は10atm%以上40atm%以下であることが好ましい。
ルテニウム合金に添加される第1の金属は、チタン、タンタル、ジルコニウム、ハフニウム、アルミニウムからなる群から選択された金属であることが好ましい。なお、第1の金属は、チタン、タンタル、ジルコニウム、ハフニウム、アルミニウムからなる群から選択された2以上の金属としても良い。
ここで、第1の金属のみで第1上部電極層22aを構成すると、オフ状態へ遷移しなくなることに留意されたい。すなわち、オン状態からオフ状態への遷移は、金属架橋を形成する銅の酸化反応(溶解反応)によって進行する。金属架橋を構成する銅よりも、第1上部電極層22aを構成する第1の金属の酸化過程の標準生成ギブズエネルギーが負方向に大きくなった場合、金属架橋を構成する銅の酸化反応よりも、第1上部電極層22aを構成する第1の金属の酸化反応が優先して進行する。ここで、第1の金属の酸化過程とは、第1上部電極層22aを構成する第1の金属の金属から金属イオンを生成する過程である。第1の金属の酸化反応が優先して進行するために、金属架橋の溶解が進行せず、オン状態からオフ状態への遷移できなくなる。
このため、第1上部電極層22aは、金属から金属イオンを生成する過程(酸化過程)の標準生成ギブズエネルギーが銅よりも負方向に小さいルテニウムと、第1の金属の合金で形成することが望ましい。具体的には、合金中における、第1の金属の含有量が40atm%以上になると、オン状態からオフ状態への遷移過程において、下部電極21に負電圧を印加する際、イオン伝導層の絶縁破壊が発生し、オフ状態に遷移できなくなる結果が得られている。
一方、第1の金属の量は大きいほど、オン状態が安定化することがわかっており、5atm%の添加によっても安定性が向上することがわかっている。
オン状態からオフ状態へのスイッチング過程においてスイッチング特性を劣化させることなく、同時に、オン状態の安定性を向上するためには、ルテニウム合金の組成を、第1の金属の含有率が所定範囲となるよう、選択することが好ましい。この第1の金属の含有率の所定範囲は、第1の金属の含有率が10atm%以上40atm%以下の範囲である。これにより、第1上部電極層22aをルテニウムのみで作製する場合に比べて、上記スイッチング特性を劣化させずに、同時にオン状態の安定性を向上させることができる。この場合、ルテニウム合金におけるルテニウムの含有率は、60atm%以上90atm%となる。
また、第1上部電極層22aの材料は、オフ状態からオン状態へとスイッチングする過程で、上部電極22を接地し、下部電極21に正電圧を印加した際に、抵抗変化層23に金属イオンを供給しないように選択されることが望ましい。
第1上部電極層22aの形成には、スパッタリング法を用いることが望ましい。スパッタリング法を用いてルテニウム合金膜を成膜する場合、ルテニウムと第1の金属との合金ターゲットを用いる方法、ルテニウムターゲットと第1の金属のターゲットを同一チャンバー内で同時にスパッタリングするコスパッタ法、がある。その他、スパッタリング法を用いてルテニウム合金膜を成膜する場合、予め第1の金属の薄膜を形成し、その上に、スパッタリング法を用いてルテニウムを成膜し、衝突原子のエネルギーで合金化するインターミキシング法がある。コスパッタ法及びインターミキシング法を用いると、合金の組成を変えることができる。インターミキシング法を採用する際には、ルテニウムの成膜を完了した後に、混合状態の均一化のため、400℃以下での熱処理を加えることが好ましい。
さらに、第1上部電極層22aに金属架橋の成分である銅が混入すると、標準ギブズエネルギーが負方向に大きい金属を添加した効果が薄れるため、ルテニウム合金に添加する第1の金属は、銅、及び銅イオンに対してバリア性のある材料が好ましい。例えば、タンタル、チタンなどである。特に第1の金属をチタンとした場合にオフへの遷移とオン状態の安定性に優れており、特に第1上部電極層22aを、チタンを含むルテニウム合金で形成し、チタンの含有率を20atm%以上30atm%以下の範囲に調節することが好ましい。
第2上部電極層22bは、第1上部電極層22aをエッチングのダメージから保護する役割を有する。具体的には、第2上部電極層22bは、第1上部電極層22aを規定の素子サイズに加工する場合に、スイッチング動作に係る第1上部電極層22aが直接露出しないようにする。また具体的には、第2上部電極層22bは、外部より第1上部電極層22aと電気的な接続を行うビアコンタクトを形成するためのコンタクトホールを形成する場合に、スイッチング動作に係る第1上部電極層22aが直接露出しないようにする。第2上部電極層22bは、コンタクトホール形成時にはコンタクトホールのエッチング時にエッチングストップ膜としての機能も有する。そのため、第2上部電極層22bは、コンタクトホールが形成される酸化シリコンなどの絶縁膜のエッチングに使用するフッ化炭素系のガスのプラズマに対して、エッチング速度が小さい材料で形成されることが好ましい。
本実施形態では、第2上部電極層22bは、第1上部電極層22aを構成するルテニウム合金に含まれる第1の金属の窒化物で構成される。上述のように、第1の金属を、チタン、タンタル、ジルコニウム、ハフニウム、アルミニウムからなる群から選択することが好適である。これにより、第2上部電極層22bを構成する第1の金属の窒化物が、エッチングストップ膜として機能し、且つ、導電性を有することになる。
第2上部電極層22bに窒化物ではない金属を使用すると、次の可能性がある。すなわち、プロセス中の加熱やプラズマダメージで金属の一部が第1上部電極層22aに拡散することで、第1上部電極層22aに欠陥が生じ、これらの欠陥を起点としてイオン伝導層の絶縁破壊電圧を低下させる可能性がある。
第2上部電極層22bに電気伝導性を有する化合物であり、安定な金属窒化物を用いることで第1上部電極層22aへの金属の拡散を防止できる。特に、第2上部電極層22bを構成する窒化物の金属と、第1上部電極層22aを構成するルテニウム合金に含まれる第1の金属とが同一であることは、ルテニウム合金に含まれる第1の金属の拡散による不良の発生をより効率的に防止できる点で好適である。
例えば、第1上部電極層22aがチタンを含むルテニウム合金で形成される場合には、第2上部電極層22bは窒化チタンで形成することが好ましい。或いは、第1上部電極層22aがタンタルを含むルテニウム合金で形成される場合には、第2上部電極層22bは窒化タンタルで形成することが好ましい。第1上部電極層22aと第2上部電極層22bに含まれる金属成分を一致させることで、第2上部電極層22bの金属が第1上部電極層22aに拡散した場合にも、欠陥が形成し難くなる。
この時、第1上部電極層22aを構成するルテニウム合金の第1の金属の含有率を、第2上部電極層22bを構成する窒化物の第1の金属の含有率よりも、小さくする。これにより、第1上部電極層22aに含まれる第1の金属が第2上部電極層22bに拡散し、第1上部電極層22aを構成するルテニウム合金の組成が変化することを、防止できる。具体的には、第2上部電極層22bが窒化チタンで形成される場合、第2上部電極層22bのチタンの含有率が40atm%以上80atm%以下であることがよい。この範囲外の組成を用いると、後工程におけるプロセス中の熱負荷などにより第1上部電極層22aと第2上部電極層22bとの間のインターミキシングが生じ易くなり、スイッチング特性が劣化する。
第2上部電極層22bの形成には、スパッタリング法を用いることが望ましい。スパッタリング法を用いて金属窒化物を成膜する場合、窒素とアルゴンの混合ガスのプラズマを用いて金属ターゲットを蒸発させるリアクティブスパッタ法を用いることが好ましい。金属ターゲットより蒸発した金属は窒素と反応し、金属窒化物となって基板上に成膜される。
抵抗変化層23は、イオン伝導性を有しており、下部電極21から供給された金属イオンを伝導する媒体として機能する。本実施形態では、抵抗変化層23が、第1イオン伝導層23aと第2イオン伝導層23bとを備えている。
本実施形態では、第1イオン伝導層23aが、少なくとも、シリコン、酸素、炭素を主成分とする膜、より具体的には、シリコン、酸素、炭素、水素を含むSiOCHポリマー(例えば、環状シロキサンのような有機シリカ化合物のポリマー)で形成される。第1イオン伝導層23aとして使用されるSiOCHポリマー膜は、プラズマCVD法により成膜されてもよい。ここで、プラズマCVD法とは、例えば、気体原料、或いは液体原料を気化させることで減圧下の反応室に連続的に供給し、プラズマエネルギーによって、分子を励起状態にし、気相反応、或いは基板表面反応などによって基板上に連続膜を形成する手法である。一実施形態では、第1イオン伝導層23aとして使用されるSiOCHポリマー膜は、下記のようにして形成される。環状有機シロキサンの原料とキャリアガスであるヘリウムが反応室に供給され、両者の供給が安定化し、反応室の圧力が一定になったところでRF(Radio Frequency:高周波)電力の印加が開始される。原料の供給量は10〜200sccmであり、ヘリウムについては、原料気化器経由で500sccmのヘリウムが供給され、別ラインで反応室に直接500sccmのヘリウムが供給される。第1イオン伝導層23aの比誘電率は2.1以上3.1以下が好ましい。
第2イオン伝導層23bは、下部電極21と第1イオン伝導層23aの間に挿入されており、金属酸化物で形成されている。第2イオン伝導層23bは、該金属酸化物を構成する金属(以下、「第2の金属」という)の薄膜を酸化することで形成される。詳細には、まず、該第2の金属の薄膜が、下部電極21の上に成膜される。さらに、該第2の金属の薄膜の上に、第1イオン伝導層23aを構成するSiOCHポリマー膜がプラズマCVD法により成膜される。SiOCHポリマー膜の成膜の際、反応室(成膜チャンバー)内に存在する酸素で、該第2の金属の薄膜が酸化され、これにより、第2イオン伝導層23bとして用いられる金属酸化物の薄膜が形成される。
該金属酸化物を構成する第2の金属は、標準生成ギブズエネルギーが負方向に大きい金属が望ましく、チタン、アルミニウム、ジルコニウム、ハフニウム、タンタルからなる群より選択することができる。これらの金属を積層して、第2の金属の薄膜として使用しても良い。第2の金属の薄膜の最適膜厚は、0.5nmから1nmである。最適膜厚より薄いと、SiOCHポリマー膜をプラズマCVD法により成膜する間に、酸化は、第2の金属の薄膜を超えて、銅配線表面に達する。その結果、僅かであるが、銅配線表面の酸化が生じる。一方、第2イオン伝導層23bの金属酸化物を構成する第2の金属の標準生成ギブズエネルギーが大きかったり、最適膜厚より厚かったりすると、SiOCHポリマー膜をプラズマCVD法により成膜する間に、該金属の薄膜の酸化が完了しない可能性がある。SiOCHポリマー膜をプラズマCVD法により成膜する間に、該金属の薄膜の酸化が完了しないと、銅配線表面に金属として残ってしまう。
第2イオン伝導層23bを構成する第2の金属は、第1上部電極層22a及び第2上部電極層22bに含まれる第1の金属と同一の金属を含んでいることが、好ましい。第2イオン伝導層23bを構成する第2の金属は、第1上部電極層22a及び第2上部電極層22bに含まれる第1の金属と同一であることが、さらに好ましい。これにより、第2イオン伝導層23bを構成する第2の金属が第1上部電極層22aや第2上部電極層22bに拡散した場合に、第1上部電極層22aや第2上部電極層22bにおける欠陥の発生を防止できる。この第1上部電極層22aや第2上部電極層22bに欠陥が形成された場合、この欠陥を起点として第1イオン伝導層23aの絶縁破壊電圧を低下させる場合がある。
第2イオン伝導層23bの形成において成膜される第2の金属の薄膜は、スパッタ法、レーザーアブレーション法、プラズマCVD法を用いて形成してもよい。また、第2イオン伝導層23bの膜厚は、第1イオン伝導層23aの膜厚の50%以下であることが望ましい。
続いて、図3を参照しながら、第1の実施形態のスイッチング素子の駆動方法を説明する。第1の実施形態のスイッチング素子は、二端子スイッチとして構成されていることに留意されたい。
当該スイッチング素子をオン状態にするためには、上部電極22(第1上部電極層22a及び第2上部電極層22b)が接地された状態で下部電極21に正電圧が印加される。
下部電極21に下部電極21の金属が溶解して金属イオン25になり、第2イオン伝導層23bを介して第1イオン伝導層23aに導入される。そして、第2イオン伝導層23b、及び第1イオン伝導層23aを伝導した金属イオン25が第1上部電極層22aの表面に金属架橋24になって析出し、析出した金属架橋24により下部電極21と第1上部電極層22aとが接続される。金属架橋24で下部電極21と第1上部電極層22aが電気的に接続することで、当該スイッチング素子がオン状態になる。
一方、当該スイッチング素子がオン状態になっているときに上部電極22を接地して、下部電極21に負電圧を印加すると、金属架橋24が金属イオン25となって第2イオン伝導層23b及び第1イオン伝導層23aに溶解し、金属架橋24の一部が切れる。この際、金属イオン25は第2イオン伝導層23b及び第1イオン伝導層23a内に分散した金属架橋24と下部電極21に回収される。これにより、下部電極21と第1上部電極層22aとの電気的接続が切れ、当該スイッチング素子がオフ状態になる。
当該スイッチング素子がオフ状態にスイッチングした後、当該スイッチング素子を、再度、オン状態にスイッチングするには、上部電極22を接地して、再び下部電極21に正電圧を印加すればよい。また、下部電極21を接地した状態で上部電極22に負電圧を印加してスイッチング素子をオン状態にしてもよく、また、下部電極21を接地した状態で上部電極22に正電圧を印加してスイッチング素子をオフ状態にしてもよい。
なお、当該スイッチング素子をオフ状態にスイッチングする過程では、電気的接続が完全に切れる前の段階から下部電極21と上部電極22の間の抵抗が大きくなったり、電極間容量が変化したりするなど電気特性の変化があって、最終的に電気的接続が切れる。
続いて、第1の実施形態のスイッチング素子の好適な製造方法について説明する。図4は、第1の実施形態のスイッチング素子の製造方法を示す断面図である。
(工程1)
低抵抗シリコン基板26の表面に、膜厚が20nmのタンタル膜21aがスパッタ法で成膜され、該タンタル膜21aの上に膜厚100nmの銅膜21bがスパッタ法で成膜される。タンタル膜21aと銅膜21bの積層体が、下部電極21として用いられる。
(工程2)
膜厚が0.5nmのチタン膜、膜厚が0.5nmのアルミニウム膜、又は、膜厚が0.5nmのチタン膜と膜厚が0.5nmのアルミニウム膜の積層体が、下部電極21上に金属層27として形成される。金属層27は、例えば、スパッタリング法によって成膜される。
(工程3)
第1イオン伝導層23aとして、膜厚が6.0nmのSiOCHポリマー膜がプラズマCVD法によって形成される。当該SiOCHポリマー膜は、例えば、下記のようにして形成される。環状有機シロキサンの原料とキャリアガスであるヘリウムが反応室に供給され、両者の供給が安定化し、反応室の圧力が一定になったところでRF電力の印加が開始される。原料の供給量は10〜200sccmであり、ヘリウムについては、原料気化器経由で500sccmのヘリウムが供給され、別ラインで反応室に直接500sccmのヘリウムが供給される。また、第1イオン伝導層23aの成膜の際に反応室内に存在する酸素により金属層27は酸化され、金属酸化膜からなる第2イオン伝導層23bが形成される。こうして形成された、第1イオン伝導層23a及び第2イオン伝導層23bは、抵抗変化層23を構成する。
(工程4)
第1イオン伝導層23aの上にコスパッタ法により膜厚30nmの、チタンを含むルテニウム合金の薄膜が、第1上部電極層22aとして形成される。第1上部電極層22aを構成するルテニウム合金におけるチタンの含有量は、例えば、25atm%に調節される。続けて、第1上部電極層22aの上に、膜厚50nmの窒化チタン膜が、第2上部電極層22bとして形成される。窒化チタン膜におけるチタンの含有率は、ルテニウム合金におけるチタンの含有量よりも高く、例えば、50atm%に調節される。第1上部電極層22a、第2上部電極層22bの形成においては、ステンレスもしくはシリコンで作製されたシャドーマスクが用いられ、該シャドーマスクに設けられた開口に対応する形状の第1上部電極層22a、第2上部電極層22bが形成される。第1上部電極層22a、第2上部電極層22bは、例えば、1辺30μm〜150μmの正方形に形成される。第1上部電極層22a及び第2上部電極層22bは、上部電極22を構成する。
上述された第1の実施形態のスイッチング素子は、半導体装置の多層配線層の内部に集積化してもよい。以下では、第1の実施形態のスイッチング素子が多層配線層の内部に集積化された半導体装置の構成を説明する。
図5は、第1の実施形態のスイッチング素子が集積化された半導体装置の構成を模式的に示す部分断面図である。半導体基板51の上方に形成された多層配線層の内部に、第1の実施形態のスイッチング素子である二端子スイッチ72が集積化されている。
第1の実施形態では、多層配線層が絶縁積層体を有している。この絶縁積層体は、半導体基板51の上方に順次に積層された、層間絶縁膜52、バリア絶縁膜53、層間絶縁膜54、バリア絶縁膜57、保護絶縁膜64、層間絶縁膜65、エッチングストッパ膜66、層間絶縁膜67及びバリア絶縁膜71を、備えている。当該多層配線層においては、層間絶縁膜54及びバリア絶縁膜53に配線溝が形成されている。該配線溝の側面及び底面は、バリアメタル膜56で被覆されており、さらに、該配線溝を埋め込むように該バリアメタル膜56の上に第1配線55が形成されている。また、層間絶縁膜65、保護絶縁膜64、及びハードマスク膜62にコンタクトホールが形成され、さらに、層間絶縁膜67及びエッチングストッパ膜66に配線溝が形成されている。該コンタクトホールと配線溝の側面及び底面は、バリアメタル膜70によって被覆される。プラグ69が、該コンタクトホールを埋め込むように形成され、第2配線68が該配線溝を埋め込むように形成されている。第2配線68とプラグ69とは、一体となっている。
バリア絶縁膜57には、第1配線55に連通する開口が形成されている。第1配線55の該開口の内部に位置する部分、バリア絶縁膜57の該開口の側面及びバリア絶縁膜57の上面の一部を被覆するように、第2イオン伝導層58b、第1イオン伝導層58a、第1上部電極層61a及び第2上部電極層61bが順次に積層されている。
二端子スイッチ72は、下部電極として用いられる第1配線55と、第1上部電極層61a及び第2上部電極層61bを備える上部電極61と、第1イオン伝導層58a及び第2イオン伝導層58bを備える抵抗変化層58を有する構成となっている。詳細には、バリア絶縁膜57に形成された開口の内部において、第2イオン伝導層58bと第1配線55とが直接接しており、第1イオン伝導層58aと第1上部電極層61aが直接接している。さらにバリア絶縁膜57に形成された開口の内部において、第2上部電極層61bは、バリアメタル膜70を介してプラグ69に電気的に接続されている。加えて、第2上部電極層22bの上に、ハードマスク膜62が形成されている。さらに、第2イオン伝導層58b、第1イオン伝導層58a、第1上部電極層61a、第2上部電極層61b及びハードマスク膜62で構成される積層体の上面及び側面が、保護絶縁膜64で覆われている。
このように構成された二端子スイッチ72は、電圧又は電流の印加によってオン状態又はオフ状態にスイッチングされる。例えば、第1配線55を形成する金属から供給される金属イオンの第2イオン伝導層58b及び第1イオン伝導層58aへの電界拡散を利用して、二端子スイッチ72のスイッチングが行われる。
ここで、第1配線55を二端子スイッチ72の下部電極として兼用することで、工程数を簡略化しながら、電極抵抗を下げることができる。より具体的には、通常の銅ダマシン配線プロセスに追加工程として、少なくとも2つのフォトレジストマスクセットを作成するだけで二端子スイッチ72を搭載することができ、スイッチング素子の低抵抗化と低コスト化を同時に達成することができるようになる。
半導体基板51は、半導体素子が形成された基板である。半導体基板51としては、例えば、シリコン基板、単結晶基板、SOI(Silicon on Insulator)基板、TFT(Thin Film Transistor)基板、液晶製造用基板等を用いることができる。
層間絶縁膜52は、半導体基板51上に形成された絶縁膜である。層間絶縁膜52としては、例えば、酸化シリコン膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)等を用いることができる。層間絶縁膜52は、複数の絶縁膜を積層したものであってもよい。
バリア絶縁膜53は、層間絶縁膜52、54の間に設けられたバリア性を有する絶縁膜である。バリア絶縁膜53は、第1配線55が埋め込まれる配線溝の形成の際にエッチングストップ層として機能する。バリア絶縁膜53としては、例えば、窒化シリコン膜、SiC膜、炭窒化シリコン膜等を用いることができる。バリア絶縁膜53は、配線溝のエッチング条件の選択によっては削除することもできる。
層間絶縁膜54は、バリア絶縁膜53上に形成された絶縁膜である。層間絶縁膜54としては、例えば、酸化シリコン膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)等を用いることができる。層間絶縁膜54は、複数の絶縁膜を積層したものであってもよい。
バリア絶縁膜53及び層間絶縁膜54には、第1配線55を埋め込むための配線溝が形成されている。当該配線溝の側面及び底面がバリアメタル膜56で被覆され、さらに、第1配線55がバリアメタル膜56の上に当該配線溝を埋め込むように形成されている。バリア絶縁膜53は、配線溝のエッチング条件の選択によっては削除することもできる。
第1配線55は、層間絶縁膜54及びバリア絶縁膜53に形成された配線溝に埋め込まれた配線である。ここで、第1配線55は、図2のスイッチング素子の下部電極21に対応する構成要素である。即ち、第1配線55は、二端子スイッチ72の下部電極を兼ね、抵抗変化層58の第2イオン伝導層58bと直接接している。第2イオン伝導層58bの上面は第1イオン伝導層58aの下面に直接接しており、第1イオン伝導層58aの上面は第1上部電極層61aに直接接している。第1配線55を構成する金属には、抵抗変化層58において拡散又はイオン伝導が可能な金属イオンを生成する金属が用いられ、例えば、銅等を用いることができる。第1配線55は、抵抗変化層58において拡散又はイオン伝導が可能な金属イオンを生成する金属(例えば、銅)とアルミニウムとを含む合金で形成されていてもよい。
バリアメタル膜56は、第1配線55を形成する金属が層間絶縁膜54や下層へ拡散することを防止するために、第1配線55の側面及び底面を被覆するバリア性を有する導電性膜である。第1配線55が銅を主成分とする金属で形成される場合には、バリアメタル膜56としては、例えば、タンタル、窒化タンタル、窒化チタン、炭窒化タングステンのような高融点金属又は高融点金属の窒化物の薄膜、若しくは、それらの積層膜を用いることができる。
バリア絶縁膜57は、層間絶縁膜54及び第1配線55を被覆するように、形成されている。これによりバリア絶縁膜57は、第1配線55を形成する金属(例えば、銅)の酸化を防いだり、第1配線55を形成する金属の層間絶縁膜65中への拡散を防いだり、上部電極61及び抵抗変化層58の加工時にエッチングストップ層となる役割を有する。バリア絶縁膜57には、例えば、SiC膜、炭窒化シリコン膜、窒化シリコン膜、及びそれらの積層構造等を用いることができる。バリア絶縁膜57は、保護絶縁膜64及びハードマスク膜62と同一材料であることが好ましい。
第1イオン伝導層58a及び第2イオン伝導層58bは、第1配線55(下部電極)を形成する金属から生成される金属イオンの作用(拡散、イオン伝導など)により、抵抗が変化する抵抗変化層58を構成している。第1イオン伝導層58a及び第2イオン伝導層58bは、それぞれ、図2のスイッチング素子の第1イオン伝導層23a及び第2イオン伝導層23bに対応する構成要素である。
第1イオン伝導層58aは、シリコン、酸素、炭素を主成分とする膜、例えば、シリコン、酸素、炭素、水素を含むSiOCHポリマー(例えば、環状シロキサンのような有機シリカ化合物のポリマー)で形成される。第1イオン伝導層58aとして使用されるSiOCHポリマー膜は、プラズマCVD(Plasma-enhanced Chemical Vapor Deposition)法により成膜されてもよい。一実施形態では、第1イオン伝導層58aとして使用されるSiOCHポリマー膜は、下記のようにして形成される。環状有機シロキサンの原料とキャリアガスであるヘリウムが反応室に供給され、両者の供給が安定化し、反応室の圧力が一定になったところでRF電力の印加が開始される。原料の供給量は10〜200sccmであり、ヘリウムについては、原料気化器経由で500sccmのヘリウムが供給され、別ラインで反応室に直接500sccmのヘリウムが供給される。
第2イオン伝導層58bには、第1配線55を形成する金属が、第1イオン伝導層58aを堆積している間の加熱やプラズマで第1イオン伝導層58aに拡散することを防止する役割がある。さらに第2イオン伝導層58bには、下部電極として用いられる第1配線55が酸化され、拡散が促進されやすくなることを防止する役割がある。
第2イオン伝導層58bを形成する金属の薄膜は、第1イオン伝導層58aの成膜中に酸化されて金属酸化物の薄膜となり、抵抗変化層58の一部となる。第2イオン伝導層58bを形成する金属の薄膜としては、例えば、チタン、アルミニウム、ジルコニウム、ハフニウム、タンタルの薄膜が考えられる。これら金属の薄膜は、第1イオン伝導層58aの成膜中に酸化されて、酸化チタン、酸化アルミニウム、酸化ジルコニウム、酸化ハフニウム、酸化タンタルの薄膜となり、抵抗変化層58の一部となる。
第2イオン伝導層58bを形成する金属膜の最適膜厚は0.5〜1nmであり、これより薄いと第1配線55の表面の酸化がわずかに起こり、これより厚いと、第1イオン伝導層58aの成膜中に酸化しきれずに金属として残ってしまう。
抵抗変化層58は、第1配線55の上面の一部、バリア絶縁膜57の開口のテーパ面及びバリア絶縁膜57の上面の一部を被覆するように形成されている。抵抗変化層58は、第1配線55と抵抗変化層58の接続部の外周部分が少なくともバリア絶縁膜57の開口部のテーパ面上に沿って配設されている。
第2イオン伝導層58bの形成に使用する金属膜は、積層膜として形成されてもよいし、単層膜として形成されても良い。第2イオン伝導層58bを構成する第2の金属に、後述する第1上部電極層61a及び第2上部電極層61bを構成する第1の金属と同一の金属が含まれていることが好ましい。これにより、第2イオン伝導層58bを構成する第2の金属が第1上部電極層61a及び第2上部電極層61bに拡散した場合に、第1上部電極層61a及び第2上部電極層61bにおける欠陥の発生を防止できる。第1上部電極層61a及び第2上部電極層61bに欠陥が形成された場合、この欠陥を起点として抵抗変化層58の絶縁破壊電圧を低下させる場合がある。
上述のように、第1上部電極層61a及び第2上部電極層61bは、二端子スイッチ72の上部電極61を構成している。第1上部電極層61a及び第2上部電極層61bは、それぞれ、図2のスイッチング素子の第1上部電極層22a及び第2上部電極層22bに対応する構成要素である。
第1上部電極層61aは、上部電極61の下側の電極層であり、第1イオン伝導層58aと直接接している。第1上部電極層61aは、ルテニウムと第1の金属の合金、即ち、第1の金属が添加されたルテニウム合金であることが好ましい。該ルテニウム合金におけるルテニウムの含有率は、60atm%以上90atm%以下が望ましい。
第1上部電極層61aを形成するルテニウム合金に添加される第1の金属は、酸化過程(金属から金属イオンを生成する過程)の標準生成ギブズエネルギーがルテニウムよりも負方向に大きい金属を選択することが望ましい。酸化過程の標準生成ギブズエネルギーがルテニウムより負方向に大きいチタン、タンタル、ジルコニウム、ハフニウム、アルミニウムは、ルテニウムに比べて化学反応が自発的に起こりやすいため、反応性が高い。このため、第1上部電極層61aを形成するルテニウム合金が上記のような第1の金属を含むことで、第1配線55を形成する金属で形成された金属架橋との密着性が向上する。即ち、第1上部電極層61aを構成するルテニウム合金に含まれる第1の金属は、チタン、タンタル、ジルコニウム、ハフニウム、アルミニウムからなる群から選択される少なくとも一の金属であることが好ましい。一方、ルテニウムを含まない第1の金属のみで第1上部電極層61aを構成すると、反応性が高くなってしまい、オフ状態に遷移しなくなる。
オン状態からオフ状態への遷移は、金属架橋の酸化反応(溶解反応)によって進行する。第1上部電極層61aを構成する金属の、酸化過程の標準生成ギブズエネルギーが負方向に、第1配線55を形成する金属のそれよりも大きい場合、次の現象が起きる。すなわち、第1配線55を形成する金属で形成された金属架橋の酸化反応よりも第1上部電極層61aの酸化反応が進行するため、オフ状態に遷移できなくなる現象である。
このため、第1上部電極層61aを形成する金属材料は、酸化過程の標準生成ギブズエネルギーが銅よりも負方向に小さいルテニウムと第1の金属の合金とすることが好ましい。さらに、第1上部電極層61aに金属架橋の成分である銅が混入すると、標準ギブズエネルギーが負方向に大きい金属を添加した効果が薄れるため、ルテニウム合金に添加する第1の金属は銅及び銅イオンに対してバリア性のある材料が好ましい。このような金属としては、例えば、タンタル、チタン、アルミニウムが挙げられる。
一方、第1の金属の量は大きいほど、オン状態が安定化することがわかっており、5atm%の添加によっても安定性が向上することがわかっている。特に、第1の金属としてチタンを用いる場合にオフ状態への遷移とオン状態の安定性に優れている。具体的には、チタンを含むルテニウム合金で、第1上部電極層61aを形成し、該ルテニウム合金のチタンの含有率を20atm%以上30atm%以下の範囲に調節することが、好ましい。
第1上部電極層61aの形成には、スパッタリング法を用いることが望ましい。スパッタリング法を用いて合金を成膜する場合、ルテニウムと第1の金属との合金ターゲットを用いる方法、ルテニウムターゲットと第1の金属のターゲットを同一チャンバー内で同時にスパッタリングするコスパッタ法、がある。その他、スパッタリング法を用いて合金を成膜する場合、予め第1の金属の薄膜を形成し、その上に、スパッタリング法を用いてルテニウムを成膜し、衝突原子のエネルギーで合金化するインターミキシング法がある。コスパッタ法及びインターミキシング法を用いると、合金の組成を適宜に調節することができる。インターミキシング法を採用する際には、ルテニウムの成膜を完了した後に、混合状態の均一化のため、400℃以下での熱処理を加えることが好ましい。
第2上部電極層61bは、上部電極61の上側の電極層であり、第1上部電極層61aの上に形成されている。第2上部電極層61bは、第1上部電極層61aを保護する役割を有する。すなわち、第2上部電極層61bが第1上部電極層61aを保護することで、製造プロセス中の第1上部電極層61aへのダメージを抑制し、二端子スイッチ72のスイッチング特性を維持することができる。
第2上部電極層61bは、第1上部電極層61aを構成するルテニウム合金に含まれる第1の金属の窒化物で構成される。上述のように、第1の金属が、チタン、タンタル、ジルコニウム、ハフニウム、アルミニウムからなる群から選択されることは、第2上部電極層61bを構成する第1の金属の窒化物が、導電性を有することになる点でも好適である。加えて、第2上部電極層61bを構成する第1の金属の窒化物が、層間絶縁膜65のエッチングに使用するフッ化炭素系のガスのプラズマに対して、エッチング速度が小さくなる。このエッチング速度が小さくなることは、第2上部電極層61bをエッチングストップ膜として機能させる上でも、好適である。
第2上部電極層61bに窒化物ではない金属を使用すると、プロセス中の加熱やプラズマダメージで金属の一部が第1上部電極層61aに拡散する。この金属の第1上部電極層61aへの拡散により、第1上部電極層61aに欠陥が生じ、これらの欠陥を起点としてイオン伝導層の絶縁破壊電圧を低下させる可能性がある。第2上部電極層61bに電気伝導性を有する化合物であり、安定な金属窒化物を用いることで第1上部電極層61aへの金属の拡散を防止できる。特に、第2上部電極層61bを構成する窒化物の金属と、第1上部電極層61aを構成するルテニウム合金に含まれる第1の金属とが同一であることは、ルテニウム合金に含まれる第1の金属の拡散による不良の発生をより効率的に防止できる点で好適である。
例えば、第1上部電極層61aがチタンを含有するルテニウム合金で形成される場合には、第2上部電極層61bが窒化チタンで形成されることが好ましい。また、第1上部電極層61aがタンタルを含有するルテニウム合金で形成される場合には、第2上部電極層61bが窒化タンタルで形成されることが好ましい。第1上部電極層61aと第2上部電極層61bを構成する金属成分を一致させることで、第2上部電極層61bの金属が第1上部電極層61aに拡散した場合にも、欠陥が形成し難くなる。
このとき、第1上部電極層61aを構成するルテニウム合金に含まれる第1の金属の含有率よりも、第2上部電極層61bを構成する窒化物に含まれる第1の金属の含有率を、大きくする。これにより、第1上部電極層61aを構成する金属が第2上部電極層61bを構成する窒化物に拡散し、第1上部電極層61aを構成するルテニウム合金の組成が変化することを、防止できる。
具体的には、第2上部電極層61bが窒化チタンで形成される場合、第2上部電極層61bのチタンの含有率が40atm%以上80atm%以下であればよく、特に、40atm%以上50atm%の組成であることが好ましい。40atm%以下だと第1上部電極層61a中のチタンが第2上部電極層61bに拡散する恐れがある。また、50atm%以上だと、X線回折測定において、金属電極に用いられる安定な窒化チタンの組成であるTiNだけではなく、TiNに由来する結晶相が検出される。TiNが存在すると酸化されやすくなるため、ハードマスク膜62の成膜時などに第2上部電極61bが酸化されてしまう可能性がある。第2上部電極61bが酸化されてしまうと、第2上部電極61bの比抵抗が増加し、二端子スイッチ72の寄生抵抗が増加してしまう。
第2上部電極層61bの形成には、スパッタリング法を用いることが望ましい。スパッタリング法を用いて金属窒化物を成膜する場合、窒素とアルゴンの混合ガスのプラズマを用いて金属ターゲットを蒸発させるリアクティブスパッタ法を用いることが好ましい。金属ターゲットより蒸発した金属は窒素と反応し、金属窒化物となって基板上に成膜される。
より好ましい第2上部電極層61bの形成方法としては、ルテニウムターゲット電極と、第1の金属からなるターゲット電極の二つを用いたコスパッタを用いることが好ましい。ルテニウムと第1の金属からなる合金ターゲットを用いた場合には、それぞれの材料のスパッタリングイールドが異なるため、連続して使用している組成にずれを生じるため、成膜される膜の組成を緻密に制御することができなくなる。一方、コスパッタ法については、あらかじめ各ターゲット電極に印加する電力を個別に設定することで、成膜させる膜の組成を精密に制御することができる。このような手法は、特に、第1の金属としてチタン又はタンタルを用いた場合に効果が大きい。
ハードマスク膜62は、第2上部電極層61b、第1上部電極層61a、第1イオン伝導層58a及び第2イオン伝導層58bをエッチングする際のマスクとして使用され、さらに、パッシベーション膜として使用される。ハードマスク膜62としては、例えば、窒化シリコン膜及び炭窒化シリコン膜を用いることができる。ハードマスク膜62は、保護絶縁膜64及びバリア絶縁膜57と同一材料であることが好ましい。これにより、二端子スイッチ72の周囲が全て同一材料の部材で囲まれて材料界面が一体化され、外部からの水分などの浸入を防ぐとともに、二端子スイッチ72自身からの材料の脱離を防ぐことができるようになる。
保護絶縁膜64は、二端子スイッチ72へのダメージの印加を防ぎ、さらに、第1イオン伝導層58aからの酸素の脱離を防ぐ機能を有する絶縁膜である。保護絶縁膜64には、例えば、窒化シリコン膜、炭窒化シリコン膜を用いることができる。保護絶縁膜64は、ハードマスク膜62及びバリア絶縁膜57と同一材料であることが好ましい。同一材料である場合には、保護絶縁膜64とバリア絶縁膜57及びハードマスク膜62とが一体化して、界面の密着性が向上し、二端子スイッチ72をより保護することができるようになる。
層間絶縁膜65は、保護絶縁膜64の上に形成された絶縁膜である。層間絶縁膜65には、例えば、酸化シリコン膜、SiOC膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)などを用いることができる。層間絶縁膜65は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜65は、層間絶縁膜67と同一材料としてもよい。層間絶縁膜65には、プラグ69を埋め込むためのコンタクトホールが形成されている。当該コンタクトホールはバリアメタル膜70で被覆されており、プラグ69が、バリアメタル膜70の上に当該コンタクトホールを埋め込むように形成されている。
エッチングストッパ膜66は、層間絶縁膜65、67の間に設けられた絶縁膜である。エッチングストッパ膜66は、第2配線68が埋め込まれる配線溝の加工時にエッチングストップ層として機能する。エッチングストッパ膜66には、例えば、窒化シリコン膜、SiC膜、炭窒化シリコン膜を用いることができる。
層間絶縁膜67は、エッチングストッパ膜66の上に形成された絶縁膜である。層間絶縁膜67には、例えば、酸化シリコン膜、SiOC膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)などを用いることができる。層間絶縁膜67は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜67は、層間絶縁膜65と同一材料としてもよい。
エッチングストッパ膜66及び層間絶縁膜67には、第2配線68を埋め込むための配線溝が形成されている。当該配線溝の側面及び底面がバリアメタル膜70で被覆されており、バリアメタル膜70の上に第2配線68が当該配線溝を埋め込むように形成されている。エッチングストッパ膜66は、配線溝のエッチング条件の選択によっては削除することもできる。
第2配線68は、層間絶縁膜67及びエッチングストッパ膜66に形成された配線溝に埋め込まれた配線である。第2配線68は、プラグ69と一体になっている。プラグ69は、層間絶縁膜65、保護絶縁膜64、及びハードマスク膜62に形成されたコンタクトホールに埋め込まれている。プラグ69は、バリアメタル膜70を介して第2上部電極層61bと電気的に接続されている。第2配線68及びプラグ69には、例えば、銅を用いることができる。
バリアメタル膜70は、第2配線68及びプラグ69を形成する金属が層間絶縁膜65、67や下層へ拡散することを防止するために、第2配線68及びプラグ69の側面及び底面を被覆する、バリア性を有する導電性膜である。第2配線68及びプラグ69が銅を主成分とする金属元素からなる場合には、高融点金属又は高融点金属の窒化物、若しくは、それらの積層膜を、バリアメタル膜70に用いることができる。この高融点金属又は高融点金属の窒化物、若しくは、それらの積層膜としては、例えば、タンタル、窒化タンタル、窒化チタン、炭窒化タングステンのような高融点金属又は高融点金属の窒化物、若しくは、それらの積層膜が考えられる。バリアメタル膜70の少なくとも第2上部電極層61bに接する部分は、第2上部電極層61bと同一材料であることが好ましい。例えば、バリアメタル膜70が、窒化タンタルで形成された下層と、タンタルで形成された上層の積層体として形成されている場合には、下層の材料である窒化タンタルを第2上部電極層61bに用いることが好ましい。
バリア絶縁膜71は、第2配線68及び層間絶縁膜67を被覆するように形成され、第2配線68を形成する金属(例えば、銅)の酸化を防ぎ、また、第2配線68を形成する金属の上層への拡散を防ぐ役割を有する絶縁膜である。バリア絶縁膜71には、例えば、炭窒化シリコン膜、窒化シリコン膜、及びそれらの積層構造を用いることができる。
続いて、図6A〜図6Eを参照しながら、第1の実施形態のスイッチング素子の動作、特に、第1の金属(例えば、チタン)を含むルテニウム合金で形成された第1上部電極層61aを備えるスイッチング素子の特性について説明する。図6A及び図6Bは、図5に図示されているような構成の、多層配線中に集積化したスイッチング素子について、オン状態にスイッチングされた直後と、100時間経過した後の電流値の正規分布を重ねて示した図である。半導体や抵抗変化素子の抵抗値の分布は、一般的に正規分布でプロットされる。正規分布より外れる場合は故障などの異常状態を示しており、そのような事象を見極めるプロット方法として、正規確率プロットは広く用いられている。一般的に正規確率プロットでは、直線性があれば正規分布を示すので、図6Aの点線で囲んだ部分は正規分布にのっておらず異常(故障)を示している。図6A、図6Bの縦軸「累積確率」は、より正確には「標準偏差の倍数」もしくは「平均からの標準偏差の差」を示す。いわゆるヒストグラムの横軸において、平均値(度数が最も大きい値。通常50%)からの標準偏差分だけずらした位置にあたる。図6A、図6Bの縦軸「累積確率」の目盛は、測定された電流値の平均値を目盛「0」とした場合の、「標準偏差の倍数」もしくは「平均からの標準偏差の差」を示す。この値を確率表示にしたものを「累積故障確率」として、信頼性評価に使用される。スイッチング素子は、いずれも、4キロビットのアレイ(4096個の素子)として集積化されており、該アレイの全てのスイッチング素子について電流値が測定されている。プロットは全て白丸「○」で示してあり、オン状態にスイッチングされた直後の電流値の正規分布と、100時間経過した後の電流値の正規分布とが重なっている箇所は、抵抗値の変化が無いことが分かる。オン状態へのスイッチングでは、図5における第1配線55(下部電極)に正電圧が印加された。
図6Aは、ルテニウムのみで形成された第1上部電極層61aを備えるスイッチング素子の電流値の測定結果を示しており、図6Bは、チタンを含むルテニウム合金で形成された第1上部電極層61aを備えるスイッチング素子の電流値の測定結果を示している。図6Bの測定で使用されたスイッチング素子の第1上部電極層61aを構成する「チタンを含むルテニウム合金」は、X線光電子分光法によって、ルテニウムが75atm%、チタンが25atm%の組成となっていることがわかっている。図6Aに図示されているように、ルテニウムで形成された第1上部電極層61aを備えるスイッチング素子のアレイについては、100時間後に6個のスイッチング素子が高抵抗化している(点線で囲まれたプロット)。一方、図6Bに示されているように、チタンを含むルテニウム合金で形成された第1上部電極層61aを備えるスイッチング素子のアレイについては、100時間後に高抵抗化したスイッチング素子はなかった。
一方、図6C及び図6Dは、多層配線中に形成したスイッチング素子について、オン状態からオフ状態へ遷移する時の電流‐電圧特性を示している。オン状態からオフ状態へのスイッチングでは、図5における第1配線55(下部電極)に負電圧が印加されている。電流‐電圧特性の計測の際に観測される電流は負電流であるが、図6C及び図6Dでは、電流、電圧ともに絶対値で示されている。
図6Cは、ルテニウムのみで形成された第1上部電極層61aを備えるスイッチング素子の電流‐電圧特性の測定結果を示している。図6Dは、チタンを含むルテニウム合金で形成された第1上部電極層61aを備えるスイッチング素子の電流‐電圧特性の測定結果を示している。図6Dの測定で使用されたスイッチング素子の第1上部電極層61aを構成する「チタンを含むルテニウム合金」は、X線光電子分光法によってルテニウムが75atm%、チタンが25atm%の組成となっていることがわかっている。
図6C、図6Dの各曲線は図6C、図6Dの条件下の素子1つ1つのリセット時の電流電圧曲線を示している。オン状態の保持力が向上した場合、オン状態の安定性が増すため、オフ状態への遷移(リセット)時に必要な電流が増加する懸念がある。図6C、図6Dに図示のとおり、ルテニウムのみからなる第1上部電極層61aを備えるスイッチング素子と、チタンを含むルテニウム合金からなる第1上部電極層61aを備えるスイッチング素子とでは、オン状態に遷移した際の抵抗値がほぼ一致している。図6C、図6Dの両図において、最も大きい電流の絶対値が、オン状態からオフ状態に遷移する際に必要な電流となるが、図6C、図6Dで、ほぼ一致している。図6C、図6Dの曲線の三角形の頂点(2V〜2.5V付近)は、リセット時の最大電流を示している。図6C、図6Dではほぼ同じ値である。このことから、本発明の実施形態においてはオン状態の保持力は増加するが、リセット電流は増加しない利点があることが分かる。また、「チタンを含むルテニウム合金」で形成される第1上部電極層61aを使用しても、オン状態からオフ状態に遷移する電流は増加しない。「チタンを含むルテニウム合金」は、ルテニウムのみに比べて抵抗率が高い。このため、オン状態からオフ状態に遷移する際の電流で、上部電極61が加熱し易くなると考えられる。第1イオン伝導層58a中に形成した金属架橋が電圧印加によって溶解する反応が進行するためには、金属架橋に発生するジュール熱の寄与が必要である。
ここで、オン状態からオフ状態に遷移する電流が増加せず、高い保持力を有する原因は、オン状態からオフ状態に遷移時の電流で第1上部電極層61aを加熱することで、金属架橋に発生するジュール熱を閉じ込めている効果によるもの、と考えられる。このジュール熱の閉じ込め効果は、第1上部電極層61aを、例えば、「チタンを含むルテニウム合金」などのルテニウム合金で作製したことにより、もたらされる。
図6B及び図6Dに図示されているような、チタンを含むルテニウム合金で第1上部電極層61aを形成しているスイッチング素子の保持力特性及び電気特性と同等の性能が、タンタルを含むルテニウム合金を使用した場合でも、観察された。ここで、チタンを含むルテニウム合金の組成は、ルテニウム75atm%、チタン25atm%であり、タンタルを含むルテニウム合金の組成は、ルテニウム70atm%、タンタル30atm%である。
一方、ルテニウムを含まずに、酸化過程の標準生成ギブズエネルギーの小さい金属のみで第1上部電極層61aを形成した場合、オン状態からオフ状態に遷移時に第1配線55(下部電極)に負電圧を印加すると、第1イオン伝導層58aの絶縁破壊が発生する。第1イオン伝導層58aの絶縁破壊が発生し、スイッチング素子がオフ状態に遷移しない。上記酸化過程は、金属から金属イオンを生成する過程である。
また、ルテニウムの含有率が30atm%以下になった場合にも、オン状態からオフ状態に遷移時に第1配線55に負電圧を印加すると、同様に第1イオン伝導層58aの絶縁破壊が観測され、スイッチング素子がオフ状態に遷移しない。
さらに、25atm%のルテニウム、75atm%のチタンで構成される合金を第1上部電極層61aとして用いた場合には、スイッチング素子がオフ状態に遷移しないことが観察された。さらに、30atm%のルテニウム、70atm%のタンタルで構成された合金を第1上部電極層61aとして用いた場合には、スイッチング素子がオフ状態に遷移しないことが観察された。
図7Aは、窒化物では無いタンタルを第2上部電極層61bに用いたスイッチング素子のうち、オフへの遷移時に問題の発生した素子の断面TEM(Transmission Electron Microscope)像を示す。当該断面TEM像からは、第2上部電極層61bであるタンタルの一部が第1上部電極層61aであるルテニウムとチタンの合金中に拡散していることが理解される。このような拡散が進行すると、第1上部電極層61aに欠陥が生じ、この欠陥を起点とした抵抗変化層58の絶縁破壊が低電圧で起こる。
図7Bは、第1の実施形態のスイッチング素子のリセット歩留まりを示すグラフである。図7Bは、リセット歩留まりの第2上部電極層61bの材料依存性を示す。グラフの縦軸にはリセット歩留りの指標として、リセット動作を行った場合に、リセットできない素子(フェイルビット)の百分率を示す。第2上部電極層61bとしてタンタルを用いた場合と比較して、第2上部電極層61bとして窒化チタンを用いた場合には、オフへの遷移確率を示すリセット歩留まりが向上した。この結果から、窒化チタンを使用することで第1上部電極層61aへの金属の拡散が抑制されて絶縁破壊電圧が向上することが理解される。絶縁破壊が抑制され、リセットの歩留まりが向上すると、オフへの遷移過程で低抵抗状態に固定されてしまう不良が発生する可能性が低減されるため、スイッチング素子のオンとオフの繰り返し耐性(サイクル特性)が向上すると考えられる。
図8A〜図8Dは、図5に図示されている、第1の実施形態のスイッチング素子を多層配線層に集積化した半導体装置の製造方法の一例を模式的に示す断面図である。
(工程1)
図8Aに示されているように、半導体基板51の上に層間絶縁膜52が堆積され、さらに、層間絶縁膜52の上にバリア絶縁膜53が堆積される。ここで、半導体基板51は、例えば、半導体素子が形成された基板である。またここで、層間絶縁膜52は、例えば、膜厚が300nmの酸化シリコン膜である。またここで、バリア絶縁膜53は、例えば、膜厚が50nmの窒化シリコン膜である。
その後、バリア絶縁膜53上に層間絶縁膜54が堆積され、その後、リソグラフィ法(フォトレジスト形成、ドライエッチング、フォトレジスト除去を含む)を用いて、層間絶縁膜54及びバリア絶縁膜53に配線溝が形成される。ここで層間絶縁膜54は、例えば、膜厚が300nmの酸化シリコン膜である。当該配線溝がバリアメタル膜56(例えば、膜厚が5nmの窒化タンタル膜と膜厚が5nmのタンタル膜の積層体)で被覆され、そのバリアメタル膜56の上に当該配線溝を埋め込むように第1配線55(例えば、銅配線)が形成される。工程1において、層間絶縁膜52、54は、プラズマCVD法によって形成することができる。
第1配線55は、次のような一連の配線の形成方法によって、形成することができる。例えば、PVD(Physical Vapor Deposition)法によってバリアメタル膜56を形成し、さらにPVD法によって銅シードを形成する。この銅シード形成の後に、電解めっき法によって配線溝を埋め込むように、銅膜を形成する。さらに、200℃以上の温度で熱処理後、CMP(Chemical Mechanical Polishing)法によって配線溝内以外の余剰の銅膜を除去する。このようにして、第1配線55を形成することができる。
このような一連の銅配線の形成方法は、当該技術分野における一般的な手法を用いることができる。ここで、CMP法とは、多層配線形成プロセス中に生じるウェハ表面の凹凸を、研磨液をウェハ表面に流しながら回転させた研磨パッドに接触させて研磨することによって平坦化する方法である。溝に埋め込まれた余剰の銅膜を研磨することによって埋め込み配線(ダマシン配線)が形成され、また、層間絶縁膜54を研磨することで平坦化が行われる。
(工程2)
第1配線55と層間絶縁膜54を被覆するようにバリア絶縁膜57(例えば、膜厚が50nmの窒化シリコン膜又は炭窒化シリコン膜)が形成される。ここで、バリア絶縁膜57は、プラズマCVD法によって形成することができる。バリア絶縁膜57の膜厚は、10nm〜50nm程度であることが好ましい。
(工程3)
バリア絶縁膜57の上にハードマスク膜59(例えば、酸化シリコン膜)が形成される。このとき、ハードマスク膜59は、ドライエッチング加工におけるエッチング選択比を大きく保つ観点から、バリア絶縁膜57とは異なる材料であることが好ましく、絶縁膜であっても導電膜であってもよい。ハードマスク膜59としては、例えば、酸化シリコン膜、シリコン窒化膜、窒化チタン膜、チタン膜、タンタル膜、窒化タンタル膜等を用いることができる。また、ハードマスク膜59としては、窒化シリコン膜と酸化シリコン膜の積層体を用いることもできる。
(工程4)
ハードマスク膜59の上に開口が形成されたフォトレジストパターン(図示せず)が形成され、そのフォトレジストパターンをマスクとして用いてドライエッチングすることによりハードマスク膜59に開口59aが形成される。その後、酸素プラズマアッシング等によってフォトレジストパターンが剥離される。このとき、ドライエッチングは必ずしもバリア絶縁膜57の上面で停止される必要はなく、バリア絶縁膜57の一部がエッチングされてもよい。
(工程5)
図8Bに図示されているように、ハードマスク膜59をマスクとして、ハードマスク膜59の開口59aから露出するバリア絶縁膜57をエッチバック(ドライエッチング)することにより、バリア絶縁膜57に開口57aが形成される。バリア絶縁膜57の開口57aの内部では、第1配線55の一部が露出されることになる。その後、アミン系の剥離液などで有機剥離処理を行うことで、第1配線55の露出面に形成された酸化銅が除去されるとともに、エッチバック時に発生したエッチング生成物が除去される。バリア絶縁膜57のエッチバックでは、反応性ドライエッチングを用いることで、バリア絶縁膜57の開口57aの側面をテーパ面として形成することができる。反応性ドライエッチングでは、エッチングガスとしてフルオロカーボンを含むガスを用いることができる。ハードマスク膜59は、エッチバック中に完全に除去されることが好ましいが、絶縁材料である場にはそのまま残存してもよい。図8Bには、ハードマスク膜59が完全に除去された構造が図示されている。また、バリア絶縁膜57の開口57aの形状は円形とし、円の直径は30nmから500nmとすることができる。さらに、非反応性ガスを用いたRF(Radio Frequency:高周波)エッチングによって、第1配線55の表面の酸化物が除去される。非反応性ガスとしては、ヘリウムやアルゴンを用いることができる。
(工程6)
第1イオン伝導層58aと第2イオン伝導層58bとを備える抵抗変化層58が、形成される。詳細には、まず、第1配線55とバリア絶縁膜57とを被覆するように、膜厚0.5nmのチタン膜と膜厚0.5nmのアルミニウム膜がこの順に堆積され、合計1nmの金属膜が形成される。チタン膜及びアルミニウム膜はPVD法やCVD法を用いて形成することができる。
さらに、第1イオン伝導層58aとして、膜厚が6nmのSiOCHポリマー膜がプラズマCVDによって形成される。本実施形態では、第1イオン伝導層58aとして使用されるSiOCHポリマー膜は、下記のようにして形成される。環状有機シロキサンの原料とキャリアガスであるヘリウムが反応室に供給され、両者の供給が安定化し、反応室の圧力が一定になったところでRF電力の印加が開始される。原料の供給量は10〜200sccmであり、ヘリウムについては、原料気化器経由で500sccmのヘリウムが供給され、別ラインで反応室に直接500sccmのヘリウムが供給される。
チタン膜及びアルミニウム膜は、第1イオン伝導層58aの形成の間に酸素を含むSiOCHポリマー膜の原料に曝されることで、自動的に酸化する。チタン膜及びアルミニウム膜が酸化されることで、抵抗変化層58の一部を構成する第2イオン伝導層58bが形成される。
バリア絶縁膜57の開口57aは有機剥離処理によって水分などが付着しているため、抵抗変化層58の形成の前に250℃から350℃程度の温度にて、減圧下で熱処理を加えて脱ガスしておくことが好ましい。
(工程7)
抵抗変化層58の上に、第1上部電極層61aとして、チタンを含むルテニウム合金の薄膜が、10nmの膜厚でコスパッタ法にて形成される。この際、ルテニウムターゲットとチタンターゲットは同一チャンバー内に存在し、同時にスパッタリングすることでルテニウム合金膜が堆積される。ルテニウム合金膜の堆積においては、ルテニウムターゲットへの印加パワーとチタンターゲットへの印加パワーとを制御することで、チタンを含むルテニウム合金のルテニウムの含有率を所望の値に調節することができる。発明者の実験系では、ルテニウムターゲットへの印加パワーを150W、チタンターゲットへの印加パワーを50Wとすることで、「チタンを含むルテニウム合金」のルテニウムの含有率を75atm%、チタンの含有率を25atm%に調節することができた。
さらに、第1上部電極層61aの上に第2上部電極層61bが形成される。第1上部電極層61a及び第2上部電極層61bは、上部電極61を構成する。第2上部電極層61bとしては、例えば、膜厚25nmの窒化チタン膜がリアクティブスパッタ法にて形成される。リアクティブスパッタ法による窒化チタン膜の形成においては、窒素ガスとアルゴンガスがチャンバーに導入される。このとき、チタンターゲットへの印加パワーと、チャンバーに供給される窒素ガスとアルゴンガスの比率を調節することにより、窒化チタン膜のチタンの含有率を調節することができる。発明者の実験系では、チタンターゲットへの印加パワーを600Wに設定し、窒素ガスの流量とアルゴンガスの流量の比を2:1とすることで、窒化チタン膜のチタンの含有率を50atm%に調節することができた。
(工程8)
第2上部電極層61b上に、ハードマスク膜62(例えば、膜厚30nmの窒化シリコン膜又は炭窒化シリコン膜)と、ハードマスク膜63(例えば、膜厚90nmの酸化シリコン膜)とが、この順に積層される。ハードマスク膜62、63は、プラズマCVD法を用いて成膜することができる。ハードマスク膜62、63は当該技術分野における一般的なプラズマCVD法を用いて形成することができる。また、ハードマスク膜62、63は、異なる材料で形成された膜であることが好ましく、例えば、ハードマスク膜62を窒化シリコン膜で形成し、ハードマスク膜63を酸化シリコン膜で形成することができる。このとき、ハードマスク膜62は、後述する保護絶縁膜64及びバリア絶縁膜57と同一材料であることが好ましい。すなわち、スイッチング素子の周囲の全てを同一材料で囲むことでスイッチング素子を取り囲む部材の界面を一体化し、外部からの水分などの浸入を防ぐとともに、スイッチング素子からの材料の脱離を防ぐことができるようになる。また、ハードマスク膜62は、SiH/Nの混合ガスを原料として高密度プラズマを発生させて形成された高密度な窒化シリコン膜を用いることが好ましい。
(工程9)
次に、ハードマスク膜63の上に、第1イオン伝導層58a、第2イオン伝導層58b、第1上部電極層61a及び第2上部電極層61bをパターニングするためのフォトレジストパターン(図示せず)が形成される。その後、図8Cに図示のように、当該フォトレジストパターンをマスクとして、ハードマスク膜62が表れるまでハードマスク膜63がドライエッチングによってエッチングされる。その後、酸素プラズマアッシングと、有機剥離を用いてフォトレジストパターンが除去される。
(工程10)
ハードマスク膜63をマスクとして、ハードマスク膜62、第2上部電極層61b、第1上部電極層61a、第1イオン伝導層58a及び第2イオン伝導層58bが連続的にドライエッチングによってエッチングされる。このとき、ハードマスク膜63は、エッチング中に完全に除去されることが好ましいが、そのまま残存してもよい。
この連続的なドライエッチングでは、例えば、第2上部電極層61bが窒化チタンで形成されている場合にはClガスを反応ガスとして用いるRIE(Reactive Ion Etching)でエッチングすることができる。また例えば、第1上部電極層61aがチタンを含むルテニウム合金で形成されている場合には、ClガスとOガスの混合ガスを反応ガスとして用いるRIEでエッチングすることができる。
また、第1イオン伝導層58a及び第2イオン伝導層58bのエッチングでは、それらの下方に位置するバリア絶縁膜57の表面でドライエッチングを停止させることが好ましい。
第1イオン伝導層58aがシリコン、酸素、炭素、水素を含むSiOCHポリマー膜であり、バリア絶縁膜57が窒化シリコン膜又は炭窒化シリコン膜である場合には、RIEによるエッチングを行うことができる。このRIEによるエッチングは、CFガス、CFガスとClガスの混合ガス、又は、CFガスとClガスとArガスの混合ガスを用いてエッチング条件を調節することで、行うことができる。このようなハードマスクRIE法を用いることで、レジスト除去のための酸素プラズマアッシングに曝すことなく、二端子スイッチ72を構成する膜をエッチングすることができる。ここで、二端子スイッチ72を構成する膜とは、第2上部電極層61b、第1上部電極層61a、第1イオン伝導層58a及び第2イオン伝導層58bである。また、加工後に酸素プラズマによって酸化処理する場合には、レジストの剥離時間に依存することなく酸化プラズマ処理を照射することができるようになる。
(工程11)
図8Dに図示されているように、ハードマスク膜62、第2上部電極層61b、第1上部電極層61a、第1イオン伝導層58a、第2イオン伝導層58b及びバリア絶縁膜57を被覆するように、保護絶縁膜64が成膜される。ここで、保護絶縁膜64は、例えば、膜厚が30nmの窒化シリコン膜又は炭窒化シリコン膜とする。保護絶縁膜64は、プラズマCVD法によって形成することができるが、成膜前には反応室内で減圧下に維持する必要があり、このとき第1イオン伝導層58aの側面から酸素が脱離し、第1イオン伝導層58aのリーク電流が増加する、という問題が生じ得る。
このリーク電流の増加を抑制するためには、保護絶縁膜64の成膜温度を250℃以下とすることが好ましい。さらに、保護絶縁膜64の成膜においては、成膜前に減圧下で成膜ガスに曝されるため、原料ガスとして還元性のガスを用いないことが好ましい。例えば、SiH/Nの混合ガスを高密度プラズマによって、基板温度200℃で形成した窒化シリコン膜を保護絶縁膜64として用いることが好ましい。
(工程12)
保護絶縁膜64上に、層間絶縁膜65(例えば、酸化シリコン膜)、エッチングストッパ膜66(例えば、窒化シリコン膜)、層間絶縁膜67(例えば、酸化シリコン膜)がこの順に堆積される。その後、第2配線68が形成される配線溝と、プラグ69が形成されるコンタクトホールが形成される。さらに、銅デュアルダマシン配線プロセスを用いて、当該配線溝及び当該コンタクトホール内にバリアメタル膜70(例えば、窒化タンタル膜とタンタル膜の積層体)と、第2配線68(例えば、銅)と、プラグ69(例えば、銅)とが形成される。その後、第2配線68と層間絶縁膜67とを被覆するようにバリア絶縁膜71(例えば、窒化シリコン膜)が堆積される。第2配線68の形成は、その下層に位置する配線(例えば、第1配線55)の形成と同様のプロセスを用いることができる。このとき、バリアメタル膜70と第2上部電極層61bとを同一材料で形成することでプラグ69と第2上部電極層61bの間の接触抵抗を低減し、素子性能を向上させることができる。層間絶縁膜65及び層間絶縁膜67はプラズマCVD法で形成することができる。二端子スイッチ72によって形成される段差を解消するため、層間絶縁膜65を厚く堆積し、CMPによって層間絶縁膜65を削り込んで平坦化し、層間絶縁膜65を所望の膜厚としてもよい。
以上の工程により、二端子スイッチ72及びそれに接続される配線(プラグ69、第2配線68)の形成が完了する。
(第2の実施形態)
図9は、第2の実施形態のスイッチング素子が多層配線層の内部に集積化された半導体装置の構成を示す断面図である。第2の実施形態では、スイッチング素子が三端子スイッチとして構成されている。図9においては、該三端子スイッチが、符号132で参照されている。
第2の実施形態では、多層配線層が、一対の第1配線115a、115bと、プラグ129とを備えており、三端子スイッチ132が、上部電極121と抵抗変化層118とを備えた構成となっている。上部電極121は、第1上部電極層121aと第2上部電極層121bとを備えている。多層配線層の第1配線115a、115bは、三端子スイッチ132の下部電極を兼ねている。即ち、抵抗変化層118は、上部電極121と第1配線115a、115bの間に挿入されている。抵抗変化層118は、第1イオン伝導層118aと第2イオン伝導層118bとを備えており、該抵抗変化層118は、一つの開口を通じ一対の第1配線115a、115bと接続されている。該開口は、層間絶縁膜114第1配線115a、115bの間の部分に到達するように形成されている。
図9の多層配線構造の形成方法は、第1の実施形態における、多層配線構造(図5参照)の形成方法と同様である。多層配線層は、半導体基板111の上方に順次に積層された絶縁積層体を有する。この絶縁積層体は、層間絶縁膜112、バリア絶縁膜113、層間絶縁膜114、バリア絶縁膜117、保護絶縁膜124、層間絶縁膜125、エッチングストッパ膜126、層間絶縁膜127及びバリア絶縁膜131を、備える。
当該多層配線層においては、層間絶縁膜114及びバリア絶縁膜113に一対の配線溝が形成されている。該配線溝の側面及び底面は、それぞれ、バリアメタル膜116a、116bで被覆されており、さらに、一対の配線溝を埋め込むように一対の第1配線115a、115bが形成されている。
また、層間絶縁膜125、保護絶縁膜124及びハードマスク膜122にコンタクトホールが形成され、さらに、層間絶縁膜127及びエッチングストッパ膜126に配線溝が形成されている。該コンタクトホールと配線溝の側面及び底面は、バリアメタル膜130によって被覆されている。プラグ129が該コンタクトホールを埋め込むように形成され、第2配線128が該配線溝を埋め込むように形成されている。第2配線128とプラグ129とは、一体となっている。
バリア絶縁膜117には、第1配線115a、115bに連通する開口が形成されている。第2イオン伝導層118b、第1イオン伝導層118a、第1上部電極層121a及び第2上部電極層121bが、順次に積層されている。これらは、第1配線115a、115bの該開口の内部に位置する部分、バリア絶縁膜117の該開口の側面及びバリア絶縁膜117の上面の一部を被覆するように、順次に積層されている。
三端子スイッチ132は、下部電極として用いられる一対の第1配線115a、115bと、第1上部電極層121a及び第2上部電極層121bを備える上部電極121と、抵抗変化層118と、を有する構成となっている。ここで抵抗変化層118は、第1イオン伝導層118a及び第2イオン伝導層118bを備えている。詳細には、バリア絶縁膜117に形成された開口の内部において第2イオン伝導層118bと第1配線115a、115bが直接接しており、第2上部電極層121bは、バリアメタル膜130を介してプラグ129に電気的に接続されている。加えて、第2上部電極層121bの上にハードマスク膜122が形成されている。さらに、第2イオン伝導層118b、第1イオン伝導層118a、第1上部電極層121a、第2上部電極層121b及びハードマスク膜122で構成される積層体の上面及び側面が保護絶縁膜124で覆われている。
このように構成された三端子スイッチ132は、電圧又は電流の印加によってオン状態又はオフ状態にスイッチングされる。例えば、第1配線115a、115bを形成する金属から供給される金属イオンの第2イオン伝導層118b及び第1イオン伝導層118aへの電界拡散を利用して、三端子スイッチ132のスイッチングが行われる。第2上部電極層121bとバリアメタル膜130は、同一の材料で構成されることが好ましい。このようにすることで、プラグ129のバリアメタル膜130と三端子スイッチ132の第2上部電極層121bとが一体化し、接触抵抗を低減し、かつ、密着性の向上による信頼性の向上を実現することができる。
また、第1配線115a、115bが三端子スイッチ132の下部電極を兼ねることで、工程数を簡略化しながら、電極抵抗を下げることができる。より具体的には、通常の銅ダマシン配線プロセスに追加工程として、少なくとも2つのフォトレジストマスクセットを作成するだけで、三端子スイッチ132を搭載することができる。これにより、スイッチング素子の低抵抗化と低コスト化とを同時に達成することができるようになる。
半導体基板111は、半導体素子が形成された基板である。半導体基板111としては、例えば、シリコン基板、単結晶基板、SOI(Silicon on Insulator)基板、TFT(Thin Film Transistor)基板、液晶製造用基板等を用いることができる。
層間絶縁膜112は、半導体基板111上に形成された絶縁膜である。層間絶縁膜112としては、例えば、酸化シリコン膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)等を用いることができる。層間絶縁膜112は、複数の絶縁膜を積層したものであってもよい。
バリア絶縁膜113は、層間絶縁膜112、114の間に設けられたバリア性を有する絶縁膜である。バリア絶縁膜113は、第1配線115a、115bが埋め込まれる配線溝の形成の際にエッチングストップ層として機能する。バリア絶縁膜113には、例えば、窒化シリコン膜、炭窒化シリコン膜等を用いることができる。バリア絶縁膜113は、配線溝のエッチング条件の選択によっては削除することもできる。
層間絶縁膜114は、バリア絶縁膜113上に形成された絶縁膜である。層間絶縁膜114としては、例えば、酸化シリコン膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)等を用いることができる。層間絶縁膜114は、複数の絶縁膜を積層したものであってもよい。
第1配線115a、115bは、層間絶縁膜114及びバリア絶縁膜113に形成された配線溝に埋め込まれた配線である。ここで、第1配線115a、115bは、三端子スイッチ132の下部電極を兼ね、抵抗変化層118の第2イオン伝導層118bと直接接している。なお、第1配線115a、115bと抵抗変化層118の間には、電極層などの導電層が挿入されていてもよい。電極層が形成される場合は、電極層と抵抗変化層118は連続工程にて堆積され、連続工程にて加工される。また、抵抗変化層118の下面がコンタクトプラグを介して下層配線に接続されることはない。第1配線115a、115bを構成する金属には、抵抗変化層118において拡散、イオン伝導可能な金属イオンを生成する金属が用いられ、例えば、銅等を用いることができる。第1配線115a、115bは、抵抗変化層118において拡散又はイオン伝導が可能な金属イオンを生成する金属(例えば、銅)とアルミニウムとを含む合金で形成されていてもよい。
バリアメタル膜116a、116bは、第1配線115a、115bを形成する金属(例えば、銅)が層間絶縁膜114や下層へ拡散することを防止するために、第1配線115a、115bの側面及び底面を被覆する、バリア性を有する導電性膜である。第1配線115a、115bが銅を主成分とする金属で形成される場合には、バリアメタル膜116a、116bは例えば次のように構成することができる。すなわち、バリアメタル膜116a、116bには、例えば、タンタル、窒化タンタル、窒化チタン、炭窒化タングステンのような高融点金属又は高融点金属の窒化物の薄膜、若しくは、それらの積層膜を用いることができる。
バリア絶縁膜117は、層間絶縁膜114及び第1配線115a、115bを被覆するように形成される。バリア絶縁膜117は、第1配線115a、115bを形成する金属(例えば、銅)の酸化を防いだり、第1配線115a、115bを形成する金属の層間絶縁膜125中への拡散を防ぐ役割を有する。さらにバリア絶縁膜117は、上部電極121及び抵抗変化層118の加工時にエッチングストップ層となる役割を有する。バリア絶縁膜117には、例えば、SiC膜、炭窒化シリコン膜、窒化シリコン膜、及びそれらの積層構造等を用いることができる。バリア絶縁膜117は、保護絶縁膜124及びハードマスク膜122と同一材料であることが好ましい。
上述のように、バリア絶縁膜117は、第1配線115a、115bに連通する開口を有しており、該開口の内部において、第1配線115a、115bと抵抗変化層118が接している。このようにすることで、凹凸の小さい第1配線115a、115bの表面上に三端子スイッチ132を形成することができるようになる。バリア絶縁膜117の開口の側面は、第1配線115a、115bから離れるにしたがい広くなったテーパ面となっている。バリア絶縁膜117の開口のテーパ面は、第1配線115a、115bの上面に対し85°以下に設定されている。このようにすることで、第1配線115a、115bと抵抗変化層118の接続部の外周(バリア絶縁膜117の開口の外周部付近)における電界集中が緩和され、絶縁耐性を向上させることができる。
第1イオン伝導層118a及び第2イオン伝導層118bは、第1配線115a、115b(下部電極)を形成する金属から生成される金属イオンの作用(拡散、イオン伝導など)により、抵抗が変化する抵抗変化層118を構成している。
第1イオン伝導層118aは、シリコン、酸素、炭素を主成分とする膜、例えば、シリコン、酸素、炭素、水素を含むSiOCHポリマー(例えば、環状シロキサンのような有機シリカ化合物のポリマー)で形成される。第1イオン伝導層118aとして使用されるSiOCHポリマー膜は、プラズマCVD(Chemical Vapor Deposition)法により成膜されてもよい。
第2イオン伝導層118bは、第1配線115a、115bを形成する金属(例えば、銅)が、第1イオン伝導層118aを堆積している間の加熱やプラズマで第1イオン伝導層118a中に拡散することを防止する役割がある。さらに第2イオン伝導層118bは、下部電極として用いられる第1配線115a、115bが酸化され、拡散が促進されやすくなることを防止する役割がある。第2イオン伝導層118bの金属は、例えばチタン、アルミニウム、ジルコニウム、ハフニウム、タンタルを用いることができる。これら第2イオン伝導層118bの金属は、第1イオン伝導層118aの成膜中に酸化され、酸化チタン、酸化アルミニウム、酸化ジルコニウム、酸化ハフニウム、酸化タンタルの薄膜となり、抵抗変化層118の一部となる。第2イオン伝導層118bを形成する金属膜の最適膜厚は0.5〜1nmであり、これより薄いと、第1配線115a、115bの表面の酸化がわずかに起こり、これより厚いと、酸化しきれずに金属として残ってしまう。
抵抗変化層118は、第1配線115a、115bの上面の一部、バリア絶縁膜117の開口のテーパ面及びバリア絶縁膜117の上面の一部を被覆するように形成されている。抵抗変化層118は、第1配線55と抵抗変化層118の接続部の外周部分が少なくともバリア絶縁膜117の開口部のテーパ面上に沿って配設されている。
第2イオン伝導層118bの形成に使用する金属膜は、積層膜として形成されてもよいし、単層膜として形成されても良い。第2イオン伝導層118bを構成する金属(第2の金属)に、後述する第1上部電極層121a、第2上部電極層121bに含まれる金属(第1の金属)と同一の金属が含まれていることが好ましい。これにより、第2イオン伝導層118bを構成する第2の金属が第1上部電極層121a及び第2上部電極層121bに拡散した場合に、第1上部電極層121a及び第2上部電極層121bにおける欠陥の発生を防止できる。第1上部電極層121a及び第2上部電極層121bに欠陥が形成された場合、この欠陥を起点として第1イオン伝導層118aの絶縁破壊電圧を低下させる場合がある。
第1上部電極層121aは、上部電極121の下側の電極層であり、第1イオン伝導層118aと直接接している。第1上部電極層121aは、ルテニウムと第1の金属の合金、即ち、第1の金属が添加されたルテニウム合金であることが好ましい。
第1上部電極層121aを形成するルテニウム合金に添加される第1の金属は、酸化過程(金属から金属イオンを生成する過程)の標準生成ギブズエネルギーがルテニウムよりも負方向に大きい金属を選択することが望ましい。酸化過程の標準生成ギブズエネルギーがルテニウムより負方向に大きいチタン、タンタル、ジルコニウム、ハフニウム、アルミニウムは、ルテニウムに比べて化学反応が自発的に起こりやすいため、反応性が高い。このため、第1上部電極層121aを形成するルテニウム合金が上記のような第1の金属を含むことで、第1配線115a、115bを形成する金属で形成された金属架橋との密着性が向上する。即ち、第1上部電極層121aを構成するルテニウム合金に含まれる第1の金属が、チタン、タンタル、ジルコニウム、ハフニウム、アルミニウムからなる群から選択される少なくとも一の金属であることが好ましい。一方、ルテニウムを含まない第1の金属のみで第1上部電極層121aを構成すると、反応性が高くなってしまい、オフ状態に遷移しなくなる。
オン状態からオフ状態への遷移は、金属架橋の酸化反応(溶解反応)によって進行する。第1上部電極層121aを構成する金属の、酸化過程の標準生成ギブズエネルギーが負方向に、第1配線115a、115bを形成する金属のそれよりも大きい場合、オフ状態に遷移できなくなる。これは、第1配線115a、115bを形成する金属で形成された金属架橋の酸化反応よりも、第1上部電極層121aの酸化反応が進行するためである。
このため、第1上部電極層121aを形成する金属材料は、酸化過程の標準生成ギブズエネルギーが銅よりも負方向に小さいルテニウムと第1の金属の合金とすることが好ましい。さらに、第1上部電極層121aに金属架橋の成分である銅が混入すると、標準ギブズエネルギーが負方向に大きい金属を添加した効果が薄れるため、ルテニウム合金に添加する第1の金属は銅及び銅イオンに対してバリア性のある材料が好ましい。このような金属としては、例えば、タンタル、チタン、アルミニウムが挙げられる。一方、第1の金属の量は大きいほど、オン状態が安定化することがわかっており、5atm%の添加によっても安定性が向上することがわかっている。特に、第1の金属としてチタンを用いる場合にオフ状態への遷移とオン状態の安定性に優れている。具体的には、第1上部電極層121aをチタンを含むルテニウム合金で形成し、該ルテニウム合金のチタンの含有率を20atm%以上30atm%以下の範囲に調節することが好ましい。該ルテニウム合金における、ルテニウムの含有率は、60atm%以上90atm%以下が望ましい。
第1上部電極層121aの形成には、スパッタリング法を用いることが望ましい。スパッタリング法を用いて合金を成膜する場合、ルテニウムと第1の金属との合金ターゲットを用いる方法、ルテニウムターゲットと第1の金属のターゲットを同一チャンバー内で同時にスパッタリングするコスパッタ法、がある。その他、スパッタリング法を用いて合金を成膜する場合、予め第1の金属の薄膜を形成し、その上に、スパッタリング法を用いてルテニウムを成膜し、衝突原子のエネルギーで合金化するインターミキシング法がある。コスパッタ法及びインターミキシング法を用いると、合金の組成を適宜に調節することができる。インターミキシング法を採用する際には、ルテニウムの成膜を完了した後に、混合状態の均一化のため、400℃以下での熱処理を加えることが好ましい。
第2上部電極層121bは、上部電極121の上側の電極層であり、第1上部電極層121aの上に形成されている。第2上部電極層121bは、第1上部電極層121aを保護する役割を有する。すなわち、第2上部電極層121bが第1上部電極層121aを保護することで、製造プロセス中の第1上部電極層121aへのダメージを抑制し、三端子スイッチ132のスイッチング特性を維持することができる。
第2上部電極層121bは、第1上部電極層121aを構成するルテニウム合金に含まれる第1の金属の窒化物で構成される。上述のように、第1の金属が、チタン、タンタル、ジルコニウム、ハフニウム、アルミニウムからなる群から選択されることは、第2上部電極層121bを構成する第1の金属の窒化物が、導電性を有することになる点でも好適である。加えて、第2上部電極層121bを構成する第1の金属の窒化物が、層間絶縁膜65のエッチングに使用するフッ化炭素系のガスのプラズマに対して、エッチング速度が小さくなる。このエッチング速度が小さくなることは、第2上部電極層61bをエッチングストップ膜として機能させる上でも、好適である。
第2上部電極層61bに窒化物ではない金属を使用すると、プロセス中の加熱やプラズマダメージで金属の一部が第1上部電極層121aに拡散する。この金属の第1上部電極層121aへの拡散により、第1上部電極層121aに欠陥が生じ、これらの欠陥を起点としてイオン伝導層の絶縁破壊電圧を低下させる可能性がある。
第2上部電極層121bに電気伝導性を有する化合物であり、安定な金属窒化物を用いることで第1上部電極層121aへの金属の拡散を防止できる。特に、第2上部電極層121bを構成する窒化物の金属と、第1上部電極層121aを構成するルテニウム合金に含まれる第1の金属とが同一であることは、ルテニウム合金に含まれる第1の金属の拡散による不良の発生をより効率的に防止できる点で好適である。
例えば、第1上部電極層121aがチタンを含有するルテニウム合金で形成される場合には、第2上部電極層121bは窒化チタンで形成されることが好ましい。また、第1上部電極層121aがタンタルを含有するルテニウム合金で形成さ場合には、第2上部電極層121bが窒化タンタルで形成されることが好ましい。第1上部電極層121aと第2上部電極層121bを構成する金属成分を一致させることで、第2上部電極層121bの金属が第1上部電極層121aに拡散した場合にも、欠陥が形成し難くなる。
このとき、第1上部電極層121aを構成するルテニウム合金に含まれる第1の金属の含有率よりも、第2上部電極層121bを構成する窒化物に含まれる第1の金属の含有率を、大きくする。これにより、第1上部電極層121aを構成する金属が第2上部電極層121bを構成する窒化物に拡散し、第1上部電極層121aを構成するルテニウム合金の組成が変化することを防止できる。
具体的には、第2上部電極層121bが窒化チタンで形成される場合、第2上部電極層121bのチタンの含有率が40atm%以上80atm%以下であればよく、特に、40atm%以上50atm%の組成であることが好ましい。40atm%以下だと第1上部電極層121a中のチタンが第2上部電極層121bに拡散する恐れがある。また、50atm%以上だと、X線回折測定において、金属電極に用いられる安定な窒化チタンの組成であるTiNだけではなく、TiNに由来する結晶相が検出される。
TiNが存在すると酸化されやすくなるため、ハードマスク膜122の成膜時などに第2上部電極121bが酸化されてしまう可能性がある。第2上部電極121bが酸化されてしまうと、第2上部電極121bの比抵抗が増加し、三端子スイッチ132の寄生抵抗が増加してしまう。
第2上部電極層121bの形成には、スパッタリング法を用いることが望ましい。スパッタリング法を用いて金属窒化物を成膜する場合、窒素とアルゴンの混合ガスのプラズマを用いて金属ターゲットを蒸発させるリアクティブスパッタ法を用いることが好ましい。金属ターゲットより蒸発した金属は窒素と反応し、金属窒化物となって基板上に成膜される。
ハードマスク膜122は、第2上部電極層121b、第1上部電極層121a、第1イオン伝導層118a及び第2イオン伝導層118bをエッチングする際のマスクとして使用される。ハードマスク膜122としては、例えば、窒化シリコン膜もしくは炭窒化シリコン膜等を用いることができる。ハードマスク膜122は、保護絶縁膜124及びバリア絶縁膜117と同一材料であることが好ましい。これにより、三端子スイッチ132の周囲を全て同一材料の部材で囲まれて材料界面が一体化され、外部からの水分などの浸入を防ぐとともに、三端子スイッチ132自身からの材料の脱離を防ぐことができるようになる。
保護絶縁膜124は、三端子スイッチ132へのダメージの印加を防ぎ、さらに、第1イオン伝導層118aからの酸素の脱離を防ぐ機能を有する絶縁膜である。保護絶縁膜124には、例えば、窒化シリコン膜、炭窒化シリコン膜等を用いることができる。保護絶縁膜124は、ハードマスク膜122及びバリア絶縁膜117と同一材料であることが好ましい。同一材料である場合には、保護絶縁膜124とバリア絶縁膜117及びハードマスク膜122とが一体化して、界面の密着性が向上し、三端子スイッチ132をより保護することができるようになる。
層間絶縁膜125は、保護絶縁膜124の上に形成された絶縁膜である。層間絶縁膜125には、例えば、酸化シリコン膜、SiOC膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)などを用いることができる。層間絶縁膜125は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜125は、層間絶縁膜127と同一材料としてもよい。層間絶縁膜125には、プラグ129を埋め込むためのコンタクトホールが形成されている。当該コンタクトホールはバリアメタル膜130で被覆されており、プラグ129が、バリアメタル膜130の上に当該コンタクトホールを埋め込むように形成されている。
エッチングストッパ膜126は、層間絶縁膜125、127の間に設けられた絶縁膜である。エッチングストッパ膜126は、第2配線128が埋め込まれる配線溝の加工時にエッチングストップ層として機能する。エッチングストッパ膜126には、例えば、窒化シリコン膜、SiC膜、炭窒化シリコン膜を用いることができる。
層間絶縁膜127は、エッチングストッパ膜126の上に形成された絶縁膜である。層間絶縁膜127には、例えば、酸化シリコン膜、SiOC膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)などを用いることができる。層間絶縁膜127は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜127は、層間絶縁膜125と同一材料としてもよい。
エッチングストッパ膜126及び層間絶縁膜127には、第2配線128を埋め込むための配線溝が形成されている。当該配線溝の側面及び底面がバリアメタル膜130で被覆されており、バリアメタル膜130の上に第2配線128が当該配線溝を埋め込むように形成されている。エッチングストッパ膜126は、配線溝のエッチング条件の選択によっては削除することもできる。
第2配線128は、層間絶縁膜127及びエッチングストッパ膜126に形成された配線溝に埋め込まれた配線である。第2配線128は、プラグ129と一体になっている。プラグ129は、層間絶縁膜125、保護絶縁膜124、及びハードマスク膜122に形成されたコンタクトホールに埋め込まれている。プラグ129は、バリアメタル膜130を介して第2上部電極層121bと電気的に接続されている。第2配線128及びプラグ129には、例えば、銅を用いることができる。
プラグ129(厳密にはバリアメタル膜130)と第2上部電極層121bとが接する領域の直径又は面積は、第1配線115a、115bと抵抗変化層118とが接する領域の直径又は面積よりも小さくなるように、設定されている。このように設定することによって、コンタクトホールへのめっきの埋め込み不良を抑制することができる。
バリアメタル膜130は、第2配線128及びプラグ129の側面及び底面を被覆している。バリアメタル膜130は、第2配線128(プラグ129を含む)を形成する金属(例えば、銅)が層間絶縁膜125、127や下層へ拡散することを防止する、バリア性を有する導電性膜である。第2配線128及びプラグ129が銅を主成分とする金属元素からなる場合には、高融点金属又は高融点金属の窒化物、若しくは、それらの積層膜を、バリアメタル膜130に用いることができる。この高融点金属又は高融点金属の窒化物、若しくは、それらの積層膜としては、例えば、タンタル、窒化タンタル、窒化チタン、炭窒化タングステンのような高融点金属又は高融点金属の窒化物、若しくは、それらの積層膜が考えられる。
バリアメタル膜130の少なくとも第2上部電極層121bに接する部分は、第2上部電極層121bと同一材料であることが好ましい。例えば、バリアメタル膜130が、窒化タンタルで形成された下層と、タンタルで形成された上層の積層体として形成されている場合には、下層の材料である窒化タンタルを第2上部電極層121bに用いることが好ましい。
バリア絶縁膜131は、第2配線128及び層間絶縁膜127を被覆するように形成され、第2配線128を形成する金属(例えば、銅)の酸化を防ぎ、また、第2配線128を形成する金属の上層への拡散を防ぐ役割を有する絶縁膜である。バリア絶縁膜131には、例えば、炭窒化シリコン膜、窒化シリコン膜、及びそれらの積層構造等を用いることができる。
図10A〜図10Eは、図9に図示されている、第2の実施形態のスイッチング素子を多層配線層に集積化した半導体装置の製造方法の一例を模式的に示す断面図である。
(工程1)
図10Aに図示されているように、まず、半導体基板111(例えば、半導体素子が形成された基板)の上に層間絶縁膜112(例えば、膜厚が300nmの酸化シリコン膜)が堆積される。さらに、層間絶縁膜112の上に、バリア絶縁膜113(例えば、膜厚30nmの窒化シリコン膜)が堆積される。
その後、バリア絶縁膜113上に層間絶縁膜114(例えば、膜厚が200nmの酸化シリコン膜)が堆積される。その後、リソグラフィ法(フォトレジスト形成、ドライエッチング、フォトレジスト除去を含む)を用いて、層間絶縁膜114及びバリア絶縁膜113に第1配線115a、115bに対応する配線溝が形成される。その後、当該配線溝がバリアメタル膜116a、116bで被覆され、そのバリアメタル膜116a、116bの上に当該配線溝を埋め込むように第1配線115a、115b(例えば、銅配線)が形成される。ここでバリアメタル膜116a、116bとしては、例えば、膜厚が5nmの窒化タンタル膜と膜厚が5nmのタンタル膜の積層体を用いる。この工程1において、層間絶縁膜112、114は、プラズマCVD法によって形成することができる。
また、工程1において、第1配線115a、115bは、次のような一連の形成方法によって形成できる。例えば、PVD法によってバリアメタル膜116a、116bを形成し、さらにPVD法によって銅シードを形成した後、配線溝を埋め込むように電解めっき法によって銅膜を形成する。さらに、200℃以上の温度で熱処理後、CMP法によって配線溝内以外の余剰の銅膜を除去する。このようにして、第1配線115a、115bを形成することができる。このような一連の銅配線の形成方法は、当該技術分野における一般的な手法を用いることができる。溝に埋め込まれた余剰の銅を研磨することによって埋め込み配線(ダマシン配線)が形成され、層間絶縁膜114を研磨することで平坦化が行われる。
(工程2)
次に、第1配線115a、115bと層間絶縁膜114とを被覆するようにバリア絶縁膜117(例えば、膜厚が30nmの炭窒化シリコン膜)が形成される。ここで、バリア絶縁膜117は、プラズマCVD法によって形成することができる。バリア絶縁膜117の膜厚は、10nm〜50nm程度であることが好ましい。
(工程3)
次に、バリア絶縁膜117の上にハードマスク膜119(例えば、酸化シリコン膜)が形成される。このとき、ハードマスク膜119は、ドライエッチング加工におけるエッチング選択比を大きく保つ観点から、バリア絶縁膜117とは異なる材料であることが好ましく、絶縁膜であっても導電膜であってもよい。ハードマスク膜119としては、例えば、酸化シリコン膜、シリコン窒化膜、TiN、Ti、タンタル、窒化タンタル等を用いることができる。また、ハードマスク膜119としては、窒化シリコン膜と酸化シリコン膜の積層体を用いることができる。
(工程4)
ハードマスク膜119の上に、開口が形成されたフォトレジストパターン(図示せず)を形成する。このフォトレジストパターンをマスクとして用いてドライエッチングすることにより、図10Bに図示されているように、ハードマスク膜119に開口119aが形成される。その後、酸素プラズマアッシング等によって、フォトレジストパターンが剥離される。このとき、ドライエッチングは必ずしもバリア絶縁膜117の上面で停止される必要はなく、バリア絶縁膜117の一部がエッチングされてもよい。
(工程5)
次に、ハードマスク膜119をマスクとして、ハードマスク膜119の開口119aから露出するバリア絶縁膜117をエッチバック(ドライエッチング)することにより、バリア絶縁膜117に開口117aが形成される。バリア絶縁膜117の開口117aの内部では、第1配線115a、115bの一部が露出される。このとき、層間絶縁膜114のバリア絶縁膜117の開口117aの内部にある部分が、部分的にエッチングされてもよい。図10Bの工程5は、層間絶縁膜114のバリア絶縁膜117の開口117aの内部にある部分が、部分的にエッチングされた様子を示している。その後、アミン系の剥離液などで有機剥離処理を行うことで、第1配線115a、115bの露出面に形成された酸化銅を除去するとともに、エッチバック時に発生したエッチング生成物を除去する。工程5において、ハードマスク膜119は、エッチバック中に完全に除去されることが好ましいが、絶縁材料である場合にはそのまま残存してもよい。また、バリア絶縁膜117の開口117aの形状は、円形、正方形又は長方形とし、円の直径、又は正方形、長方形の一辺の長さは、20nmから500nmとすることができる。また、工程5において、バリア絶縁膜117のエッチバックでは、反応性ドライエッチングを用いることで、バリア絶縁膜117の開口117aの側面をテーパ面とすることができる。反応性ドライエッチングでは、エッチングガスとしてフルオロカーボンを含むガスを用いることができる。
(工程6)
第1イオン伝導層118aと第2イオン伝導層118bとを備える抵抗変化層118が、形成される。詳細には、まず、第1配線115a、115bとバリア絶縁膜117とを被覆するように、膜厚0.5nmのチタン膜と膜厚0.5nmのアルミニウム膜がこの順に堆積され、合計1nmの金属膜が形成される。チタン膜及びアルミニウム膜はPVD法やCVD法を用いて形成することができる。
さらに、第1イオン伝導層118aとして、膜厚が6nmのSiOCHポリマー膜がプラズマCVDによって形成される。本実施形態では、第1イオン伝導層118aとして使用されるSiOCHポリマー膜は、下記のようにして形成される。環状有機シロキサンの原料とキャリアガスであるヘリウムが反応室に供給され、両者の供給が安定化し、反応室の圧力が一定になったところでRF電力の印加が開始される。原料の供給量は10〜200sccmであり、ヘリウムについては、原料気化器経由で500sccmのヘリウムが供給され、別ラインで反応室に直接500sccmのヘリウムが供給される。
チタン膜及びアルミニウム膜は、第1イオン伝導層118aの形成の間に酸素を含むSiOCHポリマー膜の原料に曝されることで、自動的に酸化する。チタン膜及びアルミニウム膜が酸化されることで、抵抗変化層118の一部を構成する第2イオン伝導層118bが形成される。
工程6では、バリア絶縁膜117の開口117aは工程5の有機剥離処理によって水分などが付着しているため、抵抗変化層118の形成の前に250℃〜350℃程度の温度にて、減圧下で熱処理を加えて脱ガスしておくことが好ましい。その際、銅で形成された第1配線115a、115bの表面を再度酸化させないよう、脱ガスは、真空下又は窒素雰囲気で行われることが好ましい。また、工程6では、抵抗変化層118の形成前に、バリア絶縁膜117の開口部から露出する第1配線115a、115bに対して、Hガスを用いた、ガスクリーニング又はプラズマクリーニング処理を行ってもよい。このようにすることで、抵抗変化層118を形成する際、第1配線115a、115bの銅の酸化を抑制することができ、プロセス中の銅の熱拡散(物質移動)を抑制することができるようになる。
(工程7)
図10Cに図示されているように、抵抗変化層118の上に、第1上部電極層121aとして、チタンを含むルテニウム合金の薄膜が、10nmの膜厚でコスパッタ法にて形成される。この際、ルテニウムターゲットとチタンターゲットは同一チャンバー内に存在し、同時にスパッタリングすることでルテニウム合金膜が堆積される。ルテニウムターゲットへの印加パワーとチタンターゲットへの印加パワーとを制御することで、チタンを含むルテニウム合金のルテニウムの含有率を所望の値に調節することができる。発明者の実験系では、ルテニウムターゲットへの印加パワーを150W、チタンターゲットへの印加パワーを50Wとすることで、「チタンを含むルテニウム合金」のルテニウムの含有率を75atm%、チタンの含有率を25atm%に調節することができた。
さらに、第1上部電極層121aの上に第2上部電極層121bが形成される。第1上部電極層121a及び第2上部電極層121bは、上部電極121を構成する。第2上部電極層121bとしては、例えば、膜厚25nmの窒化チタン膜がリアクティブスパッタ法にて形成される。リアクティブスパッタ法による窒化チタン膜の形成においては、窒素ガスとアルゴンガスがチャンバーに導入される。このとき、チタンターゲットへの印加パワーと、チャンバーに供給される窒素ガスとアルゴンガスの比率を調節することにより、窒化チタン膜のチタンの含有率を調節することができる。発明者の実験系では、チタンターゲットへの印加パワーを600Wに設定し、窒素ガスの流量とアルゴンガスの流量の比を2:1とすることで、窒化チタン膜のチタンの含有率を50atm%に調節することができた。
(工程8)
ハードマスク膜122(例えば、膜厚30nmの窒化シリコン膜又は炭窒化シリコン膜)と、ハードマスク膜123(例えば、膜厚90nmの酸化シリコン膜)とが、この順に積層される。ハードマスク膜122、123は、プラズマCVD法を用いて成膜することができる。ハードマスク膜122、123は当該技術分野における一般的なプラズマCVD法を用いて形成することができる。また、ハードマスク膜122、123は、異なる材料で形成された膜であることが好ましく、例えば、ハードマスク膜122を窒化シリコン膜で形成し、ハードマスク膜123を酸化シリコン膜で形成することができる。このとき、ハードマスク膜122は、後述する保護絶縁膜124及びバリア絶縁膜117と同一材料であることが好ましい。すなわち、スイッチング素子の周囲の全てを同一材料で囲むことでスイッチング素子を取り囲む部材の界面を一体化し、外部からの水分などの浸入を防ぐとともに、スイッチング素子からの材料の脱離を防ぐことができるようになる。
また、ハードマスク膜122は、プラズマCVD法によって形成することができるが、成膜前には反応室内で減圧下に維持する必要がある。減圧下に保持される間に、第1イオン伝導層118aから酸素が脱離し、酸素欠陥によって第1イオン伝導層118aのリーク電流が増加する、という問題が生じ得る。
このリーク電流の増加を抑制するためには、成膜温度を350℃以下、好ましくは250℃以下とすることが好ましい。さらに、成膜前に減圧下で成膜ガスに曝されるため、ハードマスク膜122の原料ガスとして還元性のガスを用いないことが好ましい。例えば、ハードマスク膜122は、SiH/Nの混合ガスを原料として高密度プラズマを発生させて形成された高密度な窒化シリコン膜を用いることが好ましい。
(工程9)
次に、ハードマスク膜123の上に、第1イオン伝導層58a、第2イオン伝導層58b、第1上部電極層61a及び第2上部電極層61bをパターニングするためのフォトレジストパターン(図示せず)を形成する。このフォトレジストパターン形成の後、当該フォトレジストパターンをマスクとして、図10Cに図示のようにハードマスク膜122が表れるまでハードマスク膜123がドライエッチングによってエッチングされる。その後、酸素プラズマアッシングと有機剥離を用いてフォトレジストパターンが除去される。
(工程10)
次に、図10Dに図示されているように、ハードマスク膜123をマスクとして、ハードマスク膜122、第2上部電極層121b、第1イオン伝導層118a及び第2イオン伝導層118bが連続的にドライエッチングによってエッチングされる。このとき、ハードマスク膜123は、エッチバック中に完全に除去されることが好ましいが、そのまま残存してもよい。
工程10において、例えば、第2上部電極層121bが窒化チタンで形成されている場合には、Clガスを反応ガスとして用いるRIEで加工することができる。また、第1上部電極層121aがチタンを含むルテニウム合金で形成されている場合には、ClガスとOガスの混合ガスを反応ガスとして用いるRIEで加工することができる。また、第1イオン伝導層118a及び第2イオン伝導層118bのエッチングでは、それらの下方に位置するバリア絶縁膜117上でドライエッチングを停止させることが好ましい。
第1イオン伝導層118aがシリコン、酸素、炭素、水素を含むSiOCHポリマー膜であり、バリア絶縁膜117が窒化シリコン膜又は炭窒化シリコン膜である場合には、RIEによるエッチングを行うことができる。このRIEによるエッチングは、例えば、CFガス、CFガスとClガスの混合ガス、又は、CFガスとClガスとArガスの混合ガスを用いてエッチング条件を調節することで、行うことができる。このようなハードマスクRIE法を用いることで、レジスト除去のための酸素プラズマアッシングに曝すことなく、三端子スイッチ132を構成する膜をエッチングすることができる。ここで三端子スイッチ132を構成する膜は、即ち、第2上部電極層121b、第1上部電極層121a、第1イオン伝導層118a及び第2イオン伝導層118bである。また、加工後に酸素プラズマによって酸化処理する場合には、レジストの剥離時間に依存することなく酸化プラズマ処理を照射することができるようになる。
(工程11)
次に、ハードマスク膜122、第2上部電極層121b、第1上部電極層121a、第1イオン伝導層118a、第2イオン伝導層118b及びバリア絶縁膜117を被覆するように、保護絶縁膜124(例えば、膜厚が30nmの窒化シリコン膜)が成膜される。
工程11において、保護絶縁膜124は、プラズマCVD法によって形成することができるが、成膜前には反応室内で減圧下に維持する必要がある。このとき第1イオン伝導層118aの側面から酸素が脱離し、第1イオン伝導層118aのリーク電流が増加する、という問題が生じ得る。
このリーク電流の増加を抑制するためには、保護絶縁膜124の成膜温度を250℃以下とすることが好ましい。さらに、保護絶縁膜124の成膜においては、成膜前に減圧下で成膜ガスに曝されるため、原料ガスとして還元性のガスを用いないことが好ましい。例えば、SiH/Nの混合ガスを高密度プラズマによって、基板温度200℃で形成した窒化シリコン膜を保護絶縁膜124として用いることが好ましい。
(工程12)
次に、保護絶縁膜124上に、層間絶縁膜125(例えば、SiOC膜)、層間絶縁膜127(例えば、酸化シリコン膜)がこの順に堆積される。さらに、層間絶縁膜127の上にエッチングストッパ膜126を形成する。その後、第2配線128が形成される配線溝と、プラグ129が形成されるコンタクトホールが、形成される。さらに、銅デュアルダマシン配線プロセスを用いて、当該配線溝及び当該コンタクトホール内にバリアメタル膜130(例えば、窒化タンタル膜とタンタル膜の積層体)と、第2配線128(例えば、銅)と、プラグ129(例えば、銅)とが形成される。その後、第2配線128と層間絶縁膜127とを被覆するようにバリア絶縁膜131(例えば、窒化シリコン膜)が堆積される。工程12において、第2配線128の形成は、その下層に位置する配線(例えば、第1配線115a、115b)と同様のプロセスを用いることができる。このとき、バリアメタル膜130と第2上部電極層121bを同一材料とすることでプラグ129と第2上部電極層121bの間の接触抵抗を低減し、素子性能を向上(オン時の三端子スイッチ132の抵抗を低減)させることができる。また、工程12において、層間絶縁膜125及び層間絶縁膜127はプラズマCVD法で形成することができる。また、工程12において、三端子スイッチ132によって形成される段差を解消するため、層間絶縁膜125を厚く堆積し、CMPによって層間絶縁膜125を削り込んで平坦化し、層間絶縁膜125を所望の膜厚としてもよい。
以上の工程により、三端子スイッチ132及びそれに接続される配線(プラグ129、第2配線128)の形成が完了する。
以上には、本発明の実施形態が具体的に記述されているが、本発明は、上記の実施形態に限定されると解釈してはならない。本発明が様々な変更と共に実施され得ることは、当業者には自明的であろう。請求の範囲に記載した発明の範囲内で、種々の変形が可能であり、それらも本発明の範囲に含まれるものであることはいうまでもない。
図2などに図示される、第1の実施形態のスイッチング素子では、第1上部電極層22aを構成するルテニウム合金の第1の金属の含有率を、第2上部電極層22bを構成する窒化物の第1の金属の含有率よりも小さくする、ものとして説明した。これは、第2上部電極層22bを構成する窒化物の第1の金属の含有率を、第1上部電極層22aを構成するルテニウム合金の第1の金属の含有率よりも大きくする、ことと等価である。
図5などに図示される、第1の実施形態の半導体装置では、第1上部電極層61aを構成するルテニウム合金に含まれる第1の金属の含有率よりも、第2上部電極層61bを構成する窒化物に含まれる第1の金属の含有率を大きくする、ものとして説明した。これは、第2上部電極層61bを構成する窒化物に含まれる第1の金属の含有率よりも、第1上部電極層61aを構成するルテニウム合金に含まれる第1の金属の含有率を小さくする、ことと等価である。
図9などに図示される、第2の実施形態の半導体装置では、第1上部電極層121aを構成するルテニウム合金に含まれる第1の金属の含有率よりも、第2上部電極層121bを構成する窒化物に含まれる第1の金属の含有率を大きくする、ものとして説明した。これは、第2上部電極層121bを構成する窒化物に含まれる第1の金属の含有率よりも、第1上部電極層121aを構成するルテニウム合金に含まれる第1の金属の含有率を小さくする、ことと等価である。
上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
(付記1)第1電極と、第2電極と、前記第1電極と前記第2電極との間に設けられ、イオン伝導性を有する抵抗変化層とを具備し、
前記第1電極は、前記抵抗変化層において伝導可能な金属イオンを生成する金属を含み、
前記第2電極は、前記抵抗変化層に接して形成される第1電極層と、前記第1電極層に接して形成される第2電極層とを備え、
前記第1電極層は、ルテニウムと、ルテニウムよりも酸化過程の標準生成ギブスエネルギーが負方向に大きい第1の金属とを含むルテニウム合金で形成され、
前記第2電極層は、前記第1の金属を含む窒化物で形成され、
前記第1電極層における前記第1の金属の含有率が、前記第2電極層における前記第1の金属の含有率よりも小さいスイッチング素子。
(付記2)前記第1の金属は、チタン、タンタル、ジルコニウム、ハフニウム、アルミニウムからなる群から選択された少なくとも一の金属である、付記1に記載のスイッチング素子。
(付記3)前記第1電極層は、ルテニウムを主成分とし、前記第1の金属の含有率が10atm%以上40atm%以下である、付記1又は2に記載のスイッチング素子。
(付記4)前記第1の金属はチタンであり、前記第1電極層のチタンの含有率が20atm%以上30atm%以下であり、前記第2電極層のチタンの含有率が40atm%以上80atm%以下である、付記1乃至3のいずれか一つに記載のスイッチング素子。
(付記5)前記抵抗変化層に伝導可能な金属が銅を含む、付記1乃至4のいずれか一つに記載のスイッチング素子。
(付記6)前記抵抗変化層が、少なくともシリコン、酸素、炭素を主成分とする第1イオン伝導層を備えており、前記第1イオン伝導層の比誘電率が2.1以上3.0以下である、付記1乃至5のいずれか一つに記載のスイッチング素子。
(付記7)前記第1イオン伝導層と前記第1電極との間に設けられた第2イオン伝導層をさらに具備し、
前記第2イオン伝導層は第2の金属の酸化物で形成され、
前記第2の金属は、チタン、タンタル、ジルコニウム、ハフニウム、アルミニウムからなる群から選択される少なくとも一つの金属である、付記6に記載のスイッチング素子。
(付記8)前記第1の金属と前記第2の金属は同一である、付記7に記載のスイッチング素子。
(付記9)半導体基板と、前記半導体基板の上方に形成され、銅で形成された配線と銅で形成されたプラグとを含む多層配線層とを具備し、
前記多層配線層にスイッチング素子が形成され、
前記スイッチング素子は、銅で形成され、前記スイッチング素子の下部電極として用いられる下部電極銅配線と、前記プラグに電気的に接続された上部電極と、前記下部電極銅配線と前記上部電極の間に形成された、イオン伝導性を有する抵抗変化層とを備え、
前記上部電極は、前記抵抗変化層に接して形成される第1上部電極層と、前記第1上部電極層に接して形成される第2上部電極層とを備え、
前記第1上部電極層は、ルテニウムと、ルテニウムよりも酸化過程の標準生成ギブスエネルギーが負方向に大きい第1の金属とを含むルテニウム合金で形成され、
前記第2上部電極層は、前記第1の金属を含む窒化物で形成され、
前記第1上部電極層における前記第1の金属の含有率が、前記第2上部電極層における前記第1の金属の含有率よりも小さい、半導体装置。
(付記10)前記第1の金属は、チタン、タンタル、ジルコニウム、ハフニウム、アルミニウムからなる群から選択された少なくとも一の金属である、付記9に記載の半導体装置。
(付記11)前記第1電極層は、ルテニウムを主成分とし、前記第1の金属の含有率が10atm%以上40atm%以下である、付記9又は10に記載の半導体装置。
(付記12)前記第1の金属はチタンであり、前記第1電極層のチタンの含有率が20atm%以上30atm%以下であり、前記第2電極層のチタンの含有率が40atm%以上80atm%以下である、付記9乃至11のいずれか一つに記載の半導体装置。
(付記13)前記抵抗変化層に伝導可能な金属が銅を含む、付記9乃至12のいずれか一つに記載の半導体装置。
(付記14)前記抵抗変化層が、少なくともシリコン、酸素、炭素を主成分とする第1イオン伝導層を備えており、前記第1イオン伝導層の比誘電率が2.1以上3.0以下である、付記9乃至13のいずれか一つに記載の半導体装置。
(付記15)前記第1イオン伝導層と前記第1電極との間に設けられた第2イオン伝導層をさらに具備し、
前記第2イオン伝導層は第2の金属の酸化物で形成され、
前記第2の金属は、チタン、タンタル、ジルコニウム、ハフニウム、アルミニウムからなる群から選択される少なくとも一つの金属である、付記14に記載の半導体装置。
(付記16)前記第1の金属と前記第2の金属は同一である、付記15に記載の半導体装置。
(付記17)第1電極と、第2電極と、前記第1電極と前記第2電極との間に設けられ、イオン伝導性を有する抵抗変化層とを具備するスイッチング素子の製造方法であって、
前記抵抗変化層において伝導可能な金属イオンを生成するルテニウム合金であって、ルテニウムと、ルテニウムよりも酸化過程の標準生成ギブスエネルギーが負方向に大きい第1の金属とを含むルテニウム合金で、前記第1電極を形成する工程と、
前記抵抗変化層に接する第1電極層と、前記第1電極層に接し、前記第1の金属を含む窒化物で形成された第2電極層と、を含むように前記第2電極を形成する工程と、を備え、
前記第2電極の前記第1電極層における前記第1の金属の含有率は、前記第2電極の前記第2電極層における前記第1の金属の含有率よりも小さい、スイッチング素子の製造方法。
(付記18)前記第2電極の前記第1電極層及び前記第2電極層が、前記抵抗変化層上に順に積層された後、共通のマスクでパターニングされる、付記17に記載のスイッチング素子の製造方法。
(付記19)前記抵抗変化層と、前記第2電極の前記第1電極層と、前記第2電極の前記第2電極層とが、順に積層された後、共通のマスクでパターニングされる、付記17に記載のスイッチング素子の製造方法。
(付記20)前記第1の金属は、チタン、タンタル、ジルコニウム、ハフニウム、アルミニウムからなる群から選択された少なくとも一の金属である、付記17乃至19のいずれか一つに記載のスイッチング素子の製造方法。
(付記21)前記第2電極の前記第1電極層は、ルテニウムを主成分とし、前記第1の金属の含有率が10atm%以上40atm%以下である、付記17乃至20のいずれか一つに記載のスイッチング素子の製造方法。
(付記22)前記第1の金属はチタンであり、前記第2電極の前記第1電極層のチタンの含有率が20atm%以上30atm%以下であり、前記第2電極の前記第2電極層のチタンの含有率が40atm%以上80atm%以下である、付記17乃至21のいずれか一つに記載のスイッチング素子の製造方法。
(付記23)前記抵抗変化層に伝導可能な金属が銅を含む、付記17乃至22のいずれか一つに記載のスイッチング素子の製造方法。
(付記24)前記抵抗変化層が、少なくともシリコン、酸素、炭素を主成分とする第1イオン伝導層を備えており、前記第1イオン伝導層の比誘電率が2.1以上3.0以下である、付記17乃至23のいずれか一つに記載のスイッチング素子の製造方法。
(付記25)前記第1イオン伝導層と前記第1電極との間に設けられた第2イオン伝導層をさらに具備し、
前記第2イオン伝導層は第2の金属の酸化物で形成され、
前記第2の金属は、チタン、タンタル、ジルコニウム、ハフニウム、アルミニウムからなる群から選択される少なくとも一つの金属である、付記24に記載のスイッチング素子の製造方法。
(付記26)前記第1の金属と前記第2の金属は同一である、付記25に記載のスイッチング素子の製造方法。
本発明に係る抵抗変化素子は、不揮発性スイッチング素子として利用でき、特には、本発明は、プログラマブルロジック及びメモリ等の電子デバイスを構成する、不揮発性スイッチング素子として好適に利用できる。
この出願は、2014年3月7日に出願された日本出願特願2014−45013号を基礎とする優先権を主張し、その開示の全てをここに取り込む。
21 下部電極
21a タンタル膜
21b 銅膜
22 上部電極
22a 第1上部電極層
22b 第2上部電極層
23 抵抗変化層
23a 第1イオン伝導層
23b 第2イオン伝導層
24 金属架橋
25 金属イオン
26 低抵抗シリコン基板
27 金属層
51 半導体基板
52 層間絶縁膜
53 バリア絶縁膜
54 層間絶縁膜
55 第1配線
56 バリアメタル膜
57 バリア絶縁膜
57a 開口
58 抵抗変化層
58a 第1イオン伝導層
58b 第2イオン伝導層
59 ハードマスク膜
59a 開口
61 上部電極
61a 第1上部電極層
61b 第2上部電極層
62、63 ハードマスク膜
64 保護絶縁膜
65 層間絶縁膜
66 エッチングストッパ膜
67 層間絶縁膜
68 第2配線
69 プラグ
70 バリアメタル膜
71 バリア絶縁膜
72 二端子スイッチ
111 半導体基板
112 層間絶縁膜
113 バリア絶縁膜
114 層間絶縁膜
115a、115b 第1配線
116a、116b バリアメタル膜
117 バリア絶縁膜
117a 開口
118 抵抗変化層
118a 第1イオン伝導層
118b 第2イオン伝導層
119 ハードマスク膜
119a 開口
121 上部電極
121a 第1上部電極層
121b 第2上部電極層
122、123 ハードマスク膜
124 保護絶縁膜
125 層間絶縁膜
126 エッチングストッパ膜
127 層間絶縁膜
128 第2配線
129 プラグ
130 バリアメタル膜
131 バリア絶縁膜
132 三端子スイッチ
201 下部電極
202 上部電極
203 イオン伝導層
301 第1スイッチ
301a 第1電極(活性電極)
301b 第2電極(不活性電極)
302 第2スイッチ
302a 第1電極(活性電極)
302b 第2電極(不活性電極)
303 第1ノード
304 第2ノード
305 共通ノード
401 第1の電極
402 第2の電極
403 イオン伝導層
404 酸化チタン膜

Claims (6)

  1. 第1電極と、
    第2電極と、
    前記第1電極と前記第2電極との間に設けられた、イオン伝導性を有する抵抗変化層とを具備し、
    前記第1電極は、前記抵抗変化層において伝導可能な金属イオンを生成する金属を含み、
    前記第2電極は、
    前記抵抗変化層に接して形成される第1電極層と、
    前記第1電極層に接して形成される第2電極層とを備え、
    前記第1電極層は、ルテニウムと、第1の金属とを含むルテニウム合金で形成され、
    前記第2電極層は、前記第1の金属を含む窒化物で形成され、
    前記第1電極層における前記第1の金属の含有率が、前記第2電極層における前記第1の金属の含有率よりも小さく、
    前記第1の金属はジルコニウムもしくはハフニウムから選択された金属であり、
    前記第1電極層の前記第1の金属の含有率が20atm%以上30atm%以下であり、
    前記第2電極層の前記第1の金属の含有率が40atm%以上80atm%以下である
    スイッチング素子。
  2. 請求項に記載のスイッチング素子であって、
    前記抵抗変化層に伝導可能な金属が銅を含む
    スイッチング素子。
  3. 請求項1又は2に記載のスイッチング素子であって、
    前記抵抗変化層が、少なくともシリコン、酸素、炭素を主成分とする第1イオン伝導層を備えており、
    前記第1イオン伝導層の比誘電率が2.1以上3.0以下である
    スイッチング素子。
  4. 請求項に記載のスイッチング素子であって、
    さらに、
    前記第1イオン伝導層と前記第1電極との間に設けられた第2イオン伝導層を具備し、
    前記第2イオン伝導層は第2の金属の酸化物で形成され、
    前記第2の金属は
    ジルコニウム、ハフニウム、アルミニウムからなる群から選択される、少なくとも一つの金属である
    スイッチング素子。
  5. 請求項に記載のスイッチング素子であって、
    前記第1の金属と前記第2の金属は同一である
    スイッチング素子。
  6. 半導体基板と、
    前記半導体基板の上方に形成され、銅で形成された配線と銅で形成されたプラグとを含む多層配線層とを具備し、
    前記多層配線層にスイッチング素子が形成され、
    前記スイッチング素子は、
    銅で形成され、前記スイッチング素子の下部電極として用いられる下部電極銅配線と、
    前記プラグに電気的に接続された上部電極と、
    前記下部電極銅配線と前記上部電極の間に形成された、イオン伝導性を有する抵抗変化層とを備え、
    前記上部電極は、
    前記抵抗変化層に接して形成される第1上部電極層と、
    前記第1上部電極層に接して形成される第2上部電極層とを備え、
    前記第1上部電極層は、ルテニウムと、第1の金属とを含むルテニウム合金で形成され、
    前記第2上部電極層は、前記第1の金属を含む窒化物で形成され、
    前記第1上部電極層における前記第1の金属の含有率が、前記第2上部電極層における前記第1の金属の含有率よりも小さく、
    前記第1の金属はジルコニウムもしくはハフニウムから選択された金属であり、
    前記第1上部電極層の前記第1の金属の含有率が20atm%以上30atm%以下であり、
    前記第2上部電極層の前記第1の金属の含有率が40atm%以上80atm%以下である
    半導体装置。
JP2016506109A 2014-03-07 2015-02-18 スイッチング素子及びスイッチング素子の製造方法 Active JP6665776B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014045013 2014-03-07
JP2014045013 2014-03-07
PCT/JP2015/000758 WO2015133073A1 (ja) 2014-03-07 2015-02-18 スイッチング素子及びスイッチング素子の製造方法

Publications (2)

Publication Number Publication Date
JPWO2015133073A1 JPWO2015133073A1 (ja) 2017-04-06
JP6665776B2 true JP6665776B2 (ja) 2020-03-13

Family

ID=54054893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016506109A Active JP6665776B2 (ja) 2014-03-07 2015-02-18 スイッチング素子及びスイッチング素子の製造方法

Country Status (3)

Country Link
US (1) US20160359110A1 (ja)
JP (1) JP6665776B2 (ja)
WO (1) WO2015133073A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6860871B2 (ja) * 2015-12-07 2021-04-21 ナノブリッジ・セミコンダクター株式会社 抵抗変化素子、半導体装置、及び半導体装置の製造方法
KR102464065B1 (ko) * 2016-01-27 2022-11-08 에스케이하이닉스 주식회사 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
KR102646467B1 (ko) * 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11088323B2 (en) * 2018-08-30 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Top electrode last scheme for memory cell to prevent metal redeposit
US11245073B2 (en) 2018-09-04 2022-02-08 Samsung Electronics Co., Ltd. Switching element, variable resistance memory device, and method of manufacturing the switching element
US11527713B2 (en) * 2020-01-31 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Top electrode via with low contact resistance

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101239962B1 (ko) * 2006-05-04 2013-03-06 삼성전자주식회사 하부 전극 상에 형성된 버퍼층을 포함하는 가변 저항메모리 소자
KR101127236B1 (ko) * 2008-12-29 2012-03-29 주식회사 하이닉스반도체 저항성 메모리 소자의 제조 방법
WO2011058947A1 (ja) * 2009-11-11 2011-05-19 日本電気株式会社 抵抗変化素子、半導体装置、および抵抗変化素子の形成方法
JP5565570B2 (ja) * 2010-05-13 2014-08-06 日本電気株式会社 スイッチング素子、スイッチング素子の製造方法および半導体装置
JP5807789B2 (ja) * 2011-02-02 2015-11-10 日本電気株式会社 スイッチング素子、半導体装置およびそれぞれの製造方法
US10103329B2 (en) * 2012-06-22 2018-10-16 Nec Corporation Switching element and method for manufacturing switching element

Also Published As

Publication number Publication date
WO2015133073A1 (ja) 2015-09-11
JPWO2015133073A1 (ja) 2017-04-06
US20160359110A1 (en) 2016-12-08

Similar Documents

Publication Publication Date Title
JP6428860B2 (ja) スイッチング素子およびスイッチング素子の製造方法
JP5382001B2 (ja) 半導体装置及びその製造方法
JP5692297B2 (ja) 半導体装置及びその製造方法
JP6665776B2 (ja) スイッチング素子及びスイッチング素子の製造方法
JP5794231B2 (ja) 半導体装置、および半導体装置の製造方法
JP5799504B2 (ja) 半導体装置及びその製造方法
WO2016163120A1 (ja) スイッチング素子、半導体装置及びその製造方法
JP5565570B2 (ja) スイッチング素子、スイッチング素子の製造方法および半導体装置
JP5527321B2 (ja) 抵抗変化素子及びその製造方法
JP5895932B2 (ja) 抵抗変化素子、それを含む半導体装置およびそれらの製造方法
WO2016203751A1 (ja) 整流素子、スイッチング素子および整流素子の製造方法
JP2016192510A (ja) 抵抗変化素子およびその形成方法
JP5493703B2 (ja) スイッチング素子およびスイッチング素子を用いた半導体装置
WO2013103122A1 (ja) スイッチング素子及びその製造方法
JP5807789B2 (ja) スイッチング素子、半導体装置およびそれぞれの製造方法
WO2016157820A1 (ja) スイッチング素子、半導体装置、及びスイッチング素子の製造方法
WO2019176833A1 (ja) 半導体装置およびその製造方法
WO2014050198A1 (ja) スイッチング素子およびスイッチング素子の製造方法
JP2019047003A (ja) 抵抗変化素子と半導体装置および製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200203

R150 Certificate of patent or registration of utility model

Ref document number: 6665776

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250