KR20220041751A - 반도체 처리 방법 - Google Patents

반도체 처리 방법 Download PDF

Info

Publication number
KR20220041751A
KR20220041751A KR1020210125062A KR20210125062A KR20220041751A KR 20220041751 A KR20220041751 A KR 20220041751A KR 1020210125062 A KR1020210125062 A KR 1020210125062A KR 20210125062 A KR20210125062 A KR 20210125062A KR 20220041751 A KR20220041751 A KR 20220041751A
Authority
KR
South Korea
Prior art keywords
insulating layer
forming
protrusion
gas
plasma
Prior art date
Application number
KR1020210125062A
Other languages
English (en)
Inventor
강희성
Original Assignee
에이에스엠 아이피 홀딩 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠 아이피 홀딩 비.브이. filed Critical 에이에스엠 아이피 홀딩 비.브이.
Publication of KR20220041751A publication Critical patent/KR20220041751A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/4554—Plasma being used non-continuously in between ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02334—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment in-situ cleaning after layer formation, e.g. removing process residues
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

에어갭을 용이하게 형성할 수 있는 기판 처리 방법은, 제1 돌출부 및 제2 돌출부를 포함하는 패턴 구조물 상에 제1 스텝 커버리지를 갖는 제1 절연층을 형성하는 단계, 및 상기 제1 절연층 상에 상기 제1 스텝 커버리지보다 낮은 제2 스텝 커버리지를 갖는 제2 절연층을 형성하는 단계를 포함하고, 상기 제2 절연층을 형성하는 단계를 반복함으로써, 상기 제1 돌출부와 상기 제2 돌출부 사이에 에어갭이 형성되도록 한다.

Description

반도체 처리 방법{SEMICONDUCTOR PROCESSING METHOD}
본 발명은 기판 처리 방법에 관한 것으로, 보다 구체적으로는 패턴 구조물 사이의 갭 내부에 에어갭을 형성하기 위한 기판 처리 방법에 관한 것이다.
DRAM과 같은 반도체 소자 제조에 있어 공정 미세화에 따라 셀 간격이 좁아지고 있다. 따라서 셀 사이에 발생하는 기생 정전용량(parasitic capacitance)에 의한 RC 지연(Resistance-Capacitance delay) 및 그로 인한 디바이스의 반응 속도(response time) 저하가 문제가 되고 있다.
이러한 문제를 해결하기 위해, 전극 간의 영역에서의 매립 물질의 유전율을 낮추기 위해, 전극 간의 갭필 물질로서 에어 갭을 형성하는 공정이 고려되고 있다. 에어갭 공정은 낮은 유전율을 달성하여 RC 지연을 방지할 뿐만 아니라, 갭필 유전 물질의 수축으로 인해 발생할 수 있는 막의 균열(crack) 및 컨택 오정렬(contact mis-align)과 같은 구조 변형 문제를 방지할 수 있다.
에어갭 공정은 DRAM 소자 이외에도 다양한 분야에서 낮은 유전율을 구현하기 위해 활용되고 있다. 예를 들어 한국특허공보 제10-2010-0037212호는 포토 다이오드 상부에 배치되는 절연막에 에어갭을 형성하는 공정을 개시하고 있다.
본 발명이 해결하고자 하는 과제들 중 하나는, 박막의 돌출부(overhang) 특성을 이용하여 단차피복성이 매우 낮은 박막을 증착함으로써, 갭구조 하부에서는 공극(void)을 형성하고 갭 구조 상부에서는 박막이 서로 연결되는(cross-linking) 구조를 구현하는 것이다.
본 발명이 해결하고자 하는 과제들 중 하나는, 에어갭 공정의 효과를 극대화하기 위하여, 갭 구조 하부에서의 박막 증착률은 최대한 낮추고, 갭 구조 상부에서의 박막 증착률은 최대한 높이도록 하는 선택적인 박막 증착법을 구현하는 것이다.
추가 양태는 다음의 설명에서 부분적으로 설명될 것이고, 부분적으로는 설명으로부터 명백할 것이고, 또는 본 개시내용의 제시된 실시양태의 실시에 의해 학습될 수 있다.
본 발명의 기술적 사상에 의한 실시예들의 일 측면에 따르면, 기판 처리 방법은, 제1 돌출부 및 제2 돌출부를 포함하는 패턴 구조물 상에 제1 스텝 커버리지를 갖는 제1 절연층을 형성하는 단계; 및 상기 제1 절연층 상에 상기 제1 스텝 커버리지보다 낮은 제2 스텝 커버리지를 갖는 제2 절연층을 형성하는 단계를 포함하고, 상기 제2 절연층을 형성하는 단계를 반복함으로써, 상기 제1 돌출부와 상기 제2 돌출부 사이에 에어갭이 형성될 수 있다.
상기 기판 처리 방법의 일 예에 따르면, 상기 제1 절연층을 형성하는 단계 동안, 반응 공간의 압력은 제1 압력값으로 유지되고, 플라즈마의 전력은 제1 전력값으로 설정되며, 상기 제2 절연층을 형성하는 단계 동안, 상기 반응 공간의 압력은 상기 제1 압력값보다 큰 제2 압력값으로 유지되고, 플라즈마의 전력은 상기 제1 전력값보다 작은 제2 전력값으로 설정될 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 제2 절연층을 형성하는 단계 동안, 상기 제2 압력값에 의해 상기 반응 공간으로 공급되는 기체의 평균 자유 행로가 감소하고, 그에 의해 상기 기체가 상기 제1 돌출부 및 상기 제2 돌출부의 상부에 집중될 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 제2 절연층을 형성하는 단계 동안, 상기 제2 전력값에 의해 상기 반응 공간에 생성되는 이온의 양이 감소하고, 그에 의해 이온 밀도가 감소되어 상기 이온이 상기 제1 돌출부 및 상기 제2 돌출부의 상부에 집중될 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 제1 절연층을 형성하는 단계 동안 반응 공간의 압력은 5 내지 11 Torr로 유지되고, 상기 제2 절연층을 형성하는 단계 동안 상기 반응 공간의 압력은 11 내지 15 Torr로 유지될 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 제1 절연층을 형성하는 단계 동안 플라즈마의 전력은 500 내지 1500 W로 설정되고, 상기 제2 절연층을 형성하는 단계 동안 플라즈마의 전력은 100 내지 400 W로 설정될 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 기판 처리 방법은 상기 제1 돌출부와 상기 제2 돌출부 사이에 잔존하는 부산물을 제거하는 단계를 더 포함하고, 상기 부산물을 제거하는 단계는 상기 제2 절연층을 형성하는 단계를 반복하는 동안 수행될 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 부산물을 제거하는 단계 동안, 상기 제2 절연층과 식각 선택비를 갖는 식각 물질이 이용될 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 제1 절연층을 형성하는 단계는, 제1 실리콘 함유 소스 기체를 공급하여 상기 제1 돌출부 및 상기 제2 돌출부 상에 제1 실리콘 분자층을 형성하는 단계; 상기 제1 실리콘 함유 소스 기체를 퍼지하는 단계; 상기 제1 실리콘 분자층과 반응성을 갖는 제1 반응 기체를 공급하는 단계; 및 상기 제1 반응 기체를 퍼지하는 단계를 포함할 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 제2 절연층을 형성하는 단계는, 제2 실리콘 함유 소스 기체를 공급하여 상기 제1 절연층 상에 제2 실리콘 분자층을 형성하는 단계; 상기 제2 실리콘 함유 소스 기체를 퍼지하는 단계; 상기 제2 실리콘 분자층과 반응성을 갖는 제2 반응 기체를 공급하는 단계; 및 상기 제2 반응 기체를 퍼지하는 단계를 포함할 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 기판 처리 방법은, 상기 제2 실리콘 분자층을 형성하는 단계 이전에, 상기 제1 돌출부 및 상기 제2 돌출부 상에 제1 수소 플라즈마를 인가하는 단계를 더 포함하고, 상기 제1 수소 플라즈마에 의해 수소 종결점을 포함하는 수소-풍부 절연층이 형성될 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 제1 수소 플라즈마를 인가하는 단계와 상기 제2 실리콘 분자층을 형성하는 단계 사이에 퍼지 단계가 수행되어 수소 단분자 층(hydrogen monolayer)이 형성될 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 제1 수소 플라즈마를 인가하는 단계 동안, 반응 공간의 압력은 11 내지 15 Torr로 유지되고, 플라즈마의 전력은 100 내지 400 W로 설정되며, 상기 압력 및 상기 전력에 의해, 상기 수소 종결점은 상기 제1 돌출부 및 상기 제2 돌출부의 하부보다 상부에서 더 많이 형성될 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 제2 실리콘 함유 소스 기체는 상기 수소 종결점과 반응성을 갖고, 그에 의해 상기 제2 실리콘 분자층은 상기 제1 돌출부 및 상기 제2 돌출부의 하부보다 상부에서 더 많이 형성될 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 제2 반응 기체를 공급하는 단계 동안, 제2 수소 플라즈마가 인가되며, 상기 제2 수소 플라즈마의 인가로 인해, 상기 제2 절연층의 수소 함량이 증가하고, 상기 제2 절연층의 식각 저항성이 감소할 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 기판 처리 방법은 상기 제2 절연층의 상부 표면을 평탄화하는 단계를 더 포함하고, 상기 평탄화는 식각 저항성이 감소된 상기 제2 절연층에 대한 등방석 식각을 이용하여 수행될 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 기판 처리 방법은 상기 제2 절연층의 상부 표면을 평탄화하는 단계를 더 포함하고, 상기 평탄화는 상기 제2 절연층에 대한 화학기계연마(Chemical Mechanical Polishing, CMP) 공정을 이용하여 수행될 수 있다.
본 발명의 기술적 사상에 의한 실시예들의 일 측면에 따르면, 기판 처리 방법은, 제1 돌출부 및 제2 돌출부를 갖는 패턴 구조물 상에 절연층을 증착하여 상기 패턴 구조물과 상기 절연층 사이에 에어갭을 형성하는 단계를 포함하고, 반응 공간으로 공급되는 기체의 평균 자유 행로가 감소하도록 반응 공간의 압력을 유지하고, 상기 반응 공간에 생성되는 이온의 양이 감소하도록 플라즈마의 전력을 설정함으로써, 상기 제1 돌출부와 상기 제2 돌출부 사이에 에어갭이 형성될 수 있다.
본 발명의 기술적 사상에 의한 실시예들의 일 측면에 따르면, 기판 처리 방법은, 플라즈마의 전력을 100 내지 400 W로 설정하고 상기 전력을 0.1 내지 1초 동안 인가하여 60% 이하의 스텝 커버리지를 갖는 절연층을 패턴 구조물 상에 증착하여 상기 패턴 구조물과 상기 절연층 사이에 에어갭을 형성하는 단계를 포함할 수 있다.
상기 기판 처리 방법의 일 예에 따르면, 상기 절연층을 상기 패턴 구조물 상에 증착하는 동안, 반응 공간의 압력은 10 내지 15 Torr로 유지될 수 있다.
본 개시내용의 특정 실시양태의 상기 및 다른 측면, 특징 및 이점은 첨부 도면과 함께 취해진 다음의 설명으로부터 더욱 명백할 것이다.
도 1은 본 발명의 기술적 사상에 의한 실시예들에 따른 기판 처리 방법을 개략적으로 도시한 흐름도이다.
도 2는 본 발명의 기술적 사상에 의한 실시예들에 따른 기판 처리 방법을 개략적으로 도시한 흐름도이다.
도 3 및 도 4는 본 발명의 기술적 사상에 의한 실시예들에 따른 기판 처리 방법을 개략적으로 나타낸다.
도 5 및 도 6은 본 발명의 기술적 사상에 의한 실시예들에 따른 기판 처리 방법을 개략적으로 나타낸다.
도 7 및 도 8은 본 발명에 따른 또다른 실시예로서 전술한 도 3 및 도 4의 실시예들의 변형 실시예이다.
도 9 및 도 10은 본 발명의 한 실시예에 있어 인가 RF 전압 및 공정 압력에 따른 패턴 구조물의 상부면 대비 측부면(side/top)의 SiN 막의 단차 피복성(S/C, Step Coverage) 특성을 보여준다.
이제 실시예에 대해 상세하게 참조할 것이며, 그 예는 첨부 도면에 예시되어 있으며, 여기에서 유사한 참조 번호는 전체에 걸쳐 유사한 요소를 지칭한다. 이와 관련하여, 본 실시예는 상이한 형태를 가질 수 있으며 여기에서 설명하는 설명에 한정되는 것으로 해석되어서는 안 된다. 따라서, 실시예들은 본 설명의 양태들을 설명하기 위해 도면들을 참조하여 이하에서 설명될 뿐이다. 본 명세서에 사용된 바와 같이, "및/또는"이라는 용어는 관련된 나열된 항목 중 하나 이상의 모든 조합을 포함한다. "적어도 다음 중 하나"와 같은 표현은 요소 목록 앞에 올 때 요소의 전체 목록을 수정하고 목록의 개별 요소를 수정하지 않는다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 아래의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 영역 및/또는 부위들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부위들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 특정 순서나 상하, 또는 우열의 의미하지 않으며, 하나의 부재, 영역 또는 부위를 다른 부재, 영역 또는 부위와 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 영역 또는 부위는 본 발명의 가르침으로부터 벗어나지 않고서도 제2 부재, 영역 또는 부위를 지칭할 수 있다.
본 개시서에서, "기체(가스)"는 증발된 고체 및/또는 액체를 포함할 수 있으며, 단일 기체 또는 기체들의 혼합물로 구성될 수 있다. 본 개시서에서, 샤워헤드를 통하여 반응 챔버로 도입된 공정 기체는 전구체 기체 및 부가성 기체를 포함할 수 있다. 상기 전구체 기체 및 상기 부가성 기체는 전형적으로 혼합 기체로서 또는 별도로 반응 공간으로 도입될 수 있다. 상기 전구체 기체는 불활성 기체와 같은 캐리어 기체와 함께 도입될 수 있다. 상기 부가성 기체는 반응물 기체 및 불활성 기체와 같은 희석 기체를 포함할 수 있다. 상기 반응물 기체 및 상기 희석 기체는 혼합하여 또는 별도로 반응 공간으로 도입될 수 있다. 전구체는 둘 이상의 전구체들로 구성될 수 있으며, 그리고 반응물 기체는 둘 이상의 반응물 기체들로 구성될 수 있다. 상기 전구체는 기판 상에 화학흡착된 그리고 유전체 막의 매트릭스의 주요 구조를 구성하는 전형적으로 메탈로이드(metalloid) 또는 금속 원소를 함유하는 기체며, 퇴적을 위한 상기 반응물 기체는 상기 기체가 상기 기판 상에서 원자층 또는 단층(monolayer)을 고정하기 위해 여기될 때 기판 상에 화학흡착된 상기 전구체와 반응하는 기체이다. "화학흡착(chemisorption)"은 화학적 포화 흡착을 지칭한다. 상기 공정 기체 외의 기체, 즉 상기 샤워헤드를 통하여 통과하지 않고 도입된 기체가 상기 반응 공간을 실링(sealing)하기 위해 사용될 수 있으며, 이것은 불활성 기체와 같은 시일 기체(seal gas)를 포함한다. 일부 실시예들에서, "막(film)"은 전체 타겟 또는 관련된 표면을 피복하도록 실질적으로 핀홀들 없이 두께 방향에 수직한 방향으로 연속적으로 연장되는 층, 또는 단순히 타겟 또는 관련된 표면을 피복하는 층을 지칭한다. 일부 실시예들에서 "층(layer)"은 표면 상에 형성된 어떠한 두께를 갖는 구조물, 또는 막의 동의어, 또는 비막(non-film) 구조물을 지칭한다. 막 또는 층은 어떠한 특성들을 갖는 불연속적 단일 막 또는 층, 또는 다중의 막들 또는 층들로 구성될 수 있으며, 그리고 인접한 막들 또는 층들 사이의 경계는 분명하거나 또는 분명하지 않을 수 있으며, 그리고 물리적, 화학적, 및/또는 어떤 다른 특성들, 형성 공정들 또는 시퀀스, 및/또는 인접한 막들 또는 층들의 기능들 또는 목적들에 기초하여 설정될 수 있다.
본 개시서에서, "Si-N 결합을 함유하는"이라는 표현은 Si-N 결합 또는 Si-N 결합들에 의해 실질적으로 구성된 주요 골격을 갖는, 및/또는 Si-N 결합 또는 Si-N 결합들에 의해 실질적으로 구성된 치환기를 갖는, Si-N 결합 또는 Si-N 결합들에 의해 특징되는 것으로 지칭할 수 있다. 실리콘 질화층은 Si-N 결합을 함유하는 유전체 층일 수 있으며, 실리콘 질화층(SiN) 및 실리콘 산질화층(SiON)을 포함할 수 있다.
본 개시서에서, "동일한 물질"이라는 표현은, 주요 구성 성분이 동일함을 의미하는 것으로 해석되어야 한다. 예를 들어, 제1 층과 제2 층은 모두 실리콘 질화층이고 동일한 물질로 형성될 경우, 제1 층은 Si2N, SiN, Si3N4, 및 Si2N3을 포함하는 그룹으로부터 선택될 수 있고, 제2 층 역시 상기 그룹으로부터 선택될 수 있으나 그 구체적인 막질은 제1 층과 상이할 수 있다.
부가적으로, 본 개시서에서, 실행 가능한 범위가 정례적인 작업에 기초하여 결정될 수 있다는 것에 따라서 어떠한 두 가지의 변수가 상기 변수의 실행가능한 범위를 구성할 수 있으며, 어떠한 지시된 범위는 종료점들을 포함하거나 배제할 수 있다. 부가적으로, 어떠한 지시된 변수들의 값들은(그것들이 "약(about)"으로 지시되었거나 아니거나 상관없이) 정확한 값들 또는 근사값들을 지칭할 수 있으며, 등가물을 포함할 수 있으며, 그리고 일부 실시예들에서 평균값, 중앙값, 대표값, 다수값 등을 지칭할 수 있다.
조건들 및/또는 구조들이 특정되지 않은 본 개시서에서, 통상의 기술자는 관례적인 실험의 문제로서, 본 개시서의 견지에서 이러한 조건들 및/또는 구조들을 용이하게 제공할 수 있다. 모든 개시된 실시예들에서, 하나의 실시예에서 사용된 어떠한 구성 요소는 의도된 목적들을 위해, 여기에 명시적으로, 필연적으로 또는 본질적으로 개시된 것들을 포함하여, 그것에 등가적인 어떠한 구성 요소들로 대체될 수 있다, 나아가, 본 발명은 장치들 및 방법들에 동일하게 적용될 수 있다.
이하, 본 발명의 기술적 사상에 따른 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.
도 1은 본 발명의 기술적 사상에 의한 실시예들에 따른 기판 처리 방법을 개략적으로 도시한 흐름도이다.
도 1을 참조하면, 먼저 패턴 구조물을 갖는 기판이 준비된다(S100). 예를 들어, 기판 처리 장치의 반응 공간 내로 기판이 로딩될 수 있다. 기판은 반도체 기판일 수 있으며, 예를 들어 실리콘, 실리콘-온-절연체(silicon-on-insulator), 실리콘-온-사파이어(silicon-on-sapphire), 게르마늄, 실리콘-게르마늄, 및 갈륨-비소(gallium-arsenide) 중 어느 하나를 포함할 수 있다.
패턴 구조물은 평평하지 않은 구조물로서, 상부 표면, 하부 표면, 및 상기 상부 표면과 하부 표면을 연결하는 측면을 포함하는 단차형 구조물일 수 있다. 예를 들어 패턴 구조물은 복수의 리세스에 의해 정의된 복수의 돌출부를 포함할 수 있다. 패턴 구조물은 활성 영역을 형성하는데 이용될 수도 있고, 게이트 패턴을 형성하는데 이용될 수도 있다. 예를 들어, 패턴 구조물은 제1 돌출부 및 제2 돌출부를 포함할 수 있으며, 상기 제1 돌출부 및 상기 제2 돌출부는 각각 게이트 전극을 포함할 수 있다. 패턴 구조물이 플래시 메모리를 구현하는데 이용되는 경우, 상기 제1 돌출부 및 상기 제2 돌출부는 각각 터널링 절연층을 더 포함할 수 있다.
기판이 준비되면, 패턴 구조물 상에 제1 절연층이 형성될 수 있다(S200). 제1 절연층은 제1 스텝 커버리지를 갖도록 형성될 수 있다. 예를 들어, 제1 절연층의 제1 스텝 커버리지는 90% 이상일 수 있다. 즉, 패턴 구조물 상에 콘포말한 박막이 증착되도록, 제1 절연층을 형성하는 단계(S200)가 수행될 수 있다.
제1 절연층을 형성하는 단계(S200)는 제1 소스 기체를 공급하는 단계 및 제1 반응 기체를 공급하는 단계를 포함할 수 있다. 또한, 제1 절연층을 형성하는 단계(S200) 동안, 플라즈마를 이용한 박막 증착 공정이 이용될 수 있다. 예를 들어, 플라즈마 원자층 증착법(PEALD), 플라즈마 화학기상 증착법(PECVD), 펄스드 플라즈마 화학기상 증착법(Pulsed PECVD) 그리고 사이클릭 펄스드 플라즈마 화학 기상 증착법(Cyclic pulsed PECVD) 중 적어도 하나가 이용될 수 있다.
예를 들어, 제1 절연층은 실리콘 옥사이드, 실리콘 나이트라이드 또는 이들의 조합을 포함할 수 있다. 이 경우, 제1 절연층을 형성하는 단계(S200)는, 패턴 구조물 상에 제1 실리콘 함유 소스 기체를 공급하여 제1 돌출부 및 제2 돌출부 상에 제1 실리콘 분자층을 형성하는 단계, 상기 제1 실리콘 함유 소스 기체를 퍼지하는 단계, 상기 제1 실리콘 분자층과 반응성을 갖는 제1 반응 기체(예를 들어, 산소 및/또는 질소)를 공급하는 단계, 및 상기 제1 반응 기체를 퍼지하는 단계를 포함할 수 있다.
제1 절연층을 형성하는 단계(S200) 동안 콘포말한 박막이 증착되도록, 적어도 하나의 공정 파라미터가 조절될 수 있다. 예를 들어, 반응 공간 내 기판의 패턴 구조물 상으로 공급되는 기체의 평균 자유 행로가 증가되도록, 반응 공간 내 기체의 압력을 감소시켜, 반응 공간의 압력이 제1 압력값(예를 들어, 5 내지 11 Torr)으로 유지될 수 있다. 또한, 반응 공간에 생성되는 이온의 양이 증가하여 이온 밀도가 증가하도록, 반응 공간에 공급되는 플라즈마의 전력을 증가시켜, 플라즈마의 전력이 제1 전력값(예를 들어, 500 내지 1500 W)으로 설정될 수 있다.
패턴 구조물 상에 제1 절연층이 형성된 이후, 제1 절연층 상에 제2 절연층이 형성될 수 있다(S300). 제2 절연층은 상기 제1 스텝 커버리지보다 낮은 제2 스텝 커버리지를 갖도록 형성될 수 있다. 예를 들어, 제2 절연층의 제2 스텝 커버리지는 60% 이하일 수 있다. 낮은 스텝 커버리지의 제2 절연층이 형성됨으로써, 제1 절연층과 제2 절연층 사이에 공극(void)이 형성될 수 있다. 이러한 공극 내에는 통상 공기가 포함되기 때문에, 상기 공극은 에어갭으로도 지칭된다.
제2 절연층을 형성하는 단계(S300)는 제2 소스 기체를 공급하는 단계 및 제2 반응 기체를 공급하는 단계를 포함할 수 있다. 또한, 제2 절연층을 형성하는 단계(S300) 동안, 플라즈마를 이용한 박막 증착 공정이 이용될 수 있다. 예를 들어, 플라즈마 원자층 증착법(PEALD), 플라즈마 화학기상 증착법(PECVD), 펄스드 플라즈마 화학기상 증착법(Pulsed PECVD) 그리고 사이클릭 펄스드 플라즈마 화학 기상 증착법(Cyclic pulsed PECVD) 중 적어도 하나가 이용될 수 있다.
예를 들어, 제2 절연층은 실리콘 옥사이드, 실리콘 나이트라이드 또는 이들의 조합을 포함할 수 있다. 이 경우, 제2 절연층을 형성하는 단계(S300)는, 패턴 구조물 상에 제2 실리콘 함유 소스 기체를 공급하여 제1 절연층 상에 제2 실리콘 분자층을 형성하는 단계, 상기 제2 실리콘 함유 소스 기체를 퍼지하는 단계, 상기 제2 실리콘 분자층과 반응성을 갖는 제2 반응 기체(예를 들어, 산소 및/또는 질소)를 공급하는 단계, 및 상기 제2 반응 기체를 퍼지하는 단계를 포함할 수 있다.
제2 절연층을 형성하는 단계(S300) 동안 낮은 스텝 커버리지의 박막이 증착되도록, 적어도 하나의 공정 파라미터가 조절될 수 있다. 예를 들어, 반응 공간 내 기판의 패턴 구조물 상으로 공급되는 기체의 평균 자유 행로가 감소하도록, 반응 공간 내 기체의 압력을 증가시켜, 반응 공간의 압력이 제2 압력값(예를 들어, 11 내지 15 Torr)으로 유지될 수 있다. 또한, 반응 공간에 생성되는 이온의 양이 감소하여 이온 밀도가 감소하도록, 반응 공간에 공급되는 플라즈마의 전력을 감소시켜, 플라즈마의 전력이 제2 전력값(예를 들어, 100 내지 400 W)으로 설정될 수 있다.
다시 말해, 제2 절연층을 형성하는 단계(S300) 동안, 반응 공간의 압력은 제1 절연층을 형성하는 동안의 제1 압력값보다 큰 제2 압력값으로 유지되고, 플라즈마의 전력은 제1 절연층을 형성하는 동안의 제1 전력값보다 작은 제2 전력값으로 설정될 수 있다. 이러한 상대적으로 큰 압력에 의해 평균 자유 행로가 감소되어 기체가 제1 돌출부 및 제2 돌출부의 상부에 집중되고, 낮은 전력에 의해 이온 밀도가 감소되어 이온이 제1 돌출부 및 제2 돌출부의 상부에 집중됨으로써, 낮은 스텝 커버리지의 제2 절연층이 제1 절연층 상에 형성될 수 있다.
제2 절연층이 형성된 이후 제1 절연층과 제2 절연층 사이에 그리고 제1 돌출부와 제2 돌출부 사이에 에어갭이 형성되었는지 여부가 판단될 수 있다(S400). 에어갭이 형성되지 않은 경우 제2 절연층을 형성하는 단계(S300)가 반복된다. 이러한 제2 절연층의 형성은 에어갭이 형성될 때까지 소정 회수 반복될 수 있다. 즉, 제2 절연층을 형성하는 단계(S300)를 반복함으로써, 상기 제1 돌출부와 상기 제2 돌출부 사이에 에어갭이 형성될 수 있다.
패턴 구조물의 제1 돌출부와 제2 돌출부는 나노미터 단위의 좁은 간격(예를 들어, 10nm 간격)으로 이격되어 배치될 수 있다. 이러한 좁은 간격의 배치 구조로 인해, 낮은 스텝 커버리지의 제2 절연층이 패턴 구조물 상으로 퇴적되는 경우, 제1 돌출부와 제2 돌출부 사이의 영역 상부에는 많은 양의 제2 절연층이 형성되는 반면에, 제1 돌출부와 제2 돌출부 사이의 영역 하부에는 상대적으로 소량의 제2 절연층이 형성될 수 있다.
따라서 제2 절연층을 형성하는 단계(S300)가 반복됨으로써, 제1 돌출부와 제2 돌출부 사이의 영역 상부에는 퇴적된 제2 절연층이 서로 연결되는 구조(cross-linking)가 형성되는 반면에, 제1 돌출부와 제2 돌출부 사이의 영역 하부에는 공극(void)이 형성될 수 있다. 이러한 공극에 의해 형성되는 돌출부 사이의 갭 내부의 에어갭은, 반응 공간으로 공급되는 기체의 평균 자유 행로가 감소하도록 반응 공간의 압력을 유지하고, 및/또는 상기 반응 공간에 생성되는 이온의 양이 감소하도록 플라즈마의 전력을 설정함으로써 형성될 수 있다.
이후 에어갭이 형성된 것으로 판단되면, 제2 절연층의 상부 표면을 평탄화하는 단계(S500)가 수행될 수 있다. 이러한 평탄화는 제2 절연층에 대한 화학기계연마(Chemical Mechanical Polishing, CMP) 공정을 이용하여 수행될 수 있다. 다른 실시예에서, 상기 평탄화는 등방성 식각을 이용하여 수행될 수 있다. 등방성 식각의 경우 화학기계연마에 비해 평탄화 속도가 느리므로, 속도를 증가시키기 위해 제2 절연층의 식각 저항성을 감소시키는 단계가 추가적으로 수행될 수 있다. 이에 대해서는 도 2에서 보다 구체적으로 설명하기로 한다.
비록 도 1에 도시되지는 않았지만, 일부 실시예에서, 기판 처리 방법은 제1 돌출부와 제2 돌출부 사이에 잔존하는 부산물을 제거하는 단계를 더 포함할 수 있다. 이 경우 제1 절연층은 부산물을 제거하는 동안 패턴 구조물을 보호하는 기능을 수행할 수 있다. 부산물을 제거하는 단계에 대해서는 도 2에서 보다 구체적으로 설명하기로 한다.
도 2는 본 발명의 기술적 사상에 의한 실시예들에 따른 기판 처리 방법을 개략적으로 나타낸다. 이 실시예들에 따른 기판 처리 방법은 전술한 실시예들에 따른 기판 처리 방법의 변형예일 수 있다. 이하 실시예들간 중복되는 설명은 생략하기로 한다.
도 2를 참조하면, 기판 처리 방법은 제1 절연층을 형성하는 단계(S200), 제2 절연층을 형성하는 단계(S300), 에어갭 형성 여부를 판단하는 단계(S400), 및 부산물 제거 단계(S450)를 포함할 수 있다.
제1 절연층을 형성하는 단계(S200)는 전술한 바와 같이 플라즈마를 이용한 박막 증착 공정을 이용하여 수행될 수 있다. 예를 들어 제1 절연층은 실리콘 나이트라이드일 수 있고, 이 경우 제1 실리콘 소스 기체로서 실리콘을 포함하는 기체가 사용될 수 있다. 또한 제1 반응 기체로서 질소를 포함하는 기체가 사용될 수 있다. 다른 예에서, 제1 절연층은 실리콘 옥사이드일 수 있고, 이 경우 제1 실리콘 소스 기체로서 실리콘을 포함하는 기체가 사용될 수 있다. 또한 제1 반응 기체로서 산소를 포함하는 기체가 사용될 수 있다.
제1 절연층을 형성하기 위해, 제1 실리콘 소스 기체를 공급하여 제1 실리콘 분자층을 형성하는 단계(S210) 및 제1 플라즈마 분위기 하에서 제1 반응 기체를 공급하는 단계(S220)를 포함하는 제1 사이클이 복수 회 수행될 수 있다. 이러한 제1 사이클은 소정 횟수(즉, X가 M이 될 때까지) 반복될 수 있고(S230, S240), 이후 제2 절연층을 형성하는 단계(S300)가 수행될 수 있다.
제2 절연층을 형성하는 단계(S300)는 제1 절연층을 형성하는 단계(S200)와 마찬가지로, 제2 실리콘 소스 기체를 공급하여 제2 실리콘 분자층을 형성하는 단계(S320) 및 제2 플라즈마 분위기 하에서 제2 반응 기체를 공급하는 단계(S330)를 포함하는 제2 사이클을 포함할 수 있다. 상기 제2 실리콘 소스 기체 및 상기 제2 반응 기체는 각각 상기 제1 실리콘 소스 기체 및 상기 제1 반응 기체와 동일하거나 다를 수 있다. 제2 절연층은 제1 절연층과 동일할 수 있다. 예를 들어, 제1 절연층이 실리콘 나이트라이드인 경우, 제2 절연층 또한 실리콘 나이트라이드일 수 있다.
일부 실시예에서, 제2 실리콘 소스 기체를 공급하여 제2 실리콘 분자층을 형성하는 단계(S320) 이전에, 제1 돌출부 및 제2 돌출부 상에 제1 수소 플라즈마를 인가하는 단계(S310)가 수행될 수 있다. 이러한 제1 수소 플라즈마가 인가됨으로써, 제1 돌출부 및 제2 돌출부의 제1 절연층 상에 수소 종결점(H-terminated sites)이 형성될 수 있다. 즉, 제1 수소 플라즈마의 인가에 의해 제1 절연층(및 이전의 제2 사이클에 형성된 하부의 제2 절연층)은 수소-풍부 절연층으로 변환될 수 있다.
제1 수소 플라즈마를 인가하는 단계(S310) 동안, 수소 이온이 제1 돌출부 및 제2 돌출부의 하부보다 제1 돌출부 및 제2 돌출부의 상부에서 많이 형성되도록 공정 조건이 조절될 수 있다. 예를 들어, 반응 공간으로 공급되는 수소 기체의 평균 자유 행로가 감소하도록 반응 공간의 압력이 11 내지 15 Torr로 유지되고, 상기 반응 공간에 생성되는 수소 이온의 양이 감소하도록 플라즈마의 전력이 100 내지 400 W으로 설정될 수 있다. 상기 압력 및 상기 전력에 의해, 상기 수소 종결점은 상기 제1 돌출부 및 상기 제2 돌출부의 하부보다 상기 제1 돌출부 및 상기 제2 돌출부의 상부에서 더 많이 형성될 수 있다.
제1 수소 플라즈마를 인가하는 단계(S310) 이후, 제2 실리콘 함유 소스 기체를 공급하는 단계(S320)가 수행될 수 있다. 상기 수소 종결점은 상기 제2 실리콘 함유 소스 기체와 반응성이 있는 결합 지점(bonding site)의 역할을 하므로, 상기 제2 실리콘 분자층은 상기 제1 돌출부 및 상기 제2 돌출부의 하부보다 상기 제1 돌출부 및 상기 제2 돌출부의 상부에서 더 많이 형성될 수 있다. 선택적인 실시예에서, 제1 수소 플라즈마를 인가하는 단계(S310)와 제2 실리콘 함유 소스 기체를 공급하는 단계(S320)는 동시에 수행될 수 있다(도 7 참조).
선택적인 실시예에서, 비록 도 2에 도시되지는 않았지만, 제1 수소 플라즈마를 인가하는 단계(S310)와 제2 실리콘 함유 소스 기체를 공급하는 단계(S320) 사이에, 퍼지 단계(미도시)가 수행될 수 있다. 이러한 퍼지 단계에 의해 제1 절연층(및 이전의 제2 사이클-가령 Y사이클 진행 시 Y-1사이클-에 의해 형성된 하부의 제2 절연층) 상에 수소 단분자 층(hydrogen monolayer)이 형성될 수 있다. 또한 퍼지 단계를 통해 갭 내부에 잔존하는 수소 기체가 제거될 수 있다.
제2 실리콘 소스 기체를 공급하여 제2 실리콘 분자층을 형성하는 단계(S320) 이후, 제2 반응 기체를 공급하는 단계(S330)가 수행된다. 일부 실시예에서, 제2 반응 기체를 공급하는 단계(S330) 동안, 제2 수소 플라즈마가 인가될 수 있다. 상기 제2 수소 플라즈마의 인가로 인해, 상기 제2 절연층의 수소 함량이 증가하고, 결과적으로 상기 제2 절연층의 식각 저항성이 감소할 수 있다. 식각 저항성이 감소된 제2 절연층은 습식 식각과 같은 등방성 식각을 통한 평탄화에 적합할 수 있다.
제2 절연층을 형성하기 위해, 제2 실리콘 소스 기체를 공급하여 제2 실리콘 분자층을 형성하는 단계(S320) 및 제2 플라즈마 분위기 하에서 제2 반응 기체를 공급하는 단계(S330)를 포함하는 제2 사이클이 복수 회 수행될 수 있다. 이러한 제2 사이클은 소정 횟수(즉, Y가 N이 될 때까지) 반복될 수 있고(S340, S350), 이후 에어갭 형성 여부를 판단하는 단계(S400)가 수행될 수 있다.
제1 절연층을 형성하는 단계(S200)와 제2 절연층을 형성하는 단계(S300)는 모두 Si-N 결합을 함유하는 절연층을 형성한다는 점에서 공통될 수 있다. 이 경우, 일부 실시예에서, 제1 절연층을 형성하는 단계(S200)와 제2 절연층을 형성하는 단계(S300)는 동일 반응기 내에서 인-시튜(in-situ)로 수행될 수 있다. 그러나, Si-N 결합을 함유하는 절연층을 형성하기 위한 세부적인 공정 파라미터는 상이할 수 있다. 예를 들어, 전술한 바와 같이 서로 다른 스텝 커버리지의 절연층이 형성되도록, 반응 공간의 압력과 플라즈마의 전력이 서로 다르게 설정될 수 있다.
또 다른 예로서, 일부 실시예에서, 제1 절연층을 형성하는 단계(S200)와 제2 절연층을 형성하는 단계(S300) 동안 서로 다른 종류의 기체가 공급될 수 있다. 보다 구체적으로, 제2 절연층을 형성하는 단계(S300) 동안, 제2 실리콘 소스 기체로서 상대적으로 수소 함유량이 많은 물질이 이용될 수 있다. 또한 제2 반응 기체로서 수소 함유량이 높거나 수소를 함유하는 질소 소스가 이용될 수 있다. 다시 말해, 제2 절연층을 형성하는 단계(S300)에서 사용되는 제2 실리콘 소스 기체 및 제2 반응 기체의 수소 함유량은 제1 절연층을 형성하는 단계(S200)에서 사용되는 제1 실리콘 소스 기체 및 제1 반응 기체의 수소 함유량보다 높을 수 있다.
이러한 수소 함유량의 차이로 인해, 제1 스텝 커버리지를 갖는 제1 절연층(즉, 제1 실리콘 질화층)과 그보다 낮은 제2 스텝 커버리지를 갖는 제2 절연층(즉, 제2 실리콘 질화층)은 서로 다른 치밀도 및 WER(wet etch rate)를 가질 수 있다. 구체적인 예로서, 제2 절연층을 형성하는 단계(S300) 동안 제2 반응 기체에 포함된 NH3를 포함하는 제2 반응 기체가 공급됨으로써, 제2 절연층 내에 더 많은 양의 수소 성분이 포함될 수 있다. 이로 인해 제2 절연층은 상대적으로 적은 수의 Si-N 결합들을 가질 수 있고 그에 따라 제2 절연층은 높은 값의 WER 및 낮은 식각 저항성을 가질 수 있다.
다시 도 2를 참조하면, 에어갭 형성 여부를 판단하는 단계(S400)가 수행된다. 에어갭 형성 여부를 판단하는 단계(S400)는 제2 절연층 형성 단계(S300) 및 부산물 제거 단계(S450)를 포함하는 에어갭 형성 사이클이 소정 횟수 수행되는지 여부를 판단하는 단계를 포함할 수 있다. 즉, 제2 절연층 형성 단계(S300) 및 부산물 제거 단계(S450)를 포함하는 에어갭 형성 사이클은 소정 횟수 반복될 수 있고, 이후 평탄화 단계가 수행될 수 있다.
제2 절연층 하부에 에어갭이 형성되지 않은 경우(즉, 제1 돌출부 상의 제2 절연층과 제2 돌출부 상의 제2 절연층이 서로 연결되지 않은 경우), 제2 절연층 형성 단계(S300)가 다시 수행된다. 선택적인 실시예에서, 제2 절연층 형성 단계(S300)를 수행하기 전 패턴 구조물의 제1 돌출부와 제2 돌출부 사이에 잔존하는 부산물을 제거하는 단계(S450)가 수행될 수 있다. 즉, 상기 부산물을 제거하는 단계는 상기 제2 절연층을 형성하는 단계(S300)를 반복하는 동안 수행될 수 있다.
제1 돌출부와 제2 돌출부 사이의 좁은 간격 그리고 낮은 스텝 커버리지의 제2 절연층 증착으로 인해, 제1 돌출부와 제2 돌출부 사이에 부산물이 잔존할 수 있다. 예를 들어 제2 실리콘 소스 기체, 제1 및 제 2 돌출부 사이의 갭 내부 표면에 형성된 제2 실리콘 분자층에서 떨어져 나오거나 약하게 결합된(dangling bonding) 제 2 실리콘 분자 및 그것을 포함하는 분자 조각들(molecular fragments), 및 제2 반응 기체 중 적어도 하나가 제1 돌출부와 제2 돌출부 사이에 잔존할 수 있으며, 이러한 부산물은 제2 반응 기체 공급 단계 이후 수행되는 퍼지 단계에도 불구하고 제거되지 않을 수 있다.
따라서 상기 부산물을 제거하기 위해, 등방성 식각이 이용될 수 있다. 예를 들어, 상기 부산물을 제거하는 단계 동안, 제2 절연층과 식각 선택비를 갖는 식각 물질을 이용한 습식 식각이 수행될 수 있다. 습식 식각과 같은 등방성 식각에 의해, 상기 퍼지 단계 이후에도 잔존하는 패턴 구조물의 갭 내부의 부산물이 제거될 수 있다.
에어갭 형성 여부를 판단하는 단계(S400)에서, 제2 절연층 하부에 에어갭이 형성된 경우(즉, 제1 돌출부 상의 제2 절연층과 제2 돌출부 상의 제2 절연층이 서로 연결된 경우), 후속 단계로서 제2 절연층을 평탄화하는 단계(S500)가 수행될 수 있다. 상기 평탄화는 제2 절연층에 대한 화학기계연마(CMP)를 이용하여 수행될 수 있다. 다른 일부 실시예에서, 상기 평탄화는 식각 저항성이 감소된(즉, 증가된 WER을 갖는) 상기 제2 절연층에 대한 등방성 식각을 이용하여 수행될 수도 있다. 전술한 바와 같이, 식각 저항성이 감소된 제2 절연층을 형성하기 위해 제2 수소 플라즈마가 인가될 수 있다(S330).
비록 도 1 및 도 2의 실시예들에서는 제1 절연층이 형성된 이후 제2 절연층이 형성되었지만, 일부 실시예에서, 제1 절연층의 형성 없이 패턴 구조물 상에 제2 절연층이 형성될 수도 있다. 즉 제1 돌출부 및 제2 돌출부를 갖는 패턴 구조물 상에 낮은 스텝 커버리지(예를 들어 60% 이하의 스텝 커버리지)를 갖는 절연층을 증착하여 상기 패턴 구조물과 상기 절연층 사이에 에어갭이 형성될 수 있다.
이 경우 전술한 바와 같이 낮은 스텝 커버리지의 절연층이 형성되도록 플라즈마의 전력이 상대적으로 낮게(예를 들어, 100 내지 400 W) 설정되고, 이러한 전력이 짧은 시간(0.1 내지 1초) 동안 인가될 수 있다. 또한, 추가적으로, 반응 공간으로 공급되는 기체의 평균 자유 행로가 감소하도록, 절연층이 상기 패턴 구조물 상에 증착하는 동안의 반응 공간의 압력은 상대적으로 높게(예를 들어 10 내지 15 Torr)로 유지될 수 있다.
이와 같이, 본 발명의 기술적 사상에 의한 실시예들에 따르면, 패턴 구조물 상부에 선택적 증착을 함으로써 패턴 구조물 사이의 갭 내부에 에어갭을 형성할 수 있다. 보다 구체적으로 공정 압력과 인가 RF 전력의 크기를 조절함으로써, 패턴 구조물 상부에 선택적 증착 및 갭 내부에 에어갭 형성을 보다 용이하게 달성할 수 있다.
도 3 및 도 4는 본 발명의 기술적 사상에 의한 실시예들에 따른 기판 처리 방법을 개략적으로 나타낸다. 이 실시예들에 따른 기판 처리 방법은 전술한 실시예들에 따른 기판 처리 방법의 변형예일 수 있다. 이하 실시예들간 중복되는 설명은 생략하기로 한다.
본 발명은 갭 내에 에어갭을 형성하기 위한 공정 방법을 제안한다. 구체적으로는 갭 구조간 박막 증착률을 선택적으로 제어하기 위한 방안으로 2 단계 플라즈마(2-step plasma) 공정을 제안하고자 한다.
갭 구조의 깊이에 따른 플라즈마 이온 유동(plasma ion flux)의 분포는 공정 압력에 크게 좌우된다. 공정 압력이 충분히 낮은 경우 이온 및 기체 간의 충돌이 상대적으로 적어 이온의 평균 자유 행로(MFP; Mean Free Path)가 길어지게 되고 이온이 단차 구조 하부까지 분포하지만, 공정 압력이 높은 경우 이온 및 기체 간의 충돌 횟수가 상대적으로 많아 이온의 평균 자유 행로가 짧아 이온은 주로 갭 구조 상부에 집중된다. 또한 이 현상은 인가 RF전력에 의해 더욱 두드러지게 나타난다. 즉 높은 RF 전력을 인가하면 이온 생성량이 많고 이온 밀도가 높아 갭 내부 바닥면까지 공급될 수 있는 반면 낮은 RF 전력을 인가하면 생성된 이온량이 상대적으로 적고 이온 밀도가 낮아 갭 구조의 상부 영역에 이온이 주로 분포하게 된다. 따라서, 갭 구조의 상부의 막질을 선택적으로 조절할 때는 공정 압력과 인가 RF전력의 적절한 조합이 필요하다. 가령 낮은 공정 압력(low process pressure)및 높은 RF전력(low plasma power) 하에서는 갭 내부 표면까지 막이 형성되는 반면 높은 공정 압력(high process pressure) 및 낮은 인가 RF 전력(low plasma power) 하에서는 주로 갭의 상부 영역 표면에서 막이 형성되게 된다.
도 3을 참조하면, 각 단계에 대한 상세 설명은 다음과 같다.
1. 제1 단계(Step 1): 갭을 포함하는 패턴 구조물상에 박막(1)을 증착한다. 본 실시예에서는 SiN막을 균일하게 증착하였다. 증착은 실리콘 함유 소스 기체와 활성화된 질소 함유 반응 기체를 플라즈마 원자층 혹은 pulsed PECVD 혹은 그 조합을 통해 공급하여 진행한다. 본 단계에서는 갭 구조물 내부 표면 및 바닥면까지 활성화된 질소 반응 기체(2, N2 plasma flux)를 공급하기 위해 낮은 공정 압력(low process pressure)에서 높은 RF 전압(high RF power)을 인가한다. 본 단계에서 증착된 막은 후술할 제3 단계와 제4 단계 사이에서 진행하는 갭에칭(gap etching)시 에칭 물질로부터 패턴 구조물을 보호하기 위한 보호막(protective layer) 역할을 한다.
2. 제2 단계(Step 2): 상기 패턴 구조물상에 증착된 SiN막에 Si 소스 기체를 공급하여 Si 소스 분자층을 형성한다. 상기 제2 단계는 Si 소스 기체를 공급한 후 추가로 퍼지 단계(purge)를 추가하여 Si 소스 단분자층(Si source monolayer)를 형성할 수 있다.
3. 제3 단계(Step 3): Si 소스 분자층이 형성된 패턴 구조물상에 활성화된 질소 함유 반응 기체를 공급하여 SiN막을 형성한다. 본 단계에서는 낮은 RF 전력과 높은 공정 압력하에서 진행함으로써 활성화된 질소 반응 기체(2')가 패턴 구조물의 상부에서 주로 유동하게 되어 패턴 구조물의 내부 대비, 상부에 선택적으로 SiN박막이 증착되게 된다. 상기 제2 단계와 제3 단계는 수회 반복된다. 또다른 실시예에서는 상기 제2 단계와 제3 단계 사이, 그리고 제3 단계 이후에 퍼지 단계를 추가하여 플라즈마 원자층 방법으로 패턴 구조물의 상부에 선택적으로 SiN 박막이 증착되도록 한다.
4. 제4 단계(Step 4): 상기 제2 단계와 제3 단계를 반복하여 패턴 구조물의 상부에 형성된 SiN 막은 서로 연결되어 내부에 공극(3)이 형성된다. 본 단계 이후 추가로 CMP(Chemical Mechanical Polishing)단계에서 패턴 구조물 상에서 일정 두께의 막(4)을 제거할 수 있다.
상기 제3 단계와 제4 단계 사이에 추가로 에칭 공정을 진행하여 상기 제2 단계와 제3 단계를 반복할 때 상기 갭 내부 공간(3)에 누적된(piled-up) 반응 부산물을 제거할 수 있다. 상기 제1 단계에서 갭 표면에 균일하게 SiN막이 형성되었으므로(즉, 보호막으로서의 SiN막) 에칭 물질에 의한 패턴 구조물의 손상을 방지할 수 있다.
도 4를 참조하면, 단계 T1 내지 T4는 상기 도 3의 제1 단계에 해당하며, 패턴 구조물 상에 SiN 막을 균일하게 증착하는 단계를 나타낸다. 본 단계는 M회 반복된다. 상기 단계 T5 내지 T8은 상기 도 3의 제2 단계 내지 제3 단계에 해당하며 패턴 구조물 상부 영역에 SiN막을 선택적으로 증착하는 단계를 나타낸다. 본 단계는 N회 반복된다. 도 4에 도시된 바와 같이, 도 3의 제1 단계는 콘포말 증착 단계(conformal deposition step), 도 3의 제2 단계 내지 제3 단계는 선택적 증착 단계(selective deposition step)라 지칭한다. 상기 콘포말 증착 단계와 선택적 증착 단계는 한 반응기에서 인-시튜(in-situ) 연속 공정으로 진행할 수도 있고 다른 반응기에서 엑스-시튜(ex-situ)로 진행할 수도 있다. 엑스 시튜 공정 진행 시 한 반응기에서 콘포말 증착 단계 공정을 진행한 후, 다른 반응기로 기판을 이송해서 선택적 증착 단계 공정을 진행할 수 있다.
상기 도 3 및 도 4의 실시예에 따른 본 발명은 인가 RF전력의 크기와 공정 압력을 조절함으로써 패턴 구조물상에 선택적 증착을 용이하게 할 수 있는 기술적 효과를 가진다.
도 5 및 도 6은 본 발명의 기술적 사상에 의한 실시예들에 따른 기판 처리 방법을 개략적으로 나타낸다. 이 실시예들에 따른 기판 처리 방법은 전술한 실시예들에 따른 기판 처리 방법의 변형예일 수 있다. 이하 실시예들간 중복되는 설명은 생략하기로 한다.
도 5에 도시된 제1 단계는 도 3의 제1 단계에 상응하므로, 여기에서는 설명을 생략하기로 한다. 도 5의 제2 단계 내지 제5 단계에 대한 상세한 설명은 다음과 같다.
1. 제2 단계(Step 2): 제2 단계에서, 갭의 표면에 SiN 박막을 형성한 이후(즉, 제1 단계 이후) 수소 플라즈마를 인가한다. 본 단계에서는 낮은 RF 인가 전압 및 높은 공정 압력하에서 진행하여 수소 플라즈마 유동(13)을 패턴 구조물의 상부 영역에 주로 형성함으로써 패턴 구조물의 상부 영역에 수소 리치(H-rich) 막을 형성한다. 상기 수소 리치막은 수소 종결점(H-terminated site)으로 작용하며 수소 종결점은 실리콘 함유 소스 기체와 높은 반응성을 가져 결합 지점(bonding sites)이 된다. 또다른 실시예에서는 상기 제2 단계 이후에 퍼지 단계를 추가함으로써 수소 단분자 층(hydrogen monolayer)를 형성할 수 있다.
2. 제3 단계(Step 3): 실리콘 소스 기체를 공급한다. 상기 제2 단계에서 언급되었듯이 실리콘 소스 기체는 패턴 구조물 상부에 형성된 수소 종결점과 화학반응하여 실리콘 층을 형성한다. 또다른 실시예에서 제3 단계 이후에 퍼지 단계를 추가함으로써 실리콘 단분자층(Si monolayer)을 형성할 수 있다.
3. 제4 단계(Step 4): 활성화된 질소 반응기체를 공급하여 상기 패턴 구조물 상부의 실리콘층과 화학반응을 하여 SiN 막을 형성한다. 본 단계에서는 낮은 RF 인가 전압 및 높은 공정 압력하에서 진행하여 질소 플라즈마 유동(2')을 패턴 구조물의 상부 영역에 주로 형성함으로써 패턴 구조물의 상부에 SiN 막을 형성한다.
4. 제5 단계(Step5): 상기 제2 단계, 제3 단계 및 제4 단계를 수회 반복한다. 상기 반복에 의해, 패턴 구조물의 상부에 형성된 SiN 막이 서로 연결되어 내부에 공극(3)이 형성된다. 본 단계 이후 추가로 CMP(Chemical Mechanical Polishing) 단계에서 패턴 구조물 상에서 일정 두께의 막(도 3의 제4 단계의 막(4))을 제거할 수 있다.
5. 추가 단계: 상기 제4 단계와 제5 단계 사이에 추가로, 에칭 공정(etching)을 진행하여 상기 제3 단계와 제4 단계를 반복할 때 상기 갭 내부 공간(3)에 누적된(piled-up) 반응 부산물을 제거할 수 있다. 상기 제1 단계에서 갭 표면에 균일하게 SiN막이 형성되었으므로, 에칭 물질에 의한 패턴 구조물의 손상을 방지할 수 있다. 또한 상기 제5 단계 이후 CMP 공정을 이용하여 갭 상부에 증착된 막의 일부를 제거할 수 있다(도 3의 제4 단계 참조).
도 6은 도 5의 실시예의 공정 순서를 나타낸다.
도 6을 참조하면, 단계 T1 내지 T4는 도 5의 제1 단계에 해당하며 패턴 구조물상에 SiN막을 균일하게 증착하는 단계를 나타낸다. 본 단계는 M회 반복된다. 상기 단계 T5 내지 T9은 도 5의 제2 단계 내지 제4 단계에 해당하며 패턴 구조물 상부 영역에 수소 리치 영역 및 Si 리치 영역을 형성하고 해당 영역에 SiN막을 선택적으로 증착하는 단계를 나타낸다. 본 단계는 N회 반복된다. 도 6에 나타난 바와 같이, 도 5의 제1 단계는 콘포말 증착 단계(conformal deposition step), 도 5의 제2 단계 내지 제5 단계는 선택적 증착 단계(selective deposition step)라 지칭한다. 상기 콘포말 증착 단계와 선택적 증착 단계는 한 반응기에서 인-시튜(in-situ) 연속 공정으로 진행할 수도 있고 다른 반응기에서 엑스-시튜(ex-situ)로 진행할 수도 있다. 엑스 시튜 공정 진행 시 한 반응기에서 콘포말 증착 단계 공정을 진행한 후, 다른 반응기로 기판을 이송해서 선택적 증착 단계 공정을 진행할 수 있다. 상기 도 6의 선택적 증착 단계에서 수소가 공급되는 T5단계 이후에 퍼지 단계 T6가 추가됨으로써 패턴 구조물 상부에 수소 단분자 층이 형성될 수 있다. 또한 실리콘 함유 기체가 공급되는 T7 단계 이후에 퍼지 단계 T8이 추가됨으로써 패턴 구조물 상부에 실리콘 단분자 층이 형성될 수 있다.
한편, T5 단계 동안, 질소 기체의 공급은 중단될 수 있다. 질소 기체는 콘포말 증착 단계와 선택적 증착 단계 동안 지속적으로 공급되어 반응성 퍼지 기체로서의 역할을 할 수 있다(도 4 참조). 즉, 질소 기체는 플라즈마가 인가되지 않는 동안에는 퍼지 기체로서 기능하다가, 플라즈마가 인가되는 경우 활성화되어 질화막을 형성하는데 이용될 수 있다. 이와 대조적으로, 도 6의 실시예에서는 T5 단계 동안 질소 기체와 같은 반응성 퍼지 기체의 공급이 중단되는데, 이러한 반응 퍼지 기체의 공급을 중단함으로서 수소기체가 보다 용이하게 패턴 구조물상에 도달하게 되고 , 패턴 구조물 상에 실리콘 소스와 반응성이 있는 수소 종결점(H-terminated sites)의 형성이 보다 촉진되는 기술적 효과가 있다.
상기 도 5 내지 도 6의 실시예에 따른 본 발명은 공정 압력과 인가 RF 전력을 조절하여 패턴 구조물 상부에 실리콘 소스 기체와 반응성이 높은 수소 리치층을 형성함으로써 패턴 구조물 상부에 선택적 증착을 보다 용이하게 할 수 있는 기술적 효과를 가진다.도 7 및 도 8은 본 발명에 따른 또다른 실시예로서 전술한 도 5 및 도 6의 실시예들의 변형 실시예이다.
도 7을 참조하면, 선택적인 실시예에서, 실리콘 소스와 수소 혼합 기체가 함께 활성화되어 공급될 수 있다(T5 단계). 즉, 도 5의, 수소 플라즈마를 인가하는 제2 단계와 실리콘 소스를 공급하는 제3 단계가 동시에 수행될 수 있다. 전술한 도 6의 실시예에서는 수소 플라즈마의 인가(도 6의 T5) 이후 실리콘 소스의 공급(도 6의 T7)이 이루어졌지만, 도 7의 실시예에서는 이들이 동시에 공급될 수 있다. 따라서 기판 처리 속도를 보다 향상시킬 수 있는 기술적 효과가 있다.
도 8을 참조하면, 선택적인 실시예에서, 선택적 증착 단계에서 질소와 수소 혼합 기체가 함께 활성화되어 공급된다(T7 단계). 수소 기체는 박막의 습식 식각 저항성에 영향을 주는 공정 변수로서 수소 함량이 높으면 막의 식각 저항성은 감소하고 수소 함량이 낮으면 막의 식각 저항성은 높아진다. 따라서 패턴 구조물의 상부 영역에 증착되는 SiN막의 식각 저항성을 제어할 수 있고 후속 공정과의 적합성을 향상시킬 수 있는 기술적 효과가 있다. 가령 상기 도 5의 제4 단계 이후에 패턴 상부 구조물을 제거할 때 CMP 대신 습식 식각으로 보다 정밀하게 식각 공정을 진행할 수 있다.
또 다른 실시예에서는 상기 도 5의 제4 단계와 제5 단계 사이에서 에칭 공정을 진행하여 갭 내부 공간(3)에 누적된 반응 부산물을 제거하고자 할 때 패턴 상부 영역의 막의 식각을 제어함으로써 반응 부산물의 제거를 보다 용이하게 할 수 있는 기술적 효과가 있다.
아래 표 1 은 도 3 내지 도 6에 따른 실시예들의 실험 조건을 나타낸다.
전구체(Precursor) Si-함유 기체(Si-containing gas )
서셉터 온도(Susceptor temperature) (℃) 100 내지 600℃(바람직하게는 450 내지 550℃)
공정 압력 (Process pressure) (Torr) 콘포말 증착 단계 (Conformal deposition step) 5 내지 11 Torr (바람직하게는 8 내지 10 Torr)
선택적 증착 단계 (Selective deposition step) 11 내지 15 Torr (바람직하게는 12 내지 14Torr)
샤워헤드와 기판 사이의 반응 간격(Reaction gap) (mm) 10 내지 15mm (바람직하게는 11 내지 13mm)
기체 유량 (Gas flow) (sccm) 소스 캐리어 Ar (Source carrier Ar) 2,000 내지 6,000sccm
(바람직하게는 3,000 내지 5,000sccm)
반응물 N2 (Reactant N2) 10,000 내지 30,000sccm
(바람직하게는 15,000 내지 25,000sccm)
수소(H2) 5 내지 50sccm (바람직하게는 10 내지 40sccm)
공정 단계 & 시간 (Process step & time) 소스 공급(Source feeding)(t0~t1) 0.1 내지 1.0 초(바람직하게는 0.2 내지 0.8초)
소스 퍼지(Source purge)(t1~t2) 0.1 내지 1.0 초(바람직하게는 0.2 내지 0.8초)
RF 인가(RF ON)(t2~t3) 0.1 내지 1.0 초(바람직하게는 0.2 내지 0.8초)
퍼지(Purge)(t3~t4) 0.1 내지 1.0 초(바람직하게는 0.2 내지 0.8초)
RF 전력(RF power) RF 주파수(RF frequency) 13.56MHz 내지 27.12MHz
콘포말 증착 단계 (Conformal deposition step) 500 내지 1,500W (바람직하게는 700 내지 1,000W)
선택적 증착 단계 (Selective deposition step) 100 내지 400W (바람직하게는 150 내지 350W)
본 발명에 따른 실시예에서 제 1 반응 기체인 Si 함유 기체는 TSA, (SiH3)3N; DSO, (SiH3)2; DSMA, (SiH3)2NMe; DSEA, (SiH3)2NEt; DSIPA, (SiH3)2N(iPr); DSTBA, (SiH3)2N(tBu); DEAS, SiH3NEt2; DTBAS, SiH3N(tBu)2; BDEAS, SiH2(NEt2)2; BDMAS, SiH2(NMe2)2; BTBAS, SiH2(NHtBu)2; BITS, SiH2(NHSiMe3)2; DIPAS, SiH3N(iPr)2; TEOS, Si(OEt)4; SiCl4; HCD, Si2Cl6; 3DMAS, SiH(N(Me)2)3; BEMAS, Si H2[N(Et)(Me)]2; AHEAD, Si2 (NHEt)6; TEAS, Si(NHEt)4; Si3H8; DCS, SiH2Cl2; SiHI3; SiH2I2 중에 적어도 하나 혹은 그 유도체 혹은 그 혼합물을 포함할 수 있다. 제 2 반응 기체인 질소 함유 기체는 N2, NH3, NH4 + , N2O 혹은 NO2 중 적어도 하나 혹은 그 혼합물을 포함할 수 있다.도 9 및 도 10은 본 발명의 한 실시예에 있어 인가 RF 전압 및 공정 압력에 따른 패턴 구조물의 상부면 대비 측부면(side/top)의 SiN 막의 단차 피복성(S/C, Step Coverage) 특성을 보여준다.
도 9에 나타난 바와 같이, 인가 RF 전력이 작을 수록, 그리고 인가 시간이 짧을수록 패턴 구조물 상의 SiN막의 단차 피복성은 저하됨을 알 수 있다. 또한 도 10에 나타난 바와 같이, 인가 RF 전력이 작을수록, 그리고 공정 압력이 높을수록 패턴 구조물 상의 SiN 막의 단차 피복성은 저하됨을 알 수 있다. 이는 인가 RF 전력이 작고 공정 압력이 높을 때 갭의 내부면에 대한 증착이 저하되어 에어 갭 구조를 이루기가 용이하다는 것을 의미한다.
본 발명을 명확하게 이해시키기 위해 첨부한 도면의 각 부위의 형상은 예시적인 것으로 이해하여야 한다. 도시된 형상 외의 다양한 형상으로 변형될 수 있음에 주의하여야 할 것이다. 이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (20)

  1. 제1 돌출부 및 제2 돌출부를 포함하는 패턴 구조물 상에 제1 스텝 커버리지를 갖는 제1 절연층을 형성하는 단계; 및
    상기 제1 절연층 상에 상기 제1 스텝 커버리지보다 낮은 제2 스텝 커버리지를 갖는 제2 절연층을 형성하는 단계를 포함하고,
    상기 제2 절연층을 형성하는 단계를 반복함으로써, 상기 제1 돌출부와 상기 제2 돌출부 사이에 에어갭이 형성되는, 기판 처리 방법.
  2. 청구항 1에 있어서,
    상기 제1 절연층을 형성하는 단계 동안, 반응 공간의 압력은 제1 압력값으로 유지되고, 플라즈마의 전력은 제1 전력값으로 설정되며,
    상기 제2 절연층을 형성하는 단계 동안, 상기 반응 공간의 압력은 상기 제1 압력값보다 큰 제2 압력값으로 유지되고, 플라즈마의 전력은 상기 제1 전력값보다 작은 제2 전력값으로 설정되는, 기판 처리 방법.
  3. 청구항 2에 있어서,
    상기 제2 절연층을 형성하는 단계 동안, 상기 제2 압력값에 의해 상기 반응 공간으로 공급되는 기체의 평균 자유 행로가 감소하고, 그에 의해 상기 기체가 상기 제1 돌출부 및 상기 제2 돌출부의 상부에 집중되는, 기판 처리 방법.
  4. 청구항 2에 있어서,
    상기 제2 절연층을 형성하는 단계 동안, 상기 제2 전력값에 의해 상기 반응 공간에 생성되는 이온의 양이 감소하고, 그에 의해 이온 밀도가 감소되어 상기 이온이 상기 제1 돌출부 및 상기 제2 돌출부의 상부에 집중되는, 기판 처리 방법.
  5. 청구항 1에 있어서,
    상기 제1 절연층을 형성하는 단계 동안 반응 공간의 압력은 5 내지 11 Torr로 유지되고,
    상기 제2 절연층을 형성하는 단계 동안 상기 반응 공간의 압력은 11 내지 15 Torr로 유지되는, 기판 처리 방법.
  6. 청구항 1에 있어서,
    상기 제1 절연층을 형성하는 단계 동안 플라즈마의 전력은 500 내지 1500 W로 설정되고,
    상기 제2 절연층을 형성하는 단계 동안 플라즈마의 전력은 100 내지 400 W로 설정되는, 기판 처리 방법.
  7. 청구항 1에 있어서,
    상기 제1 돌출부와 상기 제2 돌출부 사이에 잔존하는 부산물을 제거하는 단계를 더 포함하고,
    상기 부산물을 제거하는 단계는 상기 제2 절연층을 형성하는 단계를 반복하는 동안 수행되는, 기판 처리 방법.
  8. 청구항 7에 있어서,
    상기 부산물을 제거하는 단계 동안, 상기 제2 절연층과 식각 선택비를 갖는 식각 물질이 이용되는, 기판 처리 방법.
  9. 청구항 1에 있어서,
    상기 제1 절연층을 형성하는 단계는,
    제1 실리콘 함유 소스 기체를 공급하여 상기 제1 돌출부 및 상기 제2 돌출부 상에 제1 실리콘 분자층을 형성하는 단계;
    상기 제1 실리콘 함유 소스 기체를 퍼지하는 단계;
    상기 제1 실리콘 분자층과 반응성을 갖는 제1 반응 기체를 공급하는 단계; 및
    상기 제1 반응 기체를 퍼지하는 단계를 포함하는, 기판 처리 방법.
  10. 청구항 1에 있어서,
    상기 제2 절연층을 형성하는 단계는,
    제2 실리콘 함유 소스 기체를 공급하여 상기 제1 절연층 상에 제2 실리콘 분자층을 형성하는 단계;
    상기 제2 실리콘 함유 소스 기체를 퍼지하는 단계;
    상기 제2 실리콘 분자층과 반응성을 갖는 제2 반응 기체를 공급하는 단계; 및
    상기 제2 반응 기체를 퍼지하는 단계를 포함하는, 기판 처리 방법.
  11. 청구항 10에 있어서,
    상기 제2 실리콘 분자층을 형성하는 단계 이전에, 상기 제1 돌출부 및 상기 제2 돌출부 상에 제1 수소 플라즈마를 인가하는 단계를 더 포함하고,
    상기 제1 수소 플라즈마에 의해 수소 종결점을 포함하는 수소-풍부 절연층이 형성되는, 기판 처리 방법.
  12. 청구항 11에 있어서,
    상기 제1 수소 플라즈마를 인가하는 단계와 상기 제2 실리콘 분자층을 형성하는 단계 사이에 퍼지 단계가 수행되어 수소 단분자 층(hydrogen monolayer)이 형성되는, 기판 처리 방법.
  13. 청구항 11에 있어서,
    상기 제1 수소 플라즈마를 인가하는 단계 동안, 반응 공간의 압력은 11 내지 15 Torr로 유지되고, 플라즈마의 전력은 100 내지 400 W로 설정되며,
    상기 압력 및 상기 전력에 의해, 상기 수소 종결점은 상기 제1 돌출부 및 상기 제2 돌출부의 하부보다 상부에서 더 많이 형성되는, 기판 처리 방법.
  14. 청구항 13에 있어서,
    상기 제2 실리콘 함유 소스 기체는 상기 수소 종결점과 반응성을 갖고, 그에 의해 상기 제2 실리콘 분자층은 상기 제1 돌출부 및 상기 제2 돌출부의 하부보다 상부에서 더 많이 형성되는, 기판 처리 방법.
  15. 청구항 10에 있어서,
    상기 제2 반응 기체를 공급하는 단계 동안, 제2 수소 플라즈마가 인가되며,
    상기 제2 수소 플라즈마의 인가로 인해, 상기 제2 절연층의 수소 함량이 증가하고, 상기 제2 절연층의 식각 저항성이 감소하는, 기판 처리 방법.
  16. 청구항 15에 있어서,
    상기 제2 절연층의 상부 표면을 평탄화하는 단계를 더 포함하고,
    상기 평탄화는 식각 저항성이 감소된 상기 제2 절연층에 대한 등방성 식각을 이용하여 수행되는, 기판 처리 방법.
  17. 청구항 1에 있어서,
    상기 제2 절연층의 상부 표면을 평탄화하는 단계를 더 포함하고,
    상기 평탄화는 상기 제2 절연층에 대한 화학기계연마(Chemical Mechanical Polishing, CMP) 공정을 이용하여 수행되는, 기판 처리 방법.
  18. 제1 돌출부 및 제2 돌출부를 갖는 패턴 구조물 상에 절연층을 증착하여 상기 패턴 구조물과 상기 절연층 사이에 에어갭을 형성하는 단계를 포함하고,
    반응 공간으로 공급되는 기체의 평균 자유 행로가 감소하도록 반응 공간의 압력을 유지하고, 상기 반응 공간에 생성되는 이온의 양이 감소하도록 플라즈마의 전력을 설정함으로써, 상기 제1 돌출부와 상기 제2 돌출부 사이에 에어갭이 형성되는, 기판 처리 방법.
  19. 플라즈마의 전력을 100 내지 400 W로 설정하고 상기 전력을 0.1 내지 1초 동안 인가하여 60% 이하의 스텝 커버리지를 갖는 절연층을 패턴 구조물 상에 증착하여 상기 패턴 구조물과 상기 절연층 사이에 에어갭을 형성하는 단계를 포함하는, 기판 처리 방법.
  20. 청구항 19에 있어서,
    상기 절연층을 상기 패턴 구조물 상에 증착하는 동안, 반응 공간의 압력은 10 내지 15 Torr로 유지되는, 기판 처리 방법.
KR1020210125062A 2020-09-25 2021-09-17 반도체 처리 방법 KR20220041751A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063083764P 2020-09-25 2020-09-25
US63/083,764 2020-09-25

Publications (1)

Publication Number Publication Date
KR20220041751A true KR20220041751A (ko) 2022-04-01

Family

ID=80791639

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210125062A KR20220041751A (ko) 2020-09-25 2021-09-17 반도체 처리 방법

Country Status (4)

Country Link
US (1) US20220102190A1 (ko)
KR (1) KR20220041751A (ko)
CN (1) CN114256069A (ko)
TW (1) TW202218049A (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7741663B2 (en) * 2008-10-24 2010-06-22 Globalfoundries Inc. Air gap spacer formation

Also Published As

Publication number Publication date
TW202218049A (zh) 2022-05-01
US20220102190A1 (en) 2022-03-31
CN114256069A (zh) 2022-03-29

Similar Documents

Publication Publication Date Title
US10580645B2 (en) Plasma enhanced atomic layer deposition (PEALD) of SiN using silicon-hydrohalide precursors
US20210090878A1 (en) Substrate processing method
KR102424336B1 (ko) 기판 처리 방법 및 그에 의해 제조된 장치
US10655221B2 (en) Method for depositing oxide film by thermal ALD and PEALD
US11195845B2 (en) Substrate processing method and device manufactured by the same
KR100660890B1 (ko) Ａｌｄ를 이용한 이산화실리콘막 형성 방법
US9754779B1 (en) Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
TW202104647A (zh) 使用氟移除形成一結構之方法
KR20230121715A (ko) 쉼 또는 보이드 없이 트렌치 내에 충전된 막 형성 방법
US9312125B2 (en) Cyclic deposition method for thin film formation, semiconductor manufacturing method, and semiconductor device
TW202208665A (zh) 用於填充半導體基板上之三維結構中的間隙之方法
US20220051935A1 (en) Substrate processing method
KR20220041751A (ko) 반도체 처리 방법
JP2024504165A (ja) パルス高周波無線周波数（ｈｆｒｆ）プラズマを使用した間隙充填処理
US20220310387A1 (en) Semiconductor processing method
US20240006161A1 (en) Substrate processing method and substrate processing device
US20230096453A1 (en) Substrate processing method
US20230142899A1 (en) Thin-film deposition method and system
US20240145236A1 (en) Substrate processing method
US20230323534A1 (en) Substrate processing method
KR20230093782A (ko) 반도체 소자의 갭필 방법
US20230343551A1 (en) Substrate processing method
KR102125076B1 (ko) 박막 증착 방법
KR20230001517A (ko) 기판 처리 방법
KR20240026854A (ko) 기판 처리 방법