KR20230093782A - 반도체 소자의 갭필 방법 - Google Patents

반도체 소자의 갭필 방법 Download PDF

Info

Publication number
KR20230093782A
KR20230093782A KR1020210182685A KR20210182685A KR20230093782A KR 20230093782 A KR20230093782 A KR 20230093782A KR 1020210182685 A KR1020210182685 A KR 1020210182685A KR 20210182685 A KR20210182685 A KR 20210182685A KR 20230093782 A KR20230093782 A KR 20230093782A
Authority
KR
South Korea
Prior art keywords
gas
substrate
unit
pattern
gap
Prior art date
Application number
KR1020210182685A
Other languages
English (en)
Inventor
이한결
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020210182685A priority Critical patent/KR20230093782A/ko
Publication of KR20230093782A publication Critical patent/KR20230093782A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/4554—Plasma being used non-continuously in between ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 소자의 갭필 방법에 관한 것으로, 보이드(void) 및 심(seam)과 같은 결함(defect)이 발생되지 않아 높은 종횡비(high aspect ratio)의 패턴 구조에 대하여 우수한 갭필 특성을 확보할 수 있도록 하는 반도체 소자의 갭필 방법에 관한 것이다.
이를 위해, 실시예에 따른 반도체 소자의 갭필 방법은, 기판에 형성된 단차를 구비하는 패턴 상에 제1 공정 가스를 흡착시키는 제1 흡착단계; 처리 공간에 플라즈마를 발생시키고, 산소원자를 함유하는 제2 공정가스를 공급하여 패턴 상에 단위 실리콘 산화막을 형성하는 박막 형성단계를 포함하는 제1 단위 사이클을 n회 수행하는 단계; 및 기판 지지부에 RF 전원을 인가하여 플라즈마를 형성하고, 단위 실리콘 산화막이 형성된 기판 상에 증착 조절가스를 공급하여 실리콘 산화막에 증착 조절가스를 흡착시키는 제2 흡착단계; 및 퍼지단계를 포함하는 제2 단위 사이클을 n회 수행하는 단계;를 포함하는 메인 사이클을 수행하되, 상기 제1 단위 사이클 및 상기 제2 단위 사이클을 포함하는 메인 사이클을 n회 수행하는 것을 특징으로 한다(단, 상기 n은 자연수임).

Description

반도체 소자의 갭필 방법{Method for filling gap of the semiconductor device}
본 발명은 반도체 소자의 갭필 방법에 관한 것으로, 보이드(void) 및 심(seam)과 같은 결함(defect)이 발생되지 않아 높은 종횡비(high aspect ratio)의 패턴 구조에 대하여 우수한 갭필 특성을 확보할 수 있도록 하는 반도체 소자의 갭필 방법 및 이를 위한 기판 처리 장치에 관한 것이다.
반도체 소자의 집적도가 향상됨에 따라 반도체 소자의 구성 요소들의 선폭과 간격이 점차 미세해지고 있다. 구체적으로, 반도체 소자를 구성하는 금속 배선의 선폭과 간격이 점차 미세해지고 있으며, 소자 분리막 또한 폭과 간격이 점점 더 미세해지고 있다.
특히, 소자 분리막을 형성하기 위한 트렌치 또는 금속 배선 사이 등과 같은 단차 구조의 갭필 공정은 트렌치의 바닥면에서부터 순차적으로 절연막이 증착되어 완전히 갭필되어야 한다. 그러나, 트렌치의 바닥면뿐만 아니라 입구나 측벽에도 동시에 절연막이 증착됨으로써 발생하는 오버행(overhang) 현상 때문에 트렌치가 완전히 갭필되기 이전에 트렌치 상부가 막혀 트렌치 내부에 보이드(void)가 발생된다. 이러한 보이드는 트렌치의 종횡비(aspect ratio)가 커질수록 빈번하게 발생되고, 또한 보이드는 소자의 특성을 저하시키는 원인이 된다. 따라서, 트렌치 갭필 공정에서는 보이드의 발생을 억제하는 것이 중요한 공정 목표 중의 하나라고 할 수 있다.
최근에는, 트렌치 입구에 오버행이 발생되고, 그로 인해 트렌치 내부에 보이드가 발생되는 것을 방지하기 위해서, RF 전원을 인가해 플라즈마를 형성하는 원자층 증착 장치를 이용해 증착과 식각을 반복하는 DED(Dep/Etch/Dep)공정을 활용하고 있다. 상기 DED 공정은 오버행을 식각하고 다시 증착하는 공정으로, 증착 균일성(deposition uniformity)과 에칭 균일성(etching uniformity)를 모두 만족하여야 한다.
하지만, 처리공간의 상부, 즉, 샤워헤드 부분에서만 고주파의 RF 전원을 인가하여 원자층 증착을 수행하는 기존의 방법을 활용할 경우 단차 구조를 갖는 패턴 하부(bottom)의 증착속도가 낮아 패턴 상부에서 오버행이 발생하여 입구가 좁아짐에 따라 심(seam)이 쉽게 발생한다는 문제가 있어 높은 종횡비(aspect ratio)의 갭에 대한 갭필 성능이 떨어진다는 문제가 있어 이를 보완할 수 있는 방법에 대한 연구가 필요하다.
실시예에 따른 박막 증착 방법은 플라즈마의 고주파 전자 밀도와 저주파 이온에너지를 제어하는 방법을 통해 인히비터 효과와 식각 효과를 동시에 구현하여 단차를 가지는 패턴에서 심(seam)과 보이드(void)가 형성되지 않도록 하면서 갭필할 수 있는 박막 증착 방법에 대한 기술 내용을 제공하는 것을 목적으로 한다.
본 발명이 해결하고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
실시예에 따른 반도체 소자의 갭필 방법은, 내부에 처리 공간이 형성된 공정 챔버, 상기 처리 공간의 하부 영역에 위치하며 패턴이 형성된 기판이 안착되는 기판 지지부, 상기 처리 공간의 상부 영역에 위치하며 상기 기판으로 가스를 분사하기 위한 가스 분사부, 상기 처리 공간에 플라즈마를 발생시키기 위해 상기 기판 지지부 및 상기 가스 분사부 중 적어도 하나에 전원을 공급하기 위한 플라즈마 전원 공급부를 포함하는 기판 처리 장치를 이용한 반도체 소자의 갭필 방법에 있어서, 상기 처리 공간에 실리콘 소스를 포함하는 제1 공정 가스를 공급하여 기판에 형성된 단차를 구비하는 패턴 상에 상기 제1 공정 가스를 흡착시키는 제1 흡착단계와, 상기 가스분사부 및 기판 지지부 중 적어도 어느 하나에 RF 전원을 인가하여 상기 처리 공간에 플라즈마를 발생시키고, 상기 기판 상에 흡착된 상기 제1 공정 가스와 반응하는 산소원자를 함유하는 제2 공정가스를 공급하여 상기 단차를 구비하는 패턴 상에 단위 실리콘 산화막을 형성하는 박막 형성단계를 포함하는 제1 단위 사이클을 n회 수행하는 단계; 및 상기 기판 지지부에 RF 전원을 인가하여 상기 처리 공간에 플라즈마를 형성하고, 상기 단위 실리콘 산화막이 형성된 기판 상에 증착 조절가스를 공급하여 상기 실리콘 산화막에 증착 조절가스를 흡착시키는 제2 흡착단계와, 상기 증착 조절 가스를 퍼지하도록 상기 기판 상에 퍼지가스를 공급하는 퍼지단계를 포함하는 제2 단위 사이클을 n회 수행하는 단계;를 포함하는 메인 사이클을 수행하되, 상기 제1 단위 사이클 및 상기 제2 단위 사이클을 포함하는 메인 사이클을 n회 수행하는 것을 특징으로 하며, 상기 n은 자연수이다.
일실시예에 따르면, 상기 박막 형성 단계에서는, 상기 가스 분사부에 RF 전원이 인가하되, 상기 RF 전원은 13.56 MHz 내지 27.12 MHz의 주파수 범위를 갖는 고주파 전원 및 300 KHz 내지 600 KHz의 주파수 범위를 갖는 저주파 전원일 수 있고, 또는, 상기 기판 지지부에 동일한 RF 전원을 인가할 수 있다.
일실시예에 따르면, 상기 증착 조절 가스 흡착 단계에서는, 상기 기판 지지부에 RF 전원이 인가하되, 상기 RF 전원은 13.56 MHz 내지 27.12 MHz의 주파수 범위를 갖는 고주파 전원 및 300 KHz 내지 600 KHz의 주파수 범위를 갖는 저주파 전원일 수 있다.
실시예에 따른 반도체 소자의 갭필 방법은, 패턴 상에 실리콘 산화막을 형성한 다음 기판의 하부에 플라즈마를 형성하고, 인히비터 또는 인히비터와 불활성 가스를 포함하는 증착 조절가스를 공급하는 방법을 통해 증착 균일성(deposition uniformity)과 에칭 균일성(etching uniformity)를 모두 만족하여 보이드(void) 및 심(seam)과 같은 결함(defect)이 발생되지 않아 높은 종횡비(high aspect ratio)의 패턴 구조에 대하여 우수한 갭필 특성을 확보할 수 있도록 한다.
도 1은 실시예에 따른 반도체 소자의 갭필 방법을 나타낸 공정도이다.
도 2는 실시예에 따른 반도체 소자의 갭필 공정을 설명하기 위해서, (a) 일반 원자층 증착 공정을 수행하는 경우 및 (b) 인히비터를 포함하는 증착 조절가스를 활용하여 원자층 증착 공정을 수행하는 경우의 실리콘 산화막의 표면에 형성된 화학적 구조를 나타낸 개념도이다.
도 3은 실시예에 따른 반도체 소자의 갭필 방법을 나타낸 타이밍도이다.
도 4는 실시예에 따른 반도체 소자의 갭필 공정을 설명하기 위해서, (a) 패턴 상에 실리콘 시드를 형성한 상태, (b) 패턴 상에 실리콘 산화막을 형성한 상태, (c) 증착 조절가스를 공급하고 실리콘 가스를 공급하는 상태 및 (d) 패턴을 갭필한 상태를 모식적으로 나타낸 개념도이다.
도 5는 실시예에 따른 반도체 소자의 갭필 공정을 수행하기 위한 기판 처리 장치를 모식적으로 나타낸 개념도이다.
도 6은 (a) 비교예 1, (b) 비교예 2 및 (c) 실시예에 따른 갭필 방법으로 제조한 갭필 시료의 단면을 촬영한 FESEM 이미지이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명에 관한 설명은 구조적 내지 기능적 설명을 위한 실시 예에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시 예에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 실시 예는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 본 발명의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다. 또한, 본 발명에서 제시된 목적 또는 효과는 특정 실시예가 이를 전부 포함하여야 한다거나 그러한 효과만을 포함하여야 한다는 의미는 아니므로, 본 발명의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.
본 발명에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
"제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 어떤 구성요소가 다른 구성요소에 "연결되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결될 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다고 언급된 때에는 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 한편, 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이며, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.
도 1은 실시예에 따른 반도체 소자의 갭필 방법을 나타낸 공정도이고, 도 2는 실시예에 따른 반도체 소자의 갭필 공정을 설명하기 위해서, (a) 일반 원자층 증착 공정을 수행하는 경우 및 (b) 인히비터를 포함하는 증착 조절가스를 활용하여 원자층 증착 공정을 수행하는 경우의 실리콘 산화막의 표면에 형성된 화학적 구조를 나타낸 개념도이다.
도 1 및 도 2를 참조하면, 실시예에 따른 반도체 소자의 갭필 방법은, 제1 흡착단계(S110)와 박막 형성단계(S130)를 포함하는 제1 단위 사이클(S100) 및 제2 흡착 단계(S210) 및 퍼지단계(230);를 포함하는 제2 단위 사이클(S200)을 포함하는 메인 사이클을 수행하여 기판 상에 형성된 패턴을 갭필할 수 있다. 특히, 상기 제1 단위 사이클과, 제2 단위 사이클은 각각 n회 수행할 수 있으며, 해당 단위 사이클을 포함하는 메인 사이클(S10) 또한 n회 수행할 수 있다. 이때, 상기 n은 자연수를 의미하는 것이다.
실시예에 따른 반도체 소자의 갭필 방법은, 기판 처리 장치(200)를 이용해 수행할 수 있다. 구체적으로, 상기 기판 처리 장치(200)는 내부에 처리 공간이 형성된 공정 챔버(210), 상기 처리 공간의 상부 영역에 위치하며 상기 기판(W)으로 가스를 분사하기 위한 가스 분사부(220) 상기 처리 공간의 하부 영역에 위치하며 패턴이 형성된 기판(W)이 안착되는 기판 지지부(230) 및 상기 처리 공간에 플라즈마를 발생시키기 위해 상기 기판 지지부(230) 및 상기 가스 분사부(220) 중 적어도 어느 하나에 전원을 공급하기 위한 플라즈마 전원 공급부(240)를 포함하는 구조를 갖는 것일 수 있다. 상기 기판 처리 장치(200)에 대한 내용은 하기에서 보다 상세히 설명하도록 한다.
먼저, 제1 단위 사이클(S100)에 포함되는 제1 흡착단계(S110)는, 기판에 형성된 단차를 구비하는 패턴 상에 실리콘 소스를 포함하는 제1 공정 가스를 공급하여 패턴 상에 제1 공정 가스를 흡착시킬 수 있다. 이에 따라, 패턴 상에 실리콘 시드가 형성될 수 있다.
상기 단차를 구비하는 패턴은 기판 상에 홀 패턴, 비아 패턴 또는 트렌치 패턴 등이 형성되어 메인 사이클을 수행하도록 할 수 있다.
상기 실리콘 함유 가스는 디실란(Si2H6), 아미노실란 또는 이들의 혼합물을 포함할 수 있다. 특히, 상기 실리콘 함유 가스는 아미노 실란을 포함하며, 아미노 실란은, 디이소프로필 아미노 실란(DIPAS), 부틸 아미노 실란(BAS), 비스tert-부틸 아미노 실란(BTBAS), 디메틸 아미노 실란(DMAS), 비스디메틸 아미노 실란(BDMAS), 트리스디메틸 아미노 실란(TDMAS), 디에틸 아미노 실란(DEAS), 비스디에틸 아미노 실란(BDEAS), 디프로필 아미노 실란(DPAS), 디이소프로필 아미노실 란(DIPAS) 또는 이들의 혼합물을 포함할 수 있다.
구체적으로, 본 단계에서는, 200 내지 350 ℃의 온도, 1 내지 10 Torr의 압력 조건에서 수행할 수 있으며, 실리콘 함유 가스를 100 내지 2,000 sccm의 유량으로 공급하고, 1 내지 30분 동안 수행할 수 있다. 이에 따라, 기판 상에 0.01 내지 0.5 nm 두께의 실리콘 시드층을 형성할 수 있다.
상기 박막 형성단계(S130)는 패턴 상에 흡착된 상기 제1 공정 가스와 반응하는 산소원자를 함유하는 제2 공정가스를 공급하여 상기 단차를 구비하는 패턴 상에 단위 실리콘 산화막을 형성할 수 있다.
상기 제2 공정가스는 산소원자를 포함하여 실리콘 시드층에 산소를 제공하여 실리콘 산화막을 형성하는 역할을 하며, 산소(O2), 오존(O3), 물(H2O), 과산화수소(H2O2) 또는 이들의 혼합물을 포함할 수 있다. 특히, 제2 공정가스는 산소 가스를 사용할 수 있다.
본 단계에서는, RF 전원을 인가해 플라즈마를 형성하고, 제2 공정가스를 공급하여 실리콘 시드층에 산소를 결합시켜 상기 단차를 구비하는 패턴 상에 단위 실리콘 산화막을 형성할 수 있다. 이를 위해, 본 단계에서는, 가스분사부 및 기판 지지부 중 적어도 어느 하나에 RF 전원을 인가하여 상기 처리 공간에 플라즈마를 발생시킬 수 있다.
또한, 본 단계에서는 패턴 상에 단위 실리콘 산화막을 형성시키기 위해서, 패턴의 상면에 플라즈마를 형성시키도록 할 수 있으며, 공급되는 제2 공정가스의 산소를 이온화시켜 산소 라디칼을 형성시키도록 하여 실리콘 시드층에 산소를 결합시킬 수 있다.
특히, 본 단계에서는 13.56 MHz 내지 27.12 MHz의 주파수 범위를 갖는 고주파 전원을 단일 전원으로 공급하여 수행할 수 있으며, 13.56 MHz 내지 27.12 MHz의 주파수 범위를 갖는 고주파 전원 및 300 KHz 내지 600 KHz의 주파수 범위를 갖는 저주파 전원을 인가하는 듀얼 주파수 전원을 인가하여 실리콘 산화막을 형성할 수 있다.
상기 듀얼 주파수 전원을 활용해 플라즈마를 형성할 경우 다음과 같은 효과를 나타낼 수 있다.
구체적으로, 단일 고주파 전원만 인가하여 구현한 플라즈마를 이용한 원자층 증착(ALD) 공정으로 실리콘 산화막을 증착하는 경우, 단차의 상부면에 형성된 실리콘 산화막 보다 상기 단차의 측벽에 형성된 실리콘 산화막이 밀도 또는 강도가 낮은 특성을 보이게 된다. 즉, 고주파 전원을 인가하여 구현된 플라즈마를 사용할 경우, 플라즈마의 직진성으로 인하여 단차 구조 중 상부(top)나 바닥(bottom)에 형성된 박막의 막질에 비해 측벽(side)에 형성된 박막의 막질이 저하되어 후속의 식각 공정에서 취약함을 가진다.
하지만, 처리 공간 내부의 상측에 고주파 전원을 인가하되 처리 공간 내부의 상측 또는 하측에 저주파 전원을 동시에 인가하여 구현된 플라즈마를 사용하게 되면, 저주파 전원으로 구현된 플라즈마로 인한 이온화된 원자의 움직임이 기판 쪽으로 향하게 되어 플라즈마에 대한 효과를 극대화시켜 패턴 내 막질을 개선할 수 있다.
뿐만 아니라, 저주파 전원의 파워(power)를 증가하면 플라즈마의 영역이 변경되어 이는 플라즈마의 시스(sheath) 영역을 변경시킬 수 있어 이를 이용하면 패턴 내 측벽 부분에 형성되는 박막의 막질을 개선시킬 수 있다. 즉, 듀얼 주파수 전원을 인가하여 구현한 플라즈마를 이용한 원자층 증착(atomic layer deposition, ALD) 공정으로 실리콘 산화막을 증착하는 경우, 단차의 상부면에 형성된 박막과 상기 단차의 측벽에 형성된 박막이 모두 단단하게 형성될 수 있다.
일실시예에 따르면, 본 단계에서는, 박막 형성을 위해, 상기 가스 분사부에 RF 전원을 인가하거나 상기 기판 지지부에 RF 전원을 인가할 수 있다.
실시예에 따른 반도체 소자의 갭필 방법에서는, 상기와 같은 제1 흡착단계(S110)와 박막 형성단계(S130)를 포함하는 제1 단위 사이클(S100)을 1회 이상 반복 수행하여 박막을 형성시킬 수 있으며, 이에 따라, 패턴 상에 박막층을 일정 두께 및 높이로 갭필(gap filling)할 수 있다.
또한, 상기 제1 단위 사이클(S100)은 제1 흡착단계(S110)를 수행한 다음과, 박막 형성단계(S130)를 수행한 다음 퍼지단계를 더 포함할 수 있다. 즉, 실리콘 시드층을 형성시키거나, 박막층을 형성한 다음 각각 퍼지가스를 공급하고, 펌핑을 통해 공정 챔버 내부의 가스를 배기하도록 하는 퍼지단계를 포함할 수 있다. 상기 퍼지 가스는 불활성 가스를 공급해 수행할 수 있다. 상기 퍼지가스는 아르곤, 질소, 헬륨, 제논 등과 같은 불활성 원소를 포함하는 가스를 사용할 수 있다.
한편, 제2 단위 사이클(S200)은 제2 흡착단계(S210) 및 퍼지단계(S230)를 포함한다.
상기 제2 흡착단계(S210)는, 상기 기판 지지부에 RF 전원을 인가하고, 상기 단위 실리콘 산화막이 형성된 기판 상에 증착 조절가스를 공급하여 상기 실리콘 산화막에 증착 조절가스를 흡착시킬 수 있다. 즉, 본 단계에서는, 기판 지지부에 RF 전원을 인가하여 기판의 패턴 내부로 증착 조절가스가 유입되도록 유도할 수 있다.
상기 증착 조절가스는 실리콘 및 산소의 결합 비중을 감소시키는 역할을 하는 인히비터(inhibitor)를 포함한다. 구체적으로, 도 2(b)에 도시된 바와 같이, 상기 증착 조절가스에 포함되는 인히비터(inhibitor)는 실리콘 및 수소가 결합된 수소 작용기를 아민기(NH3) 또는 아미노기(NH2)로 치환하여 이후 실리콘 소스 및 산소의 추가 증착에 의한 실리콘 산화물의 성장 속도를 감소시키는 역할을 한다.
특히, 상기와 같은 증착 조절가스를 공급하여 상기 실리콘 산화막에 증착 조절가스를 흡착시키면 패턴 내부에 굴곡진 영역은 패턴 상부에 비해 플라즈마의 직진성에 의해 인히비터의 플라즈마 반응에 노출되는 영역이 적어 패턴 내부의 질소 작용기의 흡착이 상부에 비해 적어 Si-O 결합 비중이 증가함에 따라 막의 성장 속도가 증가함에 따라 우수한 갭필 성능을 나타낼 수 있다.
상기와 같이 증착 조절가스를 도입하지 않고 실리콘 산화물을 반복적으로 도입하는 경우, 도 2(a)에 도시된 바와 같이, 수소 작용기에 실리콘 산화물이 연속적으로 결합하게 되며, 이와 같은 경우, 패턴의 상부에 위치하는 부분에 실리콘 산화막이 성장하는 속도가 빨라 패턴 상부에 폐쇄(close)되며, 이로 인해, 패턴 하부로 실리콘 시드의 공급이 차단되어 심(seam) 또는 보이드(void)와 같은 결함이 발생하게 된다.
이를 위해, 상기 증착 조절가스는 암모니아(NH3), 수산화암모늄(NH4OH), 디이소프로필아민(di(isopropyl)amine), 이소프로필아민(isoprophylamine), 트리스이소프로필아민(tris(isoprophyl)amine), 트리스오르말프로필아민(tris(normalprophyl)amine), 디메틸아민(di(methyl)amine), 트리스에틸아민(tris(ethyl)amine), 트리스메틸아민(tris(methyl)amine) 또는 이들의 혼합물을 포함하는 인히비터를 포함할 수 있다.
또한, 증착 조절가스는 불활성 가스를 더 포함할 수 있다. 불활성 가스는 아르곤 가스, 질소 가스, 헬륨 가스, 제논 가스 또는 이들의 혼합물을 사용할 수 있다. 상기와 같은 불활성 가스를 포함하는 증착 조절가스를 공급하는 경우 실리콘 산화막이 형성된 패턴의 입구에 대한 식각 성능을 높여 패턴 입구를 식각에 의해 오픈되도록 한다. 이에 따라, 고종횡비의 단차가 형성된 패턴의 내부에도 실리콘 산화막이 형성되도록 함에 따라 연속적인 증착 공정을 통해 우수한 갭필 성능을 나타내도록 유도할 수 있다. 하지만, 인히비터만을 활용하는 경우에도 패턴 입구를 식각에 의해 오픈되도록 할 수 있다.
특히, 본 단계에서는 13.56 MHz 내지 27.12 MHz의 단일 고주파 전원만을 기판 지지부에 인가하여 증착 조절가스를 패턴의 상부(top)에 흡착시킬 수 있고, 상부(top)에 대한 에칭 효과를 향상시킬 수 있다.
상기 제2 단위 사이클(S200)은 제2 흡착단계(S210)를 수행한 다음, 퍼지단계(S230)를 수행할 수 있다. 즉, 퍼지가스를 공급하고, 펌핑을 통해 공정 챔버 내부의 가스를 배기하도록 하는 퍼지단계(S230)를 포함할 수 있다.
실시예에 따른 반도체 소자의 갭필 방법에서는, 상기와 같은 제2 단위 사이클(S200)을 1회 이상 반복 수행할 수 있으며, 이에 따라, 제1 단위 사이클(S100) 수행에 의해 형성되는 패턴 입구의 박막층을 에칭하여 패턴 입구를 오픈시킬 수 있다.
또한, 상기와 같은 제1 단위 사이클(S100) 및 제2 단위 사이클(S200)을 포함하는 메인 사이클(S10)을 1회 이상 반복 수행하여 패턴에 실리콘 산화막을 적층하여 갭필할 수 있다.
도 3은 실시예에 따른 반도체 소자의 갭필 방법을 나타낸 타이밍도이다.
도 3을 참조하여, 실시예에 따른 반도체 소자의 갭필 공정을 보다 상세히 설명하면, 먼저, 패턴이 형성된 기판 상에 실리콘 소스를 포함하는 제1 공정가스를 공급하여 패턴 상에 실리콘 시드층을 형성할 수 있다. 이후, 퍼지가스를 공급하고 공정 챔버 내부에 잔류하는 가스를 제거할 수 있다.
다음, 플라즈마를 형성한 상태에서 실리콘 시드층이 형성된 패턴 상에 산소를 포함하는 제2 공정가스를 공급하여 실리콘 시드와 산소를 반응시켜 패턴 상에 실리콘 산화막을 형성할 수 있다. 이후, 퍼지가스를 공급하고 공정 챔버 내부에 잔류하는 가스를 제거하는 증착 구간을 수행할 수 있다.
상기와 같은 증착 구간을 수행한 다음에는 기판 지지부에 전원을 인가하여 기판의 하면에 플라즈마를 형성하고, 증착 조절가스를 공급하여 패턴의 상부에 형성된 실리콘 산화막 중 일부를 식각하고, 실리콘 산화막에 질소 작용기를 고정할 수 있다. 이후, 퍼지가스를 공급하고 공정 챔버 내부에 잔류하는 가스를 제거할 수 있다.
실시예에 따른 반도체 소자의 갭필 방법에서는 상기와 같은 증착 구간(제1 단위 사이클) 및 증착 조절구간(제2 단위 사이클)을 각각 1회 이상 반복 수행할 수 있다. 또한, 증착 구간(제1 단위 사이클) 및 증착 조절구간(제2 단위 사이클)을 포함하는 메인 사이클을 1회 이상 반복 수행하여 패턴 상에 실리콘 산화막을 갭필할 수 있다.
도 4는 실시예에 따른 반도체 소자의 갭필 공정을 설명하기 위해서, (a) 패턴(P) 상에 실리콘 시드(Si seed)를 형성한 상태, (b) 기판(W)의 패턴(P) 상에 실리콘 산화막(SiO layer)을 형성한 상태, (c) 증착 조절가스를 공급하고 실리콘 가스를 공급하는 상태 및 (d) 패턴을 갭필한 상태를 모식적으로 나타낸 개념도이다.
도 4(a)를 참조하면, 상기와 같이 패턴 상에 제1 공정가스를 공급하면, 기판(W)의 패턴(P) 상에 실리콘 시드(Si seed)가 형성된다. 이후, 제2 공정가스를 도입하면 산소와 실리콘 시드가 반응하여 실리콘 산화막(SiO layer)을 형성하게 된다. 이와 같은 공정을 반복 수행할 경우 패턴의 상부에서 실리콘 산화막(SiO layer)의 성장속도가 패턴의 하부에서의 성장속도보다 빨리 진행되어, 도 4(b)에 나타낸 바와 같이 실리콘 산화막의 성장으로 인해 패턴의 상부에 폐쇄된 부분(closed area, CA)이 형성된다. 이는, 패턴의 상부는 평판이나, 패턴의 사이에는 수직한 홈이 형성된 높은 종횡비의 구조를 가지고 있기 때문이며, 패턴의 사이 공간에 형성되어야 할 실리콘 산화막의 부피가 크기 때문이다.
실시예에 따른 반도체 소자의 갭필 방법에서는 인히비터 또는 인히비터 및 불활성 가스를 포함하는 증착 조절가스를 공급하여 패턴의 상부와 폐쇄된 부분의 실리콘 산화막(SiO layer)을 식각하여 개방(open)하고, 패턴의 상부에 형성된 실리콘 산화막에 질소 작용기를 고정하여 패턴의 상부에 실리콘 산화막의 성장속도를 조절할 수 있다. 이는, 패턴의 상부는 평판 구조를 가지기 때문에, 패턴의 내벽과 하부면에 비해 질소 작용기가 패턴의 상부면에서 과량 고정되어 패턴의 상부면에서 실리콘 산화막의 성장속도가 감소하게 된다.
도 4(c)에 도시된 바와 같이, 상기와 같이 패턴(P)의 상부에 개방된 공간을 통해 실리콘 시드(Si seed)가 패턴(P)의 하부로 유입될 수 있으며, 이에 따라, 패턴(P)의 사이 공간에 실리콘 산화막(SiO layer)이 균일하게 증착되어, 도 4(d)에 도시된 바와 같이 심과 보이드 등의 결함이 발생되지 않은 실리콘 산화막(SiO layer)을 패턴(P) 사이 공간에 형성할 수 있게 된다.
상기한 바와 같은 실시예에 따른 반도체 소자의 갭필 방법은, 패턴 상에 실리콘 산화막을 형성한 다음 기판의 하부에 플라즈마를 형성하고, 인히비터 또는 인히비터 및 불활성 가스를 포함하는 증착 조절가스를 공급하는 방법을 통해 증착 균일성(deposition uniformity)과 에칭 균일성(etching uniformity)를 모두 만족하여 보이드(void) 및 심(seam)과 같은 결함(defect)이 발생되지 않아 높은 종횡비(high aspect ratio)의 패턴 구조에 대하여 우수한 갭필 특성을 확보할 수 있도록 한다.
한편, 도 5는 실시예에 따른 반도체 소자의 갭필 방법을 수행하기 위한 기판 처리 장치(200)를 모식적으로 나타낸 개념도이다.
도 5를 참조하면, 실시예에 따른 반도체 소자의 갭필 방법은 공정 챔버(210), 가스 공급부(220), 기판 지지부(230) 및 플라즈마 전원 공급부(240)를 포함하는 기판 처리 장치(200)를 이용해 수행할 수 있다.
먼저, 공정챔버(210)는 상부가 개방된 본체(211) 및 본체(211)의 상단 외주에 설치되는 탑 리드(215)를 포함할 수 있다. 탑 리드(215)의 내부 공간은 가스 공급부(220)에 의해 폐쇄되어 처리 공간을 형성할 수 있다. 처리 공간은 증착 공정 등 기판(W)에 대한 처리를 위한 공간을 제공한다. 아울러, 가스 공급부(220)과 탑 리드(215) 사이에는 절연링(r)이 설치되어, 공정챔버(210)와 가스 공급부(220)을 전기적으로 절연시킬 수 있다.
상기 본체(211)는 측면의 지정된 위치에 기판(W)의 반입 및 반출을 위한 게이트(214)가 마련될 수 있다. 또한, 공정챔버(210) 내부를 진공화하기 위하여, 펌프(213)가 공정챔버(210) 하부에 위치된 배기구(212)에 연결될 수 있다.
가스 공급부(220)는 탑 리드(215) 내측에 기판 지지부(230)과 대향하도록 설치될 수 있다. 가스 공급부(220)는 외부로부터 공급되는 다양한 공정 가스를 가스 공급 라인을 통해 공급받아 챔버(200) 내부로 분사할 수 있다. 상기 가스 공급부(220)는 샤워 헤드를 이용해 구현할 수 있으며, 상기와 같은 샤워 헤드를 구비한 가스 공급부(220)는 플라즈마를 발생시키기 위한 제1 전극으로 작용할 수 있다.
가스 공급부(220)는 소스 가스, 퍼지 가스, 반응 가스, 캐리어 가스 등을 공급받아 공정 챔버(210)의 내부에 분사할 수 있다.
기판 지지부(230)는 기판 처리를 수행하기 위해 처리 공간 내부에서 기판을 지지하는 역할을 한다. 이를 위해, 기판 지지부(230)는 서셉터(231) 및 지지축(233)을 포함할 수 있다. 서셉터(231)는 상면에 적어도 하나의 기판(W)이 안착되도록 전체적으로 평판 형상을 가질 수 있다. 지지축(233)은 서셉터(231) 후면에 수직 결합되며, 공정챔버(210) 저부의 관통공을 통해 외부의 구동부와 연결되어, 서셉터(231)를 승하강 및 양방향으로 회전시키도록 구성될 수 있다.
또한, 상기 서셉터(231)는 플라즈마를 발생시키기 위한 제2 전극으로 작용할 수 있으며, 이에 따라, 기판의 하부에서 플라즈마를 형성하여 기판의 패턴 상으로 이온이 직진 이동하도록 하는 구조를 형성할 수 있다. 또한, 상기 서셉터는 RF전원 또는 외부 접지와 전기적으로 연결되는 하부전극이 구비될 수 있다.
그리고, 서셉터(231)의 내부에는 히터(235)가 구비되어 상부에 안착된 기판(W)의 온도를 조절할 수 있다.
플라즈마 전원 공급부는(240)는 가스 공급부(220) 또는 기판 지지부(230)와 연결될 수 있으며, 중심 주파수 대역이 10MHz~30MHz, 예컨대, 13.56 MHz 내지 27.12 MHz를 갖는 고주파 전원을 플라즈마 전원 소스로 제공하도록 구성될 수 있고 또한, 300 KHz 내지 600 KHz의 주파수 범위를 갖는 저주파 전원을 인가할 수도 있다. 상기 플라즈마 전원 공급부(240)는 고주파 전원과 저주파 전원을 각각 공급하기 위한 별도의 전원 공급 장치 2종을 각각 사용하여 구현할 수 있다.
실시예에 따른 기판 처리 장치는 제어부(250)를 포함할 수 있다. 제어부(250)는 각 구성 요소의 전반적인 동작을 제어하는 역할을 한다. 제어부(250)는 갭필 공정의 증착 파라미터를 설정하고 제어할 수 있다. 제어부(250)는 기 설정된 증착 제어 파라미터에 따라 상기 플라즈마 전원 공급부(240)의 턴온 및 턴오프를 제어할 수 있다. 이를 위해, 상기 제어부(250)는 중앙처리장치, 메모리, 입출력 인터페이스 등을 포함할 수 있다.
또한, 실시예에 따른 기판 처리 장치(200)는 히터 전원 공급부(260)를 더 포함할 수 있으며, 히터(235)에 전원을 공급하여 기판의 온도를 조절하도록 구성할 수 있다.
그리고, 상기 기판 처리 장치(200)는 매칭 네트워크(미도시)를 더 포함할 수 있다. 매칭 네트워크(미도시)는 상기 플라즈마 전원 공급부(240)와 연결되어 플라즈마 전원 공급부(240)의 출력 임피던스와 공정챔버(210) 내의 부하 임피던스를 상호 매칭시켜 전원이 공정챔버(210)로부터 반사됨에 따른 반사 손실을 제거하도록 구성될 수 있다.
상기한 바와 같은 실시예에 따른 기판 처리 장치(200)는 상기 처리 공간에 실리콘 소스를 포함하는 제1 공정 가스를 공급하여 기판에 형성된 단차를 구비하는 패턴 상에 상기 제1 공정 가스를 흡착시키도록 제어할 수 있다. 다음, 전원을 인가해 상기 처리 공간에 플라즈마를 발생시키고, 상기 기판 상에 흡착된 상기 제1 공정 가스와 반응하는 산소원자를 함유하는 제2 공정가스를 공급하여 상기 단차를 구비하는 패턴 상에 단위 실리콘 산화막을 형성하도록 제어할 수 있다. 이후, 상기 기판 지지부에 전원을 인가해 상기 기판의 하부에 플라즈마를 형성하고, 상기 단위 실리콘 산화막이 형성된 기판 상에 인히비터 또는 인히비터 및 불활성 가스를 함유하는 증착 조절가스를 공급하여 상기 실리콘 산화막에 증착 조절가스를 흡착시키는 단위 사이클을 1회 이상 반복하여 수행하도록 제어하여 갭필 공정을 수행하도록 상기 제어부가 제어할 수 있다.
이하, 본 발명을 실시예를 들어 더욱 상세히 설명하도록 한다.
제시된 실시예는 본 발명의 구체적인 예시일 뿐이며, 본 발명의 범위를 제한하기 위한 것은 아니다.
<실시예>
100 nm의 갭이 형성되고, 종횡비가 24:1인 패턴 상에 갭필 공정을 수행하였다. 갭필 공정은 먼저, DIPAS 가스를 공급하여 패턴 상에 실리콘 시드층을 형성하고, 퍼지 가스를 공급한 다음 배기하여 공정챔버 내부의 가스를 배기하였다.
다음, 샤워 헤드에 플라즈마 전원을 인가하여 플라즈마를 형성하고, 산소 가스를 공급하여 패턴 상에 실리콘 산화막층을 형성하고, 퍼지 가스를 공급한 다음 배기하여 공정챔버 내부의 가스를 배기하였다.
이후, 서셉터에 13.56 MHz의 고주파 전원과, 370 Hz의 저주파 전원을 플라즈마 전원으로 동시에 인가하여 기판의 하부에 플라즈마를 형성하고 암모니아 가스, 수소 가스 및 아르곤 가스를 혼합 공급하여 실리콘 산화막이 형성된 패턴 상에 증착 조절가스를 흡착시키고, 퍼지 가스를 공급한 다음 배기하여 공정챔버 내부의 가스를 배기하였다. 이후, 실리콘 시드층 형성단계, 실리콘 산화막층 형성단계 및 증착 조절가스 흡착 단계를 100회 반복 수행하여 갭필 공정을 수행하여 증착 시료를 제조하였다.
<비교예 1>
샤워 헤드에 플라즈마 전원을 인가하고, 증착 조절가스 흡착 단계를 수행하지 않는 것을 제외하고는 실시예와 동일한 방법으로 갭필 공정을 수행하여 증착 시료를 제조하였다.
<비교예 2>
샤워 헤드에 플라즈마 전원을 인가하여 증착 조절가스 흡착 단계를 수행하는 것을 제외하고는 실시예와 동일한 방법으로 갭필 공정을 수행하여 증착 시료를 제조하였다.
<실험예>
실시예 및 비교예에 따른 방법으로 갭필 공정을 수행해 제조한 증착 시료의 갭필 특성을 평가하기 위해 전계방사 주사전자현미경을 이용해 제조한 시료의 패턴 단면 이미지를 수득하였으며, 그 결과를 도 6에 나타내었다.
도 6에 나타난 바와 같이, 비교예 1에 따른 방법으로 제조한 시료는 패턴 내부가 충분히 갭필되지 않아 심(seam)이 발생되었음을 확인할 수 있었고, 비교예 2에 따른 방법으로 제조한 시료는 인히비터의 영향으로 갭필 성능이 비교예 1에 비해 향상되어 보이드(void)가 형성되었음을 확인할 수 있었다.
반면에, 실시예에 따른 방법으로 제조한 시료의 경우 결함이 발생되지 않아 우수한 갭필 특성을 나타낸다는 사실을 확인할 수 있었다.
또한, 실시예 및 비교예 2에 따른 방법으로 제조한 시료의 화학적 특성을 분석하기 위해서, X선 광전자 분광분석(XPS)을 수행하였다.
그 결과, 실시예 및 비교예 2에 따른 방법으로 제조한 시료에서 아민기, 아미노기 등의 작용기에 대한 신호가 검출되지 않아 증착 조절가스 흡착 단계를 통해 실리콘 산화막에 고정된 질소 포함 작용기는 이후 실리콘 시드층 형성과정에 의해 모두 제거되었음을 확인할 수 있었으며, 질소 포함 작용기가 불순물로 잔류하지 않아 이에 의한 물성 저하가 유발되지 않을 것으로 판단되었다.
상기와 같은 결과를 통해, 실리콘 산화막을 증착한 다음 etch를 통해 패턴 입구가 오픈되고, 이후 증착 공정을 통해 갭필이 가능한 것으로 판단되었다. 또한, 증착 조절가스 흡착 단계를 통해 패턴 내부에 굴곡진 영역은 패턴 상부에 비해 플라즈마의 직진성에 의해 인히비터 플라즈마 반응에 노출되는 영역이 적어 패턴 내부의 질소 작용기의 흡착이 상부에 비해 적어 Si-O 결합 비중이 증가함에 따라 막의 성장 속도가 증가함에 따라 갭필이 진행되는 것으로 판단되었으며, 이에 의해 우수한 갭필 성능을 나타내는 것으로 예측되었다.
상술한 바와 같이 개시된 본 발명의 바람직한 실시예들에 대한 상세한 설명은 당업자가 본 발명을 구현하고 실시할 수 있도록 제공되었다. 상기에서는 본 발명의 바람직한 실시 예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 본 발명의 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 예를 들어, 당업자는 상술한 실시 예들에 기재된 각 구성을 서로 조합하는 방식으로 이용할 수 있다. 따라서, 본 발명은 여기에 나타난 실시형태들에 제한되려는 것이 아니라, 여기서 개시된 원리들 및 신규한 특징들과 일치하는 최광의 범위를 부여하려는 것이다.
본 발명은 본 발명의 정신 및 필수적 특징을 벗어나지 않는 범위에서 다른 특정한 형태로 구체화될 수 있다. 따라서, 상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니 되고 예시적인 것으로 고려되어야 한다. 본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다. 본 발명은 여기에 나타난 실시형태들에 제한되려는 것이 아니라, 여기서 개시된 원리들 및 신규한 특징들과 일치하는 최광의 범위를 부여하려는 것이다. 또한, 특허청구범위에서 명시적인 인용 관계가 있지 않은 청구항들을 결합하여 실시 예를 구성하거나 출원 후의 보정에 의해 새로운 청구항으로 포함할 수 있다.
W : 기판 200 : 기판 처리 장치
210 : 공정 챔버 220 : 기판 지지부
230 : 가스 분사부 240 : 플라즈마 전원 공급부
250 : 제어부 260 : 히터 전원 공급부

Claims (6)

  1. 내부에 처리 공간이 형성된 공정 챔버, 상기 처리 공간의 하부 영역에 위치하며 패턴이 형성된 기판이 안착되는 기판 지지부, 상기 처리 공간의 상부 영역에 위치하며 상기 기판으로 가스를 분사하기 위한 가스 분사부, 상기 처리 공간에 플라즈마를 발생시키기 위해 상기 기판 지지부 및 상기 가스 분사부 중 적어도 하나에 전원을 공급하기 위한 플라즈마 전원 공급부를 포함하는 기판 처리 장치를 이용한 반도체 소자의 갭필 방법에 있어서,
    상기 처리 공간에 실리콘 소스를 포함하는 제1 공정 가스를 공급하여 기판에 형성된 단차를 구비하는 패턴 상에 상기 제1 공정 가스를 흡착시키는 제1 흡착단계와, 상기 가스분사부 및 기판 지지부 중 적어도 어느 하나에 RF 전원을 인가하여 상기 처리 공간에 플라즈마를 발생시키고, 상기 기판 상에 흡착된 상기 제1 공정 가스와 반응하는 산소원자를 함유하는 제2 공정가스를 공급하여 상기 단차를 구비하는 패턴 상에 단위 실리콘 산화막을 형성하는 박막 형성단계를 포함하는 제1 단위 사이클을 n회 수행하는 단계; 및
    상기 기판 지지부에 RF 전원을 인가하여 상기 처리 공간에 플라즈마를 형성하고, 상기 단위 실리콘 산화막이 형성된 기판 상에 증착 조절가스를 공급하여 상기 실리콘 산화막에 증착 조절가스를 흡착시키는 제2 흡착단계와, 상기 증착 조절 가스를 퍼지하도록 상기 기판 상에 퍼지가스를 공급하는 퍼지단계를 포함하는 제2 단위 사이클을 n회 수행하는 단계;를 포함하는 메인 사이클을 수행하되,
    상기 제1 단위 사이클 및 상기 제2 단위 사이클을 포함하는 메인 사이클을 n회 수행하는 것을 특징으로 하는 반도체 소자의 갭필 방법(단, 상기 n은 자연수임).
  2. 제1항에 있어서,
    상기 제1 공정가스는, 디실란(Si2H6), 디이소프로필아미노실란(DIPAS), 부틸아미노실란(BAS), 비스tert-부틸아미노실란(BTBAS), 디메틸아미노실란(DMAS), 비스디메틸아미노실란(BDMAS), 트리스디메틸아미노실란(TDMAS), 디에틸아미노실란(DEAS), 비스디에틸아미노실란(BDEAS), 디프로필아미노실란(DPAS) 및 디이소프로필아미노실란(DIPAS)으로 이루어진 군으로부터 선택되는 1종 이상을 포함하는 것을 특징으로 하는 반도체 소자의 갭필 방법.
  3. 제1항에 있어서,
    상기 박막 형성 단계에서,
    상기 가스 분사부에 RF 전원이 인가하되,
    상기 RF 전원은 13.56 MHz 내지 27.12 MHz의 주파수 범위를 갖는 고주파 전원 및 300 KHz 내지 600 KHz의 주파수 범위를 갖는 저주파 전원인 것을 특징으로 반도체 소자의 갭필 방법.
  4. 제1항에 있어서,
    상기 박막 형성 단계에서,
    상기 기판 지지부에 RF 전원이 인가하되,
    상기 RF 전원은 13.56 MHz 내지 27.12 MHz의 주파수 범위를 갖는 고주파 전원 및 300 KHz 내지 600 KHz의 주파수 범위를 갖는 저주파 전원인 것을 특징으로 반도체 소자의 갭필 방법.
  5. 제1항에 있어서,
    상기 증착 조절 가스 흡착 단계에서,
    상기 기판 지지부에 RF 전원이 인가하되,
    상기 RF 전원은 13.56 MHz 내지 27.12 MHz의 주파수 범위를 갖는 고주파 전원 및 300 KHz 내지 600 KHz의 주파수 범위를 갖는 저주파 전원인 것을 특징으로 반도체 소자의 갭필 방법.
  6. 제1항에 있어서,
    상기 증착 조절가스는, 암모니아(NH3), 수산화 암모늄(NH4OH), 디이소프로필 아민(di(isopropyl)amine), 이소프로필 아민(isoprophylamine), 트리스이소프로 필아민(tris(isoprophyl)amine), 디메틸 아민(di(methyl)amine), 트리스오르말프로필 아민(tris(normalprophyl)amine), 트리스에틸 아민(tris(ethyl)amine), 트리스메틸 아민(tris(methyl)amine) 중 적어도 어느 하나 이상의 성분을 포함하는 가스 및 불활성 가스로 이루어진 군으로부터 선택되는 1종 이상을 포함하는 것을 특징으로 하는 반도체 소자의 갭필 방법.
KR1020210182685A 2021-12-20 2021-12-20 반도체 소자의 갭필 방법 KR20230093782A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210182685A KR20230093782A (ko) 2021-12-20 2021-12-20 반도체 소자의 갭필 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210182685A KR20230093782A (ko) 2021-12-20 2021-12-20 반도체 소자의 갭필 방법

Publications (1)

Publication Number Publication Date
KR20230093782A true KR20230093782A (ko) 2023-06-27

Family

ID=86946804

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210182685A KR20230093782A (ko) 2021-12-20 2021-12-20 반도체 소자의 갭필 방법

Country Status (1)

Country Link
KR (1) KR20230093782A (ko)

Similar Documents

Publication Publication Date Title
US11643724B2 (en) Method of forming structures using a neutral beam
US11476109B2 (en) Method of forming an electronic structure using reforming gas, system for performing the method, and structure formed using the method
US11823866B2 (en) Thin film forming method
US7923386B2 (en) Method to improve the step coverage and pattern loading for dielectric films
TW202026458A (zh) 相對於基板的薄膜沉積方法
KR20200040331A (ko) 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
US20170243734A1 (en) Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US8685832B2 (en) Trench filling method and method of manufacturing semiconductor integrated circuit device
KR20080106984A (ko) 유전체막들에 대한 스텝 커버리지 및 패턴 로딩 개선 방법
KR20060081350A (ko) 개선된 갭 충전 애플리케이션을 위한 고-처리량ｈｄｐ-ｃｖｄ 프로세스
KR20100039654A (ko) 반도체 소자의 갭필 방법
US11814728B2 (en) Method for filling a gap in a three-dimensional structure on a semiconductor substrate
TW202209506A (zh) 基材處理方法
KR20230040902A (ko) 에어 갭 형성 방법 및 선택적 증착 방법
KR20230093782A (ko) 반도체 소자의 갭필 방법
KR102241937B1 (ko) 반도체 소자의 갭필 방법
US20230096453A1 (en) Substrate processing method
US20230142899A1 (en) Thin-film deposition method and system
US20240145236A1 (en) Substrate processing method
US20220415650A1 (en) Substrate processing method
US20220102190A1 (en) Semiconductor processing method
KR102696249B1 (ko) 트렌치들의 측벽들 또는 평탄 표면들 상에 선택적으로 실리콘 질화물 막을 형성하는 방법
KR102125076B1 (ko) 박막 증착 방법
KR20240086485A (ko) 고 종횡 비 반도체 구조물의 갭을 채우기 위한 다중 펄스를 이용한 원자층 증착 장치 및 이를 이용한 원자층 증착방법

Legal Events

Date Code Title Description
A201 Request for examination