JP2010027835A - 不揮発性記憶装置およびその製造方法 - Google Patents
不揮発性記憶装置およびその製造方法 Download PDFInfo
- Publication number
- JP2010027835A JP2010027835A JP2008186914A JP2008186914A JP2010027835A JP 2010027835 A JP2010027835 A JP 2010027835A JP 2008186914 A JP2008186914 A JP 2008186914A JP 2008186914 A JP2008186914 A JP 2008186914A JP 2010027835 A JP2010027835 A JP 2010027835A
- Authority
- JP
- Japan
- Prior art keywords
- memory element
- lower electrode
- electrode
- connection hole
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】記憶素子部は、層間絶縁膜3を貫通する接続孔4の底部から所定の深さまで形成された下部電極2と、下部電極2の上面の一部を露出して下部電極2上の接続孔4の内壁に形成されたサイドウォール5と、サイドウォール5の形状に沿って形成され、露出した下部電極2の上面と電気的に接続された記憶素子MEと、記憶素子ME上に形成された上部電極6とから構成されており、露出した下部電極2の上面と記憶素子MEとが接続する面の寸法を最小加工寸法よりも小さくする。
【選択図】図9
Description
本実施の形態1による不揮発性メモリセルを構成するNOR型セルアレイの等価回路図を図1(a)および(b)に示す。図1(a)はメモリセルアレイの全体の等価回路図、図1(b)はメモリセルアレイの部分的な等価回路図である。ここでは、ソースを共有する2つのメモリセルM00,M10を例に挙げてメモリアレイ構成の詳細を説明するが、これら以外のソースを共有する2つのメモリセルについても同様である。
本実施の形態2によるメモリセルのアクセストランジスタの構造は、前述した実施の形態1と同様であるが、記憶素子部の形成場所が前述した実施の形態1と相違する。すなわち、前述した実施の形態1では、記憶素子部を第1層目の配線M1と第2層目の配線M2との間に形成したが、本実施の形態2では、アクセストランジスタATrのドレイン領域Dmと第1層目の配線M1との間に形成するものである。
2 下部電極
3 層間絶縁膜
4 接続孔
5 サイドウォール
6 上部電極
7 サイドウォール
8 下地膜
9D,9U 下地膜
10 金属酸化膜
11,12 半導体領域
13 ゲート絶縁膜
14 ゲート電極
15 シリサイド層
16 サイドウォール
17 層間絶縁膜
18 接続孔
19 第1プラグ電極
20 第2プラグ電極
21a ストッパ絶縁膜
21b 配線形成用絶縁膜
22 配線溝
23a バリアメタル膜
23b Cuめっき膜
24a ストッパ絶縁膜
24b 接続孔形成用絶縁膜
25a バリアメタル膜
25b Cuめっき膜
26 第1プラグ電極
ATr アクセストランジスタ
BL,BL0,BL1,BL(j−1) ビット線
Dm ドレイン領域
HM 絶縁膜
NWm nウェル
M1,M2 配線
M00,M10 メモリセル
ME 記憶素子
PWm pウェル
RP1,RP2,RP3 レジストパターン
SGI 素子分離部
SL,SL0,SL(k−1) ソース線
Sm ソース領域
WL,WL0,WL1,WL(i−1) ワード線
Claims (7)
- 半導体基板の主面上に形成されたアクセストランジスタおよび下部電極と上部電極との間に記憶素子を挟む記憶素子部からなるメモリセルを含み、前記アクセストランジスタのドレイン領域と前記記憶素子部の前記下部電極とが電気的に接続された不揮発性記憶装置であって、
前記記憶素子部は、前記半導体基板の主面上に形成された層間絶縁膜を貫通する接続孔の内部に、前記接続孔の底部から所定の深さまで形成された前記下部電極と、前記下部電極の上面の一部を露出して前記下部電極上の前記接続孔の内壁に形成されたサイドウォールと、前記サイドウォールの形状に沿って形成され、露出した前記下部電極の上面に接続された前記記憶素子と、前記記憶素子上に形成された前記上部電極とにより構成されており、
露出した前記下部電極の上面と前記記憶素子とが接続する面の寸法が最小加工寸法よりも小さいことを特徴とする不揮発性記憶装置。 - 請求項1記載の不揮発性記憶装置において、前記下部電極はNi、W、Cu、TiN、NiPt、Co、PyまたはFeCoにより構成され、前記記憶素子はNiO、CuO、TiO2、HfO2、ZrO2、Al2O3、GeSbTe、SbSe、GeTe、Nが添加されたGeSbTe、InがドープされたGeSbTe、SrZrO3、SrTiO3またはMgOにより構成され、前記上部電極はNi、TiNまたはTi/TiN積層により構成されることを特徴とする不揮発性記憶装置。
- 請求項1記載の不揮発性記憶装置において、前記記憶素子の下面、前記記憶素子の上面、または前記記憶素子の下面および上面に下地膜が形成されていることを特徴とする不揮発性記憶装置。
- 請求項3記載の不揮発性記憶装置において、前記下地膜はCu、CuO、TaO、CrO、MgOまたはAl2O3により構成されることを特徴とする不揮発性記憶装置。
- 請求項1記載の不揮発性記憶装置において、前記記憶素子と前記下部電極との間に金属酸化膜が形成されていることを特徴とする不揮発性記憶装置。
- 請求項1記載の不揮発性記憶装置において、前記記憶素子部は、第1層目の配線と第2層目の配線との間、または前記アクセストランジスタのドレイン領域と第1層目の配線との間に形成されていることを特徴とする不揮発性記憶装置。
- (a)半導体基板の主面上に層間絶縁膜を形成する工程と、
(b)前記層間絶縁膜を貫通する接続孔を形成する工程と、
(c)前記接続孔の内部に第1導体膜を埋め込む工程と、
(d)前記接続孔の内部の前記第1導体膜をエッチバックすることにより、前記接続孔の底部から所定の深さまで前記第1導体膜からなる下部電極を形成する工程と、
(e)前記半導体基板の主面上に第1絶縁膜を堆積した後、前記第1絶縁膜をエッチバックすることにより、前記下部電極の上面の一部を露出して前記下部電極上の前記接続孔の内壁にサイドウォールを形成する工程と、
(f)前記半導体基板の主面上に記憶素子用材料および第2導体膜を順次堆積した後、前記第2導体膜および前記記憶素子用材料を順次エッチングすることにより、前記記憶素子用材料からなる記憶素子および前記第2導体膜からなる上部電極を形成する工程と、
(g)前記半導体基板の主面上に第2絶縁膜を堆積した後、前記第2絶縁膜をエッチバックすることにより、積層された前記記憶素子および前記上部電極の側面にサイドウォールを形成する工程とを含み、
露出した前記下部電極の上面と前記記憶素子とが接続する面の寸法が最小加工寸法よりも小さいことを特徴とする不揮発性記憶装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008186914A JP2010027835A (ja) | 2008-07-18 | 2008-07-18 | 不揮発性記憶装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008186914A JP2010027835A (ja) | 2008-07-18 | 2008-07-18 | 不揮発性記憶装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010027835A true JP2010027835A (ja) | 2010-02-04 |
Family
ID=41733381
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008186914A Pending JP2010027835A (ja) | 2008-07-18 | 2008-07-18 | 不揮発性記憶装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010027835A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010135541A (ja) * | 2008-12-04 | 2010-06-17 | Sharp Corp | 可変抵抗素子並びにその製造方法 |
WO2010090128A1 (ja) * | 2009-02-09 | 2010-08-12 | 独立行政法人産業技術総合研究所 | 固体メモリ |
WO2011142386A1 (ja) * | 2010-05-11 | 2011-11-17 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JP2011238875A (ja) * | 2010-05-13 | 2011-11-24 | Nec Corp | スイッチング素子、スイッチング素子の製造方法および半導体装置 |
WO2012098879A1 (ja) * | 2011-01-20 | 2012-07-26 | パナソニック株式会社 | 抵抗変化素子およびその製造方法 |
CN102683584A (zh) * | 2011-03-18 | 2012-09-19 | 中国科学院微电子研究所 | 集成标准cmos工艺的金属氧化物电阻存储器及其制备方法 |
CN103346258A (zh) * | 2013-07-19 | 2013-10-09 | 中国科学院上海微系统与信息技术研究所 | 相变存储单元及其制备方法 |
CN103943775A (zh) * | 2013-01-23 | 2014-07-23 | 华邦电子股份有限公司 | 电阻式存储元件 |
WO2015059819A1 (ja) * | 2013-10-25 | 2015-04-30 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 不揮発性半導体記憶装置 |
CN113675231A (zh) * | 2020-05-14 | 2021-11-19 | 格芯新加坡私人有限公司 | 存储器件以及形成存储器件的方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006279042A (ja) * | 2005-03-28 | 2006-10-12 | Samsung Electronics Co Ltd | 抵抗メモリセル、その形成方法及びこれを利用した抵抗メモリ配列 |
JP2007129198A (ja) * | 2005-11-02 | 2007-05-24 | Elpida Memory Inc | 不揮発性メモリ素子及びその製造方法 |
JP2008085204A (ja) * | 2006-09-28 | 2008-04-10 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
-
2008
- 2008-07-18 JP JP2008186914A patent/JP2010027835A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006279042A (ja) * | 2005-03-28 | 2006-10-12 | Samsung Electronics Co Ltd | 抵抗メモリセル、その形成方法及びこれを利用した抵抗メモリ配列 |
JP2007129198A (ja) * | 2005-11-02 | 2007-05-24 | Elpida Memory Inc | 不揮発性メモリ素子及びその製造方法 |
JP2008085204A (ja) * | 2006-09-28 | 2008-04-10 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010135541A (ja) * | 2008-12-04 | 2010-06-17 | Sharp Corp | 可変抵抗素子並びにその製造方法 |
WO2010090128A1 (ja) * | 2009-02-09 | 2010-08-12 | 独立行政法人産業技術総合研究所 | 固体メモリ |
JP2010183017A (ja) * | 2009-02-09 | 2010-08-19 | National Institute Of Advanced Industrial Science & Technology | 固体メモリ |
WO2011142386A1 (ja) * | 2010-05-11 | 2011-11-17 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JP2011238875A (ja) * | 2010-05-13 | 2011-11-24 | Nec Corp | スイッチング素子、スイッチング素子の製造方法および半導体装置 |
CN103650142A (zh) * | 2011-01-20 | 2014-03-19 | 松下电器产业株式会社 | 电阻变化元件及其制造方法 |
JP5270046B2 (ja) * | 2011-01-20 | 2013-08-21 | パナソニック株式会社 | 抵抗変化素子およびその製造方法 |
WO2012098879A1 (ja) * | 2011-01-20 | 2012-07-26 | パナソニック株式会社 | 抵抗変化素子およびその製造方法 |
US9006698B2 (en) | 2011-01-20 | 2015-04-14 | Panasonic Intellectual Property Management Co., Ltd. | Variable resistance element and method of manufacturing the same |
CN102683584A (zh) * | 2011-03-18 | 2012-09-19 | 中国科学院微电子研究所 | 集成标准cmos工艺的金属氧化物电阻存储器及其制备方法 |
CN103943775A (zh) * | 2013-01-23 | 2014-07-23 | 华邦电子股份有限公司 | 电阻式存储元件 |
CN103346258A (zh) * | 2013-07-19 | 2013-10-09 | 中国科学院上海微系统与信息技术研究所 | 相变存储单元及其制备方法 |
WO2015059819A1 (ja) * | 2013-10-25 | 2015-04-30 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 不揮発性半導体記憶装置 |
CN113675231A (zh) * | 2020-05-14 | 2021-11-19 | 格芯新加坡私人有限公司 | 存储器件以及形成存储器件的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9859207B2 (en) | Integrated circuit device including vertical memory device and method of manufacturing the same | |
JP2010027835A (ja) | 不揮発性記憶装置およびその製造方法 | |
JP4246400B2 (ja) | 半導体記憶装置 | |
JP4345676B2 (ja) | 半導体記憶装置 | |
TWI517468B (zh) | 電阻式隨機存取記憶胞及具有埋入型電阻式隨機存取記憶胞之邏輯裝置之製造方法 | |
US8203187B2 (en) | 3D memory array arranged for FN tunneling program and erase | |
KR100515182B1 (ko) | 1t1r 저항성 메모리 어레이의 제조 방법 | |
JP5116294B2 (ja) | 半導体構造およびその製造方法(垂直soiトレンチsonosセル) | |
US8461642B2 (en) | Semiconductor device having a nonvolatile memory cell with field effect transistors | |
US9087715B2 (en) | Nonvolatile semiconductor memory device and method of manufacturing the same | |
JP2008277543A (ja) | 不揮発性半導体記憶装置 | |
JP2007258224A (ja) | 半導体集積回路装置およびその製造方法 | |
JP2008160004A (ja) | 半導体記憶装置及びその製造方法 | |
TWI686931B (zh) | 三維記憶體陣列及其形成方法 | |
US7868315B2 (en) | Semiconductor memory device and method of manufacturing the same | |
JP5378722B2 (ja) | 不揮発性記憶装置およびその製造方法 | |
US9812641B2 (en) | Non-volatile memory device and methods for fabricating the same | |
JP4955218B2 (ja) | 半導体装置 | |
CN109888096B (zh) | 存储单元及其制造方法、以及存储装置 | |
JP2009088241A (ja) | 半導体装置およびその製造方法 | |
JP2008294088A (ja) | 半導体装置およびその製造方法 | |
JP2008294111A (ja) | 半導体装置の製造方法 | |
TW202327056A (zh) | 記憶體裝置及其製造方法 | |
JP2011100823A (ja) | 半導体記憶装置及び半導体記憶装置の製造方法 | |
JP2001077219A (ja) | 不揮発性半導体記憶装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130521 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131203 |