CN103650142A - 电阻变化元件及其制造方法 - Google Patents

电阻变化元件及其制造方法 Download PDF

Info

Publication number
CN103650142A
CN103650142A CN201280001934.6A CN201280001934A CN103650142A CN 103650142 A CN103650142 A CN 103650142A CN 201280001934 A CN201280001934 A CN 201280001934A CN 103650142 A CN103650142 A CN 103650142A
Authority
CN
China
Prior art keywords
mentioned
change layer
resistance change
resistance
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280001934.6A
Other languages
English (en)
Other versions
CN103650142B (zh
Inventor
魏志强
高木刚
三谷觉
川岛良男
高桥一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
III Holdings 12 LLC
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN103650142A publication Critical patent/CN103650142A/zh
Application granted granted Critical
Publication of CN103650142B publication Critical patent/CN103650142B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

一种电阻变化元件，具有第1电极（107）、第2电极（105）、以及介于第1、第2电极（107、105）间并与第1、第2电极（107、105）相接而设置、基于施加的电信号而电阻值可逆地变化的电阻变化层（106）；电阻变化层（106）通过由氧不足型的第1金属氧化物构成的第1电阻变化层（106b）、和由氧不足度比第1电阻变化层（106b）的氧不足度小的第2过渡金属氧化物构成的第2电阻变化层（106a）的层叠构造而构成；第2电极（105）在与第2电阻变化层（106a）之间的界面处仅具有一个针状部；第2电阻变化层（106a）介于第1电阻变化层（106b）与第2电极（105）之间并与第1电阻变化层（106b）和第2电极（105）相接、并且覆盖上述针状部而设置。

Description

电阻变化元件及其制造方法
技术领域
本发明涉及电阻变化元件，特别涉及根据施加的电信号而电阻值可逆地变化的电阻变化型的电阻变化元件及其制造方法。
背景技术
近年来，随着电气设备的数字技术的进展，为了保存音乐、图像、信息等数据，对于大容量且非易失性的存储器件的要求提高。作为对应这样的要求的一个对策，在存储单元中使用了电阻值根据被施加的电信号而变化、并持续保持该状态的电阻变化元件的非易失性存储器件（以下称作ReRAM）受到关注。这是因为，电阻变化元件具有结构比较简单且容易高密度化、容易取得与以往的半导体工艺的相容性等特征。
作为一例，在专利文献1、2、3中，公开了这样一种电阻变化元件，其具有两个电极和被这些电极夹着的电阻变化层，该电阻变化层的电阻状态可逆地变化。图8、图9、图10是表示在上述专利文献1、2、3中公开的以往的电阻变化元件的结构的剖视图。
图8表示在专利文献1中记载的以往的电阻变化元件800的结构。电阻变化元件800具有由第1电极807和第2电极805夹着由金属氧化物层构成的电阻变化层806的原型结构（图8上段）。对于原型结构的电阻变化元件800，通过在第1电极807及第2电极805间施加规定的电压，形成作为第1电极807及第2电极805间的电流路径（在两电极间流过的电流的电流密度局部变大的部分）的纤丝（filament）806c（图8下段）。以下，将初次形成纤丝806c的处理称作初始击穿，将初始击穿所需的施加电压称作初始击穿电压。
图9表示在专利文献2中记载的以往的电阻变化元件900的结构。电阻变化元件900具备带有纳米针905a的第2电极905。电阻变化层906邻接于纳米针905a。第1电极907邻接于电阻变化层906。纳米针905a有导电性，通过仅设在第2电极905上而形成非对称型的电极构造。从第2电极905的表面部分的1平方微米生长的纳米针的数量通常超过100。
通常，纳米针905a的密度越高，通过施加恒压脉冲而变化的电阻变化层906的高电阻状态与低电阻状态的电阻值的差越大。此外，通过由纳米针905a形成的不均匀的电场，使电阻变化元件900的动作特性改善。纳米针905a的顶端处的电场比整体的平均电场强很多。因此，能够使用低电压且较弱的电脉冲使电阻变化层906的电阻值变化。
图10表示在专利文献3中记载的以往的电阻变化元件1000的结构。电阻变化元件1000具备衬底1001、形成在该衬底1001上的氧化物层1002、形成在该氧化物层1002上的第1电极1007、具有多个针1005a的第2电极1005、以及被第1电极1007及第2电极1005夹着的电阻变化层1006。这里，电阻变化层1006由氧不足型金属氧化物形成，由氧不足度大的第1金属氧化物含有层（以下称作“第1金属氧化物层”）1006a、和形成在该第1金属氧化物层1006a上的氧不足度小的第2金属氧化物含有层（以下称作“第2金属氧化物层”）1006b构成。
第2金属氧化物层1006b的膜厚t比针1005a的高度h大。从针1005a的顶端到第1金属氧化物层1006a的距离为t－h，小于从没有针1005a的部分的第2电极1005到第1金属氧化物层1006a的距离t。多个针1005a通过将第2电极1005加热而形成。通过形成多个针1005a，电场集中在针1005a的顶端附近，所以容易形成发生电阻变化现象的纤丝区域。
现有技术文献
专利文献
专利文献1：日本特开2008－306157号公报
专利文献2：日本特开2006－203178号公报
专利文献3：国际公开第2010/086916号
发明概要
发明要解决的问题
但是，在专利文献1、2、3的结构中，规定发生电阻变化现象的纤丝区域及纤丝区域的位置的针在电极的与衬底平行的面内随机地发生。此外，构成电阻变化层的金属氧化物的组成在与衬底平行的面内不均匀。具体而言，电阻变化元件的侧壁附近与中心部分相比，更容易受到蚀刻伤害、层间绝缘层形成时的氧化等的影响，所以在电阻变化元件的中心部分和侧壁附近，金属氧化物中的氧的含有量不同。
因此，电阻变化元件的特性、特别是初始击穿电压和动作时的电阻值根据纤丝区域发生在电阻变化元件的中心部分及侧壁附近的哪里而不同，因而，有多个电阻变化元件的动作特性偏差的问题。这样的动作特性的偏差损害了使用电阻变化元件而构成的半导体存储装置的动作稳定性及可靠性。此外，需要对电阻变化元件的设计尺寸加上作为这样的偏差的对策的余量，所以妨碍了存储装置的细微化、大容量化。
发明内容
本发明是鉴于这样的问题而做出的，目的是提供一种电阻变化元件及其制造方法，与以往相比能够抑制各个元件的初始击穿电压、动作时的电阻值的偏差。
用于解决问题的手段
为了解决以往的问题，本发明的一个技术方案的电阻变化元件，具有第1电极、第2电极和电阻变化层，该电阻变化层被设置为，介于上述第1电极与上述第2电极之间并与上述第1电极和上述第2电极相接，该电阻变化层的电阻值基于施加在上述第1电极与上述第2电极之间的电信号而可逆地变化；上述电阻变化层通过将第1电阻变化层和第2电阻变化层层叠而构成，该第1电阻变化层由氧不足型的第1过渡金属氧化物层构成，该第2电阻变化层由氧不足度比上述第1过渡金属氧化物的氧不足度小的第2过渡金属氧化物构成；上述第2电极具有朝向上述第2电阻变化层突出的仅一个针状部；上述第2电阻变化层介于上述第1电阻变化层与上述第2电极之间并与上述第1电阻变化层和上述第2电极相接、并且覆盖上述第2电极的上述针状部而设置。
本发明不仅能够作为这样的电阻变化元件实现，还能够作为用来制造这样的电阻变化元件的制造方法实现。
发明效果
根据本发明的电阻变化元件，在电极的被控制的位置上形成针状部，有意地使电场集中，从而控制发生电阻变化现象的纤丝区域的发生部位。由此，能够抑制各个元件的初始击穿电压、动作时的电阻值的偏差。结果，能够削减作为偏差对策而需要对电阻变化元件的设计尺寸添加的余量，所以能够实现存储装置的细微化、大容量化。
附图说明
图1是本发明的实施方式1的电阻变化元件的剖视图。
图2A是表示本发明的实施方式1的电阻变化元件的主要部分的制造方法的剖视图。
图2B是表示本发明的实施方式1的电阻变化元件的主要部分的制造方法的剖视图。
图2C是表示本发明的实施方式1的电阻变化元件的主要部分的制造方法的剖视图。
图2D是表示本发明的实施方式1的电阻变化元件的主要部分的制造方法的剖视图。
图2E是表示本发明的实施方式1的电阻变化元件的主要部分的制造方法的剖视图。
图2F是表示本发明的实施方式1的电阻变化元件的主要部分的制造方法的剖视图。
图2G是表示本发明的实施方式1的电阻变化元件的主要部分的制造方法的剖视图。
图2H是表示本发明的实施方式1的电阻变化元件的主要部分的制造方法的剖视图。
图2I是表示本发明的实施方式1的电阻变化元件的主要部分的制造方法的剖视图。
图3是本发明的实施方式2的电阻变化元件的剖视图。
图4A是表示本发明的实施方式2的电阻变化元件的主要部分的制造方法的剖视图。
图4B是表示本发明的实施方式2的电阻变化元件的主要部分的制造方法的剖视图。
图4C是表示本发明的实施方式2的电阻变化元件的主要部分的制造方法的剖视图。
图4D是表示本发明的实施方式2的电阻变化元件的主要部分的制造方法的剖视图。
图4E是表示本发明的实施方式2的电阻变化元件的主要部分的制造方法的剖视图。
图4F是表示本发明的实施方式2的电阻变化元件的主要部分的制造方法的剖视图。
图4G是表示本发明的实施方式2的电阻变化元件的主要部分的制造方法的剖视图。
图4H是表示本发明的实施方式2的电阻变化元件的主要部分的制造方法的剖视图。
图5是一般的非易失电阻变化元件的剖视图。
图6是表示一般的非易失电阻变化元件的纤丝区域的发生部位的俯视图。
图7A是表示一般的非易失电阻变化元件的初始击穿电压的、与纤丝区域的发生部位相对应的偏差的图。
图7B是表示一般的非易失电阻变化元件的动作时的高电阻状态、低电阻状态的电阻值的、与纤丝区域的发生部位相对应的偏差的图。
图8是以往例的电阻变化元件的剖视图。
图9是以往例的电阻变化元件的剖视图。
图10是以往例的电阻变化元件的剖视图。
具体实施方式
本发明的一个形态的电阻变化元件，是具有第1电极、第2电极和电阻变化层的电阻变化元件，该电阻变化层被设置为，介于上述第1电极与上述第2电极之间并与上述第1电极和上述第2电极相接，并基于在上述第1电极与上述第2电极之间施加的电信号而电阻值可逆地变化；上述电阻变化层通过将第1电阻变化层和第2电阻变化层层叠而构成，该第1电阻变化层由氧不足型的第1过渡金属氧化物层构成，该第2电阻变化层由氧不足度比上述第1过渡金属氧化物的氧不足度小的第2过渡金属氧化物构成；上述第2电极具有朝向上述第2电阻变化层突出的仅一个针状部；上述第2电阻变化层被设置为，介于上述第1电阻变化层与上述第2电极之间并与上述第1电阻变化层和上述第2电极相接，并且覆盖上述第2电极的上述针状部。
此外，也可以是，上述第2电极的上述针状部的高度比上述第2电阻变化层的没有被上述针状部进入的部分的厚度大。
此外，也可以是，上述第1电阻变化层在被上述针状部进入的位置处具有凹部。
此外，也可以是，上述第2电阻变化层在被上述针状部进入的位置处具有凸部，仅在该凸部，与上述第1电阻变化层连接；上述电阻变化元件还具备间隔件，该间隔件介于上述第1电阻变化层与上述第2电阻变化层之间，并且覆盖上述第2电阻变化层的上述凸部的侧面。
通过这样的结构，能够有意地控制针的部位，由于电场仅集中在第2电极的一个针状部的顶端附近，所以能够控制发生电阻变化现象的纤丝区域，结果，能够抑制各个元件的初始击穿电压、动作时的电阻值的偏差。通过抑制偏差，能够削减作为偏差对策而需要对电阻变化元件的设计尺寸添加的余量，所以能够实现存储器的细微化、大容量化。此外，电场集中到与第2电极的一个针状部相接的氧不足度小的第2电阻变化层，能够进行低电压动作。
特别是，根据在上述第1电阻变化层与上述第2电阻变化层之间设置间隔件的结构，能够减小上述第1电阻变化层与上述第2电阻变化层之间的接触面积，所以能够减小电阻变化元件的泄漏电流。
此外，也可以是，在上述说明的电阻变化元件中，在半导体衬底上依次层叠设置上述第2电极、上述第2电阻变化层、上述第1电阻变化层、及上述第1电极。
通过做成这样的结构，由于第2电极的针状部通过蚀刻形成，所以针状部的形状控制变得容易。
此外，也可以是，在上述说明的电阻变化元件中，在半导体衬底上依次层叠设置上述第1电极、上述第1电阻变化层、上述第2电阻变化层、及上述第2电极。
通过做成这样的结构，由于上述第2电极的针状部自对准地形成，所以能够省略作为电极材料的贵金属蚀刻工艺，能够实现制造成本的降低。
此外，也可以是，在上述说明的电阻变化元件中，第1金属氧化物及第2金属氧化物分别由钽（Ta）、铪（Hf）、锆（Zr）、钛（Ti）、铌（Nb）、钨（W）、镍（Ni）、铁（Fe）的氧化物中的1种构成。
这些材料在用在电阻变化层中的情况下，是能够得到电阻变化元件的良好动作特性（优良的保持特性及高速动作）的适合的材料，但另一方面，为了使电阻变化元件从初始状态转移到能够进行电阻变化动作的状态而需要初始击穿。根据本发明的效果，由于该初始击穿特性极为稳定化，所以通过将上述材料积极地用在电阻变化层中，能够得到电阻变化元件的良好的动作特性。
本发明不仅能够作为这样的电阻变化元件实现，还能够作为用来制造这样的电阻变化元件的制造方法实现。
以下，在说明本发明的详细情况之前，说明本发明者们通过实验得到的、表示在以往的多个电阻变化元件中初始击穿电压和动作时的电阻值发生偏差的结果和该偏差的原因。
图5表示通过该实验制作出的1个电阻变化元件500的截面。电阻变化元件500在衬底501上层叠第1电极507、电阻变化层506及第2电极505而构成。参照图5，则被第1电极507和第2电极505夹着的电阻变化层506由第1过渡金属氧化物层506b和第2过渡金属氧化物层506a构成，第1过渡金属氧化物层506b由氧不足型的过渡金属氧化物构成，第2过渡金属氧化物层506a由氧不足度比第1过渡金属氧化物层506b小的过渡金属氧化物构成。
所谓氧不足度，是指在各种过渡金属中、相对于构成其化学计量组成的氧化物的氧的量而言不足的氧的比例。通常，化学计量组成的氧化物多呈现绝缘体的特性，氧不足型的过渡金属氧化物多呈现半导体的特性。即，第2过渡金属氧化物层506a优选的是，使氧不足度比第1过渡金属氧化物层506b小、电阻高。
通过做成这样的结构，在电阻变化时施加在第1电极507及第2电极505间的电压被向第2过渡金属氧化物层506a分配更多的电压，能够使在第2过渡金属氧化物层506a中发生的氧化还原反应更容易发生。
这里，构成第1过渡金属氧化物层506b的第1过渡金属和构成第2过渡金属氧化物层506a的第2过渡金属既可以使用相同的材料，也可以使用不同的材料。作为过渡金属，可以使用钽（Ta）、钛（Ti）、铪（Hf）、锆（Zr）、铌（Nb）、钨（W）等。
过渡金属由于能够取多个氧化状态，所以能够通过氧化还原反应实现不同的电阻状态。在第1过渡金属和第2过渡金属使用相互不同的材料的情况下，优选的是，第2过渡金属的标准电极电位比第1过渡金属的标准电极电位小。这是因为，电阻变化现象可以认为是在形成于电阻高的第2过渡金属氧化物层506a中的微小的纤丝中发生氧化还原反应、其电阻值变化而发生的。
此外，优选的是，第2过渡金属氧化物的介电常数比第1过渡金属氧化物的介电常数大。或者，优选的是，第2过渡金属氧化物的禁带宽度（bandgap）比第1过渡金属氧化物的禁带宽度小。通过在电阻变化层506中使用满足上述条件的某一个或两个的第1过渡金属氧化物及第2过渡金属氧化物，第2过渡金属氧化物层506a的绝缘击穿电场强度变得比第1过渡金属氧化物层506b的绝缘击穿电场强度小，能够减小初始击穿电压。
这是因为，如J.McPhersonetal.，IEDM2002，p.633－636（非专利文献）的图1所示那样，在氧化物层的绝缘击穿电场强度（Breakdown Strength）与介电常数之间，能看到介电常数越大则绝缘击穿电场强度越小的相关关系。此外，是因为，如J.McPhersonetal.，IEDM2002，p.633－636的图2所示那样，在氧化物层的绝缘击穿电场与禁带宽度之间，能够看到禁带宽度越大则绝缘击穿电场强度越大的相关关系。
将多个这样的电阻变化元件500同时通过在衬底501上形成作为第1电极507、电阻变化层506及第2电极505的薄膜的层叠体并布图（patterning）的方法制作。在邻接的电阻变化元件500间，形成未图示的层间绝缘层。在形成层间绝缘层时，构成电阻变化层506的过渡金属氧化物在电阻变化元件500的侧壁附近氧化。
图6是表示从使用钽氧化物制作的多个电阻变化元件500之中对初始击穿后的三个电阻变化元件A、B、C测定的EBAC（Electron BeamAbsorbedCurrent，电子束吸收电流）的强度分布的EBAC像。另外，该图6作为概念图记载。
EBAC通过在扫描电子显微镜中搭载有机械探头的装置来测定。将分别接触在电阻变化元件500的第1电极507及第2电极505上的机械探头连接到电流计上。照射在试样上的一次电子被分开为作为背面散射电子从试样脱离的电子、和向试样内部侵入的电子，侵入到试样内部中的电子作为吸收电流被向上下两方向分流，经由机械探头流到电流计中。这样，通过测定多个部位的EBAC的大小，能够得到将EBAC的强度分布用明暗的灰度等级表示的EBAC像。这里，进行设定以使电阻越低的（电流越大的）部位、EBAC像用越亮的灰度等级表示，确认了电阻变化元件的纤丝区域的发生部位。
电阻变化元件的初始电阻是107Ω～几108Ω，是比电阻变化元件的通常的电阻变化动作时的电阻值（103Ω～105Ω左右）高的电阻值。处于初始状态的电阻变化元件通过初始击穿而形成纤丝区域，从初始状态使电阻暂且减小，从而成为能够进行通常的电阻变化动作的状态。在图6的EBAC像中能看到的白色区域是通过初始击穿形成的纤丝区域。
该初始击穿可以考虑是以与作为半导体的栅极氧化膜而使用的SiO2薄膜的绝缘击穿同样的机理发生的。可以考虑，在半导体的栅极氧化膜中，如果SiO2薄膜被置于电压或电流压力下，则原子间的结合被切断而生成缺陷，发生以该缺陷为中继点的泄漏电流，如果缺陷进一步增加则形成泄漏路径即纤丝，达到绝缘击穿。
在电阻变化元件500中，在氧不足度小的第2过渡金属氧化物层506a中，由于与作为绝缘物的化学计量组成的第2过渡金属氧化物相比氧稍微不足，所以可以考虑原本存在某种程度的缺陷，可以考虑发生与SiO2同样的绝缘击穿现象。
参照图6可知，以电阻变化元件A、B、C的顺序，纤丝区域多发生在距电阻变化元件的缘部（截面的侧壁部分）近的部位。
图7A是描绘出图6所示的电阻变化元件A、B、C的初始击穿电压的图。可知纤丝区域发生在最接近于缘部的部位的电阻变化元件C的初始击穿电压的绝对值更大。此外，电阻变化元件A、B的初始击穿电压也有差异。
图7B是描绘出使图6所示的电阻变化元件A、B、C在初始击穿后电阻变化的情况下的高电阻状态、低电阻状态的电阻值的图，可知初始击穿电压的绝对值较高者的高电阻状态的电阻值、低电阻状态的电阻值都较低，根据纤丝形成部位的位置而发生偏差。
根据以上的实验结果可知，通过使纤丝区域发生的部位的、电阻变化层506中的相对的位置在多个电阻变化元件中统一，能够减小元件间的偏差。纤丝区域的发生部位优选的是，统一在电阻变化元件的中心附近。将偏差降低的结果是，能够削减作为偏差对策而需要对电阻变化元件的设计尺寸添加的余量，所以容易实现大容量的非易失存储器。
以下，参照附图对本发明的实施方式进行说明。
（实施方式1）
［电阻变化元件的结构］
图1是表示本发明的实施方式1的电阻变化元件100的一结构例的剖视图。
如图1所示，电阻变化元件100具备衬底101；形成在衬底101上、由氮化钛（TiN）构成的密接层102（厚度10～20nm）；形成在密接层102上、由氮化钛铝（TiAlN）构成的圆锥台状的导电层103（厚度50～100nm）；形成在导电层103上的圆锥（针）状的第2电极105；覆盖第2电极105而形成在第2电极105上的第2电阻变化层106a（厚度2～10nm）；覆盖导电层103及第2电极105的将针状部除外的部分而形成在导电层103及第2电极105上的层间绝缘层104；形成在第2电阻变化层106a上的第1电阻变化层106b（厚度18～95nm）；以及形成在第1电阻变化层106b上、由氮化钽（TaN）构成的第1电极107（厚度5～100nm）。
第2电极105的针状部的顶端设在比第2电阻变化层106a的没有被该针状部进入的部分的上表面高的位置。换言之，第2电极105的上述针状部的高度比第2电阻变化层106a的没有被上述针状部进入的部分的厚度大。此外，第1电阻变化层106b在被上述针状部进入的位置具有凹部。
层间绝缘层104的上表面设在比第2电极105与导电层103之间的界面高的位置，导电层103和第2电阻变化层106a由于夹有层间绝缘层104而不直接连接。
第2电极105例如由铂（Pt）、铱（Ir）等、与构成第2电阻变化层106a的过渡金属及第1电极107相比标准电极电位更高的材料构成，从下表面起针顶端的高度为5～50nm左右。通过做成这样的结构，在第2电极105与第2电阻变化层106a的界面附近的第2电阻变化层106a中，有选择地发生氧化还原反应，能够得到稳定的电阻变化现象。
电阻变化层106由层叠构造的过渡金属氧化物构成。该过渡金属氧化物的母体金属优选的是钽（Ta）、铪（Hf）、锆（Zr）、钛（Ti）、铌（Nb）、钨（W）、镍（Ni）、铁（Fe）等金属。这里，所谓氧不足型的金属氧化物，是指与具有化学计量组成的金属氧化物（通常是绝缘体）的组成相比氧含有量少的金属氧化物，通常多进行半导体性的动作。通过将上述例示的母体金属的氧不足型氧化物用在电阻变化层106中，在电阻变化元件100中能够实现再现性良好且稳定的电阻变化动作。
在构成电阻变化层106的过渡金属是钽的情况下，在将包含在第1电阻变化层106b中的氧不足型钽氧化物表示为TaOx、将包含在第2电阻变化层106a中的钽氧化物表示为TaOy的情况下，满足0<x<2.5、x<y。为了稳定实现电阻变化动作，优选的是2.1≦y、0.8≦x≦1.9。
此外，作为第2电阻变化层106a可以使用高电阻的钛氧化物（例如TiO2）。钛（标准电极电位=-1.63eV）是标准电极电位比钽（标准电极电位=-0.6eV）低的材料。此外，TiO2（相对介电常数=95）是相对介电常数比Ta2O5（相对介电常数=26）大的材料。并且，TiO2（禁带宽度=3.1eV）是禁带宽度比Ta2O5（禁带宽度=4.4eV）小的材料。另外，关于金属氧化物层的组成，能够使用卢瑟福背散射法测定。
另外，作为衬底101，能够使用硅单晶衬底或半导体衬底，但并不限定于这些。在聚酰亚胺树脂材料等上也可以形成电阻变化元件。
电阻变化元件100能够取电阻值相对高的高电阻状态、和电阻值相对低的低电阻状态这两个状态。在驱动电阻变化元件100的情况下，从外部的电源将满足规定条件的电压施加在第2电极105与第1电极107之间。按照电压施加的方向，电阻变化元件100的电阻变化层106的电阻值可逆地增加或减小。例如，在施加了比规定的阈值电压大的脉冲电压的情况下，电阻变化层106的电阻值增加或减小，另一方面，在施加了比该阈值电压小的脉冲电压的情况下，电阻变化层106的电阻值不变化。
［电阻变化元件的制造方法］
图2A至图2I是表示本发明的实施方式1的电阻变化元件100的主要部分的制造方法的剖视图。
首先，如图2A所示，在衬底101上，依次通过溅射法将作为密接层102的氮化钛膜（厚度5～20nm）、作为导电层103的氮化钛铝膜（50～100nm）、作为第2电极105的铱膜（厚度100～200nm）、作为硬掩模（hardmask）108发挥功能的氮化钛铝膜（厚度200～400nm）成膜。
接着，如图2B所示，在形成第2电极105的工序中，通过使用了所希望的第1掩模的蚀刻，将硬掩模108形成图案。
在将第2电极105平坦地形成的以往的制造方法中，如果将硬掩模108蚀刻而露出作为第2电极105的铱膜，则通常变更蚀刻条件，以使钛铝氮化物膜的蚀刻速度变慢且铱膜的蚀刻速度变快。
相对于此，在本实施方式的制造方法中，为了在第2电极上形成仅一个针状部，在作为第2电极105的铱膜露出后，也不变更蚀刻条件，在蚀刻硬掩模108的条件下将硬掩模108的剩余部分及作为第2电极105的铱膜继续蚀刻。
由此，能够在第2电极105的大致中央部仅形成一个针状部。从形成的第2电极105的下表面到针状部的顶端的高度是5～50nm左右。另外，与此同时，导电层103也某种程度地被蚀刻，截面成为梯形（大致圆锥台形状）。
接着，如图2C、图2D所示，在形成层间绝缘层104的工序中，在将第2电极105及导电层103覆盖而形成作为层间绝缘层104的绝缘材料膜后，将绝缘材料膜的上表面平坦化，通过回蚀（etch back），使第2电极105露出。此时，层间绝缘层104的上表面下降到比第2电极105与导电层103之间的界面即第2电极105的下表面高的位置。层间绝缘层104例如由等离子TEOS、或对于布线间的寄生电容的降低有效的含氟氧化物（例如FSG）或low-k材料构成。
接着，如图2E所示，在形成第2电阻变化层106a的工序中，将第2电极105及层间绝缘层104覆盖而形成作为第2电阻变化层106a的第2钽氧化物膜。第2钽氧化物膜通过将钽靶在氧气环境中溅射的反应性溅射法形成，使第2钽氧化物膜的氧含有率是67～72atm%，电阻率是107mΩcm以上，膜厚是2～10nm。通过在第2电极105设置针状部，在该针状部的顶端部分，第2钽氧化物膜能够形成得比其他区域薄，能够稳定地形成局部的薄膜部位。
接着，如图2F及图2G所示，在形成第1电阻变化层106b的工序中，在第2电阻变化层106a上，通过将钽靶在氩气和氧气环境中溅射的所谓的反应性溅射法，形成作为第1电阻变化层106b的钽氧化物膜。第1钽氧化物膜的氧含有率是50～65atm%，电阻率是2～50mΩcm，膜厚是100～200nm。
接着，如图2G所示，使用化学机械研磨法（CMP法）将晶片整面平坦化研磨。将该平坦化研磨进行到图2F所示的凸形状消失、并且第1钽氧化物膜在整面上残留的程度。
通过这样的平坦化研磨，之后，在第1电阻变化层106b的上表面，第2电极105的针状部的凸形状不被转印，遍及第1电阻变化层106b的上表面整面具有极高的平坦度，能够维持连续面。
接着，如图2H及图2I所示，在形成第1电极107的工序中，在第1电阻变化层106b上，通过溅射法形成作为第1电极107的钽氮化物膜（50～200nm）。然后，将包括之后作为第1电极107、电阻变化层106、第2电极105、层间绝缘层104、导电层103、密接层102的上述各层的层叠体，通过使用所希望的第2掩模的蚀刻而图案形成为电阻变化元件的形状。在本工序中，既可以使用一个第2掩模一齐进行图案形成，此外也可以按照各层进行图案形成。
通过设为以上的制造方法，通过第1掩模与第2掩模的位置关系，能够有意地控制针状部的部位，由于电场仅集中在第2电极的一个针状部的顶端附近，所以能够控制发生电阻变化现象的纤丝区域，能够抑制各个元件的初始击穿电压、动作时的电阻值的偏差，能够实现存储器的细微化、大容量化。另外，由于电阻变化层的周边部受到蚀刻时的伤害、层间绝缘膜形成时的氧化的影响，所以第2电极105的针状部优选的是形成在电阻变化元件100的大致中央部。
（实施方式2）
［电阻变化元件的结构］
图3是表示本发明的实施方式2的电阻变化元件300的一结构例的剖视图。
如图3所示，电阻变化元件300具备：衬底301；密接层302（厚度10～20nm），形成在衬底301上，由氮化钛（TiN）构成；第1电极307（厚度5～100nm），形成在密接层302上，由氮化钽（TaN）构成；第1电阻变化层306b（厚度18～95nm），形成在第1电极307上；层间绝缘层304，形成在由密接层302、第1电极307及第1电阻变化层306b构成的层叠构造体及衬底301上；间隔件（spacer）309，形成在将层间绝缘层304贯通而到达第1电阻变化层306b的上表面的接触孔的侧壁上；第2电阻变化层306a，形成在第1电阻变化层306b、间隔件309及层间绝缘层304上，将在上述接触孔内露出的第1电阻变化层306b及间隔件309覆盖；以及第2电极305，形成在第2电阻变化层306a上，具有将朝向上述接触孔内的凹部填埋的针状部。
在这样的构造中，第2电阻变化层306a在被第2电极305的针状部进入的位置具有朝下的凸部，仅在该凸部，与第1电阻变化层306b连接。间隔件309介于第1电阻变化层306b与第2电阻变化层306a之间，并且将第2电阻变化层306a的上述凸部的侧面覆盖。
第2电极305的上述针状部的顶端设在比第2电阻变化层306a的没有被上述针状部进入的部分的下表面低的位置。换言之，第2电极305的上述针状部的高度比第2电阻变化层306a的没有被上述针状部进入的部分的厚度大。
［电阻变化元件的制造方法］
图4A至图4H是表示本发明的实施方式2的电阻变化元件300的主要部分的制造方法的剖视图。
首先，如图4A及图4B所示，在由半导体构成的衬底301上，通过溅射法依次将作为密接层302的氮化钛膜（厚度5～20nm）、作为第1电极307的氮化钽膜（厚度50～200nm）、和作为第1电阻变化层306b的第1氧化钽膜（厚度18～95nm）成膜。然后，将包括之后作为密接层302、第1电极307、第1电阻变化层106b的上述各层的层叠体，通过使用所希望的掩模的蚀刻而图案形成为电阻变化元件的形状。在本工序中，既可以使用一个掩模一齐进行图案形成，也可以按照各层进行图案形成。
接着，如图4C及图4D所示，将密接层302、第1电极307、第1电阻变化层106b的层叠体覆盖而形成作为层间绝缘层304的硅氮化膜，将所形成的硅氮化膜的表面平坦化。
接着，如图4E所示，通过将表面被平坦化的硅氮化膜使用所希望的掩模进行蚀刻，形成接触孔。
然后，在接触孔内的第1电阻变化层106b及层间绝缘层304、以及接触孔外的层间绝缘层304上，通过CVD法堆积作为间隔件309的硅氧化膜。
接着，如图4F所示，通过将堆积的硅氧化膜进行各向异性蚀刻，使层间绝缘层304的上表面及接触孔内的第1电阻变化层106b的上表面露出。结果，在层间绝缘层304的侧壁形成由硅氧化膜等绝缘物构成的间隔件309。
接着，如图4G所示，将接触孔内的间隔件309及第1电阻变化层306b、以及层间绝缘层304覆盖而通过溅射形成作为第2电阻变化层306a的第2钽氧化物膜。使第2钽氧化物膜的厚度在与第1电阻变化层306b相接的区域中为5～10nm左右。
接着，如图4H所示，通过溅射形成作为第2电极305的铱膜（在层间绝缘层304上厚度为50～100nm左右）。
通过以上说明的第2实施方式的制造方法，第2电极305的针状部通过自对准形成，所以能够省略在第1实施方式的制造方法中需要的对作为电极材料的贵金属进行蚀刻的工艺，能够实现制造成本的降低。此外，在本实施方式的第2电阻变化层306a的形成中，由于不使用干式蚀刻，所以在第2电阻变化层306a中不会有干式蚀刻伤害，能够形成良好的特性的第2电阻变化层306a。
另外，在本实施方式中，作为第2电极105、305的针状部的形状的一例而举出了圆锥，但在针状部中，不仅是圆锥，例如也可以使用任意的垂体、或厚度大致均匀的电极材料膜仅在一个部位以尖锐的突起状隆起或陷入的形状等。通过在第2电极仅设置一个针状部，容易有意地控制纤丝区域的位置，结果，如上述那样，能够得到抑制各个元件的偏差的效果。
此外，通过本发明的制造方法制造的对象物并不限于在本实施方式中例示的形状的电阻变化元件。即，对于具备电阻变化型元件的电子器件的全部，可以通过上述制造方法、或者通过将上述制造方法与公知的方法组合来制造。
工业实用性
有关本发明的电阻变化元件及电阻变化元件的制造方法能够在面向低功率、高速写入、高速擦除、大容量化的下一代的非易失性存储器等中使用。
符号说明
100、300、500、800、900、1000电阻变化元件
101、301、501、1001衬底
102、302密接层
103导电层
104、304层间绝缘层
105、305、505、805、905、1005第2电极
106、306、506、806、906、1006电阻变化层
106a、306a第2电阻变化层
106b、306b第1电阻变化层
107、307、507、807、907、1007第1电极
108硬掩模
309间隔件
506a第2过渡金属氧化物层
506b第1过渡金属氧化物层
806c纤丝
905a纳米针
1002氧化物层
1005a针
1006a第1金属氧化物层
1006b第2金属氧化物层

Claims (20)

1.一种电阻变化元件，具有第1电极、第2电极和电阻变化层，该电阻变化层被设置为，介于上述第1电极与上述第2电极之间并与上述第1电极和上述第2电极相接，该电阻变化层的电阻值基于在上述第1电极与上述第2电极之间施加的电信号而可逆地变化，
上述电阻变化层通过将第1电阻变化层和第2电阻变化层层叠而构成，该第1电阻变化层由氧不足型的第1过渡金属氧化物层构成，该第2电阻变化层由氧不足度比上述第1过渡金属氧化物的氧不足度小的第2过渡金属氧化物构成；
上述第2电极具有朝向上述第2电阻变化层突出的仅一个针状部；
上述第2电阻变化层被设置为，介于上述第1电阻变化层与上述第2电极之间并与上述第1电阻变化层和上述第2电极相接，并且覆盖上述第2电极的上述针状部。
2.如权利要求1所述的电阻变化元件，其特征在于，
上述第2电极的上述针状部的高度比上述第2电阻变化层的没有被上述针状部进入的部分的厚度大。
3.如权利要求2所述的电阻变化元件，其特征在于，
上述第1电阻变化层在被上述针状部进入的位置具有凹部。
4.如权利要求2所述的电阻变化元件，其特征在于，
上述第2电阻变化层在被上述针状部进入的位置具有凸部，仅在该凸部，上述第2电阻变化层与上述第1电阻变化层连接；
上述电阻变化元件还具备间隔件，该间隔件介于上述第1电阻变化层与上述第2电阻变化层之间并且覆盖上述第2电阻变化层的上述凸部的侧面。
5.如权利要求1～3中任一项所述的电阻变化元件，其特征在于，
在上述电阻变化元件中，
在半导体衬底上，依次层叠设有上述第2电极、上述第2电阻变化层、上述第1电阻变化层及上述第1电极。
6.如权利要求1、2、4中任一项所述的电阻变化元件，其特征在于，
在上述电阻变化元件中，
在半导体衬底上，依次层叠设有上述第1电极、上述第1电阻变化层、上述第2电阻变化层及上述第2电极。
7.如权利要求1～6中任一项所述的电阻变化元件，其特征在于，
上述第1金属氧化物及上述第2过渡金属氧化物分别由钽、铪、锆、钛、铌、钨、镍、铁的氧化物中的一种构成。
8.如权利要求1～7中任一项所述的电阻变化元件，其特征在于，
上述第2电阻变化层的电阻值比上述第1电阻变化层的电阻值高。
9.如权利要求1～8中任一项所述的电阻变化元件，其特征在于，
上述第2电阻变化层的标准电极电位比上述第1电阻变化层的标准电极电位低。
10.如权利要求1～9中任一项所述的电阻变化元件，其特征在于，
上述第2电阻变化层的介电常数比上述第1电阻变化层的介电常数大。
11.如权利要求1～9中任一项所述的电阻变化元件，其特征在于，
上述第2电阻变化层的禁带宽度比上述第1电阻变化层的禁带宽度小。
12.如权利要求1～11中任一项所述的电阻变化元件，其特征在于，
上述第2电极的标准电极电位比构成上述第2过渡金属氧化物的过渡金属的标准电极电位大、并且比上述第1电极的标准电极电位大。
13.一种电阻变化元件的制造方法，其特征在于，包括：
在半导体衬底上形成具有向上方突出的仅一个针状部的第2电极的工序；
形成将上述第2电极的上述针状部覆盖、且由第2过渡金属氧化物构成的第2电阻变化层的工序；
在上述第2电阻变化层上形成由氧不足度比上述第2过渡金属氧化物的氧不足度大的第1过渡金属氧化物构成的第1电阻变化层的工序；以及
在上述第1电阻变化层上形成第1电极的工序。
14.一种电阻变化元件的制造方法，其特征在于，包括：
在半导体衬底上形成第1电极的工序；
形成将上述第1电极覆盖、且由第1过渡金属氧化物构成的第1电阻变化层的工序；
在上述第1电阻变化层上形成由氧不足度比上述第1金属氧化物的氧不足度小的第2过渡金属氧化物构成的第2电阻变化层的工序；以及
在上述第2电阻变化层上形成具有朝向上述第2电阻变化层从下主面突出的仅一个针状部的第2电极的工序。
15.如权利要求13或14所述的电阻变化元件的制造方法，其特征在于，
上述第1金属氧化物及上述第2过渡金属氧化物分别用钽、铪、锆、钛、铌、钨、镍、铁的氧化物中的一种形成。
16.如权利要求13～15中任一项所述的电阻变化元件的制造方法，其特征在于，
上述第2电阻变化层用电阻值比上述第1电阻变化层的电阻值高的材料形成。
17.如权利要求13～16中任一项所述的电阻变化元件的制造方法，其特征在于，
上述第2电阻变化层用标准电极电位比上述第1电阻变化层的标准电极电位低的材料形成。
18.如权利要求13～17中任一项所述的电阻变化元件的制造方法，其特征在于，
上述第2电阻变化层用介电常数比上述第1电阻变化层的介电常数大的材料形成。
19.如权利要求13～17中任一项所述的电阻变化元件的制造方法，其特征在于，
上述第2电阻变化层用禁带宽度比上述第1电阻变化层的禁带宽度小的材料形成。
20.如权利要求13～19中任一项所述的电阻变化元件的制造方法，其特征在于，
上述第2电极用标准电极电位比构成上述第2过渡金属氧化物的过渡金属的标准电极电位大、并且比上述第1电极的标准电极电位大的材料形成。
CN201280001934.6A 2011-01-20 2012-01-18 电阻变化元件及其制造方法 Expired - Fee Related CN103650142B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011010122 2011-01-20
JP2011-010122 2011-01-20
PCT/JP2012/000287 WO2012098879A1 (ja) 2011-01-20 2012-01-18 抵抗変化素子およびその製造方法

Publications (2)

Publication Number Publication Date
CN103650142A true CN103650142A (zh) 2014-03-19
CN103650142B CN103650142B (zh) 2016-05-11

Family

ID=46515514

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280001934.6A Expired - Fee Related CN103650142B (zh) 2011-01-20 2012-01-18 电阻变化元件及其制造方法

Country Status (4)

Country Link
US (1) US9006698B2 (zh)
JP (1) JP5270046B2 (zh)
CN (1) CN103650142B (zh)
WO (1) WO2012098879A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409627A (zh) * 2014-10-30 2015-03-11 北京大学 一种小尺寸超薄阻变存储器及其制备方法
CN107228883A (zh) * 2016-03-25 2017-10-03 松下知识产权经营株式会社 气体传感器、氢检测方法以及燃料电池汽车
CN108963070A (zh) * 2017-05-18 2018-12-07 中国科学院微电子研究所 一种阻变存储器及其制作方法
CN109769394A (zh) * 2017-09-04 2019-05-17 松下知识产权经营株式会社 气体传感器、气体检测装置、燃料电池汽车及气体传感器的制造方法
CN112018235A (zh) * 2020-07-24 2020-12-01 厦门半导体工业技术研发有限公司 半导体器件和半导体器件的制造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014033094A (ja) * 2012-08-03 2014-02-20 Sharp Corp 可変抵抗素子とその製造方法、及び、不揮発性半導体記憶装置
CN103730571B (zh) * 2012-10-15 2018-07-27 马维尔国际贸易有限公司 在电阻式随机存取存储器单元中形成接触以降低单元编程所需电压的方法和装置
JP2014099557A (ja) * 2012-11-15 2014-05-29 Toshiba Corp 抵抗変化素子、記憶装置および駆動方法
US8835272B1 (en) * 2013-02-28 2014-09-16 Sandia Corporation Passive electrically switchable circuit element having improved tunability and method for its manufacture
US9349950B2 (en) 2013-03-13 2016-05-24 Microchip Technology Incorporated Resistive memory cell with trench-shaped bottom electrode
US9444040B2 (en) 2013-03-13 2016-09-13 Microchip Technology Incorporated Sidewall type memory cell
US9349953B2 (en) * 2013-03-15 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Resistance variable memory structure and method of forming the same
US9608204B2 (en) * 2013-09-09 2017-03-28 Taiwan Semiconductor Manufacturing Company Ltd. Resistive random access memory and manufacturing method thereof
US9246084B2 (en) * 2014-01-23 2016-01-26 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell including V-shaped structure
US9385313B2 (en) 2014-02-19 2016-07-05 Microchip Technology Incorporated Resistive memory cell having a reduced conductive path area
US9269606B2 (en) 2014-02-19 2016-02-23 Microchip Technology Incorporated Spacer enabled active isolation for an integrated circuit device
US9412942B2 (en) 2014-02-19 2016-08-09 Microchip Technology Incorporated Resistive memory cell with bottom electrode having a sloped side wall
US10003021B2 (en) 2014-02-19 2018-06-19 Microchip Technology Incorporated Resistive memory cell with sloped bottom electrode
US9318702B2 (en) 2014-02-19 2016-04-19 Microchip Technology Incorporated Resistive memory cell having a reduced conductive path area
US20160104839A1 (en) * 2014-10-14 2016-04-14 Seoul National University R&Db Foundation Resistive random access memory device having nano-scale tip and nanowire, memory array using the same and fabrication method thereof
KR101623854B1 (ko) * 2014-10-14 2016-05-24 서울대학교산학협력단 나노 팁 구조를 갖는 저항성 메모리 소자 및 이를 이용한 메모리 어레이와 그 제조방법
KR20170091589A (ko) 2014-11-26 2017-08-09 마이크로칩 테크놀로지 인코포레이티드 감소된 전도성 경로 영역 / 강화된 전계를 위한 스페이서 영역을 갖는 저항성 메모리 셀
FR3041808B1 (fr) * 2015-09-30 2018-02-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation d'une cellule memoire resistive
TWI569416B (zh) * 2015-11-26 2017-02-01 華邦電子股份有限公司 電阻式隨機存取記憶體及其製造方法
KR102556820B1 (ko) * 2015-12-30 2023-07-19 에스케이하이닉스 주식회사 시냅스 및 이를 포함하는 뉴로모픽 장치
US11043634B2 (en) 2019-04-09 2021-06-22 International Business Machines Corporation Confining filament at pillar center for memory devices
CN111987217A (zh) * 2020-08-25 2020-11-24 上海华力微电子有限公司 Rram单元结构及其制造方法
CN115458679A (zh) * 2021-06-09 2022-12-09 联华电子股份有限公司 可变电阻式存储器装置及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040085833A1 (en) * 2002-11-01 2004-05-06 Young-Nam Hwang Phase changeable memory devices and methods of forming the same in which an upper electrode includes a tip that extends toward a lower electrode
JP2010027835A (ja) * 2008-07-18 2010-02-04 Renesas Technology Corp 不揮発性記憶装置およびその製造方法
WO2010064446A1 (ja) * 2008-12-04 2010-06-10 パナソニック株式会社 不揮発性記憶素子及び不揮発性記憶装置
WO2010086916A1 (ja) * 2009-01-29 2010-08-05 パナソニック株式会社 抵抗変化素子およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032728A (ja) * 2004-07-16 2006-02-02 Matsushita Electric Ind Co Ltd 不揮発性メモリ
US7208372B2 (en) 2005-01-19 2007-04-24 Sharp Laboratories Of America, Inc. Non-volatile memory resistor cell with nanotip electrode
JP2006344876A (ja) 2005-06-10 2006-12-21 Sharp Corp 不揮発性記憶素子とその製造方法
KR101004207B1 (ko) 2006-03-09 2010-12-24 파나소닉 주식회사 저항 변화형 소자, 반도체 장치, 및 그 제조 방법
JP2008198941A (ja) 2007-02-15 2008-08-28 Fujitsu Ltd 半導体装置および半導体装置の製造方法
JP4967176B2 (ja) 2007-05-10 2012-07-04 シャープ株式会社 可変抵抗素子とその製造方法及び不揮発性半導体記憶装置
CN101828262B (zh) * 2007-10-15 2012-06-06 松下电器产业株式会社 非易失性存储元件和使用该非易失性存储元件的非易失性半导体装置
WO2010087211A1 (ja) * 2009-02-02 2010-08-05 パナソニック株式会社 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法
JP5477687B2 (ja) * 2009-04-01 2014-04-23 日本電気株式会社 スイッチング素子、スイッチング素子の動作方法、スイッチング素子の製造方法、書き換え可能な論理集積回路およびメモリ素子
US8391051B2 (en) * 2009-04-10 2013-03-05 Panasonic Corporation Method of programming nonvolatile memory element
US8072795B1 (en) * 2009-10-28 2011-12-06 Intermolecular, Inc. Biploar resistive-switching memory with a single diode per memory cell

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040085833A1 (en) * 2002-11-01 2004-05-06 Young-Nam Hwang Phase changeable memory devices and methods of forming the same in which an upper electrode includes a tip that extends toward a lower electrode
JP2010027835A (ja) * 2008-07-18 2010-02-04 Renesas Technology Corp 不揮発性記憶装置およびその製造方法
WO2010064446A1 (ja) * 2008-12-04 2010-06-10 パナソニック株式会社 不揮発性記憶素子及び不揮発性記憶装置
WO2010086916A1 (ja) * 2009-01-29 2010-08-05 パナソニック株式会社 抵抗変化素子およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409627A (zh) * 2014-10-30 2015-03-11 北京大学 一种小尺寸超薄阻变存储器及其制备方法
CN107228883A (zh) * 2016-03-25 2017-10-03 松下知识产权经营株式会社 气体传感器、氢检测方法以及燃料电池汽车
CN107228883B (zh) * 2016-03-25 2021-07-27 新唐科技日本株式会社 气体传感器、氢检测方法以及燃料电池汽车
CN108963070A (zh) * 2017-05-18 2018-12-07 中国科学院微电子研究所 一种阻变存储器及其制作方法
CN109769394A (zh) * 2017-09-04 2019-05-17 松下知识产权经营株式会社 气体传感器、气体检测装置、燃料电池汽车及气体传感器的制造方法
CN109769394B (zh) * 2017-09-04 2022-04-22 新唐科技日本株式会社 气体传感器及其制造方法、气体检测装置、燃料电池汽车
CN112018235A (zh) * 2020-07-24 2020-12-01 厦门半导体工业技术研发有限公司 半导体器件和半导体器件的制造方法

Also Published As

Publication number Publication date
US9006698B2 (en) 2015-04-14
US20130112936A1 (en) 2013-05-09
JPWO2012098879A1 (ja) 2014-06-09
CN103650142B (zh) 2016-05-11
WO2012098879A1 (ja) 2012-07-26
JP5270046B2 (ja) 2013-08-21

Similar Documents

Publication Publication Date Title
CN103650142A (zh) 电阻变化元件及其制造方法
US9214628B2 (en) Nonvolatile memory element, nonvolatile memory device, and manufacturing method for the same
US9570682B2 (en) Semiconductor memory device and method of manufacturing the same
KR100818271B1 (ko) 펄스전압을 인가하는 비휘발성 메모리 소자의 문턱 스위칭동작 방법
US8258038B2 (en) Method of manufacturing semiconductor memory
CN102576709B (zh) 非易失性存储装置及其制造方法
US8441060B2 (en) Nonvolatile memory element and nonvolatile memory device incorporating nonvolatile memory element
US8530321B2 (en) Variable resistance element and manufacturing method thereof
US8563962B2 (en) Memory device and method of manufacturing the same
US8610102B2 (en) Nonvolatile memory device and manufacturing method thereof
WO2010137339A1 (ja) メモリセルアレイ、不揮発性記憶装置、メモリセル、およびメモリセルアレイの製造方法
JPWO2012001993A1 (ja) 抵抗変化型不揮発性記憶素子、抵抗変化型不揮発性記憶装置及び抵抗変化型不揮発性記憶素子の製造方法
KR20090026580A (ko) 저항 메모리 소자 및 그 형성방법
WO2013001742A1 (ja) 不揮発性半導体記憶素子、不揮発性半導体記憶装置およびその製造方法
WO2008075414A1 (ja) 抵抗変化素子の製造方法
US8981333B2 (en) Nonvolatile semiconductor memory device and method of manufacturing the same
JP5555821B1 (ja) 不揮発性記憶素子及びその製造方法
JP5232935B2 (ja) 抵抗変化素子の製造方法
JP5374865B2 (ja) 抵抗変化素子、これを用いた記憶装置、及びそれらの作製方法
JP2013062327A (ja) 不揮発性記憶素子及び不揮発性記憶装置並びにそれらの製造方法
JP2012216725A (ja) 抵抗記憶装置およびその製造方法
JP2010245220A (ja) 不揮発性記憶装置およびその製造方法
US11770987B2 (en) Resistive random-access memory and method for fabricating the same
KR20100136061A (ko) 메모리 소자 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160325

Address after: Osaka Japan

Applicant after: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.

Address before: Osaka Japan

Applicant before: Matsushita Electric Industrial Co.,Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170601

Address after: Delaware

Patentee after: III Holdings 12 LLC

Address before: Osaka Japan

Patentee before: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160511

CF01 Termination of patent right due to non-payment of annual fee