JP5270046B2 - 抵抗変化素子およびその製造方法 - Google Patents

抵抗変化素子およびその製造方法 Download PDF

Info

Publication number
JP5270046B2
JP5270046B2 JP2012553625A JP2012553625A JP5270046B2 JP 5270046 B2 JP5270046 B2 JP 5270046B2 JP 2012553625 A JP2012553625 A JP 2012553625A JP 2012553625 A JP2012553625 A JP 2012553625A JP 5270046 B2 JP5270046 B2 JP 5270046B2
Authority
JP
Japan
Prior art keywords
electrode
layer
variable resistance
resistance change
transition metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012553625A
Other languages
English (en)
Other versions
JPWO2012098879A1 (ja
Inventor
志強 魏
剛 高木
覚 三谷
良男 川島
一郎 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2012553625A priority Critical patent/JP5270046B2/ja
Application granted granted Critical
Publication of JP5270046B2 publication Critical patent/JP5270046B2/ja
Publication of JPWO2012098879A1 publication Critical patent/JPWO2012098879A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/026Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/063Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8418Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明は、抵抗変化素子に関し、特に、印加される電気的信号に応じて抵抗値が可逆的に変化する抵抗変化型の抵抗変化素子およびその製造方法に関する。
近年、電気機器におけるデジタル技術の進展に伴い、音楽、画像、情報等のデータを保存するために、大容量で、かつ不揮発性のメモリデバイスに対する要求が高まってきている。こうした要求に応える1つの方策として、与えられた電気的信号によって抵抗値が変化し、その状態を保持しつづける抵抗変化素子をメモリセルに用いた不揮発性メモリデバイス(以下、ReRAMとよぶ)が注目されている。これは、抵抗変化素子の構成が比較的簡単で高密度化が容易であることや、従来の半導体プロセスとの整合性をとりやすい等の特徴を有していることによる。
一例として、2つの電極と、それらの電極にはさまれた抵抗変化層とを有し、その抵抗変化層の抵抗状態が可逆的に変化するように構成された抵抗変化素子が、特許文献1、2、3に開示されている。図8、図9、図10は、上記した特許文献1、2、3に開示されている従来の抵抗変化素子の構成を示す断面図である。
図8は、特許文献1に記載された従来の抵抗変化素子800の構成を示す。抵抗変化素子800は、金属酸化物層からなる抵抗変化層806が第1の電極807と第2の電極805とで挟まれた原形構造(図8上段)を有する。原型構造の抵抗変化素子800に対して、第1の電極807及び第2の電極805間に所定の電圧を印加することで、第1の電極807及び第2の電極805間の電流経路(両電極間を流れる電流の電流密度が局所的に大きくなる部分)となるフィラメント806cを形成する(図8下段)。以下、フィラメント806cを初めて形成する処理を初期ブレイクと呼び、初期ブレイクのために必要な印加電圧を初期ブレイク電圧と呼ぶ。
図9は、特許文献2に記載された従来の抵抗変化素子900の構成を示す。抵抗変化素子900は、ナノ針905aが付いた第2の電極905を備える。抵抗変化層906はナノ針905aに隣接している。第1の電極907は抵抗変化層906に隣接している。ナノ針905aは電導性があり、第2の電極905のみに設けられることで非対称型の電極構造を形成する。第2の電極905の表面部分の1平方ミクロンから成長されるナノ針の数は、通常100を超える。
通常、ナノ針905aの密度が高いほど、定電圧パルスを印加されることによって変化する抵抗変化層906における高抵抗状態と低抵抗状態の抵抗値の差が大きくなる。また、ナノ針905aによって作り出される不均一な電界によって、抵抗変化素子900の動作特性が改善される。ナノ針905aの先端での電界は全体での平均的な電界よりもずっと強い。そのため、低電圧で弱い電気パルスを用いて抵抗変化層906の抵抗値を変化させることができる。
図10は、特許文献3に記載された従来の抵抗変化素子1000の構成を示す。抵抗変化素子1000は、基板1001と、その基板1001上に形成された酸化物層1002と、その酸化物層1002上に形成された第1の電極1007と、複数の針1005aを有する第2の電極1005と、第1の電極1007および第2の電極1005に挟まれた抵抗変化層1006とを備えている。ここで、抵抗変化層1006は、酸素不足型金属酸化物からなり、酸素不足度が大きい第1の金属酸化物含有層(以下、「第1の金属酸化物層」という)1006bと、その第1の金属酸化物層1006b上に形成された酸素不足度が小さい第2の金属酸化物含有層(以下、「第2の金属酸化物層」という)1006aとで構成されている。
第2の金属酸化物層1006aの膜厚tは、針1005aの高さhよりも大きくなっている。針1005aの先端から第1の金属酸化物層1006bまでの距離は、t−hとなり、針1005aがない部分の第2の電極1005から第1の金属酸化物層1006bまでの距離tよりも小さくなっている。複数の針1005aは、第2の電極1005を加熱することにより形成される。複数の針1005aが形成されることで、針1005aの先端付近に電界が集中するため、抵抗変化現象が起こるフィラメント領域が形成され易くなる。
特開2008−306157号公報 特開2006−203178号公報 国際公開第2010/086916号
しかしながら、特許文献1、2、3の構成では、抵抗変化現象が起こるフィラメント領域およびフィラメント領域の位置を規定する針は電極の基板と平行な面内でランダムに発生する。また、抵抗変化層を構成する金属酸化物の組成は基板と平行な面内で均一ではない。具体的に、抵抗変化素子の側壁付近は、中心部分と比べて、エッチングダメージ、層間絶縁層形成時の酸化などの影響を受けやすいため、抵抗変化素子の中心部分と側壁付近とでは、金属酸化物中の酸素の含有量は異なる。
そのため、抵抗変化素子の特性、特には初期ブレイク電圧と動作時の抵抗値は、フィラメント領域が抵抗変化素子の中心部分および側壁付近の何れに発生するかにより異なり、したがって、複数の抵抗変化素子の動作特性がばらつくという問題がある。このような動作特性のばらつきは、抵抗変化素子を用いて構成される半導体メモリ装置の動作安定性や信頼性を損なう。また、抵抗変化素子の設計サイズに、そのようなばらつきの対策としての余裕量を加える必要から、メモリ装置の微細化、大容量化が阻害される。
本発明は、このような問題に鑑みてなされたものであり、従来と比べて、初期ブレイク電圧、動作時の抵抗値の素子ごとのばらつきを抑制することが可能な抵抗変化素子およびその製造方法を提供することを目的としている。
従来の課題を解決するために、本発明の1つの態様における抵抗変化素子は、第1の電極と、第2の電極と、前記第1の電極と前記第2の電極との間に介在して前記第1の電極と前記第2の電極とに接するように設けられており、前記第1の電極と前記第2の電極との間に与えられる電気的信号に基づいて抵抗値が可逆的に変化する抵抗変化層とを有する抵抗変化素子であって、前記抵抗変化層は、酸素不足型の第1の遷移金属酸化物層で構成される第1の抵抗変化層と、酸素不足度が前記第1の遷移金属酸化物の酸素不足度より小さい第2の遷移金属酸化物で構成される第2の抵抗変化層とを積層して構成され、前記第2の電極は、前記第2の抵抗変化層に向かって突出するただ1つの針状部を有し、前記第2の抵抗変化層は、前記第1の抵抗変化層と前記第2の電極との間に介在して前記第1の抵抗変化層と前記第2の電極とに接しかつ前記第2の電極の前記針状部を覆うように設けられ、前記第2の電極の前記針状部の高さは、前記第2の抵抗変化層の前記針状部に進入されていない部分の厚さよりも大きい。
本発明は、このような抵抗変化素子として実現できるだけでなく、このような抵抗変化素子を製造するための製造方法として実現することもできる。
本発明に係る抵抗変化素子によれば、電極の制御された位置に針状部を形成し、意図的に電界集中させることにより、抵抗変化現象が起こるフィラメント領域の発生箇所を制御する。それにより、初期ブレイク電圧、動作時の抵抗値の素子ごとのばらつきを抑制することが可能となる。その結果、ばらつき対策として抵抗変化素子の設計サイズに加える必要がある余裕量が削減できるので、メモリ装置の微細化、大容量化を実現することができる。
図1は、本発明の実施の形態1に係る抵抗変化素子の断面図である。 図2Aは、本発明の実施の形態1に係る抵抗変化素子の要部の製造方法を示す断面図である。 図2Bは、本発明の実施の形態1に係る抵抗変化素子の要部の製造方法を示す断面図である。 図2Cは、本発明の実施の形態1に係る抵抗変化素子の要部の製造方法を示す断面図である。 図2Dは、本発明の実施の形態1に係る抵抗変化素子の要部の製造方法を示す断面図である。 図2Eは、本発明の実施の形態1に係る抵抗変化素子の要部の製造方法を示す断面図である。 図2Fは、本発明の実施の形態1に係る抵抗変化素子の要部の製造方法を示す断面図である。 図2Gは、本発明の実施の形態1に係る抵抗変化素子の要部の製造方法を示す断面図である。 図2Hは、本発明の実施の形態1に係る抵抗変化素子の要部の製造方法を示す断面図である。 図2Iは、本発明の実施の形態1に係る抵抗変化素子の要部の製造方法を示す断面図である。 図3は、本発明の実施の形態2に係る抵抗変化素子の断面図である。 図4Aは、本発明の実施の形態2に係る抵抗変化素子の要部の製造方法を示す断面図である。 図4Bは、本発明の実施の形態2に係る抵抗変化素子の要部の製造方法を示す断面図である。 図4Cは、本発明の実施の形態2に係る抵抗変化素子の要部の製造方法を示す断面図である。 図4Dは、本発明の実施の形態2に係る抵抗変化素子の要部の製造方法を示す断面図である。 図4Eは、本発明の実施の形態2に係る抵抗変化素子の要部の製造方法を示す断面図である。 図4Fは、本発明の実施の形態2に係る抵抗変化素子の要部の製造方法を示す断面図である。 図4Gは、本発明の実施の形態2に係る抵抗変化素子の要部の製造方法を示す断面図である。 図4Hは、本発明の実施の形態2に係る抵抗変化素子の要部の製造方法を示す断面図である。 図5は、一般的な不揮発抵抗変化素子の断面図である。 図6は、一般的な不揮発抵抗変化素子におけるフィラメント領域の発生箇所を示す平面図である。 図7Aは、一般的な不揮発抵抗変化素子の初期ブレイク電圧の、フィラメント領域の発生箇所に応じたばらつきを示すグラフである。 図7Bは、一般的な不揮発抵抗変化素子の動作時における高抵抗状態、低抵抗状態の抵抗値の、フィラメント領域の発生箇所に応じたばらつきを示すグラフである。 図8は、従来例に係る抵抗変化素子の断面図である。 図9は、従来例に係る抵抗変化素子の断面図である。 図10は、従来例に係る抵抗変化素子の断面図である。
本発明の1つの態様における抵抗変化素子は、第1の電極と、第2の電極と、前記第1の電極と前記第2の電極との間に介在して前記第1の電極と前記第2の電極とに接するように設けられており、前記第1の電極と前記第2の電極との間に与えられる電気的信号に基づいて抵抗値が可逆的に変化する抵抗変化層とを有する抵抗変化素子であって、前記抵抗変化層は、酸素不足型の第1の遷移金属酸化物層で構成される第1の抵抗変化層と、酸素不足度が前記第1の遷移金属酸化物の酸素不足度より小さい第2の遷移金属酸化物で構成される第2の抵抗変化層とを積層して構成され、前記第2の電極は、前記第2の抵抗変化層に向かって突出するただ1つの針状部を有し、前記第2の抵抗変化層は、前記第1の抵抗変化層と前記第2の電極との間に介在して前記第1の抵抗変化層と前記第2の電極とに接しかつ前記第2の電極の前記針状部を覆うように設けられている。
また、前記第2の電極の前記針状部の高さは、前記第2の抵抗変化層の前記針状部に進入されていない部分の厚さよりも大きくてもよい。
また、前記第1の抵抗変化層は、前記針状部に進入される位置に凹部を有してもいてもよい。
また、前記第2の抵抗変化層は、前記針状部に進入される位置に凸部を有し、当該凸部においてのみ、前記第1の抵抗変化層と接続し、前記抵抗変化素子は、さらに、前記第1の抵抗変化層と前記第2の抵抗変化層との間に介在し、かつ前記第2の抵抗変化層の前記凸部の側面を覆うスペーサを備えていてもよい。
このような構成により、意図的に針の箇所を制御でき、電界は第2の電極の1つ針状部の先端付近のみに集中するため、抵抗変化現象が起こるフィラメント領域は制御でき、その結果、初期ブレイク電圧、動作時の抵抗値の素子ごとのばらつきを抑制することができる。ばらつきが抑制されることで、ばらつき対策として抵抗変化素子の設計サイズに加える必要がある余裕量が削減できるので、メモリの微細化、大容量化を実現することができる。また、電界は第2の電極の1つ針状部と接する酸素不足度が小さい第2の抵抗変化層に集中し、低電圧動作が可能となる。
特に、前記第1の抵抗変化層と前記第2の抵抗変化層との間にスペーサを設ける構成よれば、前記第1の抵抗変化層と前記第2の抵抗変化層との接触面積を低減できるので、抵抗変化素子のリーク電流を減らすことができる。
また、上述で説明した抵抗変化素子において、半導体基板上に、前記第2の電極、前記第2の抵抗変化層、前記第1の抵抗変化層、及び前記第1の電極が、この順に積層して設けられてもよい。
このような構成とすることにより、第2の電極の針状部はエッチングにより形成されるので、針状部の形状制御が容易になる。
また、上述で説明した抵抗変化素子において、半導体基板上に、前記第1の電極、前記第1の抵抗変化層、前記第2の抵抗変化層、及び前記第2の電極が、この順に積層して設けられてもよい。
このような構成とすることにより、前記第2の電極の針状部はセルフアラインで形成されるため、電極材料である貴金属エッチングプロセスを省略でき、製造コストの低減ができる。
また、上述で説明した抵抗変化素子において、第1の遷移金属酸化物及び第2の遷移金属酸化物は、それぞれタンタル(Ta)、ハフニウム(Hf)、ジルコニウム(Zr)、チタン(Ti)、ニオブ(Nb)、タングステン(W)、ニッケル(Ni)、鉄(Fe)の酸化物のうちの1つで構成されても良い。
これらの材料は、抵抗変化層に用いた場合に、抵抗変化素子の良好な動作特性(優れたリテンション特性及び高速動作)が得られる好適な材料であるが、反面、抵抗変化素子を初期状態から抵抗変化動作が可能な状態に移行させるために初期ブレイクを必要とする。本発明の効果により、その初期ブレイク特性が極めて安定化されるので、前述の材料を積極的に抵抗変化層に用いることで、抵抗変化素子の良好な動作特性を得ることができる。
本発明は、このような抵抗変化素子として実現できるだけでなく、このような抵抗変化素子を製造するための製造方法として実現することもできる。
以下、本発明の詳細を説明する前に、本発明者らが実験によって得た、従来の複数の抵抗変化素子において初期ブレイク電圧と動作時の抵抗値とがばらつくことを示す結果とそのばらつきの原因とを説明する。
図5は、当該実験で作製した1つの抵抗変化素子500の断面を示す。抵抗変化素子500は、基板501上に、第1の電極507、抵抗変化層506および第2の電極505を積層して構成される。図5を参照すると、第1の電極507と第2の電極505に挟まれた抵抗変化層506は、酸素不足型の遷移金属酸化物で構成された第1の遷移金属酸化物層506bと、第1の遷移金属酸化物層506bよりも酸素不足度が小さい遷移金属酸化物で構成された第2の遷移金属酸化物層506aと、で構成される。
酸素不足度とは、それぞれの遷移金属において、その化学量論的組成の酸化物を構成する酸素の量に対し、不足している酸素の割合をいう。通常、化学量論的組成の酸化物は、絶縁体的な特性を示すことが多く、酸素不足型の遷移金属酸化物は半導体的な特性を示すことが多い。つまり、第2の遷移金属酸化物層506aは、第1の遷移金属酸化物層506bよりも酸素不足度を小さくして抵抗が高い方が好ましい。
このような構成とすることにより、抵抗変化時に第1の電極507及び第2の電極505間に印加された電圧は、第2の遷移金属酸化物層506aに、より多くの電圧が分配され、第2の遷移金属酸化物層506a中で発生する酸化還元反応をより起こしやすくすることができる。
ここで、第1の遷移金属酸化物層506bを構成する第1の遷移金属と、第2の遷移金属酸化物層506aを構成する第2の遷移金属とは、同じ材料を用いてもよいし、異なる材料を用いてもよい。遷移金属としては、タンタル(Ta)、チタン(Ti)、ハフニウム(Hf)、ジルコニウム(Zr)、ニオブ(Nb)、タングステン(W)等を用いることができる。
遷移金属は複数の酸化状態をとることができるため、異なる抵抗状態を酸化還元反応により実現することが可能である。第1の遷移金属と第2の遷移金属とが互いに異なる材料を用いる場合、第2の遷移金属の標準電極電位は、第1の遷移金属の標準電極電位より小さい方が好ましい。抵抗変化現象は、抵抗が高い第2の遷移金属酸化物層506a中に形成された微小なフィラメント中で酸化還元反応が起こってその抵抗値が変化し、発生すると考えられるからである。
また、第2の遷移金属酸化物の誘電率は第1の遷移金属酸化物の誘電率より大きい方が好ましい。あるいは、第2の遷移金属酸化物のバンドギャップは第1の遷移金属酸化物のバンドギャップより小さい方が好ましい。前記の条件のいずれか一方または両方を満足する第1の遷移金属酸化物及び第2の遷移金属酸化物を抵抗変化層506に用いることにより、第2の遷移金属酸化物層506aの絶縁破壊電界強度が第1の遷移金属酸化物層506bの絶縁破壊電界強度に比べて小さくなり、初期ブレイク電圧が低減できる。
これは、J.McPherson et al.,IEDM 2002,p.633−636(非特許文献)の図1に示されているように酸化物層の絶縁破壊電界強度(Breakdown Strength)と誘電率との間には、誘電率が大きいほど絶縁破壊電界強度が小さくなるという相関関係が見られるためである。また、J.McPherson et al.,IEDM 2002,p.633−636の図2に示されているように、酸化物層の絶縁破壊電界とバンドギャップとの間には、バンドギャップが大きいほど絶縁破壊電界強度が大きくなるという相関関係が見られるためである。
このような抵抗変化素子500を複数個同時に、第1の電極507、抵抗変化層506および第2の電極505となる薄膜の積層体を基板501上に形成しパターニングする方法で作製した。隣接する抵抗変化素子500間には、図示しない層間絶縁層を形成した。層間絶縁層を形成する際、抵抗変化層506を構成する遷移金属酸化物は、抵抗変化素子500の側壁付近において酸化する。
図6は、タンタル酸化物を用いて作製した複数の抵抗変化素子500の中から、初期ブレイク後の3つの抵抗変化素子A、B、Cについて測定したEBAC(Electron Beam Absorbed Current、電子ビーム吸収電流)の強度分布を示すEBAC像である。なお、この図6は概念図として記載している。
EBACは、走査電子顕微鏡にメカニカルプローブを搭載した装置で測定される。抵抗変化素子500の第1の電極507および第2の電極505にそれぞれ接触させたメカニカルプローブを電流計に接続する。試料に照射された一次電子は、背面散乱電子として試料から脱出する電子と試料内部に侵入する電子に分けられ、試料内部に侵入した電子は吸収電流として上下2方向に分流され、メカニカルプローブを介して電流計に流れる。このようにして複数の箇所のEBACの大きさを測定することで、EBACの強度分布を明暗の階調で表したEBAC像が得られる。ここで、抵抗が低い(電流が大きい)箇所ほどEBAC像が明るい階調で表されるように設定し、抵抗変化素子のフィラメント領域の発生箇所を確認した。
抵抗変化素子の初期抵抗は10Ω〜数10Ωであり、抵抗変化素子の通常の抵抗変化動作時の抵抗値(10Ω〜10Ω程度)と比べて高い抵抗値である。初期状態にある抵抗変化素子は、初期ブレイクによりフィラメント領域を形成し、初期状態から一旦抵抗を減少させることで、通常の抵抗変化動作ができる状態となる。図6のEBAC像に見られる白い領域は初期ブレイクによって形成されたフィラメント領域である。
この初期ブレイクは、半導体のゲート酸化膜として用いられるSiO薄膜の絶縁破壊と同様のメカニズムで起こると考えられる。半導体のゲート酸化膜においては、SiO薄膜が電圧あるいは電流ストレスに曝されると、原子間の結合が切断されて欠陥が生成され、その欠陥を中継点としたリーク電流が発生し、さらに欠陥が増加するとリークパス、すなわち、フィラメントが形成されて絶縁破壊に至ると考えられている。
抵抗変化素子500では、酸素不足度が小さい第2の遷移金属酸化物層506aにおいて、絶縁物である化学量論的組成の第2の遷移金属酸化物に比べてわずかに酸素が不足していることから、元々ある程度の欠陥が存在すると考えられ、SiOと同様の絶縁破壊現象が起こっていると考えられる。
図6を参照すると、抵抗変化素子A、B、Cの順にフィラメント領域は抵抗変化素子の縁部(断面の側壁部分)に近い箇所で発生していることが多いことがわかる。
図7Aは、図6に示す抵抗変化素子A、B、Cの初期ブレイク電圧をプロットしたグラフである。フィラメント領域が縁部に最も近い箇所に発生している抵抗変化素子Cの初期ブレイク電圧の絶対値が、より大きいことがわかる。また、抵抗変化素子A、Bの初期ブレイク電圧も差がある。
図7Bは、図6に示す抵抗変化素子A、B、Cを、初期ブレイク後に抵抗変化させた場合の高抵抗状態、低抵抗状態の抵抗値をプロットしたグラフであり、初期ブレイク電圧の絶対値が高い方が、高抵抗状態の抵抗値、低抵抗状態の抵抗値ともに低く、フィラメント形成箇所の位置によりばらつくことがわかる。
以上の実験結果から、フィラメント領域が発生する箇所の、抵抗変化層506中の相対的な位置を複数の抵抗変化素子で揃えることで、素子間のばらつきを低減できることが分かる。フィラメント領域の発生箇所は、抵抗変化素子の中心付近に揃えるのが好ましい。ばらつきが低減される結果、ばらつき対策として抵抗変化素子の設計サイズに加える必要がある余裕量が削減できるので、大容量の不揮発メモリを実現し易くなる。
以下、本発明の実施の形態について、図面を参照しながら説明する。
(実施の形態1)
[抵抗変化素子の構成]
図1は、本発明の実施の形態1に係る抵抗変化素子100の一構成例を示した断面図である。
図1に示すように、抵抗変化素子100は、基板101と、基板101上に形成され窒化チタン(TiN)で構成された密着層102(厚さ10〜20nm)と、密着層102上に形成され窒化チタンアルミ(TiAlN)で構成された円錐台状の導電層103(厚さ50〜100nm)と、導電層103上に形成された円錐(針)状の第2の電極105と、第2の電極105上に、第2の電極105を被覆するように形成された第2の抵抗変化層106a(厚さ2〜10nm)と、導電層103および第2の電極105上に、導電層103および第2の電極105の針状部を除外した部分を被覆するように形成された層間絶縁層104と、第2の抵抗変化層106a上に形成された第1の抵抗変化層106b(厚さ18〜95nm)と、第1の抵抗変化層106bの上に形成され窒化タンタル(TaN)で構成された第1の電極107(厚さ5〜100nm)とを備えている。
第2の電極105の針状部の先端は、第2の抵抗変化層106aの当該針状部に進入されていない部分の上面よりも高い位置に設けられる。言い換えれば、第2の電極105の前記針状部の高さは、第2の抵抗変化層106aの前記針状部に進入されていない部分の厚さよりも大きい。また、第1の抵抗変化層106bは、前記針状部に進入される位置に凹部を有する。
層間絶縁層104の上面は第2の電極105と導電層103との界面より高い位置に設けられ、導電層103と第2の抵抗変化層106aとは層間絶縁層104の介在により直接接続しない。
第2の電極105は、例えば、白金(Pt)、イリジウム(Ir)など、第2の抵抗変化層106aを構成する遷移金属及び第1の電極107と比べ標準電極電位がより高い材料で構成し、下面から針先端の高さは5〜50nm程度とする。このような構成とすることにより、第2の電極105と第2の抵抗変化層106aの界面近傍の第2の抵抗変化層106aにおいて、選択的に酸化還元反応が発生し、安定した抵抗変化現象が得られる。
抵抗変化層106は、積層構造の遷移金属酸化物から構成される。当該遷移金属酸化物の母体金属はタンタル(Ta)、ハフニウム(Hf)、ジルコニウム(Zr)、チタン(Ti)、ニオブ(Nb)、タングステン(W)、ニッケル(Ni)、鉄(Fe)等の金属が望ましい。ここで、酸素不足型の金属酸化物とは、化学量論的組成を有する金属酸化物(通常は絶縁体)の組成より酸素含有量が少ない金属酸化物を指し、通常は半導体的な振る舞いをするものが多い。前記例示した母体金属の酸素不足型酸化物を抵抗変化層106に用いることで、抵抗変化素子100において、再現性がよくかつ安定した抵抗変化動作が実現できる。
抵抗変化層106を構成する遷移金属がタンタルの場合、第1の抵抗変化層106bに含まれる酸素不足型タンタル酸化物をTaOと表し、第2の抵抗変化層106aに含まれるタンタル酸化物をTaOと表した場合、0<x<2.5、x<yを満たす。抵抗変化動作を安定して実現するためには、2.1≦y、0.8≦x≦1.9が好ましい。
また、第2の抵抗変化層106aとして高抵抗のチタン酸化物(例えば、TiO)を用いることができる。チタン(標準電極電位=−1.63eV)はタンタル(標準電極電位=−0.6eV)より標準電極電位が低い材料である。また、TiO(比誘電率=95)はTa(比誘電率=26)より比誘電率が大きい材料である。さらに、TiO(バンドギャップ=3.1eV)はTa(バンドギャップ=4.4eV)よりバンドギャップが小さい材料である。なお、金属酸化物層の組成についてはラザフォード後方散乱法を用いて測定できる。
なお、基板101としては、シリコン単結晶基板または半導体基板を用いることができるが、これらに限定されるわけではない。ポリイミド樹脂材料などの上にも抵抗変化素子を形成することができる。
抵抗変化素子100は、相対的に抵抗値が高い高抵抗状態と、抵抗値が低い低抵抗状態との2つの状態を取ることができる。抵抗変化素子100を駆動する場合、所定の条件を満たす電圧を、外部の電源から第2の電極105と第1の電極107との間に印加する。電圧印加の方向に従い、抵抗変化素子100の抵抗変化層106の抵抗値が、可逆的に増加または減少する。例えば、所定の閾値電圧よりも大きなパルス電圧が印加された場合、抵抗変化層106の抵抗値が増加または減少する一方で、その閾値電圧よりも小さなパルス電圧が印加された場合、抵抗変化層106の抵抗値は変化しない。
[抵抗変化素子の製造方法]
図2Aから図2Iは本発明の実施の形態1における抵抗変化素子100の要部の製造方法を示す断面図である。
まず、図2Aに示すように、基板101の上に密着層102となる窒化チタン膜(厚さ5〜20nm)、導電層103となる窒化チタンアルミ膜(50〜100nm)、第2の電極105となるイリジウム膜(厚さ100〜200nm)、ハードマスク108として機能する窒化チタンアルミ膜(厚さ200〜400nm)を、この順にスパッタ法で成膜する。
次に、図2Bに示すように、第2の電極105を形成する工程において、所望の第1マスクを用いたエッチングにより、ハードマスク108をパターニングする。
第2の電極105を平らに形成する従来の製造方法では、ハードマスク108をエッチングし第2の電極105となるイリジウム膜が露出するとチタンアルミニウム窒化物膜のエッチングレートが遅くかつイリジウム膜のエッチングレートが速くなるようにエッチング条件を変更するのが通常である。
これに対し、本実施の形態の製造方法では、第2の電極にただ1つの針状部を形成するために、第2の電極105となるイリジウム膜が露出した後も、エッチング条件を変更せず、ハードマスク108の残部および第2の電極105となるイリジウム膜を、ハードマスク108をエッチングする条件で、引き続いてエッチングする。
これにより、第2の電極105の略中央部にただ1つの針状部を形成できる。形成した第2の電極105の下面から針状部の先端までの高さは5〜50nm程度である。なお、このとき同時に、導電層103もある程度エッチングされ、断面が台形(略円錐台形状)となる。
次に、図2C、図2Dに示すように、層間絶縁層104を形成する工程において、第2の電極105及び導電層103を被覆して層間絶縁層104となる絶縁材料膜を形成した後に絶縁材料膜の上面を平坦化し、エッチバックにより、第2の電極105を露出する。このとき、層間絶縁層104の上面は、第2の電極105と導電層103との界面、つまり第2の電極105の下面より高い位置まで下降する。層間絶縁層104は、例えば、プラズマTEOSや、配線間の寄生容量の低減のために有効なフッ素含有酸化物(例えば、FSG)やlow−k材料で構成される。
次に、図2Eに示すように、第2の抵抗変化層106aを形成する工程において、第2の電極105及び層間絶縁層104を被覆するように、第2の抵抗変化層106aとなる第2のタンタル酸化物膜を形成した。第2のタンタル酸化物膜は、タンタルターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法で形成し、第2のタンタル酸化物膜の酸素含有率は、67〜72atm%、抵抗率は10mΩcm以上、膜厚は2〜10nmとする。第2のタンタル酸化物膜は、第2の電極105に針状部を設けたことによって、当該針状部の先端部分において、他の領域より薄く形成することが可能であり、局所的な薄膜部位を安定に形成することができる。
次に、図2F及び図2Gに示すように、第1の抵抗変化層106bを形成する工程において、第2の抵抗変化層106a上に、タンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法で、第1の抵抗変化層106bとなるタンタル酸化物膜を形成した。第1のタンタル酸化物膜の酸素含有率は、50〜65atm%、抵抗率は2〜50mΩcm、膜厚は100〜200nmである。
次に、図2Gに示すように、化学的機械的研磨法(CMP法)を用いてウエハ全面を平坦化研磨する。この平坦化研磨は、図2Fで示される凸形状が消失し、かつ第1のタンタル酸化物膜が全面に残る程度に行われる。
このような平坦化研磨により、後に、第1の抵抗変化層106bの上面には、第2の電極105の針状部の凸形状が転写されておらず、第1の抵抗変化層106bの上面全面にわたって、極めて高い平坦度を有し、連続面を維持できる。
次に、図2Hおよび図2Iに示すように、第1の電極107を形成する工程において、第1の抵抗変化層106b上に、第1の電極107となるタンタル窒化物膜(50〜200nm)をスパッタ法で形成する。その後、後に第1の電極107、抵抗変化層106、第2の電極105、層間絶縁層104、導電層103、密着層102となる前述の各層を含む積層体を、所望の第2マスクを用いたエッチングにより抵抗変化素子の形状にパターニングする。本工程では、1つの第2マスクを用いて、一括してパターニングを行ってもよく、また各層ごとにパターニングを行ってもかまわない。
以上の製造方法とすることより、第1マスクと第2マスクの位置関係により、意図的に針状部の箇所を制御でき、電界は第2の電極の1つ針状部の先端付近のみに集中のため、抵抗変化現象が起こるフィラメント領域は制御でき、初期ブレイク電圧、動作時の抵抗値の素子ごとのばらつきを抑制することができ、メモリの微細化、大容量化を実現することができる。なお、抵抗変化層の周辺部は、エッチング時のダメージや、層間絶縁膜形成時の酸化の影響を受けているため、第2の電極105の針状部は、抵抗変化素子100の略中央部に形成する方が好ましい。
(実施の形態2)
[抵抗変化素子の構成]
図3は、本発明の実施の形態2に係る抵抗変化素子300の一構成例を示した断面図である。
図3に示すように、抵抗変化素子300は、基板301と、基板301上に形成され窒化チタン(TiN)で構成された密着層302(厚さ10〜20nm)と、密着層302上に形成され窒化タンタル(TaN)で構成された第1の電極307(厚さ5〜100nm)と、第1の電極307上に形成された第1の抵抗変化層306b(厚さ18〜95nm)と、密着層302、第1の電極307および第1の抵抗変化層306bで構成される積層構造体および基板301上に形成された層間絶縁層304と、層間絶縁層304を貫通して第1の抵抗変化層306bの上面に至るコンタクトホールの側壁に形成されたスペーサ309と、第1の抵抗変化層306b、スペーサ309および層間絶縁層304上に形成され前記コンタクトホール内に露出した第1の抵抗変化層306bおよびスペーサ309を被覆する第2の抵抗変化層306aと、第2の抵抗変化層306aに形成され前記コンタクトホール内に向かう凹部を埋める針状部を有する第2の電極305とを備えている。
このような構造において、第2の抵抗変化層306aは、第2の電極305の針状部に進入される位置に下向きの凸部を有し、当該凸部においてのみ、第1の抵抗変化層306bと接続する。スペーサ309は、第1の抵抗変化層306bと第2の抵抗変化層306aとの間に介在し、かつ第2の抵抗変化層306aの前記凸部の側面を覆っている。
第2の電極305の前記針状部の先端は、第2の抵抗変化層306aの前記針状部に進入されていない部分の下面よりも低い位置に設けられる。言い換えれば、第2の電極305の前記針状部の高さは、第2の抵抗変化層306aの前記針状部に進入されていない部分の厚さよりも大きい。
[抵抗変化素子の製造方法]
図4Aから図4Hは本発明の実施の形態2における抵抗変化素子300の要部の製造方法を示す断面図である。
まず、図4Aおよび図4Bに示すように、半導体で構成される基板301の上に密着層302となる窒化チタン膜(厚さ5〜20nm)、第1の電極307となる窒化タンタル膜(厚さ50〜200nm)、第1の抵抗変化層306bとなる第1の酸化タンタル膜(厚さ18〜95nm)を、この順にスパッタ法で成膜する。その後、後に密着層302、第1の電極307、第1の抵抗変化層106bとなる前述の各層を含む積層体を、所望のマスクを用いたエッチングにより抵抗変化素子の形状にパターニングする。本工程では、1つのマスクを用いて、一括してパターニングを行ってもよく、また各層ごとにパターニングを行ってもかまわない。
次に、図4Cおよび図4Dに示すように、層間絶縁層304となるシリコン窒化膜を、密着層302、第1の電極307、第1の抵抗変化層106bの積層体を被覆して形成し、形成されたシリコン窒化膜の表面を平坦化する。
次に、図4Eに示すように、表面が平坦化されたシリコン窒化膜を、所望のマスクを用いてエッチングすることで、コンタクトホールを形成する。
その後、コンタクトホール内の第1の抵抗変化層106bおよび層間絶縁層304、並びにコンタクトホール外の層間絶縁層304上に、スペーサ309となるシリコン酸化膜を、CVD法により堆積する。
次に、図4Fに示すように、堆積されたシリコン酸化膜を異方性エッチングすることにより、層間絶縁層304の上面およびコンタクトホール内の第1の抵抗変化層106bの上面を露出させる。その結果、層間絶縁層304の側壁にシリコン酸化膜等の絶縁物で構成されるスペーサ309を形成する。
次に、図4Gに示すように、コンタクトホール内のスペーサ309及び第1の抵抗変化層306b、並びに層間絶縁層304を覆うように第2の抵抗変化層306aとなる第2のタンタル酸化物膜をスパッタで形成する。第2のタンタル酸化物膜の厚さは、第1の抵抗変化層306bと接する領域において5〜10nm程度にする。
次に、図4Hに示すように、第2の電極305となるイリジウム膜(層間絶縁層304上で厚さ50〜100nm程度)をスパッタで形成する。
以上説明した第2の実施の形態の製造方法とすることより、第2の電極305の針状部はセルフアラインで形成されるため、第1の実施の形態の製造方法では必要であった電極材料である貴金属をエッチングするプロセスを省略でき、製造コストの低減ができる。また、本実施の形態の第2の抵抗変化層306aの形成においては、ドライエッチングを用いないため、第2の抵抗変化層306a中にドライエッチングダメージが入らず、良好な特性の第2の抵抗変化層306aを形成することができる。
なお、本実施の形態では、第2の電極105、305の針状部の形状の一例として円錐を挙げたが、針状部には、円錐のみならず、例えば任意の垂体や、略均一な厚さの電極材料膜がただ1箇所で先鋭な突起状に隆起または陥没した形状などを、用いてもよい。第2の電極にただ1つの針状部を設けることによって、フィラメント領域の位置を意図的に制御することが容易になり、その結果、上述したように、素子ごとのばらつきを抑制する効果が得られる。
また、本発明の製造方法で製造される対象物は、本実施の形態で例示した形状の抵抗変化素子に限らない。すなわち、抵抗変化型素子を備える電子デバイス全般について、上記製造方法によって、または上記製造方法と公知の方法とを組み合わせることによって、製造することができる。
本発明にかかる抵抗変化素子および抵抗変化素子の製造方法は、低電力、高速書き込み、高速消去、大容量化を指向した次世代の不揮発性メモリ等に用いられる。
100、300、500、800、900、1000 抵抗変化素子
101、301、501、1001 基板
102、302 密着層
103 導電層
104、304 層間絶縁層
105、305、505、805、905、1005 第2の電極
106、306、506、806、906、1006 抵抗変化層
106a、306a 第2の抵抗変化層
106b、306b 第1の抵抗変化層
107、307、507、807、907、1007 第1の電極
108 ハードマスク
309 スペーサ
506a 第2の遷移金属酸化物層
506b 第1の遷移金属酸化物層
806c フィラメント
905a ナノ針
1002 酸化物層
1005a 針
1006a 第2の金属酸化物層
1006b 第1の金属酸化物層

Claims (24)

  1. 第1の電極と、第2の電極と、前記第1の電極と前記第2の電極との間に介在して前記第1の電極と前記第2の電極とに接するように設けられており、前記第1の電極と前記第2の電極との間に与えられる電気的信号に基づいて抵抗値が可逆的に変化する抵抗変化層とを有する抵抗変化素子であって、
    前記抵抗変化層は、酸素不足型の第1の遷移金属酸化物層で構成される第1の抵抗変化層と、酸素不足度が前記第1の遷移金属酸化物の酸素不足度より小さい第2の遷移金属酸化物で構成される第2の抵抗変化層とを積層して構成され、
    前記第2の電極は、前記第2の抵抗変化層に向かって突出するただ1つの針状部を有し、
    前記第2の抵抗変化層は、前記第1の抵抗変化層と前記第2の電極との間に介在して前記第1の抵抗変化層と前記第2の電極とに接しかつ前記第2の電極の前記針状部を覆うように設けられ、
    前記第2の電極の前記針状部の高さは、前記第2の抵抗変化層の前記針状部に進入されていない部分の厚さよりも大きい、
    抵抗変化素子。
  2. 前記第1の抵抗変化層は、前記針状部に進入される位置に凹部を有する、
    請求項1に記載の抵抗変化素子。
  3. 前記第2の抵抗変化層は、前記針状部に進入される位置に凸部を有し、当該凸部においてのみ、前記第1の抵抗変化層と接続し、
    前記抵抗変化素子は、さらに、前記第1の抵抗変化層と前記第2の抵抗変化層との間に介在し、かつ前記第2の抵抗変化層の前記凸部の側面を覆うスペーサを備える、
    請求項1に記載の抵抗変化素子。
  4. 前記抵抗変化素子において、
    半導体基板上に、前記第2の電極、前記第2の抵抗変化層、前記第1の抵抗変化層、及び前記第1の電極が、この順に積層して設けられている、
    請求項1またはに記載の抵抗変化素子。
  5. 前記抵抗変化素子において、
    半導体基板上に、前記第1の電極、前記第1の抵抗変化層、前記第2の抵抗変化層、及び前記第2の電極が、この順に積層して設けられている、
    請求項1またはに記載の抵抗変化素子。
  6. 前記第1の遷移金属酸化物及び前記第2の遷移金属酸化物は、それぞれ、タンタル、ハフニウム、ジルコニウム、チタン、ニオブ、タングステン、ニッケル、鉄の酸化物のうちの1つで構成される、
    請求項1〜5のいずれか1項に記載の抵抗変化素子。
  7. 前記第2の抵抗変化層の抵抗値は、前記第1の抵抗変化層の抵抗値より高い、
    請求項1〜6のいずれか1項に記載の抵抗変化素子。
  8. 前記第2の遷移金属酸化物を構成する遷移金属の標準電極電位は、前記第1の遷移金属酸化物を構成する遷移金属の標準電極電位より低い、
    請求項1〜7のいずれか1項に記載の抵抗変化素子。
  9. 前記第2の抵抗変化層の誘電率は、前記第1の抵抗変化層の誘電率より大きい、
    請求項1〜8のいずれか1項に記載の抵抗変化素子。
  10. 前記第2の抵抗変化層のバンドギャップは、前記第1の抵抗変化層のバンドギャップより小さい、
    請求項1〜8のいずれか1項に記載の抵抗変化素子。
  11. 前記第2の電極の標準電極電位は、前記第2の遷移金属酸化物を構成する遷移金属の標準電極電位より大きく、かつ前記第1の電極の標準電極電位より大きい、
    請求項1〜10のいずれか1項に記載の抵抗変化素子。
  12. 半導体基板上に、上方へ突出するただ1つの針状部を有する第2の電極を形成する工程と、
    前記第2の電極の前記針状部を被覆して、第2の遷移金属酸化物で構成される第2の抵抗変化層を形成する工程と、
    前記第2の抵抗変化層上に、酸素不足度が前記第2の遷移金属酸化物の酸素不足度より大きい第1の遷移金属酸化物で構成される第1の抵抗変化層を形成する工程と、
    前記第1の抵抗変化層上に第1の電極を形成する工程と、
    を含み、
    前記第2の抵抗変化層を形成する工程において、前記第2の抵抗変化層の膜厚は、電極の前記針状部の高さよりも小さい、
    抵抗変化素子の製造方法。
  13. 半導体基板上に、第1の電極を形成する工程と、
    前記第1の電極を被覆して、第1の遷移金属酸化物で構成される第1の抵抗変化層を形成する工程と、
    内部に前記第1の抵抗変化層の上面が露出するコンタクトホールを有する絶縁層を形成する工程と、
    前記第1の抵抗変化層及び前記絶縁層上に、酸素不足度が前記第1の遷移金属酸化物の酸素不足度より小さい第2の遷移金属酸化物で構成される第2の抵抗変化層を形成する工程と、
    前記第2の抵抗変化層上に、前記第2の抵抗変化層へ向かって下主面から突出するただ1つの針状部を有する第2の電極を形成する工程と、
    を含み、
    前記第2の電極を形成する工程において、
    前記針状部の高さが、前記第2の抵抗変化層の前記針状部に進入されていない部分の厚さよりも大きくなるように前記第2電極が形成される、
    抵抗変化素子の製造方法。
  14. 前記第1の遷移金属酸化物及び前記第2の遷移金属酸化物は、それぞれタンタル、ハフニウム、ジルコニウム、チタン、ニオブ、タングステン、ニッケル、鉄の酸化物のうちの1つを用いて形成される、
    請求項12または請求項13に記載の抵抗変化素子の製造方法。
  15. 前記第2の抵抗変化層は、抵抗値が前記第1の抵抗変化層の抵抗値より高い材料を用いて形成される、
    請求項1214のいずれか1項に記載の抵抗変化素子の製造方法。
  16. 前記第2の遷移金属酸化物は、当該第2の遷移金属酸化物を構成する遷移金属の標準電極電位が前記第1の遷移金属酸化物を構成する遷移金属の標準電極電位より低い材料を用いて形成される、
    請求項12〜15のいずれか1項に記載の抵抗変化素子の製造方法。
  17. 前記第2の抵抗変化層は、誘電率が前記第1の抵抗変化層の誘電率より大きい材料を用いて形成される、
    請求項1216のいずれか1項に記載の抵抗変化素子の製造方法。
  18. 前記第2の抵抗変化層は、バンドギャップが前記第1の抵抗変化層のバンドギャップより小さい材料を用いて形成される、
    請求項1216のいずれか1項に記載の抵抗変化素子の製造方法。
  19. 前記第2の電極は、標準電極電位が、前記第2の遷移金属酸化物を構成する遷移金属の標準電極電位より大きく、かつ前記第1の電極の標準電極電位より大きい材料を用いて形成される、
    請求項1218のいずれか1項に記載の抵抗変化素子の製造方法。
  20. 前記第2の抵抗変化層の膜厚のうち、前記第2の電極の前記針状部の先端部分における膜厚が、前記第2の電極の前記先端部分以外の部分における膜厚よりも薄い、
    請求項1〜11のいずれか1項に記載の抵抗変化素子。
  21. 前記第1の抵抗変化層の前記第1の電極に対向する面には、前記第2の電極の前記針状部の形状が転写されていない、
    請求項1、2、6〜11、20のいずれか1項に記載の抵抗変化素子
  22. 前記第1の抵抗変化層の前記第1の電極に対向する面は、全面にわたって平坦である、
    請求項21に記載の抵抗変化素子
  23. 前記第2の抵抗変化層を形成する工程において、
    前記第2の抵抗変化層の膜厚のうち、前記第2の電極の前記針状部の先端部分における膜厚が、前記第2の電極の前記先端部分以外における膜厚よりも薄く形成される、
    請求項1219のいずれか1項に記載の抵抗変化素子の製造方法。
  24. 前記第1の抵抗変化層を形成する工程の後であって、前記第1の電極を形成する工程の前に、
    前記第1の抵抗変化層の上面を平坦化する工程を含む、
    請求項12、14〜19、23のいずれか1項に記載の抵抗変化素子の製造方法。
JP2012553625A 2011-01-20 2012-01-18 抵抗変化素子およびその製造方法 Expired - Fee Related JP5270046B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012553625A JP5270046B2 (ja) 2011-01-20 2012-01-18 抵抗変化素子およびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011010122 2011-01-20
JP2011010122 2011-01-20
JP2012553625A JP5270046B2 (ja) 2011-01-20 2012-01-18 抵抗変化素子およびその製造方法
PCT/JP2012/000287 WO2012098879A1 (ja) 2011-01-20 2012-01-18 抵抗変化素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP5270046B2 true JP5270046B2 (ja) 2013-08-21
JPWO2012098879A1 JPWO2012098879A1 (ja) 2014-06-09

Family

ID=46515514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012553625A Expired - Fee Related JP5270046B2 (ja) 2011-01-20 2012-01-18 抵抗変化素子およびその製造方法

Country Status (4)

Country Link
US (1) US9006698B2 (ja)
JP (1) JP5270046B2 (ja)
CN (1) CN103650142B (ja)
WO (1) WO2012098879A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101522470B1 (ko) * 2013-09-09 2015-05-21 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Rram 및 이의 제조 방법
KR20170080450A (ko) * 2015-12-30 2017-07-10 에스케이하이닉스 주식회사 시냅스 및 이를 포함하는 뉴로모픽 장치

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014033094A (ja) * 2012-08-03 2014-02-20 Sharp Corp 可変抵抗素子とその製造方法、及び、不揮発性半導体記憶装置
CN103730571B (zh) * 2012-10-15 2018-07-27 马维尔国际贸易有限公司 在电阻式随机存取存储器单元中形成接触以降低单元编程所需电压的方法和装置
JP2014099557A (ja) * 2012-11-15 2014-05-29 Toshiba Corp 抵抗変化素子、記憶装置および駆動方法
US8835272B1 (en) * 2013-02-28 2014-09-16 Sandia Corporation Passive electrically switchable circuit element having improved tunability and method for its manufacture
US9349950B2 (en) 2013-03-13 2016-05-24 Microchip Technology Incorporated Resistive memory cell with trench-shaped bottom electrode
US9444040B2 (en) 2013-03-13 2016-09-13 Microchip Technology Incorporated Sidewall type memory cell
US9349953B2 (en) * 2013-03-15 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Resistance variable memory structure and method of forming the same
US9246084B2 (en) * 2014-01-23 2016-01-26 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell including V-shaped structure
US9385313B2 (en) 2014-02-19 2016-07-05 Microchip Technology Incorporated Resistive memory cell having a reduced conductive path area
US9269606B2 (en) 2014-02-19 2016-02-23 Microchip Technology Incorporated Spacer enabled active isolation for an integrated circuit device
US9412942B2 (en) 2014-02-19 2016-08-09 Microchip Technology Incorporated Resistive memory cell with bottom electrode having a sloped side wall
US10003021B2 (en) 2014-02-19 2018-06-19 Microchip Technology Incorporated Resistive memory cell with sloped bottom electrode
US9318702B2 (en) 2014-02-19 2016-04-19 Microchip Technology Incorporated Resistive memory cell having a reduced conductive path area
US20160104839A1 (en) * 2014-10-14 2016-04-14 Seoul National University R&Db Foundation Resistive random access memory device having nano-scale tip and nanowire, memory array using the same and fabrication method thereof
KR101623854B1 (ko) * 2014-10-14 2016-05-24 서울대학교산학협력단 나노 팁 구조를 갖는 저항성 메모리 소자 및 이를 이용한 메모리 어레이와 그 제조방법
CN104409627A (zh) * 2014-10-30 2015-03-11 北京大学 一种小尺寸超薄阻变存储器及其制备方法
KR20170091589A (ko) 2014-11-26 2017-08-09 마이크로칩 테크놀로지 인코포레이티드 감소된 전도성 경로 영역 / 강화된 전계를 위한 스페이서 영역을 갖는 저항성 메모리 셀
FR3041808B1 (fr) * 2015-09-30 2018-02-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation d'une cellule memoire resistive
TWI569416B (zh) * 2015-11-26 2017-02-01 華邦電子股份有限公司 電阻式隨機存取記憶體及其製造方法
JP6738749B2 (ja) * 2016-03-25 2020-08-12 パナソニックセミコンダクターソリューションズ株式会社 気体センサ、水素検出方法、及び燃料電池自動車
CN108963070B (zh) * 2017-05-18 2021-12-31 中国科学院微电子研究所 一种阻变存储器及其制作方法
CN109769394B (zh) * 2017-09-04 2022-04-22 新唐科技日本株式会社 气体传感器及其制造方法、气体检测装置、燃料电池汽车
US11043634B2 (en) 2019-04-09 2021-06-22 International Business Machines Corporation Confining filament at pillar center for memory devices
CN112018235B (zh) * 2020-07-24 2024-06-25 厦门半导体工业技术研发有限公司 半导体器件和半导体器件的制造方法
CN111987217A (zh) * 2020-08-25 2020-11-24 上海华力微电子有限公司 Rram单元结构及其制造方法
CN115458679A (zh) * 2021-06-09 2022-12-09 联华电子股份有限公司 可变电阻式存储器装置及其形成方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158852A (ja) * 2002-11-01 2004-06-03 Samsung Electronics Co Ltd 相変換記憶素子及びその製造方法
JP2006032728A (ja) * 2004-07-16 2006-02-02 Matsushita Electric Ind Co Ltd 不揮発性メモリ
JP2010027835A (ja) * 2008-07-18 2010-02-04 Renesas Technology Corp 不揮発性記憶装置およびその製造方法
WO2010064446A1 (ja) * 2008-12-04 2010-06-10 パナソニック株式会社 不揮発性記憶素子及び不揮発性記憶装置
WO2010087211A1 (ja) * 2009-02-02 2010-08-05 パナソニック株式会社 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法
JP2010245132A (ja) * 2009-04-01 2010-10-28 Nec Corp スイッチング素子、スイッチング素子の動作方法、スイッチング素子の製造方法、書き換え可能な論理集積回路およびメモリ素子
JP2010287895A (ja) * 2007-10-15 2010-12-24 Panasonic Corp 不揮発性記憶素子の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7208372B2 (en) 2005-01-19 2007-04-24 Sharp Laboratories Of America, Inc. Non-volatile memory resistor cell with nanotip electrode
JP2006344876A (ja) 2005-06-10 2006-12-21 Sharp Corp 不揮発性記憶素子とその製造方法
KR101004207B1 (ko) 2006-03-09 2010-12-24 파나소닉 주식회사 저항 변화형 소자, 반도체 장치, 및 그 제조 방법
JP2008198941A (ja) 2007-02-15 2008-08-28 Fujitsu Ltd 半導体装置および半導体装置の製造方法
JP4967176B2 (ja) 2007-05-10 2012-07-04 シャープ株式会社 可変抵抗素子とその製造方法及び不揮発性半導体記憶装置
CN101981695B (zh) * 2009-01-29 2012-06-13 松下电器产业株式会社 电阻变化元件及其制造方法
US8391051B2 (en) * 2009-04-10 2013-03-05 Panasonic Corporation Method of programming nonvolatile memory element
US8072795B1 (en) * 2009-10-28 2011-12-06 Intermolecular, Inc. Biploar resistive-switching memory with a single diode per memory cell

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158852A (ja) * 2002-11-01 2004-06-03 Samsung Electronics Co Ltd 相変換記憶素子及びその製造方法
JP2006032728A (ja) * 2004-07-16 2006-02-02 Matsushita Electric Ind Co Ltd 不揮発性メモリ
JP2010287895A (ja) * 2007-10-15 2010-12-24 Panasonic Corp 不揮発性記憶素子の製造方法
JP2010027835A (ja) * 2008-07-18 2010-02-04 Renesas Technology Corp 不揮発性記憶装置およびその製造方法
WO2010064446A1 (ja) * 2008-12-04 2010-06-10 パナソニック株式会社 不揮発性記憶素子及び不揮発性記憶装置
WO2010087211A1 (ja) * 2009-02-02 2010-08-05 パナソニック株式会社 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法
JP2010245132A (ja) * 2009-04-01 2010-10-28 Nec Corp スイッチング素子、スイッチング素子の動作方法、スイッチング素子の製造方法、書き換え可能な論理集積回路およびメモリ素子

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101522470B1 (ko) * 2013-09-09 2015-05-21 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Rram 및 이의 제조 방법
US9608204B2 (en) 2013-09-09 2017-03-28 Taiwan Semiconductor Manufacturing Company Ltd. Resistive random access memory and manufacturing method thereof
KR20170080450A (ko) * 2015-12-30 2017-07-10 에스케이하이닉스 주식회사 시냅스 및 이를 포함하는 뉴로모픽 장치
KR102556820B1 (ko) 2015-12-30 2023-07-19 에스케이하이닉스 주식회사 시냅스 및 이를 포함하는 뉴로모픽 장치

Also Published As

Publication number Publication date
US9006698B2 (en) 2015-04-14
US20130112936A1 (en) 2013-05-09
CN103650142A (zh) 2014-03-19
JPWO2012098879A1 (ja) 2014-06-09
CN103650142B (zh) 2016-05-11
WO2012098879A1 (ja) 2012-07-26

Similar Documents

Publication Publication Date Title
JP5270046B2 (ja) 抵抗変化素子およびその製造方法
US10109793B2 (en) Bottom electrode for RRAM structure
US9214628B2 (en) Nonvolatile memory element, nonvolatile memory device, and manufacturing method for the same
US9806255B1 (en) Resistive random access memory and method of forming the same
US9431604B2 (en) Resistive random access memory (RRAM) and method of making
US8258038B2 (en) Method of manufacturing semiconductor memory
JP5417445B2 (ja) 半導体記憶装置の製造方法
JP5899474B2 (ja) 不揮発性記憶素子、不揮発性記憶装置、不揮発性記憶素子の製造方法、及び不揮発性記憶装置の製造方法
JP4778117B2 (ja) メモリセルアレイ、メモリセルアレイの製造方法、不揮発性記憶装置、および、クロスポイント型のメモリセルアレイを構成するメモリセル
US9159917B2 (en) Nonvolatile memory element and method of manufacturing nonvolatile memory element
JP5324724B2 (ja) 不揮発性記憶装置の製造方法
US9082974B2 (en) Nonvolatile memory element, nonvolatile memory device, and methods of manufacturing the same
JP5007725B2 (ja) 抵抗変化素子の製造方法
US8981333B2 (en) Nonvolatile semiconductor memory device and method of manufacturing the same
JP5555821B1 (ja) 不揮発性記憶素子及びその製造方法
US20130095633A1 (en) Methods of manufacturing variable resistance memory and semiconductor device
JP2013168454A (ja) 半導体記憶装置及びその製造方法
JP2010245220A (ja) 不揮発性記憶装置およびその製造方法
KR20120012049A (ko) 최소화된 상부전극의 컨택을 갖는 저항성 메모리 소자 및 그 제조방법
JP2013187503A (ja) 不揮発性記憶素子およびその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130508

R150 Certificate of patent or registration of utility model

Ref document number: 5270046

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees