JP2010245132A - スイッチング素子、スイッチング素子の動作方法、スイッチング素子の製造方法、書き換え可能な論理集積回路およびメモリ素子 - Google Patents

スイッチング素子、スイッチング素子の動作方法、スイッチング素子の製造方法、書き換え可能な論理集積回路およびメモリ素子 Download PDF

Info

Publication number
JP2010245132A
JP2010245132A JP2009089632A JP2009089632A JP2010245132A JP 2010245132 A JP2010245132 A JP 2010245132A JP 2009089632 A JP2009089632 A JP 2009089632A JP 2009089632 A JP2009089632 A JP 2009089632A JP 2010245132 A JP2010245132 A JP 2010245132A
Authority
JP
Japan
Prior art keywords
conductive layer
ion conductive
electrode
switching element
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009089632A
Other languages
English (en)
Other versions
JP2010245132A5 (ja
JP5477687B2 (ja
Inventor
Yukihide Tsuji
幸秀 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009089632A priority Critical patent/JP5477687B2/ja
Publication of JP2010245132A publication Critical patent/JP2010245132A/ja
Publication of JP2010245132A5 publication Critical patent/JP2010245132A5/ja
Application granted granted Critical
Publication of JP5477687B2 publication Critical patent/JP5477687B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

【課題】 電気化学反応を利用したスイッチング素子におけるオン状態からオフ状態に切り替わる際のオフ電流の発生を低減可能なスイッチング素子を提供する。
【解決手段】 本発明のスイッチング素子10は、第1電極11と、電気化学反応に用いられるイオンを伝導する第1イオン伝導層12および第2イオン伝導層14と、前記イオンを供給する第2電極13とを有し、前記第1電極11は、前記第1イオン伝導層12の一方の面に設けられ、前記第2イオン伝導層14は、前記第1イオン伝導層12の他方の面に、前記第1イオン伝導層12上を移動可能に設けられ、前記第2電極13は、前記第2イオン伝導層14の前記第1イオン伝導層12とは反対側の面に設けられていることを特徴とする。
【選択図】 図1

Description

本発明は、スイッチング素子、スイッチング素子の動作方法、スイッチング素子の製造方法、書き換え可能な論理集積回路およびメモリ素子に関する。
現在、電子機器などでは、多くの集積回路が用いられている。電子機器で用いられている多くの集積回路は、いわゆる特定用途向け集積回路(ASIC:Application Specific Integrated Circuit)であり、当該電子機器のために設計された専用回路である。このような特定用途向け集積回路では、セル(AND回路、OR回路などの論理回路)の配置やセル相互の結線が集積回路製造工程で行われるため、製造後は回路構成の変更ができない。
近年、電子機器の開発競争が激化し、また、電子機器の小型化が進んでいる。このような状況のもとで、製造後においても、電子信号により回路構成を変更し、1つのチップで多くの機能を提供できるプログラマブルロジック(書き換え可能な論理集積回路)が注目を集めている。前記書き換え可能な論理集積回路は、複数のロジックセルがスイッチング素子を介して相互に結線されて構成される。ロジックセルとは、前記書き換え可能な論理集積回路を組み立てていくうえでの単位となる論理回路である。
前記書き換え可能な論理集積回路の代表的な素子としては、例えば、フィールドプログラマブルロジックアレー(FPGA)があげられる。前記FPGAは、ユーザが欲しい機能を、設計開発の費用・マスク等の初期費用を要することなく、かつ短い期間で開発することが可能である。前記FPGAに用いられる書き換え可能なスイッチング素子としては、例えば、前記FPGAと同様の方法で製造可能なスタティックランダムアクセスメモリ(SRAM)と、パストランジスタとから構成されるSRAMスイッチが用いられている。前記SRAMスイッチには、前記FPGAのチップ面積の半分以上を占め、面積増大に伴う製造コスト増大、配線遅延等の性能低下の問題があった。このため、前記SRAMスイッチよりスイッチの面積を小さくでき、オン状態の抵抗を小さくできる(例えば、1kΩ程度)スイッチング素子が望まれている。その代替候補の一例として、電気化学反応を利用したスイッチング素子が提案されている(例えば、特許文献1参照)。
図19の断面図に、特許文献1に記載の電気化学反応を利用したスイッチング素子を示す。前記電気化学反応を利用したスイッチング素子190は、第1電極191と第2電極193との間にイオン伝導層192が配置された構成を有する。前記第1電極191の材質は、例えば、白金であり、前記第2電極193の材質は、例えば、銅であり、前記イオン伝導層192の材質は、例えば、酸化タンタル(Ta)である。つぎに、図20に基づき、前記電気化学反応を利用したスイッチング素子の動作方法の一例を説明する(非特許文献1、および非特許文献2参照)。図20(a)に示すように、前記第1電極201と前記第2電極203との間に、前記第1電極201に対して、前記第2電極203が正になるように電圧を印加する。これにより、前記第2電極203の金属が金属イオン205となって、前記イオン伝導層202中に溶解し、前記金属イオン205が前記第1電極201に向かって移動する。前記金属イオン205は、前記第1電極201側から供給される電子を受け取って、金属206となる。前記金属206は、前記イオン伝導層202中に析出する。これにより、前記第1電極201と前記第2電極203との間に、金属架橋(伝導パス)204が形成されることで、前記第1電極201と前記第2電極203とが電気的に接続され、スイッチがオフ状態からオン状態に切り替わる(図20(b))。なお、製造直後の最初のオン状態への切り替え操作を、特に「フォーミング動作」という。つぎに、図20(c)に示すように、前記第1電極201と前記第2電極203との間に、前記第1電極201に対して、前記第2電極203が負になるように電圧を印加する。これにより、前記金属架橋204を構成する金属は、前記金属イオン205となって、前記イオン伝導層202中に溶解する。前記金属イオン205は、前記第2電極203に向かって移動する。前記金属イオン205は、前記第2電極203から供給される電子を受け取って金属となり、前記第2電極203に回収される。これにより、前記金属架橋204が切断され、スイッチがオン状態からオフ状態に切り替わる(図20(d))。この電気化学反応を利用したスイッチング素子200を、オフ状態から再度オン状態に切り替えるには、前述と同様に、前記第1電極201と前記第2電極203との間に、前記第1電極201に対して、前記第2電極203が正になるように電圧を印加し、前記金属架橋204を形成する。この場合、前記フォーミング動作実施前と比較して、前記金属架橋の一部204aが、前記イオン伝導層202中に残存しているため、オン状態への切り替えに要する時間の短縮、または印加電圧の低減が可能である。前記電気化学反応を利用したスイッチング素子は、前述のようにして、両電極間を電気的に接続したり、電気的接続を切断したりすることが可能であり、電源を切断した後もオン状態が保存される。
前述の電気化学反応を利用したスイッチング素子においては、図20(c)に示すように、オン状態からオフ状態への切り替えに際して、前記金属架橋204が形成された状態で、前記第1電極201と前記第2電極203との間に電圧(V)を印加するため、オン状態からオフ状態に切り替わるまでの間に、電流(I=V/R、以下、オフ電流ということがある)が流れることを避けられない。イオン伝導層の材質や温度によって電気的接続を切断するために必要な電圧は決まっているため、オン状態の抵抗が小さいほど大きなオフ電流が流れることとなる。
前記電気化学反応を利用したスイッチング素子をスイッチ用途として用いる場合、オン状態の抵抗は、100Ω以下であることが望ましいが、このような場合、極めて大きなオフ電流が発生するため(例えば、イオン伝導層が酸化タンタルの場合、数mA)、スイッチ動作に必要な周辺回路の面積を大きくする必要があり、このことは、チップコストの上昇に繋がる。
前記オフ電流を低減する方法として、例えば、図21に示すように、第3電極214を設け、第1電極211と前記第2電極213との間に電圧を印加することなく、前記第1電極211と前記第2電極213との間を電気的に接続し、または電気的接続を切断をする、電気化学反応を利用したスイッチング素子210が提案されている(特許文献2参照)。この電気化学反応を利用したスイッチング素子210では、電気的に接続されていない前記第3電極214に電圧を印加して、前記電気的接続を切断することにより、前記オフ電流を低減する。しかしながら、特許文献2に記載の電気化学反応を利用したスイッチング素子は、第3電極を設けなければならず、構造が複雑になる。
特開2006−319028号公報 特開2006−339667号公報
Copal Raghavan et al., "Diffusion of copper through dielectric films under bias temperature stress", Thin Solid Films 262, pp. 168−176, (1995). N. Banno et al., "ON−state reliability of solid−electrolyte switch", IEEE International Physics Symposium (IRPS) proceedings, pp. 707, (2008).
本発明の目的は、電気化学反応を利用したスイッチング素子におけるオン状態からオフ状態に切り替わる際のオフ電流の発生を低減可能であり、かつ簡易な構造を有するスイッチング素子を提供することにある。
前記目的を達成するために、本発明のスイッチング素子は、
第1電極と、電気化学反応に用いられるイオンを伝導する第1イオン伝導層および第2イオン伝導層と、前記イオンを供給する第2電極とを有し、
前記第1電極は、前記第1イオン伝導層の一方の面に設けられ、
前記第2イオン伝導層は、前記第1イオン伝導層の他方の面に、前記第1イオン伝導層上を移動可能に設けられ、
前記第2電極は、少なくとも前記第2イオン伝導層の前記第1イオン伝導層とは反対側の面に設けられていることを特徴とする。
また、本発明のスイッチング素子の製造方法は、第1電極と、電気化学反応に用いられるイオンを伝導する第1イオン伝導層とを含み、前記第1電極が、前記第1イオン伝導層の一方の面に設けられた第1基体を形成する第1基体形成工程と、
第2電極と、電気化学反応に用いられるイオンを伝導する第2イオン伝導層とを含み、前記第2電極が、前記第2イオン伝導層の一方の面に設けられた第2基体を形成する第2基体形成工程と、
前記第2イオン伝導層が前記第1イオン伝導層上を移動可能となるように、前記第1イオン伝導層および前記第2イオン伝導層を対向させて、前記第1基体および前記第2基体を積層する積層工程と、を含むことを特徴とする。
さらに、本発明の書き換え可能な論理集積回路は、前記本発明のスイッチング素子を用いたことを特徴とする。
さらに、本発明のメモリ素子は、前記本発明のスイッチング素子と、
前記スイッチング素子が、オン状態およびオフ状態のいずれの状態であるかを読み出すためのトランジスタ素子と、を有することを特徴とする。
本発明のスイッチング素子によれば、前記第2イオン伝導層が、前記第1イオン伝導層の面内方向に移動可能に設けられているため、電気化学反応を利用したスイッチング素子におけるオン状態からオフ状態に切り替わる際のオフ電流の発生を低減可能である。
本発明のスイッチング素子の一実施形態(実施形態1)における一例の構成を示す断面図である。 本発明のスイッチング素子の一実施形態(実施形態1)におけるその他の例の構成を示す断面図である。 本発明のスイッチング素子の一実施形態(実施形態1)におけるさらにその他の例の構成を示す断面図である。 本発明のスイッチング素子の一実施形態(実施形態1)におけるさらにその他の例の構成を示す断面図である。 本発明のスイッチング素子の一実施形態(実施形態1)における動作方法の一例を説明する断面図である。 本発明のスイッチング素子の一実施形態(実施形態1)における製造方法の一例を説明する断面図である 本発明のスイッチング素子の一実施形態(実施形態2)における一例の構成を示す断面図である。 本発明のスイッチング素子の一実施形態(実施形態2)におけるその他の例の構成を示す断面図である。 本発明のスイッチング素子の一実施形態(実施形態2)におけるさらにその他の例の構成を示す断面図である。 本発明のスイッチング素子の一実施形態(実施形態2)における動作方法の一例を説明する断面図である。 本発明のスイッチング素子の一実施形態(実施形態3)における一例の構成を示す断面図である。 本発明のスイッチング素子の一実施形態(実施形態3)におけるその他の例の構成を示す断面図である。 本発明のスイッチング素子の一実施形態(実施形態3)におけるさらにその他の例の構成を示す断面図である。 本発明のスイッチング素子の一実施形態(実施形態3)におけるさらにその他の例の構成を示す断面図である。 本発明のスイッチング素子の一実施形態(実施形態3)におけるさらにその他の例の構成を示す断面図である。 本発明のスイッチング素子の一実施形態(実施形態3)における動作方法の一例を説明する断面図である。 本発明のスイッチング素子を用いた書き換え可能な論理集積回路の一例の構成を示す模式図である。 本発明のスイッチング素子を用いたメモリ素子の一例の構成を示す模式図である。 従来のスイッチング素子の一例の構成を示す断面図である。 従来のスイッチング素子の動作を説明する模式図である。 従来のスイッチング素子のその他の例の構成を示す断面図である。
以下、本発明のスイッチング素子、スイッチング素子の動作方法、スイッチング素子の製造方法、書き換え可能な論理集積回路およびメモリ素子について、さらに詳細に説明する。ただし、本発明は、以下の実施形態に限定されない。
(実施形態1)
図1の断面図に、本実施形態のスイッチング素子の一例の構成を示す。図示のとおり、このスイッチング素子10は、第1電極11と、第1イオン伝導層12と、第2電極13と、第2イオン伝導層14とを主要な構成部材として有する。前記第1電極11は、前記第1イオン伝導層12の一方の面(同図において、下側の面)と接して設けられている。前記第2イオン伝導層14は、前記第1イオン伝導層12の他方の面(同図において、上側の面)と接して、前記第1イオン伝導層12上を移動可能に設けられている。前記第2電極13は、前記第2イオン伝導層14の前記第1イオン伝導層12とは反対側の面(同図において、上側の面)に接して設けられている。なお、本実施形態では、各部材同士は直接接して設けられているが、本発明のスイッチング素子は、本実施形態に限定されず、例えば、本発明の効果を損なわない範囲で、別部材を介して設けられていてもよい。
前記第1電極は、例えば、前記第1イオン伝導層との間でイオンの収受が生じにくく、かつイオンを供給しない導電体(金属材料)から構成されている。前記金属材料としては、例えば、白金、アルミニウム、金、ルテニウム、チタン、タングステン、バナジウム、ニオブ、タンタル、クロム、もしくはモリブデン等の高融点金属;これらの金属の窒化物;これらの金属のシリサイド;またはこれらの金属の複数を組合せた合金等があげられる。また、前記第1電極は、例えば、少なくとも前記第1電極の前記第1イオン伝導層側の面が、前述の金属材料により構成されていればよい。したがって、前記第1電極は、前記第1電極全体を単層膜として構成する方法のほか、積層構造として前記第1イオン伝導層側の層を、前述の金属材料で構成する方法によっても製造可能である。
前記第2電極は、例えば、前記第2イオン伝導層および前記第1イオン伝導層にイオンを供給する材料から構成されている。前記第2電極は、例えば、銅(Cu)、銀(Ag)および鉛(Pb)の少なくとも一種類を主材料として含み、一種類のみを含んでもよいし、二種類以上を含む合金であってもよい。前記主材料としては、半導体プロセスとの整合性を考慮すると、銅(Cu)であることが好ましい。また、前記第2電極は、例えば、少なくとも前記第2電極の前記第2イオン伝導層側の面が、前述の主材料により構成されていればよい。したがって、前記第2電極は、前記第2電極全体を単層膜として構成する方法のほか、積層構造として前記第2イオン伝導層側の層を、前述の主材料で構成する方法によっても製造可能である。
前記第1イオン伝導層の材料は、電気化学反応に用いられるイオンを伝導できるものであれば、特に制限されないが、金属または半導体と、酸素、硫黄、セレン、テルル等のカルコゲン元素との化合物であることが好ましい。イオン化が起こりやすい遷移金属である銅、タングステン、タンタル、モリブデン、クロム、チタンおよびコバルトの少なくとも一種類の金属の硫化物、酸化物、任意の硫黄−酸素比を有する酸硫化物等がより好ましい。半導体デバイス中への実装を考慮した場合、これらの中でも、酸化タンタル(例えば、Ta)または酸化チタン(例えば、TiO)が特に好ましい。前記酸化タンタルおよび前記酸化チタンは、従来の半導体デバイスにおいて用いられている材料であるため、プロセスの整合性が高い。また、書き換え可能な集積回路のスイッチング素子に用いる場合、前記酸化タンタルまたは前記酸化チタンを第1イオン伝導層として用いると、スイッチング電圧をロジック電圧よりも高くすることが可能となる。前記第1イオン伝導層は、単層であってもよいし、イオン伝導特性または電気特性の異なる2種類以上の膜からなる積層であってもよい。
前記第1イオン伝導層の膜厚は、例えば、5〜200nmの範囲で設定可能である。前記膜厚を前記範囲とすることで、例えば、適した電圧で動作可能なイオン伝導層として使用可能である。前記膜厚は、10〜100nmの範囲であることが好ましい。前記膜厚を10nm以上とすることで、例えば、トンネル電流やショットキー電流によるオフ状態におけるリーク電流の発生を防止可能である。前記膜厚を100nm以下とすることで、例えば、スイッチング電圧を10V以下とすることができ、半導体デバイス等での実用が可能となる。前記膜厚は、より好ましくは10〜50nmの範囲であり、さらに好ましくは10〜20nmの範囲である。なお、前記膜厚は、その厚みが面内において一定である必要はなく、例えば、最も薄い領域が、10nm以上であればよい。
前記第2イオン伝導層の材料は、例えば、前記第1伝導層の材料と同様である。前記第2イオン伝導層および前記第1イオン伝導層は、同一の材料で形成されていてよいし、異なる材料で形成されていてもよい。前記第2イオン伝導層は、単層であってもよいし、イオン伝導特性または電気特性の異なる2種類以上の膜からなる積層であってもよい。
前記第2イオン伝導層の膜厚は、特に制限されない。前記膜厚は、動作電圧を低減する観点から、薄い方がよいが、1nm以上であることが好ましい。前記膜厚を1nm以上とすることで、薄膜化による膜厚のばらつきの影響を小さくすることができ、後述するように、電気的接続を切断した後に、前記第1イオン伝導層中に残った電気的接続の一部と前記第2電極との距離が近いことにより、オフ状態において、電流がトンネル効果によって増大してしまい前記電気的接続の切断直後の絶縁特性が低下するのを防止可能である。前記膜厚は、1〜50nmの範囲であることがより好ましく、さらに好ましくは1〜10nmの範囲である。なお、前記膜厚は、その厚みが面内において一定である必要ななく、例えば、最も薄い領域が、1nm以上であればよい。
前記第2イオン伝導層は、例えば、駆動体により、前記第1イオン伝導層上を移動可能である。前記駆動体としては、例えば、平行ばねを組み合せたピエゾアクチュエータ等があげられる。前記駆動体は、前記第2イオン伝導層に直接取り付けてもよいし、第2イオン伝導層を含む基体に取り付けてもよい。前記駆動体は、例えば、従来公知の方法により取り付け可能である。
つぎに、図5に基づき、本実施形態のスイッチング素子10の動作方法を、前記イオンを金属イオンとした場合を例にとり詳細に説明する。同図において、図1と同一部分には、同一符号を付している。
まず、図5(a)に示すとおり、前記第1電極11と前記第2電極13との間に、前記第1電極11に対して、前記第2電極13が正になるように電圧を印加する。これにより、前記第2電極13から前記第2イオン伝導層14および前記第1イオン伝導層12に、前記金属イオンが供給され、前記金属による金属架橋51が形成される。これにより、前記第1電極11と前記第2電極13とが電気的に接続され、スイッチがオフ状態からオン状態に切り替わる。前記オン状態において、図5(b)に示すように、前記第2イオン伝導層14を、前記駆動体(図示せず)によって前記第1イオン伝導層12の面方向(同図において、左方向)に移動させる。この移動により、前記金属架橋51が切断される。この結果、前記第1電極11と前記第2電極13との間の前記電気的接続が切断され、スイッチがオン状態からオフ状態に切り替わる。本実施形態のスイッチング素子では、前述のようにして、スイッチをオン状態からオフ状態に切り替えるため、オフ電流の発生を低減可能である。前記移動距離は、例えば、前記金属架橋51の直径(例えば、数nm)より大きい、すなわち、前記直径の1倍強であればよい。なお、本実施形態では、前記第2イオン伝導層は、前記第1イオン伝導層の面方向に移動するが、本発明のスイッチング素子は、本実施形態に限定されず、前記第2イオン伝導層が、前記第1イオン伝導層上を移動する形態であればよい。
前記オフ状態において、図5(c)に示すように、前記第1電極11と前記第2電極13との間に、前記第1電極11に対して、前記第2電極13が負になるように電圧を印加する。これにより、前記第1イオン伝導層12中に残った金属架橋の一部51aを構成する金属は、前記金属イオンとなって、前記第1イオン伝導層12中に溶解する。前記金属イオンは、前記第2電極13に向かって移動し、前記第2電極13から供給される電子を受け取って金属となる。このようにして、前記第1イオン伝導層12中の前記金属架橋の一部51aを構成する金属は、前記第2電極13に回収される。本実施形態のスイッチング素子では、前述のようにして、前記金属を前記第2電極13に回収可能であるため、前記第1イオン伝導層12に金属イオンが蓄積されるのを防止可能である。なお、前記第2イオン伝導層14中の前記金属架橋の一部51bは、前記第2電極13に接しているため、イオン化されにくく、前記印加後も前記第2イオン伝導層14中に残存する。このため、スイッチをオフ状態から再度オン状態に切り替える場合、オン状態への切り替えに要する時間の短縮、または印加電圧の低減が可能である。
前記回収後に、スイッチをオフ状態から再度オン状態に切り替える動作は、そのままの位置で実施してもよいが、図5(d)に示すように、前記第2イオン伝導層14を、元の位置に移動させてから実施することが好ましい。前記第2イオン伝導層14を元の位置に戻すことにより、移動量の累積が防止される。
本実施形態のスイッチング素子は、前記オン状態または前記オフ状態において、前記第1電極11と前記第2電極13との間の電圧の印加を停止した状態でも、前記オン状態または前記オフ状態を保持可能である。
本実施形態のスイッチング素子の動作方法においては、前記イオンを金属イオンとした場合を例にとり詳細に説明したが、本発明のスイッチング素子は、この例に限定されず、例えば、電極からの酸素需給によるイオン伝導層中での酸素欠損または酸素イオンの形成により、前記電極間を電気的に接続することで、スイッチがオン状態に切り替わるスイッチング素子であってもよい。
つぎに、図6に基づき、本実施形態のスイッチング素子の製造方法を説明する。図6(a)および(b)は、前記第1基体形成工程を示し、図6(c)および(d)は、前記第2基体形成工程を示し、図6(e)は、前記積層工程を示す。図6(a)から(e)において、同一部分には、同一符号を付している。
〔第1基体形成工程〕
まず、前記第1基体形成工程について説明する。図6(a)に示すように、シリコン基板上に従来技術を用いて形成された半導体素子を含む基体603上に、第1ストップ絶縁層604、第1層間絶縁層605、および第2ストップ絶縁層606を、前記順序で形成する。前記第1層間絶縁層605は、シリコン窒化物の膜であり、化学的気相成長法(CVD法)により形成される。つぎに、前記第1ストップ絶縁層604、前記第1層間絶縁層605、および前記第2ストップ絶縁層606中に、フォトリソグラフィ技術およびエッチング技術を用いて、配線を形成するための開口部を形成する。前記開口部に、バリアメタル608および銅シード層を、CVD法により形成する。前記銅シード層の厚みは、20〜100nm程度とし、前記銅シード層に少量の不純物(例えば、アルミニウム)を含有させる。さらに、前記銅シード層上に銅の電解メッキを行う。前記銅の厚みは、例えば、800〜1200nm程度でよい。ついで、前記第1ストップ絶縁層604の開口部以外に堆積された不要な前記バリアメタル608および前記銅を、ケミカル・メカニカル・ポリッシング法(CMP法)により削り取り、下部配線および電極609を形成する。さらに、熱処理を行って前記不純物を前記下部配線および前記電極609全体に拡散させる。この熱処理により前記下部配線のエレクトロマイグレーション耐性が向上する。前記下部配線および前記電極609は、半導体装置の配線形成工程として広く用いられている方法により形成可能である。その後、スパッタリング法またはCVD法により、前記第1拡散防止層607となる100nmの膜厚を有する炭窒化シリコン(窒化シリコンに炭素が含まれた材料)を形成する。ついで、フォトリソグラフィ技術およびエッチング技術を用いて、前記第1拡散防止層607に、開口部を形成する。この例においては、前記開口部は、電極609の上面にまで達する貫通孔である。さらに、形成された前記開口部に、スパッタリング法またはCVD法によりルテニウムを形成する。前記ルテニウムの厚みは、第1拡散防止層607の膜厚(例えば、100nm)以上とする。つぎに、前記開口部以外に堆積された不要な前記ルテニウムをCMP法により削り取って、ルテニウムの上面を平坦化して第1電極61を形成し、前記電極609と合流させる。さらに、スパッタリング法またはCVD法により、前記第1電極61上に、第1イオン伝導層62として、膜厚15nmの酸化タンタルを形成する。このようにして、図6(b)に示す第1基体601を形成する。
〔第2基体形成工程〕
つぎに、第2基体形成工程について説明する。図6(c)に示すように、シリコン基板上に従来技術を用いて形成された半導体素子を含む前記基体603上に、前記第1ストップ絶縁層604、前記第1層間絶縁層605、および前記第2ストップ絶縁層606を、前記順序で形成する。前記第1層間絶縁層605は、シリコン窒化物の膜であり、CVD法により形成される。つぎに、前記第1ストップ絶縁層604、前記第1層間絶縁層605、および前記第2ストップ絶縁層606中に、フォトリソグラフィ技術およびエッチング技術を用いて、配線を形成するための開口部を形成する。前記開口部に、前記バリアメタル608および前記銅シード層を、CVD法により形成する。前記銅シード層の厚みは、20〜100nm程度とし、前記銅シード層に少量の不純物(例えば、アルミニウム)を含有させる。さらに、前記銅シード層上に銅の電解メッキを行う。前記銅の厚みは、例えば、800〜1200nm程度でよい。ついで、前記第1ストップ絶縁層604の開口部以外に堆積された不要な前記バリアメタル608および前記銅を、CMP法により削り取り、下部配線および第2電極63を形成する。さらに、熱処理を行って前記不純物を前記下部配線および前記第2電極63全体に拡散させる。この熱処理により前記下部配線のエレクトロマイグレーション耐性が向上する。前記下部配線および前記第2電極63は、半導体装置の配線形成工程として広く用いられている方法により形成可能である。その後、スパッタリング法またはCVD法により、前記第1拡散防止層607となる100nmの膜厚を有する炭窒化シリコン(窒化シリコンに炭素が含まれた材料)を形成する。ついで、フォトリソグラフィ技術およびエッチング技術を用いて、前記第1拡散防止層607に、開口部を形成する。この例においては、前記開口部は、前記第2電極63の上面にまで達する貫通孔である。さらに、形成した前記開口部に、スパッタリング法またはCVD法により銅を形成する。前記銅の厚みは、第1拡散防止層607の膜厚(例えば、100nm)以上とする。つぎに、前記開口部以外に堆積された不要な前記銅をCMP法により削り取って、銅の上面を平坦化して第2電極63と合流させる。さらに、スパッタリング法またはCVD法により、前記第2電極63上に、第2イオン伝導層64として、膜厚15nmの酸化タンタルを形成する。このようにして、図6(d)に示す第2基体602を形成する。
〔積層工程〕
まず、前記第1基体601を、筐体611に固定する。ついで、前記第1基体601の上に、前記第2基体602を、前記第1イオン伝導層62と前記第2イオン伝導層64とが、対向するようにして積層する。前記第2基体602を、駆動体612および支持体613を介して、前記筐体611に固定する。前記第1基体601と前記第2基体602との電気的な接続は、予め形成しておいた基体の裏面または側面のパッドからワイヤーで確保する。このようにして、本実施形態のスイッチング素子を製造可能である。ただし、本実施形態のスイッチング素子の製造方法は、この例に限定されず、MEMS(Micro Electrical Mechanical Systems)を製造する際の加工技術を用いて、前記第1電極61および前記第1イオン伝導層62を含む第1基体601上に、前記第2イオン伝導層64および前記第2電極63を直接形成してもよい。
本実施形態のスイッチング素子は、例えば、前記第2イオン伝導層が、その一部に他の部分より厚みの薄い部分を有している形態であってもよい。図2の断面図に、この形態のスイッチング素子の一例の構成を示す。同図において、図1と同一部分には、同一符号を付している。図示のとおり、このスイッチング素子20は、凸部を有する第2電極23を有する。前記第2電極23は、前記凸部が第2イオン伝導層24内に埋没するように、前記第2イオン伝導層24の前記第1イオン伝導層12とは反対側に接して設けられている。これら以外の構成は、前述のスイッチング素子10と同様である。このような形態であれば、スイッチがオン状態に切り替わる際に、前記金属架橋(電気的接続)が形成される箇所を、前記第2イオン伝導層の他の部分より厚みの薄くなっている部分に規定できる。これにより、前記第2イオン伝導層のエッチングの際に導入される側面のダメージ部分を回避して、選択的に前記金属架橋を形成可能である。また、電界集中効果により前記第2電極の金属のイオン化が容易となるため、前述のフォーミング動作時の電圧を低減可能である。
また、本発明のスイッチング素子は、例えば、前記第2電極の一部が、前記第1イオン伝導層に接しているという形態であってもよい。図3の断面図に、この形態のスイッチング素子の一例の構成を示す。同図において、図1と同一部分には、同一符号を付している。図示のとおり、このスイッチング素子30は、凸部を有する第2電極33を有する。前記第2電極33は、前記凸部が第2イオン伝導層34を貫通して、その端部が前記第1イオン伝導層12と接するように、前記第2イオン伝導層34の前記第1イオン伝導層12とは反対側に接して設けられている。これら以外の構成は、前述のスイッチング素子10と同様である。このような形態であれば、前述のフォーミング動作による第2イオン伝導層中への前記金属架橋形成が不要である。
また、本発明のスイッチング素子は、例えば、複数の前記第2イオン伝導層および前記第2電極を有するという形態であってもよい。図4の断面図に、この形態のスイッチング素子の一例の構成を示す。図示のとおり、このスイッチング素子40は、第1基体401と、第2基体402と、筐体403と、駆動体404とを主要な構成部材として有する。前記第1基体401は、前記筐体403内に固定して配置されている。前記第2基体402は、前記駆動体404および支持体405を介して、前記第1基体401と対向するように、前記筐体403内に配置されている。前記第1基体401は、第1イオン伝導層42と前記第1イオン伝導層42の一方の面(同図において、下側の面)に接して設けられた第1電極41とを有する。前記第2基体402は、第2イオン伝導層44と前記第2イオン伝導層44の一方の面(同図において、上側の面)に接して設けられた第2電極43とを、それぞれ6つ有する。全ての前記第2イオン伝導層44および前記第2電極43は、所定の間隔で、絶縁膜48により封止されている。前記6つの第2イオン伝導層44の他方の面は、前記第1イオン伝導層42の他方の面と接している。前記絶縁膜48は、従来公知のものを用いることができる。前記第2基体402が前記駆動体404を介して配置されていることにより、全ての前記第2イオン伝導層44は、前記第1イオン伝導層42の面内方向に、同時に、かつ同方向に移動可能である。これら以外の構成は、前述のスイッチング素子10と同様である。このような形態であれば、スイッチをオフ状態に切り替える動作、または第2イオン伝導層を元の位置に戻す動作等を一括して実施可能である。また、前記駆動体が列または行で共有され、集約されているため、基体内に前記駆動部を取り付ける必要がなく、スイッチング素子の微細化・集積化が容易になる。なお、この例のスイッチング素子40では、全ての前記第2イオン伝導層44が、同時に、かつ同方向に移動可能に設けられているが、本発明のスイッチング素子は、これに限定されず、例えば、複数の絶縁膜により、複数の第2イオン伝導層および第2電極が封止され、複数の前記絶縁膜のそれぞれに駆動体が取り付けられている場合には、それぞれの駆動体により、複数の第2イオン伝導層が、同時に、かつ同方向に移動可能に設けられていてもよい。
(実施形態2)
図7の断面図に、本実施形態のスイッチング素子の一例の構成を示す。図示のとおり、
このスイッチング素子70は、第1電極71と、第1イオン伝導層72と、第2電極73と、第2イオン伝導層74と、第3電極75と、第3イオン伝導層76とを主要な構成部材として有する。前記第1電極71は、前記第1イオン伝導層72の一方の面(同図において、下側の面)と接して設けられている。前記第2イオン伝導層74および前記第3イオン伝導層76は、前記第1イオン伝導層72の他方の面(同図において、上側の面)と接して、前記第1イオン伝導層72上を移動可能に設けられている。前記第2電極73は、前記第2イオン伝導層74の前記第1イオン伝導層72とは反対側の面(同図において、上側の面)に接して設けられている。前記第3電極75は、前記第3イオン伝導層76の前記第1イオン伝導層72とは反対側の面(同図において、上側の面)に接して設けられている。前記第2イオン伝導層74および前記第2電極73と、前記第3イオン伝導層76および前記第3電極75とは、所定の間隔で、絶縁膜78により封止されている。本実施形態においては、前記第2イオン伝導層74および前記第2電極73と、前記第3イオン伝導層76および前記第3電極75とが、前記絶縁膜78により封止されているため、前記第2イオン伝導層74および前記第3イオン伝導層76は、同時に、かつ同方向に移動可能である。これら以外の構成は、実施形態1のスイッチング素子と同様である。なお、本実施形態では、各部材同士は直接接して設けられているが、本発明のスイッチング素子は、本実施形態に限定されず、例えば、本発明の効果を損なわない範囲で、別部材を介して設けられていてもよい。
前記第3電極を構成する材料は、金属材料であれば特に制限されないが、前記第2電極と同様の材料であることが好ましい。
前記第3イオン伝導層の材料は、例えば、前記第1イオン伝導層および前記第2伝導層の材料と同様である。前記第3イオン伝導層と、前記第1イオン伝導層および前記第2イオン伝導層とは、同一の材料で形成されていてもよいが、前記第3イオン伝導層の材料を、例えば、酸化タンタル(例えば、Ta)とし、前記第1イオン伝導層および前記第2イオン伝導層の材料を、例えば、シリコンを添加してイオン伝導率を低下させた酸化タンタル(例えば、Ta)とすれば、前記第3イオン伝導層のイオン伝導率を、前記第2イオン伝導層のイオン伝導率より高くすることができる。このようにすれば、温度が上昇した際に、例えば、前記金属架橋(電気的接続)を構成する金属が拡散して断線するのを抑制可能である。
前記第3イオン伝導層の膜厚は、例えば、前記第2イオン伝導層と同様である。前記第3イオン伝導層の膜厚と前記第2イオン伝導層との膜厚は、例えば、同じであってもよいが、前記第3イオン伝導層を、前記第2イオン伝導層より薄くし、かつ前述のように、第3イオン伝導層のイオン伝導率を、前記第1イオン伝導層および前記第2イオン伝導層の伝導率より大きくすれば、後述する動作において、低電圧でイオンの回収が可能となる。
つぎに、図10に基づき、本実施形態のスイッチング素子70の動作方法を、前記イオンを金属イオンとした場合を例にとり詳細に説明する。同図において、図7と同一部分には、同一符号を付している。
まず、図10(a)に示すとおり、前記第1電極71と前記第2電極73との間に、前記第1電極71に対して、前記第2電極73が正になるように電圧を印加する。これにより、前記第2電極73から前記第2イオン伝導層74および前記第1イオン伝導層72に、前記金属イオンが供給され、前記金属による金属架橋101が形成される。これにより、前記第1電極71と前記第2電極73とが電気的に接続され、スイッチがオフ状態からオン状態に切り替わる。前記オン状態において、図10(b)に示すように、前記第2イオン伝導層74を、前記駆動体(図示せず)によって前記第1イオン伝導層72の面方向(同図において、左方向)に、前記第3イオン伝導層76が前記第1イオン伝導層72中の前記金属架橋の一部101a上に位置するまで、移動させる。この移動により、前記金属架橋101が切断される。この結果、前記第1電極71と前記第2電極73との間の前記電気的接続が切断され、スイッチがオン状態からオフ状態に切り替わる。本実施形態のスイッチング素子では、前述のようにして、スイッチをオン状態からオフ状態に切り替えるため、オフ電流の発生を低減可能である。なお、前記移動距離は、この例に限定されず、少なくとも前記金属架橋101の直径(例えば、数nm)より大きい、すなわち、少なくとも前記直径の1倍強であればよい。なお、本実施形態では、前記第2イオン伝導層および前記第3イオン伝導層は、前記第1イオン伝導層の面方向に移動するが、本発明のスイッチング素子は、本実施形態に限定されず、前記第2イオン伝導層および前記第3イオン伝導層が、前記第1イオン伝導層上を移動する形態であればよい。
前記オフ状態において、図10(c)に示すように、前記第1電極71と前記第3電極75との間に、前記第1電極71に対して、前記第3電極75が負になるように電圧を印加する。これにより、前記第1イオン伝導層72中に残った金属架橋の一部101aを構成する金属は、前記金属イオンとなって、前記第1イオン伝導層72中に溶解する。前記金属イオンは、前記第3電極75に向かって移動し、前記第3電極75から供給される電子を受け取って金属となる。このようにして、前記第1イオン伝導層72中の前記金属架橋の一部101aを構成する金属は、前記第3電極75に回収される。本実施形態のスイッチング素子では、前述のようにして、前記金属を前記第3電極75に回収可能であるため、前記第1イオン伝導層72に金属イオンが蓄積されるのを防止可能である。なお、前記第2イオン伝導層74中には、前記金属架橋の一部101bが残存する。このため、スイッチをオフ状態から再度オン状態に切り替える場合、オン状態への切り替えに要する時間の短縮、または印加電圧の低減が可能である。
前記回収後に、スイッチをオフ状態から再度オン状態に切り替える動作は、そのままの位置で実施してもよいが、図10(d)に示すように、前記第2イオン伝導層74および前記第3イオン伝導層76を、元の位置に移動させてから実施することが好ましい。前記第2イオン伝導層74および前記第3イオン伝導層76を元の位置に戻すことにより、移動量の累積が防止される。
本実施形態のスイッチング素子の動作方法においては、前記第2イオン伝導層74および前記第3イオン伝導層76は、同時に、かつ同方向に移動するため、例えば、前記第2イオン伝導層74の移動により、スイッチをオン状態からオフ状態に切り替えると同時に、第3電極75に印加することにより、スイッチをオフ状態からオン状態に切り替えることも可能である。このようにすれば、書き換え時間を短縮可能である。これら以外は、実施形態1のスイッチング素子の動作方法と同様である。
つぎに、本実施形態のスイッチング素子の製造方法を説明する。本実施形態のスイッチング素子の製造方法は、前記第2基体が、さらに前記第3電極と、前記第3イオン伝導層とを含む。前記第3電極は、前記第3イオン伝導層の一方の面に設けられる。前記積層工程において、前記第3イオン伝導層が前記第1イオン伝導層上を移動可能となるように、前記第1イオン伝導層と前記第2イオン伝導層および前記第3イオン伝導層とを対向させて、前記第1基体および前記第2基体を積層する。これら以外は、実施形態1のスイッチング素子の製造方法と同様である。
本実施形態のスイッチング素子は、例えば、前記スイッチング素子70が、さらに、前記第1電極をアレイ状に区切る絶縁層を有するという形態であってもよい。図8の断面図に、この形態のスイッチング素子の一例の構成を示す。同図において、図7と同一部分には、同一符号を付している。図示のとおり、このスイッチング素子80は、絶縁層87を介して幅方向(同図において、左右方向)にアレイ状に区切られた第1電極81を有する。前記第2イオン伝導層74は、前記第1イオン伝導層72を介して、前記第1電極81と対向する領域に設けられている。前記第3イオン伝導層76は、前記第1イオン伝導層72を介して、前記絶縁層87と対向する領域内に設けられている。これら以外の構成は、前述のスイッチング素子70と同様である。このような形態であれば、スイッチをオン状態に切り替える際に、前記第3イオン伝導層76は、前記絶縁層87が設けられている位置に対向する領域内に設けられているため、前記第3イオン伝導層76中に、前述の金属架橋が形成されることがなく、前記第3電極75のイオンを回収する電極としての機能を保持可能である。
前記絶縁層の材料は、絶縁性を有する材料であれば、特に限定されないが、例えば、
酸化シリコン、酸窒化シリコン、窒化シリコン、酸化アルミニウム、酸窒化アルミニウム等があげられる。
また、本実施形態のスイッチング素子は、例えば、前記第2イオン伝導層および前記第3イオン伝導層が、前記第1イオン伝導層の面方向で接して設けられ、前記第2電極および前記第3電極が、電気的に接続されているという形態であってもよい。図9の断面図に、この形態のスイッチング素子の一例の構成を示す。図示のとおり、このスイッチング素子90は、絶縁層97を介して幅方向(同図において、左右方向)にアレイ状に区切られた第1電極91を有する。第2イオン伝導層94は、第1イオン伝導層92を介して、前記第1電極91と対向する領域に設けられている。前記第3イオン伝導層96は、前記第1イオン伝導層92を介して、前記絶縁層97と対向する領域内に設けられている。前記第2伝導層94の右端と前記第3イオン伝導層96の左端とは、前記第1イオン伝導層92の面方向(同図において、左右方向)で接して設けられている。前記第2イオン伝導層94上に設けられた第2電極93の右端と、前記第3イオン伝導層96上に設けられた第3電極95左端とは、前記第1イオン伝導層92の面方向で接しており、電気的に接続されている。この状態で、前記第2イオン伝導層94および前記第2電極93と、前記第3イオン伝導層96および前記第3電極95とは、絶縁膜98により封止されている。これら以外の構成は、前述のスイッチング素子70と同様である。このような形態であれば、前述のスイッチング素子80と同様に、第3電極のイオンを回収する電極としての機能を保持可能であるとともに、前記第2電極と前記第3電極とを共通化できることにより、周辺回路の小型化が可能である。また、前記第2イオン伝導層94および前記第2電極93と、前記第3イオン伝導層96および前記第3電極95とが、前記絶縁膜98により封止されているため、前記第2イオン伝導層94および前記第3イオン伝導層96は、同時に、かつ同方向に移動可能である。
(実施形態3)
図11の断面図に、本実施形態のスイッチング素子の一例の構成を示す。図示のとおり、このスイッチング素子110は、第1電極111と、第1イオン伝導層112と、第2電極113と、第2イオン伝導層114と、第3電極115とを主要な構成部材として有する。前記第1電極111は、前記第1イオン伝導層112の一方の面(同図において、下側の面)と接して設けられている。前記第2電極113および前記第2イオン伝導層114は、前記第1イオン伝導層112の他方の面(同図において、上側の面)と接して、前記第1イオン伝導層112上を移動可能に設けられている。前記第3電極115は、前記第2イオン伝導層114の前記第1イオン伝導層112とは反対側の面(同図において、上側の面)に接して設けられている。前記第2電極113と、前記第2イオン伝導層114および前記第3電極115とは、所定の間隔で、絶縁膜118により封止されている。本実施形態においては、前記第2電極113と、前記第2イオン伝導層114および前記第3電極115とが、前記絶縁膜118により封止されているため、前記第2電極113および前記第2イオン伝導層114は、同時に、かつ同方向に移動可能である。これら以外の構成は、実施形態1のスイッチング素子と同様である。なお、本実施形態では、各部材同士は直接接して設けられているが、本発明のスイッチング素子は、本実施形態に限定されず、例えば、本発明の効果を損なわない範囲で、別部材を介して設けられていてもよい。
つぎに、図16に基づき、本実施形態のスイッチング素子110の動作方法を、前記イオンを金属イオンとした場合を例にとり詳細に説明する。同図において、図11と同一部分には、同一符号を付している。
まず、図16(a)に示すとおり、前記第1電極111と前記第2電極113との間に、前記第1電極111に対して、前記第2電極113が正になるように電圧を印加する。これにより、前記第2電極113から前記第1イオン伝導層112に、前記金属イオンが供給され、前記金属による金属架橋161が形成される。これにより、前記第1電極111と前記第2電極113とが電気的に接続され、スイッチがオフ状態からオン状態に切り替わる。このようにすることで、前述のフォーミング動作による前記金属架橋を形成する必要がない。前記オン状態において、図16(b)に示すように、前記第2電極113を、前記駆動体(図示せず)によって前記第1イオン伝導層112の面方向(同図において、左方向)に、前記第2イオン伝導層114が、前記第1イオン伝導層112中の前記金属架橋161上に位置するまで、移動させる。この移動により、前記第1電極111と前記第2電極113との間の前記電気的接続が切断され、スイッチがオン状態からオフ状態に切り替わる。本実施形態のスイッチング素子では、前述のようにして、スイッチをオン状態からオフ状態に切り替えるため、オフ電流の発生を低減可能である。なお、前記移動距離は、この例に限定されず、少なくとも前記第2電極113が前記金属架橋161上に存在しなくなる距離であればよい。また、本実施形態では、前記第2電極および前記第2イオン伝導層は、前記第1イオン伝導層の面方向に移動するが、本発明のスイッチング素子は、本実施形態に限定されず、前記第2電極および前記第2イオン伝導層が、前記第1イオン伝導層上を移動する形態であればよい。
前記オフ状態において、図16(c)に示すように、前記第1電極111と前記第3電極115との間に、前記第1電極111に対して、前記第3電極115が負になるように電圧を印加する。これにより、前記第1イオン伝導層112中の前記金属架橋161を構成する金属は、前記金属イオンとなって、前記第1イオン伝導層112中に溶解する。前記金属イオンは、前記第3電極115に向かって移動し、前記第3電極115から供給される電子を受け取って金属となる。このようにして、前記第1イオン伝導層112中の前記金属架橋161を構成する金属は、前記第3電極115に回収される。本実施形態のスイッチング素子では、前述のようにして、前記金属を前記第3電極115に回収可能であるため、前記第1イオン伝導層112に金属イオンが蓄積されるのを防止可能である。
前記回収後に、スイッチをオフ状態から再度オン状態に切り替える動作は、そのままの位置で実施してもよいが、図16(d)に示すように、前記第2電極113および前記第2イオン伝導層114を、元の位置に移動させてから実施することが好ましい。前記第2電極113および前記第2イオン伝導層114を元の位置に戻すことにより、移動量の累積が防止される。
本実施形態のスイッチング素子の動作方法においては、前記第2電極113および前記第2イオン伝導層114は、同時に、かつ同方向に移動するため、例えば、前記第2電極113の移動により、スイッチをオン状態からオフ状態に切り替えると同時に、前記第3電極に印加することにより、スイッチをオフ状態からオン状態に切り替えることも可能である。このようにすれば、書き換え時間を短縮可能である。これら以外は、実施形態1または2のスイッチング素子の動作方法と同様である。
つぎに、本実施形態のスイッチング素子の製造方法を説明する。本実施形態のスイッチング素子の製造方法は、前記第2基体が、さらに前記第3電極を含む。前記第3電極は、前記第2イオン伝導層の一方の面に設けられる。前記積層工程において、前記第2電極が前記第1イオン伝導層上を移動可能となるように、前記第1イオン伝導層と前記第2電極および前記第2イオン伝導層とを対向させて、前記第1基体および前記第2基体を積層する。これら以外は、実施形態1のスイッチング素子の製造方法と同様である。
本実施形態のスイッチング素子は、例えば、前記第2電極の前記第1イオン伝導層側の面の面積が、前記第2電極の前記第1イオン伝導層側と反対側の面の面積より小さいという形態であってもよい。図12の断面図に、この形態のスイッチング素子の一例の構成を示す。同図において、図11と同一部分には、同一符号を付している。図示のとおり、このスイッチング素子120は、凸形状の第2電極123を有する。前記第2電極123は、その凸部で前記第1イオン伝導層112と接して設けられている。すなわち、前記第2電極123の前記第1イオン伝導層112と接する面の面積は、前記第2電極123の前記第1イオン伝導層112側の面とは反対側の面の面積より小さい。これら以外の構成は、前述のスイッチング素子110と同様である。このような形態であれば、電界集中効果により前記第2電極の金属のイオン化が容易となり、印加する電圧を低減可能であり、また、前記第2電極の面内伝導性を高くできるため、配線抵抗を低下可能である。
また、本実施形態のスイッチング素子は、例えば、前記第2イオン伝導層が、その一部に他の部分より厚みの薄い部分を有している形態であってもよい。図13の断面図に、この形態のスイッチング素子の一例の構成を示す。図示のとおり、このスイッチング素子130は、凸部を有する第3電極135を有する。前記第3電極135は、前記凸部が前記第2イオン伝導層134内に埋没するように、前記第2イオン伝導層134の前記第1イオン伝導層112とは反対側に接して設けられている。これら以外の構成は、前述のスイッチング素子110と同様である。
また、本実施形態のスイッチング素子は、例えば、前記スイッチング素子110が、さらに、前記第1電極をアレイ状に区切る絶縁層を有するという形態であってもよい。図14の断面図に、この形態のスイッチング素子の一例の構成を示す。同図において、図11と同一部分には、同一符号を付している。図示のとおり、このスイッチング素子140は、絶縁層147を介して幅方向(同図において、左右方向)にアレイ状に区切られた第1電極141を有する。前記第2電極113は、前記第1イオン伝導層112を介して、前記第1電極141と対向する領域に設けられている。前記第2イオン伝導層114は、前記第1イオン伝導層112を介して、前記絶縁層147と対向する領域内に設けられている。これら以外の構成は、前述のスイッチング素子110と同様である。このような形態であれば、スイッチをオン状態に切り替える際に、前記第2イオン伝導層114は、前述のように設けられているため、前記第2イオン伝導層114中に、前述の金属架橋が形成されることがなく、前記第3電極115のイオンを回収する電極としての機能を保持可能である。
また、本発明のスイッチング素子は、例えば、前記第2電極および前記第3電極が、電気的に接続されているという形態であってもよい。図15の断面図に、この形態のスイッチング素子の一例の構成を示す。図示のとおり、このスイッチング素子150は、絶縁層157を介して幅方向(同図において、左右方向)にアレイ状に区切られた第1電極151を有する。前記第2電極153は、前記第1イオン伝導層152を介して、前記第1電極151と対向する領域に設けられている。前記第2イオン伝導層154は、前記第1イオン伝導層152を介して、前記絶縁層157と対向する領域内に設けられている。前記第2電極153の右端上部と、前記第2イオン伝導層154上に設けられた前記第3電極155の左端とは、前記第1イオン伝導層152の面方向(同図において、左右方向)で接して設けられ、電気的に接続されている。前記第2電極153と、前記第2イオン伝導層154および前記第3電極155とは、絶縁膜158により封止されている。これら以外の構成は、前述のスイッチング素子110と同様である。このような形態であれば、前述のスイッチング素子140と同様に、第3電極のイオンを回収する電極としての機能を保持可能であるとともに、前記第2電極と前記第3電極とを共通化できることにより、周辺回路の小型化が可能である。
(実施形態4)
図17に、本実施形態の書き換え可能な論理集積回路の一例の構成を示す。図示のとおり、この書き換え可能な論理集積回路170は、2次元配列状に配置された多数のロジックセル171と、前記ロジックセル171間を接続するための配線172と、前記配線172間の接続・非接続を切り替えるための多数のスイッチ173を有する。前記スイッチ173が、本発明のスイッチング素子である。このような構成であれば、前記スイッチ173の接続状態(接続・非接続)を変えることにより、前記ロジックセル171間の配線172の構成、前記ロジックセル171の機能等を設定し、仕様に合わせた論理集積回路を得ることが可能である。なお、本実施形態においては、電流制限のための構成を図示すること、およびその説明は省略する。
つぎに、本実施形態の書き換え可能な論理集積回路の動作方法の一例を説明する。前記スイッチ173の第1電極を、前記信号線172に接続し、第2電極を、前記ロジックセル171に接続する。ユーザの操作により前記スイッチ173が、オン状態に設定された場合、前記第1電極と前記第2電極とが電気的に接続された状態を維持する。そして、ロジック信号が、前記信号線172を介して、前記第1電極に到達すると、前記ロジック信号は、前記第2電極を経由して前記ロジックセル171に入る。一方、前記スイッチ173がオフ状態に設定された場合、前記第1電極と前記第2電極とが電気的に接続が切断された状態を維持する。この場合、前記ロジック信号が前記信号線172を介して、前記第1電極に到達しても、前記ロジック信号は、前記第2電極に接続された前記ロジックセル171に入ることはできない。このようにして、前記書き換え可能な論理集積回路では、ユーザによりオン状態に設定されたスイッチが信号線として機能し、オン状態のスイッチに接続されたロジックセルが動作可能な状態を維持する。
前記スイッチ173に、本発明のスイッチング素子を用いれば、スイッチがオン状態からオフ状態に切り替わる際のオフ電流を低減でき、この結果、スイッチ動作に必要な周辺回路の面積の小さくすることが可能である。なお、本実施形態においては、本発明のスイッチング素子を、前記ロジックセルへの接続・非接続を切り替えるために用いたが、本発明のスイッチング素子の用途は、これに限定されず、配線の切り替えやロジックセルの機能の切り替えのスイッチに適用することも可能であり、例えば、電子信号により回路構成を変更し、1つのチップで多くの機能を提供可能なFPGA等にも適用可能である。
(実施形態5)
図18に、本実施形態のメモリ素子の一例の構成を示す。図示のとおり、このメモリ素子180は、情報を保持するためのスイッチング素子185と、前記スイッチング素子185の前記情報を読み出すためのトランジスタ素子184とを有する。前記スイッチング素子185が、本発明のスイッチング素子である。前記トランジスタ素子184のソース電極は、ビット線181に接続され、前記トランジスタ素子184のゲート電極は、ワード線182に接続されている。前記スイッチング素子185の第1電極は、前記トランジスタ素子184のドレイン電極に接続され、前記スイッチング素子185の第2電極は、前記ビット線183に接続されている。前記ビット線183は、接地電位に接続されている。
つぎに、本実施形態のメモリ素子への情報の書き込み方法について説明する。なお、保持する情報“1”と“0”のうち、前記スイッチング素子185のオン状態を“1”とし、オフ状態を“0”とする。また、前記スイッチング素子185のスイッチング電圧をVtとし、前記トランジスタ素子184の動作電圧をVRとする。
前記メモリ素子180に、情報“1”を書き込む場合には、前記ビット線181に前記スイッチング電圧−Vtを印加し、前記ワード線182に電圧VRを印加して前記トランジスタ素子184をオン状態にさせる。これにより、前記スイッチング素子185の前記第1電極に、前記スイッチング電圧−Vtが印加され、前記スイッチング素子185は、オン状態となり、情報“1”が書き込まれる。前記メモリ素子180に、情報“0”を書き込む場合には、前述の本発明のスイッチング素子の動作により、前記スイッチング素子185は、オフ状態となり、情報“0”が書き込まれる。
つぎに、本実施形態のメモリ素子への情報の読み出し方法について説明する。前記ワード線182に電圧VRを印加して前記トランジスタ素子184をオン状態にし、前記ビット線181と前記ビット線183との間の抵抗値を求める。この抵抗値は、前記トランジスタ素子184のオン抵抗と前記スイッチング素子185との合成抵抗値となる。この合成抵抗値が測定できないほど大きい場合には、前記スイッチング素子185がオフ状態であると判定でき、前記メモリ素子180に保持された情報が“0”であることがわかる。一方、前記合成抵抗値が所定の値より小さい場合には、前記スイッチング素子185がオン状態あると判定でき、前記メモリ素子180に保持された情報が“1”であることがわかる。
なお、本実施形態においては、前記スイッチング素子185に流れる電流を制限する方法についての説明を省略したが、前記トランジスタ素子184に上述の動作の他に、電流制限のための制御をさせてもよい。
本発明のスイッチング素子を、前記メモリ素子180の情報保持の記憶素子に用いれば、スイッチがオン状態からオフ状態に切り替わる際のオフ電流を低減でき、この結果、スイッチ動作に必要な周辺回路の面積の小さくすることが可能である。
10、20、30、40、70、80、90、110、120、130、140、150 スイッチング素子
11、41、61、71、81、91、111、141、151 第1電極
12、42、62、72、92、112、152 第1イオン伝導層
13、23、33、43、63、73、93、113、123、153 第2電極
14、24、34、44、64、74、94、114、134、154 第2イオン伝導層
48、78、98、118、158 絶縁膜
75、95、115、135、155 第3電極
76、96 第3イオン伝導層
51、101、161 金属架橋(電気的接続)
51a、51b、101a、101b 金属架橋の一部
87、97、147、157 絶縁層
170 書き換え可能な論理集積回路
171 ロジックセル
172 配線・信号線
173 スイッチ
180 メモリ素子
181、183 ビット線
182 ワード線
184 トランジスタ素子
185 スイッチング素子
190、200、210 従来のスイッチング素子
191、201、211 第1電極
192、202、212 イオン伝導層
193、203、213 第2電極
204 金属架橋(伝導パス)
204a 金属架橋の一部
205 金属イオン
206 金属
214 第3電極
401、601 第1基体
402、602 第2基体
403、611 筐体
404、612 駆動体
405、613 支持体
603 基体
604 第1ストップ絶縁層
605 第1層間絶縁層
606 第2ストップ絶縁層
607 第1拡散防止層
608 バリアメタル
609 電極

Claims (44)

  1. 第1電極と、電気化学反応に用いられるイオンを伝導する第1イオン伝導層および第2イオン伝導層と、前記イオンを供給する第2電極とを有し、
    前記第1電極は、前記第1イオン伝導層の一方の面に設けられ、
    前記第2イオン伝導層は、前記第1イオン伝導層の他方の面に、前記第1イオン伝導層上を移動可能に設けられ、
    前記第2電極は、少なくとも前記第2イオン伝導層の前記第1イオン伝導層とは反対側の面に設けられていることを特徴とするスイッチング素子。
  2. 前記イオンは、金属イオンを含むことを特徴とする請求項1記載のスイッチング素子。
  3. 前記第2イオン伝導層は、その一部に他の部分より厚みの薄い部分を有していることを特徴とする請求項1または2記載のスイッチング素子。
  4. 前記第2電極の一部は、前記第1イオン伝導層に接していることを特徴とする請求項1から3のいずれか一項に記載のスイッチング素子。
  5. 前記第1電極は、白金を含み、前記第2電極は、銅を含み、前記第1イオン伝導層および前記第2イオン伝導層は、酸化タンタルを含むことを特徴とする請求項1から4のいずれか一項に記載のスイッチング素子。
  6. 複数の前記第2イオン伝導層および前記第2電極を有し、
    少なくとも2つの前記第2イオン伝導層は、同時に、かつ同方向に移動可能に設けられていることを特徴とする請求項1から5のいずれか一項に記載のスイッチング素子。
  7. 全ての前記第2イオン伝導層は、同時に、かつ同方向に移動可能に設けられていることを特徴とする請求項6記載のスイッチング素子。
  8. さらに、電気化学反応に用いられるイオンを伝導する第3イオン伝導層と、第3電極とを有し、
    前記第3伝導層は、前記第1イオン伝導層の他方の面に、前記第1イオン伝導層上を移動可能に設けられ、
    前記第3電極は、少なくとも前記第3イオン伝導層の前記第1イオン伝導層とは反対側の面に設けられていることを特徴とする請求項1から7のいずれか一項に記載のスイッチング素子。
  9. 前記第3イオン伝導層は、前記第2イオン伝導層より薄いことを特徴とする請求項8記載のスイッチング素子。
  10. 前記第3イオン伝導層のイオン伝導率は、前記第2イオン伝導層のイオン伝導率より高いことを特徴とする請求項8または9記載のスイッチング素子。
  11. 前記第2イオン伝導層および前記第3イオン伝導層は、同時に、かつ同方向に移動可能に設けられていることを特徴とする請求項8から10のいずれか一項に記載のスイッチング素子。
  12. 前記第3電極は、銅を含み、前記第3イオン伝導層は、酸化タンタルを含むことを特徴とする請求項8から11のいずれか一項に記載のスイッチング素子。
  13. 前記第1イオン伝導層および前記第2イオン伝導層は、シリコンを含む酸化タンタルを含むことを特徴とする請求項8から12のいずれか一項に記載のスイッチング素子。
  14. 前記第3イオン伝導層は、前記第1イオン伝導層を介して、前記絶縁層と対向する領域内に設けられていることを特徴とする請求項8から13のいずれか一項に記載のスイッチング素子。
  15. 前記第2イオン伝導層および前記第3イオン伝導層が、前記第1イオン伝導層の面方向で接するように設けられ、
    前記第2電極および前記第3電極は、電気的に接続されていることを特徴とする請求項14記載のスイッチング素子。
  16. 前記第2イオン伝導層および前記第3イオン伝導層は、同時に、かつ同方向に移動可能に設けられていることを特徴とする請求項14または15記載のスイッチング素子。
  17. 前記絶縁層は、酸化シリコンを含むことを特徴とする請求項14から16のいずれか一項に記載のスイッチング素子。
  18. さらに、第3電極を有し、
    前記第3電極は、前記第2電極に代えて、前記第2イオン伝導層の前記第1イオン伝導層とは反対側の面に設けられ、
    前記第2電極は、前記第1イオン伝導層の他方の面に、前記第1イオン伝導層上を移動可能に設けられていることを特徴とする請求項1から7のいずれか一項に記載スイッチング素子。
  19. 前記第2電極の前記第1イオン伝導層側の面の面積は、前記第2電極の前記第1イオン伝導層側の面とは反対側の面の面積より小さくなっていることを特徴とする請求項18記載のスイッチング素子。
  20. 前記第2イオン伝導層は、その一部に他の部分より厚みの薄い部分を有していることを特徴とする請求項18または19記載のスイッチング素子。
  21. 前記第2電極および前記第2イオン伝導層は、同時に、かつ同方向に移動可能に設けられていることを特徴とする請求項18から20のいずれか一項に記載のスイッチング素子。
  22. さらに、前記第1電極をアレイ状に区切る絶縁層を有し、
    前記第3イオン伝導層は、前記第1イオン伝導層を介して、前記絶縁層と対向する領域内に設けられていることを特徴とする請求項18から21のいずれか一項に記載のスイッチング素子。
  23. 前記第2電極および前記第3電極は、電気的に接続されていることを特徴とする請求項22記載のスイッチング素子。
  24. さらに、駆動体を有し、
    前記第2イオン伝導層、前記第3イオン伝導層および前記第2電極の少なくとも一つは、前記駆動体により移動可能に設けられていることを特徴とする請求項1から23のいずれか一項に記載のスイッチング素子。
  25. 前記第2電極に正または負の電圧を印加することにより、前記第2イオン伝導層および前記第1イオン伝導層に、前記イオンを供給し、前記第1電極と前記第2電極との間を、電気的に接続することで、オフ状態からオン状態に切り替わることを特徴とする請求項1から7のいずれか一項に記載のスイッチング素子の動作方法。
  26. 前記オン状態において、前記第2イオン伝導層の移動により、前記電気的接続を切断することで、オフ状態に切り替わることを特徴とする請求項25記載のスイッチング素子の動作方法。
  27. 前記オフ状態において、前記第2イオン伝導層の前記第1イオン伝導層に接する面における前記電気的接続の切断領域以外の領域を、前記第1イオン伝導層の前記第2イオン伝導層に接する面における前記電気的接続の切断領域に移動させた状態で、前記第2電極に負または正の電圧を印加することにより、前記第1イオン伝導層中のイオンを、前記第2電極に回収することを特徴とする請求項26記載のスイッチング素子の動作方法。
  28. 前記回収後において、前記第2イオン伝導層は、元の位置に移動することを特徴とする請求項27記載のスイッチング素子の動作方法。
  29. 前記第2電極に正または負の電圧を印加することにより、前記第2イオン伝導層および前記第1イオン伝導層に、前記イオンを供給し、前記第1電極と前記第2電極との間を、電気的に接続することで、オフ状態からオン状態に切り替わることを特徴とする請求項8から17いずれか一項に記載のスイッチング素子の動作方法。
  30. 前記オン状態において、前記第2イオン伝導層の移動により、前記電気的接続を切断することで、オフ状態に切り替わることを特徴とする請求項29記載のスイッチング素子の動作方法。
  31. 前記オフ状態において、前記第3イオン伝導層を、前記第1イオン伝導層の前記第2イオン伝導層に接する面における前記電気的接続の切断領域に移動させた状態で、前記第3電極に、負または正の電圧を印加することにより、前記第1イオン伝導層中のイオンを、前記第3電極に回収することを特徴とする請求項30記載のスイッチング素子の動作方法。
  32. 前記回収後において、前記第2イオン伝導層は、元の位置に移動することを特徴とする請求項31記載のスイッチング素子の動作方法。
  33. 前記第2電極に正または負の電圧を印加することにより、前記第1イオン伝導層に、イオンを供給し、前記第1電極と前記第2電極との間を、電気的に接続することで、オフ状態からオン状態に切り替わることを特徴とする請求項18から23のいずれか一項に記載のスイッチング素子の動作方法。
  34. 前記オン状態において、前記第2電極の移動により、前記電気的接続を切断することで、オフ状態に切り替わることを特徴とする請求項33記載のスイッチング素子の動作方法。
  35. 前記オフ状態において、前記第2イオン伝導層を、前記第1イオン伝導層の前記電気的接続の切断領域に移動させた状態で、前記第3電極に負または正の電圧を印加することにより、前記第1イオン伝導層中のイオンを、前記第3電極に回収することを特徴とする請求項34記載のスイッチング素子の動作方法。
  36. 前記回収後において、前記第2イオン伝導層は、元の位置に移動することを特徴とする請求項35記載のスイッチング素子の動作方法。
  37. 前記イオンは、金属イオンを含み、
    前記電気的接続は、金属架橋を含むことを特徴とする請求項25から36のいずれか一項に記載のスイッチング素子の動作方法。
  38. 前記オン状態または前記オフ状態において、前記第2電極への電圧の印加が停止されても、前記オン状態または前記オフ状態を保持することを特徴とする請求項25から37のいずれか一項に記載のスイッチング素子の動作方法。
  39. 前記第2イオン伝導層、前記第3イオン伝導層および前記第2電極の少なくとも一つの移動は、駆動体によりなされることを特徴とする請求項25から38のいずれか一項に記載のスイッチング素子の動作方法。
  40. 第1電極と、電気化学反応に用いられるイオンを伝導する第1イオン伝導層とを含み、前記第1電極が、前記第1イオン伝導層の一方の面に設けられた第1基体を形成する第1基体形成工程と、
    第2電極と、電気化学反応に用いられるイオンを伝導する第2イオン伝導層とを含み、前記第2電極が、前記第2イオン伝導層の一方の面に設けられた第2基体を形成する第2基体形成工程と、
    前記第2イオン伝導層が前記第1イオン伝導層上を移動可能となるように、前記第1イオン伝導層と前記第2イオン伝導層とを対向させて、前記第1基体および前記第2基体を積層する積層工程と、を含むことを特徴とするスイッチング素子の製造方法。
  41. 前記第2基体は、さらに、第3電極と、電気化学反応に用いられるイオンを伝導する第3イオン伝導層とを含み、
    前記第3電極は、前記第3イオン伝導層の一方の面に設けられ、
    前記積層工程において、前記第3イオン伝導層が前記第1イオン伝導層上を移動可能となるように、前記第1イオン伝導層と前記第3イオン伝導層とを対向させて、前記第1基体および前記第2基体を積層することを特徴とする請求項40記載のスイッチング素子の製造方法。
  42. 前記第2基体は、さらに、第3電極を含み、
    前記第3電極は、前記第2イオン伝導層の一方の面に設けられ、
    前記積層工程において、前記第2電極が前記第1イオン伝導層上を移動可能となるように、前記第1イオン伝導層と前記第2電極とを対向させて、前記第1基体および前記第2基体を積層することを特徴とする請求項40記載のスイッチング素子の製造方法。
  43. 請求項1から24のいずれか一項に記載のスイッチング素子をスイッチに用いたことを特徴とする書き換え可能な論理集積回路。
  44. 請求項1から24のいずれか一項に記載のスイッチング素子と、
    前記スイッチング素子が、オン状態およびオフ状態のいずれの状態であるかを読み出すためのトランジスタ素子と、を有することを特徴とするメモリ素子。
JP2009089632A 2009-04-01 2009-04-01 スイッチング素子、スイッチング素子の動作方法、スイッチング素子の製造方法、書き換え可能な論理集積回路およびメモリ素子 Active JP5477687B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009089632A JP5477687B2 (ja) 2009-04-01 2009-04-01 スイッチング素子、スイッチング素子の動作方法、スイッチング素子の製造方法、書き換え可能な論理集積回路およびメモリ素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009089632A JP5477687B2 (ja) 2009-04-01 2009-04-01 スイッチング素子、スイッチング素子の動作方法、スイッチング素子の製造方法、書き換え可能な論理集積回路およびメモリ素子

Publications (3)

Publication Number Publication Date
JP2010245132A true JP2010245132A (ja) 2010-10-28
JP2010245132A5 JP2010245132A5 (ja) 2012-05-10
JP5477687B2 JP5477687B2 (ja) 2014-04-23

Family

ID=43097862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009089632A Active JP5477687B2 (ja) 2009-04-01 2009-04-01 スイッチング素子、スイッチング素子の動作方法、スイッチング素子の製造方法、書き換え可能な論理集積回路およびメモリ素子

Country Status (1)

Country Link
JP (1) JP5477687B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012098879A1 (ja) * 2011-01-20 2012-07-26 パナソニック株式会社 抵抗変化素子およびその製造方法
JP2012169469A (ja) * 2011-02-15 2012-09-06 Toshiba Corp 不揮発性抵抗変化素子および不揮発性抵抗変化素子の製造方法
WO2013190988A1 (ja) * 2012-06-22 2013-12-27 日本電気株式会社 スイッチング素子およびスイッチング素子の製造方法
US20150001456A1 (en) * 2011-05-10 2015-01-01 Nec Corporation Resistance variable element, semiconductor device including it and manufacturing methods therefor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005534195A (ja) * 2002-07-26 2005-11-10 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 不揮発性記憶素子とその製造方法、および記憶素子構造
WO2006070773A1 (ja) * 2004-12-28 2006-07-06 Nec Corporation スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子
JP2007036201A (ja) * 2005-06-22 2007-02-08 Matsushita Electric Ind Co Ltd 電気機械メモリ、それを用いた電気回路及び電気機械メモリの駆動方法
JP2008310858A (ja) * 2007-06-12 2008-12-25 Toshiba Corp 情報記録再生装置
JP2009043873A (ja) * 2007-08-08 2009-02-26 Sony Corp 記憶素子および記憶装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005534195A (ja) * 2002-07-26 2005-11-10 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 不揮発性記憶素子とその製造方法、および記憶素子構造
WO2006070773A1 (ja) * 2004-12-28 2006-07-06 Nec Corporation スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子
JP2007036201A (ja) * 2005-06-22 2007-02-08 Matsushita Electric Ind Co Ltd 電気機械メモリ、それを用いた電気回路及び電気機械メモリの駆動方法
JP2008310858A (ja) * 2007-06-12 2008-12-25 Toshiba Corp 情報記録再生装置
JP2009043873A (ja) * 2007-08-08 2009-02-26 Sony Corp 記憶素子および記憶装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012098879A1 (ja) * 2011-01-20 2012-07-26 パナソニック株式会社 抵抗変化素子およびその製造方法
JP5270046B2 (ja) * 2011-01-20 2013-08-21 パナソニック株式会社 抵抗変化素子およびその製造方法
US9006698B2 (en) 2011-01-20 2015-04-14 Panasonic Intellectual Property Management Co., Ltd. Variable resistance element and method of manufacturing the same
JP2012169469A (ja) * 2011-02-15 2012-09-06 Toshiba Corp 不揮発性抵抗変化素子および不揮発性抵抗変化素子の製造方法
US20150001456A1 (en) * 2011-05-10 2015-01-01 Nec Corporation Resistance variable element, semiconductor device including it and manufacturing methods therefor
JP5895932B2 (ja) * 2011-05-10 2016-03-30 日本電気株式会社 抵抗変化素子、それを含む半導体装置およびそれらの製造方法
WO2013190988A1 (ja) * 2012-06-22 2013-12-27 日本電気株式会社 スイッチング素子およびスイッチング素子の製造方法
JPWO2013190988A1 (ja) * 2012-06-22 2016-05-26 日本電気株式会社 スイッチング素子およびスイッチング素子の製造方法
JP2017195399A (ja) * 2012-06-22 2017-10-26 日本電気株式会社 スイッチング素子およびスイッチング素子の製造方法
US10103329B2 (en) 2012-06-22 2018-10-16 Nec Corporation Switching element and method for manufacturing switching element

Also Published As

Publication number Publication date
JP5477687B2 (ja) 2014-04-23

Similar Documents

Publication Publication Date Title
JP5135798B2 (ja) スイッチング素子、スイッチング素子の駆動方法、書き換え可能な論理集積回路、およびメモリ素子
JP5218053B2 (ja) スイッチング素子、半導体装置、書き換え可能な論理集積回路、およびメモリ素子
US8203133B2 (en) Switching element, reconfigurable logic integrated circuit and memory element
JP6344243B2 (ja) スイッチング素子、および半導体スイッチング装置の製造方法
US20090039336A1 (en) Semiconductor device
US9245924B2 (en) Phase change memory element
JP2006319028A (ja) スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子
JP6112106B2 (ja) 抵抗変化素子、その抵抗変化素子を有する半導体装置、その半導体装置の製造方法およびその抵抗変化素子を用いたプログラミング方法
US10312288B2 (en) Switching element, semiconductor device, and semiconductor device manufacturing method
US9159917B2 (en) Nonvolatile memory element and method of manufacturing nonvolatile memory element
JP5477687B2 (ja) スイッチング素子、スイッチング素子の動作方法、スイッチング素子の製造方法、書き換え可能な論理集積回路およびメモリ素子
JPWO2007091532A1 (ja) スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子
JP2011211165A (ja) 半導体装置及びその製造方法
JP5849577B2 (ja) 抵抗変化素子及びそのプログラミング方法
JP2014082279A (ja) 不揮発性記憶装置及びその製造方法
US7772035B2 (en) Manufacturing method of semiconductor device
JP2012216724A (ja) 抵抗記憶装置およびその書き込み方法
JP2009267204A (ja) 回路装置および制御方法
US10074801B2 (en) Resistive random access memory device
JP7165976B2 (ja) 抵抗変化素子、および抵抗変化素子の製造方法
JP4575407B2 (ja) 記憶装置
JP2023051435A (ja) 非線形抵抗素子、スイッチング素子、及び非線形抵抗素子の製造方法
JP2006324425A (ja) 記憶素子の製造方法
JPWO2018181019A1 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120313

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131217

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140130

R150 Certificate of patent or registration of utility model

Ref document number: 5477687

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150