JP2010245132A - スイッチング素子、スイッチング素子の動作方法、スイッチング素子の製造方法、書き換え可能な論理集積回路およびメモリ素子 - Google Patents
スイッチング素子、スイッチング素子の動作方法、スイッチング素子の製造方法、書き換え可能な論理集積回路およびメモリ素子 Download PDFInfo
- Publication number
- JP2010245132A JP2010245132A JP2009089632A JP2009089632A JP2010245132A JP 2010245132 A JP2010245132 A JP 2010245132A JP 2009089632 A JP2009089632 A JP 2009089632A JP 2009089632 A JP2009089632 A JP 2009089632A JP 2010245132 A JP2010245132 A JP 2010245132A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- ion conductive
- electrode
- switching element
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
【解決手段】 本発明のスイッチング素子10は、第1電極11と、電気化学反応に用いられるイオンを伝導する第1イオン伝導層12および第2イオン伝導層14と、前記イオンを供給する第2電極13とを有し、前記第1電極11は、前記第1イオン伝導層12の一方の面に設けられ、前記第2イオン伝導層14は、前記第1イオン伝導層12の他方の面に、前記第1イオン伝導層12上を移動可能に設けられ、前記第2電極13は、前記第2イオン伝導層14の前記第1イオン伝導層12とは反対側の面に設けられていることを特徴とする。
【選択図】 図1
Description
第1電極と、電気化学反応に用いられるイオンを伝導する第1イオン伝導層および第2イオン伝導層と、前記イオンを供給する第2電極とを有し、
前記第1電極は、前記第1イオン伝導層の一方の面に設けられ、
前記第2イオン伝導層は、前記第1イオン伝導層の他方の面に、前記第1イオン伝導層上を移動可能に設けられ、
前記第2電極は、少なくとも前記第2イオン伝導層の前記第1イオン伝導層とは反対側の面に設けられていることを特徴とする。
第2電極と、電気化学反応に用いられるイオンを伝導する第2イオン伝導層とを含み、前記第2電極が、前記第2イオン伝導層の一方の面に設けられた第2基体を形成する第2基体形成工程と、
前記第2イオン伝導層が前記第1イオン伝導層上を移動可能となるように、前記第1イオン伝導層および前記第2イオン伝導層を対向させて、前記第1基体および前記第2基体を積層する積層工程と、を含むことを特徴とする。
前記スイッチング素子が、オン状態およびオフ状態のいずれの状態であるかを読み出すためのトランジスタ素子と、を有することを特徴とする。
図1の断面図に、本実施形態のスイッチング素子の一例の構成を示す。図示のとおり、このスイッチング素子10は、第1電極11と、第1イオン伝導層12と、第2電極13と、第2イオン伝導層14とを主要な構成部材として有する。前記第1電極11は、前記第1イオン伝導層12の一方の面(同図において、下側の面)と接して設けられている。前記第2イオン伝導層14は、前記第1イオン伝導層12の他方の面(同図において、上側の面)と接して、前記第1イオン伝導層12上を移動可能に設けられている。前記第2電極13は、前記第2イオン伝導層14の前記第1イオン伝導層12とは反対側の面(同図において、上側の面)に接して設けられている。なお、本実施形態では、各部材同士は直接接して設けられているが、本発明のスイッチング素子は、本実施形態に限定されず、例えば、本発明の効果を損なわない範囲で、別部材を介して設けられていてもよい。
まず、前記第1基体形成工程について説明する。図6(a)に示すように、シリコン基板上に従来技術を用いて形成された半導体素子を含む基体603上に、第1ストップ絶縁層604、第1層間絶縁層605、および第2ストップ絶縁層606を、前記順序で形成する。前記第1層間絶縁層605は、シリコン窒化物の膜であり、化学的気相成長法(CVD法)により形成される。つぎに、前記第1ストップ絶縁層604、前記第1層間絶縁層605、および前記第2ストップ絶縁層606中に、フォトリソグラフィ技術およびエッチング技術を用いて、配線を形成するための開口部を形成する。前記開口部に、バリアメタル608および銅シード層を、CVD法により形成する。前記銅シード層の厚みは、20〜100nm程度とし、前記銅シード層に少量の不純物(例えば、アルミニウム)を含有させる。さらに、前記銅シード層上に銅の電解メッキを行う。前記銅の厚みは、例えば、800〜1200nm程度でよい。ついで、前記第1ストップ絶縁層604の開口部以外に堆積された不要な前記バリアメタル608および前記銅を、ケミカル・メカニカル・ポリッシング法(CMP法)により削り取り、下部配線および電極609を形成する。さらに、熱処理を行って前記不純物を前記下部配線および前記電極609全体に拡散させる。この熱処理により前記下部配線のエレクトロマイグレーション耐性が向上する。前記下部配線および前記電極609は、半導体装置の配線形成工程として広く用いられている方法により形成可能である。その後、スパッタリング法またはCVD法により、前記第1拡散防止層607となる100nmの膜厚を有する炭窒化シリコン(窒化シリコンに炭素が含まれた材料)を形成する。ついで、フォトリソグラフィ技術およびエッチング技術を用いて、前記第1拡散防止層607に、開口部を形成する。この例においては、前記開口部は、電極609の上面にまで達する貫通孔である。さらに、形成された前記開口部に、スパッタリング法またはCVD法によりルテニウムを形成する。前記ルテニウムの厚みは、第1拡散防止層607の膜厚(例えば、100nm)以上とする。つぎに、前記開口部以外に堆積された不要な前記ルテニウムをCMP法により削り取って、ルテニウムの上面を平坦化して第1電極61を形成し、前記電極609と合流させる。さらに、スパッタリング法またはCVD法により、前記第1電極61上に、第1イオン伝導層62として、膜厚15nmの酸化タンタルを形成する。このようにして、図6(b)に示す第1基体601を形成する。
つぎに、第2基体形成工程について説明する。図6(c)に示すように、シリコン基板上に従来技術を用いて形成された半導体素子を含む前記基体603上に、前記第1ストップ絶縁層604、前記第1層間絶縁層605、および前記第2ストップ絶縁層606を、前記順序で形成する。前記第1層間絶縁層605は、シリコン窒化物の膜であり、CVD法により形成される。つぎに、前記第1ストップ絶縁層604、前記第1層間絶縁層605、および前記第2ストップ絶縁層606中に、フォトリソグラフィ技術およびエッチング技術を用いて、配線を形成するための開口部を形成する。前記開口部に、前記バリアメタル608および前記銅シード層を、CVD法により形成する。前記銅シード層の厚みは、20〜100nm程度とし、前記銅シード層に少量の不純物(例えば、アルミニウム)を含有させる。さらに、前記銅シード層上に銅の電解メッキを行う。前記銅の厚みは、例えば、800〜1200nm程度でよい。ついで、前記第1ストップ絶縁層604の開口部以外に堆積された不要な前記バリアメタル608および前記銅を、CMP法により削り取り、下部配線および第2電極63を形成する。さらに、熱処理を行って前記不純物を前記下部配線および前記第2電極63全体に拡散させる。この熱処理により前記下部配線のエレクトロマイグレーション耐性が向上する。前記下部配線および前記第2電極63は、半導体装置の配線形成工程として広く用いられている方法により形成可能である。その後、スパッタリング法またはCVD法により、前記第1拡散防止層607となる100nmの膜厚を有する炭窒化シリコン(窒化シリコンに炭素が含まれた材料)を形成する。ついで、フォトリソグラフィ技術およびエッチング技術を用いて、前記第1拡散防止層607に、開口部を形成する。この例においては、前記開口部は、前記第2電極63の上面にまで達する貫通孔である。さらに、形成した前記開口部に、スパッタリング法またはCVD法により銅を形成する。前記銅の厚みは、第1拡散防止層607の膜厚(例えば、100nm)以上とする。つぎに、前記開口部以外に堆積された不要な前記銅をCMP法により削り取って、銅の上面を平坦化して第2電極63と合流させる。さらに、スパッタリング法またはCVD法により、前記第2電極63上に、第2イオン伝導層64として、膜厚15nmの酸化タンタルを形成する。このようにして、図6(d)に示す第2基体602を形成する。
まず、前記第1基体601を、筐体611に固定する。ついで、前記第1基体601の上に、前記第2基体602を、前記第1イオン伝導層62と前記第2イオン伝導層64とが、対向するようにして積層する。前記第2基体602を、駆動体612および支持体613を介して、前記筐体611に固定する。前記第1基体601と前記第2基体602との電気的な接続は、予め形成しておいた基体の裏面または側面のパッドからワイヤーで確保する。このようにして、本実施形態のスイッチング素子を製造可能である。ただし、本実施形態のスイッチング素子の製造方法は、この例に限定されず、MEMS(Micro Electrical Mechanical Systems)を製造する際の加工技術を用いて、前記第1電極61および前記第1イオン伝導層62を含む第1基体601上に、前記第2イオン伝導層64および前記第2電極63を直接形成してもよい。
図7の断面図に、本実施形態のスイッチング素子の一例の構成を示す。図示のとおり、
このスイッチング素子70は、第1電極71と、第1イオン伝導層72と、第2電極73と、第2イオン伝導層74と、第3電極75と、第3イオン伝導層76とを主要な構成部材として有する。前記第1電極71は、前記第1イオン伝導層72の一方の面(同図において、下側の面)と接して設けられている。前記第2イオン伝導層74および前記第3イオン伝導層76は、前記第1イオン伝導層72の他方の面(同図において、上側の面)と接して、前記第1イオン伝導層72上を移動可能に設けられている。前記第2電極73は、前記第2イオン伝導層74の前記第1イオン伝導層72とは反対側の面(同図において、上側の面)に接して設けられている。前記第3電極75は、前記第3イオン伝導層76の前記第1イオン伝導層72とは反対側の面(同図において、上側の面)に接して設けられている。前記第2イオン伝導層74および前記第2電極73と、前記第3イオン伝導層76および前記第3電極75とは、所定の間隔で、絶縁膜78により封止されている。本実施形態においては、前記第2イオン伝導層74および前記第2電極73と、前記第3イオン伝導層76および前記第3電極75とが、前記絶縁膜78により封止されているため、前記第2イオン伝導層74および前記第3イオン伝導層76は、同時に、かつ同方向に移動可能である。これら以外の構成は、実施形態1のスイッチング素子と同様である。なお、本実施形態では、各部材同士は直接接して設けられているが、本発明のスイッチング素子は、本実施形態に限定されず、例えば、本発明の効果を損なわない範囲で、別部材を介して設けられていてもよい。
酸化シリコン、酸窒化シリコン、窒化シリコン、酸化アルミニウム、酸窒化アルミニウム等があげられる。
図11の断面図に、本実施形態のスイッチング素子の一例の構成を示す。図示のとおり、このスイッチング素子110は、第1電極111と、第1イオン伝導層112と、第2電極113と、第2イオン伝導層114と、第3電極115とを主要な構成部材として有する。前記第1電極111は、前記第1イオン伝導層112の一方の面(同図において、下側の面)と接して設けられている。前記第2電極113および前記第2イオン伝導層114は、前記第1イオン伝導層112の他方の面(同図において、上側の面)と接して、前記第1イオン伝導層112上を移動可能に設けられている。前記第3電極115は、前記第2イオン伝導層114の前記第1イオン伝導層112とは反対側の面(同図において、上側の面)に接して設けられている。前記第2電極113と、前記第2イオン伝導層114および前記第3電極115とは、所定の間隔で、絶縁膜118により封止されている。本実施形態においては、前記第2電極113と、前記第2イオン伝導層114および前記第3電極115とが、前記絶縁膜118により封止されているため、前記第2電極113および前記第2イオン伝導層114は、同時に、かつ同方向に移動可能である。これら以外の構成は、実施形態1のスイッチング素子と同様である。なお、本実施形態では、各部材同士は直接接して設けられているが、本発明のスイッチング素子は、本実施形態に限定されず、例えば、本発明の効果を損なわない範囲で、別部材を介して設けられていてもよい。
図17に、本実施形態の書き換え可能な論理集積回路の一例の構成を示す。図示のとおり、この書き換え可能な論理集積回路170は、2次元配列状に配置された多数のロジックセル171と、前記ロジックセル171間を接続するための配線172と、前記配線172間の接続・非接続を切り替えるための多数のスイッチ173を有する。前記スイッチ173が、本発明のスイッチング素子である。このような構成であれば、前記スイッチ173の接続状態(接続・非接続)を変えることにより、前記ロジックセル171間の配線172の構成、前記ロジックセル171の機能等を設定し、仕様に合わせた論理集積回路を得ることが可能である。なお、本実施形態においては、電流制限のための構成を図示すること、およびその説明は省略する。
図18に、本実施形態のメモリ素子の一例の構成を示す。図示のとおり、このメモリ素子180は、情報を保持するためのスイッチング素子185と、前記スイッチング素子185の前記情報を読み出すためのトランジスタ素子184とを有する。前記スイッチング素子185が、本発明のスイッチング素子である。前記トランジスタ素子184のソース電極は、ビット線181に接続され、前記トランジスタ素子184のゲート電極は、ワード線182に接続されている。前記スイッチング素子185の第1電極は、前記トランジスタ素子184のドレイン電極に接続され、前記スイッチング素子185の第2電極は、前記ビット線183に接続されている。前記ビット線183は、接地電位に接続されている。
11、41、61、71、81、91、111、141、151 第1電極
12、42、62、72、92、112、152 第1イオン伝導層
13、23、33、43、63、73、93、113、123、153 第2電極
14、24、34、44、64、74、94、114、134、154 第2イオン伝導層
48、78、98、118、158 絶縁膜
75、95、115、135、155 第3電極
76、96 第3イオン伝導層
51、101、161 金属架橋(電気的接続)
51a、51b、101a、101b 金属架橋の一部
87、97、147、157 絶縁層
170 書き換え可能な論理集積回路
171 ロジックセル
172 配線・信号線
173 スイッチ
180 メモリ素子
181、183 ビット線
182 ワード線
184 トランジスタ素子
185 スイッチング素子
190、200、210 従来のスイッチング素子
191、201、211 第1電極
192、202、212 イオン伝導層
193、203、213 第2電極
204 金属架橋(伝導パス)
204a 金属架橋の一部
205 金属イオン
206 金属
214 第3電極
401、601 第1基体
402、602 第2基体
403、611 筐体
404、612 駆動体
405、613 支持体
603 基体
604 第1ストップ絶縁層
605 第1層間絶縁層
606 第2ストップ絶縁層
607 第1拡散防止層
608 バリアメタル
609 電極
Claims (44)
- 第1電極と、電気化学反応に用いられるイオンを伝導する第1イオン伝導層および第2イオン伝導層と、前記イオンを供給する第2電極とを有し、
前記第1電極は、前記第1イオン伝導層の一方の面に設けられ、
前記第2イオン伝導層は、前記第1イオン伝導層の他方の面に、前記第1イオン伝導層上を移動可能に設けられ、
前記第2電極は、少なくとも前記第2イオン伝導層の前記第1イオン伝導層とは反対側の面に設けられていることを特徴とするスイッチング素子。 - 前記イオンは、金属イオンを含むことを特徴とする請求項1記載のスイッチング素子。
- 前記第2イオン伝導層は、その一部に他の部分より厚みの薄い部分を有していることを特徴とする請求項1または2記載のスイッチング素子。
- 前記第2電極の一部は、前記第1イオン伝導層に接していることを特徴とする請求項1から3のいずれか一項に記載のスイッチング素子。
- 前記第1電極は、白金を含み、前記第2電極は、銅を含み、前記第1イオン伝導層および前記第2イオン伝導層は、酸化タンタルを含むことを特徴とする請求項1から4のいずれか一項に記載のスイッチング素子。
- 複数の前記第2イオン伝導層および前記第2電極を有し、
少なくとも2つの前記第2イオン伝導層は、同時に、かつ同方向に移動可能に設けられていることを特徴とする請求項1から5のいずれか一項に記載のスイッチング素子。 - 全ての前記第2イオン伝導層は、同時に、かつ同方向に移動可能に設けられていることを特徴とする請求項6記載のスイッチング素子。
- さらに、電気化学反応に用いられるイオンを伝導する第3イオン伝導層と、第3電極とを有し、
前記第3伝導層は、前記第1イオン伝導層の他方の面に、前記第1イオン伝導層上を移動可能に設けられ、
前記第3電極は、少なくとも前記第3イオン伝導層の前記第1イオン伝導層とは反対側の面に設けられていることを特徴とする請求項1から7のいずれか一項に記載のスイッチング素子。 - 前記第3イオン伝導層は、前記第2イオン伝導層より薄いことを特徴とする請求項8記載のスイッチング素子。
- 前記第3イオン伝導層のイオン伝導率は、前記第2イオン伝導層のイオン伝導率より高いことを特徴とする請求項8または9記載のスイッチング素子。
- 前記第2イオン伝導層および前記第3イオン伝導層は、同時に、かつ同方向に移動可能に設けられていることを特徴とする請求項8から10のいずれか一項に記載のスイッチング素子。
- 前記第3電極は、銅を含み、前記第3イオン伝導層は、酸化タンタルを含むことを特徴とする請求項8から11のいずれか一項に記載のスイッチング素子。
- 前記第1イオン伝導層および前記第2イオン伝導層は、シリコンを含む酸化タンタルを含むことを特徴とする請求項8から12のいずれか一項に記載のスイッチング素子。
- 前記第3イオン伝導層は、前記第1イオン伝導層を介して、前記絶縁層と対向する領域内に設けられていることを特徴とする請求項8から13のいずれか一項に記載のスイッチング素子。
- 前記第2イオン伝導層および前記第3イオン伝導層が、前記第1イオン伝導層の面方向で接するように設けられ、
前記第2電極および前記第3電極は、電気的に接続されていることを特徴とする請求項14記載のスイッチング素子。 - 前記第2イオン伝導層および前記第3イオン伝導層は、同時に、かつ同方向に移動可能に設けられていることを特徴とする請求項14または15記載のスイッチング素子。
- 前記絶縁層は、酸化シリコンを含むことを特徴とする請求項14から16のいずれか一項に記載のスイッチング素子。
- さらに、第3電極を有し、
前記第3電極は、前記第2電極に代えて、前記第2イオン伝導層の前記第1イオン伝導層とは反対側の面に設けられ、
前記第2電極は、前記第1イオン伝導層の他方の面に、前記第1イオン伝導層上を移動可能に設けられていることを特徴とする請求項1から7のいずれか一項に記載スイッチング素子。 - 前記第2電極の前記第1イオン伝導層側の面の面積は、前記第2電極の前記第1イオン伝導層側の面とは反対側の面の面積より小さくなっていることを特徴とする請求項18記載のスイッチング素子。
- 前記第2イオン伝導層は、その一部に他の部分より厚みの薄い部分を有していることを特徴とする請求項18または19記載のスイッチング素子。
- 前記第2電極および前記第2イオン伝導層は、同時に、かつ同方向に移動可能に設けられていることを特徴とする請求項18から20のいずれか一項に記載のスイッチング素子。
- さらに、前記第1電極をアレイ状に区切る絶縁層を有し、
前記第3イオン伝導層は、前記第1イオン伝導層を介して、前記絶縁層と対向する領域内に設けられていることを特徴とする請求項18から21のいずれか一項に記載のスイッチング素子。 - 前記第2電極および前記第3電極は、電気的に接続されていることを特徴とする請求項22記載のスイッチング素子。
- さらに、駆動体を有し、
前記第2イオン伝導層、前記第3イオン伝導層および前記第2電極の少なくとも一つは、前記駆動体により移動可能に設けられていることを特徴とする請求項1から23のいずれか一項に記載のスイッチング素子。 - 前記第2電極に正または負の電圧を印加することにより、前記第2イオン伝導層および前記第1イオン伝導層に、前記イオンを供給し、前記第1電極と前記第2電極との間を、電気的に接続することで、オフ状態からオン状態に切り替わることを特徴とする請求項1から7のいずれか一項に記載のスイッチング素子の動作方法。
- 前記オン状態において、前記第2イオン伝導層の移動により、前記電気的接続を切断することで、オフ状態に切り替わることを特徴とする請求項25記載のスイッチング素子の動作方法。
- 前記オフ状態において、前記第2イオン伝導層の前記第1イオン伝導層に接する面における前記電気的接続の切断領域以外の領域を、前記第1イオン伝導層の前記第2イオン伝導層に接する面における前記電気的接続の切断領域に移動させた状態で、前記第2電極に負または正の電圧を印加することにより、前記第1イオン伝導層中のイオンを、前記第2電極に回収することを特徴とする請求項26記載のスイッチング素子の動作方法。
- 前記回収後において、前記第2イオン伝導層は、元の位置に移動することを特徴とする請求項27記載のスイッチング素子の動作方法。
- 前記第2電極に正または負の電圧を印加することにより、前記第2イオン伝導層および前記第1イオン伝導層に、前記イオンを供給し、前記第1電極と前記第2電極との間を、電気的に接続することで、オフ状態からオン状態に切り替わることを特徴とする請求項8から17いずれか一項に記載のスイッチング素子の動作方法。
- 前記オン状態において、前記第2イオン伝導層の移動により、前記電気的接続を切断することで、オフ状態に切り替わることを特徴とする請求項29記載のスイッチング素子の動作方法。
- 前記オフ状態において、前記第3イオン伝導層を、前記第1イオン伝導層の前記第2イオン伝導層に接する面における前記電気的接続の切断領域に移動させた状態で、前記第3電極に、負または正の電圧を印加することにより、前記第1イオン伝導層中のイオンを、前記第3電極に回収することを特徴とする請求項30記載のスイッチング素子の動作方法。
- 前記回収後において、前記第2イオン伝導層は、元の位置に移動することを特徴とする請求項31記載のスイッチング素子の動作方法。
- 前記第2電極に正または負の電圧を印加することにより、前記第1イオン伝導層に、イオンを供給し、前記第1電極と前記第2電極との間を、電気的に接続することで、オフ状態からオン状態に切り替わることを特徴とする請求項18から23のいずれか一項に記載のスイッチング素子の動作方法。
- 前記オン状態において、前記第2電極の移動により、前記電気的接続を切断することで、オフ状態に切り替わることを特徴とする請求項33記載のスイッチング素子の動作方法。
- 前記オフ状態において、前記第2イオン伝導層を、前記第1イオン伝導層の前記電気的接続の切断領域に移動させた状態で、前記第3電極に負または正の電圧を印加することにより、前記第1イオン伝導層中のイオンを、前記第3電極に回収することを特徴とする請求項34記載のスイッチング素子の動作方法。
- 前記回収後において、前記第2イオン伝導層は、元の位置に移動することを特徴とする請求項35記載のスイッチング素子の動作方法。
- 前記イオンは、金属イオンを含み、
前記電気的接続は、金属架橋を含むことを特徴とする請求項25から36のいずれか一項に記載のスイッチング素子の動作方法。 - 前記オン状態または前記オフ状態において、前記第2電極への電圧の印加が停止されても、前記オン状態または前記オフ状態を保持することを特徴とする請求項25から37のいずれか一項に記載のスイッチング素子の動作方法。
- 前記第2イオン伝導層、前記第3イオン伝導層および前記第2電極の少なくとも一つの移動は、駆動体によりなされることを特徴とする請求項25から38のいずれか一項に記載のスイッチング素子の動作方法。
- 第1電極と、電気化学反応に用いられるイオンを伝導する第1イオン伝導層とを含み、前記第1電極が、前記第1イオン伝導層の一方の面に設けられた第1基体を形成する第1基体形成工程と、
第2電極と、電気化学反応に用いられるイオンを伝導する第2イオン伝導層とを含み、前記第2電極が、前記第2イオン伝導層の一方の面に設けられた第2基体を形成する第2基体形成工程と、
前記第2イオン伝導層が前記第1イオン伝導層上を移動可能となるように、前記第1イオン伝導層と前記第2イオン伝導層とを対向させて、前記第1基体および前記第2基体を積層する積層工程と、を含むことを特徴とするスイッチング素子の製造方法。 - 前記第2基体は、さらに、第3電極と、電気化学反応に用いられるイオンを伝導する第3イオン伝導層とを含み、
前記第3電極は、前記第3イオン伝導層の一方の面に設けられ、
前記積層工程において、前記第3イオン伝導層が前記第1イオン伝導層上を移動可能となるように、前記第1イオン伝導層と前記第3イオン伝導層とを対向させて、前記第1基体および前記第2基体を積層することを特徴とする請求項40記載のスイッチング素子の製造方法。 - 前記第2基体は、さらに、第3電極を含み、
前記第3電極は、前記第2イオン伝導層の一方の面に設けられ、
前記積層工程において、前記第2電極が前記第1イオン伝導層上を移動可能となるように、前記第1イオン伝導層と前記第2電極とを対向させて、前記第1基体および前記第2基体を積層することを特徴とする請求項40記載のスイッチング素子の製造方法。 - 請求項1から24のいずれか一項に記載のスイッチング素子をスイッチに用いたことを特徴とする書き換え可能な論理集積回路。
- 請求項1から24のいずれか一項に記載のスイッチング素子と、
前記スイッチング素子が、オン状態およびオフ状態のいずれの状態であるかを読み出すためのトランジスタ素子と、を有することを特徴とするメモリ素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009089632A JP5477687B2 (ja) | 2009-04-01 | 2009-04-01 | スイッチング素子、スイッチング素子の動作方法、スイッチング素子の製造方法、書き換え可能な論理集積回路およびメモリ素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009089632A JP5477687B2 (ja) | 2009-04-01 | 2009-04-01 | スイッチング素子、スイッチング素子の動作方法、スイッチング素子の製造方法、書き換え可能な論理集積回路およびメモリ素子 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010245132A true JP2010245132A (ja) | 2010-10-28 |
JP2010245132A5 JP2010245132A5 (ja) | 2012-05-10 |
JP5477687B2 JP5477687B2 (ja) | 2014-04-23 |
Family
ID=43097862
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009089632A Active JP5477687B2 (ja) | 2009-04-01 | 2009-04-01 | スイッチング素子、スイッチング素子の動作方法、スイッチング素子の製造方法、書き換え可能な論理集積回路およびメモリ素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5477687B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012098879A1 (ja) * | 2011-01-20 | 2012-07-26 | パナソニック株式会社 | 抵抗変化素子およびその製造方法 |
JP2012169469A (ja) * | 2011-02-15 | 2012-09-06 | Toshiba Corp | 不揮発性抵抗変化素子および不揮発性抵抗変化素子の製造方法 |
WO2013190988A1 (ja) * | 2012-06-22 | 2013-12-27 | 日本電気株式会社 | スイッチング素子およびスイッチング素子の製造方法 |
US20150001456A1 (en) * | 2011-05-10 | 2015-01-01 | Nec Corporation | Resistance variable element, semiconductor device including it and manufacturing methods therefor |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005534195A (ja) * | 2002-07-26 | 2005-11-10 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 不揮発性記憶素子とその製造方法、および記憶素子構造 |
WO2006070773A1 (ja) * | 2004-12-28 | 2006-07-06 | Nec Corporation | スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子 |
JP2007036201A (ja) * | 2005-06-22 | 2007-02-08 | Matsushita Electric Ind Co Ltd | 電気機械メモリ、それを用いた電気回路及び電気機械メモリの駆動方法 |
JP2008310858A (ja) * | 2007-06-12 | 2008-12-25 | Toshiba Corp | 情報記録再生装置 |
JP2009043873A (ja) * | 2007-08-08 | 2009-02-26 | Sony Corp | 記憶素子および記憶装置 |
-
2009
- 2009-04-01 JP JP2009089632A patent/JP5477687B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005534195A (ja) * | 2002-07-26 | 2005-11-10 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 不揮発性記憶素子とその製造方法、および記憶素子構造 |
WO2006070773A1 (ja) * | 2004-12-28 | 2006-07-06 | Nec Corporation | スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子 |
JP2007036201A (ja) * | 2005-06-22 | 2007-02-08 | Matsushita Electric Ind Co Ltd | 電気機械メモリ、それを用いた電気回路及び電気機械メモリの駆動方法 |
JP2008310858A (ja) * | 2007-06-12 | 2008-12-25 | Toshiba Corp | 情報記録再生装置 |
JP2009043873A (ja) * | 2007-08-08 | 2009-02-26 | Sony Corp | 記憶素子および記憶装置 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012098879A1 (ja) * | 2011-01-20 | 2012-07-26 | パナソニック株式会社 | 抵抗変化素子およびその製造方法 |
JP5270046B2 (ja) * | 2011-01-20 | 2013-08-21 | パナソニック株式会社 | 抵抗変化素子およびその製造方法 |
US9006698B2 (en) | 2011-01-20 | 2015-04-14 | Panasonic Intellectual Property Management Co., Ltd. | Variable resistance element and method of manufacturing the same |
JP2012169469A (ja) * | 2011-02-15 | 2012-09-06 | Toshiba Corp | 不揮発性抵抗変化素子および不揮発性抵抗変化素子の製造方法 |
US20150001456A1 (en) * | 2011-05-10 | 2015-01-01 | Nec Corporation | Resistance variable element, semiconductor device including it and manufacturing methods therefor |
JP5895932B2 (ja) * | 2011-05-10 | 2016-03-30 | 日本電気株式会社 | 抵抗変化素子、それを含む半導体装置およびそれらの製造方法 |
WO2013190988A1 (ja) * | 2012-06-22 | 2013-12-27 | 日本電気株式会社 | スイッチング素子およびスイッチング素子の製造方法 |
JPWO2013190988A1 (ja) * | 2012-06-22 | 2016-05-26 | 日本電気株式会社 | スイッチング素子およびスイッチング素子の製造方法 |
JP2017195399A (ja) * | 2012-06-22 | 2017-10-26 | 日本電気株式会社 | スイッチング素子およびスイッチング素子の製造方法 |
US10103329B2 (en) | 2012-06-22 | 2018-10-16 | Nec Corporation | Switching element and method for manufacturing switching element |
Also Published As
Publication number | Publication date |
---|---|
JP5477687B2 (ja) | 2014-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5135798B2 (ja) | スイッチング素子、スイッチング素子の駆動方法、書き換え可能な論理集積回路、およびメモリ素子 | |
JP5218053B2 (ja) | スイッチング素子、半導体装置、書き換え可能な論理集積回路、およびメモリ素子 | |
US8203133B2 (en) | Switching element, reconfigurable logic integrated circuit and memory element | |
JP6344243B2 (ja) | スイッチング素子、および半導体スイッチング装置の製造方法 | |
US20090039336A1 (en) | Semiconductor device | |
US9245924B2 (en) | Phase change memory element | |
JP2006319028A (ja) | スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子 | |
JP6112106B2 (ja) | 抵抗変化素子、その抵抗変化素子を有する半導体装置、その半導体装置の製造方法およびその抵抗変化素子を用いたプログラミング方法 | |
US10312288B2 (en) | Switching element, semiconductor device, and semiconductor device manufacturing method | |
US9159917B2 (en) | Nonvolatile memory element and method of manufacturing nonvolatile memory element | |
JP5477687B2 (ja) | スイッチング素子、スイッチング素子の動作方法、スイッチング素子の製造方法、書き換え可能な論理集積回路およびメモリ素子 | |
JPWO2007091532A1 (ja) | スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子 | |
JP2011211165A (ja) | 半導体装置及びその製造方法 | |
JP5849577B2 (ja) | 抵抗変化素子及びそのプログラミング方法 | |
JP2014082279A (ja) | 不揮発性記憶装置及びその製造方法 | |
US7772035B2 (en) | Manufacturing method of semiconductor device | |
JP2012216724A (ja) | 抵抗記憶装置およびその書き込み方法 | |
JP2009267204A (ja) | 回路装置および制御方法 | |
US10074801B2 (en) | Resistive random access memory device | |
JP7165976B2 (ja) | 抵抗変化素子、および抵抗変化素子の製造方法 | |
JP4575407B2 (ja) | 記憶装置 | |
JP2023051435A (ja) | 非線形抵抗素子、スイッチング素子、及び非線形抵抗素子の製造方法 | |
JP2006324425A (ja) | 記憶素子の製造方法 | |
JPWO2018181019A1 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120313 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120313 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131024 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131217 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140130 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5477687 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |