JPWO2007091532A1 - スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子 - Google Patents

スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子 Download PDF

Info

Publication number
JPWO2007091532A1
JPWO2007091532A1 JP2007557835A JP2007557835A JPWO2007091532A1 JP WO2007091532 A1 JPWO2007091532 A1 JP WO2007091532A1 JP 2007557835 A JP2007557835 A JP 2007557835A JP 2007557835 A JP2007557835 A JP 2007557835A JP WO2007091532 A1 JPWO2007091532 A1 JP WO2007091532A1
Authority
JP
Japan
Prior art keywords
electrode
switching element
ion conductive
conductive layer
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007557835A
Other languages
English (en)
Other versions
JP5417709B2 (ja
Inventor
井口　憲幸
憲幸 井口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007557835A priority Critical patent/JP5417709B2/ja
Publication of JPWO2007091532A1 publication Critical patent/JPWO2007091532A1/ja
Application granted granted Critical
Publication of JP5417709B2 publication Critical patent/JP5417709B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0071—Write using write potential applied to access device gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/11—Metal ion trapping, i.e. using memory material including cavities, pores or spaces in form of tunnels or channels wherein metal ions can be trapped but do not react and form an electro-deposit creating filaments or dendrites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/34—Material includes an oxide or a nitride
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

酸化チタンを含むイオン伝導層２３と、イオン伝導層２３に接して設けられた第１電極２１と、イオン伝導層２３に接して設けられ、イオン伝導層２３に金属イオンを供給可能な第２電極２２とを有する。

Description

本発明は、電気化学反応を利用したスイッチング素子と、該スイッチング素子を備えた書き換え可能な論理集積回路、およびメモリ素子に関するものである。
現在、電子機器には多くの集積回路が用いられている。電子機器で用いられている多くの集積回路は、いわゆる特定用途向け集積回路（ＡＳＩＣ：Application Specific Integrated Circuit）である。特定用途向け集積回路とは、当該電子機器のために設計された専用回路である。このような特定用途向け集積回路では、ロジックセル（ＡＮＤ回路やＯＲ回路などの単位となる論理回路）の配置やロジックセル相互の結線といった回路構成を製造後に変更することはできない。
近年、電子機器の開発競争が激化し、また、電子機器の小型化が進んでいる。このような状況の下で、製造後においても、電子信号により回路構成を変更することで、１つのチップで多くの機能の中から特定の機能を選択可能としたプログラマブルロジックＩＣ（書き換え可能な論理集積回路）が注目を集めている。プログラマブルロジックＩＣでは、複数のロジックセルがスイッチを介して相互に結線されている。プログラマブルロジックＩＣの代表例としては、ＦＰＧＡ（Field-Programmable Gate Array）やＤＲＰ（Dynamically Reconfigurable Processor）がある。
このように注目を集めるプログラマブルロジックＩＣではあるが、これまでのところ、プログラマブルロジックＩＣの電子機器などへの実装例は限られている。その理由は、次のとおりである。従来のプログラマブルロジックＩＣでは、ロジックセル間を相互に結線するスイッチのサイズが大きく、そのオン抵抗が高い。そこで、スイッチの設置数をできるだけ制限するために、トランジスタ数の多いロジックセルを少数設ける構成を採用していた。その結果、ロジックセルの組み合わせの自由度が小さくなり、プログラマブルロジックＩＣの機能が限られていた。即ち、スイッチのサイズの大きさとそのオン抵抗の高さが、プログラマブルロジックＩＣの機能を限定し、プログラマブルロジックＩＣの電子機器などへの実装を制限していた。
従って、プログラマブルロジックＩＣの機能を多様化し、電子機器などへの実装を推進して行くためには、ロジックセル間を相互に結線するスイッチのサイズおよびオン抵抗を小さくすることが必要であった。かかる要求に応えるスイッチとして、イオン伝導体（イオンがその内部を自由に動き回ることのできる固体）中における金属イオン移動と電気化学反応とを利用したスイッチング素子が提案されている（例えば、国際公開２００３／０９４２２７号パンフレット参照）。国際公開２００３／０９４２２７号パンフレットに開示されているスイッチング素子は、従来のプログラマブルロジックＩＣに多用されてきた半導体スイッチ（ＭＯＳＦＥＴなど）よりもサイズが小さく、オン抵抗も小さい。
図７は、国際公開２００３／０９４２２７号パンフレットに開示されているスイッチング素子の構成を示す模式的断面図である。このスイッチング素子は、第１電極１１と、この第１電極１１上にイオン伝導層１３（特許文献１では「固体電解質」と表記されている）を介して積層された第２電極１２とを有する。ここで、イオン伝導層１３は金属イオンが伝導するための媒体となる。
次に、図７に示すスイッチング素子の動作について説明する。第２電極１２を接地し、第１電極１１に負電圧を印加すると、第２電極１２の金属が金属イオンとなってイオン伝導層１３に溶解する。そして、イオン伝導層１３中の金属イオンが第１電極１１の表面に金属となって析出し、析出した金属により第１電極１１と第２電極１２とを接続する金属デンドライトが形成される。金属デンドライトはイオン伝導層１３中の金属イオンが析出した金属析出物である。金属デンドライトによって第１電極１１と第２電極１２とが電気的に接続されることで、スイッチがオン状態になる。
一方、上記オン状態で第２電極１２を接地し、第１電極１１に正電圧を印加すると、金属デンドライトがイオン伝導層１３に溶解し、金属デンドライトの一部が断絶する。これにより、第１電極１１と第２電極１２との電気的接続が切れ、スイッチがオフ状態になる。尚、電気的接続が完全に切れる前から第１電極１１と第２電極１２との間の電気抵抗が大きくなったり、電極間容量が変化したりするなど電気特性の変化が生じ、最終的に電気的接続が切れる。また、第１電極１１の材料は、電圧を印加した際にイオン伝導層中に金属イオンを供給しないものであることが望ましい。また、上記オフ状態からオン状態にするには、第１電極１１に再度負電圧を印加すればよい。
ジャーナル・オブ・ソリッド・ステート・サーキッツ、４０巻、１号、２００５年、１６８頁〜１７６頁には、図７に示すようなスイッチング素子をプログラマブルデバイスの配線切り替えスイッチに用いることが提案されている。このスイッチング素子を用いれば、従来型のスイッチに比べて、スイッチ面積が１／３０に縮小され、スイッチ抵抗が１／５０に低減される。さらに、スイッチング素子の配線層への作り込みが可能となる。そのため、チップ面積の縮小と配線遅延の改善が期待される。さらに、プログラマブルロジックＩＣのロジックセルを小さくできるため、回路利用効率が大幅に改善され、結果としてチップ面積が１／１０に縮小され、電力効率が３倍に改善される。従来型プログラマブルロジックＩＣはそのチップサイズの大きさと電力効率の低さによって、その応用範囲が限られていたが、図７に示すようなスイッチング素子を用いたプログラマブルロジックＩＣは、より広い応用範囲をカバーすることができる。
国際公開２００３／０９４２２７号パンフレットには、電極材料とイオン伝導層との組み合わせ例として、Ｃｕ／Ｃｕ2ＳやＡｇ／Ａｇ2Ｓ等が開示されている。いずれの材料の組み合わせにおいても、スイッチング素子をオン状態からオフ状態、或いはオフ状態からオン状態に遷移させるために第１電極１１（図７）に印加される電圧（スイッチング電圧）は、0.05〜0.30[V]程度である。一方、プログラマブルロジックＩＣ内で信号として用いられるロジック信号は、通常、２種類の情報のうち一方の情報を示す電圧がロジックＩＣの動作電圧となるVdd[V]であり、他方の情報を示す電圧が0.0[V]である。そして、シリコン集積回路で今日用いられているVdd[V]は、1.0〜2.0[V]程度である。
国際公開２００３／０９４２２７号パンフレットに開示されているスイッチング素子のスイッチング電圧は、0.30[V]以下である。従って、ロジック信号のVddが1.0[V]であれば、スイッチング電圧は、Vddよりも小さくなる。そのため、スイッチング素子に電圧Vdd[V]のロジック信号が入力される度に第１電極に1.0[V]の電圧が印加され、ロジック信号自体によってスイッチの状態が変化してしまう虞がある。この場合には、スイッチとして機能しないという致命的な問題が発生する。従って、スイッチング電圧をより高く設定して、スイッチング素子の安定化を図る必要がある。
また、スイッチング素子の状態を保持する時間（不揮発性を保つ時間）としては、プログラマブルロジックＩＣの製品寿命（一般的に１０年）以上の長い期間が必要である。室温での熱エネルギーは、一般的に26.0[meV]である。従って、スイッチング電圧が26.0[mV]に近づくと、熱雑音（熱ノイズ）によって自発的にスイッチング状態が遷移するおそれが高くなる。従って、保持時間を長くするためにも、スイッチング電圧を高める必要がある。
本発明の目的は、上記従来技術が有する課題を解決することである。具体的には、スイッチング電圧が従来よりも高く設定されたスイッチング素子、そのスイッチング素子を用いた書き換え可能な論理集積回路、およびメモリ素子を提供することを目的とする。
本発明のスイッチング素子は、１層以上のイオン伝導層を介して積層された第１電極と第２電極とを有する。前記第２電極から前記イオン伝導層に供給された金属イオンをイオン伝導層中に金属として析出させることによって両電極間が電気的に導通され、前記析出した金属を前記イオン伝導層に溶解させることによって両電極間の電気的導通が解除される。または、前記第２電極と前記イオン伝導層の間に設けられたイオン供給層から前記イオン伝導層に供給された金属イオンをイオン伝導層中に金属として析出させることによって両電極間が電気的に導通され、前記析出した金属を前記イオン伝導層に溶解させることによって両電極間の電気的導通が解除される。そして、前記イオン伝導層には酸化チタンが含まれている。
上記イオン伝導層に含まれる酸化チタンは、２酸化１チタンの化学量論的組成を有することが望ましい。また、上記第２電極の材料は銅が、第１電極の材料はイオン伝導層に金属イオンを供給しない材料であることが望ましい。また、上記第１電極と第２電極との間に電圧が印加された際に、両電極間に流れる電流を制限するための回路をさらに有することが望ましい。
ロジックセル間の接続・非接続を切り替えるスイッチとして、本発明のスイッチング素子を用いて書き換え可能な論理集積回路を構成することができる。
本発明のスイッチング素子と、該スイッチング素子がオン状態またはオフ状態のいずれの状態であるかを検出するためのトランジスタ素子とによってメモリ素子を構成することができる。この場合、スイッチング素子の第１電極をトランジスタ素子のドレインに、第２電極を第１のビット線にそれぞれ接続し、トランジスタ素子のソースを第１のビット線とは異なる第２のビット線に、ゲートをワード線にそれぞれ接続する。
上記及びそれ以外の本発明の目的、特徴及び利点は、下記の記載及び本発明の一例を示す添付図面の参照によって明らかになる。
本発明のスイッチング素子の実施形態の一例を示す模式的断面図である。 酸化チタンのリーク電流特性を示す図である。 本発明のスイッチング素子のスイッチング特性を示す図である。 本発明のスイッチング素子の電流制御回路の一構成例を示す図である。 本発明のスイッチング素子を用いたプログラマブルロジックＩＣの一構成例を示す模式図である。 本発明のスイッチング素子を用いたメモリ素子の一構成例を示す回路模式図である。 従来のスイッチング素子の一構成例を示す模式的断面図である。
以下、本発明のスイッチング素子の実施形態の一例について説明する。図１は、本例のスイッチング素子の基本構造を示す模式的断面図である。同図に示すように、本例のスイッチング素子は、表面がシリコン酸化膜２６で覆われたシリコン基板２５を有する。シリコン酸化膜２６上には、第１電極２１、イオン伝導層２３および第２電極２２が積層されている。換言すれば、イオン伝導層２３を挟んで第１電極２１と第２電極２２とが積層されている。ここで、図示されているイオン伝導層２３は１層のみであるが、イオン伝導層２３を２層以上積層し、積層されたイオン伝導層２３の外側に第１電極２１と第２電極２２とを設けてもよい。
イオン伝導層２３は膜厚15.0[nm]の酸化チタン膜によって形成されている。第１電極２１は膜厚100.0[nm]の白金膜によって形成されている。第２電極２２は膜厚100.0[nm]の銅膜によって形成されている。さらに、第１電極２１は、開口部２７が形成されたシリコン酸化膜（絶縁層２４）によって覆われており、第１電極２１の一部は、絶縁層２４の開口部２７内においてイオン伝導層２３と接している。即ち、本例のスイッチング素子では、実際に金属が析出するスイッチ部分は絶縁層２４の開口部２７内に形成されている。従って、第１電極２１とイオン伝導層２３の接合面積は、開口部２７の底面積に依拠している。つまり、開口部２７のパターンが決まれば、第１電極２１、第２電極２２、およびイオン伝導層２３のパターンが開口部２７のパターンよりも大きくても、上記接合面積は、開口部２７の底面積によって定まる。従って、基板内にスイッチング素子を複数形成する際、それぞれの素子について開口部２７を精度よく形成すれば、スイッチング特性の均一な素子が形成される。このことから、第２電極２２、第１電極２１およびイオン伝導層２３のパターンの形成には、開口部２７のパターンほどの精度は要求されない。また、図１に示すように、スイッチ部分以外の第２電極２２と第１電極２１との間が絶縁層２４で分離されているので、スイッチング素子のオフ時のリーク電流を抑制できる。
次に、第２電極２２の材料として銅を、イオン伝導層２３の材料として酸化チタンをそれぞれ選択した理由を実験結果に基づいて説明する。
はじめに、スイッチング状態遷移の際に起こる現象を図７に示した従来のスイッチング素子を例にとって説明する。スイッチング素子がオフ状態からオン状態へ遷移する際、３つの反応が同時に発生する。３つの反応とは、（１）イオン伝導層１３内での金属イオン（ここでは銅イオン）の移動、（２）第１電極１１における金属イオンの析出反応、（３）第２電極１２における金属の溶解反応、である。発明者らは、金属イオンの移動速度、金属の析出速度、および金属の溶解速度をそれぞれ制御することによって、スイッチング素子をオフ状態からオン状態へ遷移させるために必要な印加電圧、即ちスイッチング電圧を任意の値に設定することを試みた。
表１は、イオン伝導層および金属イオンの各材料の組み合わせに対する拡散係数およびスイッチング電圧を示した表である。この表では、各組み合わせをアルファベットのＡ〜Ｈで種類分けしている。拡散係数とイオン伝導率は比例関係にあり、拡散係数が大きいものほど、イオン伝導率は高い。表１中、組み合わせＤ、Ｅ以外の組み合わせにおける各スイッチング電圧は、発明者らが図８に示す構成のスイッチング素子を作製して計測した実測値である。
Figure 2007091532
 表１に示すように、酸化物をイオン伝導層として用いた組み合わせＦ、Ｇ以外の組み合わせでは、スイッチング電圧が0.2[V]程度であり、ロジック電圧である1.0[V]を大きく下回っている。以下に、組み合わせ毎の結果について詳細に説明する。
組み合わせＡ〜Ｅでは、イオン伝導層としてカルコゲン元素（Ｓ、Ｓｅ、Ｇｅ、Ｔｅ）と金属元素（Ａｇ、Ｃｕ）とを組み合わせた物質が用いられている。これらの化合物はカルコゲナイドの一種であるハロゲン化物である。多くのハロゲン化銀およびハロゲン化銅（Ｃｕ2Ｓ、Ａｇ2Ｓ、ＡｇＩ等）のイオン伝導率は高く、これらの物質は「超イオン伝導体」と呼ばれることもある。超イオン伝導体のような物質の顕著な特徴である高イオン伝導率は、これらの化合物の結晶構造自体に根ざした構造的欠陥に起因するものである。金属元素またはカルコゲン元素が欠損した箇所である空格子点が結晶中に多数存在し、金属イオンが伝導するサイトとなっている。
一方、組み合わせＦ〜Ｈでは、イオン伝導層として酸化物が用いられている。酸化物中のイオン伝導は、ハロゲン化物のように空格子点を金属イオンが伝導するタイプと、格子間を金属イオンが伝導するタイプとに分かれる。空格子点は、例えば不純物イオンを導入することによって生成することができる。格子間を金属イオンが伝導するタイプのイオン伝導では、一般にイオン伝導率が非常に小さい。
発明者らは、イオン伝導層に用いる酸化物としてシリコン酸化物（ＳｉＯ2）と酸化チタン（ＴiＯ2）に注目した。これらの酸化物は、従来のＬＳＩ（Large Scale Integratio
n）材料として用いられており、高プロセス耐性や高信頼性を備え、本発明のスイッチング素子をＬＳＩ中へ容易に導入できるという利点がある。
表１に示す組み合わせＦ、Ｇでは、金属イオンを銅イオンとした場合のスイッチング電圧は1.0[V]以上あり、所望のスイッチング電圧が得られている。チタンイオンを伝導種とした組み合わせＨでは、スイッチングは観測できなかった。さらに、組み合わせＦでスイッチング素子を作製した場合には、一部のスイッチング素子で絶縁破壊現象が観測された。よって、表１に示す組み合わせの中では、組み合わせＧが最良となる。そこで、本例では、図１に示すイオン伝導層２３に酸化チタンを用い、第２電極２２に銅を用いている。
ここで、銀と酸化チタンの組み合わせに関する実験は行っていないが、酸化チタン中の銀イオンは銅イオンと同程度の拡散係数を持つことから、銀についても同様の効果が得られることが期待される。酸化チタン中で銅イオンと同様の拡散係数を備える金属イオンとイオン伝導層との組み合わせであれば、組み合わせＧの場合と同様のスイッチング電圧が得られることが期待される。さらに、スイッチング電圧は、酸化チタン中の銅イオンの拡散状態によって決まる。従って、イオン伝導層の一部に酸化チタンが含まれる場合においても組み合わせＧの場合と同様のスイッチング電圧が得られると考えられる。
次に、図１に示したスイッチング素子の製造方法について説明する。
シリコン基板２５の表面に膜厚300.0[nm]のシリコン酸化膜２６を形成する。続いて、白金からなる第１電極２１を従来と同様にリフトオフ技術により形成する。具体的には、レジストをシリコン酸化膜２６上にスピンコートする。次に、フォトリソグラフィ技術により、レジスト上に、第１電極２１をパターニングする。その後、真空蒸着法で膜厚100.0[nm]の白金膜を形成する。次いで、レジストを除去する際、レジスト上の白金をリフトオフすると、残った部分が第１電極２１となる。
続いて、酸化シリコンを主成分とするＨＳＱ（ハイドロゲンシルセスキオキサン）を用いて、次のようにして絶縁層２４を形成する。膜厚100.0[nm]のＨＳＱをスピンコートし、電子ビーム露光法により開口部２７を第１電極２１上にパターニングする。これによって、開口部２７を介して第１電極２１の一部が露出する。ＨＳＱを用いれば、電子ビーム露光によりパターニングが可能となり、レジストパターンを下層膜に転写する工程が不要となる。ＨＳＱを用いたパターニング技術については、例えば、ジャーナルオブバキュームサイエンステクノロジーＢ、第１６巻、第１号、６９−７６頁（１９９８年）に開示されているため、ここではその詳細な説明を省略する。
尚、ＨＳＱは低誘電率（比誘電率は２〜３程度）を有する絶縁膜として知られており、ＬＳＩの層間絶縁膜として用いられている。ＬＳＩの材料として低誘電率が好まれるのは、配線層間の静電的結合を減らすことにより配線遅延を小さくできるからである。本例の構造においては、第１電極２１と第２電極２２との間の静電的結合を小さくすることができ、それぞれの電極における信号遅延を抑制することが可能となる。
続いて、銅からなる第２電極２２と酸化チタンからなるイオン伝導層２３を以下のようにして形成する。絶縁層２４上にレジストをスピンコートし、リソグラフィ技術によりレジストのパターニングを行う。このパターニングでは、レジストに開口部２７を露出させるだけでなく、開口部２７のパターンよりも大きい開口を形成する。パターニング後に露出した第１電極２１の表面を酸素プラズマにてクリーニングし、レジスト残渣などの有機物等を取り除いた後、レーザーアブレーション法により膜厚15.0[nm]の酸化チタンを堆積させる。この際、酸化チタンは化学量論的な２酸化１チタンにできるだけ近くなるようにする。具体的にはレーザーアブレーションを行う際に、十分な酸素を供給する。
ここで、酸化チタンの形成条件を求めるために行った実験の結果について説明する。発明者らは、酸素分圧が0.0[Pa]、1.0[Pa]、2.0[Pa]、および5.0[Pa]の条件下で酸化チタンをそれぞれ形成した。
図２は酸素分圧2.0[Pa]および5.0[Pa]の条件下で形成した酸化チタンのリーク電流を示すグラフである。図２のグラフに示すように、酸化チタンは絶縁体であるが、酸素分圧2.0[Pa]の下で形成された酸化チタンについては、2.5[V]において1.0[μA]以上のリーク電流が観測された。1.0[μA]という大きなリーク電流が生じたのは、形成時の酸素分圧が低いことにより酸素欠陥が発生したためと考えられる。一方、酸素分圧5.0[Pa]の下で形成された酸化チタンでは、リーク電流が1.0[pA]程度に抑えられている。ピコアンペア[pA]オーダーのリーク電流はトンネル効果に起因するものであり、形成された酸化チタンが絶縁膜として機能していることを示している。そして、酸素分圧5.0[Pa]の条件下において酸素とチタンの組成比２：１を得た。すなわち、２酸化１チタンが得られた。ただし、組成分析において組成比に±0.1の誤差が含まれる。以上のことから、スイッチング素子のオフ時のリーク電流を抑制するためには、酸化チタンの化学量論的組成は２酸化１チタンが好適である。
上述のようにして求めた形成条件下で酸化チタンを堆積させた後、真空蒸着法により膜厚100.0[nm]の銅を堆積させる。その後、レジストを除去する際、リフトオフによりレジスト上の酸化チタンおよび銅も一緒に除去することで、イオン伝導層２３および第２電極２２を形成する。
尚、上記レーザーアブレーションと真空蒸着は同一の真空チャンバー内で行うのが好ましい。酸化チタンと銅の界面を大気に曝さないことで、清浄な界面を形成できるからである。酸化チタンを形成した後、酸化チタンの表面を大気に曝すことなく銅を堆積させることで、スイッチング素子の歩留まりが向上することが確認されている。これは、大気中に含まれる金属イオンおよび有機物質等の塵埃の酸化チタン上への付着を防止し、塵埃による絶縁不良の発生が抑制されるためと考えられる。
また、本例では説明を省略したが、電極材料が絶縁層中に拡散するのを防ぐためにバリアメタルを用いるのは技術常識である。図１に示したスイッチング素子を集積回路に組み込む場合には、第１電極２１と絶縁層２４との間、および第２電極２２と絶縁層２４との間にバリアメタルが形成される。
さらに、本例では、第１電極２１の材料に白金を用いた。しかし、イオン伝導層２３中に金属イオンを溶出させない電極材料であれば第１電極２１の材料は白金に限らない。例えば、タングステン、タンタル、チタンなどでもよい。
次に、図１に示したスイッチング素子の動作について説明する。図３はスイッチング特性を確認するために行った測定の結果を示すグラフである。この測定においては、測定装置によって電流の絶対値を10.0[μA]に制限した。図３に示すように、図１に示す第１電極２１に印加する負電圧の値を0.0[V]からマイナス側に次第に大きくしていくと、−3.0[V]付近で電流値が制限値10.0[μA]に達し（図３に示す破線Ａ）、スイッチング素子がオフ状態（高抵抗の状態）からオン状態（低抵抗の状態）へ遷移した。スイッチング素子は当初オフ状態にあり、オン状態に遷移した後の図３に示す破線Ａでは、スイッチング素子の抵抗値は3.0[kΩ]であった。次に、第１電極２１に印加する電圧を0.0[V]まで戻したところで電流の制限を解除する。続いて、印加される正電圧を少しずつ大きくすると、0.3[V]付近で9.0[mA]以上の電流が流れた。さらに電圧を大きくしていくと、0.8[V]で電流は急激に減少し、オフ状態に遷移した（図３に示す実線Ｂ）。その後、1.0[V]くらいまで電圧を大きくしても、電流は10-8[A]程度までしか流れず、スイッチング素子はオフ状態を維持した。
今度は、第１電極２１に印加する電圧を0.0[V]まで戻したところで、電流の絶対値を100.0[μA]に制限した。そして、第１電極２１に印加する電圧を0.0[V]からマイナス側に大きくしていくと、−1.2[V]付近で電流値が制限値100.0[μA]に達し、スイッチング素子がオン状態に遷移した（図３に示す実線Ｃ）。
以降、上述のようにして第１電極２１に正または負の電圧を印加することにより、スイッチング素子をオン状態とオフ状態に交互に遷移させることができた。また、スイッチング素子をオン状態およびオフ状態のいずれかの状態にした後、電圧の印加を停止しても、スイッチング素子はそれぞれの状態を維持した。
ここでは測定装置でスイッチング素子に流れる電流を制御したが、プログラマブルロジックＩＣおよびメモリなどの集積回路に搭載する場合の電流制限方法の一例を、以下に説明する。図４は電流を制限するための回路の一構成例を示す図である。図４に示すように、スイッチング素子２０にＭＯＳＦＥＴ３０が接続されている。また、ＭＯＳＦＥＴ３０のドレイン電極Ｄには可変電圧源３２が接続され、ゲート電極Ｇには制御電圧源３４が接続されている。さらに、スイッチング素子２０の第１電極２１がＭＯＳＦＥＴ３０のソース電極Ｓに接続され、第２電極２２が接地電位に接続されている。ＭＯＳＦＥＴ３０のＩｄ（ドレイン電流）−Ｖｄ（ドレイン電圧）特性の飽和領域では、ドレイン電極Ｄに印加されるドレイン電圧を変化させてもドレイン電流がほぼ一定に保たれるので、第１電極２１に流れ込む最大電流を制限することができる。このドレイン電流の大きさについては、ゲート電極Ｇに印加するゲート電圧によって制御することが可能である。スイッチング素子２０に流れる電流を制限するのは、ジュール熱によってスイッチング素子２０が破壊されるのを防ぐためである。
次に、図３に示したスイッチング特性について説明する。図１に示す第１電極２１に負電圧を印加した場合、同図に示す第２電極２２中の銅が銅イオンになってイオン伝導層２３に溶解する。そして、イオン伝導層２３に溶解した銅イオンが第１電極２１の表面に銅となって析出し、イオン伝導層２３中の電気伝導度が大きくなる。そして、析出した銅により第１電極２１と第２電極２２を接続する金属デンドライトが形成される。金属デンドライトによって第１電極２１と第２電極２２とが電気的に接続されることで、スイッチング素子がオン状態になる。
一方、上記オン状態で、第１電極２１に正電圧を印加すると、金属デンドライト（銅）がイオン伝導層２３中に溶解し、金属デンドライトの一部が断絶する。これにより、第１電極２１と第２電極２２との電気的接続が切れ、スイッチング素子がオフ状態になる。尚、析出した銅がイオン伝導層２３に溶解し始めると、イオン伝導層２３中の電気伝導度が小さくなる。そのため、電気的接続が完全に切れる前から第１電極２１と第２電極２２との間の電気抵抗が大きくなったり、電極間容量が変化したりするなど電気特性が変化する。その後、最終的に電気的接続が切れる。
図３に示すように、最初の負の電圧印加（図３に示した破線Ａ）と、２度目の負の電圧印加（図３に示した実線Ｃ）において、遷移時の電圧（スイッチング電圧）が異なっている。これは、最初の負の電圧印加によってイオン伝導層２３中に銅イオンが拡散し、印加する電圧を0.0[Ｖ]に戻しても、拡散した銅イオンがイオン伝導層２３中に残留しているためと考えられる。最初の負の電圧印加時におけるスイッチング電圧が大きいことから、はじめにオフ状態からオン状態に遷移するときに発生するジュール熱を考慮して、スイッチング素子に流れる電流の制限値を小さくする必要がある。
イオン伝導層に酸化物（酸化チタン）を用いた本例のスイッチング素子では、オン状態およびオフ状態間の遷移に必要なスイッチング電圧の大きさが１.0〜２.0[V]程度となり、イオン伝導層に硫化銅を用いたスイッチング素子に比べてスイッチング電圧が高くなる。このようにして、スイッチング素子の電極に入力される熱雑音レベルの電圧よりもスイッチング電圧が高い値に設定されるため、スイッチング素子が設定状態から他の状態に遷移することを防ぐことができる。
また、オン状態において電極２１、２２間に流れる電流を制限することで、スイッチング素子の破壊を防止するだけでなく、電力を抑制することが可能となる。
次に、本例のスイッチング素子を用いたプログラマブルロジックＩＣについて説明する。図５はプログラマブルロジックＩＣの一構成例を示す模式図である。同図に示すように、プログラマブルロジックＩＣ９０は、２次元的に配置された多数のロジックセル９２と、ロジックセル９２間を接続するための配線、配線間の接続・非接続を切り替えるための多数のスイッチ９７から構成される。各スイッチ９７の接続状態（接続・非接続）を変えることにより、ロジックセル９２間の配線の構成、ロジックセル９２の機能等を設定し、仕様に合わせた論理集積回路を実現することが可能となる。各スイッチ９７には、図１に示した本例のスイッチング素子が用いられる。尚、ここでは電流制限のための構成の図示、および説明を省略するが、各スイッチ９７に図４に示したＭＯＳＦＥＴ３０を設けるようにしてもよい。
スイッチ９７の第１電極２１をプログラマブルロジックＩＣ９０内の信号線９６に接続し、第２電極２２をロジックセル９２に接続する。ユーザの操作によりスイッチ９７がオン状態に設定された場合、第１電極２１と第２電極２２とが電気的に接続された状態が維持される。そして、ロジック信号が信号線９６を介して第１電極２１に到達すると、第２電極２２を経由してロジックセル９２に入力される。一方、スイッチ９７がオフ状態に設定された場合、第１電極２１と第２電極２２との電気的接続が切れた状態が維持される。この場合、ロジック信号は、信号線９６を介して第１電極２１に到達しても、第２電極２２に接続されたロジックセル９２に入力されることはない。
以上のようにして、ユーザによりオン状態に設定されたスイッチ９７が信号線として機能し、オン状態のスイッチ９７に接続されたロジックセル９２が動作可能な状態を維持する。
本例のスイッチング素子をプログラマブルロジックＩＣのスイッチに用いることで、スイッチング電圧がロジック信号よりも高い値に設定され、スイッチが設定状態から他の状態に遷移することを防ぐことができる。
ここでは、本例のスイッチング素子をロジックセルへの接続・非接続を切り替えるために用いたが、配線の切り替えやロジックセルの機能の切り替えのスイッチに適用することも可能である。電子信号により回路構成を変更し、１つのチップで多くの機能を実現可能なＦＰＧＡやＤＲＰなどにも適用できる。
次に、本例のスイッチング素子を用いたメモリ素子の一構成例を図６に示す。このメモリ素子は、情報を保持するためのスイッチング素子７７と、スイッチング素子７７の情報を読み出すためのトランジスタ素子７２とを有する。このスイッチング素子７７には、図１に示した本例のスイッチング素子が用いられる。
トランジスタ素子７２は、ソース電極がビット線７３に接続され、ゲート電極がワード線７４に接続されている。スイッチング素子７７は、第１電極２１がトランジスタ素子７２のドレイン電極に接続され、第２電極２２がビット線７６に接続されている。ビット線７６は接地電位に接続されている。
次に、メモリ素子への情報の書き込み方法について説明する。尚、保持する情報“１”と“０”とする。スイッチング素子のオン状態を“１”に対応させ、オフ状態を“０”に対応させる。また、スイッチング素子のスイッチング電圧をＶｔ[V]とし、トランジスタ素子７２の動作電圧をＶＲ[V]とする。ここでは、スイッチング電圧の絶対値Ｖｔ[V]＝2.0[V]とする。
メモリ素子に情報“１”を書き込む場合には、ビット線７３にスイッチング電圧−Ｖｔ[V]を印加し、ワード線７４に電圧ＶＲ[V]を印加してトランジスタ素子７２をオンさせる。これにより、スイッチング素子７７の第１電極２１にスイッチング電圧−Ｖｔ[V]が印加され、スイッチング素子７７は、オン状態になり、情報“１”が書き込まれる。
一方、メモリセ素子に情報“０”を書き込む場合には、ビット線７３にスイッチング電圧＋Ｖｔ[V]を印加し、ワード線７４に電圧ＶＲ[V]を印加してトランジスタ素子７２をオンさせる。これにより、スイッチング素子７７の第１電極２１にスイッチング電圧＋Ｖｔ[V]が印加され、スイッチング素子７７は、オフ状態になり、情報“０”が書き込まれる。
次に、メモリ素子に保持された情報の読み出し方法について説明する。ワード線７４に電圧ＶＲ[V]を印加してトランジスタ素子７２をオンさせ、ビット線７３とビット線７６との間の抵抗値を求める。この抵抗値はトランジスタ素子７２のオン抵抗とスイッチング素子７７との合成抵抗値となる。この合成抵抗値が測定できないほど大きい場合にはスイッチング素子７７がオフ状態と判定できる。よって、メモリ素子に保持された情報が“０”であることがわかる。一方、合成抵抗値が所定の値より小さい場合にはスイッチング素子７７がオン状態と判定できる。よって、メモリ素子に保持された情報が“１”であることがわかる。
尚、ここでは、スイッチング素子に流れる電流を制限する方法についての説明を省略したが、トランジスタ素子７２に、上述の動作の他に、電流制限のための制御をさせてもよい。
本例のスイッチング素子をメモリ素子の情報保持の記憶素子に用いることで、熱雑音レベルの電圧が入力されても、スイッチング素子の設定状態が変化せず、格納された情報が保持される。また、本例のメモリ素子は、電源が供給されなくても、スイッチング素子の状態が維持されるため、不揮発性記憶素子として機能する。さらに、スイッチング電圧が熱雑音レベルの電圧より高いことから、不揮発性記憶素子の保持時間が１０年以上になることが期待できる。
尚、本例のスイッチング素子では、イオン伝導層を酸化チタンのみで構成したが、酸化チタンの膜に他の膜を積層した構成であってもよい。この場合においても、スイッチング電圧が従来よりも高くなる効果が得られる。
これまでは、金属イオンの供給源が第２電極である場合について説明した。しかし、金属イオンの供給源は第２電極に限られない。例えば、第２電極が金属イオンを供給しない材料で作られている場合、第２電極とイオン伝導層との間に金属イオンの供給源としてイオン供給層を設けることができる。ここでイオン供給層とは、金属イオンを供給することができる材料を含む層のことを意味する。この材料としては、金属イオンを含むカルコゲナイド（例えば硫化銅、硫化銀、セレン化銅など）が挙げられる。イオン供給層を含むスイッチング素子の積層構造は、第１電極(Pt)、イオン伝導層（TiO2）イオン供給層（CuS、AgS、CuSe）、第２電極(Pt)となる。

Claims (7)

  1. １層以上のイオン伝導層を介して積層された第１電極と第２電極とを有し、前記第２電極、又は、前記第２電極と前記イオン伝導層の間に設けられたイオン供給層から前記イオン伝導層に供給された金属イオンをイオン伝導層中に金属として析出させることによって両電極間を電気的に導通させ、前記析出した金属を前記イオン伝導層に溶解させることによって両電極間の電気的導通を解除するスイッチング素子であって、前記イオン伝導層が酸化チタンを含むスイッチング素子。
  2. 酸化チタンが２酸化１チタンの化学量論的組成を有する請求項１記載のスイッチング素子。
  3. 第２電極の材料が銅であり、第１電極の材料が前記イオン伝導層に金属イオンを供給しない材料である請求項１又は請求項２記載のスイッチング素子。
  4. 第１電極と第２電極との間に電圧が印加された際に、両電極間に流れる電流を制限するための回路を有する請求項１乃至請求項３のいずれかに記載のスイッチング素子。
  5. ロジックセル間の接続・非接続を切り替えるスイッチとして、請求項１乃至請求項４のいずれかに記載のスイッチング素子を用いた書き換え可能な論理集積回路。
  6. 請求項１乃至請求項４のいずれかに記載のスイッチング素子と、該スイッチング素子がオン状態またはオフ状態のいずれの状態であるかを検出するためのトランジスタ素子と、を有するメモリ素子。
  7. スイッチング素子の第１電極がトランジスタ素子のドレインに、第２電極がビット線にそれぞれ接続され、前記トランジスタ素子のソースが前記ビット線とは異なる他のビット線に、ゲートがワード線にそれぞれ接続されている請求項６記載のメモリ素子。
JP2007557835A 2006-02-09 2007-02-06 スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子 Active JP5417709B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007557835A JP5417709B2 (ja) 2006-02-09 2007-02-06 スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006032394 2006-02-09
JP2006032394 2006-02-09
JP2007557835A JP5417709B2 (ja) 2006-02-09 2007-02-06 スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子
PCT/JP2007/051960 WO2007091532A1 (ja) 2006-02-09 2007-02-06 スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子

Publications (2)

Publication Number Publication Date
JPWO2007091532A1 true JPWO2007091532A1 (ja) 2009-07-02
JP5417709B2 JP5417709B2 (ja) 2014-02-19

Family

ID=38345129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007557835A Active JP5417709B2 (ja) 2006-02-09 2007-02-06 スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子

Country Status (5)

Country Link
US (1) US8035096B2 (ja)
EP (1) EP1986246B1 (ja)
JP (1) JP5417709B2 (ja)
CN (1) CN101385154B (ja)
WO (1) WO2007091532A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109888094A (zh) * 2019-03-06 2019-06-14 天津理工大学 一种基于掺杂型氧化钛的选通管器件及其制备方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5194640B2 (ja) * 2007-08-22 2013-05-08 ソニー株式会社 記憶素子および記憶装置
US7977722B2 (en) * 2008-05-20 2011-07-12 Seagate Technology Llc Non-volatile memory with programmable capacitance
WO2010079816A1 (ja) * 2009-01-09 2010-07-15 日本電気株式会社 半導体装置及びその製造方法
US9401472B1 (en) * 2010-09-23 2016-07-26 Adesto Technologies Corporation Programmable impedance elements and devices that include such elements
FR2998708B1 (fr) * 2012-11-27 2016-01-01 Commissariat Energie Atomique Dispositif electronique de type memoire
CN103855164A (zh) * 2012-12-07 2014-06-11 旺宏电子股份有限公司 半导体装置及其制造方法与操作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0628841A (ja) 1992-07-08 1994-02-04 Makoto Yano 化学反応を利用した記憶素子
US5761115A (en) 1996-05-30 1998-06-02 Axon Technologies Corporation Programmable metallization cell structure and method of making same
JP2001525606A (ja) * 1997-12-04 2001-12-11 アクソン テクノロジーズ コーポレイション プログラム可能なサブサーフェス集合メタライゼーション構造およびその作製方法
CA2362283A1 (en) * 1999-02-11 2000-08-17 Arizona Board Of Regents Programmable microelectronic devices and methods of forming and programming same
EP1434232B1 (en) * 2001-08-13 2007-09-19 Advanced Micro Devices, Inc. Memory cell
JP3593582B2 (ja) 2001-09-19 2004-11-24 彰 土井 銀イオン含有イオン伝導体の電界誘導黒化現象を利用した記憶素子
WO2003028124A1 (fr) 2001-09-25 2003-04-03 Japan Science And Technology Agency Dispositif electrique comprenant un electrolyte solide
EP1501124B1 (en) * 2002-04-30 2011-06-08 Japan Science and Technology Agency Solid electrolyte switching devices, fpga and memory devices using the same, and method of manufacturing the same
US6972427B2 (en) * 2004-04-29 2005-12-06 Infineon Technologies Ag Switching device for reconfigurable interconnect and method for making the same
DE102004024610B3 (de) * 2004-05-18 2005-12-29 Infineon Technologies Ag Festkörperelektrolytschaltelement
DE102004026003B3 (de) * 2004-05-27 2006-01-19 Infineon Technologies Ag Resistive Speicherzellen-Anordnung
JP5066918B2 (ja) * 2004-12-28 2012-11-07 日本電気株式会社 スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子
US20070007579A1 (en) * 2005-07-11 2007-01-11 Matrix Semiconductor, Inc. Memory cell comprising a thin film three-terminal switching device having a metal source and /or drain region

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109888094A (zh) * 2019-03-06 2019-06-14 天津理工大学 一种基于掺杂型氧化钛的选通管器件及其制备方法

Also Published As

Publication number Publication date
US20090034318A1 (en) 2009-02-05
US8035096B2 (en) 2011-10-11
JP5417709B2 (ja) 2014-02-19
CN101385154A (zh) 2009-03-11
WO2007091532A1 (ja) 2007-08-16
EP1986246B1 (en) 2013-10-09
EP1986246A4 (en) 2011-07-13
CN101385154B (zh) 2010-06-23
EP1986246A1 (en) 2008-10-29

Similar Documents

Publication Publication Date Title
US7989924B2 (en) Switching element, programmable logic integrated circuit and memory element
US8203133B2 (en) Switching element, reconfigurable logic integrated circuit and memory element
US8242478B2 (en) Switching device, semiconductor device, programmable logic integrated circuit, and memory device
US7888228B2 (en) Method of manufacturing an integrated circuit, an integrated circuit, and a memory module
JP5135798B2 (ja) スイッチング素子、スイッチング素子の駆動方法、書き換え可能な論理集積回路、およびメモリ素子
JP5417709B2 (ja) スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子
US7101728B2 (en) Programmable structure including an oxide electrolyte and method of forming programmable structure
US8134139B2 (en) Programmable metallization cell with ion buffer layer
US20070176264A1 (en) Resistive random access memory device including an amorphous solid electrolyte layer
JP5783174B2 (ja) 半導体装置及びその動作方法
JP6112106B2 (ja) 抵抗変化素子、その抵抗変化素子を有する半導体装置、その半導体装置の製造方法およびその抵抗変化素子を用いたプログラミング方法
JP5135797B2 (ja) スイッチング素子、スイッチング素子の製造方法、書き換え可能な論理集積回路、およびメモリ素子
US20180061890A1 (en) Switching element, semiconductor device, and semiconductor device manufacturing method
WO2009157479A1 (ja) スイッチング素子およびスイッチング素子の製造方法
JP5477687B2 (ja) スイッチング素子、スイッチング素子の動作方法、スイッチング素子の製造方法、書き換え可能な論理集積回路およびメモリ素子
KR101213225B1 (ko) 상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자 및 그 제조 방법
JP5135796B2 (ja) スイッチング素子、および書き換え可能な論理集積回路
JP2010199498A (ja) スイッチング素子、スイッチング素子の製造方法、電子デバイス、論理集積回路及びメモリ素子
JP2009267204A (ja) 回路装置および制御方法
JP5023615B2 (ja) スイッチング素子の駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121107

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130828

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131022

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131104

R150 Certificate of patent or registration of utility model

Ref document number: 5417709

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150