JP5135796B2 - スイッチング素子、および書き換え可能な論理集積回路 - Google Patents

スイッチング素子、および書き換え可能な論理集積回路 Download PDF

Info

Publication number
JP5135796B2
JP5135796B2 JP2006550720A JP2006550720A JP5135796B2 JP 5135796 B2 JP5135796 B2 JP 5135796B2 JP 2006550720 A JP2006550720 A JP 2006550720A JP 2006550720 A JP2006550720 A JP 2006550720A JP 5135796 B2 JP5135796 B2 JP 5135796B2
Authority
JP
Japan
Prior art keywords
electrode
conductive layer
ion conductive
layer
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006550720A
Other languages
English (en)
Other versions
JPWO2006070681A1 (ja
Inventor
利司 阪本
久雄 川浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2006550720A priority Critical patent/JP5135796B2/ja
Publication of JPWO2006070681A1 publication Critical patent/JPWO2006070681A1/ja
Application granted granted Critical
Publication of JP5135796B2 publication Critical patent/JP5135796B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118Masterslice integrated circuits
    • H01L27/11803Masterslice integrated circuits using field effect technology
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/253Multistable switching devices, e.g. memristors having three or more terminals, e.g. transistor-like devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8416Electrodes adapted for supplying ionic species
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822Sulfides, e.g. CuS
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825Selenides, e.g. GeSe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8836Complex metal oxides, e.g. perovskites, spinels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components

Description

本発明は、電気化学反応を利用したスイッチング素子、および書き換え可能な論理集積回路に関する。
特殊用途向けLSI(ASIC:Application Specific Integrated Circuit)は、基本的な論理回路となるロジックセルが複数設けられ、ユーザの仕様に合わせて動作させるロジックセルが選択される。製造過程の配線パターニング段階でロジックセルが決定される従来型ASICと、製品出荷後にユーザ側でロジックセルが決定されるプログラマブルロジック(書き換え可能な論理集積回路)とがある。従来型ASICでは、量産化により製品単価が安くなるというメリットがある反面、開発コストが高くなり、開発期間が長くなるというデメリットがある。一方、プログラマブルロジックの場合には、従来型ASICに比べて製品単価が高く、動作速度が遅く、消費電力が増えるものの、開発コストが安く開発期間が短いというメリットがある。そして、プログラマブルロジックの製品単価をより安くし、高速動作化、低消費電力化するために、プログラム用スイッチング素子をより小さくするとともに、動作性能を向上させるための開発が行われている。
図1は従来のプログラマブルロジックの一構成例を示す模式図である。
図1に示すようにプログラマブルロジック110では、2次元配列状に配置された多数のロジックセル112と、ロジックセル間を接続するための配線、配線間の接続・非接続を切り替えるための多数のスイッチ114から構成される。2端子スイッチの接続状態(接続・非接続)を変えることにより、ロジックセル間の配線の構成、ロジックセルの機能等を設定し、仕様に合わせた論理集積回路を得ることが可能となる。以下の背景技術の説明では、特表2002−536840号公報に開示されたプログラマブルデバイスをスイッチ114に用いる。以下では、プログラマブルデバイスを2端子スイッチと称する。
2端子スイッチはイオン伝導層とこれを挟むように配置された第1電極および第2電極を有する。イオン伝導層は第2電極から供給される金属イオンの伝導媒体となる。第2電極に対して第1電極に負電圧を印加すると、イオン伝導層の第1電極と接する部分において金属が析出し、第2電極に向かって成長する。そして前記析出金属によって第1電極と第2電極とが接続する。この状態がオン状態である。反対に第2電極に対して第1電極に正の電圧を印加すると、析出した金属がイオン伝導層中に溶解して第1電極と第2電極との接続が切り離される。この状態がオフ状態である。以下では、オン状態からオフ状態、またはオフ状態からオン状態に遷移するために第1電極に印加する電圧をスイッチング電圧と称する。
この2端子スイッチの第1電極をプログラマブルロジック110内の信号線116に接続し、第2電極をロジックセル112に接続する。ユーザの操作によりオン状態に設定された2端子スイッチは、第1電極と第2電極が電気的に接続された状態を維持する。そして、ロジック信号が信号線116を介して第1電極に到達すると、第2電極を経由してロジックセル112に入る。
オフ状態に設定された2端子スイッチは、第1電極と第2電極が電気的に接続が切れた状態を維持する。この場合、ロジック信号は、信号線116を介して第1電極に到達しても、第2電極に接続されたロジックセル112に入ることはできない。
このようにして、プログラマブルロジックでは、ユーザによりオン状態に設定された2端子スイッチが信号線として機能し、オン状態の2端子スイッチに接続されたロジックセルが動作可能な状態を維持する。
一方、この2端子スイッチに対して、状態を切り替えるための制御用電極となる第3電極を備えた3端子スイッチの開発を発明者らは行っている。3端子スイッチでは、オン状態において第1電極と第2電極とを接続する金属を太くし、第1電極および第2電極間の抵抗を2端子スイッチの場合よりも小さくすることができる。
3端子スイッチに入力されるロジック信号は、通常、ロジック回路の動作電圧となるVddと0Vの2種類のうちいずれかの電圧を有する。そのため、第1電極および第2電極にVddまたは0Vの電圧のロジック信号が入力される。
3端子スイッチをオン状態に設定した後、第3電極を接地電位にしておくと、3端子スイッチにVddのロジック信号が入力されたとき、第1電極および第2電極が第3電極よりも電位が高くなる。第1電極および第2電極が第3電極に対して高い電位に引き上げられるため、析出した金属がイオン伝導層に溶解して第3電極に析出する場合がある。この現象が繰り返されると、第1電極および第2電極間の抵抗や容量などの電気特性が変化するだけでなく、ついには第1電極および第2電極間の接続が切れてしまう。その結果、3端子スイッチは、設定されたオン状態からオフ状態に遷移してしまうことになる。
次に、3端子スイッチをオフ状態に設定した場合について説明する。第3電極にVddを印加した状態にし、3端子スイッチの第1電極と第2電極にVddのロジック信号が入力された場合、第1電極、第2電極および第3電極は同電位になるので、オン状態に設定したときのような現象は起きない。一方、第3電極にVddを印加した状態のまま、0Vの電圧のロジック信号が第1電極または第2電極に入力されると、第3電極の電位は第1電極または第2電極よりも高くなる。第1電極または第2電極に対して第3電極が高い電位に引き上げられるため、第3電極から微量の金属イオンがイオン伝導層に溶解して第1電極と第2電極との切断箇所を埋めるように金属が析出する。この現象が繰り返されると、第1電極および第2電極間が析出した金属で接続されてしまう。その結果、3端子スイッチは、設定されたオフ状態からオン状態に遷移してしまうことになる。
3端子スイッチの状態を保持する時間(不揮発性を保つ時間)としては、プログラマブルロジックが使用される製品寿命(一般的に10年)以上の長い期間が必要である。ロジック信号自体によってスイッチの状態が変化してしまうと、スイッチとして機能しないという問題が発生することになる。この問題は、上述したように、スイッチング電圧がロジック信号の動作電圧よりも高い場合でも起きてしまう。
本発明は上述したような従来の技術が有する問題点を解決するためになされたものであり、スイッチの設定状態をより安定に保持するスイッチング素子および書き換え可能な論理集積回路を提供することを目的とする。
上記目的を達成するための本発明のスイッチング素子は、金属イオンを伝導するためのイオン伝導層と、イオン伝導層に接して設けられた第1電極および第2電極と、イオン伝導層に金属イオンを供給可能な第3電極と、イオン伝導層および第3電極の間に設けられ、第3電極からイオン伝導層に金属イオンが拡散するのを防止するための拡散防止層とを有し、イオン伝導層は硫化銅で形成され、拡散防止層は酸化タンタル、シリコン酸化膜、またはアルミナで形成されている構成である。
本発明では、イオン伝導層と第3電極との間に拡散防止層を設けているため、第1電極および第2電極に信号電圧が印加され、第1電極および第2電極と第3電極との間に電位差が生じても第3電極から金属イオンがイオン伝導層に拡散するのを防げる。
上記本発明のスイッチング素子のいずれにおいても、オン状態およびオフ状態のいずれかに設定された後、第3電極から金属イオンがイオン伝導層に拡散するのを防止するので、素子内での電気化学反応が抑制される。そのため、設定された状態をより安定に保持し、長い時間使用しても設定された状態が変化することを防げる。
図1は従来のプログラマブルロジックの一構成例を示す模式図である。 図2は本発明に用いられるスイッチの一構成例を示す断面模式図である。 図3は図2に示したスイッチの回路図である。 図4は本発明のスイッチをプログラマブルロジックに適用した一構成例を示す模式図である。 図5Aは実施例1のスイッチの構成例を示す回路図である。 図5Bは実施例1のスイッチの構成例を示す回路図である。 図6は実施例2のスイッチの一構成例を示す断面模式図である。 図7は実施例3のスイッチの一構成例を示す断面模式図である。
符号の説明
21、26 第1電極
31、32 第2電極
34、35 第3電極
40、42 イオン伝導層
90 拡散防止層
本発明のスイッチング素子は、第3電極とイオン伝導層との間に拡散防止層を設けることで、スイッチの状態を設定した後、外部からロジック信号が入力されたとき第3電極および析出した金属から金属イオンを拡散しないようにしたものである。
本実施例のスイッチの構成について説明する。図2は本実施例の3端子スイッチの一構成例を示す断面模式図である。
図2に示すように、3端子スイッチは、シリコン基板表面に形成されたシリコン酸化膜100上に銅からなる第2電極32と第3電極34が設けられている。第2電極32と第3電極34の間は100nmから1μm程度離れている。第2電極32および第3電極34の上面および側面を覆うようにして硫化銅からなるイオン伝導層42が設けられている。イオン伝導層42の上には直径0.2μmの開口を有する絶縁層56が形成されている。絶縁層56はカリックスアレーンで形成されている。この開口はイオン伝導層42を挟んで第2電極32と対向する位置に設けられている。絶縁層56の上に白金からなる第1電極26が形成されている。第1電極26は絶縁層56の開口を介してイオン伝導層42と接触している。
次に、図2に示した3端子スイッチの製造方法について説明する。
シリコン基板の表面に膜厚300nmのシリコン酸化膜100を形成する。従来技術のリソグラフィー技術でシリコン酸化膜100上の第2電極32および第3電極34を形成しない部位にレジストパターンを形成する。続いて、その上から真空蒸着法で膜厚100nmの銅を形成した後、リフトオフ技術によりレジストパターンをリフトオフして銅の残った部分を第2電極32と第3電極34として形成する。このとき、第2電極32と第3電極34の間の距離はリソグラフィー技術のレジストパターンの寸法で上述した値に設定される。
続いて、第2電極32および第3電極34の上面および側面を覆うようにしてイオン伝導層となる硫化銅をレーザーアブレーション法で膜厚40nm形成する。その後、イオン伝導層42上にスピンコートにより絶縁層56となるカリックスアレーンを膜厚120nm塗布し、リソグラフィー技術により絶縁層56に直径0.2μmの開口を有するパターンを形成する。その際、絶縁層56の第2電極32上に位置する部位に開口を形成する。その後、レジストパターンの形成、膜厚40nmの白金の真空蒸着、リフトオフと順次行い、第1電極26を形成する。
次に、図2に示した3端子スイッチの動作について説明する。
第2電極32および第3電極34を接地して第1電極26に負の電圧を印加する。第1電極26に負電圧を印加することによって、絶縁層56の開口部位の第1電極表面から第2電極32にかけて銅の金属デンドライトが成長し、両電極間が電気的に接続される。これにより3端子スイッチがオン状態になる。
3端子スイッチをオフさせるには、電位を等しくした第1電極26および第2電極32に対して第3電極34に負の電圧を印加する。第3電極34に印加された負電圧によって上記金属デンドライトを構成する銅は銅イオンとなってイオン伝導層42に溶解し、溶解した銅イオンは第3電極表面に銅となって析出する。その結果、金属デンドライトの一部が電気的に切断され、3端子スイッチはオフ状態へ遷移する。なお、電気的接続が完全に切れる前の段階から第1電極26および第2電極32間の抵抗が大きくなったり、電極間容量が変化したりするなど電気特性が変化し、最終的に電気的接続が切れる。
一方、3端子スイッチが上記オフ状態にあるとき、第2電極32に対して第3電極34に正の電圧を印加すると、第3電極34は銅イオンをイオン伝導層42に供給する。また、金属デンドライトの電気的に切断された部分にイオン伝導層42からの銅イオンが銅になって析出する。そして、金属デンドライトが第1電極26と第2電極32を接続し、3端子スイッチはオン状態へ遷移する。
次に、図2に示した3端子スイッチをプログラマブルロジックのスイッチに用いた場合について説明する。
図3は図2に示した3端子スイッチの回路図である。図4は図2に示した3端子スイッチをプログラマブルロジックに適用した一構成例を示す模式図である。
図3に示すドレイン電極Dが第1電極26に相当し、ソース電極Sが第2電極32に相当し、ゲート電極Gが第3電極34に相当する。図4に示すようにソース電極Sがロジックセル82に接続され、ドレイン電極Dがプログラマブルロジック80内の信号線86に接続されている。オン状態に設定された3端子スイッチは、ソース電極Sとドレイン電極Dが電気的に接続された状態を維持する。その反対に、オフ状態に設定された3端子スイッチは、ソース電極Sとドレイン電極Dが電気的に接続が切れた状態を維持する。
図5Aおよび図5Bは本実施例の3端子スイッチを示す回路図である。
図5Aに示すように、3端子スイッチは、ゲート電極に一定の電圧を印加するための定電圧部130を備えている。また、ゲート電極と定電圧部130との間には、ゲート電極に対してスイッチング電圧を印加するときに接続するための信号線から定電圧部の電圧が印加されるように切り替えるための切替スイッチ132を備えている。ユーザは3端子スイッチの状態をオンまたはオフに設定した後、切替スイッチ132を切り替えて、定電圧部130を用いてゲート電極に(1/2)Vddの電圧を印加しておくようにする。
この場合、ドレイン電極およびソース電極にVddのロジック信号が入力されても、この2つの電極とゲート電極との電位差は(1/2)Vddとなり、従来の電位差の半分となる。一方、ドレイン電極およびソース電極に0Vのロジック信号が入力されても、同様に、この2つの電極とゲート電極との電位差は(1/2)Vddとなり、従来の電位差の半分となる。
ゲート電極に(1/2)Vddを印加した状態にすることで、電気化学反応が従来よりも抑制される。そのため、ゲート電極の一部が銅イオンとなってイオン伝導層に溶解する反応を抑制し、また、析出した金属がイオン伝導層中に溶解する反応を抑制する。これにより、非スイッチング時の3端子スイッチの安定性が向上する。
また、3端子スイッチの状態を設定した後、ゲート電極を浮かせた状態(フローティング状態)に維持してもよい。図5Bはゲート電極をフローティングに維持するための3端子スイッチの一構成例を示す回路図である。
図5Bに示すように、3端子スイッチは、ゲート電極をフローティング状態に維持するための切替スイッチ134を備えている。
ユーザは3端子スイッチの状態を設定した後、切替スイッチ134を切り替えて、ゲート電極を浮かせた状態(フローティング状態)にする。フローティング状態のゲート電極には、プログラマブルロジック80内の信号線からノイズとしてゲート電極に電圧が印加されたとしても、最大Vddの電圧しか印加されない。また、フローティング状態であればゲート電極には電気化学反応に必要な電流は供給されないため、ゲート電極とイオン伝導層間での金属イオンの生成・析出反応は抑制される。したがって、ゲート電極がフローティング状態であれば、オンまたはオフ状態が維持される。
ドレイン電極およびソース電極にロジック信号が入力されることで、この2つの電極にVddまたは0Vの電圧が印加されても、ゲート電極がフローティング状態であるため、上述のことから、非スイッチング時の3端子スイッチの安定性が向上する。
なお、本実施例では、本発明のスイッチング素子をロジックセルへの接続・非接続を切り替えるために用いたが、配線の切り替えやロジックセルの機能の切り替えのスイッチに適用することも可能である。このようにして、電子信号により回路構成を変更し、1つのチップで多くの機能を提供できるプログラマブルロジックとしては、例えば、FPGA(Field−Programmable Gate Array)やDRP(Dynamically Reconfigurable Processor)がある。
本実施例は、第3電極と第1電極の間に拡散防止層を設けることでスイッチの保持特性を向上させるものである。図6は本実施例のスイッチの一構成例を示す断面模式図である。
図6に示すように、3端子スイッチは第1電極21と、第1電極21とイオン伝導層40を介して形成された第2電極31と、イオン伝導層40に金属イオンを供給可能な第3電極35とを有する構成である。第2電極31と第3電極35間の距離は0.2μmであり、第2電極31と第3電極35はその距離だけ離れて配置されている。第3電極35とイオン伝導層40の間には拡散防止層90が形成されている。拡散防止層90は酸化タンタルで形成されている。この拡散防止層90は、第3電極35にスイッチング電圧が印加されるときは、第3電極35からの金属イオンをイオン伝導層40に供給することが可能である。第1電極21および第2電極31のいずれかと第3電極35との間にロジック信号の動作電圧の電位差が生じる場合には、ロジック信号の動作電圧がスイッチング電圧よりも低いため、第3電極35から金属イオンの溶解を防ぎ、イオン伝導層40から第3電極35に金属イオンが進入することを防ぐ。なお、実施例1と同様にして、オン状態には金属デンドライトが形成される。また、オン状態からオフ状態への遷移の動作、およびオフ状態からオン状態への遷移の動作については実施例1と同様なため、その詳細な説明を省略する。
本実施例の3端子スイッチでは、拡散防止層90により金属イオンの拡散が抑制されるため、第3電極35からの銅イオンの拡散を抑制し、かつイオン伝導層40から第3電極35に金属イオンが進入するのを抑制することで、非スイッチング時の3端子スイッチの安定性が向上する。
本実施例では、第3電極と第1電極の間だけでなく、第2電極と第1電極の間にも拡散防止層を設けた構成である。
本実施例のスイッチの構成について説明する。なお、実施例1と同様な構成については同一の符号を付し、その詳細な説明を省略する。
図7は本実施例のスイッチの一構成例を示す断面模式図である。図7に示すように、本実施例のスイッチは、第2電極32および第3電極34の上に塩化銅からなる拡散防止層90が形成されている。絶縁層56に設けられた開口は、イオン伝導42および拡散防止層90を挟んで第2電極32と対向する位置にある。絶縁層56に設けられた開口の直径は0.2μmである。第2電極32と第3電極34間の距離は100nmから1μmであり、第2電極32と第3電極34はその距離だけ離れて配置されている。
次に、図7に示したスイッチの製造方法について説明する。
シリコン基板上に膜厚300nmのシリコン酸化膜100を形成した後、従来技術のリソグラフィー技術で、第2電極32および第3電極34を形成しない部位にレジストパターンを形成する。続いて、その上から真空蒸着法で膜厚100nmの第2電極32、第3電極34となる銅、レーザーアブレーション法により膜厚20nmの拡散防止層となる塩化銅を形成した後、リフトオフ技術によりレジストパターンをリフトオフして拡散防止層90で覆われた第2電極32および第3電極34を形成する。その後、実施例1と同様にしてイオン伝導層42、絶縁層56および第1電極26を形成する。
本実施例の3端子スイッチでは、実施例1の効果の他に、拡散防止層90により第2電極32からの銅イオンの拡散を抑制し、かつイオン伝導層42から第2電極32に金属イオンが進入するのを抑制することで、非スイッチング時の3端子スイッチの安定性がより向上する。
なお、実施例2および実施例3のいずれのスイッチについても、実施例1と同様にプログラマブルロジックのスイッチに適用してもよい。
また、本発明のスイッチング素子において、イオン伝導層に金属イオンを供給しない電極(第1電極と、一部の第2電極)を構成する材料としては、白金だけではなく、高融点金属(Ta、Ti、W、Mo)、シリサイド(チタンシリサイド、コバルトシリサイド、モリブデンシリサイド)などでもよい。また、イオン伝導層に金属イオンを供給する電極(第3の電極と、一部の第2の電極)を構成する金属としては、銅だけではなく、Ag、Pbなどでもよい。さらに、イオン伝導層を構成するイオン伝導体としては、硫化銅だけではなく、カルコゲン元素(O、S、Se、Te)と金属の化合物、シリコンを含む絶縁物(酸化シリコン、窒化シリコン、酸窒化シリコン)、ペロブスカイト型酸化物(ABO、A:Mg、Ca、Sr、Ba、B:Ti)などでもよい。拡散防止層としては、銅イオンの拡散が抑制される材料であるシリコン酸化膜、アルミナなどでもよい。
また、本発明は上記実施例に限定されることなく、発明の範囲内で種々の変形が可能であり、それらも本発明の範囲内に含まれることはいうまでもない。

Claims (7)

  1. 金属イオンを伝導するためのイオン伝導層と、
    前記イオン伝導層に接して設けられた第1電極および第2電極と、
    前記イオン伝導層に前記金属イオンを供給可能な第3電極と、
    前記イオン伝導層および第3電極の間に設けられ、該第3電極から前記イオン伝導層に金属イオンが拡散するのを防止するための拡散防止層と、
    を有し、
    前記イオン伝導層は硫化銅で形成され、前記拡散防止層は酸化タンタル、シリコン酸化膜、またはアルミナで形成されている、スイッチング素子。
  2. 前記第1電極および第2電極を接続する金属析出物が設けられた請求項1載のスイッチング素子。
  3. 前記第2電極は前記イオン伝導層に前記金属イオンを供給可能な材料を有し、
    前記第2電極およびイオン伝導層の間に前記拡散防止層が設けられた請求項1または2記載のスイッチング素子。
  4. 少なくとも金属イオンを伝導するためのイオン伝導層と、第1電極と、第2電極と、前記イオン伝導層に前記金属イオンを供給可能な第3電極と、よりなるスイッチング素子であって、
    前記第1電極は前記イオン伝導層の一方の面に接して設けられ、
    前記イオン伝導層の他方の面には前記第2電極と、前記第3電極が離間して設けられ、
    前記第2電極は前記イオン伝導層と接しており、
    前記第3電極と前記イオン伝導層の間には拡散防止層を有し、
    前記イオン伝導層は硫化銅で形成され、前記拡散防止層は酸化タンタル、シリコン酸化膜、またはアルミナで形成されていることを特徴とするスイッチング素子。
  5. 少なくとも金属イオンを伝導するためのイオン伝導層と、第1電極と、第2電極と、前記イオン伝導層に前記金属イオンを供給可能な第3電極と、よりなるスイッチング素子であって、
    基体上に前記第2電極と前記第3電極が離間して設けられ、
    少なくとも前記第3電極上には第1の拡散防止層を有し、
    少なくとも前記第2電極と前記第3電極の間及び前記第1の拡散防止層に接するように前記イオン伝導層が設けられ、前記イオン伝導層上に前記第1電極が設けられ、
    前記イオン伝導層は硫化銅で形成され、前記第1の拡散防止層は酸化タンタル、シリコン酸化膜、またはアルミナで形成されていることを特徴とするスイッチング素子。
  6. 前記第2電極上に第2の拡散防止層を有し、前記イオン伝導層が第2の拡散防止層上にも延在し、該第2の拡散防止層は酸化タンタル、シリコン酸化膜、またはアルミナで形成されていることを特徴とする請求項記載のスイッチング素子。
  7. 請求項1からのいずれか1項記載のスイッチング素子をスイッチに用いた書き換え可能な論理集積回路。
JP2006550720A 2004-12-28 2005-12-22 スイッチング素子、および書き換え可能な論理集積回路 Expired - Fee Related JP5135796B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006550720A JP5135796B2 (ja) 2004-12-28 2005-12-22 スイッチング素子、および書き換え可能な論理集積回路

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004378699 2004-12-28
JP2004378699 2004-12-28
JP2006550720A JP5135796B2 (ja) 2004-12-28 2005-12-22 スイッチング素子、および書き換え可能な論理集積回路
PCT/JP2005/023571 WO2006070681A1 (ja) 2004-12-28 2005-12-22 スイッチング素子、および書き換え可能な論理集積回路

Publications (2)

Publication Number Publication Date
JPWO2006070681A1 JPWO2006070681A1 (ja) 2008-08-07
JP5135796B2 true JP5135796B2 (ja) 2013-02-06

Family

ID=36614798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006550720A Expired - Fee Related JP5135796B2 (ja) 2004-12-28 2005-12-22 スイッチング素子、および書き換え可能な論理集積回路

Country Status (3)

Country Link
US (1) US7781891B2 (ja)
JP (1) JP5135796B2 (ja)
WO (1) WO2006070681A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7804085B2 (en) * 2005-01-17 2010-09-28 Nec Corporation Solid electrolyte switching element, and fabrication method of the solid electrolyte element, and integrated circuit
WO2009157479A1 (ja) * 2008-06-26 2009-12-30 日本電気株式会社 スイッチング素子およびスイッチング素子の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761115A (en) * 1996-05-30 1998-06-02 Axon Technologies Corporation Programmable metallization cell structure and method of making same
JP2006123267A (ja) * 2004-10-27 2006-05-18 Shinano Kenshi Co Ltd マーキング装置
JP2006173267A (ja) * 2004-12-14 2006-06-29 Sony Corp 記憶素子及び記憶装置
WO2006070773A1 (ja) * 2004-12-28 2006-07-06 Nec Corporation スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999028914A2 (en) 1997-12-04 1999-06-10 Axon Technologies Corporation Programmable sub-surface aggregating metallization structure and method of making same
WO2000048196A1 (en) 1999-02-11 2000-08-17 Arizona Board Of Regents Programmable microelectronic devices and methods of forming and programming same
JP3593582B2 (ja) 2001-09-19 2004-11-24 彰 土井 銀イオン含有イオン伝導体の電界誘導黒化現象を利用した記憶素子
JP4332881B2 (ja) * 2002-04-30 2009-09-16 独立行政法人科学技術振興機構 固体電解質スイッチング素子及びそれを用いたfpga、メモリ素子、並びに固体電解質スイッチング素子の製造方法
US7186998B2 (en) * 2003-03-10 2007-03-06 Energy Conversion Devices, Inc. Multi-terminal device having logic functional
US7050319B2 (en) * 2003-12-03 2006-05-23 Micron Technology, Inc. Memory architecture and method of manufacture and operation thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761115A (en) * 1996-05-30 1998-06-02 Axon Technologies Corporation Programmable metallization cell structure and method of making same
JP2006123267A (ja) * 2004-10-27 2006-05-18 Shinano Kenshi Co Ltd マーキング装置
JP2006173267A (ja) * 2004-12-14 2006-06-29 Sony Corp 記憶素子及び記憶装置
WO2006070773A1 (ja) * 2004-12-28 2006-07-06 Nec Corporation スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JPN6012053539; N.Banno et al.: 'Diffusivity of Cu Ions in Solid Electrolyte and Its Effect on the Performance of Nanometer-Scale Swi' IEEE Transactions on Electron Devices Vol.55, No.11, 200811, pp.3283-3287 *
JPN6012053540; K.Aratani et al.: 'A Novel Resistance Memory with High Scalability and Nanosecond Switching' Electron Devices Meeting, 2007. IEDM 2007. IEEE International , 20071210, pp.783-786 *

Also Published As

Publication number Publication date
JPWO2006070681A1 (ja) 2008-08-07
US7781891B2 (en) 2010-08-24
WO2006070681A1 (ja) 2006-07-06
US20080211096A1 (en) 2008-09-04

Similar Documents

Publication Publication Date Title
JP5066918B2 (ja) スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子
US7960712B2 (en) Switching element, switching element drive method and fabrication method, reconfigurable logic integrated circuit, and memory element
JP5135797B2 (ja) スイッチング素子、スイッチング素子の製造方法、書き換え可能な論理集積回路、およびメモリ素子
US7888228B2 (en) Method of manufacturing an integrated circuit, an integrated circuit, and a memory module
US6653193B2 (en) Resistance variable device
JP2006319028A (ja) スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子
KR20080044287A (ko) 재생가능 가변 저항 절연 메모리 장치 및 그 형성 방법
US7981760B2 (en) Method for manufacturing nonvolatile storage element and method for manufacturing nonvolatile storage device
JP5417709B2 (ja) スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子
US20110253967A1 (en) Switching device, drive and manufacturing methods for the same, integrated circuit device and memory device
JP5135796B2 (ja) スイッチング素子、および書き換え可能な論理集積回路
JP5477687B2 (ja) スイッチング素子、スイッチング素子の動作方法、スイッチング素子の製造方法、書き換え可能な論理集積回路およびメモリ素子
JP2012216724A (ja) 抵抗記憶装置およびその書き込み方法
JP5446869B2 (ja) スイッチング素子、およびスイッチング素子の製造方法
WO2018123678A1 (ja) 抵抗変化素子と半導体装置および製造方法
JP5023615B2 (ja) スイッチング素子の駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121029

R150 Certificate of patent or registration of utility model

Ref document number: 5135796

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees