JP5446869B2 - スイッチング素子、およびスイッチング素子の製造方法 - Google Patents

Description

本発明は、論理集積回路装置および演算回路装置などの再構成可能な半導体集積回路、ならびに半導体記憶装置に用いられるスイッチング素子およびその製造方法に関する。

再構成可能な半導体集積回路の一例として、ＦＰＧＡ（フィールドプログラマブルゲートアレー）がある。ＦＰＧＡは、再構成可能なロジックセルと再構成可能な配線を備え、ユーザがロジックセルおよび配線を設計ツールにしたがってプログラムすることにより再構成することができる。ユーザの手元でユーザが欲しい機能を備えた半導体集積回路を得ることができる。ＦＰＧＡは汎用部品であり、用途に応じてロジックセルの規模・周辺回路等が異なるものが数種類用意されている。

ＦＰＧＡの利点が２つある。１つ目は、ユーザ向けに半導体集積回路を設計する必要がないため、集積回路の製造に必要なユーザに特化した設計開発の費用・マスク等の初期費用がほとんど不要になることである。２つ目は、新たに半導体集積回路を開発・製造する必要がないために開発期間が非常に短くできることにある。

しかし、ＦＰＧＡには、ロジックセルおよび配線を構成するためのスイッチを搭載している点や、ユーザによって使用されないロジックセルの領域が存在する点などから、チップサイズが専用設計された集積回路に比べると数十倍も大きくなってしまう。そのため、初期費用を除いた１チップあたりの製造単価は非常に高く、また、チップサイズが大きいことで配線長が長くなり、動作速度が遅く、消費電力が大きくなる。そのため、ユーザが集積回路を大量に必要とする場合や、高性能な集積回路を必要とする場合には、専用設計された集積回路が適している。

ロジックセルおよび配線を再構成するためのスイッチの面積は、ＦＰＧＡのチップ面積の半分以上を占めており、スイッチの面積がＦＰＧＡの性能、製造コストに大きな影響を与える。現在用いられているスイッチはＳＲＡＭ（スタティックランダムアクセスメモリ）とパストランジスタを組み合わせたＳＲＡＭスイッチと呼ばれるタイプである。ロジックセルと同様の方法により製造できる利点がある。

ＦＰＧＡのためのスイッチとしては、スイッチの面積が小さく、オン時の抵抗が小さい方が望ましい。上記のＳＲＡＭスイッチは、スイッチの面積は１２０Ｆ２（Ｆは集積回路の最小加工寸法）であり、オン時の抵抗は１ｋオーム程度である。

スイッチの一例が特開２００６−３３９６６７号公報（以下では、特許文献１と称する）に開示されている。特許文献１に開示されたスイッチは、スイッチの面積として８Ｆ２、オン時の抵抗として１００オーム程度を実現している。そのため、このスイッチをＦＰＧＡのスイッチとして用いることができれば、ＦＰＧＡの性能の向上、製造費用の大幅な引き下げが可能となる。

さらに、特許文献１のスイッチを用いたＦＰＧＡでは、ＳＲＡＭスイッチを用いたＦＰＧＡと同じチップサイズで比較すると、より多くのロジックセルを搭載することが可能となる。そのため、ＳＲＡＭスイッチを用いたＦＰＧＡではロジックセル数の上限を超えてしまうためにマッピングが不可能であったアプリケーションも、特許文献１のスイッチを用いたＦＰＧＡで実行させることが可能となる。

ここで、特許文献１に開示されたスイッチの動作を簡単に説明する。このスイッチは３つの電極を備えた３端子型スイッチである。第１電極と第２電極間のイオン伝導層に電流経路を形成することで、オフ状態からオン状態へスイッチする。電極間を接続する電流経路の生成および消滅は銅イオンの析出・溶解による電気化学反応によって行われ、その電気化学反応は第３電極によって制御される。なお、イオン伝導層はイオン伝導体や固体電解質層とも称されるが、以下では、「イオン伝導層」の用語を用いる。

特許文献１に開示されたスイッチにおいて、電極間の距離が非常に重要である。第１電極と第２電極の最短距離の部分に電流経路が形成されるため、第１電極と第２電極の距離は重要である。また、電流経路の生成および消滅を第３電極が制御するため、第１電極および第２電極のそれぞれと第３電極との最短距離も重要である。

特許文献１の図２に示す構造では、第１電極および第２電極のそれぞれと第３電極との最短距離はイオン伝導層の膜厚で決まるが、第１電極と第２電極の最短距離はリソグラフィ工程により決まる。イオン伝導層の膜厚の精度は１ｎｍ以下であり、非常に精度が高い。ところが、リソグラフィ工程による距離の規定の精度は最先端の装置を用いても１０ｎｍ程度である。

特許文献１の図９に示す構造では、第１電極と第２電極が異なる材料であるため、それぞれのパタン形成のためにリソグラフィ工程が電極毎に行われる。そのため、第１電極と第２電極との最短距離はリソグラフィ工程の合わせずれの影響を受けるおそれがある。電極間の最短距離が製造毎に異なると、スイッチング素子の特性が製造ロット毎にばらついてしまうことになる。

本発明の目的の一例は、製造ロット間の特性ばらつきを低減したスイッチング素子およびその製造方法を提供することである。

本発明の一側面のスイッチング素子は、イオン伝導層と、イオン伝導層に接して設けられた第１の電極および第２の電極と、イオン伝導層に接し、第１の電極と第２の電極間の電気伝導度を制御するための第３の電極とを有するスイッチング素子であって、イオン伝導層は第１のイオン伝導層および第２のイオン伝導層からなり、第３の電極の上に第２のイオン伝導層が設けられ、第２の電極は第２のイオン伝導層の上に設けられ、第２の電極の一部が第２のイオン伝導層を介して第３の電極の一部を覆い、第１のイオン伝導層は、第２のイオン伝導層の上面のうち第２の電極を除く領域と第２の電極の側面および上面を覆い、第１の電極は第１のイオン伝導層の上に設けられ、第１の電極の一部が第１のイオン伝導層を介して第２の電極の一部を覆い、第１の電極の他の一部が第１および第２のイオン伝導層を介して第３の電極の他の一部を覆っており、第１および第２の電極間の最短距離が第１のイオン伝導層の膜厚で規定され、第２および第３の電極間の最短距離が第２のイオン伝導層の膜厚で規定され、第１および第３の電極間の最短距離が第１および第２のイオン伝導層の膜厚で規定されている構成である。

一方、本発明の一側面の、スイッチング素子の製造方法は、第１および第２のイオン伝導層と、第１イオン伝導層に接して設けられた第１の電極および第２の電極と、第２イオン伝導層に接し、第１の電極と第２の電極間の電気伝導度を制御するための第３の電極とを有するスイッチング素子の製造方法であって、基体上に第３の電極を形成し、第３の電極の上に第２のイオン伝導層を形成し、第２のイオン伝導層の上に、一部が第２のイオン伝導層を介して第３の電極の一部を覆う第２の電極を形成し、第２のイオン伝導層の上面のうち第２の電極を除く領域と第２の電極の側面および上面を覆う第１のイオン伝導層を形成し、第１のイオン伝導層の上に、一部が第１のイオン伝導層を介して第２の電極の一部を覆い、他の一部が第１および第２のイオン伝導層を介して第３の電極の他の一部を覆う第１の電極を形成するものである。

図１は本実施形態のスイッチング素子の一構成例を示す断面模式図である。 図２はイオン伝導層をスパッタリング法で形成した場合を示す断面模式図である。 図３Ａは実施例１のスイッチング素子の一構成例を示す電子顕微鏡写真である。 図３Ｂは実施例１のスイッチング素子の一構成例を示す断面模式図である。 図４は実施例１のスイッチング素子の動作原理を模式的に示す断面図である。 図５は実施例１のスイッチング素子の電気特性を示すグラフである。 図６は実施例１のスイッチング素子をオン状態からオフ状態に遷移させたときの電気特性を示すグラフである。 図７は図６に示した電圧電流特性について、スイッチング素子の動作原理を説明するための断面模式図である。 図８は実施例２におけるスイッチング素子の一構成例を示す断面模式図である。 図９Ａは実施例２におけるスイッチング素子の製造方法を示す断面模式図である。 図９Ｂは実施例２におけるスイッチング素子の製造方法を示す断面模式図である。 図９Ｃは実施例２におけるスイッチング素子の製造方法を示す断面模式図である。 図９Ｄは実施例２におけるスイッチング素子の製造方法を示す断面模式図である。 図９Ｅは実施例２におけるスイッチング素子の製造方法を示す断面模式図である。 図１０は実施例３におけるスイッチング素子の一構成例を示す断面模式図である。 図１１は実施例４におけるスイッチング素子の一構成例を示す断面模式図である。

符号の説明

１１ 第１電極
１２ 第２電極
１３ 第１イオン伝導層
１４ 第２イオン伝導層
１５ 第３電極

本実施形態のスイッチング素子の構成を説明する。本実施形態のスイッチング素子は３端子型スイッチである。

図１は本実施形態のスイッチング素子の一構成例を示す断面模式図である。

図１に示すように、スイッチング素子は、第１電極１１および第２電極１２と、これら２つの電極に接する第１イオン伝導層１３と、第２電極１２および第１イオン伝導層１３に接する第２イオン伝導層１４と、第２イオン伝導層１４に接する第３電極１５とを有する。ここでは、第３電極１５は、図に示さない導電性基板上に形成されている。

第１電極１１は、第１イオン伝導層１３および第２イオン伝導層１４に金属イオンを供給可能な金属材料から構成されている。また、第２電極１２は、第１イオン伝導層１３および第２イオン伝導層１４に金属イオンを供給しない材料で構成されている。

第３電極１５の上に第２イオン伝導層１４が設けられている。第２イオン伝導層１４の上面には、一部に第２電極１２が形成され、それ以外の領域に第１イオン伝導層１３が形成されている。第１イオン伝導層１３は、第２イオン伝導層１４の上面のうち第２電極１２で覆われた部位を除く領域と、第２電極１２のパタンの側面および上面を覆っている。この構成により、第１イオン伝導層１３は、第２電極１２のパタンの外周部で形成された段差を覆うことになる。図１に示すように、第２電極１２の形状が第１イオン伝導層１３に反映されるため、第２電極１２の外周部で第１イオン伝導層１３に段差が生じている。

第１イオン伝導層１３の上に第１電極１１が設けられている。第１電極１１は、第１イオン伝導層１３を介して、第２電極１２の外周部を覆っている。この構成により、第２電極１２のパタンが転写された第１イオン伝導層１３の段差を被覆するように第１電極１１が形成されている。

図１に示す構成では、第２電極１２は、その一部が第２イオン伝導層１４を介して第３電極１５の一部を覆っており、第２電極１２と第３電極１５の最短距離は第２イオン伝導層１４の膜厚で決まる。

第１電極１１は、その一部が第１イオン伝導層１３を介して第２電極１２の一部を覆っている。そのため、第１電極１１と第２電極１２の最短距離は第１イオン伝導層１３の膜厚で決まる。また、第１電極１１は、他の一部が第１イオン伝導層１３および第２イオン伝導層１４の積層膜を介して第３電極１５の一部を覆っている。そのため、第１電極１１と第３電極１５の最短距離は、第１イオン伝導層１３および第２イオン伝導層１４のそれぞれの膜厚を合計した値で規定される。

このように、本実施形態では、各電極間の最短距離がイオン伝導層の膜厚で規定されているため、製造ロット間における、スイッチング素子の特性のばらつきを低減することができる。

図１を見ると、第１イオン伝導層１３が第２イオン伝導層１４の上から第２電極１２のパタンの側壁に沿って立ち上がるところで、９０度に屈折している。その形状が転写された第１電極１１も基板面に平行な水平方向から垂直方向に立ち上がるところで９０度に近い角度で屈折している。そのため、第１電極１１は、屈折部分が第２電極１２の方向に先鋭化した断面形状になっている。

第１電極１１の屈折部分を第２電極１２の方向により先鋭化するには、第１イオン伝導層１３を形成する際に、スパッタリング法を用いるとよい。

図２はイオン伝導層をスパッタリング法で形成した場合を示す断面模式図である。スパッタリング法は、ターゲットと呼ばれる電極材料にアルゴンイオンをぶつけて電極材料の粒子をたたき出し、その粒子を基板表面に堆積させる膜形成方法である。スパッタリング法は、ＣＶＤ（Chemical Vapor Deposition）法と違って膜の堆積速度に異方性があり、平坦部に比べて側壁での堆積速度が遅いという性質がある。

基板表面に設けられたパタンの側壁における膜の形成過程に注目すると、側壁での形成途中の膜がその後に飛んで来る粒子にとって遮蔽物になる。そのため、側壁の下側ほど堆積速度が遅くなる。その結果、図２に示すように、第１イオン伝導層１３の膜厚は、第２イオン伝導層１４の上面と第２電極１２の側壁との交差部分で他の領域に比べて薄くなる。第１イオン伝導層１３の上に形成される第１電極１１は、第１イオン伝導層１３の屈折部分で、図２に示すような精鋭部１６の形状が得られる。図２の断面形状において、精鋭部１６は図１に示した第１電極１１の屈折部分よりも角度が小さく、より精鋭化していることがわかる。

次に、本実施形態のスイッチング素子の動作を説明する。

本実施形態のスイッチング素子の動作は基本的には特許文献１に開示された３端子型スイッチング素子と同様であるため、ここでは、その動作を簡単に説明する。

はじめに、第１電極１１と第２電極１２の２つの電極間に電圧を印加して、スイッチをオフからオンに切り替える場合を説明する。第２電極１２に対して第１電極１１に正の電圧を印加すると、第１電極１１の金属が金属イオンになってイオン伝導層に溶解する。そして、第１イオン伝導層１３に含まれる金属イオンがイオン伝導層中に金属になって析出し、析出した金属により第１電極１１と第２電極１２を接続する金属架橋が形成される。金属架橋で第１電極１１と第２電極１２が電気的に接続することで、スイッチがオン状態になる。

ここで、金属架橋が形成される場所について図１を用いて説明する。

２つの電極のうち一方を接地して他方の電極に電圧を印加すると、２つの電極間に生じる電界強度はそれらの電極間の距離の２乗に反比例する。金属架橋は、２つの電極間で最短距離の電界強度が最も強い部位に形成される。ここで、図１に示した第１電極１１の断面形状を見ると、屈折部分が他の領域と比べて第２電極１２の方向に先鋭化している。第２電極１２と第１電極１１との間に電圧を印加すると、第１電極１１の先鋭化した部分に電界が集中する。そのため、金属イオンのイオン伝導度が大きくなり、この部分に金属架橋が好適に成長する。

続いて、スイッチをオンからオフに切り替える場合を説明する。

オン状態において、第３電極１５に対して、第１電極１１および第２電極１２に正の電圧を印加すると、金属架橋の金属が金属イオンとなって第１イオン伝導層１３および第２イオン伝導層１４に溶解する。溶解によって、金属架橋の一部が切断されると、スイッチがオフ状態になる。

このスイッチをオンからオフに切り替える場合において、下記のいずれかの方法を用いると切り替えが容易である。第１の方法は、第１電極１１と第２電極１２の間に電位差を設けて、金属架橋の切断を促進する方法である。第２電極１２を第１電極１１に対して高い電位にすると、第１電極１１側にも金属架橋を構成する金属イオンが引き抜かれ、架橋の切断が促進される。

第２の方法は、環境温度を室温より高温にすることで、金属イオンの移動を促進し、金属架橋１０の切断を促進する方法である。１５０℃程度とすると金属イオンの拡散速度が増大する。これら第１および第２の方法を併用することでさらに効果的である。

上記の方法でオフさせた後、再び、第２電極１２に対して第１電極１１に正の電圧を印加することによって、スイッチをオフからオンに遷移させたときの原理と同様にして、２つの電極間に架橋を形成することが可能となる。このとき、一旦形成された金属架橋の一部が切断された状態からオンさせるので、一度もスイッチングさせていない場合に比べると、オンへのスイッチングに要する時間および印加電圧が少なくて済む。

次に、第３電極１５が、第１イオン伝導層１３および第２イオン伝導層１４に金属イオンを供給可能な金属材料から構成されている場合に、スイッチをオフからオンに切り替える方法について説明する。ここでは、スイッチングにより金属架橋を第１電極１１と第２電極１２の間に一旦形成し、その後、金属架橋の一部を切断してオフした状態からオン状態に遷移させる。

第３電極１５に対して第１電極１１および第２電極１２に正の電圧を印加する。このとき、第３電極１５の金属が金属イオンとなって第２電極１２、第１電極１１および金属架橋に金属となって堆積する。上述したように金属架橋を一旦形成した後にオフ状態にしたので、金属架橋の欠損部分が最小限に抑えられていた。そのため、ここでは、その欠損部分に金属が析出するだけで、第１電極１１と第２電極１２を結ぶ金属架橋が形成され、第１電極１１および第２電極１２が接続される。

なお、電気的接続の完全な切断／短絡による動作ではなくとも、第１電極と第２電極間の電気抵抗が変化する、あるいは電極間容量が変化したりするなどの電気特性の変化をセンスして、スイッチあるいは記憶作用として用いることも当然可能であり、本発明ではこれらも含めて電気伝導度の変化をスイッチング動作とする。

また、本実施形態では、金属イオンを供給する材料で第１電極１１が構成されるものとしたが、第１電極１１は、少なくともイオン伝導層に接触する部位がイオン伝導層に金属イオンを供給する材料を含んでいればよい。第３電極１５についても同様である。また、金属イオンを供給しない材料で第２電極１２が構成されるものとしたが、第２電極１２は、少なくともイオン伝導層と接触する部位が金属イオンを供給しない材料であればよい。

本実施例のスイッチング素子の構成を説明する。

本実施例のスイッチング素子は、図１に示した構成において、電極の材料として、第１電極１１に銅を用い、第２電極１２に白金／チタンの積層膜を用い、第３電極１５に白金を用いた。また、イオン伝導層の材料として、第１イオン伝導層１３および第２イオン伝導層１４に五酸化二タンタルを用いた。

次に、本実施例のスイッチング素子の製造方法を説明する。

導電性シリコン基板上に真空蒸着法を用いて白金／チタン（膜厚５０ｎｍ／５ｎｍ）の積層構造を形成し、この積層構造を第３電極１５とする。スパッタリング法を用いて、膜厚２０ｎｍの五酸化二タンタルを第３電極１５の上に形成し、これを第２イオン伝導層１４とする。

続いて、第２イオン伝導層１４の上にＬＯＲレジスト（化薬マイクロケム株式会社製）および電子ビームレジスト（ＰＭＭＡ：化薬マイクロケム株式会社製）を順次スピンコートしてポストベーキングを行う。これらのレジストに対して電子ビーム露光を行い、ＰＭＭＡレジストの現像およびＬＯＲレジストの現像を行って、第２電極１２を形成するための開口パタンをレジストに形成する。真空蒸着法を用いて、開口パタンを有するレジストの上に白金／チタン薄膜（膜厚２０ｎｍ／２ｎｍ）を形成する。その後、有機溶剤でレジストを溶解させることで、不要な金属膜を除去して、白金／チタン（膜厚２０ｎｍ／２ｎｍ）が積層された構成の第２電極１２を形成する。このように、レジストとともにその上に堆積した金属膜を除去する方法は、リフトオフ法と呼ばれている。

さらに、上述のレジスト塗布、露光および現像を含むリソグラフィ工程と、真空蒸着法による膜形成工程およびリフトオフ工程を行って、次のようにして、第１イオン伝導層１３および第１電極１１を形成する。

上面の一部に第２電極１２が形成された第２イオン伝導層１４の上にＬＯＲレジスト（化薬マイクロケム株式会社製）および電子ビームレジスト（ＰＭＭＡ：化薬マイクロケム株式会社製）を順次スピンコートしてポストベーキングを行う。これらのレジストに対して電子ビーム露光を行い、ＰＭＭＡレジストの現像およびＬＯＲレジストの現像を行って、これらのレジストに開口パタンを形成する。

ここで、ＬＯＲレジストを現像する際、現像時間を制御して、ＬＯＲレジストの開口面積をＰＭＭＡレジストの開口面積よりも一回り大きくなるようにする。これにより、ＬＯＲレジストの開口パタン周辺から内側へ所定の長さのひさしがＰＭＭＡレジストにより形成される。

このような開口パタンをレジストに形成した後、その上からスパッタリング法を用いて膜厚２０ｎｍの五酸化二タンタルを形成する。この膜形成工程では、ＰＭＭＡによるひさしの下にも五酸化二タンタルが堆積する。続いて、真空蒸着法を用いて五酸化二タンタルの上に銅を形成する。その後、リフトオフ法を用いて五酸化二タンタルおよび銅の不要な部分を除去することで、五酸化二タンタルからなる第１イオン伝導層１３と、銅からなる第１電極１１が形成される。

上述したように、ＰＭＭＡによるひさしの下にも五酸化二タンタルが堆積するため、第１イオン伝導層１３のパタンは第１電極１１のパタンよりも一回り大きくなり、第１イオン伝導層１３が第１電極１１よりも外側にはみ出した構造になる。このような構造にすることで、第１電極１１と第２電極１２の間の絶縁耐性が良好になる。第１電極１１のパタンの側壁と第１イオン伝導層１３のパタンの側壁の位置が一致してしまうと、電極間で第１イオン伝導層１３の側壁を電流が伝わるリークパスが生じてしまう。第１イオン伝導層１３のパタンを第１電極１１よりも大きくすることで、このリークパスを防ぐことが可能となる。

上述の製造方法で作製したスイッチング素子の構造を説明する。

図３Ａは本実施例のスイッチング素子の電子顕微鏡写真であり、図３Ｂは図３Ａに示す破線部分の断面模式図である。

図３Ａはスイッチング素子を斜め上方から撮った写真である。本実施例では、第２電極１２のパタンは長方形である。第２電極１２の一部を覆って第１イオン伝導層１３が形成されている。第１イオン伝導層１３のパタンは、方形であり、第２電極１２の短辺と平行な辺の長さが第２電極１２の短辺よりも長い。

第１イオン伝導層１３の上に第１電極１１が形成されている。第１電極１１のパタンも方形であるが、第２電極１２の短辺と平行な辺の長さが第２電極１２の短辺よりも長く、第１イオン伝導層１３よりも短い。これは、上述の製造方法で説明したように、第１イオン伝導層１３のパタンの方が第２電極１２よりも一回り大きいからである。

図３Ａに示す第１電極１１の上面を見ると、第１イオン伝導層１３を介して第２電極１２を覆う部位が他の領域よりも上方に飛び出している。これは、第２電極１２のパタンによる段差が第１イオン伝導層１３を介して第１電極１１に転写されているからである。

次に、スイッチング素子の動作について説明する。本実施例のスイッチング素子は、ＯＮ／ＯＦＦ動作する３端子型スイッチである。スイッチング素子をＭＯＳ（Metal Oxide Semiconductor）トランジスタにあてはめて考えると、第１電極１１はＭＯＳトランジスタのソース電極に相当し、第２電極１２はドレイン電極に相当し、第３電極１３はゲート電極に相当する。

はじめに、スイッチをオフからオンにする場合を説明する。第２電極１２および第３電極１５を接地し、第１電極１１に正の電圧を印加すると、第１電極１１の銅が銅イオンになって第１イオン伝導層１３に溶解する。そして、第１イオン伝導層１３に含まれる銅イオンが第１イオン伝導層中に金属になって析出し、析出した金属により第１電極１１と第２電極１２を接続する銅架橋が形成される。銅架橋で第１電極１１と第２電極１２が電気的に接続することで、スイッチがオン状態になる。

続いて、スイッチをオンからオフにする場合を説明する。第１電極１１に負の電圧を印加すると、銅架橋の銅が銅イオンとなって第１イオン伝導層１３および第２イオン伝導層１４に溶解する。溶解によって、銅架橋の一部が切断されると、スイッチがオフ状態になる。

次に、本実施例のスイッチング素子の電気特性を説明する。

図４はスイッチング素子の動作原理を模式的に示す断面図である。ここでは、銅架橋の成長および切断をより理解しやすくするために、図２に示したスイッチング素子の場合を示す。

図５はスイッチング素子の電圧電流特性を示すグラフである。図５のグラフは、第１電極１１に印加する電圧と第１電極１１に流れる電流の関係を示している。横軸は第１電極１１に印加する電圧Ｖ１を示し、縦軸は第１電極１１に流れる電流Ｉ１を示す。電圧電流特性の測定は、測定時における環境温度が室温（約２０℃）の場合と、１５０℃の場合の２通り行った。図５には、室温の場合の測定データを破線で示し、１５０℃の場合の測定データを実線で示している。

図４（ａ）に示すオフ状態から、第２電極１２および第３電極１５を接地して第１電極１１に正電圧を印加する。第１電極１１に印加する正電圧を大きくしていくと、第１電極１１と第２電極１２との間の電界強度は図４（ａ）に示す先鋭部１６で最も大きくなるため、先鋭部１６に銅が析出しやすくなる。図４（ｂ）に示すように、銅架橋１０が第２電極１２に伸びて、第１電極１１と第２電極１２が銅架橋１０で接続される。このようにして素子はオン状態になる。

オン状態になった後、第１電極１１に負電圧を印加して、電圧の絶対値を大きくしていくと、銅架橋１０の銅がイオン伝導層に溶解し、図４（ｂ）に示すように、銅架橋１０が切断する。このようにして素子はオフ状態になる。以下に、それぞれの状態遷移における電圧電流特性の変化の様子を説明する。

図５のグラフで環境温度が室温の場合の電圧電流特性を見ると、第１電極１１に印加する正電圧を０Ｖから大きくしていくと、２Ｖ程度で、それまで０Ａの電流が１ｍＡに増大する。このとき、第１電極１１と第２電極１２が銅架橋１０を介して接続された状態になる。なお、測定では、測定電流が１ｍＡを超えないように制限している。

その後、第１電極１１に印加する電圧を０Ｖに戻してもオン状態は維持される。さらに、第１電極１１に印加する負電圧の絶対値を大きくしていくと、−０．５Ｖ付近で、電流の絶対値が小さくなり、オフ状態へ遷移していることがわかる。

一方、図５のグラフで環境温度が１５０℃の場合の電圧電流特性を見ると、オフ状態からオン状態に遷移するときの電圧が約１Ｖであり、オン状態からオフ状態に遷移するときの電圧が約−０．２Ｖである。

図５のグラフから、スイッチング素子の環境温度を上げることにより、スイッチが切り換わるときの電圧の絶対値が小さくなっていることがわかる。これは、温度を上げることにより、銅イオンの拡散速度が大きくなり、銅架橋の接続および切断のそれぞれの現象が促進するからである。

次に、第３電極１５に電圧を印加して、スイッチング素子をオン状態からオフ状態に遷移させる場合について説明する。

図６はスイッチング素子をオン状態からオフ状態に遷移させたときの電圧電流特性を示すグラフである。横軸は第１電極１１に印加する電圧Ｖ１を示し、縦軸は第１電極１１に流れる電流Ｉ１を示す。

オン状態のスイッチング素子の第３電極１５および第２電極１２を接地し、第１電極１１に負電圧を印加する。図５に示したグラフの測定時と同様に、第１電極１１に印加する負電圧の絶対値を大きくしていくと、図６の破線に示すように、−０．４Ｖ付近でオフすることが確認できる。

一方、スイッチング素子をオン状態からオフ状態させる際、第３電極１５を接地する替わりに−３．５Ｖの負電圧を印加する。第３電極１５に印加する電圧をＶ３とする。その状態で、第１電極１１に印加する負電圧を０Ｖから変化させると、図６の実線に示すように、−０．２Ｖ付近でオフすることがわかる。

このように、第３電極１５に負電圧を印加することで、オン状態からオフ状態に遷移させるための電圧Ｖ１が−０．４Ｖから−０．２Ｖになり、その絶対値が小さくなる。また、スイッチング時に流れる電流も約０．５ｍＡ小さくなる。

図７は、図６に示した電圧電流特性について、スイッチング素子の動作原理を説明するための断面模式図である。ここでも、図２に示したスイッチング素子を用いた場合としている。

オン状態からオフ状態に遷移させる際、第１電極１１だけでなく第３電極１５にも負電圧を印加することで、第１電極１１と第２電極１２を接続する銅架橋１０の銅が銅イオンとして第１電極１１および第３電極１３のそれぞれの方向に引き抜かれる。そのため、スイッチング時の電圧が、第１電極１１のみに電圧を印加した場合（図６に破線で示す測定データ）よりも小さくなる。

本実施例は、本実施形態のスイッチング素子を半導体装置に実装した場合の一例である。ここでは、第３電極が金属イオンを供給可能な材料を含んでいる場合とする。

本実施形態のスイッチング素子を半導体装置に実装するに際して、スイッチング素子を形成可能な基体について説明する。

半導体デバイスの機能上必要な能動素子などが形成された半導体基板を基体として用いることが可能である。また、表面を絶縁膜で覆った半導体基板を基体としてもよい。この場合、半導体基板の表面に形成された能動素子を絶縁膜で覆うようにしてもよい。さらに、半導体基板上に層間絶縁膜と配線からなる多層配線構造が形成されたものを基体としてもよい。このように、本実施形態のスイッチング素子を種々の基体上に形成することが可能である。

特に、本実施形態のスイッチング素子を再構成可能回路のスイッチとして用いる場合には、半導体基板上に多層配線が形成された構造を基体として用いることが好適である。この場合、多層配線を有する基体上の最上層に本実施形態のスイッチング素子を設ける場合に限らない。多層配線を有する基体上にスイッチング素子を形成し、その上に層間絶縁膜を形成してスイッチング素子を被覆し、さらに、その層間絶縁膜の上層に配線を形成してもよい。この構造は、本実施形態のスイッチング素子を半導体デバイスの多層配線構造内に埋め込む形で形成することが可能である。

次に、本実施形態のスイッチング素子を半導体装置に実装した場合の構成について説明する。図８はスイッチング素子を半導体装置に実装した場合の一構成例を示す断面模式図である。

本実施例の半導体装置は、図に示さない半導体素子を接続するための多層配線構造（不図示）と、スイッチング素子とを有する。多層配線構造は基体上に設けられ、スイッチング素子は多層配線構造の一部と同層に、または多層配線構造の上に形成される。

図８に示すように、スイッチング素子は、図１で説明した構成と同様に、第１電極２１、第２電極２２、第３電極２５、第１イオン伝導層２３および第２イオン伝導層２４を有する構成である。第１電極２１および第３電極２５は金属イオンを供給可能な材料を含む構成である。第１プラグ３６は第１バリアメタル３５を介して第１電極２１と接続され、第２プラグ３８は第２バリアメタル３７を介して第２電極２２と接続されている。以下に、図８に示す構成を詳しく説明する。

シリコン基板（不図示）の上に、図に示さない半導体素子および半導体素子を覆う絶縁膜が形成されたものを基体２０とする。その基体２０の上に第１ストップ絶縁膜３１、第１層間絶縁層２７、第２ストップ絶縁層３２および第１拡散防止層２６が順に形成されている。これらの膜の積層体の配線用溝に図に示さない配線および第３電極２５が形成されている。

第３電極２５は底面および側面が第３バリアメタル２８で覆われている。第３電極２５の上面は、開口部が設けられた第１拡散防止層２６で覆われている。第１拡散防止層２６の上に第２イオン伝導層２４が設けられている。第１拡散防止層２６の開口部を介して、第３電極２５の上面の一部が第２イオン伝導層２４と接触している。第２イオン伝導層２４に金属イオンが第３電極２５から余分に拡散しないように、開口部により金属イオンが拡散できる領域を規定している。図８に示すように、開口部は第３電極２５の上面の面積よりも小さいことが望ましい。

第３電極２５が第２イオン伝導層２４と接触する部位を除いて拡散防止層またはバリアメタルで覆われている理由を説明する。

第３電極２５から第２イオン伝導層２４に金属イオンが溶出するという現象を利用することを考えると、第３電極２５が第２イオン伝導層２４と接触するのは原理上必要なことである。しかし、基体２０の絶縁膜および第１層間絶縁層２７のそれぞれに第３電極２５が接触は好ましくない。それは、絶縁膜や第１層間絶縁層２７に金属が溶出すると、溶出した金属が絶縁体の絶縁耐性を劣化させてしまうからである。そのため、図８に示すように、第３電極２５は、第２イオン伝導層２４と接触する部位を除いて、第３バリアメタル２８と第１拡散防止層２６で覆われ、基体２０の最上層の絶縁膜や第１層間絶縁層２７と直接に接触していない。そして、バリアメタルおよび拡散防止層は、第３電極２５から溶出する金属イオンをブロックしている。

第２イオン伝導層２４のパタンの形状は平板状である。第２イオン伝導層２４を平板状に形成することで、リソグラフィ工程で第２電極２２と第３電極２５の距離をより正確に制御することが可能となり、スイッチングさせる際に印加する電圧の制御性が向上する。その一方、第２イオン伝導層２４を立体的に湾曲させて形成したり、第３電極２５および第２電極２２の界面に凸部や凹部を形成したりすることで、第３電極２５と第２電極２２間の最短距離を積極的に変えてもよい。例えば、第３電極２５と第２電極２２との最短距離をより短くすることで、低電圧でスイッチング動作を行わせることが可能となる。

第２イオン伝導層２４は、第１拡散防止膜２６の開口部の全てを覆っている方が望ましい。さらに、第２イオン伝導層２４は第３電極２５のパタンよりも外側の第１層間絶縁層２７の上方まで、そのパタンが達して形成されている方がより望ましい。このように第２イオン伝導層２４のパタンをより大きくすると、第２イオン伝導層２４による、図の左右方向への金属イオンの拡散を防ぐ効果が向上する。これは、半導体装置の長期信頼性を向上させる効果を同時にもたらすことになる。

第２イオン伝導層２４の上に第２電極２２が設けられている。第２電極２２のパタンと形状について説明する。第２電極２２のパタンは、基体２０の垂直上方から見ると、第１拡散防止層２６の開口部と一部重なっている。これにより、第２電極２２のパタンの一部は第２イオン伝導層２４を介して第３電極２５のパタンの一部と重なっている。図８に示すように、第２電極２２のパタンの縁が上記開口部における第３電極２５の中央部付近にあることが望ましい。これにより、リソグラフィ工程における位置合わせずれがあっても、第２電極２２のパタンの縁が上記開口部を外れることを防げる。また、図８に示すように、第２電極２２のパタンの面積は、電気的な接続のためのプラグをその上面に形成するのに十分な大きさである。

第１イオン伝導層２３は、図８に示すように、第２電極２２が形成された部位を除く、第２イオン伝導層２４の上面を覆っている。また、第２電極２２の側面と、第２電極２２の上面のうち電気的接続をとるための部位を除く領域を覆っている。

スパッタリング法で第１イオン伝導層２３を形成した場合、第１イオン伝導層２３の膜厚は、下地の形状に依存して各部で異なる。第２電極２２のパタンの側面に形成される膜は第２電極２２の上面に形成される膜に比べて、膜厚が小さくなる傾向がある。また、第２イオン伝導層２４の上面に形成される膜のうち第２電極２２のパタンの側面に近い領域では、第２電極２２の上面に形成される膜に比べて、膜厚が小さくなる傾向がある。

第１イオン伝導層２３の上に第１電極２１が設けられている。図８に示すように、第２イオン伝導層２４に対する第２電極２２のパタンによる段差が第１イオン伝導層２３に転写され、転写された第１イオン伝導層２３の段差部分に跨がって第１電極２１が形成されている。第１電極２１の第１イオン伝導層２３の段差部分に図２に示したような先鋭部が形成されている。

第１電極２１の側面は第２拡散防止層２９で覆われ、第１電極２１の上面は電気的接続をとるための部位を除いて第２拡散防止層２９で覆われている。第１電極２１の側面と上面のうち電気的接続をとるための部位を除いて、第２拡散防止層２９で覆われているのは、第３電極２５と同様に、第１電極２１から層間絶縁膜中に金属イオンが溶出するのを防ぐためである。

第２拡散防止層２９の上には第２層間絶縁層３０が設けられている。第２層間絶縁層３０の上には第３ストップ絶縁層３３が設けられている。第１イオン伝導層２３、第２拡散防止層２９、第２層間絶縁層３０および第３ストップ絶縁層３３を貫通して第２電極２２の上面に達する開口には、側面および底面が第２バリアメタル３７で覆われた第２プラグ３８が設けられている。また、第２拡散防止層２９、第２層間絶縁層３０および第３ストップ絶縁層３３を貫通して第１電極２１の上面に達する開口には、側面および底面が第１バリアメタル３５で覆われた第１プラグ３６が設けられている。第３ストップ絶縁層３３の上には、第１プラグ３６および第２プラグ３８の上面を覆う保護膜３４が設けられている。

第１プラグ３６は第１電極２１の電気的接続をとるための部位であり、第２プラグ３８は第２電極２２の電気的接続をとるための部位である。第１プラグ３６が第１バリアメタル３５および保護膜３４で覆われているのは、プラグを構成する金属材料が第２層間絶縁層３０に拡散するのを防ぐためである。第２プラグ３８が第２バリアメタル３７および保護膜３４で覆われているのも、第１プラグ３６と同じ理由である。

なお、第１ストップ絶縁層３１、第２ストップ絶縁層３２、第３ストップ絶縁層３３および保護膜３４については、スイッチング素子の機能のためというよりも、スイッチング素子を製造する際に必要となる膜である。これらの膜の主な役目については、後述の製造方法で説明する。

次に、図８に示した半導体装置におけるスイッチング素子の主要部位について好適な材料を説明する。

第１イオン伝導層２３および第２イオン伝導層２４の材料としては、金属または半導体と、酸素、硫黄、セレンおよびテルル等のカルコゲン元素との化合物が好ましい。特に、元素の周期律表における銅、タングステン、タンタル、モリブデン、クロム、チタンおよびコバルトの金属のうち少なくともいずれかを含む硫化物、酸化物、ならびに任意の硫黄−酸素比を持つ酸硫化物などは好適である。

スイッチング素子の半導体デバイスへの実装を考えると、第１イオン伝導層２３および第２イオン伝導層２４の材料は、金属酸化物、特に酸化タンタル（Ｔａ_２Ｏ_５)あるいは酸化チタン(ＴｉＯ_２)が好ましい。その理由は、第１に、金属酸化物は、半導体デバイスに既に用いられている材料であり、半導体デバイスのプロセスとの整合性が高いためである。第２に、スイッチング素子を再構成回路用のスイッチに用いる場合、金属酸化物をイオン伝導層として用いるとスイッチング電圧をロジック動作電圧よりも高くすることが可能だからである。スイッチング電圧をロジック動作電圧よりも高くすることで、繰り返し動作に対する耐性も高く、高信頼性を確保できる。

第１イオン伝導層２３および第２イオン伝導層２４のそれぞれの膜厚は５〜２００ｎｍ程度の範囲内で設定することが可能であるが、特に１０〜１００ｎｍの範囲とすることが好ましい。膜厚が１０ｎｍ以下であると、トンネル電流やショットキー電流のためにオフ時にリーク電流が発生しやすくなる。一方、膜厚が１００ｎｍ以上であると、スイッチング電圧が１０Ｖ以上となって半導体デバイス等での実用が困難になる。

なお、それぞれのイオン伝導層は典型的には単層膜で形成されるが、イオン伝導特性あるいは電気特性の異なる２種以上の膜からなる積層構造とすることも可能である。積層構造をとることによりスイッチング電圧（閾値電圧）やオフ時のリーク特性を制御することが可能となる。

第１電極２１および第３電極２５には、第１イオン伝導層２３および第２イオン伝導層２４に対して金属イオンを供給可能な材料を含む構成としている。そのため、これらの電極には、銅（Ｃｕ）、銀および鉛のうち少なくともいずれかを主材料とする金属または合金を用いる。特に、半導体プロセスとの整合性を考慮すると、主材料はＣｕであることが望ましい。

また、これらの金属または合金は、第１電極２１のうちの少なくとも第１イオン伝導層２３に接する面の一部に存在していればよく、第３電極２５のうちの少なくとも第２イオン伝導層２４に接する面の一部に存在していればよい。したがって、第１電極２１および第３電極２５のそれぞれを、図８に示したような単層に限らず、イオン伝導層に接する層が金属イオンを供給可能なＣｕなどの材料で構成した層と別の材料の層とを積み重ねた積層構造にすることも可能である。また、イオン伝導層との接触面が、金属イオンを供給可能なＣｕなどの金属と、金属イオンを供給しない金属との複合面となるように構成してもよい。

第３電極２５の少なくとも第２イオン伝導層２４に金属イオンを供給する部分は、好適にはＣｕを主成分とする金属で構成される。Ｃｕは電解メッキ法により形成されるが、その際、メッキに必要な電流を均一に供給する、あるいは、バリアメタルとの密着性を向上させるために銅のシード層を設ける。シード層にはエレクトロマイグレーション耐性の向上を目的としてアルミニウムなどの金属不純物を微量含有させる。このような手法で形成するＣｕ膜は下面側に含有させたアルミニウムなどの金属不純物を有すること、および成膜初期膜（下面近傍）に高濃度の不純物を含有している。

このようにして、金属イオン供給機能を果たすＣｕを、第２イオン伝導層２４に対する下部電極（第３電極２５）に設けることが可能となる。また、メッキ法によるＣｕ膜の形成では、膜の下層よりも上層の方がＣｕの純度が高くなる。そのため、Ｃｕ膜の上面をイオン供給源として用いることで、高純度の金属イオンを供給可能な電極を実現できる。

第２電極２２としては、イオン伝導層との間で金属イオンの収受が生じにくい導電体を用いる。具体的には、白金、アルミニウム、金、チタン、タングステン、ニッケル、パラジウム、タンタル、クロム、もしくはモリブデンなどの高融点金属、または、これらの金属のうち少なくともいずれかの窒化物、または、これらの金属のうち少なくともいずれかのシリサイド、または、これらの金属のうち複数の金属を組み合わせた合金が好適である。

第２電極２２については、第２電極２２のうちの少なくともイオン伝導層に接する面が上記材料により構成されていればよい。したがって、第２電極２２は、図８に示したような単層に限らず、イオン伝導層に接する層が金属イオンの収受を生じない材料で構成した層と別の材料の層とを積み重ねた積層構造にすることも可能である。

第２拡散防止層２９および第１拡散防止層２６には、スイッチング素子の動作においてイオン伝導層内に溶解／析出を生じる金属種の拡散を防止する材料を用いる。例えば、第１電極２１および第３電極２５としてＣｕを用いる場合には、窒素を含有する絶縁膜、特にシリコン窒化膜、シリコン酸窒化膜、またはそれらの中に任意の量の炭素を含む材料（炭窒化シリコン）などを好適に用いることが可能である。第２拡散防止層２９および第１拡散防止層２６の膜厚は、用いられる材料によって拡散防止能力が異なるが、２ｎｍ程度以上あれば拡散防止の役目を果たし、５ｎｍ以上あれば十分である。

なお、上述の「窒素を含有する絶縁膜」を用いる場合、この膜は比較的誘電率が高いため、拡散防止機能が確保できる範囲で、膜厚をできるだけ薄くすることが好ましい。具体的には、膜厚の上限は２００ｎｍ程度とすることが望ましい。誘電率が低い方が望ましいのは、誘電率が高いと配線間容量が大きくなり、回路動作の速度が遅くなるからである。

第２層間絶縁層３０および第１層間絶縁層２７としては、半導体デバイスにおいて既に用いられている材料から選ぶことが可能である。例えば、酸化シリコンの他、有機系または無機系の低誘電率絶縁材料などが好適である。

次に、本実施例の半導体装置におけるスイッチング素子の製造方法を説明する。図９Ａ〜図９Ｅは本実施例の半導体装置におけるスイッチング素子の製造方法を示す断面模式図である。説明上、製造方法を大きく６つの工程に分けている。

［工程１］シリコン基板（不図示）上に形成された半導体素子を含む基体２０を用意する。基体２０の最上層には絶縁膜が設けられている。図９Ａに示すように、第１ストップ絶縁層３１、第１層間絶縁層２７および第２ストップ絶縁層３２を順に基体２０の上に形成する。なお、第１層間絶縁層２７はシリコン窒化膜であり、シリコン窒化膜をＣＶＤ法で形成している。

［工程２］フォトリソグラフィ技術およびエッチング技術を用いて、配線を形成するための開口部を第１ストップ絶縁層３１、第１層間絶縁層２７および第２ストップ絶縁層３２中に形成する。このエッチングの際、第１ストップ絶縁層３１が第１層間絶縁層２７のエッチングのストッパーの役目を果たす。形成した開口部に第３バリアメタル２８および銅シード層（不図示）をＣＶＤ法により形成する。銅シード層の厚みを２０〜１００ｎｍ程度とし、銅シード層に少量の不純物（例えば、アルミニウム）を含有させる。そして、電解メッキを行って銅シード層上に銅を形成する。形成する銅の厚みは８００〜１２００ｎｍ程度でよい。

続いて、第２ストップ絶縁層３２の開口部以外に堆積された不要なバリアメタルおよび銅をＣＭＰ（ケミカル・メカニカル・ポリッシング）法により削り取り、図９Ｂに示すように、第３電極２５を形成する。その際、第３電極２５と同一層の下部配線（不図示）を形成する。このＣＭＰ法を実行する際、第２ストップ絶縁層３２がＣＭＰのストッパーの役目を果たす。

さらに、熱処理を行って不純物を下部配線および第３電極２５のそれぞれの全体に拡散させる。この熱処理により下部配線のエレクトロマイグレーション耐性が向上する。ここで説明した下部配線および第３電極２５の形成方法は、半導体装置の配線形成工程として広く用いられている方法である。その後、スパッタリング法またはＣＶＤ法を用いて、第１拡散防止層２６として膜厚１００ｎｍの炭窒化シリコンを第２ストップ絶縁層３２の上に形成する（図９Ｂ）。第１拡散防止層２６により第３電極２５の上面が覆われる。

フォトリソグラフィ技術およびエッチング技術を用いて、第１拡散防止層２６に開口部を形成する。ここでは、開口部は第３電極２５の上面にまで達する貫通孔である。

［工程３］第１拡散防止層２６の開口部に銅をスパッタリング法またはＣＶＤ法により形成する。銅の厚みは第１拡散防止層２６の膜厚１００ｎｍ以上とする。続いて、開口部以外に堆積された不要な銅をＣＭＰ法により削り取って銅の上面を平坦化し、開口部に形成された銅を図９Ｂに示す第３電極２５に合流させる。第３電極２５の上面を平坦化して段差をなくすことによって、これ以降のリソグラフィ工程でフォトレジストを塗布する際に膜厚を均一に塗布できることや、膜形成の際に膜厚を均一に成膜できることなどの利点がある。

［工程４］スパッタリング法またはＣＶＤ法を用いて、第１拡散防止層２６および第３電極２５の上に第２イオン伝導層２４として膜厚１５ｎｍの酸化タンタルを形成する（図９Ｃ）。

第２電極２２を形成するための膜として、膜厚５０ｎｍの白金を第２イオン伝導層２４の上に形成する。フォトリソグラフィ技術およびエッチング技術を用いて白金を加工し、図９Ｄに示すように、第２電極２２を形成する。続いて、スパッタリング法またはＣＶＤ法を用いて、第２イオン伝導層２４の露出面と第２電極２２の上に、第１イオン伝導層２３として膜厚１５ｎｍの酸化タンタルを形成する。

［工程５］第１電極２１を形成するための膜として、膜厚５０ｎｍの銅を第１イオン伝導層２３の上に形成する。フォトリソグラフィ技術およびエッチング技術を用いて銅を加工し、図９Ｄに示すように、第１電極２１を形成する。その後、スパッタリング法またはＣＶＤ法を用いて、第１イオン伝導層２３の露出面と第１電極２１の上に、第２拡散防止層２９として膜厚１００ｎｍの炭窒化シリコンを形成する（図９Ｄ）。

［工程６］ＣＶＤ法を用いて、第２拡散防止層２９の上に第２層間絶縁層３０および第３ストップ絶縁層３３を順に形成する。フォトリソグラフィ技術およびエッチング技術を用いて、第１電極２１のプラグ形成のために、第３ストップ絶縁層３３、第２層間絶縁層３０および第２拡散防止層２９を貫通して第１電極２１の上面に達する開口部を形成する。それと同時に、第２電極２２のプラグ形成のために、第３ストップ絶縁層３３、第２層間絶縁層３０、第２拡散防止層２９および第１イオン伝導層２３を貫通して第２電極２２の上面に達する開口部を形成する。

形成した開口部にバリアメタル、および銅の一部となる銅シード層（不図示）をスパッタリング法またはＣＶＤ法により形成する。銅シード層の厚みは２０〜１００ｎｍ程度でよい。メッキ法で銅シード層上に銅を形成する。銅の厚みは８００〜１２００ｎｍ程度でよい。さらに、開口部以外に堆積された不要なバリアメタルおよび銅をＣＭＰ法により削り取る。このＣＭＰ法を実行する際、第３ストップ絶縁層３３がＣＭＰのストッパーの役目を果たす。このようにして、図９Ｅに示すように、下面および側面が第１バリアメタル３５で覆われた第１プラグ３６と、下面および側面が第２バリアメタル３７で覆われた第２プラグ３８が形成される。

さらに、必要に応じて保護膜３４として、膜厚５０ｎｍの炭窒化シリコンをスパッタリング法またはＣＶＤ法により第３ストップ絶縁層３３上に形成する（図９Ｅ）。第１プラグ３６および第２プラグ３８の上面が保護膜３４で覆われる。保護膜３４は、その後の熱処理で第１プラグ３６および第２プラグ３８から銅が拡散するのを防止する役目を果たす。

本実施例の製造方法では、各電極間の最短距離がイオン伝導層の膜厚で規定することが可能となる。また、第１イオン伝導層２３の形成にスパッタリング法を用いることで、第１電極２１から第２電極２２の方向への精鋭部の屈折角度をより小さくすることができる。

本実施例は、本実施形態のスイッチング素子を半導体装置の搭載した場合の一構成例であるが、その他にも様々な変形を行うことが可能である。以下の実施例３および実施例４において、その変形例を説明する。

本実施例は、実施例２で説明した半導体装置において、第１プラグが第１電極を兼ねる構成にしたものである。

本実施例の半導体装置の構成を説明する。図１０は本実施例の半導体装置におけるスイッチング素子の一構成例を示す断面模式図である。実施例２と同様な構成については、その詳細な説明を省略する。

図１０に示すように、本実施例では、図８に示した第１電極２１が設けられていない。その代わり、第１プラグ２０１が第１イオン伝導層２３の段差部分を覆うように形成されている。第１プラグ２０１の側面は第１バリアメタル３５で覆われているが、底面は第１イオン伝導層２３と接している。第１プラグ２０１が第１電極の役目を兼ねている。そのため、第１プラグ２０１の材料は、実施例２で説明した第１電極２１の材料である。

次に、本実施例の半導体装置におけるスイッチング素子の製造方法を説明する。なお、実施例１および実施例２と共通部分の詳細な説明を省略する。

本実施例では、実施例２で説明した工程のうち、［工程５］と［工程６］を下記のように変更する。［工程５］を変更したものを［工程５’］とし、［工程６］を変更したものを［工程６’］とする。

［工程５’］ＣＶＤ法を用いて、第１イオン伝導層２３の上に第２層間絶縁層３０および第３ストップ絶縁層３３を順に形成する。フォトリソグラフィ技術およびエッチング技術を用いて、第１プラグ２０１を形成するための、第２層間絶縁層３０および第３ストップ絶縁層３３を貫通して第１イオン伝導層２３の上面に達する開口部を形成する。形成した開口部の底面と側面に、スパッタリング法またはＣＶＤ法を用いてバリアメタルを形成する。続いて、バリアメタルに対して異方性エッチングを行うことにより、開口部の底面に堆積したバリアメタルを除去して、図１０に示す第１バリアメタル３５を形成する。この異方性エッチングの際、第３ストップ絶縁層３３の上に堆積していたバリアメタルもエッチングされる。

続いて、側面にバリアメタルが形成された開口部の内部に、スパッタリング法またはＣＶＤ法を用いて銅シード層（不図示）を形成する。銅シード層の厚みは２０〜１００ｎｍ程度でよい。さらに、メッキ法を用いて銅シード層上に銅を形成する。銅の厚みは８００〜１２００ｎｍ程度でよい。開口部以外に堆積した不要な銅をＣＭＰ法により削り取ることで、側面が第１バリアメタル３５で覆われた第１プラグ２０１が形成される。なお、不要なバリアメタルが第３ストップ絶縁層３３の上に残っていても、ＣＭＰで除去される。

［工程６’］フォトリソグラフィ技術およびエッチング技術を用いて、第２プラグ３８を形成するための、第３ストップ絶縁層３３、第２層間絶縁層３０および第１イオン伝導層２３を貫通して第２電極２２の上面に達する開口部を形成する。形成した開口部にバリアメタル、および銅の一部となる銅シード層（不図示）をスパッタリング法またはＣＶＤ法により形成する。銅シード層の厚みは２０〜１００ｎｍ程度でよい。メッキ法で銅シード層上に銅を形成する。銅の厚みは８００〜１２００ｎｍ程度でよい。さらに、開口部以外に堆積された不要なバリアメタルおよび銅をＣＭＰ法により削り取る。このようにして、下面および側面が第２バリアメタル３７で覆われた第２プラグ３８が形成される。

さらに、必要に応じて保護膜３４として、膜厚５０ｎｍの炭窒化シリコンをスパッタリング法またはＣＶＤ法により第３ストップ絶縁層３３上に形成する。

本実施例では、構造上、第２拡散防止層２９が不要になり、製法上、第２拡散防止層２９および第１電極２１を形成する工程が不要となる。

本実施例は、実施例２で説明した半導体装置において、第３電極が金属イオンをイオン伝導層に供給しない材料で構成されるものである。

本実施例の半導体装置の構成を説明する。図１１は本実施例の半導体装置におけるスイッチング素子の一構成例を示す断面模式図である。実施例２と同様な構成については、その詳細な説明を省略する。

図１１に示すように、本実施例では、図８に示した第３電極２５の部分が銅配線５５と第３電極２０３とからなる。第１ストップ絶縁層３１、第１層間絶縁層２７および第２ストップ絶縁層３２に設けられた開口部には、第３電極２０３を引き出すための銅配線５５が形成されている。銅配線５５の側面および底面は第３バリアメタル２８で覆われている。

第２ストップ絶縁層３２の上に設けられた第１拡散防止層２６には貫通孔が設けられ、その貫通孔に第３電極２０３が形成されている。第３電極２０３の下面が銅配線５５に接触し、第３電極２０３の上面が第２イオン伝導層２４で覆われている。第３電極２０３の材料は第２イオン伝導層２４に金属イオンを供給しない材料で構成されている。

次に、本実施例の半導体装置におけるスイッチング素子の製造方法を説明する。なお、実施例１および実施例２と共通部分の詳細な説明を省略する。

本実施例では、実施例２で説明した工程のうち、［工程２］の第３電極２５を銅配線５５とし、［工程３］を下記の［工程３’］に変更する。

［工程３’］第１拡散層防止層２６の開口部に第３電極２０３を形成するために、スパッタリング法またはＣＶＤ法を用いて白金を形成する。白金の厚みは第１拡散防止層２６の膜厚１００ｎｍ以上とする。続いて、開口部以外に堆積された不要な白金をＣＭＰ法により削り取って白金の上面を平坦化する。第３電極２０３の上面を平坦化して段差をなくすことによって、これ以降のリソグラフィ工程でフォトレジストを塗布する際に膜厚を均一に塗布できることや、膜形成の際に膜厚を均一に成膜できることなどの利点がある。

本実施例では、金属イオンの供給を第１電極２１のみから行う。オフ状態からオン状態に遷移させる際には、第２電極２２と第１電極２１との間に電圧を印加することで、図５に示したように動作する。オン状態からオフ状態に遷移させる際には、第３電極２０３に負電圧を印加することで、図６に示したように流れる電流を抑えることができる。

また、第３電極２０３を白金などの金属のように金属イオンを供給しない材料にすれば、熱処理によって金属イオンがイオン伝導層に拡散するのを防げる。

本発明の効果の一例として、製造ロット間の特性ばらつきを低減することができる。

以上、実施形態および実施例を参照して本願発明を説明したが、本願発明は上記実施形態および実施例に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。

この出願は、２００７年１０月１９日に出願された日本出願の特願２００７−２７２６９９の内容が全て取り込まれており、この日本出願を基礎として優先権を主張するものである。

Claims (8)

1. イオン伝導層と、該イオン伝導層に接して設けられた第１の電極および第２の電極と、前記イオン伝導層に接し、前記第１の電極と第２の電極間の電気伝導度を制御するための第３の電極とを有するスイッチング素子であって、
   前記イオン伝導層は第１のイオン伝導層および第２のイオン伝導層からなり、
   前記第３の電極の上に前記第２のイオン伝導層が設けられ、
   前記第２の電極は、前記第２のイオン伝導層の上に設けられ、該第２の電極の一部が前記第２のイオン伝導層を介して前記第３の電極の一部を覆い、
   前記第１のイオン伝導層は、前記第２のイオン伝導層の上面のうち前記第２の電極を除く領域と前記第２の電極の側面および上面を覆い、
   前記第１の電極は、前記第１のイオン伝導層の上に設けられ、該第１の電極の一部が前記第１のイオン伝導層を介して前記第２の電極の一部を覆い、該第１の電極の他の一部が前記第１および第２のイオン伝導層を介して前記第３の電極の他の一部を覆っており、
   前記第１および第２の電極間の最短距離が前記第１のイオン伝導層の膜厚で規定され、前記第２および第３の電極間の最短距離が前記第２のイオン伝導層の膜厚で規定され、前記第１および第３の電極間の最短距離が前記第１および第２のイオン伝導層の膜厚で規定されている、スイッチング素子。
2. 前記第１の電極は、前記第１のイオン伝導層と接触する部位が金属イオンを供給する材料を含み、
   前記第２の電極は、前記第１および第２のイオン伝導層と接触する部位が前記金属イオンを供給しない材料で構成され、
   前記第３の電極は、前記第２のイオン伝導層と接触する部位が前記金属イオンを供給しない材料で構成されている、請求項１記載のスイッチング素子。
3. 前記第１の電極は、前記第１のイオン伝導層と接触する部位が金属イオンを供給する材料を含み、
   前記第２の電極は、前記第１および第２のイオン伝導層と接触する部位が前記金属イオンを供給しない材料で構成され、
   前記第３の電極は、前記第２のイオン伝導層と接触する部位が前記金属イオンを供給する材料を含む構成である、請求項１記載のスイッチング素子。
4. 前記金属イオンを供給する材料は、銅、銀および鉛のうち少なくともいずれかを主材料とする金属または合金であり、
   前記金属イオンを供給しない材料は、白金、アルミニウム、金、チタン、タングステン、ニッケル、パラジウム、タンタル、クロム、もしくはモリブデン、または、これらの金属のうち少なくともいずれかの窒化物、または、これらの金属のうち少なくともいずれかのシリサイド、または、これらの金属のうち複数の金属を組み合わせた合金であり、
   前記第１および第２のイオン伝導層の材料は、金属または半導体と、酸素、硫黄、セレンおよびテルルのうちいずれかのカルコゲン元素との化合物である、請求項２または３記載のスイッチング素子。
5. 前記金属イオンを供給する材料が銅であり、前記金属イオンを供給しない材料が白金であり、前記第１および第２のイオン伝導層の材料が酸化タンタルである、請求項４記載のスイッチング素子。
6. 前記第１のイオン伝導層がスパッタリング法により堆積した膜で形成されている、請求項１から５のいずれか１項記載のスイッチング素子。
7. 第１および第２のイオン伝導層と、該第１イオン伝導層に接して設けられた第１の電極および第２の電極と、前記第２イオン伝導層に接し、前記第１の電極と第２の電極間の電気伝導度を制御するための第３の電極とを有するスイッチング素子の製造方法であって、
   基体上に前記第３の電極を形成し、
   前記第３の電極の上に前記第２のイオン伝導層を形成し、
   前記第２のイオン伝導層の上に、一部が前記第２のイオン伝導層を介して前記第３の電極の一部を覆う前記第２の電極を形成し、
   前記第２のイオン伝導層の上面のうち前記第２の電極を除く領域と前記第２の電極の側面および上面を覆う前記第１のイオン伝導層を形成し、
   前記第１のイオン伝導層の上に、一部が前記第１のイオン伝導層を介して前記第２の電極の一部を覆い、他の一部が前記第１および第２のイオン伝導層を介して前記第３の電極の他の一部を覆う前記第１の電極を形成する、スイッチング素子の製造方法。
8. 前記第１のイオン伝導層の形成にスパッタリング法を用いる請求項７記載のスイッチング素子の製造方法。

Images