JP5365829B2 - スイッチング素子およびその製造方法 - Google Patents

スイッチング素子およびその製造方法 Download PDF

Info

Publication number
JP5365829B2
JP5365829B2 JP2007550242A JP2007550242A JP5365829B2 JP 5365829 B2 JP5365829 B2 JP 5365829B2 JP 2007550242 A JP2007550242 A JP 2007550242A JP 2007550242 A JP2007550242 A JP 2007550242A JP 5365829 B2 JP5365829 B2 JP 5365829B2
Authority
JP
Japan
Prior art keywords
electrode
ion
switching element
metal
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007550242A
Other languages
English (en)
Other versions
JPWO2007069725A1 (ja
Inventor
利司 阪本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007550242A priority Critical patent/JP5365829B2/ja
Publication of JPWO2007069725A1 publication Critical patent/JPWO2007069725A1/ja
Application granted granted Critical
Publication of JP5365829B2 publication Critical patent/JP5365829B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/041Modification of switching materials after formation, e.g. doping
    • H10N70/046Modification of switching materials after formation, e.g. doping by diffusion, e.g. photo-dissolution
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822Sulfides, e.g. CuS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は、電気化学反応を利用したスイッチング素子およびその製造方法に関する。
プログラマブルロジックの機能を多様化し、電子機器などへの実装を推進して行くためには、ロジックセル間を相互に結線するスイッチング素子のサイズを小さくし、そのオン抵抗を小さくすることが必要となる。かかる要件を満たし得るスイッチング素子として、イオン伝導体(イオンがその内部を自由に動き回ることのできる物質)中の金属イオン移動と、電気化学反応による金属の析出・溶解を利用したスイッチング素子(以下、金属原子移動スイッチング素子と呼ぶ)が提案されている。金属原子移動スイッチング素子は、これまでのプログラマブルロジックでよく用いられてきた半導体スイッチング素子(MOSFETなど)よりもサイズが小さく、オン抵抗が小さいことが知られている。金属原子移動スイッチング素子は必要な電極数によって2端子型、3端子型に分けられ、さらに、それぞれについて、金属イオンがイオン伝導体のどの場所に析出するかによって内部型、表面型に分けられる。以下に、従来の金属原子移動スイッチング素子のうち、内部型素子の構成と動作について説明する。
図1A及び図1Bは、第1の従来例(特表2002−536840号公報:国際公開WO00/48196号公報)における2端子−内部型の金属原子移動スイッチング素子の構成を示す断面模式図である。金属原子移動スイッチング素子は、イオン伝導体(CuS)からなるイオン伝導部410と、イオン伝導部410に接触している第2の電極(Ti)412と、イオン伝導部410に接触し、金属イオン(Cu+)の供給源となる金属(Cu)からなる第1の電極411とを有する構成である。なお、図1A及び図1Bの各部を構成する材料は例示である。
第1の電極411を基準として第2の電極412に負の電圧を印加すると、イオン伝導部410の第2の電極412との接触面近傍における金属イオン(Cu+)が還元され、イオン伝導部410の第2の電極412との接触面において金属(Cu)が析出する。金属(Cu)の析出に対応して、第1の電極411の金属(Cu)が酸化され、金属イオン(Cu+)の形でイオン伝導部410に溶け込み、イオン伝導層内の正負イオンのバランスが維持される。析出した金属(Cu)はイオン伝導層内部を第1の電極411の方向に向かって成長する。析出した金属(Cu)が第1の電極411に接触すると、スイッチング素子は導通(オン)状態となる(図1Aを参照)。
逆に、第1の電極411を基準として第2の電極412に正の電圧を印加すると、全く逆の電気化学反応が進行する。その結果、析出した金属(Cu)が第1の電極411に接触しなくなり、スイッチング素子は切断(オフ)状態となる(図1Bを参照)。以上のように、第1の電極411を構成する金属原子(Cu)が、電気化学反応により、析出物の形で第2の電極412と第1の電極411の間に移動し、導通(オン)状態では、第2の電極412と第1の電極411を電気的に接続する金属配線となる。
次に、第2の従来例(Y.Hirose and H.Hirose,“Polarity−dependent memory switching and behavior of Ag dendrite in Ag−photodoped amorphous As films”,Journal of Applied Physics,(US),vol. 47, No.6, June, 1976, p.2767−2772)について説明する。第2の従来例は、別の内部型素子に関する。図2A及び図2Bは、第2の従来例として、2端子−表面型の金属原子移動スイッチング素子の構成を示す図である。図2Aは、その構成を示す平面模式図(上側)及び断面模式図(下側)である。図2Bは、電極に析出した金属を示す平面顕微鏡写真である。
図2Aに示すように、金属原子移動スイッチング素子は、イオン伝導体(AgドープAs)からなるイオン伝導層420と、イオン伝導層420に接触している金属(Au)を電極とするAu電極422と、イオン伝導層420に接触し、金属イオン(Ag+)の供給源となる金属(Ag)を電極とするAg電極421とを有する構成である。イオン伝導層420はスライドガラス425上に形成されている。
Au電極422に負電圧、Ag電極421に正電圧を印加すると、第1の従来例と同様に、イオン伝導層420のAu電極422との接触面近傍における金属イオン(Ag+)が還元され、イオン伝導層420のAu電極422との接触面において金属(Ag)が析出する。析出した金属(Ag)はイオン伝導層表面をAg電極421の方向に向かって成長し(図2B)、Ag電極421と接触する。このとき、Ag電極421とAu電極422間は導通(オン状態)する。逆の電圧を印加すると、析出した金属の一部が切断されて、オフ状態となる。
さらに、第3の従来例について説明する。第3の従来例は、更に別の内部型素子に関する。図3は、第3の従来例(国際公開WO 2005/008783号公報)として、3端子−内部型の金属原子移動スイッチング素子の構成を示す断面模式図である。金属原子移動スイッチング素子は、イオン伝導体(CuS)からなるイオン伝導層430と、イオン伝導層430に接触している第2電極(Ti)432と、イオン伝導層430に接触し、金属イオン(Cu+)の供給源となる金属(Cu)からなる第1電極431と、イオン伝導層430に接触し、金属イオン(Cu+)の供給源となる金属(Cu)からなる第3電極433とを有する構成である。第3の電極433は基板435上に形成されている。なお、図3の各部を構成する材料は例示である。
上記3つの電極の配置について述べる。図3に示すように、第1電極431および第2電極432は、イオン伝導層430上の同一平面に配置されている。第3電極433と第1電極431間の距離、および第3電極433と第2電極432間の距離は等しく、イオン伝導層430の膜厚で決定される。第1電極431と第2電極432間の距離はイオン伝導層430の膜厚よりも小さい。
第2電極432を基準として第3電極433に正の電圧を印加すると、イオン伝導層430の第2電極432との接触面近傍における金属イオン(Cu+)が還元され、イオン伝導層430の第2電極432との接触面において金属(Cu)が析出する。金属(Cu)の析出に対応して、第3電極433の金属(Cu)が酸化され、金属イオン(Cu+)の形でイオン伝導層430に溶け込み、イオン伝導層内の正負イオンのバランスが維持される。析出した金属(Cu)はイオン伝導層表面に成長する。析出した金属(Cu)が第1電極431に接触すると、スイッチング素子は導通(オン)状態となる。逆に、第2電極432を基準として第3電極433に負の電圧を印加すると、全く逆の電気化学反応が進行する。その結果、析出した金属(Cu)が第1電極431に接触しなくなり、スイッチング素子は切断(オフ)状態となる。
以上のように、第3電極433を構成する金属原子(Cu)が、電気化学反応により、析出物の形で第2電極432と第1電極431の間に移動し、導通(オン)状態では、第2電極432と第1電極431を電気的に接続する金属配線となる。
次に、第4の従来例について説明する。第4の従来例は、表面型素子に関する。図4は、第4の従来例(米国特許6825489号公報)として、表面型に適応可能な金属原子移動スイッチング素子の構成を示す断面模式図である。図4に示すように、金属原子移動スイッチング素子は、下部電極441と、下部電極上に形成された絶縁膜444の開口部450の側壁に設けられたイオン伝導体440と、絶縁膜上に形成された上部電極442とを有する構成である。上部電極442はイオン伝導体440の上面と接触している。この構成においても、第3の従来例と同様にして素子をオンさせたり、オフさせたりすることができる。
関連する技術として特開2002−76325号公報にコンダクタンスの制御が可能な電子素子が開示されている。この電子素子は、イオン伝導性及び電子伝導性を有する混合導電体材料から成る第一電極及び導電性物質から成る第二電極により構成され、電極間のコンダクタンスを制御することが可能である。
関連する技術として特開2005−101535号公報に半導体装置が開示されている。この半導体装置は、互いに層の異なる第1及び第2の配線層と、前記第1の配線層の配線と前記第2の配線層の配線を接続するビアであって、導電率の可変な部材を含むビアを有する。前記ビアは、前記ビアと前記第1の配線との接触部を第1の端子、前記ビアと前記第2の配線との接触部を第2の端子とする、導電率可変型のスイッチ素子をなす。前記スイッチ素子は、前記第1の端子と前記第2の端子間の接続状態が、短絡、開放、又は、前記短絡と前記開放の中間状態に、可変に設定自在とされてなる。
関連する技術として特開平6−224412号公報に原子スイッチ回路及びシステムが開示されている。この原子スイッチ回路は、原子を互いの電子が相互作用を持つように複数個並べて形成した原子細線中の特定の原子を移動させることにより、その原子細線の電導度を変化させる手段を具備し、情報の記憶作用あるいは論理作用を持つ。
内部型素子の場合、イオン伝導層内部に金属を析出させようとすると、構造ストレスにより析出量が制限され、電極間に太い金属架橋を形成することは困難である。第1の従来例における金属架橋の太さは数ナノメートルである。一方、内部型素子をLSI(Large Scale Integrated Circuit)で使用するには、スイッチがオンの状態で金属架橋の太さができるだけ太い方が望ましい。これは、スイッチオン時の電子の流れによって、金属原子が移動する現象(エレクトロマイグレーション)が発生し、金属架橋が切れてしまうおそれがあるためである。これに対して、表面型では、スイッチオン時に図4に示したような開口部内の空間に金属が析出するため、イオン伝導層が構造的なストレスを受けることがなく、太いブリッジ(直径10nm以上)を形成することが可能である。
一方、表面型素子として示した図4の構造は製造途中の断面図である。LSIに組み込むために、その後に上部電極の上に配線層や保護膜等の上層を形成すると、イオン伝導層が開口部側の表面で露出しているため、開口部内の空隙が上層で埋め込まれてしまう。空隙内に上層が埋め込まれた状態で電極間に金属を析出させようとすると、イオン伝導層に構造的ストレスが発生することになる。
本発明の目的は、オンさせる際に内部に発生する構造的ストレスをより緩和したスイッチング素子とその製造方法を提供することを目的とする。
本発明の別の目的は、スイッチのオンの状態をより安定化させることが可能なスイッチング素子とその製造方法を提供することを目的とする。
上記目的を達成するための本発明のスイッチング素子は、第1の電極と、第2の電極と、イオン伝導部と、緩衝部とを具備する。第1の電極は、金属イオンを供給可能である。イオン伝導部は、第1の電極および第2の電極に接触し、金属イオンがその内部を移動可能なイオン伝導体を含む。緩衝部は、硬度がイオン伝導体よりも小さく、第1の電極と第2の電極との間にイオン伝導部に沿って設けられている。第1の電極と第2の電極との間の電位差により、当該第1の電極と当該第2の電極との間で金属が析出または溶解することで、電気的特性が切り替わる。
上記のスイッチング素子において、緩衝部は、有孔性材料を含んでいても良い。上記のスイッチング素子において、緩衝部は、空隙であっても良い。
上記のスイッチング素子において、第1の電極と第2の電極との間に、第1の電極および第2の電極に達する開口部を有する絶縁膜を更に具備していても良い。イオン伝導部が開口部の側壁に配置されていても良い。
上記のスイッチング素子において、第2の電極が基板上に配置されていても良い。イオン伝導部および緩衝部が第2の電極上に配置されている第1の電極がイオン伝導部および緩衝部の上に配置されていても良い。
上記のスイッチング素子において、イオン伝導部と接触し、金属イオンを供給可能な第3の電極を更に具備していても良い。第1の電極と第2電極と第3の電極との間の電位差により、当該第1の電極と第2の電極との間で金属が析出または溶解することで、電気的特性が切り替わっても良い。
上記のスイッチング素子において、第1の電極および第3の電極が同一平面に設けられていても良い。第1の電極および第3の電極と第2の電極との間にこれら3つの電極に達する開口部を有する絶縁膜が設けられている。イオン伝導部が開口部の側壁に配置されていても良い。
上記のスイッチング素子において、第2の電極が基板上に配置されていても良い。イオン伝導部および緩衝部が第2の電極上に配置されている。第1の電極および第3の電極がイオン伝導部および緩衝部の上に配置されていても良い。
上記目的を達成するための本発明のスイッチング素子の製造方法は、(a)基板上に第2の電極を形成する工程と、(b)基板及び第2の電極を覆うように設けられた層間絶縁層に、第2の電極に一部かかるように、基板に略垂直に開口部を形成する工程と、(c)開口部の側壁を覆うようにイオン導電体を形成する工程と、(d)イオン導電体の内側に充填膜を充填する工程と、(e)層間絶縁層、イオン導電体及び充填膜の一部を覆うように第1の電極を形成する工程とを具備する。第1の電極は、金属イオンを供給可能である。イオン伝導部は、金属イオンがその内部を移動可能なイオン伝導体を含む。充填膜は、硬度がイオン伝導体よりも小さい。
上記のスイッチング素子の製造方法において、(f)充填膜を除去する工程を更に具備していても良い。
上記のスイッチング素子の製造方法において、(e)工程は、(e1)層間絶縁層、イオン導電体及び充填膜の一部を覆うように、第1の電極と離れて形成する工程を備えていても良い。
従来例1の金属原子移動スイッチング素子の構成を示す断面模式図である。 従来例1の金属原子移動スイッチング素子の構成を示す断面模式図である。 従来例2の金属原子移動スイッチング素子の構成を示す平面模式図及び断面模式図である。 従来例2の金属原子移動スイッチング素子の電極に析出した金属を示す平面顕微鏡写真である。 従来例3の金属原子移動スイッチング素子の構成を示す断面模式図である。 従来例4の金属原子移動スイッチング素子の構成を示す断面模式図である。 基本的な2端子スイッチの一構成例を示す斜視図である。 基本的な2端子スイッチの一構成例を示す断面模式図である。 基本的な2端子スイッチの他の一構成例を示す断面模式図である。 実施例1の2端子スイッチの一構成例を示す平面模式図である。 実施例1の2端子スイッチの一構成例を示す断面模式図である。 実施例1の2端子スイッチの製造方法を示す断面模式図である。 実施例1の2端子スイッチの製造方法を示す断面模式図である。 実施例1の2端子スイッチの製造方法を示す断面模式図である。 実施例1の2端子スイッチの製造方法を示す断面模式図である。 実施例1の2端子スイッチの製造方法を示す断面模式図である。 実施例1の2端子スイッチの製造方法を示す断面模式図である。 実施例1の2端子スイッチの製造方法を示す断面模式図である。 実施例1の2端子スイッチの製造方法を示す断面模式図である。 実施例2の2端子スイッチの一構成例を示す平面模式図である。 実施例2の2端子スイッチの一構成例を示す断面模式図である。 実施例3の3端子スイッチの一構成例を示す平面模式図である。 実施例3の3端子スイッチの一構成例を示す平面模式図である。 実施例3の3端子スイッチの他の一構成例を示す平面模式図である。 実施例3の3端子スイッチの他の一構成例を示す平面模式図である。
本発明のスイッチング素子は、金属を析出させる際に発生する構造的ストレスを緩和するための緩衝部をイオン伝導体に沿って設けたことを特徴とする。
はじめに、本発明に関連する2端子型金属原子スイッチング素子および3端子型金属原子移動スイッチング素子の基本的な構成および動作原理を2端子型の素子の場合で説明する。なお、以下では、2端子型金属原子スイッチング素子を2端子スイッチと称し、3端子型金属原子移動スイッチング素子を3端子スイッチと称する。
図5A及び図5Bは、本発明の2端子スイッチの実施の形態における一構成例を示す斜視図および断面模式図である。
図5Aに示すように、2端子スイッチは、その内部に空隙13が形成されたイオン伝導体10と、イオン伝導体10の両端にあって空隙13に接するように設けられた第1電極11および第2電極12とを有する構成である。
図5A及び図5Bに示した2端子スイッチの動作について説明する。
第1電極11を基準として第2電極12に負の電圧を印加すると、イオン伝導体10の第2電極12との接触面近傍における金属イオンが還元され、イオン伝導体10の第2電極12との接触面において金属が析出する。金属は、イオン伝導体内部ではなく、構造的なストレスのより少ない、空隙13側のイオン伝導体表面に主に析出する。金属の析出に対応して、第1電極11の金属が酸化され、金属イオンの形でイオン伝導体10に溶け込み、イオン伝導体内の正負イオンのバランスが維持される。析出した金属はイオン伝導体表面を第1電極11の方向に向かって成長する。析出した金属が第1電極11に接触すると、スイッチング素子は導通(オン)状態となる。
逆に、第1電極11を基準として第2電極12に正の電圧を印加すると、全く逆の電気化学反応が進行する。その結果、析出した金属がイオン伝導体10に溶解し、第2電極12から伸びて第1電極11に接触していた金属が切れ、スイッチング素子は切断(オフ)状態となる。なお、電気的接続が完全に切れる前の段階から第1電極11および第2電極12間の抵抗が大きくなったり、電極間容量が変化したりするなど電気特性が変化し、最終的に電気的接続が切れる。
以上のように、第1の電極11と第2の電極12との間の正又は負の電位差により、第1電極11を構成する金属原子が、電気化学反応により、析出物の形で第1電極11と第2電極12の間に移動し、導通(オン)状態では、第1電極11と第2電極12を電気的に接続する金属配線となる。
イオン伝導体10に含む材料として、カルコゲン元素を含む化合物であるカルコゲナイドやハロゲン元素を含む化合物であるハロゲン化物を適用可能である。カルコゲン元素とは、酸素、硫黄、セレン、テルル、およびポロニウムである。ハロゲン元素とは、フッ素、塩素、臭素、ヨウ素、およびアスタチンである。そして、カルコゲナイドおよびハロゲン化物には、金属イオンのイオン伝導度の高い材料(硫化銅、硫化銀、テルル化銀、塩化ルビジウム銅、よう化銀、よう化銅など)やイオン伝導度の低い材料(酸化タンタル、酸化シリコン、酸化タングステン、アルミナなど)がある。
第1電極11の材料としては銅や銀がある。第1電極11が銀の場合は、金属イオンは銀イオンとなる。このような第1電極11の材料に対して、第2電極12の材料としてバリア金属(W、Ta、TaN、Ti、TiNなど)を適用可能である。イオン伝導体10を硫化銅とし、第1電極11を銅とし、第2電極12をTiとすると、金属イオンは銅となる。
上述したように、本発明では、構造的ストレスを緩和させるためにイオン導電体10に接して緩衝部を設ける。緩衝部は、イオン導電体10内部へよりも金属が析出し易い材料で構成されている。そのような材料としては、例えば、イオン導電体10よりも硬度が小さい材料であり、空隙内に満たされた気体も含まれる。すなわち、例えば、緩衝部として空隙13を設ける。それにより、空隙13内の空間に金属が析出するため、イオン伝導体10が構造的なストレスを受けることなく金属を析出させることが可能となる。それにより、より太いブリッジを形成することができ、オン状態をより安定化させることが可能となる。
なお、図5Cに示されるように、緩衝部となる空隙13に、イオン伝導体10よりも硬度が小さい軟材料13aを満たしても、金属を容易に析出させることが可能となる。金属が析出することによる形状変化を軟材料が吸収することで、イオン導電体10の構造的なストレスを軽減できるからである。ここで言う軟材料には弾性材料が含まれる。弾性材料の具体的なものとして、合成樹脂、合成ゴムなどがある。
また、空隙を満たす材料としては、軟材料に限らず、内部に孔を有する構造の有孔性(porous)材料であってもよい。有孔性材料には、例えば、メチルシロキ酸(珪素、炭素、酸素から構成)がある。メチルシロキ酸は、酸化シリコンにメチル基(CH3−)を加えたような材料で、メチル基の周辺に数nm程度の孔が生じている構造である。
(実施例1)
本実施例の構成について説明する。図6A及び図6Bは、本実施例の2端子スイッチの一構成例を示す平面模式図および断面模式図である。図6A(平面図)のJJ’で切った部分の断面が図6B(断面図)に相当する。
図6Aおよび図6Bに示すように、2端子スイッチは、基板100上の第2電極22と、第2電極22の一部が露出するように開口部26が形成された層間絶縁膜25と、開口部26の側壁に設けられたイオン伝導体20と、開口部26の一部を覆うように設けられた第1電極21とを有する構成である。第1電極21は銅で形成され、第2電極22は白金で形成されている。イオン伝導体20は硫化銅で形成され、層間絶縁膜25はシリコン酸化膜で形成されている。
図6Aの平面図に示すように、開口部26のパターンは約半分が第2電極22の上にかかっている。また、第1電極21のパターンのうち開口部26を覆う部位は第2電極22の上方にある。イオン伝導体20を側壁とする開口部26のうち、第1電極21と第2電極22とで挟まれる空間が、図6Bに示す、金属析出のための空隙27となる。
開口部26の側壁にのみイオン伝導体20を設けることで、第1電極21と第2電極22の間を全てイオン伝導体20の膜で形成する場合に比べて、金属析出時に発生するストレスが、空隙27に限らず層間絶縁膜25側に発散することが可能となる。すなわち、イオン伝導体20が構造的なストレスを受けることなく金属を析出させることができ、オン状態をより安定化させることが可能となる。
次に、図6A及び図6Bに示した2端子スイッチの製造方法について説明する。図7Aから図7Hは、本実施例の2端子スイッチの製造方法を示す断面模式図である。
シリコン基板の表面に膜厚300nmのシリコン酸化膜を形成して、基板100とする。従来のリソグラフィ技術を用いて、第2電極22を形成しない部位の基板100上にレジストパターンを形成する。続いて、レジストパターンの上から真空蒸着法で膜厚100nmの白金を形成する。その後、リフトオフ技術によりレジストパターンとその上に形成された白金を除去し、図7Aに示すように、白金の残った部分を第2電極22として形成する。このとき、図7Aの左右方向における第2電極22の長さを幅とすると、第2電極22の幅寸法を100nmよりも大きくしている。また、図7Aの奥行方向における第2電極22の長さは150nmよりも大きくしている。
次に、第2電極22および基板上面の露出部を覆うように、層間絶縁膜25となる300nmのシリコン酸化膜を形成する。続いて、層間絶縁膜25の上に開口部26を形成するためのレジストパターンを従来のリソグラフィ技術で形成する。このとき、基板面を垂直上方から見て、レジストパターンに設けられた開口が第2電極22のパターンの一部にかかるようにしている。そして、第2電極22の上面が露出するまで、層間絶縁膜25に対して反応性化学エッチングでレジストパターンの上からエッチングする。その後、レジストパターンを除去する。このようにして、図7Bに示すように、開口部26を形成する。開口部26の寸法は、図7Bの左右方向の長さである幅を100nmとし、図7Bの奥行方向の長さを300nmとした。開口部26の深さは200〜300nmとなる。開口部26のうち図7Bの奥行方向150nmが、第2電極22のパターンに重なっている。
続いて、図7Cに示すように、層間絶縁膜25の上面および開口部26を被覆するように、イオン伝導体20となる硫化銅を膜厚が均一になるようにスパッタ法を用いて形成する。続いて、反応性イオンエッチング法を用いてイオン伝導体20に対して異方性エッチングを行い、層間絶縁膜25上と、開口部26の底面上の硫化銅を除去する(図7D)。開口部26の側壁部分は開口部26の底面部分よりもエッチング速度が遅いため、イオン伝導体20の一部がエッチングされずに残る。
その後、図7Eに示すように、犠牲層となるLORレジスト(ダウコーニング社製)を200nm程度、スピン塗布法により塗布する。LORレジストのような、樹脂を含む有機溶剤は、下地に大きな段差や深い開口があっても、粘性が低いため段差や開口を埋め、表面がほぼ平坦になる。そのため、スピン塗布法により形成された犠牲層28の開口部26の膜厚は、層間絶縁膜25上に比べると厚くなる。続いて、剥離液により犠牲層28に対して等方性エッチングを行うと、図7Fに示すように、開口部26に溜まった犠牲層28を残して層間絶縁膜25上の犠牲層28が除去される。開口部26の犠牲層28の膜厚が層間絶縁膜25上に比べて厚いだけでなく、開口部26の犠牲膜28に対するエッチングレートが層間絶縁膜25上に比べて遅いため、開口部26の犠牲層28を残すことが可能となる。
次に、第2電極22の形成方法と同様にして、第1電極21を形成しない部位にレジストパターンを形成し、レジストパターンの上から真空蒸着法で膜厚100nmの銅を形成する。このとき、開口部26には犠牲膜28が埋め込まれているため、開口部26の上にも犠牲膜28を介して銅を形成することが可能となる。続いて、リフトオフ技術によりレジストパターンとその上に形成された銅を除去し、銅の残った部分を第1電極21として形成する(図7G)。第1電極形成後、図6Aに示したように開口部26の一部は、第1電極21に被覆されず、露出している。そして、剥離液に浸す処理を行うと、開口部26の露出した部位から剥離液が第1電極21と第2電極22の間の空隙27にまで侵入し、図7Hに示すように、犠牲層28が開口部26から全て除去される。
本実施例の2端子スイッチの製造方法では、第1電極21のための銅を形成する際、開口部26に犠牲層28を埋め込んでいるため、後に犠牲層28を取り除いて空隙27となる部位の上にも銅をほぼ平坦に形成できる。また、第1電極形成後、開口部26の一部が露出していることと剥離液の等方性エッチングとにより、第1電極21で覆われた部位の犠牲層28を取り除いて、第1電極21と第2電極22との間に空隙27を形成できる。
なお、犠牲層28は、スピン塗布により形成可能で、かつ等方性エッチングにより除去可能あれば、上記材料に限定されず、他の材料であってもよい。
従来の内部型素子では、金属の析出による体積膨張のため構造的なストレスがイオン伝導体に発生することが課題であった。また、従来の表面型素子では、内部型素子に比べて構造的なストレスは小さくなるものの、空間部分自体の形成が課題であった。空隙を残しつつ上層を形成する方法についての記述が米国特許6825489号公報にはなく、第4の従来例の素子をそのままLSIに適用することは困難であった。本実施例のスイッチング素子は、上述した方法により、表面型においてストレスを緩和する空隙部分を残した状態でLSIに組み込むことが可能となる。その結果、イオン伝導体20が構造的なストレスを受けることなく金属を析出させることが可能となる。それにより、より太いブリッジを形成することができ、オン状態をより安定化させることが可能となる。
また、第2電極22と、イオン伝導体20および空隙27と、第1電極21とを基板100に対して上方に順に形成した縦構造にすることで、平面に占める面積の縮小化が図れる。そのため、LSIの集積化により有利となる。
また、図7Hで説明した工程を行わないで、犠牲層28を軟材料として使用することも可能である。犠牲層28は、イオン導電体20よりも軟らかいので、金属が析出することによる形状変化を吸収することができる。それにより、イオン導電体20の構造的なストレスを軽減でき、より太いブリッジを形成することができ、オン状態をより安定化させることが可能となる。
(実施例2)
図8A及び図8Bは、本実施例の2端子スイッチの一構成例を示す平面模式図および断面模式図である。図8A(平面図)のKK’で切った部分の断面が図8B(断面図)に相当する。
図8Aおよび図8Bに示すように、2端子スイッチは、基板100上の第2電極32と、第2電極32の一部が露出するように開口部が形成された層間絶縁膜35と、開口部の側壁に設けられたイオン伝導体30と、開口部を覆うように設けられた第1電極31とを有する構成である。第1電極31は銅で形成され、第2電極32は白金で形成されている。イオン伝導体30は硫化銅で形成され、層間絶縁膜35はシリコン酸化膜で形成されている。
本実施例では、図8Aに示すように、イオン伝導体30を側壁とする開口部には軟材料37が埋め込まれている。開口部に埋め込まれた軟材料37の上面は第1電極21で覆われている。また、実施例1と異なり、第1電極31と第2電極32のパターンはほぼ同一形状であり、図8Aの平面図に示すように、これらのパターンは重なって見える。なお、イオン伝導体30および軟材料37が第1電極31と第2電極32とで挟まれていれば、これら2つの電極のパターンは必ずしも同一である必要はない。
軟材料37は、イオン導電体30よりも軟らかいので、金属が析出することによる形状変化を吸収することができる。それにより、イオン導電体30の構造的なストレスを軽減でき、より太いブリッジを形成することができ、オン状態をより安定化させることが可能となる。
ここで、軟材料37とは、上述したようにイオン伝導体30よりも硬度が小さい材料である。例えば、実施例1で述べたLORレジストを挙げることができる。
次に、図8Aおよび図8Bに示した2端子スイッチの製造方法について説明する。なお、実施例1と同様な工程についてはその詳細な説明を省略する。実施例1で示した犠牲層28を軟材料37とする。
図7Bで説明した工程で、開口部の寸法について図の左右方向の長さである幅を100nmとし、図の奥行方向の長さを100nmとして、第2電極32上に開口部を形成する。開口部のパターンは第2電極32のパターン内に入る。図7Gで説明した工程で、第1電極31を形成する際、第1電極31が開口部に埋め込まれた軟材料37とイオン伝導体30の上面を覆うようにする。そして、本実施例では、図7Hで説明した工程を行わない。以上のようにして、実施例1で説明した製造方法に上述の変更を加えることで、本実施例の2端子スイッチを製造することができる。
本実施例の2端子スイッチは、第1実施例と同様の効果が得られる他に、平面に占める面積の縮小化がさらに図れる。また、開口部内に緩衝部となる軟材料37が埋め込まれているため、その上を覆う第1電極31がより平坦に形成可能となる。
(実施例3)
図9Aおよび図9Bは本実施例の3端子スイッチの一構成例を示す平面模式図および断面模式図である。図9A(平面図)のLL’で切った部分の断面が図9B(断面図)に相当する。
図9Aおよび図9Bに示すように、3端子スイッチは、基板100上の第2電極42と、第2電極42の一部が露出するように開口部46が形成された層間絶縁膜45と、開口部46の側壁に設けられたイオン伝導体40と、開口部46の一部を覆い、かつ第2電極42の真上に設けられた第1電極41と、開口部46の一部を覆うように設けられた第3電極43とを有する構成である。第1電極41および第3電極43は銅で形成され、第2電極42は白金で形成されている。イオン伝導体40は硫化銅で形成され、層間絶縁膜45はシリコン酸化膜で形成されている。イオン伝導体40を側壁とする開口部46には、空隙47が設けられている。
なお、実施例1、2で述べたように、この緩衝部としての空隙47に、緩衝部として軟材料が埋め込まれていてもよい。図10Aおよび図10Bは本実施例の3端子スイッチの他の一構成例を示す平面模式図および断面模式図である。図10A(平面図)のMM’で切った部分の断面が図10B(断面図)に相当する。図10A及び図10Bに示すように、空隙内を軟材料47aで満たす。軟材料としては、例えば、実施例1で述べたLORレジストを挙げることができる。また、軟材料として有孔性材料を用いてもよい。
軟材料は、イオン導電体40よりも軟らかいので、金属が析出することによる形状変化を吸収することができる。それにより、イオン導電体40の構造的なストレスを軽減でき、より太いブリッジを形成することができ、オン状態をより安定化させることが可能となる。
次に、図9A及び図9Bに示した3端子スイッチの動作について説明する。
第1電極41および第3電極43を接地して、第2電極42に負電圧を印加すると第1電極41の銅が銅イオンになってイオン伝導体40に溶解する。そして、イオン伝導体中の銅イオンが第1電極41および第2電極42の表面に銅になって析出し、析出した銅により第1電極41と第2電極42を接続する金属架橋が形成される。金属架橋で第1電極41と第2電極42が電気的に接続することで、3端子スイッチがオン状態になる。
一方、上記オン状態で第2電極42を接地して、第3電極43に負電圧を印加すると、金属架橋の銅がイオン伝導体40に溶解し、金属架橋の一部が切れる。これにより、第1電極41と第2電極42との電気的接続が切れ、3端子スイッチがオフ状態になる。なお、電気的接続が完全に切れる前の段階から第1電極41および第2電極42間の抵抗が大きくなったり、電極間容量が変化したりするなど電気特性が変化し、最終的に電気的接続が切れる。
また、上記オフ状態からオン状態にするには、第3電極43に正の電圧を印加すればよい。これにより、第3電極43の銅が銅イオンになってイオン伝導体40に溶解する。そして、イオン伝導体40に溶解した銅イオンが金属架橋の切断箇所に銅になって析出し、金属架橋が第1電極41と第2電極42を電気的に接続する。
以上のように、第1の電極41と第2の電極42と第3の電極43との間の正又は負の電位差により、オン状態及びオフ状態を制御することが出来る。
次に、図9Aおよび図9Bに示した3端子スイッチの製造方法について説明する。なお、実施例1と同様な工程についてはその詳細な説明を省略する。
図7Bで説明した工程で、開口部46の寸法を図の左右方向の長さである幅を100nmとし、図の奥行方向の長さを500nmとして、開口部46を形成する。図7Gで説明した工程で、第1電極41を形成する際、第3電極43も同時に形成する。空隙47に軟材料を設ける場合には図7Hで説明した工程を行わない。以上のようにして、実施例1で説明した製造方法に上述の変更を加えることで、本実施例の3端子スイッチを製造することができる。
オン/オフ制御用の第3電極43を設けた3端子スイッチの場合でも、空隙を残したままLSIに組み込み可能となり、実施例1と同様に、金属析出の際に発生する構造ストレスを緩和させる効果が得られる。
また、第2電極42と、イオン伝導体40および空隙47と、第1電極41および第3電極43とを基板100に対して上方に順に形成した縦構造にすることで、平面に占める面積の縮小化が図れる。そのため、LSIの集積化により有利となる。
さらに、開口部46の側壁にのみイオン伝導体40を設けることで、第1電極41と第2電極42の間を全てイオン伝導体40の膜で形成する場合に比べて、金属析出時に発生するストレスが、空隙47に限らず層間絶縁膜45側に発散することが可能となる。
本発明では、スイッチオン時にイオン伝導部よりも硬度の小さい領域に金属が析出するため、イオン伝導部に発生する構造的ストレスがより抑制される。
本発明では、スイッチオン時にイオン伝導体よりも硬度の小さい領域に金属が析出するため、イオン伝導体の受ける構造的なストレスがより小さくなり、太い金属ブリッジを形成できる。その結果、オン状態がより安定する。
本発明のスイッチング素子は、LSIのような半導体装置やDRAMやフラッシュメモリ、MRAMのような半導体記憶装置に適用できる。

Claims (6)

  1. 金属イオンを供給可能な第1の電極と、
    第2の電極と、
    前記第1の電極および前記第2の電極に接触し、前記金属イオンがその内部を移動可能なイオン伝導体を含むイオン伝導部と、
    硬度が前記イオン伝導体よりも小さく、前記第1の電極と前記第2の電極との間に前記イオン伝導部に沿って設けられた緩衝部と、
    前記第1の電極と前記第2の電極との間に、前記第1の電極および前記第2の電極に達する開口部を有する絶縁膜と
    を具備し、
    前記第1の電極と前記第2の電極との間の電位差により、当該第1の電極と当該第2の電極との間で前記金属が析出または溶解することで、電気的特性が切り替わり、
    前記緩衝部は、有孔性材料を含み、
    前記イオン伝導部が前記開口部の側壁に配置され、
    前記第2の電極が基板上に配置され、
    前記イオン伝導部および前記緩衝部が前記第2の電極上に配置され、
    前記第1の電極が前記イオン伝導部および前記緩衝部の上に配置されている
    スイッチング素子。
  2. 請求項1に記載のスイッチング素子において、
    前記イオン伝導部と接触し、前記金属イオンを供給可能な第3の電極を更に具備し、
    前記第1の電極と前記第2電極と前記第3の電極との間の電位差により、当該第1の電極と前記第2の電極との間で前記金属が析出または溶解することで、電気的特性が切り替わる
    スイッチング素子。
  3. 請求項2に記載のスイッチング素子において、
    前記第1の電極および前記第3の電極が同一平面に設けられ、
    前記第1の電極および前記第3の電極と前記第2の電極との間にこれら3つの電極に達する開口部を有する絶縁膜が設けられ、
    前記イオン伝導部が前記開口部の側壁に配置されている
    スイッチング素子。
  4. 請求項2又は3に記載のスイッチング素子において、
    前記第2の電極が基板上に配置され、
    前記イオン伝導部および前記緩衝部が前記第2の電極上に配置され、
    前記第1の電極および前記第3の電極が前記イオン伝導部および前記緩衝部の上に配置されている
    スイッチング素子。
  5. (a)基板上に第2の電極を形成する工程と、
    (b)前記基板及び前記第2の電極を覆うように設けられた層間絶縁層に、前記第2の電極にかかるように、前記基板に略垂直に開口部を形成する工程と、
    (c)前記開口部の側壁を覆うようにイオン伝導部を形成する工程と、
    (d)前記イオン伝導部の内側に充填膜を充填する工程と、
    (e)前記層間絶縁層、前記イオン伝導部及び前記充填膜の一部を覆うように第1の電極を形成する工程と
    を具備し、
    前記第1の電極は、金属イオンを供給可能であり、
    前記イオン伝導部は、前記金属イオンがその内部を移動可能なイオン伝導体を含み、
    前記充填膜は、硬度が前記イオン伝導体よりも小さく、有孔性材料を含み、
    前記イオン伝導部および前記充填膜が前記第2の電極上に配置され、
    前記第1の電極が前記イオン伝導部および前記充填膜の上に配置され、
    前記第1の電極と前記第2の電極との間の電位差により、当該第1の電極と当該第2の電極との間で前記金属が析出または溶解することで、電気的特性が切り替わる
    スイッチング素子の製造方法。
  6. 請求項5に記載のスイッチング素子の製造方法において、
    前記(e)工程は、
    (e1)前記層間絶縁層、前記イオン伝導部及び前記充填膜の一部を覆うように、前記第1の電極と離れて第3の電極を形成する工程を備える
    スイッチング素子の製造方法。
JP2007550242A 2005-12-15 2006-12-15 スイッチング素子およびその製造方法 Expired - Fee Related JP5365829B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007550242A JP5365829B2 (ja) 2005-12-15 2006-12-15 スイッチング素子およびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005361826 2005-12-15
JP2005361826 2005-12-15
PCT/JP2006/325050 WO2007069725A1 (ja) 2005-12-15 2006-12-15 スイッチング素子およびその製造方法
JP2007550242A JP5365829B2 (ja) 2005-12-15 2006-12-15 スイッチング素子およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2007069725A1 JPWO2007069725A1 (ja) 2009-05-28
JP5365829B2 true JP5365829B2 (ja) 2013-12-11

Family

ID=38163027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007550242A Expired - Fee Related JP5365829B2 (ja) 2005-12-15 2006-12-15 スイッチング素子およびその製造方法

Country Status (3)

Country Link
US (1) US20090289371A1 (ja)
JP (1) JP5365829B2 (ja)
WO (1) WO2007069725A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006030323A1 (de) * 2006-04-21 2007-10-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Oberflächenbehandlung einer metallischen Substratoberfläche
JP5170615B2 (ja) * 2007-03-26 2013-03-27 株式会社船井電機新応用技術研究所 スイッチング素子
JP5266654B2 (ja) * 2007-03-27 2013-08-21 日本電気株式会社 スイッチング素子およびスイッチング素子の製造方法
JP5088036B2 (ja) * 2007-08-06 2012-12-05 ソニー株式会社 記憶素子および記憶装置
US8664651B2 (en) 2007-12-19 2014-03-04 Nec Corporation Switching device and method of manufacturing the same
WO2009150751A1 (ja) 2008-06-13 2009-12-17 株式会社船井電機新応用技術研究所 スイッチング素子
WO2011016794A2 (en) * 2009-07-28 2011-02-10 Hewlett-Packard Development Company, L.P. Memristors with asymmetric electrodes
EP2966684B1 (en) * 2013-03-09 2020-10-14 Japan Science and Technology Agency Electronic element
JP2015060890A (ja) 2013-09-17 2015-03-30 株式会社東芝 記憶装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224412A (ja) * 1992-09-22 1994-08-12 Hitachi Ltd 原子スイッチ回路及びシステム
JP2000512058A (ja) * 1996-05-30 2000-09-12 アクソン テクノロジーズ コーポレイション プログラマブルメタライゼーションセル構造およびその作製方法
WO2002021542A1 (en) * 2000-09-08 2002-03-14 Axon Technologies Corporation Microelectronic programmable device and methods of forming and programming the same
WO2003094227A1 (en) * 2002-04-30 2003-11-13 Japan Science And Technology Agency Solid electrolyte switching device, fpga using same, memory device, and method for manufacturing solid electrolyte switching device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1044452B1 (en) * 1997-12-04 2003-03-19 Axon Technologies Corporation Programmable sub-surface aggregating metallization structure and method of making same
US6825489B2 (en) * 2001-04-06 2004-11-30 Axon Technologies Corporation Microelectronic device, structure, and system, including a memory structure having a variable programmable property and method of forming the same
US6635914B2 (en) * 2000-09-08 2003-10-21 Axon Technologies Corp. Microelectronic programmable device and methods of forming and programming the same
US6487106B1 (en) * 1999-01-12 2002-11-26 Arizona Board Of Regents Programmable microelectronic devices and method of forming and programming same
US6985378B2 (en) * 1998-12-04 2006-01-10 Axon Technologies Corporation Programmable microelectronic device, structure, and system and method of forming the same
EP1159743B1 (en) * 1999-02-11 2007-05-02 Arizona Board of Regents Programmable microelectronic devices and methods of forming and programming same
US7385219B2 (en) * 2000-02-11 2008-06-10 A{umlaut over (x)}on Technologies Corporation Optimized solid electrolyte for programmable metallization cell devices and structures
JP3593582B2 (ja) * 2001-09-19 2004-11-24 彰 土井 銀イオン含有イオン伝導体の電界誘導黒化現象を利用した記憶素子
WO2003079463A2 (en) * 2002-03-15 2003-09-25 Axon Technologies Corporation Programmable structure, an array including the structure, and methods of forming the same
CN100407440C (zh) * 2003-07-18 2008-07-30 日本电气株式会社 开关元件、驱动开关元件的方法、可重写的逻辑集成电路以及存储元件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224412A (ja) * 1992-09-22 1994-08-12 Hitachi Ltd 原子スイッチ回路及びシステム
JP2000512058A (ja) * 1996-05-30 2000-09-12 アクソン テクノロジーズ コーポレイション プログラマブルメタライゼーションセル構造およびその作製方法
WO2002021542A1 (en) * 2000-09-08 2002-03-14 Axon Technologies Corporation Microelectronic programmable device and methods of forming and programming the same
WO2003094227A1 (en) * 2002-04-30 2003-11-13 Japan Science And Technology Agency Solid electrolyte switching device, fpga using same, memory device, and method for manufacturing solid electrolyte switching device

Also Published As

Publication number Publication date
US20090289371A1 (en) 2009-11-26
WO2007069725A1 (ja) 2007-06-21
JPWO2007069725A1 (ja) 2009-05-28

Similar Documents

Publication Publication Date Title
JP5365829B2 (ja) スイッチング素子およびその製造方法
KR102659033B1 (ko) 3차원 상변화 메모리 디바이스들
JP5218053B2 (ja) スイッチング素子、半導体装置、書き換え可能な論理集積回路、およびメモリ素子
JP5066918B2 (ja) スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子
KR102651904B1 (ko) 3차원 상변화 메모리 디바이스들을 형성하는 방법들
JP5863302B2 (ja) 二端子抵抗性スイッチングデバイス構造及びその製造方法
US7294875B2 (en) Nanoscale programmable structures and methods of forming and using same
CA1124857A (en) Amorphous semiconductor memory device for employment in an electrically alterable read-only memory
US8134139B2 (en) Programmable metallization cell with ion buffer layer
US7888228B2 (en) Method of manufacturing an integrated circuit, an integrated circuit, and a memory module
US7538043B2 (en) Phase change memory device and fabrication method thereof
JP2006319028A (ja) スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子
KR20070034116A (ko) 가변 저항 메모리 장치 및 제조 방법
KR20040035747A (ko) 비휘발성 저항 가변 장치 및 프로그램가능 메모리 셀의형성 방법
JP5417709B2 (ja) スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子
JPWO2009157479A1 (ja) スイッチング素子およびスイッチング素子の製造方法
CN100539232C (zh) 开关器件、用于该开关器件的驱动和制造方法、集成电路器件和存储器件
JP5446869B2 (ja) スイッチング素子、およびスイッチング素子の製造方法
US11380842B2 (en) Phase change memory cell with second conductive layer
CN108123032B (zh) 阻变随机存储器存储单元及其制作方法、电子装置
WO2016084349A1 (ja) 抵抗変化素子とその製造方法および半導体装置
WO2018123678A1 (ja) 抵抗変化素子と半導体装置および製造方法
WO2020179199A1 (ja) 不揮発性記憶装置およびその製造方法
JP7165976B2 (ja) 抵抗変化素子、および抵抗変化素子の製造方法
JP5135796B2 (ja) スイッチング素子、および書き換え可能な論理集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130828

R150 Certificate of patent or registration of utility model

Ref document number: 5365829

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees