JP2012216724A - 抵抗記憶装置およびその書き込み方法 - Google Patents

抵抗記憶装置およびその書き込み方法 Download PDF

Info

Publication number
JP2012216724A
JP2012216724A JP2011082097A JP2011082097A JP2012216724A JP 2012216724 A JP2012216724 A JP 2012216724A JP 2011082097 A JP2011082097 A JP 2011082097A JP 2011082097 A JP2011082097 A JP 2011082097A JP 2012216724 A JP2012216724 A JP 2012216724A
Authority
JP
Japan
Prior art keywords
terminal
insulator
easy
ion
ion conduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011082097A
Other languages
English (en)
Inventor
Arimitsu Kato
有光 加藤
Makoto Miyamura
信 宮村
Naoki Tomono
直樹 伴野
Munehiro Tada
宗弘 多田
Koichiro Okamoto
浩一郎 岡本
Toshitsugu Sakamoto
利司 阪本
Yoshihiko Ito
仁彦 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2011082097A priority Critical patent/JP2012216724A/ja
Publication of JP2012216724A publication Critical patent/JP2012216724A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

【課題】 イオン伝導領域を備えた抵抗記憶装置において、誤書き込みが発生しやすくなるという課題を解決する抵抗記憶装置およびその書き込み方法を提供する。
【解決手段】 抵抗記憶装置およびその書き込み方法であって、第1の絶縁体と、第1の絶縁体を挟んで対向して形成された第1の端子と第2の端子と、第1の絶縁体内に存在し第1の絶縁体が第1の端子と向かい合う面、もしくは第1の絶縁体が第2の端子と向かい合う面とほぼ平行な方向に延在する線状もしくは面状で第1の絶縁体に比べイオンが移動しやすいイオン伝導容易領域と、第1の端子と第2の端子の対向部を挟んで配置された第3の端子とイオン源とを有することを特徴としている。また、その書き込み方法は、書き込み処理を、読み出し端子をフローティング状態にして行うことを特徴としている。
【選択図】 図1

Description

本発明は抵抗記憶装置およびその書き込み方法に関し、特に2つの端子に挟まれた絶縁体内に設けたイオン伝導容易領域の導電性を変化させることで、端子間の抵抗を変化させる機能を有する抵抗記憶装置およびその書き込み方法に関する。
この種の抵抗記憶装置としては、例えば、ナノブリッジ素子を抵抗記憶素子として用いてクロスバースイッチを構成するものがあった。
まず、抵抗記憶素子の例として、ナノブリッジ素子と呼ばれる構造について説明する。図13に非特許文献1(2010 IEEE ELECTRON DEVICES MEETING TECHNICAL DIGEST (pp.303-306))で報告されたナノブリッジ素子の例を示す。同図では、ナノブリッジ素子の断面形状と動作を示し、ルテニウム(Ru)電極101と固体電解質層102と銅(Cu)電極103とを積層した構造のナノブリッジ素子である。素子抵抗を低抵抗に変化させるには、図13(a)に示すように、Cu電極103にプラスの電圧(+V)を印加することでCuイオン(Cu)をRu電極101へ向かう方向に移動させ、固体電解質層102内にCu導電領域132を形成して(図13(b)参照)、Cu電極103とRu電極101の間を低抵抗(ON)にする。逆に、図13(c)に示すように、Ru電極101にプラスの電圧(+V)を印加するとCuイオンがCu電極103へ向かう方向に移動してCu電極103に回収されるため、Cu電極103とRu電極101の間は高抵抗(OFF)に変化する(図13(d)参照)。このように、図13に示すナノブリッジ素子では、電圧の印加方向により抵抗を変化させることができる。
次に、このナノブリッジ素子を用いて構成したクロスバースイッチについて図7を用いて説明する。本例では交差する2系統の配線群、例えば、ビット線B1乃至B3とワード線W1乃至W3の交差部分に両配線を接続するようにナノブリッジ素子A11乃至A33が配置されている。初期状態ではすべてのナノブリッジ素子が高抵抗の状態とする。ナノブリッジ素子A11を低抵抗にして配線B1と配線W1間を電気的接続状態にするには、B1とW1にそれぞれ電圧Vddと0Vを、その他の配線にVdd/2を印加する。Vddをナノブリッジ素子が低抵抗に変化する閾値電圧Vthより大きく、かつVdd/2がVthより小さくなるように設定することで、所望のナノブリッジ素子A11だけ低抵抗に変化させることができる。これにより所望の1対の配線B1とW1が低抵抗で接続されることになる。
配線間を電気的に切断するには逆向きの電圧−Vddを印加して、ナノブリッジ素子を高抵抗に変化させる。これらの動作により、2系統の配線群同士の接続を自由に切り替えるクロスバースイッチを構成することができる。
ほかの抵抗記憶素子の例として、特許文献1(国際公開番号WO2005/008783)で示された抵抗記憶素子の例を図15に示す。図15では、絶縁膜としてシリコン酸化膜がシリコン基板に被覆された基板155上に形成されたゲート電極153と、ゲート電極153上に形成されたイオン伝導体154と、イオン伝導体154上に形成されたソース電極151およびドレイン電極152とを有する。イオン伝導体154は電気化学反応のための金属イオンを含んでいる。また、ソース電極151とドレイン電極152は互いに所定の距離を隔てて形成さている。
ゲート電極153は、印加される電圧の大きさにより、ソース電極151とドレイン電極152の間に延在するイオン伝導体154の伝導度を制御するためのものである。ソース電極51、ドレイン電極152およびゲート電極153は相互に電気的に絶縁された状態で配置されている。ゲート電極153は電気化学反応によってイオン伝導体154に金属イオンを供給するための材料を含んでいる。ソース電極151およびドレイン電極152のイオン伝導体154と接する部位には電気化学反応によってイオン伝導体と反応しない材料(例えば、白金等)が用いられているため、ソース電極151およびドレイン電極152は金属イオンを供給しない。
上記構成の抵抗記憶素子の動作について説明する。ソース電極151およびドレイン電極152に対してゲート電極153に正の電圧を印加すると、近接するソース電極151およびドレイン電極152上に金属イオンの還元反応によって金属が析出する。そして、ソース電極151およびドレイン電極152間のギャップに析出した金属のためにソース電極151およびドレイン電極152が電気的に接続されて、スイッチはオン状態に遷移する。
一方、ソース電極151およびドレイン電極152に対してゲート電極153に負の電圧を印加すると、電極間のギャップにおいて析出した金属が取り除かれてオフ状態に遷移する。これらのオン状態およびオフ状態は、ゲート電極153への電圧印加を中止しても、それぞれの状態が保持される。この抵抗記憶素子はソース電極とドレイン電極の間の抵抗値を、これらとは別のゲート電極に印加する電圧で制御する。イオン伝導体の導電性が変化しているためゲート電極とソース・ドレイン電極との間の抵抗も変化している。
このような抵抗記憶素子は、前述のような電気的接続経路を切り替えるスイッチ用途や、データを記憶するメモリ用途などに用いられる。
国際公開番号WO2005/008783 (図5)
2010 IEEE ELECTRON DEVICES MEETING TECHNICAL DIGEST (pp.303-306)
図13に示す抵抗記憶装置の動作速度は、固体電解質内のイオンの移動速度により決まる。図13の素子において、イオンの移動速度を速めるには固体電解質102にイオンが移動しやすい材料を用いる。この場合、読み出しにおいてRu電極101とCu電極103に電圧を印加した際にもイオンが移動してしまい、誤書き込みされるという問題が発生する。
また、図15の素子の場合もイオン伝導体154にイオンが移動しやすい材料を用いると、読み出し時にイオンが移動してしまい、誤書き込みされるという問題が発生する。これは、読み出し時に印加される電界方向でイオンが移動すると、抵抗が変化してしまう構造であることに起因する。このように、関連技術では動作を高速化しようとした場合、読み出し時の誤書き込みが発生しやすくなるという問題があった。
本発明の目的は、上述した課題を解決した抵抗記憶装置およびその書き込み方法を提供することにある。
本発明の抵抗記憶装置は、第1の絶縁体と、第1の絶縁体を挟んで対向して形成された第1の端子と第2の端子と、第1の絶縁体内に存在し第1の絶縁体が第1の端子と向かい合う面、もしくは第1の絶縁体が第2の端子と向かい合う面とほぼ平行な方向に延在する線状もしくは面状で第1の絶縁体に比べイオンが移動しやすいイオン伝導容易領域と、第1の端子と第2の端子の対向部を挟んで配置された第3の端子とイオン源とを有することを特徴としている。
また、本発明の抵抗記憶装置の書き込み方法は、書き込み処理を、読み出し端子をフローティング状態にして行うことを特徴としている。
この発明によれば、読み出し時における誤書き込みの発生を抑制しながら、イオンの移動速度を速くすることができる。このため、動作速度が改善された抵抗記憶装置およびその書き込み方法が実現できる。
本発明の第一の実施の形態の要部概略平面図と概略断面図である。 本発明の第一の実施の形態の動作説明図である。 本発明の第一の実施の形態の別の形態を示す要部概略断面図である。 本発明の第二の実施の形態の要部概略平面図と概略断面図である。 本発明の第二の実施の形態の動作説明図である。 本発明の第三の実施の形態の要部概略平面図と概略断面図である。 本発明の第三の実施の形態の動作説明図である。 本発明の第一の実施例の要部概略平面図と概略断面図である。 本発明の第一の実施例の代表的な製造工程での概略平面図と概略断面図である。 本発明の第一の実施例の別の形態の要部概略平面図と概略断面図である。 本発明の第二の実施例の要部概略平面図と概略断面図である。 本発明の第二の実施例の代表的な製造工程での概略平面図と概略断面図である。 非特許文献1に開示の抵抗記憶素子とその動作を示す概略断面図である。 図6に示す抵抗記憶素子を用いたクロスバースイッチ回路を示す要部概要図である。 特許文献1に開示の抵抗記憶素子を示す要部概略断面図である。
本発明の実施の形態につき図面を参照して説明する。
図1を参照すると、本発明の第一の実施の形態として抵抗記憶装置の平面図が(a)に、I−I線に沿った断面図が(b)に、II−II線に沿った断面図が(c)に示されている。
第一の実施の形態の抵抗記憶装置は、図1に示すように、第1の読み出し端子1と、第2の読み出し端子2と、第1の書き込み端子3と、イオン源4と、第1の絶縁体5と、第1のイオン伝導容易領域6とを有する。第1の絶縁体5は、対向する第1の読み出し端子1と第2の読み出し端子2とに挟まれた位置に配置される。
第1のイオン伝導容易領域6は、第1の絶縁体5が第1の読み出し端子1と対向する面、もしくは第1の絶縁体5が第2の読み出し端子2と対向する面とこの領域ではほぼ平行な方向に延在し、形状は図1(c)に示すようにその延在方向面で第1の絶縁体5形状そのまま、すなわち、第1のイオン伝導容易領域6の上下面が第1の絶縁体5で挟まれ、側面および端面が第1の絶縁体5から露出している構成である。あるいは図1(d)に示すように、第1のイオン伝導容易領域6の幅が第1の絶縁体5の幅より小さく形成され、第1のイオン伝導容易領域6の側面が第1の絶縁体5から露出しないように内部に配置される構成である。
さらに第1のイオン伝導容易領域6の一部は、図1(b)に示すように第1の読み出し端子1と第2の読み出し端子2とが対向する対向部と重なる。第1の書き込み端子3とイオン源4とは、上記対向部の少なくとも一部を、第1の読み出し端子1と第2の読み出し端子2とが対向する方向とは異なる方向(図面では互いに交差する方向)に挟んで配置される。
次に本抵抗記憶装置の動作について図2を用いて説明する。図2を参照すると、本発明の第一の実施の形態の動作時の状態変化が示されている。まず、本抵抗記憶装置の第1の読み出し端子1と第2の読み出し端子2との間の抵抗を、高抵抗から低抵抗に変化させる書き込み方法について説明する。
高抵抗状態では、図2(a)に示すように第1のイオン伝導容易領域6には金属イオンがほとんど存在せず、第1の絶縁体5が間に挟まった第1の読み出し端子1と第2の読み出し端子2との間にはほとんど電流が流れない。ここで第1の書き込み端子3とイオン源4との間に、イオン源4の金属イオン64が第1の書き込み端子3の方向に流れる第1の極性で所望の値の電圧Vw1、Vw2を所望の時間印加する。
これにより、図2(b)のように金属イオン64がイオン源4から第1のイオン伝導容易領域6に入り、第1の書き込み端子3に向かって広がる。第1の読み出し端子1と第1のイオン伝導容易領域6の金属イオン64との間、および第1の読み出し端子1と第1のイオン伝導容易領域6の金属イオン64との間の第1の絶縁体5の厚さを適切に設定することで、第1の読み出し端子1と第2の読み出し端子2との間に電圧Vr1、Vr2を印加することにより、図2(c)に示すように第1の読み出し端子1と第1のイオン伝導容易領域6の金属イオン64との間、および第2の読み出し端子2と第1のイオン伝導容易領域6の金属イオンとの間を電子がトンネルし、電流が流れるようになる。このようにして、低抵抗に変化させる。第1の絶縁体5の厚さは所望の抵抗値から設計する。
次に、低抵抗から高抵抗に変化させる書き込み方法について説明する。第1の書き込み端子3とイオン源4との間に、第1の極性とは逆向きで所望の値の電圧を印加する。これにより、第1のイオン伝導容易領域6内の金属イオン64がイオン源4の方向に移動し、図2(a)のようにほとんどがイオン源4に回収される。第1の読み出し端子1と第2の読み出し端子2との間に電圧Vr1、Vr2を印加したとき、第1のイオン伝導容易領域6に金属イオンが存在しないため、第1の絶縁体5全体が絶縁体として働く。トンネル電流は絶縁体厚に対し指数関数的に変化するため、流れる電流は非常に小さくなり、高抵抗を示すようになる。
次に、本抵抗記憶装置の読み出し方法について説明する。読み出しは第1の読み出し端子1と第2の読み出し端子2との間の抵抗を評価することで行う。たとえば、第1の読み出し端子1に電圧Vr1を印加して第1の読み出し端子1と第2の読み出し端子2との間に電位差を与えることにより、第2の読み出し端子2を充電し、一定時間後の第2の読み出し端子2の電位と所望の電位とをセンスアンプを用いて比較する。ほかには、低電流源から所望の電流を流したときの電位と所望の電位とをセンスアンプを用いて比較するなどの方法がある。
誤書き込み耐性を確保するため、読み出し端子1,2とイオン源4との間に発生する電界の影響を評価し、第1のイオン伝導容易領域6のイオンが移動してしまうなど問題になるのであれば、抵抗記憶装置にはイオン源4と第1の書き込み端子3をそれぞれフローティング(float)にして読み出す制御機能を設けることが望ましい。問題にならなければ接地するなど、電位を与えても良い。書き込み時には、読み出し端子1,2は、書き込みを助ける極性の電位を与えたり、フローティングにしてもよい。
第1のイオン伝導容易領域6は、固体電解質や空気との界面を持つポーラスな構造の絶縁体を用いたり、異なる絶縁体同士の界面を用いてもよい。
図3に示すように、絶縁体5と固体電解質60との界面を第1のイオン伝導容易領域6として用いた場合、第1のイオン伝導容易領域6に金属イオンがある場合、読み出し端子1−2間に所望の電圧をかけることで、固体電解質内に電界方向に延在する金属フィラメント642を形成させ、さらなる低抵抗化を図ることができる。
この場合、高抵抗に変化させるときは、固体電解質内のイオンは移動しにくいため、読み出し端子1−2間への電圧印加により第1のイオン伝導容易領域6に金属イオンを移動させる手段を設けることが望ましい。この構造では、第1のイオン伝導容易領域6に金属イオンがなければ読み出し端子1−2間に電圧を印加しても金属フィラメントが形成されることはなく、高抵抗のままである。
絶縁体5としては、二酸化シリコン(SiO)や窒化シリコン(SiN)などの絶縁性酸化物、窒化物や第1のイオン伝導容易領域6よりイオン伝導しにくい固体電解質を用いる。イオン源4としてはCuなどのイオン化しやすい材料や、イオン化量を調整するためイオン源4と第1のイオン伝導容易領域6との間にイオン源以外の材料を挟んでも良い。第1の書き込み端子3は電界を生成するのが目的のため、第1のイオン伝導容易領域6との間に絶縁体を挟んでも良い。第1のイオン伝導容易領域6上下の第1の絶縁体5の厚さは同じでも、異なってもよい。材料についても上下で異なっても良い。
書き込み時に印加する電圧は矩形波であっても、印加中に変化する波形であってもよく、複数回印加しても良い。
本実施の形態では、絶縁体中の金属イオンを介したトンネル電流を用いているため、イオン伝導容易領域6における金属イオン64同士は電気的につながっている必要はなく、散在していても良い。このように読み出し電流経路は面状、もしくは線状であるため、関連技術におけるフィラメント状電流経路にくらべて広い領域に電流が流れるため、信頼性が高い。また、読み出し電流経路と書き込み電流経路が異なるため、イオン伝導容易領域に伝導性の高い構造を利用しても読み出し時に誤書き込みが起こりにくい。さらに関連技術のように読み出し電流によってフィラメントが強化されたり弱体化したりして後の書き込み特性に影響を与えることもない。
このように、読み出しの信頼性、安定性が向上し、また容易にイオンが移動する構造を用いることができるため、より高速に動作し、信頼性のある抵抗記憶装置を得ることができる。これらを複数用いて回路制御することで、メモリ装置やスイッチ装置を構成することができる。
図4を参照すると、本発明の第二の実施の形態として抵抗記憶装置の平面図が(a)に、III−III線に沿った断面図が(b)に、IV−IV線に沿った断面図が(c)に示されている。
第二の実施の形態の抵抗記憶装置は、図4に示すように、第1の読み出し端子1と、第2の読み出し端子2と、第1の書き込み端子3と、イオン源4と、第1の絶縁体5と、二層に配置された第1のイオン伝導容易領域6とを有する。第1の絶縁体5は、対向する第1の読み出し端子1と第2の読み出し端子2とに挟まれた位置に配置される。複数の第1のイオン伝導容易領域6は、第1の絶縁体5が第1の読み出し端子1と対向する面、もしくは第1の絶縁体5が第2の読み出し端子2と対向する面とこの領域ではほぼ平行な方向に延在し、その形状は図4(c)に示すようにその延在方向面で第1の絶縁体5形状そのまま、すなわち、各第1のイオン伝導容易領域6の上下面が第1の絶縁体5で挟まれ、側面および端面が第1の絶縁体5から露出している構成である。
もしくは図4(d)に示すように、各第1のイオン伝導容易領域6の幅が第1の絶縁体5の幅より小さく形成され、各第1のイオン伝導容易領域6の側面が第1の絶縁体5から露出しないように内部に配置される構成である。
さらにそれぞれの第1のイオン伝導容易領域6の一部は、第1の読み出し端子1と第2の読み出し端子2とが対向する領域と重なる。第1の書き込み端子3とイオン源4とは、第1の読み出し端子1と第2の読み出し端子2とが対向する領域の少なくとも一部を挟み、第1の絶縁体5の第1の読み出し端子1が配置されたのと同一面、もしくは第1の絶縁体5の第2の読み出し端子2が配置されたのと同一面に配置されている。
次に本抵抗記憶装置の動作について図5を用いて説明する。図5を参照すると、本発明の第二の実施の形態の動作時の状態変化が示されている。まず、高抵抗から低抵抗に変化させる書き込み方法について説明する。高抵抗状態では、図5(a)に示すように、イオン伝導容易領域6には金属イオン64がほとんど存在せず、読み出し端子1−2間にはほとんど電流が流れない。ここで第1の書き込み端子3とイオン源4との間に、イオン源4の金属イオンが第1の書き込み端子3の方向に流れる第1の極性で所望の値の電圧を所望の時間印加する。イオン源4に接する絶縁体5として、イオンを透過する材料および厚さにすることより、図5(b)のように金属イオン64がイオン源4から第1のイオン伝導容易領域6に入り、第1の書き込み端子3に向かって広がる。第1の読み出し端子1と第1のイオン伝導容易領域6の金属イオン64との間、および第1の読み出し端子1と第1のイオン伝導容易領域6の金属イオン64との間、および第1のイオン伝導容易領域6の間に配置された第1の絶縁体5の厚さを適切に設定することで、第1の読み出し端子1と第2の読み出し端子2との間に電圧を印加することにより、図5(b)に示すように第1の読み出し端子1と第1のイオン伝導容易領域6の金属イオン64同士と第2の読み出し端子2との間を電子がトンネルし、電流が流れるようになる。このようにして、低抵抗に変化させる。
次に、低抵抗から高抵抗に変化させる書き込み方法について説明する。第1の書き込み端子3とイオン源4との間に、第1の極性とは逆向きで所望の値の電圧を印加する。これにより、第1のイオン伝導容易領域6内の金属イオン64がイオン源4の方向に移動し、図5(a)に示すように、そのほとんどがイオン源4に回収される。第1の読み出し端子1と第2の読み出し端子2との間に電圧を印加したとき、第1のイオン伝導容易領域6に金属イオンが存在しないため、第1の絶縁体5全体が絶縁体として働き、高抵抗を示すようになる。
読み出し方法は、前述した第1の実施の形態と同様である。
それぞれのイオン伝導容易領域6は互いに異なる構造でも良い。イオン源と接する絶縁体5は、それ自体、もしくは接する部分を固体電解質にすると金属イオンが導入しやすい。本実施の形態のように複数のイオン伝導容易領域6を用いる場合は、それぞれのイオン伝導容易領域6にある金属イオン64が近い位置にあることが低抵抗を得るために重要である。関連技術のように金属イオンがフィラメント状につながって形成される可能性があるため、それぞれのイオン伝導容易領域を狭くし、隣接する2つのイオン伝導容易領域がたがいにほぼ重なるように配置することで、金属イオンがどこにあっても低抵抗が得られるような構成が実現できる。
本実施の形態では、複数用意したイオン伝導容易領域6の金属イオン64を介したトンネル電流を用いているため、絶縁体5を厚くすることができ、高抵抗状態での抵抗値をより高くすることができる。また、絶縁体側面に端子を形成しなくて良いので、製造が容易である。
図6を参照すると、本発明の第三の実施の形態として抵抗記憶装置を構成する抵抗記憶素子の構成図が示されている。
第三の実施の形態の抵抗記憶装置は、図6に示すように、第1の読み出し端子1と、第2の読み出し端子2と、イオン源4と、第1の絶縁体5と、第1のイオン伝導容易領域6とを有する。第1の絶縁体5は、対向する第1の読み出し端子1と第2の読み出し端子2とに挟まれた位置に配置される。
第1のイオン伝導容易領域6は、第1の絶縁体5が第1の読み出し端子1と対向する面、もしくは第1の絶縁体5が第2の読み出し端子2と対向する面とこの領域ではほぼ平行な方向に延在し、その形状は図4(c)に示すようにその延在方向面で第1の絶縁体5形状そのまま、もしくは図4(d)に示すように図4(c)の一部の形状であり、第1の絶縁体5の内部に第1の読み出し端子1と第2の読み出し端子2の間の方向に複数配置される。
さらにそれぞれの第1のイオン伝導容易領域6の一部は、第1の読み出し端子1と第2の読み出し端子2とが対向する領域と重なる。イオン源4は、第1の読み出し端子1と第2の読み出し端子2とは別の位置に配置される。本実施の形態では、第1の読み出し端子1、もしくは第2の読み出し端子2が、第1の実施の形態や第2の実施の形態の第1の書き込み端子の役割を共有する。
次に本抵抗記憶装置の動作について図7を用いて説明する。図7を参照すると、本発明の第三の実施の形態の動作時の状態変化が示されている。まず、高抵抗から低抵抗に変化させる書き込み方法について説明する。高抵抗状態では、イオン伝導容易領域6には金属イオンがほとんど存在せず、読み出し端子間にはほとんど電流が流れない。ここで第1の読み出し端子1とイオン源4との間に、イオン源4の金属イオンが第1の読み出し端子1の方向に流れる第1の極性で所望の値の電圧を所望の時間印加する。これにより、図7に示すように金属イオン64がイオン源4から各第1のイオン伝導容易領域6に入り、第1の読み出し端子1に向かって広がる。
第1の読み出し端子1と各第1のイオン伝導容易領域6の金属イオン64との間、および第2の読み出し端子2と各第1のイオン伝導容易領域6の金属イオンとの間、および第1のイオン伝導容易領域6の間に配置された第1の絶縁体5の厚さを適切に設定することで、第1の読み出し端子1と第2の読み出し端子2との間に電圧を印加することにより、図7に示すように第1の読み出し端子1と第1のイオン伝導容易領域6の金属イオン64同士と第2の読み出し端子2との間を電子がトンネルし、電流が流れるようになる。このようにして、低抵抗に変化させる。
次に、低抵抗から高抵抗に変化させる書き込み方法について説明する。第1の読み出し端子1とイオン源4との間に、第1の極性とは逆向きで所望の値の電圧を印加する。これにより、第1のイオン伝導容易領域6内の金属イオン64がイオン源4の方向に移動し、そのほとんどがイオン源4に回収される。第1の読み出し端子1と第2の読み出し端子2との間に電圧を印加したとき、第1のイオン伝導容易領域6に金属イオンが存在しないため、第1の絶縁体5全体が絶縁体として働き、高抵抗を示すようになる。
読み出し方法は、前述した第1の実施の形態と同様である。
それぞれのイオン伝導容易領域は異なる構造でも良い。書き込み時の電圧は、第1の読み出し端子1だけでなく第2の読み出し端子2にも印加することができる。
本実施の形態では、端子の数を減らすことができるので、微細化が可能である。
(実施例)
次に、具体的な実施例を用いて本発明の動作を説明する。
図8に示した抵抗記憶素子を用いて、本発明の第一の実施例を説明する。図8(a)は素子の平面図、(b)はV−V線に沿った断面図、(c)はVI−VI線に沿った断面図である。
本発明の第一の実施例は、第1の読み出し端子56であるルテニウム(Ru)と、第2の読み出し端子52であるRuと、第1の書き込み端子58であるRuと、イオン源57である銅(Cu)と、イオン伝導容易領域54としての酸化ケイ素タンタル(TaSiO)と、イオン伝導容易領域54を挟んで形成された絶縁体53,55(二酸化シリコン(SiO))とを有している。各端子とイオン源は制御回路と電気的に接続されている。
次に、本実施例の製造方法について図9を用いて説明する。図9(a)、(c)および(e)は、代表的な製造行程における平面図であり、図9(b)、(d)および(f)は図9(a)、(c)および(e)のVII−VII線、VIII−VIII線およびIX−IX線に沿った断面図をそれぞれ示す。
まず、集積回路などが形成されたシリコン基板等の基板(図示せず)上にSiO層間膜51を400nmの厚さに成膜し、フォトリソグラフィ技術により端子形成部以外をレジストで保護し、反応性イオンエッチング技術(以降RIEと称す)により層間膜51を200nmの深さに選択エッチングする。
レジスト除去後、全面に第2の読み出し端子52となるRuをスパッタリング法で300nmの厚さに成膜し、その後、化学的機械的研磨技術(以降CMPと称す)により第2の読み出し端子形成部以外のRuを研磨除去し、第2の読み出し端子52のRuパターンを形成する。
次に、全面に第1の絶縁体53を2nm、イオン伝導容易領域54を1nm、第2の絶縁体55を1nm、第1の読み出し端子56を20nm、の厚さでスパッタリング法や化学蒸着(Chemical Vapor Deposition)法(以降CVDと称す)で順次成膜する。
次に、イオン源形成部以外をレジストで保護し、RIEによりイオン源形成部のRu56、第2の絶縁体55、イオン伝導容易領域54、第1の絶縁体53を除去する。レジスト除去後全面にシード層とCuのイオン源57をスパッタリング法とメッキ法を用いて形成した後、CMPにより平坦化することでイオン源57の部分にCuを残す(図9(a)および(b))。同様のプロセスを用いて第1の書き込み端子58のための部分を開口し、Taをスパッタリング法で300nmの厚さに形成し、さらにCMPで平坦化し、第1の書き込み端子58を形成する。
次に、抵抗記憶素子となる領域にレジスト60を形成し、レジスト60とCuのイオン源57とをマスクとして、Taの第1の書き込み端子58、Ruの第1の読み出し端子56、第2の絶縁体55、TaSiOのイオン伝導容易領域54、第1の絶縁体53をRIEにより選択的に除去する(図9(c)および(d))。
次にレジスト60を除去した後、第1の読み出し端子56の形状にレジストを形成し、RIEにより第1の読み出し端子56を加工することで、抵抗記憶素子が形成できる(図9(e)および(f))。
次に、本実施例の動作方法について説明する。まず、記憶状態の読み出し方法について説明する。記憶状態は、第1の読み出し端子56と第2の読み出し端子52との間の抵抗として記憶される。このため、第1の読み出し端子56と第2の読み出し端子52との間に電圧を印加して流れる電流を評価したり、低電流を流すための印加電圧を評価したりすることで、抵抗値を評価して記憶状態を判別する。このとき、第1の書き込み端子58とイオン源57とはフローティング状態に設定する。メモリなどのようにデータ記憶装置として用いる場合は、読み出した抵抗値からデータを判別する。また、クロスバースイッチのような用途では、抵抗値により接続、非接続として働くように回路を構成する。
次に、抵抗記憶素子の抵抗を高抵抗から低抵抗に変化させる書き込み方法について説明する。第1の読み出し端子56と第2の読み出し端子52をフローティング状態に設定した後、第1の書き込み端子58を接地し、イオン源57に正の電位、たとえば2Vを10ns印加する。イオン源からのCuイオンは正イオン(Cu+)としてイオン伝導容易領域54内と、このイオン伝導容易領域54と第2の絶縁体55との界面およびイオン伝導容易領域54と第1の絶縁体53との界面を第1の書き込み端子58へ向かう方向に移動する。これにより、第1の読み出し端子56と第2の読み出し端子52との間のイオン伝導容易領域54部分にCuイオンが移動したため、Cuイオンを介してトンネルする電子が増加し、低抵抗を示すようになる。
次に、抵抗記憶素子の抵抗を低抵抗から高抵抗に変化させる書き込み方法について説明する。第1の読み出し端子56と第2の読み出し端子52をフローティング状態に設定した後、イオン源57を接地し、第1の書き込み端子58に正の電位、たとえば3Vを1μs印加する。Cuイオンはイオン源57方向に移動するため、第1の読み出し端子56と第2の読み出し端子52との間のイオン伝導容易領域54部分のCuイオンがなくなる。これにより、第1の読み出し端子56と第2の読み出し端子52との間は第2の絶縁体55、イオン伝導容易領域54および第1の絶縁体53の全体で絶縁されるため、電子のトンネル確率が減少し、高抵抗を示すようになる。
読み出し時に第1の書き込み端子58とイオン源57に電位が与えられると、第1の読み出し端子56と第2の読み出し端子52からの電界が発生するため、イオン伝導容易領域54中のイオンを移動させる可能性がある。移動量が使用上問題ない量であれば、第1の書き込み端子58とイオン源57に電位を与えても良い。例えば、第1の読み出し端子56と第2の読み出し端子52の電位の中間の値に設定すると、第1の読み出し端子56側と第2の読み出し端子52側で逆向きの電界となるため、影響を最小にすることができる。主な電界方向は、イオン伝導容易領域54の延在方向とは異なるため、原理的に影響は小さく、読み出し時の誤書き込み発生を抑制することが可能である。
また、書き込み時には第1の読み出し端子56と第2の読み出し端子52にイオンの移動を助ける向きの電位を一時的に印加することも可能である。第1の読み出し端子56とイオン伝導容易領域54との間隔、および第2の読み出し端子52とイオン伝導容易領域54との間隔は、電子がトンネルできる距離にする必要がある。このため、どちらの間隔も3nm以下であることが望ましい。すなわち、第1の絶縁体52および第2の絶縁体55の厚みを3nm以下とすることが望ましい。
イオン伝導容易領域54は、本実施例のように固体電解質や、膜内に空気との界面をもつポーラスSiOなどの材料も利用可能である。また、二つの絶縁体を積層した界面も利用可能である。
図10は図8における第1の絶縁体53のかわりにイオン伝導容易領域54を用いた構造であり、イオン伝導容易領域54と第2の絶縁体55との界面をイオン伝導容易領域として用いている。イオン源57と第1の書き込み端子58は直接イオン伝導容易領域54であるTaSiOに接しているが、たとえばチタン(Ti)やSiOなどの金属や絶縁体を介して接触させることにより、イオン化を調整することも可能である。また、イオン伝導容易領域64は素子形状と同じである必要はなく、イオン源から対向部までイオンを導入できればいいので、金属イオンが拡散できる程度のイオン源近傍から対向部にわたり、少なくとも線状に存在すればよい。
本実施例によれば、読み出し時に誤書き込みの発生を抑制することができるため、イオンの移動速度が速い構造を利用できる。このため、動作速度が速い抵抗記憶装置が実現可能となる。
図11に示した抵抗記憶素子を用いて、本発明の第二の実施例を説明する。図11(a)は抵抗記憶素子の平面図、(b)はX−X線に沿った断面図、(c)はXI−XI線に沿った断面図である。
本発明の第二の実施例は、第1の読み出し端子89であるTaと、第2の読み出し端子82であるTaと、第1の書き込み端子91であるTaと、イオン源83であるCuと、イオン伝導容易領域85,87としての硫化銅(CuS)と、イオン伝導容易領域を挟んで形成された第1および第2の絶縁体84および86としてのSiOと第3の絶縁体88としての窒化シリコン(SiN)を有している。さらにイオン導入部90としてのCuSを有している。各端子とイオン源は制御回路と電気的に接続されている。
次に、本実施例の製造方法について図12を用いて説明する。図12(a)、(c)および(e)は、代表的な製造行程における平面図であり、図12(b)、(d)および(f)は図12(a)、(c)および(e)のXII−XII線、XIII−XIII線およびIXX−IXX線に沿った断面図をそれぞれ示す(。まず、集積回路などが形成されたシリコン基板等の基板(図示せず)上に絶縁体SiO層間膜81を400nmの厚さに成膜し、フォトリソグラフィ技術により端子形成部以外をレジストで保護し、RIEにより層間膜81を200nmの深さに選択エッチングする。
レジスト除去後、全面に第2の読み出し端子82となるTaをスパッタリング法で300nmの厚さに成膜し、その後、CMPにより端子形成部以外のTaを研磨除去し、第2の読み出し端子82のTaパターンを形成する。次に、イオン源形成部以外をレジストで保護し、RIEにより絶縁体層間膜81を200nmの深さに選択エッチングする。
レジスト除去後、全面にシード層とCuイオン源83をスパッタリング法とメッキ法を用いて300nm形成した後、CMPにより平坦化することでイオン源部分にイオン源83を残す。
次に、全面に第1の絶縁体84を1nm、第1のイオン伝導容易領域85を0.7nm、第2の絶縁体86を0.7nm、第2のイオン伝導容易領域87を0.7nm、第3の絶縁体88を2nm、第1の読み出し端子89を50nm、スパッタリング法とCVDで順次成膜する。
次に、イオン源上部以外をレジストで保護し、RIEによりイオン源導入部の第1の読み出し端子89から第1の絶縁体84までを除去する。レジスト除去後全面にイオン導入部90を100nmの厚さにスパッタリング法で成膜した後、CMPにより平坦化することでイオン導入部90を形成する(図12(a)および(b))。次に、素子となる領域にレジストを形成し、レジストをマスクとして、イオン導入部90と第1の読み出し端子89から第1の絶縁体84までをRIEにより除去する(図12(c)および(d))。
レジスト除去後、第1の読み出し端子89と第1の書き込み端子91の形状にレジストを形成し、RIEにより第1の読み出し端子89を加工することで、素子形状が形成できる(図12(e)および(f))。
次に、本実施例の動作方法について説明する。記憶状態は読み出し端子である第1の読み出し端子89と第2の読み出し端子82の間の抵抗として記憶されており、読み出し方法は第1の実施例と同様である。
次に、素子抵抗を高抵抗から低抵抗に変化させる書き込み方法について説明する。第1の読み出し端子89と第2の読み出し端子82をフローティング状態に設定した後、第1の書き込み端子91を接地し、イオン源83に正の電位、たとえば2Vを100ns印加する。イオン源からのCuイオンは正イオンとしてイオン導入部90と、第1および第2のイオン伝導容易領域85,87を第1の書き込み端子91方向に移動する。これにより、第1の読み出し端子89と第2の読み出し端子82との間の第1および第2のイオン伝導容易領域85,87部分にCuイオンが移動するため、Cuイオンを介してトンネルする電子が増加し、低抵抗を示すようになる。
次に、素子抵抗を低抵抗から高抵抗に変化させる書き込み方法について説明する。第1の読み出し端子89と第2の読み出し端子82をフローティング状態に設定した後、イオン源83を接地し、第1の書き込み端子91に正の電位、たとえば3Vを100μs印加する。Cuイオンはイオン源83方向に移動するため、第1の読み出し端子89と第2の読み出し端子82との間の第1のイオン伝導容易領域85および第2のイオン伝導容易領域87部分のCuイオンがなくなる。これにより、第1の読み出し端子89と第2の読み出し端子82の間は第3の絶縁体88、第2のイオン伝導容易領域87、第2の絶縁体86、第1のイオン伝導容易領域85、第1の絶縁体84の全体で絶縁されるため、電子のトンネル確率が減少し、高抵抗を示すようになる。
各絶縁体84、86、88の厚さは同じである必要はないが、金属イオンが到達しやすいよう、イオン源に近い側が薄い方が望ましい。本実施例ではイオン導入部90により金属イオンをイオン伝導容易領域に導入しているが、イオン導入部90がなくても第2の絶縁体86および第1の絶縁体84が薄いため、拡散で金属イオンを導入することもできる。このときイオン源表面を固体電解質膜で覆っておくとイオン化を促進できる。本実施例では、第1の読み出し端子89と第1の書き込み端子91を別々に設けたが、第1の読み出し端子89を書き込みと読み出しの共用端子として使用し、第1の書き込み端子91を省略することも可能である。
本実施例によれば、すべての端子が成膜面の上下にあるため製造が容易になる。
以上の実施例において、端子を構成する材料としてはTi,Ta,Pt,タングステン(W),モリブデン(Mo),シリサイドなどがあげられる。また、イオン源としてはCu,銀(Ag),鉛(Pb)などが利用できる。イオン伝導容易領域としては、カルコゲン元素(酸素(O),硫黄(S),セレン(Se),テリウム(Te))と金属の化合物、シリコンを含む絶縁物(酸化シリコン、窒化シリコン、酸窒化シリコン)、ペロブスカイト型酸化物(ABO:A:(Mg),カルシウム(Ca),ストロンチウム(Sr),バリウム(Ba)、ホウ素(B):Ti)などでもよい。
なお、本発明は上記各実施例に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変更され得ることは明らかである。
上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
(付記1)
第1の絶縁体と、前記第1の絶縁体を挟んで対向して形成された第1の端子と第2の端子と、前記第1の絶縁体内に存在し前記第1の絶縁体が前記第1の端子と向かい合う面、もしくは前記第1の絶縁体が前記第2の端子と向かい合う面とほぼ平行な方向に延在する線状もしくは面状で前記第1の絶縁体に比べイオンが移動しやすいイオン伝導容易領域と、前記第1の端子と前記第2の端子の対向部を挟んで配置された第3の端子とイオン源とを有することを特徴とする抵抗記憶装置。
(付記2)
前記イオン伝導容易領域と前記第1の端子との距離と、前記イオン伝導容易領域と前記第2の端子との距離とが異なることを特徴とする付記1の抵抗記憶装置。
(付記3)
前記イオン伝導容易領域と前記第1の端子との距離、および記イオン伝導容易領域と前記第2の端子との距離それぞれが、電子がトンネルできる距離であることを特徴とする付記1から3のいずれか1項記載の抵抗記憶装置。
(付記4)
前記イオン伝導容易領域が複数あることを特徴とする付記1から3のいずれか1項記載の抵抗記憶装置。
(付記5)
前記イオン伝導容易領域と前記第1の端子との距離、もしくは前記イオン伝導容易領域と前記第2の端子との距離と、前記イオン伝導容易領域同士の距離とが異なることを特徴とする付記4の抵抗記憶装置。
(付記6)
前記イオン伝導容易領域同士の距離が、電子がトンネルできる距離であることを特徴とする付記4から5のいずれか1項記載の抵抗記憶装置。
(付記7)
前記距離が3nm以下であることを特徴とする付記1から6のいずれか1項記載の抵抗記憶装置。
(付記8)
前記第3の端子および/またはイオン源と前記イオン伝導容易領域が前記第2の絶縁体、もしくは導電体を介して接していることを特徴とする付記1から7のいずれか1項記載の抵抗記憶装置。
(付記9)
前記第3の端子と前記第1の端子、もしくは前記第2の端子とが同一であることを特徴とする付記1から8のいずれか1項記載の抵抗記憶装置。
(付記10)
前記第3の端子と前記イオン源との間に電圧を印加することにより、前記イオン伝導容易領域にイオンを配置、除去することで、前記第1の端子と前記第2の端子との間で前記イオン伝導容易領域を介して流れるトンネル電流を変化させることを特徴とする付記1から9のいずれか1項記載の抵抗記憶装置。
(付記11)
前記第3の端子と前記イオン源との間に電圧を印加することにより、前記イオン伝導容易領域にイオンを配置、除去することで、前記第1の端子と前記第2の端子との間に電圧を印加したとき、前記イオン伝導容易領域と前記第1の端子、もしくは前記第2の端子との間への金属架橋の形成のしやすさを変化させることを特徴とする付記1から10のいずれか1項記載の抵抗記憶装置。
(付記12)
前記イオン伝導容易領域が、前記第1の絶縁体内に形成された固体電解質材料であることを特徴とする付記1から11のいずれか1項記載の抵抗記憶装置。
(付記13)
前記イオン伝導容易領域が、同一、もしくは異なる絶縁体が接する界面を含むことを特徴とする付記1から12のいずれか1項記載の抵抗記憶装置。
(付記14)
読み出し時に印加される電界方向と、書き込み時にイオンが移動する方向とが異なることを特徴とする付記1から13のいずれか1項記載の抵抗記憶装置。
(付記15)
書き込み処理を、読み出し端子をフローティング状態にして行うことを特徴とする付記1から14のいずれか1項記載の抵抗記憶装置の書き込み方法。
(付記16)
書き込み手順が、読み出し端子にイオン移動を促進する電位を印加する手順を含むことを特徴とする付記1から15のいずれか1項記載の抵抗記憶装置の書き込み方法。
(付記17)
読み出し処理を、書き込み端子とイオン源とをフローティング状態にして行うことを特徴とする付記1から16のいずれか1項記載の抵抗記憶装置の書き込み方法。
(付記18)
読み出し処理を、読み出し端子に印加する電位の平均電位を書き込み端子とイオン源とに印加して行うことを特徴とする付記1から16のいずれか1項記載の抵抗記憶装置の書き込み方法。
1 第1の読み出し端子
2 第2の読み出し端子
3 第1の書き込み端子
4 イオン源
5 第1の絶縁体
6 第1のイオン伝導容易領域

Claims (10)

  1. 第1の絶縁体と、前記第1の絶縁体を挟んで対向して形成された第1の端子と第2の端子と、前記第1の絶縁体内に存在し前記第1の絶縁体が前記第1の端子と向かい合う面、もしくは前記第1の絶縁体が前記第2の端子と向かい合う面とほぼ平行な方向に延在する線状もしくは面状で前記第1の絶縁体に比べイオンが移動しやすいイオン伝導容易領域と、前記第1の端子と前記第2の端子の対向部を挟んで配置された第3の端子とイオン源とを有することを特徴とする抵抗記憶装置。
  2. 前記イオン伝導容易領域と前記第1の端子との距離と、前記イオン伝導容易領域と前記第2の端子との距離とが異なることを特徴とする請求項1の抵抗記憶装置。
  3. 前記イオン伝導容易領域と前記第1の端子との距離、および前記イオン伝導容易領域と前記第2の端子との距離それぞれが、電子がトンネルできる距離であることを特徴とする請求項1乃至3のいずれか1項記載の抵抗記憶装置。
  4. 前記イオン伝導容易領域が複数あることを特徴とする請求項1乃至3のいずれか1項記載の抵抗記憶装置。
  5. 前記イオン伝導容易領域と前記第1の端子との距離、もしくは前記イオン伝導容易領域と前記第2の端子との距離と、前記イオン伝導容易領域同士の距離とが異なることを特徴とする請求項4の抵抗記憶装置。
  6. 前記イオン伝導容易領域同士の距離が、電子がトンネルできる距離であることを特徴とする請求項4乃至5のいずれか1項記載の抵抗記憶装置。
  7. 前記第3の端子と前記第1の端子、もしくは前記第2の端子とが同一であることを特徴とする請求項1から8のいずれか1項記載の抵抗記憶装置。
  8. 書き込み処理を、読み出し端子をフローティング状態にして行うことを特徴とする請求項1乃至7のいずれか1項記載の抵抗記憶装置の書き込み方法。
  9. 書き込み手順が、読み出し端子にイオン移動を促進する電位を印加する手順を含むことを特徴とする請求項1乃至7のいずれか1項記載の抵抗記憶装置の書き込み方法。
  10. 読み出し処理を、書き込み端子とイオン源とをフローティング状態にして行うことを特徴とする請求項1乃至7のいずれか1項記載の抵抗記憶装置の書き込み方法。
JP2011082097A 2011-04-01 2011-04-01 抵抗記憶装置およびその書き込み方法 Withdrawn JP2012216724A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011082097A JP2012216724A (ja) 2011-04-01 2011-04-01 抵抗記憶装置およびその書き込み方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011082097A JP2012216724A (ja) 2011-04-01 2011-04-01 抵抗記憶装置およびその書き込み方法

Publications (1)

Publication Number Publication Date
JP2012216724A true JP2012216724A (ja) 2012-11-08

Family

ID=47269218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011082097A Withdrawn JP2012216724A (ja) 2011-04-01 2011-04-01 抵抗記憶装置およびその書き込み方法

Country Status (1)

Country Link
JP (1) JP2012216724A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5842912B2 (ja) * 2011-03-22 2016-01-13 日本電気株式会社 抵抗記憶装置およびその書き込み方法
JP2016063118A (ja) * 2014-09-19 2016-04-25 株式会社東芝 撮像素子、撮像装置および半導体装置
JP2018050057A (ja) * 2017-10-24 2018-03-29 株式会社東芝 撮像素子、撮像装置および半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5842912B2 (ja) * 2011-03-22 2016-01-13 日本電気株式会社 抵抗記憶装置およびその書き込み方法
JP2016063118A (ja) * 2014-09-19 2016-04-25 株式会社東芝 撮像素子、撮像装置および半導体装置
US9924117B2 (en) 2014-09-19 2018-03-20 Kabushiki Kaisha Toshiba Imaging element for use with a retina chip, imaging apparatus including the same, and semiconductor apparatus included in the same
JP2018050057A (ja) * 2017-10-24 2018-03-29 株式会社東芝 撮像素子、撮像装置および半導体装置

Similar Documents

Publication Publication Date Title
JP5066918B2 (ja) スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子
US9680095B2 (en) Resistive RAM and fabrication method
JP5218053B2 (ja) スイッチング素子、半導体装置、書き換え可能な論理集積回路、およびメモリ素子
JP6344243B2 (ja) スイッチング素子、および半導体スイッチング装置の製造方法
US7960712B2 (en) Switching element, switching element drive method and fabrication method, reconfigurable logic integrated circuit, and memory element
CN101878529B (zh) 非易失性存储装置及其制造方法
US20080248380A1 (en) Method of manufacturing an integrated circuit, an integrated circuit, and a memory module
JP6112106B2 (ja) 抵抗変化素子、その抵抗変化素子を有する半導体装置、その半導体装置の製造方法およびその抵抗変化素子を用いたプログラミング方法
US20130330901A1 (en) Programmable metallization memory cell with layered solid electrolyte structure
JP2006319028A (ja) スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子
JP5783174B2 (ja) 半導体装置及びその動作方法
JP6901686B2 (ja) スイッチング素子、半導体装置及びその製造方法
US8343801B2 (en) Method of forming a programmable metallization memory cell
JP5135797B2 (ja) スイッチング素子、スイッチング素子の製造方法、書き換え可能な論理集積回路、およびメモリ素子
US20080112207A1 (en) Solid electrolyte memory device
JP2012216724A (ja) 抵抗記憶装置およびその書き込み方法
US9947722B2 (en) Semiconductor memory device
US20170077179A1 (en) Selectors with oxide-based layers
JP5477687B2 (ja) スイッチング素子、スイッチング素子の動作方法、スイッチング素子の製造方法、書き換え可能な論理集積回路およびメモリ素子
JP2012216725A (ja) 抵抗記憶装置およびその製造方法
WO2018123678A1 (ja) 抵抗変化素子と半導体装置および製造方法
JP7165976B2 (ja) 抵抗変化素子、および抵抗変化素子の製造方法
JP5135796B2 (ja) スイッチング素子、および書き換え可能な論理集積回路

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140603