JP5135798B2 - スイッチング素子、スイッチング素子の駆動方法、書き換え可能な論理集積回路、およびメモリ素子 - Google Patents

スイッチング素子、スイッチング素子の駆動方法、書き換え可能な論理集積回路、およびメモリ素子 Download PDF

Info

Publication number
JP5135798B2
JP5135798B2 JP2006550728A JP2006550728A JP5135798B2 JP 5135798 B2 JP5135798 B2 JP 5135798B2 JP 2006550728 A JP2006550728 A JP 2006550728A JP 2006550728 A JP2006550728 A JP 2006550728A JP 5135798 B2 JP5135798 B2 JP 5135798B2
Authority
JP
Japan
Prior art keywords
electrode
ion
metal
switching element
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006550728A
Other languages
English (en)
Other versions
JPWO2006070693A1 (ja
Inventor
利司 阪本
久雄 川浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2006550728A priority Critical patent/JP5135798B2/ja
Publication of JPWO2006070693A1 publication Critical patent/JPWO2006070693A1/ja
Application granted granted Critical
Publication of JP5135798B2 publication Critical patent/JP5135798B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more terminals, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors

Description

本発明は、集積回路などで用いられるスイッチング素子、スイッチング素子の駆動方法、スイッチング素子の製造方法、スイッチング素子を用いた書き換え可能な論理集積回路、スイッチング素子を用いたメモリ素子に関する。
現在、電子機器などでは、多くの集積回路が用いられている。電子機器で用いられている多くの集積回路は、いわゆる特定用途向け集積回路（ＡＳＩＣ：Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）であり、当該電子機器のために設計された専用回路である。このような特定用途向け集積回路では、セル（ＡＮＤ回路、ＯＲ回路などの論理回路）の配置やセル相互の結線が集積回路製造工程で行われるため、製造後は回路構成の変更ができない。
近年、電子機器の開発競争が激化し、また、電子機器の小型化が進んでいる。このような状況のもとで、製造後においても、電子信号により回路構成を変更し、１つのチップで多くの機能を提供できるプログラマブルロジックが注目を集めている。プログラマブルロジックは、複数のロジックセルがスイッチング素子を介して相互に結線されて構成される。ロジックセルはプログラマブルロジックを組み立てていくうえでの単位となる論理回路である。プログラマブルロジックの代表例としては、ＦＰＧＡ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）やＤＲＰ（Ｄｙｎａｍｉｃａｌｌｙ Ｒｅｃｏｎｆｉｇｕｒａｂｌｅ Ｐｒｏｃｅｓｓｏｒ）がある。
このように注目を集めるプログラマブルロジックではあるが、これまでのところ、プログラマブルロジックの電子機器などへの実装は限られている。これは以下の理由による。これまでのプログラマブルロジックでは、ロジックセル間を相互に結線するスイッチング素子のサイズが大きく、そのオン抵抗が高い。そこで、これまでのプログラマブルロジックは、このようにサイズが大きく、オン抵抗の高いスイッチング素子の数をできるだけ減らすために、トランジスタ数の多いロジックセルを少数用いて構成されていた。その結果、ロジックセルの組み合わせの自由度が小さくなり、プログラマブルロジックの提供できる機能は限られていた。つまり、スイッチング素子の大きいサイズとオン抵抗の高さが、プログラマブルロジックの機能を限定し、プログラマブルロジックの電子機器などへの実装の適用範囲を限定してきたのである。
プログラマブルロジックの機能を多様化し、電子機器などへの実装を推進して行くためには、ロジックセル間を相互に結線するスイッチング素子のサイズを小さくし、そのオン抵抗を小さくすることが必要となる。かかる要件を満たし得るスイッチング素子として、特表２００２−５３６８４０号公報に、イオン伝導体（イオンがその内部を自由に動き回ることのできる物質）中の金属イオン移動と、電気化学反応を利用したスイッチング素子（以下、金属原子移動スイッチング素子と呼ぶ）が提案されている。金属原子移動スイッチング素子は、これまでのプログラマブルロジックでよく用いられてきた半導体スイッチング素子（ＭＯＳＦＥＴなど）よりもサイズが小さく、オン抵抗が小さいことが知られている。
図１は、従来の金属原子移動スイッチング素子を説明するための模式図である。図１に示す金属原子移動スイッチング素子は、イオン伝導体（Ｃｕ２Ｓ）からなるイオン伝導層と、イオン伝導層に接触している第１の電極（Ｔｉ）と、イオン伝導層に接触し、金属イオン（Ｃｕ＋）の供給源となる金属（Ｃｕ）からなる第２の電極で構成された金属原子移動スイッチング素子である。各部を構成する材料は例示である。
第２の電極（Ｃｕ）を基準として第１の電極（Ｔｉ）に負の電圧を印加すると、イオン伝導層の第１の電極（Ｔｉ）との接触面近傍における金属イオン（Ｃｕ＋）が還元され、イオン伝導層の第１の電極（Ｔｉ）との接触面において金属（Ｃｕ）が析出する。金属（Ｃｕ）の析出に対応して、第２の電極の金属（Ｃｕ）が酸化され、金属イオン（Ｃｕ＋）の形でイオン伝導層に溶け込み、イオン伝導層内の正負イオンのバランスが維持される。析出した金属（Ｃｕ）はイオン伝導層内を第２の電極（Ｃｕ）の方向に向かって成長する。析出した金属（Ｃｕ）が第２の電極（Ｃｕ）に接触すると、スイッチング素子は導通（オン）状態となる（図１の左図を参照）。
逆に、第２の電極（Ｃｕ）を基準として第１の電極（Ｔｉ）に正の電圧を印加すると、全く逆の電気化学反応が進行する。その結果、第１の電極（Ｔｉ）から第２の電極（Ｃｕ）に伸びた金属（Ｃｕ）が切れ、スイッチング素子は切断（オフ）状態となる（図１の右図を参照）。
以上のように、第２の電極を構成する金属原子が、電気化学反応により、析出物の形で第１の電極と第２の電極の間に移動し、導通（オン）状態では、第１の電極と第２の電極を電気的に接続する金属配線となる。
図１を参照して説明した金属原子移動スイッチング素子では、イオン伝導層内に形成される、析出物からなる金属配線の経路を制御することができない。その結果、金属配線の経路に依存するスイッチング素子のオン抵抗が、同一ウエハ内に存在するスイッチング素子間でばらついてしまうという問題点が生じる。これは、イオン伝導層の第１の電極との接触面において、析出物が形成されやすい場所が、同一ウエハ内に存在するスイッチング素子間で異なることなどに起因するものと思われる。このようなオン抵抗のばらつきは、金属原子移動スイッチング素子に対する信頼性を大きく低下させる。
さらに、図１を参照して説明したような２端子型の金属原子移動スイッチング素子では、エレクトロマイグレーション耐性が低いという問題点がある。ここで、エレクトロマイグレーションとは、金属配線を構成する金属原子が、金属配線を流れる電子との衝突により移動する現象をいう。高温環境下において、ある一定以上の電流密度の電流を金属配線に流し続けると、エレクトロマイグレーションによる金属原子の移動により、金属配線が断線するなどの深刻な問題が発生する。
金属原子移動スイッチング素子では、上述のように、電気化学反応により第２の電極から第１の電極と第２の電極の間へ析出物の形で移動した金属原子は、導通（オン）状態では、第１の電極と第２の電極を電気的に接続する金属配線を構成する。この金属配線におけるエレクトロマイグレーションを防止するには、析出物の量を増加させて金属配線を太くし、金属配線を流れる電流の密度を下げる必要がある。
しかしながら、図１を参照して説明したような２端子型の金属原子移動スイッチング素子では、析出物の量を増加させて金属配線を太くするのは容易ではない。なぜなら、析出物の量を増加させるためには、第２の電極を基準として第１の電極に印加する負電圧の絶対値を大きくしなければならないが、いったん第１の電極と第２の電極を電気的に接続する金属配線が形成されてしまうと、第１の電極と第２の電極の間に印加されている電圧は、この金属配線に大量の電流を流すことに寄与してしまい、析出物の量を増加させ、金属配線を太くすることには寄与しないからである。それどころか、エレクトロマイグレーションを防止するために電圧を上げたにもかかわらず、金属配線に大量の電流が流れることになって、逆にエレクトロマイグレーションを誘発する恐れすらある。
本発明の目的は、同一ウエハ内のスイッチング素子間のオン抵抗のばらつきが抑えられ、エレクトロマイグレーション耐性が高められた金属原子移動スイッチング素子、金属原子移動スイッチング素子の駆動方法、金属原子移動スイッチング素子の製造方法、金属原子移動スイッチング素子を用いた書き換え可能な論理集積回路、金属原子移動スイッチング素子を用いたメモリ素子を提供することにある。
本発明は上述したような従来の技術が有する問題点を解決するためになされたものであり、同一ウエハ内のスイッチング素子間のオン抵抗のばらつきを抑え、エレクトロマイグレーション耐性を高めたスイッチング素子、スイッチング素子の駆動方法および製造方法、書き換え可能な論理集積回路、メモリ素子を提供することを目的とする。
上記目的を達成するために、本発明のスイッチング素子は、金属イオンがその内部を自由に移動できるイオン伝導体を含むイオン伝導部と、イオン伝導部と接触している第１の電極と、イオン伝導部と接触し、第１の電極とともにイオン伝導部を挟み込むように形成され、イオン伝導体に金属イオンを供給し、または、イオン伝導体から金属イオンを受け取って金属イオンに対応する金属を析出させる第２の電極とを有し、イオン伝導部は、第１の電極および第２の電極に接触する、イオン移動度の異なる２つの領域を含み、これら２つの領域は、金属イオンが伝導可能なイオン伝導体で構成され、所定のイオン移動度を有する第１の領域と、第１の領域を囲み、第１の領域よりもイオン移動度の小さい第２の領域とを有する。
図１は従来の金属原子移動スイッチング素子の構成を説明するための模式図である。 図２は第１の実施形態の金属原子移動スイッチング素子の一構成例を示す断面模式図である。 図３Ａは第１の実施形態の金属原子移動スイッチング素子の製造方法を説明するための断面模式図である。 図３Ｂは第１の実施形態の金属原子移動スイッチング素子の製造方法を説明するための断面模式図である。 図３Ｃは第１の実施形態の金属原子移動スイッチング素子の製造方法を説明するための断面模式図である。 図３Ｄは第１の実施形態の金属原子移動スイッチング素子の製造方法を説明するための断面模式図である。 図３Ｅは第１の実施形態の金属原子移動スイッチング素子の製造方法を説明するための断面模式図である。 図３Ｆは第１の実施形態の金属原子移動スイッチング素子の製造方法を説明するための断面模式図である。 図３Ｇは第１の実施形態の金属原子移動スイッチング素子の製造方法を説明するための断面模式図である。 図３Ｈは第１の実施形態の金属原子移動スイッチング素子の製造方法を説明するための断面模式図である。 図３Ｉは第１の実施形態の金属原子移動スイッチング素子の製造方法を説明するための断面模式図である。 図４は第２の実施形態の金属原子移動スイッチング素子の一構成例を示す断面模式図である。 図５Ａは第２の実施形態の金属原子移動スイッチング素子の製造方法を説明するための断面模式図である。 図５Ｂは第２の実施形態の金属原子移動スイッチング素子の製造方法を説明するための断面模式図である。 図５Ｃは第２の実施形態の金属原子移動スイッチング素子の製造方法を説明するための断面模式図である。 図５Ｄは第２の実施形態の金属原子移動スイッチング素子の製造方法を説明するための断面模式図である。 図５Ｅは第２の実施形態の金属原子移動スイッチング素子の製造方法を説明するための断面模式図である。 図５Ｆは第２の実施形態の金属原子移動スイッチング素子の製造方法を説明するための断面模式図である。 図５Ｇは第２の実施形態の金属原子移動スイッチング素子の製造方法を説明するための断面模式図である。 図６は第３の実施形態の金属原子移動スイッチング素子の一構成例を示す断面模式図である。 図７Ａは、図６の第３の実施形態の金属原子移動スイッチング素子において、第２の電極２に対して第１の電極１に負の電圧を印加することにより、第１の電極１と第２の電極２の間に導入路が形成されたことを示すグラフである。 図７Ｂは、図６の第３の実施形態の金属原子移動スイッチング素子において、第３の電極３に対して第１の電極１に電圧を印加することにより、第１の電極１と第２の電極２の間に形成された導入路と第３の電極３の間に電気化学反応が進行し、スイッチング動作が行われていることを示すグラフである。 図８は第４の実施形態の金属原子移動スイッチング素子の一構成例を示す断面模式図である。 図９は第５の実施形態の金属原子移動スイッチング素子の一構成例を示す断面模式図である。 図１０Ａは第６の実施形態の金属原子移動スイッチング素子の一構成例を示す平面模式図である。 図１０Ｂは図１０Ａに示した金属原子移動スイッチング素子の断面模式図である。 図１１Ａは第６の実施形態の金属原子移動スイッチング素子において、第１の電極に負の電圧を印加することにより、第１の電極と第２の電極の間に金属が析出したことを示すグラフである。 図１１Ｂは第６の実施形態の金属原子移動スイッチング素子において、金属がイオン伝導層の表面に形成されていることを示す電子顕微鏡写真である。 図１２Ａは第６の実施形態の金属原子移動スイッチング素子において、第３の電極に正の電圧を印加することにより、第１の電極と第２の電極の間に析出した金属がさらに太ることを示すグラフである。 図１２Ｂは第６の実施形態の金属原子移動スイッチング素子において、第３の電極に正の電圧を印加することにより、析出した金属がさらに太ることを示す電子顕微鏡写真である。 図１３は３端子スイッチを用いたプログラマブルロジックの一構成例を示す模式図である。 図１４は２端子スイッチを用いたプログラマブルロジックの一構成例を示す模式図である。 図１５は３端子スイッチを用いたメモリ素子の一構成例を示す回路模式図である。 図１６は２端子スイッチを用いたメモリ素子の一構成例を示す回路模式図である。
符号の説明
０ 基板
１ 第１の電極
２ 第２の電極
３ 第３の電極
４ イオン伝導層
５ 導入路
次に、本発明の実施の形態について、図面を参照して詳細に説明する。
（第１の実施形態）
本実施形態の金属原子移動スイッチング素子は、従来の２端子型金属原子移動スイッチング素子に対して、第１の電極と第２の電極を電気的に接続するための導入路の位置を設計段階であらかじめ決め、その位置に製造段階で第２の電極を構成する金属を用いて導入路を形成したものである。このように、導入路を設計段階および製造段階であらかじめ所定の位置に設けることで、導入路の経路に依存する金属配線の経路が設計段階および製造段階で決定されることになる。そして、かかる所定の位置を同一ウエハ内の全スイッチング素子で共通にすることにより、金属配線の経路が全スイッチング素子で共通になり、同一ウエハ内のスイッチング素子間のオン抵抗のばらつきを小さくできる。また、設計段階および製造段階であらかじめ形成する導入路を十分太くしておく。金属配線の太さは導入路の太さに依存するので、これにより、エレクトロマイグレーション耐性を高めることができる。
図２は、本実施形態の金属原子移動スイッチング素子の一構成例を示す断面模式図である。
本実施形態の金属原子移動スイッチング素子は、第１の電極１（Ｔａ）と、第２の電極２（Ｃｕ）と、イオン伝導層４（Ｃｕ２Ｓ）と、導入路５（Ｃｕ）とを有する。なお、それぞれの構成の材料の一例を括弧内に示す。図２に示すように、集積回路が形成され、かつ表面がＳｉＯ２で覆われたＳｉ基板となる基板０の上に第２の電極２が形成されている。第２の電極２の側面と底面はバリア金属７（Ｔａ）で覆われている。第２の電極２の上にイオン伝導層４と導入路５が形成されている。イオン伝導層４は導入路５の側面を囲むように形成されている。第１の電極１はイオン伝導層４および導入路５の上に設けられている。
第１の電極１と第２の電極２は、イオン伝導部４に接触している。導入路５は、第１の電極１と第２の電極２を電気的に接続するために設計段階であらかじめ所定の位置に決められ、製造段階でその位置に形成される。導入路５は、第２の電極２を構成する金属と同じ金属により構成される。導入路５は、同一ウエハ内の全スイッチング素子で、同一の経路により構成されるとともに、エレクトロマイグレーション耐性が期待できる所定の太さで形成される。
バリア金属７は、第２の電極２から金属イオン（Ｃｕ＋）が拡散するのを防止する。第１の電極１と、第２の電極２と、イオン伝導層４とがそれぞれ異なる層間絶縁膜８（ＳｉＯ２）に埋め込まれている。導入路５はイオン伝導層４と同一の層間絶縁膜８に埋め込まれている。層間絶縁膜８は、スイッチング素子の静電容量を下げる機能を有する。層間絶縁膜８の上に形成されたバリア絶縁膜９（ＳｉＮ）は、以下で説明する製造方法において、化学機械的研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）の際のストッパとなる。第１の電極１で側面および底面が覆われた配線１０（Ｃｕ）は、スイッチング素子と集積回路を電気的に接続するための配線となる。第１の電極１で用いられているＴａは、この配線１０から金属イオン（Ｃｕ＋）が拡散するのを防止する機能も有している。
次に、本発明の第１の実施形態の金属原子移動スイッチング素子の動作について説明する。スイッチング素子の初期状態がオン状態の場合、スイッチング素子をオフ状態にするには、第２の電極２に対して第１の電極１に正の電圧を印加する。これにより、導入路５の金属（Ｃｕ）は、金属イオン（Ｃｕ＋）となってイオン伝導層４を移動し、第２の電極２において金属（Ｃｕ）となって析出する。その結果、導入路５の一部が電気的に切断され、スイッチング素子はオフ状態に遷移する。次に、この状態から、第２の電極２に対して第１の電極１に負の電圧を印加すると、逆の電気化学反応が進行し、スイッチング素子はオン状態に遷移する。
他方、スイッチング素子の初期状態がオフ状態の場合、第２の電極２に対して第１の電極１に負の電圧を印加するとオン状態になり、この状態から第２の電極２に対して第１の電極１に正の電圧を印加するとオフ状態になる。なお、電気的接続が完全に切れる前の段階から第１の電極１および第２の電極２間の抵抗が大きくなったり、電極間容量が変化したりするなど電気的特性が変化し、最終的に電気的接続が切れる。
従来の金属原子移動スイッチング素子では、２電極間に電圧を印加することにより析出する金属によって、２電極間を電気的に接続していた。これに対して、本実施形態の金属原子移動スイッチング素子では、第１の電極１と第２の電極２の間に経路およびその太さを制御して形成した導入路５を金属配線として設け、これら２つの電極をあらかじめ電気的に接続している。そして、スイッチング動作させるには、上述したように２電極間に印加する電圧を制御して、導入路５による金属配線を２電極間で切断したり、再接続したりする。スイッチのオン／オフを繰り返しても、２電極を接続する金属配線があらかじめ所定の太さに形成されているため、金属配線の経路および太さに大きな変化がない。そのため、従来よりもエレクトロマイグレーション耐性が高くなる。
なお、スイッチング素子製造時にはスイッチがオン状態なので、スイッチング動作させる前の段階でスイッチをオフ状態にしたい場合は、スイッチング素子製造後、第２の電極２に対して第１の電極１に正の電圧を印加すればよい。
次に、本実施形態の金属原子移動スイッチング素子の製造方法を説明する。
図３Ａから図３Ｉは本実施形態の金属原子移動スイッチング素子の製造方法を説明するための断面模式図である。
図３Ａに示す工程では、次のような処理を行う。スパッタリング法を用いて、基板０上に層間絶縁膜８となる膜厚０．５μｍのＳｉＯ２と、バリア絶縁膜９となる膜厚０．０５μｍのＳｉＮを堆積する。層間絶縁膜８は、誘電率をさらに下げるために、フッ素、炭素などを含有してもよい。バリア絶縁膜９は、ＣＭＰ耐性がより高いＳｉＣでもよい。これらの膜の堆積後、リソグラフィーによりレジストパターンを形成し、エッチングにより層間絶縁膜８およびバリア絶縁膜９に開口部を設ける。その後、レジストパターンを除去する。
図３Ｂに示す工程では、スパッタリング法を用いてバリア金属７となる膜厚０．０５μｍのＴａを形成し、メッキ法を用いて第２の電極２となる膜厚１μｍのＣｕを形成する。バリア金属７は、ＴａとＴａＮの積層構造などでもよい。
図３Ｃに示す工程では、ＣＭＰ法を用いて、開口部中のバリア金属７、第２の電極２以外の材料を削り取る。この際、バリア絶縁膜９がＣＭＰのストッパとなる。
図３Ｄに示す工程では、次のような処理を行う。スパッタリング法を用いて、層間絶縁膜８となる膜厚０．５μｍのＳｉＯ２と、バリア絶縁膜９となる膜厚０．０５μｍのＳｉＮとを順に堆積する。これらの膜の堆積後、リソグラフィーによりレジストパターンを形成し、エッチングにより層間絶縁膜８およびバリア絶縁膜９に開口部を設ける。その後、レジストパターンを除去する。
図３Ｅに示す工程では、スパッタリング法を用いて、イオン伝導層４となる膜厚０．３μｍのＣｕ２Ｓを形成する。
図３Ｆに示す工程では、異方性エッチングにより、バリア絶縁膜９上のイオン伝導層４を取り除く。このとき、開口部の側壁のイオン伝導層４は、サイドウォールとなってエッチングされずに残る。サイドウォールは、円筒状で、上部の端に丸みを持ち、外側が開口部の側壁と接触している。イオン伝導層４の膜厚と、エッチング時間を制御することにより、サイドウォールにより形成される開口の大きさ（導入路５の太さを規定する）を正確に制御することが可能となる。その結果、リソグラフィー限界を超えるような小さなサイズの開口を形成することが可能である。
図３Ｇに示す工程では、スパッタリング法およびメッキ法を用いて、導入路５のための、膜厚１μｍのＣｕを形成する。
図３Ｈに示す工程では、ＣＭＰ法を用いて、開口部中に導入路５となるＣｕを残し、それ以外の部位のＣｕを削り取る。この際、バリア絶縁膜９がＣＭＰのストッパとなる。
図３Ｉに示す工程では、次のような処理を行う。スパッタリング法を用いて、層間絶縁膜８となる膜厚０．５μｍのＳｉＯ２と、バリア絶縁膜９となる膜厚０．０５μｍのＳｉＮを順に堆積する。これらの膜の堆積後、リソグラフィーによりレジストパターンを形成し、エッチングにより層間絶縁膜８およびバリア絶縁膜９に開口部を設ける。その後、レジストパターンを除去する。次に、スパッタリング法およびメッキ法を用いて、第１の電極１となる膜厚０．０５μｍのＴａと、配線１０となる膜厚１μｍのＣｕを形成する。続いて、ＣＭＰ法を用いて、第１の電極１と配線１０を開口部中に残し、それ以外の部位を削り取る。この際、バリア絶縁膜９がＣＭＰのストッパとなる。
なお、本実施形態では、第１の電極１と第２の電極２を電気的に接続するように導入路５を形成することとしたが、この場合に限られない。スイッチング動作で生成される金属配線の経路および太さが導入路５の経路および太さに依存する程度に成長するのであれば、導入路５が第１の電極１と第２の電極２をあらかじめ完全に接続している状態である必要はない。この場合でも、完全に接続した場合と同様に、オン抵抗のばらつき防止とエレクトロマイグレーション耐性という効果が得られる。ただし、この場合、スイッチング素子製造時のスイッチの状態はオフである。
また、導入路５とイオン伝導層４の組み合わせは、金属（Ｃｕ）とイオン伝導体（Ｃｕ２Ｓ）に限られない。金属とイオン伝導体の組み合わせの代わりに、内部を移動するイオンの移動度が高いイオン伝導体である高イオン伝導体と、内部を移動するイオンの移動度が低いイオン伝導体である低イオン伝導体との組み合わせでもよい。具体的には、高イオン伝導体のＣｕ２Ｓと、低イオン伝導体のＴａ２ＯまたはＳｉＯ２との組み合わせが考えられる。
高イオン伝導体は、金属イオン（Ｃｕ＋）を選択的に伝導させやすいため、高イオン伝導体の経路で析出物が選択的に成長しやすい。高イオン伝導体の経路をあらかじめ形成することで、高イオン伝導体の経路に依存する金属配線の経路が設計段階および製造段階で決定されることと同等になり、同一ウエハ内のスイッチング素子間のオン抵抗のばらつきを小さくできる。
また、金属配線の太さは高イオン伝導体の経路の太さに依存する。あらかじめ形成する高イオン伝導体の経路を十分太くしておくことで、エレクトロマイグレーション耐性を高めることができる。ただし、この場合、高イオン伝導体の経路は、第１の電極１と第２の電極２を電気的に接続するものではないので、スイッチング素子製造時の状態はオフである。
（第２の実施形態）
本実施形態の金属原子移動スイッチング素子では、第１の実施形態とは異なる方法で、第１の電極と第２の電極を電気的に接続するための導入路をあらかじめ所定の位置に形成するものである。このように、導入路を設計段階および製造段階であらかじめ所定の位置に形成することで、導入路の経路に依存する金属配線の経路が設計段階および製造段階で決定される。これにより、同一ウエハ内のスイッチング素子間のオン抵抗のばらつきを小さくできる。また、設計段階および製造段階であらかじめ形成する導入路を十分太くしておく。金属配線の太さは導入路の太さに依存するので、これにより、エレクトロマイグレーション耐性を高めることができる。
これに加え、本実施形態の金属原子移動スイッチング素子では、金属配線の太さを制御するために、導入路を構成する金属からなる第３の電極を設け、３端子型金属原子移動スイッチング素子とする。これにより、エレクトロマイグレーション耐性をさらに高めることができる。
このように、第３の電極を設けると、エレクトロマイグレーション耐性をさらに高めることができる。以下に、その理由を説明する。金属配線は、あくまで第１の電極と第２の電極を電気的に接続しているにすぎない。第３の電極に印加された電圧は、第１の電極と第２の電極を電気的に接続する金属配線に流れる電流を増大させることにはあまり寄与せず、もっぱら析出物の量を増加させ、金属配線を太くすることに寄与する。金属配線を太くすることで、エレクトロマイグレーション耐性をさらに高めることができる。
図４は、本実施形態の金属原子移動スイッチング素子の一構成例を示す断面模式図である。
基板０の上に、第２の電極２（Ｃｕ）、第３の電極３（Ｃｕ）、イオン伝導層４（Ｃｕ２Ｓ）、第１の電極１（Ｔａ）が形成されている。第１の電極１、第２の電極２、第３の電極３は、イオン伝導層４に接触している。導入路５（Ｃｕ）は、第１の電極１と第２の電極２を電気的に接続するために設計および製造の段階であらかじめ形成される。導入路５は、第２の電極２および第３の電極３を構成する金属と同じ金属により構成される。導入路５は、同一ウエハ内のスイッチング素子で、同一の経路により構成されるとともに、エレクトロマイグレーション耐性が期待できる所定の太さで形成される。バリア金属７（Ｔａ）、層間絶縁膜８（ＳｉＯ２）、バリア絶縁膜９（ＳｉＮ）および配線１０（Ｃｕ）はそれぞれ第１の実施形態と同様の機能を有する。
従来の金属原子移動スイッチング素子では、２電極間に電圧を印加することにより析出する金属によって、２電極間を電気的に接続していた。これに対して、第２の実施形態の金属原子移動スイッチング素子では、第１の電極１と第２の電極２の間を、経路および太さの制御された導入路５からなる金属配線であらかじめ電気的に接続する。そして、スイッチング動作をさせるには、２電極間（第１の電極１と第２の電極２または第１の電極１と第３の電極３）に電圧を印加し、導入路５からなる金属配線を切断または再接続する。したがって、第１の電極１と第２の電極２を電気的に接続する金属配線は、オン／オフを繰り返しても、経路および太さにあまり変化がない。
このように、スイッチング素子製造時にはスイッチの状態がオンであるので、これをオフ状態にしたい場合は、スイッチング素子製造後、第２の電極２に対して第１の電極１に正の電圧を印加する。または、第３の電極３に対して第１の電極１に正の電圧を印加する。
次に、本発明の第２の実施形態の金属原子移動スイッチング素子の動作について説明する。スイッチング素子の初期状態がオン状態の場合、スイッチング素子をオフ状態にするには、第２の電極２または第３の電極３に対して第１の電極１に正の電圧を印加する。これにより、導入路５の金属（Ｃｕ）は、金属イオン（Ｃｕ＋）となってイオン伝導層４を移動し、第２の電極２または第３の電極３において金属（Ｃｕ）となって析出する。その結果、導入路５の一部が電気的に切断され、スイッチング素子はオフ状態に遷移する。次に、この状態から、第２の電極２または第３の電極３に対して第１の電極１に負の電圧を印加すると、逆の電気化学反応が進行し、スイッチング素子はオン状態に遷移する。
他方、スイッチング素子の初期状態がオフ状態の場合、第２の電極２または第３の電極３に対して第１の電極１に負の電圧を印加するとオン状態になり、この状態から第２の電極２または第３の電極３に対して第１の電極１に正の電圧を印加するとオフ状態になる。
オフの状態から、第２の電極２に対して第１の電極１に負の電圧を印加してオン状態に変える場合、接続箇所の金属が細くても、第１の電極１と第２の電極２が接続した時点で金属の成長は止まる。このような場合、第１の電極１と第２の電極２が電気的に接続された状態で、第３の電極に対して第１の電極に負の電圧を印加し、金属配線をさらに太くしてもよい。
また、スイッチのオン／オフを繰り返すと、当初形成した配線である導入路５が劣化してくる場合がある。このような場合、第１の電極１と第２の電極２が電気的に接続された状態で、第３の電極に対して第１の電極に負の電圧を印加し、金属配線を修復してもよい。
次に、本実施形態の金属原子移動スイッチング素子の製造方法を説明する。
図５Ａから図５Ｇは、本実施形態の金属原子移動スイッチング素子の製造方法を説明するための断面模式図である。
図５Ａに示す工程では、スパッタリング法を用いて、基板０上に層間絶縁膜８となる膜厚０．５μｍのＳｉＯ２と、バリア絶縁層となる膜厚０．０５μｍのＳｉＮを堆積する。層間絶縁膜８は誘電率をさらに下げるために、フッ素、炭素などを含有してもよい。バリア絶縁膜９は、ＣＭＰ耐性がより高いＳｉＣでもよい。堆積後、リソグラフィーによりレジストパターンを形成し、エッチングにより層間絶縁膜８およびバリア絶縁膜９に開口部を設ける。次に、スパッタリング法およびメッキ法を用いて、バリア金属７である膜厚０．０５μｍのＴａ、第２の電極２、第３の電極３となる膜厚１μｍのＣｕを形成する。バリア金属７は、ＴａとＴａＮの積層構造などでもよい。次に、ＣＭＰ法を用いて、開口部中のバリア金属７、第２の電極２、第３の電極３以外の材料を削り取る。この際、バリア絶縁膜９がＣＭＰのストッパになる。
図５Ｂに示す工程では、スパッタリング法を用いてイオン伝導層４となるＣｕ２Ｓを堆積する。次に、リソグラフィーによりレジストパターンを形成後、エッチングにより第２の電極２と第３の電極３を接続するようなパターンを形成する。
図５Ｃに示す工程では、スパッタリング法を用いて、層間絶縁膜８となる膜厚０．２μｍのＳｉＯ２とバリア絶縁膜８となる０．５μｍのＳｉＮを堆積する。次に、ＣＭＰ法を用いて表面を平坦化する。
図５Ｄに示す工程では、リソグラフィーによりレジストパターンを形成後、エッチングにより層間絶縁膜８およびバリア絶縁膜９に開口部を設ける。
図５Ｅに示す工程では、スパッタリング法を用いて、イオン伝導層４となる膜厚０．３μｍのＣｕ２Ｓを形成する。次に、異方性エッチングにより、バリア絶縁膜９上のイオン伝導層４を取り除く。このとき、開口部の側壁のイオン伝導層４は、サイドウォールとなってエッチングされずに残る。サイドウォールは、円筒状で、上部の端に丸みを持ち、外側が開口部の側壁と接触している。イオン伝導層４の膜厚、エッチング時間を制御することにより、サイドウォールにより形成される開口の大きさ（導入路５の太さを規定する）を正確に制御することが可能であり、リソグラフィー限界を超えるような小さなサイズの開口を形成することが可能である。
図５Ｆに示す工程では、スパッタリング法およびメッキ法を用いて、膜厚１μｍの導入路５となるＣｕを形成する。次に、ＣＭＰ法を用いて、開口部中の導入路５以外の材料を削り取る。この際、バリア絶縁膜９がＣＭＰのストッパになる。
図５Ｇに示す工程では、スパッタリング法を用いて、層間絶縁膜８となる膜厚０．５μｍのシリコン酸化膜と、バリア絶縁膜９となる０．０５μｍのＳｉＮを堆積する。堆積後、リソグラフィーによりレジストパターンを形成し、エッチングにより層間絶縁膜８およびバリア絶縁膜９に開口部を設ける。次に、スパッタリング法およびメッキ法を用いて、第１の電極１となる膜厚０．０５μｍのＴａおよび配線１０となる膜厚１μｍのＣｕを形成する。次に、ＣＭＰ法を用いて、開口部中の第１の電極１、配線１０以外の材料を削り取る。この際、バリア絶縁膜９がＣＭＰのストッパになる。
なお、本実施形態では、第１の電極１と第２の電極２を電気的に接続するように導入路５を形成することとしたが、生成される金属配線の経路および太さが導入路５の経路および太さに依存する程度に形成されるのであれば、導入路５は、第１の電極１と第２の電極２を完全に接続している必要はない。この場合でも、完全に接続した場合と同様な効果、すなわち、オン抵抗のばらつき防止とエレクトロマイグレーション耐性という効果が得られる。ただし、この場合、スイッチング素子製造時の状態はオフである。
また、第２の電極２は、導入路５と同じ金属（Ｃｕ）から構成されている必要はなく、第３の電極３のみを用いてスイッチングを行ってもよい。なぜなら、第１の電極１と第２の電極の間にはすでに導入路５が形成されており、第３の電極３のみを用いてスイッチングを行っても、第１の電極１と第３の電極３の間に析出物からなる金属配線が形成され、スイッチング素子が誤動作する恐れはないからである。
さらに、導入路５とイオン伝導層４の組み合わせは、金属（Ｃｕ）とイオン伝導体（Ｃｕ２Ｓ）だけではなく、高イオン伝導体であるＣｕ２Ｓと低イオン伝導体であるＴａ２ＯやＳｉＯ２でもよい。高イオン伝導体は、金属イオン（Ｃｕ＋）を選択的に伝導させやすいために、高イオン伝導体の経路で析出物が選択的に成長しやすい。したがって、高イオン伝導体の経路をあらかじめ形成することで、高イオン伝導体の経路に依存する金属配線の経路が設計段階および製造段階で決定されるので、同一ウエハ内のスイッチング素子間のオン抵抗のばらつきを小さくできる。
また、あらかじめ形成する高イオン伝導体の経路を十分太くしておく。金属配線の太さは高イオン伝導体の経路の太さに依存するので、これにより、エレクトロマイグレーション耐性を高めることができる。この場合、第２の電極２は、イオン伝導体に金属イオンを供給できる金属（Ｃｕ）から構成されている必要がある。なぜなら、この場合、第１の電極１と第２の電極２の間に金属配線がまだ形成されていないので、第３の電極３のみを用いてスイッチングを行うと、第１の電極１と第３の電極３の間に析出物からなる金属配線が形成され、スイッチング素子が誤動作する恐れがあるからである。また、この場合、高イオン伝導体の経路は、第１の電極１と第２の電極２を電気的に接続するものではないので、スイッチング素子製造時の状態はオフである。
(第３の実施形態)
第２の実施形態の金属原子移動スイッチング素子では、第１の電極１と第２の電極２の間の所定の位置に、設計段階および製造段階であらかじめ導入路５を形成することで、設計段階および製造段階で金属配線の経路を決定し、同一ウエハ内のスイッチング素子間のオン抵抗のばらつきを小さくしていた。第２の実施形態の金属原子移動スイッチング素子のような３端子型金属原子移動スイッチング素子では、オン抵抗のばらつき以外に、析出物からなる金属配線が、第１の電極と第２の電極の間にではなく、第１の電極と第３の電極の間にも形成され、スイッチング素子が誤動作することが懸念される。
そこで、３端子型金属原子移動スイッチング素子では、オン抵抗のばらつきを防止するためだけではなく、金属配線が第１の電極と第３の電極の間に形成され、スイッチング素子が誤動作するのを防止するためにも、金属配線の経路の制御が必要となる。
本実施形態の金属原子移動スイッチング素子では、設計段階および製造段階で導入路を形成することにより、オン抵抗のばらつきの問題だけではなく、第１の電極と第３の電極にも金属配線が形成されるという上記問題を解決していたことになる。もっとも、後者の問題のみに焦点を当てるのであれば、より簡単な方法で解決可能である。
この問題を解決する簡単な方法の１つは、第１の電極と第２の電極の間に金属配線が優先して形成されるように、第１から第３の電極およびイオン伝導部を配置することである。具体的には、第１から第３の電極およびイオン伝導部の相互の距離を最適化することである。しかしながら、この場合でも、オン／オフの状態を繰り返し変えていくうちに、第１の電極と第３の電極の間に金属配線が形成される可能性が残る。
そこで、本実施形態の金属原子移動スイッチング素子では、第２の実施形態よりも簡単に、上記方法よりも効果的に、第１の電極と第３の電極の間にも金属配線が形成されるという問題を解決する。また、第３の電極を有するので、エレクトロマイグレーション耐性を高めることができる。
図６は、本実施形態の金属原子移動スイッチング素子の一構成例を示す断面模式図である。
基板０の上に、第２の電極２（Ｃｕ）、第３の電極３（Ｃｕ）、イオン伝導層４（Ｃｕ２Ｓ）、第１の電極１（Ｐｔ）が形成されている。第１の電極１、第２の電極２、第３の電極３は、イオン伝導層４に接触している。導入路５（Ｃｕ）は、第１の電極１と第２の電極２を電気的に接続するためにあらかじめ形成されるが、第１および第２の実施形態とは異なり、電気的に形成される。絶縁層６（カリックスアレーン）は、第１の電極１がイオン伝導層４に接触する面積を減らすための絶縁層である。
まず、導入路５（Ｃｕ）以外の形成方法について説明する。膜厚３００ｎｍのＳｉＯ２で覆われたＳｉ基板を基板０として用いる。従来技術のリソグラフィー技術とリフトオフ技術を用いて、ＳｉＯ２上に膜厚１００ｎｍのＣｕを形成し、第２の電極２および第３の電極３とする。次に、同様の技術を用いて、膜厚４０ｎｍのイオン伝導層４であるＣｕ２Ｓを積層する。Ｃｕ２Ｓはレーザーアブレーション法によって形成する。Ｃｕ２Ｓ上に膜厚１２０ｎｍのスピンコートによりカリックスアレーンを塗布し、リソグラフィー技術によりパターニングを行う（絶縁層６の形成）。最後に、従来技術を用いて膜厚４０ｎｍのＰｔを形成し、第１の電極１とする。Ｐｔは真空蒸着法またはスパッタリング法によって堆積する。
次に、導入路５（Ｃｕ）の形成方法について説明する。図７Ａおよび図７Ｂは本実施形態の金属原子移動スイッチング素子のスイッチング動作を示すグラフである。
第２の電極２に対して第１の電極１に−０．３Ｖ程度の負の電圧を印加する。電圧印加によって第１の電極１と第２の電極２の間にＣｕの析出物が成長し、両電極間が電気的に接続される（この操作を操作１と呼ぶ）。図７Ａは、第２の電極２に対して第１の電極１に印加する電圧を変えながら、第１の電極１から第２の電極２に流れる電流を観測したものである。−０．３Ｖの電圧において電流が急激に負の方向に増大していることがわかる。この電流増大は、第１の電極１と第２の電極２の間が電気的に接続されたことを示している。以上により、導入路５が形成された。
導入路５形成後に、第３の電極３に対して第１の電極１に負の電圧を印加し、導入路５の金属配線を太くするように成長させてもよい。これにより、エレクトロマイグレーション耐性を高めることができる。
スイッチング動作をさせるには、第３の電極３に対して第１の電極１に電圧を印加する（図７Ｂを参照）。なお、第１の電極１と第２の電極２の電気的接続の状態を知るために、第２の電極２に対して第１の電極１にごく小さな電圧（１０ｍＶ）を加えている。初期状態において、第１の電極１と第２の電極２の間は接続された状態（オン状態）にある。
第３の電極３に対して第１の電極１に正の電圧を印加すると、析出物の一部が電気化学反応によってイオン伝導層４に溶解し、オフ状態に遷移する（この操作を操作２と呼ぶ）。オフ状態において、第３の電極３に対して第１の電極１に負の電圧を印加すると、Ｃｕが再び析出し、オン状態に遷移する（この操作を操作３と呼ぶ）。操作２で溶解した析出物が、操作３によって再析出し、操作１によって成長した析出物の形状に戻ると考えられる。操作１を行わずに操作３を行うと、第１の電極１と第２の電極２が電気的に接続される場合だけではなく、第１の電極１と第３の電極３が電気的に接続される場合が存在した。このことは、操作１による導入路５の形成によって、第１の電極１と第２の電極２の間にのみ金属配線を形成することが可能であることを示している。
（第４の実施形態）
第１から第３の実施形態の金属原子移動スイッチング素子では、第１の電極１と第２の電極２を電気的に接続する導入路をあらかじめ形成した。本実施形態の金属原子移動スイッチング素子では、このような導入路をあらかじめ形成することなく、スイッチング素子の構造により、第１の電極と第２の電極を電気的に接続する金属配線を構成する析出物が形成される箇所を固定する。これにより、金属配線の経路が固定されるので、同一ウエハ内のスイッチング素子間のオン抵抗のばらつきを小さくできる。また、第２または第３の実施形態の金属原子移動スイッチング素子と同様に、第３の電極を有するので、エレクトロマイグレーション耐性を高めることができる。さらに、金属配線は第１の電極と第２の電極の間に確実に形成されるので、金属配線が第１の電極と第３の電極の間に形成されることに起因する、スイッチング素子の誤動作を防止できる。
図８は、本実施形態の金属原子移動スイッチング素子の構成を説明するための模式図である。
基板０の上に、第３の電極３（Ｃｕ）、イオン伝導層４（Ｃｕ２Ｓ）が積層され、イオン伝導層４（Ｃｕ２Ｓ）の上に、所定の距離（１ｎｍから１００ｎｍのオーダー）を離して、第１の電極１（Ｐｔ）と第２の電極２（Ｃｕ）が形成されている。第１の電極１と第２の電極２とが同一平面に形成されている。第１の電極１、第２の電極２、第３の電極３は、イオン伝導層４に接触している。第１の電極１、第２の電極２、イオン伝導層４の露出面は、保護膜１１（フォトレジスト）によって保護されている。保護膜１１は第２の電極２などの銅の酸化を防止する役目を果たしている。
第２の電極２に対して第１の電極１に負の電圧を印加すると、第１の電極１と第２の電極２の間のイオン伝導層４の表面（保護膜１１側）に析出物が成長し、第１の電極１と第２の電極２が電気的に接続される。これは、第１の電極１と第２の電極２とがイオン伝導層４の同一表面上に形成されているため、イオン伝導層４の内部よりも保護膜１１との界面に金属が析出しやすくなる。このように、析出物が成長する場所が固定されているので、同一ウエハ内のスイッチング素子間のオン抵抗のばらつきを小さくできる。
第１の電極１と第２の電極２が電気的に接続された状態で、第３の電極３に対して第１の電極１に負の電圧を印加すると、金属配線をさらに太くできる。これにより、エレクトロマイグレーション耐性を高めることができる。
また、第１の電極１と第２の電極２が電気的に接続された状態から、第３の電極３に対して第１の電極１に電圧を印加してスイッチング操作させれば、金属配線が第１の電極と第３の電極の間に形成されることに起因する、スイッチング素子の誤動作を防止できる。
次に、製造方法について説明する。膜厚３００ｎｍのＳｉＯ２で覆われたＳｉ基板を、基板０として用いる。従来技術のリソグラフィー技術とリフトオフ技術を用いて、ＳｉＯ２上に膜厚１００ｎｍのＣｕを形成し、第３の電極３とする。次に、同様の技術を用いて、膜厚４０ｎｍのイオン伝導層４であるＣｕ２Ｓを積層する。Ｃｕ２Ｓはレーザーアブレーション法によって形成する。次に、従来技術を用いて第１の電極１となる膜厚４０ｎｍのＰｔ、第２の電極２となる膜厚４０ｎｍのＣｕを形成する。最後に、保護膜１１として、フォトレジストを塗布し、１５０度で熱処理することによって固化させる。
なお、保護膜１１がなく、イオン伝導層４が大気に露出している構造であってもよい。また、保護膜１１は、フォトレジストに限らず、アクリル系樹脂、絶縁物など、緻密でなく堅くない材料から構成されてもよい。保護膜１１が緻密でなく堅くない材料から構成されていると、イオン伝導層４内部よりもイオン伝導層４と保護膜１１の界面に成長する方が析出物にかかる応力が小さくなるので、イオン伝導層４と保護膜１１の界面に優先的に金属配線が形成される。すなわち、イオン伝導層４と保護膜１１の界面に導入路を形成した場合と同じ効果が本実施形態により得られる。
(第５の実施形態)
本実施形態の金属原子移動スイッチング素子でも、第４の実施形態の金属原子移動スイッチング素子と同様に、導入路をあらかじめ形成することなく、スイッチング素子の構造により、第１の電極と第２の電極を電気的に接続する金属配線を構成する析出物が形成される箇所を固定する。これにより、金属配線の経路が固定されるので、同一ウエハ内のスイッチング素子間のオン抵抗のばらつきを小さくできる。
図９は、本実施形態の金属原子移動スイッチング素子の一構成例を示す断面模式図である。
基板０の上に、イオン伝導層４（Ｃｕ２Ｓ）が形成されている。そして、イオン伝導層４の上に、第１の電極１（Ｐｔ）、第１の電極１と所定の距離だけ離れて第２の電極２（Ｐｔ）、さらに第１の電極１と所定の距離だけ離れて第３の電極３（Ｃｕ）が形成されている。なお、第３の電極３は、第１の電極１と第２の電極２を結ぶ直線の延長線上に形成されていることが望ましい。
第３の電極３に対して第１の電極１に負の電圧を印加すると、第１の電極１と第３の電極３の間のイオン伝導層４の表面近傍に析出物が成長しはじめ、その途中で、この析出物は、第１の電極１と第２の電極２を電気的に接続する。すなわち、第１の電極１と第２の電極２の間に導入路を形成した場合と同じ効果が本実施形態により得られる。
このように、析出物が成長する場所がイオン伝導層４の表面近傍に固定されているので、同一ウエハ内のスイッチング素子間のオン抵抗のばらつきを小さくできる。
また、析出物からなる金属配線が第１の電極１と第２の電極２を電気的に接続した段階で電圧印加を止めれば、第１の電極１と第３の電極３が電気的に接続されることはなく、これに起因するスイッチング素子の誤動作を防止できる。
次に、製造方法について説明する。膜厚３００ｎｍのＳｉＯ２で覆われたＳｉ基板を、基板０として用いる。次に、ＳｉＯ２上に、従来技術のリソグラフィー技術とリフトオフ技術を用いて、膜厚４０ｎｍのイオン伝導層４であるＣｕ２Ｓを形成する。Ｃｕ２Ｓはレーザーアブレーション法によって形成する。次に、同様の技術を用いて、第１の電極１となる膜厚４０ｎｍのＰｔ、第２の電極２となる膜厚４０ｎｍのＰｔ、第３の電極３となる膜厚４０ｎｍのＣｕを形成する。
（第６の実施形態）
本実施形態の金属原子移動スイッチング素子でも、第４の実施形態の金属原子移動スイッチング素子と同様に、導入路をあらかじめ形成することなく、スイッチング素子の構造により、第１の電極と第２の電極を電気的に接続する金属配線を構成する析出物が形成される箇所を固定する。これにより、金属配線の経路が固定されるので、同一ウエハ内のスイッチング素子間のオン抵抗のばらつきを小さくできる。
図１０Ａは本実施形態の金属原子移動スイッチング素子の一構成例を示す平面模式図である。図１０Ｂは図１０Ａに示した平面模式図において線分ＡＡ’で切った部位の断面模式図である。
図１０Ｂに示すように、基板０の上にイオン伝導層４（Ｃｕ２Ｓ）が積層されている。そして、イオン伝導層４（Ｃｕ２Ｓ）の上に、所定の距離（１ｎｍから１００ｎｍのオーダー）離れて、第１の電極１（Ｃｕ）および第２の電極２（Ｃｕ）が形成されている。また、図１０Ａに示すように、第１の電極１および第２の電極２と同一層に第３の電極３（Ｃｕ）がこれらの他の電極と所定の距離（１ｎｍから１００ｎｍのオーダー）だけ離れて形成されている。第１の電極１、第２の電極２および第３の電極３は、イオン伝導層４に接触している。
また、図１０Ａに示すように、第１の電極１および第２の電極２の平面パターンの形状は相互に近づくにつれて細くなり、第１の電極１および第２の電極２間の最短距離となる端部１ａ、２ａで、対向する辺の長さが最も小さくっている。そのため、析出金属の経路が、第１の電極１の端部１ａと第２の電極２の端部２ａとの間でイオン伝導層４の表面近くに形成され、第４の実施形態の場合に比べてより固定される。第１の電極１の端部１ａと第２の電極２の端部２ａ間の距離を第１の所定の距離とする。
さらに、第５の実施形態でも、第１の電極１、第２の電極２および第３の電極３が同一平面に形成されていたが、第２の電極２が第１の電極１と第３の電極３との間に位置していた。本実施形態では、図１０Ａに示すように、第１の電極１と第２の電極２とを対向させ、第３の電極３を第１の電極１および第２の電極２のそれぞれの電極からの最短距離が同等になるように配置している。この場合では、第３の電極３が第１の電極１および第２の電極２間に析出される金属により近くなるため、両電極間の電気的特性をより制御しやすくなる。第１の電極１および第２の電極２のそれぞれの電極から第３の電極３までの最短距離を第２の所定の距離とすると、第２の所定の距離を第１の所定の距離よりも大きくしている。
図１１Ａは、第１の電極に負の電圧を印加した場合の、電圧の変化に対する第１の電極１を流れる電流を示すグラフである。図１１Ｂは、電圧印加後の析出物を観測した電子顕微鏡写真である。
第２の電極２に対して第１の電極１に負の電圧を印加すると、図１１Ａのグラフに示すように、−０．５Ｖ付近で電流が負に増大している。これは、電圧を−０．６Ｖから０Ｖの方に近づけていくと、第１の電極１と第２の電極２の間のイオン伝導層４の表面に析出物が成長し、−０．５Ｖ付近でこれら２つの電極が電気的に接続されることを示している。図１１Ｂに示す写真から、第１の電極１と第２の電極２とが、析出した金属で接続されていることがわかる。このようにして、析出物が成長する場所が固定されているので、同一ウエハ内のスイッチング素子間のオン抵抗のばらつきを小さくできる。
図１２Ａは、第３の電極３に電圧を印加した場合の、第１の電極１を流れる電流の時間変化を示すグラフである。図１２Ｂは、電圧印加後の析出物を観測した電子顕微鏡写真である。第１の電極１には０．１Ｖの定電圧を印加し、第３の電極３には１Ｖの定電圧を印加している。図１２Ａに示すグラフから、時間とともに第１の電極１を流れる電流は増大する。図１２Ｂに示す写真から、析出した金属による配線が図１１Ｂに示した状態よりも太っていることがわかる。このようにして、金属配線を太らせることでエレクトロマイグレーション耐性を高めることができる。
また、第１の電極１と第２の電極２が電気的に接続された状態から、第３の電極３に対して第１の電極１に電圧を印加してスイッチング操作させれば、金属配線が第１の電極１と第３の電極３の間に形成されることに起因する、スイッチング素子の誤動作を防止できる。
次に、本実施形態の金属原子移動スイッチング素子の製造方法について簡単に説明する。膜厚３００ｎｍのＳｉＯ２で覆われたＳｉ基板を基板０として用いる。従来技術のリソグラフィー技術とリフトオフ技術を用いて、ＳｉＯ２上に膜厚４０ｎｍのイオン伝導層４であるＣｕ２Ｓを積層する。Ｃｕ２Ｓはレーザーアブレーション法によって形成する。次に、従来技術を用いて第１、第２および第３の電極となる膜厚４０ｎｍのＣｕを形成する。イオン伝導層４内部よりもイオン伝導層４の表面に成長する方が析出物にかかる応力が小さくなるので、イオン伝導層４と保護膜１１の界面に優先的に金属配線が形成される。すなわち、イオン伝導層４の表面に導入路を形成した場合と同じ効果が本実施形態により得られる。
（その他）
なお、以上の実施形態において、イオン伝導層４に金属イオンを供給しない電極（第１の電極と、一部の第２の電極）を構成する材料としては、Ｔｉ、Ｔａ、Ｐｔだけではなく、高融点金属のＷ、シリサイド（チタンシリサイド、コバルトシリサイド）などでもよい。また、イオン伝導層４に金属イオンを供給する電極（第３の電極と、一部の第２の電極）を構成する金属としては、Ｃｕだけではなく、Ａｇ、Ｐｂなどでもよい。さらに、イオン伝導部４を構成するイオン伝導体としては、Ｃｕ２Ｓだけではなく、カルコゲン元素（Ｏ、Ｓ、Ｓｅ、Ｔｅ）と金属の化合物、シリコンを含む絶縁物（酸化シリコン、窒化シリコン、酸窒化シリコン）、ペロブスカイト型酸化物（ＡＢＯ３、Ａ：Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｂ：Ｔｉ）などでもよい。
本発明の金属原子移動スイッチング素子は次のような応用が可能である。すなわち、本発明の金属原子移動スイッチング素子をプログラム用素子として用いることにより、書き換え可能な論理集積回路（プログラマブルロジック）を構成することができる。
上記３端子型金属原子移動スイッチング素子をプログラマブルロジックに適用した場合を説明する。図１３はプログラマブルロジックの一構成例を示す模式図である。
図１３に示すように、プログラマブルロジック９０は、２次元配列状に配置された多数のロジックセル９２と、ロジックセル間を接続するための配線、配線間の接続・非接続を切り替えるための多数のスイッチ９４から構成される。２端子間の接続状態（接続・非接続）を変えることにより、ロジックセル間の配線の構成、ロジックセルの機能等を設定し、仕様に合わせた論理集積回路を得ることが可能となる。
スイッチは、ドレイン電極Ｄ、ソース電極Ｓ、およびゲート電極Ｇからなるトランジスタ素子である。上記実施形態の３端子スイッチをこのスイッチに適用することで、第１電極がドレイン電極Ｄに相当し、第２電極がソース電極Ｓに相当し、第３電極がゲート電極Ｇに相当する。そして、図１３に示すようにソース電極Ｓがロジックセル９２に接続され、ドレイン電極Ｄがプログラマブルロジック９０内の信号線９６に接続されている。
オン状態に設定された３端子スイッチは、ソース電極Ｓとドレイン電極Ｄが電気的に接続された状態を維持する。そして、ロジック信号が信号線９６を介してドレイン電極Ｄに到達すると、ソース電極Ｓを経由してロジックセル９２に入る。その反対に、オフ状態に設定された３端子スイッチは、ソース電極Ｓとドレイン電極Ｄが電気的に接続が切れた状態を維持する。この場合、ロジック信号は、信号線９６を介してドレイン電極Ｄに到達しても、ソース電極Ｓに接続されたロジックセル９２に入ることはできない。このようにして、プログラマブルロジック９０では、ユーザによりロジックセル同士の接続状態を設定できる。
本発明の３端子スイッチをプログラマブルロジックのスイッチに用いることで、スイッチのオフ状態のリーク電流が低減し、プログラマブルロジック全体の消費電流が従来よりも小さくなる。
なお、第１の実施形態の２端子スイッチをプログラマブルロジックに適用した場合を図１４に示す。図１３に示したプログラマブルロジックと同様な構成については同一の符号を付している。図１４に示すスイッチ９７に第１の実施形態の２端子スイッチを適用する。第１の実施形態で説明したように、スイッチ９７をオン状態またはオフ状態にすることで、ロジックセル９２との接続・非接続を設定できる。第１の実施形態の２端子スイッチをプログラマブルロジックのスイッチに適用することで、図１３に示したプログラマブルロジックと同様の効果が得られる。
ここでは、本発明のスイッチング素子をロジックセルへの接続・非接続を切り替えるために用いたが、配線の切り替えやロジックセルの機能の切り替えのスイッチに適用することも可能である。
また、本発明の金属原子移動スイッチング素子と、本発明の金属原子移動スイッチング素子の電気的特性を読み出すトランジスタを備えることにより、メモリ素子を構成することができる。
上記３端子型金属原子移動スイッチング素子をメモリ素子に適用した場合を説明する。図１５はメモリ素子の一構成例を示す模式図である。
図１５に示すように、メモリ素子は、情報を保持するためのスイッチング素子７１と、スイッチング素子７１の情報を読み出すためのトランジスタ素子７２とを有する。このスイッチング素子７１に上記実施例の３端子スイッチを適用する。スイッチング素子７１はドレイン電極、ソース電極およびゲート電極からなるトランジスタの構成と同様であり、それぞれの電極が３端子スイッチの第１電極、第２電極および第３電極のそれぞれに対応している。
トランジスタ素子７２は、ソース電極がビット線７３に接続され、ゲート電極がワード線７４に接続されている。スイッチング素子７１は、ソース電極がビット線７６に接続され、ゲート電極がワード線７５に接続されている。そして、スイッチング素子７１のドレイン電極はトランジスタ素子７２のドレイン電極に接続されている。
次に、メモリ素子への情報の書き込み方法について説明する。なお、保持する情報“１”と“０”のうち、スイッチング素子のオン状態を“１”とし、オフ状態を“０”とする。また、スイッチング素子のスイッチング電圧をＶｔとし、トランジスタ素子７２の動作電圧をＶＲとする。
メモリ素子に情報“１”を書き込む場合には、スイッチング素子７１のゲート電極に接続されたワード線７５に電圧Ｖｔを印加し、ソース電極に接続されたビット線７６の電圧を０Ｖにする。そして、ビット線７３に電圧（Ｖｔ／２）を印加する。スイッチング素子７１は、オン状態になり、情報“１”が書き込まれる。
メモリセ素子に情報“０”を書き込む場合には、スイッチング素子７１のゲート電極に接続されたワード線７５の電圧を０Ｖにして、ソース電極に接続されたビット線７６に電圧Ｖｔを印加する。そして、ビット線７３に電圧（Ｖｔ／２）を印加する。スイッチング素子７１は、オフ状態になり、情報“０”が書き込まれる。
次に、メモリ素子に保持された情報の読み出し方法について説明する。
ワード線７４に電圧ＶＲを印加してトランジスタ素子７２をオンさせ、ビット線７３とビット線７６との間の抵抗値を求める。この抵抗値はトランジスタ素子７２のオン抵抗とスイッチング素子７１との合成抵抗値となる。この合成抵抗値が測定できないほど大きい場合にはスイッチング素子７１がオフ状態と判定でき、メモリ素子に保持された情報が“０”であることがわかる。一方、合成抵抗値が所定の値より小さい場合にはスイッチング素子７１がオン状態と判定でき、メモリ素子に保持された情報が“１”であることがわかる。
本発明の３端子スイッチをメモリ素子の情報保持のためのスイッチング素子に用いることで、スイッチのオフ状態のリーク電流が低減する。そのため、メモリ素子がアレイ状に複数配置されたメモリデバイスに本実施形態のメモリ素子を用いれば、メモリデバイス全体の消費電流が従来よりも小さくなる。
なお、第１の実施形態の２端子スイッチをメモリ素子に適用した場合を図１６に示す。図１５に示したメモリ素子と同様な構成については同一の符号を付している。図１６に示すスイッチング素子７７に第１の実施形態の２端子スイッチを適用する。第１の実施形態で説明したように、スイッチング素子７７をオン状態またはオフ状態に設定することで、スイッチング素子７７に情報を保持させることが可能となる。第１の実施形態の２端子スイッチをメモリ素子に用いることで、図１５に示したメモリ素子と同様の効果が得られる。
また、本発明は上記実施例に限定されることなく、発明の範囲内で種々の変形が可能であり、それらも本発明の範囲内に含まれることはいうまでもない。

Claims (7)

  1. 金属イオンがその内部を自由に移動できるイオン伝導体を含むイオン伝導部と、
    前記イオン伝導部と接触している第１の電極と、
    前記イオン伝導部と接触し、前記第１の電極とともに前記イオン伝導部を挟み込むように形成され、前記イオン伝導体に前記金属イオンを供給し、または、前記イオン伝導体から前記金属イオンを受け取って前記金属イオンに対応する金属を析出させる第２の電極とを有し、
    前記イオン伝導部は、前記第１の電極および前記第２の電極に接触する、イオン移動度の異なる２つの領域を含み、
    前記２つの領域は、前記金属イオンが伝導可能な前記イオン伝導体で構成され、所定のイオン移動度を有する第１の領域と、該第１の領域を囲み、該第１の領域よりもイオン移動度の小さい第２の領域とを有するスイッチング素子。
  2. 金属イオンがその内部を自由に移動できるイオン伝導体を含むイオン伝導部と、
    前記イオン伝導部と接触している第１の電極と、
    前記イオン伝導部と接触し、前記第１の電極とともに前記イオン伝導部を挟み込むように形成され、前記イオン伝導体に前記金属イオンを供給し、または、前記イオン伝導体から前記金属イオンを受け取って前記金属イオンに対応する金属を析出させる第２の電極と、
    前記イオン伝導部と接触して形成され、前記イオン伝導体に前記金属イオンを供給し、または、前記イオン伝導体から前記金属イオンを受け取って前記金属イオンに対応する金属を析出させる第３の電極とを有し、
    前記イオン伝導部は、前記第１の電極および前記第２の電極に接触する、イオン移動度の異なる２つの領域を含み、
    前記２つの領域は、前記金属イオンが伝導可能な前記イオン伝導体で構成され、所定のイオン移動度を有する第１の領域と、該第１の領域を囲み、該第１の領域よりもイオン移動度の小さい第２の領域とを有するスイッチング素子。
  3. 前記金属はＣｕ、ＡｇおよびＰｂのうちいずれかである請求項１または２に記載のスイッチング素子。
  4. 前記イオン伝導体は、カルコゲン元素と金属の化合物、シリコンを含む絶縁物、およびペロブスカイト型酸化物のうちいずれかの物質である請求項１または２に記載のスイッチング素子。
  5. 金属イオンがその内部を自由に移動できるイオン伝導体を含むイオン伝導部と、前記イオン伝導部と接触している第１の電極と、前記イオン伝導部と接触し、前記第１の電極とともに前記イオン伝導部を挟み込むように形成され、前記イオン伝導体に前記金属イオンを供給し、または、前記イオン伝導体から前記金属イオンを受け取って前記金属イオンに対応する金属を析出させる第２の電極と、前記イオン伝導部と接触して形成され、前記イオン伝導体に前記金属イオンを供給し、または、前記イオン伝導体から前記金属イオンを受け取って前記金属イオンに対応する金属を析出させる第３の電極とを有し、前記イオン伝導部は、前記第１の電極および前記第２の電極に接触する、イオン移動度の異なる２つの領域を含み、該２つの領域は、前記金属イオンが伝導可能な前記イオン伝導体で構成され、所定のイオン移動度を有する第１の領域と、該第１の領域を囲み、該第１の領域よりもイオン移動度の小さい第２の領域とを有するスイッチング素子の駆動方法において、
    前記第２の電極に対して前記第１の電極に負の電圧を印加し、前記金属からなる析出物を前記第１の領域に成長させた後、前記第３の電極に対して前記第１の電極に正または負の電圧を印加することによって電気的特性を切り替えることを特徴とするスイッチング素子の駆動方法。
  6. 請求項１から４のいずれか１項に記載のスイッチング素子をプログラム用素子として用いる書き換え可能な論理集積回路。
  7. 請求項１から４のいずれか１項に記載のスイッチング素子と、
    前記スイッチング素子の前記電気的特性を読み出すトランジスタと、
    を有するメモリ素子。
JP2006550728A 2004-12-27 2005-12-22 スイッチング素子、スイッチング素子の駆動方法、書き換え可能な論理集積回路、およびメモリ素子 Expired - Fee Related JP5135798B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006550728A JP5135798B2 (ja) 2004-12-27 2005-12-22 スイッチング素子、スイッチング素子の駆動方法、書き換え可能な論理集積回路、およびメモリ素子

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004377607 2004-12-27
JP2004377607 2004-12-27
PCT/JP2005/023628 WO2006070693A1 (ja) 2004-12-27 2005-12-22 スイッチング素子、スイッチング素子の駆動方法および製造方法、書き換え可能な論理集積回路、メモリ素子
JP2006550728A JP5135798B2 (ja) 2004-12-27 2005-12-22 スイッチング素子、スイッチング素子の駆動方法、書き換え可能な論理集積回路、およびメモリ素子

Publications (2)

Publication Number Publication Date
JPWO2006070693A1 JPWO2006070693A1 (ja) 2008-06-12
JP5135798B2 true JP5135798B2 (ja) 2013-02-06

Family

ID=36614810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006550728A Expired - Fee Related JP5135798B2 (ja) 2004-12-27 2005-12-22 スイッチング素子、スイッチング素子の駆動方法、書き換え可能な論理集積回路、およびメモリ素子

Country Status (3)

Country Link
US (1) US7960712B2 (ja)
JP (1) JP5135798B2 (ja)
WO (1) WO2006070693A1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5023615B2 (ja) * 2006-08-24 2012-09-12 日本電気株式会社 スイッチング素子の駆動方法
WO2008023437A1 (fr) * 2006-08-25 2008-02-28 Hitachi, Ltd. Dispositif semi-conducteur
CN101622728B (zh) * 2006-08-31 2011-08-03 校际微电子中心 用于在电阻转换器件中受控地形成电阻转换材料的方法和由此获得的器件
JP4868518B2 (ja) * 2006-12-22 2012-02-01 シャープ株式会社 抵抗変化型不揮発性メモリ素子とその作製方法及び不揮発性半導体記憶装置
WO2009051105A1 (ja) * 2007-10-19 2009-04-23 Nec Corporation スイッチング素子、およびスイッチング素子の製造方法
US7768812B2 (en) 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US8211743B2 (en) 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US8134137B2 (en) 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
JP5446238B2 (ja) * 2008-12-15 2014-03-19 日本電気株式会社 抵抗変化素子及びその動作方法
JP5454478B2 (ja) * 2009-01-09 2014-03-26 日本電気株式会社 スイッチング素子及びその製造方法
WO2010087821A1 (en) * 2009-01-28 2010-08-05 Hewlett-Packard Development Company, L.P. Voltage-controlled switches
US9059028B2 (en) * 2009-06-25 2015-06-16 Nec Corporation Semiconductor device and method for manufacturing same
US8878153B2 (en) * 2009-12-08 2014-11-04 Nec Corporation Variable resistance element having gradient of diffusion coefficient of ion conducting layer
WO2011090152A1 (ja) * 2010-01-21 2011-07-28 日本電気株式会社 半導体装置及びその製造方法
US8289763B2 (en) 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
JP5544621B2 (ja) * 2010-09-22 2014-07-09 独立行政法人物質・材料研究機構 電気化学トランジスタ
US8759809B2 (en) * 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8552333B2 (en) 2010-12-30 2013-10-08 General Electric Company Systems, methods, and apparatus for preventing electromigration between plasma gun electrodes
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
US8524599B2 (en) 2011-03-17 2013-09-03 Micron Technology, Inc. Methods of forming at least one conductive element and methods of forming a semiconductor structure
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
JP6860871B2 (ja) * 2015-12-07 2021-04-21 ナノブリッジ・セミコンダクター株式会社 抵抗変化素子、半導体装置、及び半導体装置の製造方法
WO2019231489A1 (en) 2018-05-29 2019-12-05 Micron Technology, Inc. Apparatuses and methods for setting a duty cycle adjuster for improving clock duty cycle
KR20210074586A (ko) * 2019-12-12 2021-06-22 에스케이하이닉스 주식회사 가변 저항 소자를 포함하는 반도체 장치
CN114421943B (zh) * 2022-01-25 2023-03-24 中国电子科技集团公司第五十八研究所 一种高可靠抗辐射原子开关型配置单元结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761115A (en) * 1996-05-30 1998-06-02 Axon Technologies Corporation Programmable metallization cell structure and method of making same
JP2001525606A (ja) * 1997-12-04 2001-12-11 アクソン テクノロジーズ コーポレイション プログラム可能なサブサーフェス集合メタライゼーション構造およびその作製方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635914B2 (en) * 2000-09-08 2003-10-21 Axon Technologies Corp. Microelectronic programmable device and methods of forming and programming the same
WO2000048196A1 (en) 1999-02-11 2000-08-17 Arizona Board Of Regents Programmable microelectronic devices and methods of forming and programming same
JP2002335048A (ja) * 2001-03-06 2002-11-22 Sony Corp 窒化物系半導体レーザ素子及びその製造方法
JP3593582B2 (ja) 2001-09-19 2004-11-24 彰 土井 銀イオン含有イオン伝導体の電界誘導黒化現象を利用した記憶素子
DE112004000060B4 (de) * 2003-07-18 2011-01-27 Nec Corp. Schaltelemente

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761115A (en) * 1996-05-30 1998-06-02 Axon Technologies Corporation Programmable metallization cell structure and method of making same
JP2001525606A (ja) * 1997-12-04 2001-12-11 アクソン テクノロジーズ コーポレイション プログラム可能なサブサーフェス集合メタライゼーション構造およびその作製方法

Also Published As

Publication number Publication date
WO2006070693A1 (ja) 2006-07-06
US7960712B2 (en) 2011-06-14
US20080036508A1 (en) 2008-02-14
JPWO2006070693A1 (ja) 2008-06-12

Similar Documents

Publication Publication Date Title
JP5135798B2 (ja) スイッチング素子、スイッチング素子の駆動方法、書き換え可能な論理集積回路、およびメモリ素子
JP5218053B2 (ja) スイッチング素子、半導体装置、書き換え可能な論理集積回路、およびメモリ素子
US8203133B2 (en) Switching element, reconfigurable logic integrated circuit and memory element
US7888228B2 (en) Method of manufacturing an integrated circuit, an integrated circuit, and a memory module
US8581225B2 (en) Variable resistance nonvolatile memory device and method of manufacturing the same
US9245924B2 (en) Phase change memory element
JP2006319028A (ja) スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子
US20110108829A1 (en) Switching device and method of manufacturing the same
US10312288B2 (en) Switching element, semiconductor device, and semiconductor device manufacturing method
JP5135797B2 (ja) スイッチング素子、スイッチング素子の製造方法、書き換え可能な論理集積回路、およびメモリ素子
US8421049B2 (en) Metal atom migration switching device, drive and manufacturing methods for the same, integrated circuit device and memory device using same
JP5417709B2 (ja) スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子
JP5477687B2 (ja) スイッチング素子、スイッチング素子の動作方法、スイッチング素子の製造方法、書き換え可能な論理集積回路およびメモリ素子
US7772035B2 (en) Manufacturing method of semiconductor device
JP5135796B2 (ja) スイッチング素子、および書き換え可能な論理集積回路
JP2009267204A (ja) 回路装置および制御方法
JP5446869B2 (ja) スイッチング素子、およびスイッチング素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121029

R150 Certificate of patent or registration of utility model

Ref document number: 5135798

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees