JP2007059914A - イオン伝導層を備える不揮発性半導体メモリ装置とその製造及び動作方法 - Google Patents

イオン伝導層を備える不揮発性半導体メモリ装置とその製造及び動作方法 Download PDF

Info

Publication number
JP2007059914A
JP2007059914A JP2006226988A JP2006226988A JP2007059914A JP 2007059914 A JP2007059914 A JP 2007059914A JP 2006226988 A JP2006226988 A JP 2006226988A JP 2006226988 A JP2006226988 A JP 2006226988A JP 2007059914 A JP2007059914 A JP 2007059914A
Authority
JP
Japan
Prior art keywords
data storage
layer
storage layer
lower electrode
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006226988A
Other languages
English (en)
Other versions
JP5122776B2 (ja
Inventor
Shoken Ri
正賢 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007059914A publication Critical patent/JP2007059914A/ja
Application granted granted Critical
Publication of JP5122776B2 publication Critical patent/JP5122776B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides

Landscapes

  • Semiconductor Memories (AREA)

Abstract

【課題】イオン伝導層を備える不揮発性半導体メモリ装置とその製造及び動作方法を提供する。
【解決手段】基板と、前記基板に形成されたスイッチング素子と、スイッチング素子に連結されたストレージノードと、を備える不揮発性メモリ装置において、ストレージノードは、スイッチング素子に連結され、イオンソースとして使われる下部電極と、下部電極上に形成され、その一部は下部電極と離隔されたデータ保存層と、下部電極から離隔された前記データ保存層の部分に側面が連結され、下部電極と離隔されている側部電極と、データ保存層上に形成された上部電極と、を備えることを特徴とする不揮発性メモリ装置とその製造及び動作方法。
【選択図】図３

Description

本発明は、半導体装置とその製造及び動作方法に係り、より詳細には、浸透拡散によって抵抗特性が異なって現れるイオン伝導層を備える不揮発性半導体メモリ装置とその製造及び動作方法に関する。
理想的な半導体メモリ装置の場合、記録及び消去が容易であり、消費電力は低いながらも動作は速く、集積度は高いながらも不揮発性特性は優秀である。
現在広く使われている半導体メモリ装置（以下、従来技術による半導体メモリ装置）、例えば、ＤＲＡＭ、ＳＲＡＭ、ＥＥＰＲＯＭ、フラッシュメモリなどは、前記理想的な半導体メモリ装置に近接したものではない。
すなわち、前記従来技術による半導体メモリ装置はいろいろな特性を持っているが、あらゆる特性が前記理想的な半導体メモリ装置に近接したものではなく、一部の特性のみが前記理想的な半導体メモリ装置に近接している。
例えば、ＤＲＡＭは集積度で、ＳＲＡＭは動作速度で、フラッシュメモリは不揮発性特性で前記理想的な半導体メモリ装置に近接しているとみられる。
最近、前記理想的な半導体メモリ装置にさらに近接したメモリ装置の需要が増加しつつ、従来の揮発性メモリ装置及び従来の不揮発性メモリ装置の優秀な特性だけを持つ次世代半導体メモリ装置、例えば、ＭＲＡＭ、ＰＲＡＭ、ＲＲＡＭ、ＦＲＡＭなどの開発に関心が集められている。これにより、前記次世代半導体メモリ装置についての研究が活発に進行しつつ、多様な次世代半導体メモリ装置が続々開発されつつある。
図１は、現在まで開発された次世代半導体メモリ装置（以下、従来の次世代メモリ装置）のストレージノードを例として示す。
図１を参照すれば、従来の次世代メモリ装置のストレージノードは、順次に積層された銅（Ｃｕ）層１０、硫化銅（ＣｕＳ）層１２及び白金／窒化アルミニウムチタン（Ｐｔ／ＴｉＡｌＮ）層１４を備える。銅層１０は下部電極であって、トランジスタ（図示せず）に連結される。硫化銅層１２は、イオン濃度によって抵抗が変わるイオン伝導層として使われる。白金／窒化アルミニウムチタン１４は上部電極として使われる。
図１に図示されたストレージノードを備える従来の次世代メモリ装置は、硫化銅層１２内にイオンが存在する時とそうでない時において硫化銅層１２の抵抗が異なる点を利用してストレージノードにビットデータを記録して再生する。
図２は、図１に図示されたストレージノードの電圧−抵抗特性を示す。
図２で第１グラフ１１は、硫化銅層１２に所定の濃度のイオンが存在する時における電圧によるストレージノードの抵抗変化を表す。そして、第２グラフ１３は、硫化銅層１２にイオンが存在していない時における電圧によるストレージノードの抵抗変化を表す。
図２の第１グラフ１１と第２グラフ１３とを比較すると、ストレージノードに印加される電圧が小さい時、前記ストレージノードの抵抗は差が出るが、印加電圧が増加するほど前記ストレージノードの抵抗は同じになることが分かる。
図２に図示された電圧−抵抗特性を持つ従来の次世代メモリ装置の改善すべき問題点は、印加電圧の初期から抵抗変化があまりに速いということである。このように印加電圧によって抵抗変化が速ければ、読み出しと書き込み動作に必要な十分なマージンを確保し難くなる。
したがって、本発明が解決しようとする技術的課題は、前述した従来の次世代半導体メモリ装置が持つ問題点を改善するためのものであり、印加電圧による抵抗の変化を低減して読み出し及び書き込み動作で十分なマージンを確保できる半導体メモリ装置を提供するところにある。
本発明が解決しようとする他の技術的課題は、このような半導体メモリ装置の製造方法を提供するところにある。
本発明が解決しようとするさらに他の技術的課題は、このような半導体メモリ装置の動作方法を提供するところにある。
前記技術的課題を達成するために、本発明は、基板と、前記基板に形成されたスイッチング素子と、前記スイッチング素子に連結されたストレージノードと、を備える不揮発性メモリ装置において、前記ストレージノードは、前記スイッチング素子に連結され、イオンソースとして使われる下部電極と、前記下部電極上に形成され、その一部は前記下部電極と離隔されたデータ保存層と、前記下部電極から離隔された前記データ保存層の部分に側面が連結され、前記下部電極と離隔されている側部電極と、前記データ保存層上に形成された上部電極と、を備えることを特徴とする不揮発性メモリ装置を提供する。
かかるメモリ装置で、前記側部電極と前記下部電極との間に第１絶縁膜が存在し、前記側部電極と前記データ保存層との間に第２絶縁膜が存在する。
前記データ保存層は、遷移金属と酸素族元素とを含む化合物層でありうる。この時、前記化合物層は、ＣｕＳｘ（０．４＜ｘ＜０．６）層、タングステン酸化物層及びチタン酸化物層のうちいずれか一つである。また、前記データ保存層はタングステン層またはチタン層である。
前記技術的課題を達成するために、本発明はまた、基板と、前記基板に形成されたスイッチング素子と、前記スイッチング素子に連結されたストレージノードとを備える不揮発性メモリ装置において、前記ストレージノードは、前記スイッチング素子に連結され、イオンソースとして使われる下部電極と、前記下部電極上に形成されたデータ保存層と、前記データ保存層上に形成された上部電極と、前記データ保存層にその一部が連結され、前記上部電極及び下部電極と離隔されるとともに互いに離隔された第１及び第２側部電極と、を備えることを特徴とする不揮発性メモリ装置を提供する。
この時、前記データ保存層は上向き突出部を備え、前記上部電極は前記突出部上に形成される。
前記突出部周囲の前記データ保存層上に層間絶縁層が存在し、前記第１及び第２側部電極は、前記層間絶縁層を貫通して前記データ保存層に連結されうる。
前記データ保存層は、前記第１及び第２側部電極上に拡張されている。
第１及び第２側部電極と前記下部電極との間に絶縁膜が存在する。
前記上部及び下部電極は上下に対向し、前記第１及び第２側部電極は左右に対向するように備えられる。
前記他の技術的課題を達成するために、本発明は、基板にスイッチング素子を形成する第１工程と、前記基板上に前記スイッチング素子を覆う層間絶縁層を形成する第２工程と、前記層間絶縁層上に前記スイッチング素子に連結され、イオンソースとして使われる下部電極を形成する第３工程と、前記下部電極上に第１絶縁膜、側部電極層及び第２絶縁膜を備える積層物を形成する第４工程と、前記積層物の一部を除去して前記下部電極を露出させる第５工程と、前記下部電極の露出された領域上に、前記積層物の一部が除去されることによって露出される前記積層物の側面を覆うデータ保存層を形成する第６工程と、前記データ保存層上に上部電極を形成する第７工程と、を含むことを特徴とする不揮発性メモリ装置の製造方法を提供する。
この製造方法で、前記第５工程では、前記積層物に前記積層物を二分するグルーブを形成できる。
前記データ保存層は、前記積層物上にも形成できる。
前記データ保存層は、前記グルーブを満たすように形成できる。
前記下部電極は遷移金属層であり、前記上部電極は貴金属層である。
前記の更なる他の技術的課題を達成するために、本発明はまた、基板にスイッチング素子を形成する第１工程と、前記基板上に前記スイッチング素子を覆う層間絶縁層を形成する第２工程と、前記層間絶縁層上に、前記スイッチング素子に連結され、イオンソースとして使われる下部電極を形成する第３工程と、前記下部電極上にデータ保存層を形成する第４工程と、前記データ保存層上に互いに離隔された第１ないし第３上部電極を形成する第５工程と、を含むことを特徴とする不揮発性メモリ装置の製造方法を提供する。
ここで、前記第５工程は、前記データ保存層に上向き突出部を形成する工程と、前記突出部周囲の前記データ保存層上に層間絶縁層を形成する工程と、前記層間絶縁層に前記第２及び第３上部電極が満たされる第１及び第２ビアホ―ルを形成する工程と、前記層間絶縁層上に前記第１及び第２ビアホ―ルを満たして前記突出部を覆う上部電極層を形成する工程と、前記上部電極層で、前記第１及び第２ビアホ―ルとその周囲の一部領域と前記突出部を覆う一部領域とを除外した残りの領域を除去する工程と、をさらに含む。
また、前記下部電極は遷移金属層であり、前記第１ないし第３上部電極は貴金属層である。
前記の更なる他の技術的課題を達成するために、本発明はまた、基板にスイッチング素子を形成する第１工程と、前記基板上に前記スイッチング素子を覆う層間絶縁層を形成する第２工程と、前記層間絶縁層上に前記スイッチング素子に連結され、イオンソースとして使われる下部電極を形成する第３工程と、前記下部電極上に第１絶縁膜及び側部電極層を備える積層物を形成する第４工程と、前記積層物に前記下部電極の一部を露出させ、前記積層物を二分するグルーブを形成する第５工程と、前記下部電極の露出された領域上に、前記積層物の前記グルーブを通じて露出された面を覆って前記積層物の一部領域上に拡張されるデータ保存層を形成する第６工程と、前記データ保存層の上部面に上部電極を形成する第７工程と、を含むことを特徴とする不揮発性メモリ装置の製造方法を提供する。
この製造方法で、前記データ保存層は、前述したように形成できる。そして、前記下部電極は遷移金属層であり、前記側部電極層と前記上部電極とは貴金属層である。
前記他の技術的課題を達成するために、本発明はまた、基板と、前記基板に形成されたスイッチング素子と、前記スイッチング素子に連結されたストレージノードと、を備え、前記ストレージノードは、前記スイッチング素子に連結され、イオンソースとして使われる下部電極と、前記下部電極の上に形成され、側面が露出される側部電極を備える積層物と、前記下部電極上に形成され、前記積層物の側面を覆うデータ保存層と、前記データ保存層上に形成された上部電極と、を備える不揮発性メモリ装置の書き込み方法において、前記スイッチング素子をオン状態に維持するステップと、前記上部及び下部電極間に書き込み電圧を印加するステップと、を含むことを特徴とする不揮発性メモリ装置の書き込み方法を提供する。
前記の更なる他の技術的課題を達成するために、本発明はまた、基板と、前記基板に形成されたスイッチング素子と、前記スイッチング素子に連結されたストレージノードと、を備え、前記ストレージノードは、前記スイッチング素子に連結され、イオンソースとして使われる下部電極と、前記下部電極の上に形成され、側面が露出される側部電極を備える積層物と、前記下部電極上に形成され、前記積層物の側面を覆うデータ保存層と、前記データ保存層上に形成された上部電極と、を備える不揮発性メモリ装置の動作方法において、前記スイッチング素子をオン状態に維持するステップと、前記上部及び下部電極間に書き込み電圧を印加して前記データ保存層にデータを記録するステップと、を含むことを特徴とする不揮発性メモリ装置の動作方法を提供する。
このような動作方法で、前記書き込み電圧の印加前に消去電圧を印加できる。
また、前記書き込み電圧を印加した後、前記下部電極をフローティングさせるステップと、前記上部電極と前記側部電極との間に読み出し電圧を印加して前記データ保存層に記録されたデータを読み出すステップと、をさらに含む。
また、前記データ保存層は、遷移金属と酸素族元素とを含む化合物層である。
前記下部電極は遷移金属層であり、前記側部電極と前記上部電極とは貴金属層である。
前記の更なる他の技術的課題を達成するために、本発明はまた、基板と、前記基板に形成されたスイッチング素子と、前記スイッチング素子に連結されたストレージノードと、を備え、前記ストレージノードは、前記スイッチング素子に連結され、イオンソースとして使われる下部電極と、前記下部電極上に形成され、側面が露出される側部電極とを備える積層物と、前記下部電極上に形成され、前記積層物の側面を覆うデータ保存層と、前記データ保存層上に形成された上部電極と、を備える不揮発性メモリ装置の読み出し方法において、前記下部電極をフローティングさせるステップと、前記上部電極と前記側部電極との間に読み出し電圧を印加して前記データ保存層に記録されたデータを読み出すステップと、をさらに含むことを特徴とする不揮発性メモリ装置の読み出し方法を提供する。
前記の更なる他の技術的課題を達成するために、本発明はまた、基板と、前記基板に形成されたスイッチング素子と、前記スイッチング素子に連結されたストレージノードと、を備え、前記ストレージノードは、前記スイッチング素子に連結され、イオンソースとして使われる下部電極と、前記下部電極上に形成されたデータ保存層と、前記データ保存層上に形成された上部電極と、前記データ保存層に連結され、前記上部電極及び前記下部電極と離隔され、互いに対向する第１及び第２側部電極と、を備える不揮発性メモリ装置の動作方法において、前記スイッチング素子をオン状態に維持するステップと、前記上部及び下部電極間に書き込み電圧を印加するステップと、を含むことを特徴とする不揮発性メモリ装置の動作方法を提供する。この時、前記書き込み電圧の印加前に消去電圧を印加する。
また、前記書き込み電圧を印加した後、前記上部及び下部電極をフローティングさせるステップと、前記第１及び第２側部電極に読み出し電圧を印加するステップと、をさらに含む。
前記データ保存層は、遷移金属と酸素族元素とを含む化合物層であり、前記下部電極は遷移金属層であり、前記第１及び第２側部電極と前記上部電極とは貴金属層である。
前記の更なる他の技術的課題を達成するために、本発明はまた、基板と、前記基板に形成されたスイッチング素子と、前記スイッチング素子に連結されたストレージノードと、を備え、前記ストレージノードは、前記スイッチング素子に連結され、イオンソースとして使われる下部電極と、前記下部電極上に形成されたデータ保存層と、前記データ保存層上に形成された上部電極と、前記データ保存層に連結され、前記上部電極及び下部電極と離隔され、互いに対向する第１及び第２側部電極と、を備える不揮発性メモリ装置の書き込み方法において、前記スイッチング素子をオン状態に維持するステップと、前記上部及び下部電極間に書き込み電圧を印加するステップと、を含むことを特徴とする不揮発性メモリ装置の書き込み方法を提供する。
この書き込み方法で、前記書き込み電圧の印加前に消去電圧を印加する。
また、前記データ保存層は、上向き突出した突出部を備え、前記上部電極は、前記突出部上に形成されており、前記第１及び第２側部電極は、前記突出部周囲の前記データ保存層に連結されうる。ここで、前記データ保存層は前述した通りである。
本発明のメモリ装置は、書き込み動作でのイオン移動方向と読み出し動作でのイオン移動方向とが垂直しているので、読み出し動作中にイオンの変化を最小化できる。これにより、読み出し動作のために印加される電圧による抵抗の変化を減らすことができ、その結果、読み出し及び書き込み動作で十分なマージンを確保できる。また、書き込み動作でデータ保存層あるいはイオン伝導層に存在するイオン濃度を調節することによって、マルチビットデータを保存することもできる。
以下、本発明の実施形態によるイオン伝導層を備える不揮発性半導体メモリ装置とその製造及び動作方法を、添付された図面を参照して詳細に説明する。この過程で図面に図示された層や領域の厚さは明細書の明確性のために誇張されて図示された。
まず、本発明の第１実施形態による不揮発性半導体メモリ装置（以下、第１メモリ装置）について説明する。
図３を参照すれば、第１メモリ装置は半導体基板４０を備える。基板４０は、ｐ型またはｎ型シリコン基板でありうる。基板４０に離隔された第１及び第２不純物領域４２ｓ、４２ｄが存在する。第１及び第２不純物領域４２ｓ、４２ｄは、基板４０に注入された不純物と異なる極性の不純物を含む。第１及び第２不純物領域４２ｓ、４２ｄのうち一つはソース領域であり、残りはドレイン領域である。第１不純物領域４２ｓと第２不純物領域４２ｄとの間の基板４０上にゲート積層物４４が形成されている。ゲート積層物４４は、ゲート酸化膜、ゲート電極を備える。ゲート積層物４４と第１及び第２不純物領域４２ｓ、４２ｄとは電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）を構成する。前記ＦＥＴは、スイッチング素子として使われる。
基板４０上には、前記ＦＥＴを覆って表面は平坦な層間絶縁層４６が形成されている。層間絶縁層４６に第２不純物領域４２ｄが露出されるコンタクトホールｈ１が形成されており、コンタクトホールｈ１は導電性プラグ４８で満たされている。層間絶縁層４６上に導電性プラグ４８を覆うストレージノードＳ１が存在する。ストレージノードＳ１にはビットデータ「０」または「１」が記録されてもよく、マルチビットデータ、例えば「００」、「０１」、「１０」または「１１」が記録されてもよい。これについては後述する。ストレージノードＳ１は、導電性プラグ４８を覆って層間絶縁層４６上に直接形成された下部電極５０を備える。下部電極５０はイオンソースでもある。下部電極５０は、遷移金属、例えば銅（Ｃｕ）、銀（Ａｇ）または亜鉛（Ｚｎ）からなる電極でありうる。下部電極５０の厚さは下部電極５０として使われる物質によって異なるが、例えば、下部電極５０が銅電極であれば、下部電極５０の厚さは１００ｎｍより厚い。
一方、下部電極５０を形成する物質の粒子（グレーン）が導電性プラグ４８を形成する物質のグレーンより大きい場合、導電性プラグ４８を形成する物質、例えばシリコン（Ｓｉ）が下部電極５０に広がりうる。したがって、この場合には下部電極５０と導電性プラグ４８との間に拡散防止膜がさらに備えうる。この時、前記拡散防止膜としてシリコン酸化膜（ＳｉＯ２）が使われうる。
再び図３を参照すれば、下部電極５０の一部領域上に第１絶縁膜５２、側部電極５４及び第２絶縁膜５６が順次に積層されている。第１絶縁膜５２は、下部電極５０と側部電極５４との接触を防止する。第１絶縁膜５２は、例えば、二酸化ケイ素（ＳｉＯ２）膜でありうる。第１絶縁膜５２が前記二酸化ケイ素膜である時、第１絶縁膜５２の厚さは１０ｎｍ程度でありうる。側部電極５４は、上部電極６０と共にストレージノードＳ１に記録されたビットデータを読み出すのに使われる。側部電極５４は、貴金属、例えば白金からなる電極でありうる。側部電極５４が白金電極である時、側部電極５４の厚さは１００ｎｍ程度でありうる。第２絶縁膜５６は、第１絶縁膜５２と同じ物質で形成されることが望ましいが、異なってもよい。第１絶縁膜５２が形成されていない下部電極５０の残りの領域上にはデータ保存層５８が存在する。データ保存層５８は、第１絶縁膜５２、側部電極５４及び第２絶縁膜５６の一側面を覆って第２絶縁膜５６上に拡張されている。第２絶縁膜５６の上部面はデータ保存層５８で覆われた。
一方、図３に図示したメモリ素子が書き込み動作にある時、イオンソースである下部電極５０からデータ保存層５８にイオンが供給される。このように供給されるイオンがデータ保存層５８内で所定濃度に至れば、データ保存層５８の抵抗はイオンが供給されていない時より低くなる。この時、データ保存層５８にはビットデータ「０」または「１」が記録されたと見なす。また、データ保存層５８に供給されたイオンの濃度によってデータ保存層５８は２種類以上の抵抗値を持つことができるところ、それぞれの抵抗値をマルチビットデータに対応させることができ、したがって、データ保存層５８に「００」、「０１」、「１０」または「１１」のようなマルチビットデータも記録できる。データ保存層５８内のイオン濃度は、データ保存層５８に消去電圧が印加されるまではあまり変わらない。したがって、データ保存層５８に記録されたビットデータあるいはマルチビットデータは、消去電圧が印加されるまで揮発されない。
このような特性を持つデータ保存層５８は、遷移金属と酸素族元素とを含む化合物層でありうる。ここで前記遷移金属は、例えば銅であり、前記酸素族元素は、例えば硫黄（Ｓ）でありうる。したがって、データ保存層５８の一例は硫化銅（ＣｕＳｘ）層になりうる。データ保存層５８が硫化銅（ＣｕＳｘ）層である時、下付き“ｘ”の値によってデータ保存層５８自体の抵抗は低いか、または高い。データ保存層５８は、硫化銅層以外にもタングステン（Ｗ）層、タングステン酸化物層、例えば、ＷＯ３層、チタン（Ｔｉ）層またはチタン酸化物層、例えばＴｉＯ２層でありうる。このようなデータ保存層５８上に上部電極６０が存在する。上部電極６０は、白金のような貴金属層でありうる。上部電極６０は複層である場合もあるが、例えば、白金層と窒化アルミニウムチタン層とを備える複層（Ｐｔ／ＴｉＡｌＮ）でありうる。
次いで、本発明の第２実施形態による不揮発性メモリ装置（以下、第２メモリ装置）について説明する。前記第２メモリ装置の説明で、前記した第１メモリ装置と同じ部分については説明を省略する。そして第１メモリ装置と同じ部材については、第１メモリ装置の説明に使用した参照番号をそのまま使用する。このような前提は、下記他の実施形態にも適用される。
図４を参照すれば、第２メモリ装置でストレージノードＳ２は導電性プラグ４８の露出された面を覆う下部電極５０を備え、下部電極５０上に形成された第１及び第２積層物ＳＴ１、ＳＴ２と、第１及び第２積層物ＳＴ１、ＳＴ２の間に形成されたデータ保存層７５と、第１及び第２積層物ＳＴ１、ＳＴ２の上部面とデータ保存層７５の上部面とを覆う上部電極７６と、を備える。第１及び第２積層物ＳＴ１、ＳＴ２の構成は同一であることが望ましいが、異なってもよい。第１積層物ＳＴ１は、順次に積層された第１絶縁膜７０ａ、第１側部電極７２ａ及び第２絶縁膜７４ａを備える。そして第２積層物ＳＴ２は、順次に積層された第３絶縁膜７０ｂ、第２側部電極７２ｂ及び第４絶縁膜７４ｂを備える。ここで、第１ないし第４絶縁膜７０ａ、７４ａ、７０ｂ、７４ｂの材質は同一であることが望ましいが、相異なってもよい。第１ないし第４絶縁膜７０ａ、７４ａ、７０ｂ、７４ｂの材質が同じ場合、各絶縁膜は二酸化ケイ素膜でありうる。この場合、第１ないし第４絶縁膜７０ａ、７４ａ、７０ｂ、７４ｂそれぞれの厚さは１０ｎｍ程度でありうる。第１及び第２側部電極７２ａ、７２ｂは、前記第２メモリ装置の読み出し動作で読み出し電圧印加手段として使われ、白金のような貴金属からなる電極でありうる。データ保存層７５と上部電極７６とは、図３に図示した第１メモリ装置のデータ保存層５８と上部電極６０と同一でありえる。
次いで、本発明の第３実施形態によるメモリ装置（以下、第３メモリ装置）について説明する。
図５を参照すれば、前記第３メモリ装置でストレージノードＳ３は、下部電極５０上にデータ保存層８０が存在し、データ保存層８０上に第１ないし第３上部電極８２、８４、８６が互いに離隔された状態に存在する。データ保存層８０は、第１メモリ装置のデータ保存層５８と同一でありえる。第１上部電極８２は、前記第１メモリ装置の上部電極６０あるいは前記第２メモリ装置の上部電極７６と同じ役割を行う。第２及び第３上部電極８４、８６は、前記第２メモリ装置の第１及び第２側部電極７２ａ、７２ｂと同じ役割を行う。すなわち、第２及び第３上部電極８４、８６は、前記第３メモリ装置の読み出し動作で読み出し電圧が印加される手段として使われる。第１ないし第３上部電極８２、８４、８６は、貴金属、例えば白金で形成された電極でありうる。
次いで、本発明の第４実施形態によるメモリ装置（以下、第４メモリ装置）について説明する。
図６を参照すれば、前記第４メモリ装置のストレージノードＳ４は、下部電極５０上に所定の間隔で離隔された第１及び第２積層物９０、９２が存在する。第１積層物９０は、順次に積層された第１絶縁膜９０ａと第１側部電極９０ｂとを備える。そして、第２積層物９２は、順次に積層された第２絶縁膜９２ａと第２側部電極９２ｂとを備える。第１及び第２絶縁膜９０ａ、９２ａは、例えば、二酸化ケイ素膜でありうる。第１及び第２側部電極９０ｂ、９２ｂは、例えば、白金のような貴金属電極でありうる。このような第１及び第２積層物９０、９２の間の下部電極５０はデータ保存層９６で覆われている。データ保存層９６は、第１及び第２積層物９０、９２の側面を覆いつつ第１及び第２側部電極９０ｂ、９２ｂの一部領域上に拡張されている。データ保存層９６は、第１及び第２積層物９０、９２の間を満たすものではなく第１及び第２積層物９０、９２の間に露出される下部電極５０の露出領域とこの露出領域に接した第１及び第２積層物９０、９２の側面とを覆われる程度の厚さに形成されている。したがって、データ保存層９６の表面は平坦でなく、第１及び第２積層物９０、９２の間に対応する部分は凹んでいる。このような形態のデータ保存層９６の材質は前述した第１メモリ装置のそれと同一である。そして、データ保存層９６と第１及び第２側部電極９０ｂ、９２ｂとの間に所定の絶縁膜、例えば、二酸化ケイ素膜がさらに備わりうる。データ保存層９６の上部面上にデータ保存層９６の前記凹部を充填する上部電極９８が存在する。上部電極９８は、前記第１メモリ装置の上部電極６０と同じ物質で形成できる。
次いで、本発明の第５実施形態による不揮発性半導体メモリ装置（以下、第５メモリ装置）について説明する。
図７を参照すれば、前記第５メモリ装置のストレージノードＳ５は次のような構造を持っている。
具体的に、下部電極５０上にデータ保存層１００ａが存在する。データ保存層１００ａは上部面に上方に垂直に突出した突出部１００ｂを持つ。データ保存層１００ａの材質は第１メモリ装置のそれと同一でありえる。突出部１００ｂ周囲のデータ保存層１００ａ上に突出部１００ｂと同じ高さで層間絶縁層１０２が存在する。層間絶縁層１０２は、二酸化ケイ素で形成された層でありうる。層間絶縁層１０２に第１及び第２ビアホ―ルｈ２、ｈ３が形成されている。第１及び第２ビアホ―ルｈ２、ｈ３は突出部１００ｂから離隔されており、突出部１００ｂを介して対向する位置に形成されている。第１ビアホ―ルｈ２を通じて突出部１００ｂ周囲のデータ保存層１００ａの一部領域が露出され、第２ビアホ―ルｈ３を通じて突出部１００ｂ周囲のデータ保存層１００ａの他の領域が露出される。このような層間絶縁層１０２上に第１ないし第３上部電極１０４、１０６、１０８が形成されている。第１ないし第３上部電極１０４、１０６、１０８は互いに離隔されている。第１上部電極１０４は、データ保存層１００ａの突出部１００ｂの上部面を覆うように形成されており、第２及び第３上部電極１０６、１０８はそれぞれ第１及び第２ビアホ―ルｈ２、ｈ３を充填した形態で備わっている。第１ないし第３上部電極１０４、１０６、１０８は、貴金属、例えば白金で形成された電極でありうる。前記第５メモリ装置にビットデータを記録するに当って第１上部電極１０４及び下部電極５０に書き込み電圧が印加される。第２及び第３上部電極１０６、１０８は、前記第５メモリ装置に記録されたビットデータの再生に使われる。すなわち、前記第５メモリ装置の読み出し動作で前記第５メモリ装置に記録されたビットデータは、第２及び第３上部電極１０６、１０８に所定の読み出し電圧を印加して再生できる。
次いで、前述した本発明の前記第１メモリ装置の電気的特性、具体的には、データ保存層５８の電気的特性について説明する。この時、データ保存層５８は硫化銅（ＣｕＳｘ）層であるとする。下記の説明は、本発明の他のメモリ装置のデータ保存層にも同一に適用できる。
図８は、データ保存層５８にイオンが存在しない状態で下部電極５０からイオンが発生するように下部電極５０及び上部電極６０に電圧を印加する時と、データ保存層５８に供給されたイオンが除去されるように下部電極５０及び上部電極６０に電圧を印加する時において、データ保存層５８を通じて下部電極５０と上部電極６０との間に流れる電流の変化を示す。
図８で第１及び第２グラフＧ１、Ｇ２は、データ保存層５８自体の抵抗が高い時の電流−電圧特性を表したものであり、第１グラフＧ１は、データ保存層５８にイオンが供給されるように下部電極５０及び上部電極６０に電圧を印加した時の電流−電圧特性を表す。第１グラフＧ１の電流−電圧特性は書き込み動作と関連している。そして、第２グラフＧ２は、データ保存層５８に供給されたイオンが除去されるように下部電極５０及び上部電極６０に電圧を印加した時の電流−電圧特性を表す。第２グラフＧ２の電流−電圧特性は消去動作と関連している。
第１グラフＧ１を参照すれば、下部電極５０と上部電極６０との間に印加される電圧が０．２Ｖになりつつ、データ保存層５８を通じて流れる電流は急激に増加することが分かる。このような結果は、下部電極５０と上部電極６０との間に印加される電圧が０．２Ｖ程度になりつつ、下部電極５０から供給されたデータ保存層５８内のイオン濃度が下部電極５０と上部電極６０とを電気的に連結するほどに十分になることを意味する。
第２グラフＧ２を参照すれば、データ保存層５８に供給されたイオンを除去するために、下部電極５０と上部電極６０との間に電圧を印加するやいなや電流は大きく増加し、前記印加電圧が−０．３Ｖ程度になりつつ電流は突然に減少することが分かる。このような結果は、データ保存層５８に供給されたイオンを除去するために下部電極５０と上部電極６０との間に電圧を印加しつつ、印加電圧が−０．３Ｖになるまでデータ保存層５８に供給されたイオンが最初の供給方向と逆方向に急激に流れるようになり、以後データ保存層５８に存在するイオン濃度が減少するにつれてイオンの最初の供給方向と逆方向に流れるイオンの量が急激に減少したことに起因する。
一方、データ保存層５８に供給されたイオン濃度は下部電極５０及び上部電極６０に印加する電圧を調節して調節できる。データ保存層５８に供給されたイオンの濃度によって、読み出し動作でのデータ保存層５８の電流−電圧特性は変わりうる。
図９は、これについての例を示す。
図９で第１グラフＧ１１は、データ保存層５８が第１イオン濃度を持つ時の電流−電圧特性を表す。そして、第２及び第３グラフＧ２２、Ｇ３３は、それぞれデータ保存層５８が第２及び第３イオン濃度を持つ時の電流−電圧特性を表す。また、第４及び第５グラフＧ４４、Ｇ５５は、データ保存層５８が第４及び第５イオン濃度を持つ時の電流−電圧特性を表す。この時、前記第１イオン濃度から前記第５イオン濃度へ行くほどデータ保存層５８のイオン濃度は高まりつつある。
図９の第１ないし第５グラフＧ１１ないしＧ５５を参照すれば、データ保存層５８が前記第１ないし第５イオン濃度を持つ時、データ保存層５８の電流−電圧特性は相異なることが分かる。このような結果は、データ保存層５８が第１ないし第５イオン濃度を持つ時、相異なる５つの抵抗状態を持つことができることを意味する。このような解釈を拡張すれば、データ保存層５８は第６、第７イオン濃度・・・を持つことができるので、データ保存層５８は５つより多くの抵抗状態を持つことができる。
データ保存層５８がいずれか一つの電流−電圧特性を持つ時、すなわち、いずれか一つの抵抗状態を持つ時、データ保存層５８に一つのビットデータが記録されていると見なすことができるところ、前記のように、データ保存層５８が相異なる複数の電流−電圧特性を持っている場合、データ保存層５８はマルチビットデータが記録されうると見なすことができる。
例えば、データ保存層５８が図９の第１ないし第４グラフＧ１１ないしＧ４４を満足する電流−電圧特性を持つことができ、データ保存層５８が第１グラフＧ１１を満足する電流−電圧特性を持つとすれば、データ保存層５８にマルチビットデータ「００」が記録されたと見なすことができる。そして、データ保存層５８が第２グラフＧ２２を満足する電流−電圧特性を持つとすれば、データ保存層５８にマルチビットデータ「０１」が記録されたと見なすことができる。また、データ保存層５８が第３グラフＧ３３を満足する電流−電圧特性を持つ時、データ保存層５８にマルチビットデータ「１０」が記録されたと見なすことができ、第４グラフＧ４４を満足する電流−電圧特性を持つ時は、マルチビットデータ「１１」が記録されたと見なすことができる。
下部電極５０及び上部電極６０に印加する電圧を調節してデータ保存層５８は８つ以上の相異なるイオン濃度を持つことができるが、この時は、データ保存層５８に３ビットデータ、すなわち、「０００」、「００１」、「０１０」、「０１１」、「１００」、「１０１」、「１１０」及び「１１１」のうちいずれか一つが記録されたと見なすことができる。さらには、データ保存層５８には４ビットデータを記録してもよい。
図１０は、図８の電流−電圧特性を反映するデータ保存層５８の電圧−抵抗特性を示す。
図１０に図示したグラフで、第１部分Ａ１はデータ保存層５８の抵抗が高い場合を、第２部分Ａ２は抵抗が低い場合を表す。第１部分Ａ１は、データ保存層５８内のイオン濃度が下部電極５０と上部電極６０とを電気的に連結するほどに十分でない時に現れる電流−電圧特性を反映する。一方、第２部分Ａ２は、データ保存層５８内のイオン濃度が下部電極５０と上部電極６０とを連結するほどに十分な時に現れる電流−電圧特性を反映する。
図１０のグラフを参照すれば、印加電圧が０．２Ｖ程度になるまでデータ保存層５８の抵抗は高い状態を維持し、印加電圧が０．２Ｖになりつつデータ保存層５８の抵抗が低くなり、以後に印加電圧が−０．２Ｖ以下になるまでデータ保存層５８は低い抵抗状態を維持することが分かる。
このように、本発明のデータ保存層５８の抵抗状態は、従来のように電圧が印加されると同時に急変するものではなく、印加電圧が十分にセンシングできるに印加電圧がある程度高くなった後に変わる。例えば、前記したようにデータ保存層５８がＣｕＳｘ層である時、データ保存層５８の抵抗は印加電圧が印加されつつ直ちに変わるものではなく、印加電圧が０．２Ｖ程度になる時点から変わる。したがって、本発明は、ＣｕＳｘ層をデータ保存層５８として備えるメモリ装置の動作と関連して０．２Ｖ程度の電圧マージンを確保することができる。
また、データ保存層５８が遷移金属と酸素族元素とを含む物質層ならば、このような物質層は、ＣｕＳｘ層と電流−電圧特性あるいは電圧−抵抗特性があまり変わらないところ、データ保存層５８がＣｕＳｘ層ではなくてもメモリ装置の動作と関連して十分な電圧マージンを確保することができる。
次いで、図１１は、イオンが供給されていないデータ保存層５８について測定した電流−電圧特性を示し、図１２は、イオンが供給されて内部に十分なイオン濃度を持つデータ保存層５８について測定した電流−電圧特性を示す。
図１１及び図１２は、複数回の測定結果をいずれも表したものである。これにより、図１１及び図１２には測定回数と同数のグラフが図示されている。
図１１と図１２とを比較すれば、同じ電圧、例えば、１Ｖでイオンが供給されないデータ保存層５８に対して測定した電流より、内部に十分なイオン濃度を持つデータ保存層５８に対して測定した電流がはるかに大きいということが分かる。これは、イオンが供給される前にデータ保存層５８は高い抵抗状態にあるが、データ保存層５８に十分な量のイオンが供給されつつデータ保存層５８の抵抗が大きく低くなることを意味する。
次いで、本発明の実施形態による不揮発性半導体メモリ装置の製造方法を説明する。
まず、本発明の前記第１メモリ装置の製造方法を図１３ないし図１８を参照して説明する。
図１３を参照すれば、ｐ型またはｎ型半導体基板４０の一部領域上にゲート電極を備えるゲート積層物４４を形成する。ゲート積層物４４をマスクとして使用してゲート積層物４４に隣接した基板４０の所定領域に第１及び第２不純物領域４２ｓ、４２ｄを形成する。第１及び第２不純物領域４２ｓ、４２ｄは、基板４０に注入された不純物と逆になる極性の不純物を注入して形成する。このようにして、基板４０にゲート積層物４４と第１及び第２不純物領域４２ｓ、４２ｄとを備えるＦＥＴが形成される。前記トランジスタを形成した後、基板４０上に前記トランジスタを覆う層間絶縁層４６を形成する。次いで、層間絶縁層４６に第２不純物領域４２ｄが露出されるコンタクトホールｈ１を形成する。形成されたコンタクトホールｈ１は導電性プラグ４８で充填する。
図１４を参照すれば、層間絶縁層４６上に導電性プラグ４８の上部面を覆う下部電極５０を形成する。導電性プラグ４８がポリシリコン層であるか、過多のシリコンを含む物質層である場合、下部電極５０と導電性プラグ４８との間にはシリコンが下部電極５０に広がることを防止するための拡散防止膜、例えば、二酸化ケイ素膜をさらに形成してもよい。イオン供給源でもある下部電極５０は、遷移金属、例えば、銅（Ｃｕ）で形成できる。この場合に、下部電極５０は１００ｎｍより厚く形成できる。このように下部電極５０を形成した後、下部電極５０上に第１絶縁膜５２、側部電極５４及び第２絶縁膜５６を順次に形成する。第１及び第２絶縁膜５２、５６は、所定の絶縁膜、例えば、二酸化ケイ素膜で形成できる。この時、第１及び第２絶縁膜５２、５６は、それぞれ１０ｎｍ程度の厚さに形成できる。側部電極５４は、所定の貴金属、例えば白金（Ｐｔ）で形成できる。この場合、側部電極５４は、１００ｎｍの厚さで形成できる。第２絶縁膜５６を形成した後、第２絶縁膜５６上に第２絶縁膜５６の一部領域が露出されるように感光膜パターンＰＲ１を形成する。感光膜パターンＰＲ１をエッチングマスクに使用して第２絶縁膜５６の露出された領域をエッチングする。第２絶縁膜５６をエッチングした後には第２絶縁膜５６の露出された領域下に形成された側部電極５４及び第１絶縁膜５０を順次にエッチングする。前記エッチングは下部電極５０が露出される時まで実施して、前記エッチング後には感光膜パターンＰＲ１を除去する。この結果、図１５に図示したように下部電極５０の上部面の一部に露出領域が形成される。
次いで、図１６を参照すれば、前記エッチングにより露出された下部電極５０の前記露出領域上にデータ保存層５８を形成する。データ保存層５８は、前記エッチングにより露出された第１及び第２絶縁膜５２、５６の側面と側部電極５４の側面とにも形成し、第２絶縁膜５６の上部面にも形成する。このように形成されたデータ保存層５８は、遷移金属と酸素族元素とを含む化合物層で形成できる。例えば、データ保存層５８は、遷移金属の銅（Ｃｕ）と酸素族元素である硫黄（Ｓ）とを含む硫化銅（ＣｕＳｘ）（０．４＜ｘ＜０．６）層で形成できる。データ保存層５８上に上部電極６０を形成する。上部電極６０は、貴金属層、例えば白金層で形成できる。このように上部電極６０は貴金属の単層で形成できるが、シリコンの上部電極６０への拡散を防止するために、上部電極６０を貴金属層とチタン化合物層とを備える複層で形成してもよい。この時、前記チタン化合物層は、例えばＴｉＡｌＮ層で形成できる。
次いで、図１７を参照すれば、上部電極６０の一部領域上に感光膜パターンＰＲ２を形成する。感光膜パターンＰＲ２は、導電性プラグ４８と前記エッチング過程で露出された下部電極５０との露出領域と、この露出領域に隣接した第２絶縁膜５６の一部領域とを覆うことができる位置に形成できる。感光膜パターンＰＲ２をエッチングマスクとして使用して上部電極６０の露出された部分をエッチングする。前記エッチングは層間絶縁層４６が露出されるまで実施する。このようなエッチング過程で上部電極６０の露出された部分がエッチングされた後、第２絶縁膜５６、側部電極５４、第１絶縁膜５２及び下部電極５０の一部が順次にエッチングされる。したがって、前記エッチングは、前記各物質のエッチング率が最大になるようにエッチング条件を変えつつ実施する。
図１８は、このようなエッチング結果を示す。
図１８を参照すれば、感光膜パターンＰＲ２をエッチングマスクとして使用して実施した前記エッチングの結果、感光膜パターンＰＲ２周囲の下部電極５０、第１絶縁膜５２、側部電極５４、第２絶縁膜５６、データ保存層５８及び上部電極６０がいずれも除去される。これにより、下部電極５０は、導電性プラグ４８とその周囲の層間絶縁層４６の一部領域上にのみ存在し、第１絶縁膜５２、側部電極５４及び第２絶縁膜５６を備える積層物は、下部電極５０の一部領域上にのみ存在する。また、データ保存層５８は、このような下部電極５０の前記積層物が存在していない領域、前記積層物の側面及び第２絶縁膜５６の上部面を覆っており、上部電極６０はこのようなデータ保存層５８を覆っている。
感光膜パターンＰＲ２をエッチングマスクとして使用した前記エッチング後、感光膜パターンＰＲ２を除去すれば、図３に図示した本発明の第１メモリ装置が形成される。
次いで、図４に図示したような本発明の第２メモリ装置の製造方法について説明する。この過程で、前記第１メモリ装置の製造方法で説明した部材及び製造過程については説明を省略し、同じ参照符号をそのまま使用する。
図１９を参照すれば、層間絶縁層４６上に導電性プラグ４８の露出された部分を覆う下部電極５０を形成する。次いで、下部電極５０上に下部絶縁膜７０、側部電極層７２及び上部絶縁膜７４を順次に積層する。下部及び上部絶縁膜７０、７４は、それぞれ前記第１メモリ装置の製造方法の第１及び第２絶縁膜５２、５６と同じ物質で形成できる。そして、側部電極層７２の材質は、前記第１メモリ装置の製造方法の側部電極５４と同一でありえる。上部絶縁膜７４の一部領域上に感光膜パターンＰＲ３を形成する。感光膜パターンＰＲ３は、導電性プラグ４８真上側に形成された上部絶縁膜７４の一部領域が露出されるように形成する。このような感光膜パターンＰＲ３をエッチングマスクとして上部絶縁膜７４の露出された部分をエッチングし、その下の側部電極層７２及び下部絶縁膜７０もエッチング条件を変えつつ順次にエッチングする。このようなエッチングは、下部電極５０が露出されるまで実施する。以後、感光膜パターンＰＲ３を除去する。前記エッチングにより下部絶縁膜７０、側部電極層７２及び上部絶縁膜７４で構成された積層物ＳＴに、図２０Ａに図示したように、積層物ＳＴを第１積層物ＳＴ１と第２積層物ＳＴ２とに分けるグルーブＧＲ１が形成される。積層物ＳＴにグルーブＧＲ１が形成されつつ下部絶縁膜７０、側部電極層７２及び上部絶縁膜７４もそれぞれ二部分に分けられる。すなわち、下部絶縁膜７０は、第１下部絶縁膜７０ａと第２下部絶縁膜７０ｂとに分けられ、側部電極層７２は、第１側部電極７２ａと第２側部電極７２ｂとに分けられる。そして、上部絶縁膜７４は、第１上部絶縁膜７４ａと第２上部絶縁膜７４ｂとに分けられる。第１積層物ＳＴ１は、順次に積層された第１下部絶縁膜７０ａ、第１側部電極７２ａ及び第１上部絶縁膜７４ａを備え、第２積層物ＳＴ２は、順次に積層された第２下部絶縁膜７０ｂ、第２側部電極７２ｂ及び第２上部絶縁膜７４ｂを備える。
図２０Ｂは、グルーブＧＲ１が形成された結果物の平面を示す。図２０Ｂを参照すれば、グルーブＧＲ１を通じて下部電極５０が露出されることを見ることができ、上部絶縁膜７４が第１上部絶縁膜７４ａと第２上部絶縁膜７４ｂとに二分されたことも見ることができる。図２０Ａは、図２０Ｂを２０ａ−２０ａ’方向に切開した断面を示したものである。
次いで、図２１を参照すれば、グルーブＧＲ１をデータ保存層７５で充填する。データ保存層７５は、前記した第１メモリ装置の製造方法で説明したデータ保存層５８と同じ物質で形成できる。グルーブＧＲ１をデータ保存層７５で充填した後、第１及び第２上部絶縁膜７４ａ、７４ｂ上にデータ保存層７５を覆う上部電極７６を形成する。上部電極７６は、前記第１メモリ装置の製造方法で説明した物質と同一でありえる。上部電極７６上に感光膜パターンＰＲ４を形成する。感光膜パターンＰＲ４は、データ保存層７５とその周囲の上部電極７６の一部の上方に形成できる。感光膜パターンＰＲ４をエッチングマスクとして使用して感光膜パターンＰＲ４周囲の上部電極７６をエッチングする。上部電極７６のエッチング後に露出される下部物質膜は、エッチング条件を前記下部物質膜に合わせて変えつつエッチングする。このようなエッチングは、層間絶縁層４６が露出されるまで実施する。前記エッチング結果、図２２に図示したように、感光膜パターンＰＲ４の周囲に形成された下部電極５０と第１及び第２積層物ＳＴ１、ＳＴ２と上部電極７６とが除去される。以後、感光膜パターンＰＲ４を除去すれば、図４に図示したような第２メモリ装置が形成される。
一方、図５に図示したメモリ装置は、下部電極５０とデータ保存層８０とを順次に形成した後、写真及びエッチング工程を利用してデータ保存層８０及び下部電極５０を図５に図示した形態に限定する。以後、データ保存層８０上に上部電極（図示せず）を形成し、前記上部電極を、図５に図示したように第１ないし第３上部電極８２、８４、８６のように分けるエッチングマスクを利用してエッチングすることによって、データ保存層８０上に第１ないし第３上部電極８２、８４、８６を形成できる。
また、図６に図示したメモリ装置は次のように形成できる。
具体的に、下部電極５０、後で第１絶縁膜９０ａと第２絶縁膜９２ａとに分けられる絶縁膜（図示せず）、及び後で第１側部電極９０ｂと第２側部電極９２ｂとに分けられる電極層（図示せず）を順次に形成する。そして、前記電極層及び絶縁膜に下部電極５０が露出されるグルーブＧＲを形成する。グルーブＧＲが形成されることによって前記絶縁膜は、第１絶縁膜９０ａと第２絶縁膜９２ａとに二分され、前記電極層は、第１側部電極９０ｂと第２側部電極９２ｂとに二分される。以後、グルーブＧＲを通じて露出された下部電極５０上に、第１及び第２側部電極９０ｂ、９２ｂ上に拡張するデータ保存層９６を形成し、データ保存層９６上に上部電極９８を形成する。この時、データ保存層９６は、グルーブＧＲを通じて露出される第１及び第２絶縁膜９０ａ、９２ａの側面と第１及び第２側部電極９０ｂ、９２ｂの側面とを覆うように形成することが望ましい。以後、データ保存層９６と上部電極９８とは、図５に図示したように、第１及び第２側部電極９０ｂ、９２ｂの一部が露出されるようにエッチングできる。
また、図７に図示したメモリ装置は次の通り形成できる。
具体的に、層間絶縁層４６上に導電性プラグ４８を覆う下部電極５０と、後にデータ保存層１００ａ、１００ｂにパターニングされるデータ保存物質層（図示せず）を順次に形成する。データ保存層１００ａの突出部１００ｂが形成された位置に対応する前記データ保存物質層の所定領域上にエッチングマスク（図示せず）を形成した後、前記データ保存物質層をエッチングする。この時、エッチングは前記エッチングマスク周囲の前記データ保存物質層の厚さが、図７に図示したデータ保存層１００ａの突出部１００ｂ周囲の厚さと同じになるまで実施する。以後、前記エッチングマスクを除去すれば、前記データ保存物質層は、図７のデータ保存層１００ａ、１００ｂとなる。次いで、データ保存層１００ａ上に突出部１００ｂと同じ高さで層間絶縁層１０２を形成し、層間絶縁層１０２に第１及び第２ビアホ―ルｈ２、ｈ３を形成する。次いで、層間絶縁層１０２上に第１及び第２ビアホ―ルｈ２、ｈ３を充填する電極層（図示せず）を形成する。前記電極層上に第１ないし第３上部電極１０４、１０６、１０８が形成される位置を限定するエッチングマスクを形成した後、前記電極層をエッチングし、前記エッチングマスクを除去する。この結果、前記電極層は第１ないし第３上部電極１０４、１０６、１０８に分けられる。
次いで、前述した本発明のメモリ装置の動作方法について説明する。
＜書き込み＞
図２３を参照すれば、トランジスタ（Ｔｒ）をオン状態に維持した状態で、下部電極５０と上部電極６０との間に書き込み電圧（Ｖｗ）を印加する。データ保存層５８の物質が特定されれば、書き込み電圧（Ｖｗ）は図８の電気的特性を考慮して所定電圧に定められうる。
しかし、図９に図示したデータ保存層５８の電気的特性を考慮してデータ保存層５８にマルチビットデータを記録しようとすれば、記録しようとするマルチビットデータによって書き込み電圧（Ｖｗ）を異ならせることができる。例えば、データ保存層５８にマルチビットデータ「００」を記録しようとすれば、データ保存層５８が図９の第１グラフＧ１１の電流−電圧特性を持つように書き込み電圧（Ｖｗ）を印加できる。また、データ保存層５８にマルチビットデータ「０１」を記録しようとすれば、データ保存層５８が図９の第２グラフＧ２２の電流−電圧特性を持つように書き込み電圧（Ｖｗ）を印加できる。
書き込み電圧（Ｖｗ）が印加されつつ下部電極５０からデータ保存層５８にイオンが供給される。このように供給されたイオンは、下部電極５０と上部電極６０との間に消去電圧が印加されるまでデータ保存層５８内に存在する。データ保存層５８内のイオンの存在は、データ保存層５８に記録されたビットデータを意味するので、書き込み電圧（Ｖｗ）によりデータ保存層５８に記録されたビットデータは前記消去電圧が印加されるまで維持される。
図２３で下部電極５０、データ保存層５８及び上部電極６０を横切る矢印ＡＡ１は、書き込み方向を表す。書き込み方向は、書き込み電圧（Ｖｗ）が印加された時のイオンの移動方向と同じである。
前記書き込み方法は、図４ないし図７に図示したメモリ装置にも同一に適用できる。
一方、下部電極５０と上部電極６０との間に書き込み電圧（Ｖｗ）を印加する前に、データ保存層５８で記録された以前のデータを完全に消去するために、消去電圧を印加してもよい。
＜読み出し＞
図２４を参照すれば、下部電極５０はフローティングさせた状態で側部電極５４と上部電極６０との間に所定の読み出し電圧（Ｖｒ）を印加してデータ保存層５８の抵抗を測定する。データ保存層５８に、前記書き込み過程で下部電極５０から供給されたイオンが存在する時のデータ保存層５８の抵抗（以下、第１抵抗）は、データ保存層５８に前記のイオンが存在していない時の抵抗（以下、第２抵抗）より低くなる。読み出し電圧（Ｖｒ）を印加して測定したデータ保存層５８の抵抗は、メモリ装置に連結された比較器（図示せず）で前記第１及び第２抵抗の中間値を持つ基準抵抗と比較される。このような比較を通じてデータ保存層５８に記録されたビットデータを再生できる。データ保存層５８にマルチビットデータが記録された場合、測定されたデータ保存層５８の抵抗は、それぞれ相異なる基準抵抗値が設定された複数の比較器で設定された基準抵抗と比較される。このような比較を通じて、データ保存層５８に記録されたマルチビットデータが再生される。
一方、側部電極５４と上部電極６０とは貴金属物質であって、データ保存層５８内に存在するイオンと反応しない。したがって、前記読み出し過程でデータ保存層５８内に存在するイオンは、上部電極６０と側部電極５４との間で水平に移動するだけで、消えない。これにより、前記読み出し動作後にもデータ保存層５８内には前記読み出し動作前と同じ濃度のイオンが存在する。すなわち、前記読み出し動作後にもデータ保存層５８に記録されたビットデータは、読み出し動作前と同じ値を維持する。
また、前記読み出し動作は、図２３に図示した書き込み動作の書き込み方向ＡＡ１と垂直な方向で進行する。図２４で矢印ＡＡ２は読み出し動作方向を表す。読み出し動作方向ＡＡ２は、読み出し動作でのイオンの移動方向と同一でありえる。
また、前記読み出し動作で側部電極５６と上部電極６０との間に印加される読み出し電圧（Ｖｒ）は、図示されたものと逆に印加されてもよい。
本発明の他のメモリ装置の場合、例えば、二つの側部電極を持つ図４のメモリ装置の場合、読み出し電圧は第１側部電極７２ａと第２側部電極７２ｂとの間に印加される。
本発明のメモリ装置の消去動作で、下部電極５０と上部電極６０との間に印加される消去電圧は、書き込み電圧（Ｖｒ）と逆方向に印加する。このような消去電圧により、データ保存層５８に存在するイオンは下部電極５０に移動する。
前記した説明で多くの事項が具体的に記載されているが、これらは発明の範囲を限定するものというより、望ましい実施形態の例示として解釈されねばならない。例えば、当業者ならば、本発明の技術的思想に基づいて前述したストレージノード以外の他のストレージノードを構想できる。また、トランジスタと異なる構造を持つスイッチング素子を構想することができる。したがって、本発明の範囲は説明された実施形態によって定められるものではなく、特許請求の範囲に記載された技術的思想により定められねばならない。
本発明は、例えば、ＤＲＡＭ、ＳＲＡＭ、ＥＥＰＲＯＭ、フラッシュメモリなどの半導体メモリ装置に好適に用いられる。
従来技術による不揮発性半導体メモリ装置のストレージノードの構成を示す断面図である。 図１のストレージノードを持つ従来のメモリ装置の問題点を示唆するグラフである。 本発明の第１実施形態による不揮発性半導体メモリ装置の断面図である。 本発明の第２実施形態による不揮発性半導体メモリ装置の断面図である。 本発明の第３実施形態による不揮発性半導体メモリ装置の断面図である。 本発明の第４実施形態による不揮発性半導体メモリ装置の断面図である。 本発明の第５実施形態による不揮発性半導体メモリ装置の断面図である。 本発明の実施形態による不揮発性半導体メモリ装置の電気的特性を示したグラフである。 本発明の実施形態による不揮発性半導体メモリ装置の電気的特性を示したグラフである。 本発明の実施形態による不揮発性半導体メモリ装置の電気的特性を示したグラフである。 本発明の実施形態による不揮発性半導体メモリ装置の電気的特性を示したグラフである。 本発明の実施形態による不揮発性半導体メモリ装置の電気的特性を示したグラフである。 本発明の第１実施形態による不揮発性半導体メモリ装置の製造方法をステップ別に示した断面図である。 本発明の第１実施形態による不揮発性半導体メモリ装置の製造方法をステップ別に示した断面図である。 本発明の第１実施形態による不揮発性半導体メモリ装置の製造方法をステップ別に示した断面図である。 本発明の第１実施形態による不揮発性半導体メモリ装置の製造方法をステップ別に示した断面図である。 本発明の第１実施形態による不揮発性半導体メモリ装置の製造方法をステップ別に示した断面図である。 本発明の第１実施形態による不揮発性半導体メモリ装置の製造方法をステップ別に示した断面図である。 本発明の第２実施形態による不揮発性半導体メモリ装置の製造方法をステップ別に示した断面図である。 本発明の第２実施形態による不揮発性半導体メモリ装置の製造方法をステップ別に示した断面図である。 本発明の第２実施形態による不揮発性半導体メモリ装置の製造方法をステップ別に示した平面図である。 本発明の第２実施形態による不揮発性半導体メモリ装置の製造方法をステップ別に示した断面図である。 本発明の第２実施形態による不揮発性半導体メモリ装置の製造方法をステップ別に示した断面図である。 本発明の実施形態による不揮発性半導体メモリ装置の書き込み方法を示す断面図である。 本発明の実施形態による不揮発性半導体メモリ装置の読み出し方法を示す断面図である。
符号の説明
４０ 半導体基板
４２ｄ 第２不純物領域
４２ｓ 第１不純物領域
４４ ゲート積層物
４６ 層間絶縁層
４８ 導電性プラグ
５０ 下部電極
５２ 第１絶縁膜
５４ 側部電極
５６ 第２絶縁膜
５８ データ保存層
６０ 上部電極
ｈ１ コンタクトホール
Ｓ１ ストレージノード

Claims (51)

  1. 基板と、前記基板に形成されたスイッチング素子と、前記スイッチング素子に連結されたストレージノードと、を備える不揮発性メモリ装置において、
    前記ストレージノードは、
    前記スイッチング素子に連結され、イオンソースとして使われる下部電極と、
    前記下部電極上に形成され、その一部は前記下部電極と離隔されたデータ保存層と、
    前記下部電極から離隔された前記データ保存層の部分に側面が連結され、前記下部電極と離隔されている側部電極と、
    前記データ保存層上に形成された上部電極と、を備えることを特徴とする不揮発性メモリ装置。
  2. 前記側部電極と前記下部電極との間に第１絶縁膜が存在し、前記側部電極と前記データ保存層との間に第２絶縁膜が存在することを特徴とする請求項１に記載の不揮発性メモリ装置。
  3. 前記データ保存層は、遷移金属と酸素族元素とを含む化合物層であることを特徴とする請求項１に記載の不揮発性メモリ装置。
  4. 前記化合物層は、ＣｕＳｘ（０．４＜ｘ＜０．６）層、タングステン酸化物層及びチタン酸化物層のうちいずれか一つであることを特徴とする請求項３に記載の不揮発性メモリ装置。
  5. 前記側部電極と前記上部電極とは、白金電極であることを特徴とする請求項１に記載の不揮発性メモリ装置。
  6. 前記第１及び第２絶縁膜は、二酸化ケイ素（ＳｉＯ２）膜であることを特徴とする請求項２に記載の不揮発性メモリ装置。
  7. 前記データ保存層は、前記第２絶縁膜上に拡張されたことを特徴とする請求項２に記載の不揮発性メモリ装置。
  8. 基板と、前記基板に形成されたスイッチング素子と、前記スイッチング素子に連結されたストレージノードと、を備える不揮発性メモリ装置において、
    前記ストレージノードは、
    前記スイッチング素子に連結され、イオンソースとして使われる下部電極と、
    前記下部電極上に形成されたデータ保存層と、
    前記データ保存層上に形成された上部電極と、
    前記データ保存層にその一部が連結され、前記上部電極及び下部電極と離隔されるとともに互いに離隔された第１及び第２側部電極と、を備えることを特徴とする不揮発性メモリ装置。
  9. 前記データ保存層は上向き突出部を備え、前記上部電極は前記突出部上に形成されたことを特徴とする請求項８に記載の不揮発性メモリ装置。
  10. 前記突出部周囲の前記データ保存層上に層間絶縁層が存在し、前記第１及び第２側部電極は、前記層間絶縁層を貫通して前記データ保存層に連結されたことを特徴とする請求項９に記載の不揮発性メモリ装置。
  11. 前記データ保存層は、遷移金属と酸素族元素とを含む化合物層であることを特徴とする請求項８に記載の不揮発性メモリ装置。
  12. 前記化合物層は、ＣｕＳｘ（０．４＜ｘ＜０．６）層であることを特徴とする請求項１１に記載の不揮発性メモリ装置。
  13. 前記上部電極と前記第１及び第２側部電極とは、白金電極であることを特徴とする請求項８に記載の不揮発性メモリ装置。
  14. 前記データ保存層は、前記第１及び第２側部電極上に拡張されたことを特徴とする請求項８に記載の不揮発性メモリ装置。
  15. 第１及び第２側部電極と前記下部電極との間に絶縁膜が存在することを特徴とする請求項１４に記載の不揮発性メモリ装置。
  16. 前記上部及び下部電極は上下に対向し、前記第１及び第２側部電極は左右に対向することを特徴とする請求項８に記載の不揮発性メモリ装置。
  17. 基板にスイッチング素子を形成する第１工程と、
    前記基板上に前記スイッチング素子を覆う層間絶縁層を形成する第２工程と、
    前記層間絶縁層上に前記スイッチング素子に連結され、イオンソースとして使われる下部電極を形成する第３工程と、
    前記下部電極上に第１絶縁膜、側部電極層及び第２絶縁膜を備える積層物を形成する第４工程と、
    前記積層物の一部を除去して前記下部電極を露出させる第５工程と、
    前記下部電極の露出された領域上に、前記積層物の一部が除去されることによって露出される前記積層物の側面を覆うデータ保存層を形成する第６工程と、
    前記データ保存層上に上部電極を形成する第７工程と、を含むことを特徴とする不揮発性メモリ装置の製造方法。
  18. 前記第５工程で、前記積層物に前記積層物を二分するグルーブを形成することを特徴とする請求項１７に記載の不揮発性メモリ装置の製造方法。
  19. 前記データ保存層は、前記積層物上にも形成することを特徴とする請求項１７に記載の不揮発性メモリ装置の製造方法。
  20. 前記データ保存層は、前記グルーブを満たすように形成することを特徴とする請求項１８に記載の不揮発性メモリ装置の製造方法。
  21. 前記データ保存層は、遷移金属と酸素族元素とを含む化合物層で形成することを特徴とする請求項１７に記載の不揮発性メモリ装置の製造方法。
  22. 前記化合物層は、ＣｕＳｘ（０．４＜ｘ＜０．６）層であることを特徴とする請求項２１に記載の不揮発性メモリ装置の製造方法。
  23. 前記下部電極は遷移金属層であり、前記上部電極は貴金属層であることを特徴とする請求項１７に記載の不揮発性メモリ装置の製造方法。
  24. 前記第１及び第２絶縁膜は、二酸化ケイ素膜で形成することを特徴とする請求項１７に記載の不揮発性メモリ装置の製造方法。
  25. 基板にスイッチング素子を形成する第１工程と、
    前記基板上に前記スイッチング素子を覆う層間絶縁層を形成する第２工程と、
    前記層間絶縁層上に、前記スイッチング素子に連結され、イオンソースとして使われる下部電極を形成する第３工程と、
    前記下部電極上にデータ保存層を形成する第４工程と、
    前記データ保存層上に互いに離隔された第１ないし第３上部電極を形成する第５工程と、を含むことを特徴とする不揮発性メモリ装置の製造方法。
  26. 前記第５工程は、
    前記データ保存層に上向き突出部を形成する工程と、
    前記突出部周囲の前記データ保存層上に層間絶縁層を形成する工程と、
    前記層間絶縁層に前記第２及び第３上部電極が満たされる第１及び第２ビアホ―ルを形成する工程と、
    前記層間絶縁層上に前記第１及び第２ビアホ―ルを満たして前記突出部を覆う上部電極層を形成する工程と、
    前記上部電極層で、前記第１及び第２ビアホ―ルとその周囲の一部領域と前記突出部を覆う一部領域とを除外した残りの領域を除去する工程と、をさらに含むことを特徴とする請求項２５に記載の不揮発性メモリ装置の製造方法。
  27. 前記データ保存層は、遷移金属と酸素族元素とを含む化合物層で形成することを特徴とする請求項２５に記載の不揮発性メモリ装置の製造方法。
  28. 前記化合物層は、ＣｕＳｘ（０．４＜ｘ＜０．６）層であることを特徴とする請求項２７に記載の不揮発性メモリ装置の製造方法。
  29. 前記下部電極は遷移金属層であり、前記第１ないし第３上部電極は貴金属層であることを特徴とする請求項２５に記載の不揮発性メモリ装置の製造方法。
  30. 前記データ保存層は、遷移金属と酸素族元素とを含む化合物層で形成することを特徴とする請求項２６に記載の不揮発性メモリ装置の製造方法。
  31. 前記下部電極は遷移金属層であり、前記第１ないし第３上部電極は貴金属層であることを特徴とする請求項２６に記載の不揮発性メモリ装置の製造方法。
  32. 基板にスイッチング素子を形成する第１工程と、
    前記基板上に前記スイッチング素子を覆う層間絶縁層を形成する第２工程と、
    前記層間絶縁層上に前記スイッチング素子に連結され、イオンソースとして使われる下部電極を形成する第３工程と、
    前記下部電極上に第１絶縁膜及び側部電極層を備える積層物を形成する第４工程と、
    前記積層物に前記下部電極の一部を露出させ、前記積層物を二分するグルーブを形成する第５工程と、
    前記下部電極の露出された領域上に、前記積層物の前記グルーブを通じて露出された面を覆って前記積層物の一部領域上に拡張されるデータ保存層を形成する第６工程と、
    前記データ保存層の上部面に上部電極を形成する第７工程と、を含むことを特徴とする不揮発性メモリ装置の製造方法。
  33. 前記データ保存層は、遷移金属と酸素族元素とを含む化合物層で形成することを特徴とする請求項３２に記載の不揮発性メモリ装置の製造方法。
  34. 前記化合物層は、ＣｕＳｘ（０．４＜ｘ＜０．６）層であることを特徴とする請求項３３に記載の不揮発性メモリ装置の製造方法。
  35. 前記下部電極は遷移金属層であり、前記側部電極層と前記上部電極とは貴金属層であることを特徴とする請求項３２に記載の不揮発性メモリ装置の製造方法。
  36. 基板と、前記基板に形成されたスイッチング素子と、前記スイッチング素子に連結されたストレージノードと、を備え、
    前記ストレージノードは、
    前記スイッチング素子に連結され、イオンソースとして使われる下部電極と、
    前記下部電極の上に形成され、側面が露出される側部電極を備える積層物と、
    前記下部電極上に形成され、前記積層物の側面を覆うデータ保存層と、
    前記データ保存層上に形成された上部電極と、を備える不揮発性メモリ装置の書き込み方法において、
    前記スイッチング素子をオン状態に維持するステップと、
    前記上部及び下部電極間に書き込み電圧を印加するステップと、を含むことを特徴とする不揮発性メモリ装置の書き込み方法。
  37. 基板と、前記基板に形成されたスイッチング素子と、前記スイッチング素子に連結されたストレージノードと、を備え、
    前記ストレージノードは、
    前記スイッチング素子に連結され、イオンソースとして使われる下部電極と、
    前記下部電極の上に形成され、側面が露出される側部電極を備える積層物と、
    前記下部電極上に形成され、前記積層物の側面を覆うデータ保存層と、
    前記データ保存層上に形成された上部電極と、を備える不揮発性メモリ装置の動作方法において、
    前記スイッチング素子をオン状態に維持するステップと、
    前記上部及び下部電極間に書き込み電圧を印加して前記データ保存層にデータを記録するステップと、を含むことを特徴とする不揮発性メモリ装置の動作方法。
  38. 前記書き込み電圧の印加前に消去電圧を印加することを特徴とする請求項３７に記載の不揮発性メモリ装置の動作方法。
  39. 前記書き込み電圧を印加した後、前記下部電極をフローティングさせるステップと、
    前記上部電極と前記側部電極との間に読み出し電圧を印加して前記データ保存層に記録されたデータを読み出すステップと、をさらに含むことを特徴とする請求項３７に記載の不揮発性メモリ装置の動作方法。
  40. 前記データ保存層は、遷移金属と酸素族元素とを含む化合物層であることを特徴とする請求項３７に記載の不揮発性メモリ装置の動作方法。
  41. 前記下部電極は遷移金属層であり、前記側部電極と前記上部電極とは貴金属層であることを特徴とする請求項３７に記載の不揮発性メモリ装置の動作方法。
  42. 基板と、前記基板に形成されたスイッチング素子と、前記スイッチング素子に連結されたストレージノードと、を備え、
    前記ストレージノードは、
    前記スイッチング素子に連結され、イオンソースとして使われる下部電極と、
    前記下部電極上に形成され、側面が露出される側部電極を備える積層物と、
    前記下部電極上に形成され、前記積層物の側面を覆うデータ保存層と、
    前記データ保存層上に形成された上部電極と、を備える不揮発性メモリ装置の読み出し方法において、
    前記下部電極をフローティングさせるステップと、
    前記上部電極と前記側部電極との間に読み出し電圧を印加して前記データ保存層に記録されたデータを読み出すステップと、をさらに含むことを特徴とする不揮発性メモリ装置の読み出し方法。
  43. 基板と、前記基板に形成されたスイッチング素子と、前記スイッチング素子に連結されたストレージノードと、を備え、
    前記ストレージノードは、
    前記スイッチング素子に連結され、イオンソースとして使われる下部電極と、
    前記下部電極上に形成されたデータ保存層と、
    前記データ保存層上に形成された上部電極と、
    前記データ保存層に連結され、前記上部電極及び前記下部電極と離隔され、互いに対向する第１及び第２側部電極と、を備える不揮発性メモリ装置の動作方法において、
    前記スイッチング素子をオン状態に維持するステップと、
    前記上部及び下部電極間に書き込み電圧を印加するステップと、を含むことを特徴とする不揮発性メモリ装置の動作方法。
  44. 前記書き込み電圧の印加前に消去電圧を印加することを特徴とする請求項４３に記載の不揮発性メモリ装置の動作方法。
  45. 前記書き込み電圧を印加した後、前記上部及び下部電極をフローティングさせるステップと、
    前記第１及び第２側部電極に読み出し電圧を印加するステップと、をさらに含むことを特徴とする請求項４３に記載の不揮発性メモリ装置の動作方法。
  46. 前記データ保存層は、遷移金属と酸素族元素とを含む化合物層であることを特徴とする請求項４３に記載の不揮発性メモリ装置の動作方法。
  47. 前記下部電極は遷移金属層であり、前記第１及び第２側部電極と前記上部電極とは貴金属層であることを特徴とする請求項４３に記載の不揮発性メモリ装置の動作方法。
  48. 基板と、前記基板に形成されたスイッチング素子と、前記スイッチング素子に連結されたストレージノードと、を備え、
    前記ストレージノードは、
    前記スイッチング素子に連結され、イオンソースとして使われる下部電極と、
    前記下部電極上に形成されたデータ保存層と、
    前記データ保存層上に形成された上部電極と、
    前記データ保存層に連結され、前記上部電極及び下部電極と離隔され、互いに対向する第１及び第２側部電極と、を備える不揮発性メモリ装置の書き込み方法において、
    前記スイッチング素子をオン状態に維持するステップと、
    前記上部及び下部電極間に書き込み電圧を印加するステップと、を含むことを特徴とする不揮発性メモリ装置の書き込み方法。
  49. 前記書き込み電圧の印加前に消去電圧を印加することを特徴とする請求項４８に記載の不揮発性メモリ装置の書き込み方法。
  50. 前記データ保存層は、上向き突出した突出部を備え、前記上部電極は、前記突出部上に形成されており、前記第１及び第２側部電極は、前記突出部周囲の前記データ保存層に連結されたことを特徴とする請求項４８に記載の不揮発性メモリ装置の書き込み方法。
  51. 前記データ保存層は、遷移金属と酸素族元素とを含む化合物層であることを特徴とする請求項４８に記載の不揮発性メモリ装置の書き込み方法。
JP2006226988A 2005-08-24 2006-08-23 イオン伝導層を備える不揮発性半導体メモリ装置とその製造及び動作方法 Active JP5122776B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2005-0078038 2005-08-24
KR1020050078038A KR101100427B1 (ko) 2005-08-24 2005-08-24 이온 전도층을 포함하는 불휘발성 반도체 메모리 장치와 그제조 및 동작 방법

Publications (2)

Publication Number Publication Date
JP2007059914A true JP2007059914A (ja) 2007-03-08
JP5122776B2 JP5122776B2 (ja) 2013-01-16

Family

ID=37778788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006226988A Active JP5122776B2 (ja) 2005-08-24 2006-08-23 イオン伝導層を備える不揮発性半導体メモリ装置とその製造及び動作方法

Country Status (4)

Country Link
US (1) US8193569B2 (ja)
JP (1) JP5122776B2 (ja)
KR (1) KR101100427B1 (ja)
CN (1) CN100578803C (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141275A (ja) * 2007-12-10 2009-06-25 Fujitsu Ltd 抵抗変化素子、これを用いた記憶装置、及びそれらの作製方法
JP2010062265A (ja) * 2008-09-02 2010-03-18 Sharp Corp 可変抵抗素子及びその製造方法、並びにその駆動方法
US8237147B2 (en) 2007-10-19 2012-08-07 Nec Corporation Switching element and manufacturing method thereof
US8391050B2 (en) 2008-03-19 2013-03-05 Nec Corporation Resistance change element, semiconductor memory device, manufacturing method and driving method thereof
JP5345052B2 (ja) * 2007-03-23 2013-11-20 富士通株式会社 抵抗記憶素子及び不揮発性半導体記憶装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7524722B2 (en) * 2006-10-12 2009-04-28 Macronix International Co., Ltd. Resistance type memory device and fabricating method and operating method thereof
US7527985B2 (en) * 2006-10-24 2009-05-05 Macronix International Co., Ltd. Method for manufacturing a resistor random access memory with reduced active area and reduced contact areas
KR20090115288A (ko) * 2008-05-01 2009-11-05 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US8021897B2 (en) * 2009-02-19 2011-09-20 Micron Technology, Inc. Methods of fabricating a cross point memory array
US8269204B2 (en) 2009-07-02 2012-09-18 Actel Corporation Back to back resistive random access memory cells
US8830725B2 (en) * 2011-08-15 2014-09-09 International Business Machines Corporation Low temperature BEOL compatible diode having high voltage margins for use in large arrays of electronic components
JP6050015B2 (ja) * 2012-03-30 2016-12-21 ソニーセミコンダクタソリューションズ株式会社 記憶素子および記憶装置
US10270451B2 (en) 2015-12-17 2019-04-23 Microsemi SoC Corporation Low leakage ReRAM FPGA configuration cell
US10147485B2 (en) 2016-09-29 2018-12-04 Microsemi Soc Corp. Circuits and methods for preventing over-programming of ReRAM-based memory cells
WO2018106450A1 (en) 2016-12-09 2018-06-14 Microsemi Soc Corp. Resistive random access memory cell
US10522224B2 (en) 2017-08-11 2019-12-31 Microsemi Soc Corp. Circuitry and methods for programming resistive random access memory devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001525606A (ja) * 1997-12-04 2001-12-11 アクソン テクノロジーズ コーポレイション プログラム可能なサブサーフェス集合メタライゼーション構造およびその作製方法
WO2003028124A1 (fr) * 2001-09-25 2003-04-03 Japan Science And Technology Agency Dispositif electrique comprenant un electrolyte solide
WO2003094227A1 (en) * 2002-04-30 2003-11-13 Japan Science And Technology Agency Solid electrolyte switching device, fpga using same, memory device, and method for manufacturing solid electrolyte switching device
WO2005008783A1 (ja) * 2003-07-18 2005-01-27 Nec Corporation スイッチング素子、スイッチング素子の駆動方法、書き換え可能な論理集積回路およびメモリ素子
JP2005101535A (ja) * 2003-08-27 2005-04-14 Nec Corp 半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02222571A (ja) * 1989-02-23 1990-09-05 Sharp Corp 半導体記憶装置
US5185689A (en) * 1992-04-29 1993-02-09 Motorola Inc. Capacitor having a ruthenate electrode and method of formation
JP2942088B2 (ja) * 1993-03-19 1999-08-30 ローム株式会社 半導体装置の動作方法、および半導体装置
JP2991931B2 (ja) * 1994-07-12 1999-12-20 松下電器産業株式会社 半導体装置およびそれらの製造方法
JPH1098163A (ja) * 1996-09-24 1998-04-14 Oki Electric Ind Co Ltd 半導体記憶装置のキャパシタ構造及びその形成方法
WO1997032343A1 (en) * 1996-02-28 1997-09-04 Sierra Semiconductor Coporation High-precision, linear mos capacitor
US5917230A (en) * 1997-04-09 1999-06-29 United Memories, Inc. Filter capacitor construction
KR100218275B1 (ko) * 1997-05-09 1999-09-01 윤종용 벌크형 1트랜지스터 구조의 강유전체 메모리소자
US5946567A (en) * 1998-03-20 1999-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making metal capacitors for deep submicrometer processes for semiconductor integrated circuits
TW463372B (en) * 1998-07-30 2001-11-11 United Microelectronics Corp Capacitor structure for DRAM and the manufacturing method thereof
TW429607B (en) * 1999-04-13 2001-04-11 United Microelectronics Corp Structure of dynamic random access memory capacitor and its fabricating method
US6710425B2 (en) * 2001-04-26 2004-03-23 Zeevo, Inc. Structure to increase density of MIM capacitors between adjacent metal layers in an integrated circuit
NZ513637A (en) * 2001-08-20 2004-02-27 Canterprise Ltd Nanoscale electronic devices & fabrication methods
JP4011334B2 (ja) * 2001-12-04 2007-11-21 富士通株式会社 強誘電体キャパシタの製造方法およびターゲット
KR100456577B1 (ko) * 2002-01-10 2004-11-09 삼성전자주식회사 반도체 장치의 커패시터 및 그 제조 방법
KR100456697B1 (ko) * 2002-07-30 2004-11-10 삼성전자주식회사 반도체 장치의 캐패시터 및 그 제조방법
US6807079B2 (en) * 2002-11-01 2004-10-19 Hewlett-Packard Development Company, L.P. Device having a state dependent upon the state of particles dispersed in a carrier
US6818936B2 (en) * 2002-11-05 2004-11-16 Taiwan Semiconductor Manufacturing Company Scaled EEPROM cell by metal-insulator-metal (MIM) coupling
US6800923B1 (en) * 2003-04-25 2004-10-05 Oki Electric Industry Co., Ltd. Multilayer analog interconnecting line layout for a mixed-signal integrated circuit
KR100773537B1 (ko) * 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001525606A (ja) * 1997-12-04 2001-12-11 アクソン テクノロジーズ コーポレイション プログラム可能なサブサーフェス集合メタライゼーション構造およびその作製方法
WO2003028124A1 (fr) * 2001-09-25 2003-04-03 Japan Science And Technology Agency Dispositif electrique comprenant un electrolyte solide
WO2003094227A1 (en) * 2002-04-30 2003-11-13 Japan Science And Technology Agency Solid electrolyte switching device, fpga using same, memory device, and method for manufacturing solid electrolyte switching device
WO2005008783A1 (ja) * 2003-07-18 2005-01-27 Nec Corporation スイッチング素子、スイッチング素子の駆動方法、書き換え可能な論理集積回路およびメモリ素子
JP2005101535A (ja) * 2003-08-27 2005-04-14 Nec Corp 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5345052B2 (ja) * 2007-03-23 2013-11-20 富士通株式会社 抵抗記憶素子及び不揮発性半導体記憶装置
US8237147B2 (en) 2007-10-19 2012-08-07 Nec Corporation Switching element and manufacturing method thereof
JP5446869B2 (ja) * 2007-10-19 2014-03-19 日本電気株式会社 スイッチング素子、およびスイッチング素子の製造方法
JP2009141275A (ja) * 2007-12-10 2009-06-25 Fujitsu Ltd 抵抗変化素子、これを用いた記憶装置、及びそれらの作製方法
US8391050B2 (en) 2008-03-19 2013-03-05 Nec Corporation Resistance change element, semiconductor memory device, manufacturing method and driving method thereof
JP2010062265A (ja) * 2008-09-02 2010-03-18 Sharp Corp 可変抵抗素子及びその製造方法、並びにその駆動方法

Also Published As

Publication number Publication date
JP5122776B2 (ja) 2013-01-16
US20070045728A1 (en) 2007-03-01
KR20070023452A (ko) 2007-02-28
CN1921134A (zh) 2007-02-28
CN100578803C (zh) 2010-01-06
KR101100427B1 (ko) 2011-12-30
US8193569B2 (en) 2012-06-05

Similar Documents

Publication Publication Date Title
JP5122776B2 (ja) イオン伝導層を備える不揮発性半導体メモリ装置とその製造及び動作方法
KR100657956B1 (ko) 다치 저항체 메모리 소자와 그 제조 및 동작 방법
JP5446393B2 (ja) 記憶素子とその製造方法および半導体記憶装置
KR101785727B1 (ko) 기억 소자 및 기억 장치, 및 기억 장치의 동작 방법
TWI401791B (zh) 具有鎢化合物之嵌入式電阻記憶體的記憶體裝置及其製程方法
TWI497694B (zh) 一種基於相變化記憶材料的高密度記憶裝置及其製作方法
JP5056096B2 (ja) 不揮発性半導体記憶装置およびその製造方法
JP2005317976A (ja) 段階的な抵抗値を有する多層構造を利用したメモリ素子
KR20100089857A (ko) 메모리 셀
WO2005041303A1 (ja) 抵抗変化素子、その製造方法、その素子を含むメモリ、およびそのメモリの駆動方法
US8193030B2 (en) Methods of fabricating non-volatile memory devices having carbon nanotube layer and passivation layer
JP2007103906A (ja) 相変化記憶素子及びその製造方法
TWI555245B (zh) 非揮發性阻值變化元件
JP2007158344A (ja) 金属層−絶縁層−金属層構造を備えるストレージノード、及び、そのストレージノードを備える不揮発性メモリ素子及びその動作方法
JP2008305888A (ja) 不揮発性記憶装置およびその製造方法
KR100723419B1 (ko) 불휘발성 메모리소자 및 그 동작방법
TW200816493A (en) Integrated circuit memory system employing silicon rich layers
JP5282176B1 (ja) 不揮発性半導体記憶装置およびその製造方法
US10553645B2 (en) Resistive memory device by substrate reduction
JP2004096014A (ja) 半導体不揮発性メモリセル、半導体不揮発性メモリ装置および半導体不揮発性メモリセルの製造方法
JP2008042033A (ja) 記憶素子及び記憶装置
JP4961843B2 (ja) 記憶素子の製造方法
JP6162931B2 (ja) 記憶素子および記憶装置
JPWO2009142165A1 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121025

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5122776

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250