JP4011334B2 - 強誘電体キャパシタの製造方法およびターゲット - Google Patents
強誘電体キャパシタの製造方法およびターゲット Download PDFInfo
- Publication number
- JP4011334B2 JP4011334B2 JP2001369854A JP2001369854A JP4011334B2 JP 4011334 B2 JP4011334 B2 JP 4011334B2 JP 2001369854 A JP2001369854 A JP 2001369854A JP 2001369854 A JP2001369854 A JP 2001369854A JP 4011334 B2 JP4011334 B2 JP 4011334B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxide
- target
- ferroelectric
- sro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims description 54
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000000758 substrate Substances 0.000 claims description 36
- 238000004544 sputter deposition Methods 0.000 claims description 34
- 239000004065 semiconductor Substances 0.000 claims description 26
- 239000000654 additive Substances 0.000 claims description 15
- 230000000996 additive effect Effects 0.000 claims description 15
- 239000000919 ceramic Substances 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 10
- 229910052797 bismuth Inorganic materials 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 229910052745 lead Inorganic materials 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 5
- 238000000224 chemical solution deposition Methods 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 113
- 229910052814 silicon oxide Inorganic materials 0.000 description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 17
- 239000007789 gas Substances 0.000 description 11
- 238000000151 deposition Methods 0.000 description 8
- 230000008021 deposition Effects 0.000 description 7
- 230000010287 polarization Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 229910052746 lanthanum Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 229910052707 ruthenium Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910019897 RuOx Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 241000877463 Lanio Species 0.000 description 2
- 229910004121 SrRuO Inorganic materials 0.000 description 2
- 229910003087 TiOx Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000003197 catalytic effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000002354 inductively-coupled plasma atomic emission spectroscopy Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 238000005477 sputtering target Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000560 X-ray reflectometry Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000000921 elemental analysis Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005621 ferroelectricity Effects 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- HTXDPTMKBJXEOW-UHFFFAOYSA-N iridium(IV) oxide Inorganic materials O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 238000004876 x-ray fluorescence Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Compositions Of Oxide Ceramics (AREA)
- Physical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Inorganic Insulating Materials (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、不揮発性半導体記憶装置、強誘電体キャパシタおよびその製造方法に関し、特に強誘電体キャパシタを有する不揮発性半導体記憶装置、積層上部電極を有する強誘電体キャパシタおよびスパッタリングを用いたその製造方法に関する。
【０００２】
【従来の技術】
強誘電体ランダムアクセスメモリ（ferroelectric random access memory、ＦｅＲＡＭ）は、強誘電体で形成されたキャパシタ誘電体層を有する強誘電体キャパシタを用い、分極を保持することにより不揮発性であり、分極を反転することにより書き換え可能であるメモリである。
【０００３】
強誘電体としては、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ3（ＰＺＴ）、（Ｂａ、Ｓｒ）ＴｉＯ3（ＢＳＴ）、Ｂｉ4-xＬａxＴｉ3Ｏ12（ＢＬＴ）、ＳｒＢｉ2Ｔａ2Ｏ9（ＳＢＴ）等が用いられている。ここで、（Ａ，Ｂ）は、ＡxＢ1-xを表わす。
【０００４】
ＰＺＴ、Ｐｂ1-aＬａaＺｒxＴｉ1-xＯ3（ＰＬＺＴ）、Ｐｂ1-a-b-cＬａaＳｒbＣａcＺｒxＴｉ1-xＯ3（ＰＬＳＣＺＴ）等はペロブスカイト型結晶構造を有する強誘電体である。本明細書ではこれらをまとめてＰＺＴ系強誘電体ないしＰＺＴ系材料と呼ぶ。
【０００５】
強誘電体層を挟む下部電極、上部電極としては酸化性雰囲気に耐性の強いＰｔ、Ｉｒ、Ｒｕ、ＳｒＲｕＯx（ＳＲＯ、化学量論的組成はＳｒＲｕＯ3であるが、組成が厳密でない場合を含め、ＳｒＲｕＯxと表わす）、ＬａＮｉＯ3、（Ｌａ、Ｓｒ）ＣｏＯ3（ＬＳＣＯ）等が用いられる。このうち、ＳＲＯ、ＬＳＣＯはペロブスカイト型結晶構造を有する。
【０００６】
ＦｅＲＡＭにおいても、集積度の向上、微細化、電源電圧の低電圧化が求められている。電源電圧は３Ｖ以下にすることが望まれている。強誘電体キャパシタの強誘電体層にＰＺＴを用いたＦｅＲＡＭにおいては、電源電圧を低電圧化するため、強誘電体層の厚さは１００ｎｍ以下にすることが必要となる。
【０００７】
強誘電体層の層厚を減少して行くと、強誘電体キャパシタの分極を反転させるのに必要な最小の電界（保持電界Ｅｃ）は、特に金属電極を用いた場合、上昇してしまう。保持電界の上昇の理由は、強誘電体層厚を減少するのに従い界面の寄与が増すためと考えられる。界面において、良好な接触を形成すると共に、不要な応力の発生を避けることが望まれる。
【０００８】
従来、ＰＺＴ強誘電体キャパシタの電極として、Ｐｔ電極が多く用いられていた。Ｐｔは触媒作用を有し、水素をプロトンに分解する機能を有する。プロトンが発生すると、ＰＺＴ層内にプロトンが拡散し、強誘電性を破壊する。Ｐｔ電極を用いる場合にも、Ｐｔ層を他の層で覆えば、触媒作用は大幅に減少させることができる。
【０００９】
ＳＲＯは、ＰＺＴと同じペロブスカイト構造を有する。上部電極としてＳＲＯ層を用いることは、良好なコンタクト形成、歪み低減に有効である。ＳＲＯ原料の内、Ｒｕは高価な原料である。製造コスト低減のためには、Ｒｕの消費量を低減することが望まれる。
【００１０】
燒結したセラミクスでスパッタリング用ＳＲＯターゲットを形成する場合、ＳＲＯの密度を向上することが困難である。通常のセラミクスＳＲＯターゲットの密度は、たかだか約６５％である。低密度は、短寿命の原因のみでなく、パーティクル発生の原因ともなる。
【００１１】
また、Ｓｒは塩素等のハロゲン系エッチングガスに対するエッチレートが低く、ＳＲＯを化学的にエッチすることは容易でない。
【００１２】
【発明が解決しようとする課題】
強誘電体層を用いた強誘電体キャパシタにおいて、強誘電体層と良好な界面を形成することのできる電極が求められている。
【００１３】
また、ＳＲＯターゲットの寿命を長くし、かつ製造原価を下げることが求められている。
【００１４】
本発明の目的は、特性が優れ、効率的に製造することが可能な不揮発性半導体記憶装置、または強誘電体キャパシタを提供することである。
【００１５】
本発明の他の目的は、特性が優れた強誘電体キャパシタを、効率的に製造することが可能な強誘電体キャパシタないし不揮発性半導体記憶装置の製造方法を提供することである。
【００１６】
本発明の更に他の目的は、強誘電体キャパシタないし不揮発性半導体記憶装置に関し新規な技術を提供することである。
【００１７】
【課題を解決するための手段】
本発明の１観点によれば、
（ａ）絶縁性表面を有する下地基板上に下部電極を形成する工程と、
（ｂ）前記下部電極上にペロブスカイト構造を有する酸化物強誘電体層を形成する工程と、
（ｃ）前記酸化物強誘電体層上に、ＳＲＯからなる第１酸化物上部電極及びＩｒＯ ｘ からなる第２酸化物上部電極を順次積層する工程であって、前記第１酸化物上部電極をＰｂ，Ｂｉ，Ｃｕのうちの少なくとも１種を０．１ａｔ％以上５ａｔ % 以下含ませて密度を増加させたＳＲＯセラミクスを含むターゲットを用いてスパッタリングし、前記第２酸化物上部電極をＩｒを含むターゲットを用いてスパッタリングする工程と、
を含む強誘電体キャパシタの製造方法
が提供される。
【００１８】
本発明の他の観点によれば、
Ｐｂ，Ｂｉ，Ｃｕのうちの少なくとも１種からなる添加物を０．１ａｔ％以上５ａｔ % 以下含ませたＳＲＯを含むターゲット
が提供される。
【００２０】
【発明の実施の形態】
実施例の説明に先立ち、本発明者等が行なった検討を説明する。
【００２１】
図５（Ａ）は、各種ＳＲＯセラミクスターゲットの密度を示す。バルクのＳＲＯの密度は６．５ｇ／ｃｍ3であるが、燒結して形成した化学量論的組成のＳＲＯセラミクスターゲットの密度は、たかだか６５％である。このターゲットをＳＲＯと略記する。
【００２２】
高価なＲｕの量を低減するため、Ｓｒを化学量的組成よりも１０％増加させたＳｒ1.1ＲｕＯx組成のＳＲＯターゲットを形成した。このターゲットの密度もたかだか６５％であった。このターゲットをＳ＋ＲＯと略記する。ＳＲＯおよびＳ＋ＲＯターゲットは、株式会社高純度化学研究所（ＫＪＣ）製ターゲットを使用した。ＳＲＯのＳｒとＲｕの組成を化学量論的組成から種々に変更することが可能である。但し、５〜２５％の変更とすることが好ましい。
【００２３】
本発明者等は、ＳＲＯターゲットにＰｂを添加することを考えた。Ｐｂを添加し、Ｓｒの組成を化学量的組成から若干減少させたＳｒ0.95Ｐｂ0.1ＲｕＯxセラミクスターゲットを形成した。このターゲットの密度は、８０％まで向上した。このターゲットをＳＰＲと略記する。このターゲットは、真空冶金株式会社（ＶＭＣ）製ターゲットを使用した。
【００２４】
ＰＺＴ系強誘電体は、Ｐｂの組成を過剰にすることにより結晶化を促進することができる。しかし、Ｐｂはリーク電流の原因ともなる。ＰＺＴ系強誘電体層にＰｂを拡散させないためにはＳＲＯ層中のＰｂは少ない方がよい。ただし、ＰＺＴ系強誘電体層を化学気相堆積（ＣＶＤ）で形成するとＰｂ過剰量を抑えても良好な結晶化を行なうことができる。ＰＺＴ系強誘電体層中の過剰Ｐｂ量が少ない場合は、ＳＲＯが多少Ｐｂを含んでいても、その影響は少ない。
【００２５】
ＳＲＯに構成元素以外の添加物Ｐｂを加え、必要に応じて組成を調整することにより、セラミクスターゲットの密度を向上することができることが判った。なお、密度を向上できる添加物として、Ｐｂの他、Ｂｉ，Ｃｕが可能である。添加する量は、すくなくとも０．１％が必要であろう。本来の特性を維持するためには、５ａｔ％以下とすることが好ましい。約２ａｔ％以下とすることがさらに好ましい。
【００２６】
これらのターゲットを用い、ＳＲＯ層をスパッタリングし、その特性を調べた。なお、元素分析は誘導結合プラズマ原子発光スペクトロスコピー（ＩＣＰ−ＡＥＳ）とＸ線反射率および蛍光Ｘ線（ＸＲＲ−ＸＲＦ）で行なった。用いた装置はテクノスＳＭＡＴ２１０である。
【００２７】
（１００）Ｓｉ基板表面に熱酸化膜を形成し、この熱酸化膜上に、１２インチ径のセラミクスターゲットを用いてＳＲＯ膜をスパッタした。スパッタリング条件は、スパッタガスとしてＡｒまたはＡｒ＋Ｏ2の混合ガスを用い、ターゲット電力は３５０Ｗ、７００Ｗ、１４００Ｗを用いた。基板温度は室温またはランプ加熱により３００℃とした。
【００２８】
酸化物のスパッタリングは、堆積層中の酸素が減少する傾向を有する。不足する酸素を補うには、Ａｒ＋Ｏ2混合ガスを用いたリアクティブスパッタリングが有効である。スパッタリング後、酸素を含む雰囲気中で堆積層をアニールしてもよい。
【００２９】
先ず、ＳＲＯターゲットとＳ＋ＲＯターゲットを用いてスパッタしたＳＲＯ膜について説明する。
【００３０】
図５（Ｂ）に示すように、堆積膜の組成は、ほぼターゲットの組成と同等であった。Ｓ＋ＲＯターゲットを用いると、ターゲット組成に応じて、Ｓｒ／Ｒｕ比は、約１．１程度と高くなった。堆積速度はターゲット電力とほぼ比例する傾向を示す。スパッタガスをＡｒからＡｒ＋Ｏ2に変更すると、堆積速度は約半分に減少する。また、スパッタガスをＡｒ＋Ｏ2とすると、スパッタリングしたＳＲＯ層の密度が減少した。
【００３１】
図５（Ｃ）は、Ｐｂを添加して、密度を向上させたＳｒ0.95Ｐｂ0.1ＲｕＯx組成のＳＰＲターゲットを用いた時の結果を示す。Ｐｂの添加量は、約２ａｔ％である。堆積速度は、ＳＲＯターゲット、Ｓ＋ＲＯターゲットと較べ同等以上であった。ターゲットに添加したＰｂは、堆積層中ではその濃度が減少している。ＳＲＯにＰｂを添加すると、ターゲット密度を向上し、かつ添加したＰｂの影響を低減した堆積層を得ることができる。
【００３２】
さらに、３００℃に加熱することにより、堆積層中のＰｂ濃度は明瞭に減少している。加熱により、添加物の影響を更に低減できる。スパッタしたＳＲＯ層内のＰｂ濃度を減少させるためには、２００℃以上に加熱することが好ましいであろう。
【００３３】
Ｓｒ／Ｒｕ比は、室温の基板にスパッタした時には、ほぼターゲット組成に対応する値であるが、３００℃に加熱すると、Ｓｒ／Ｒｕ比は上昇することが分かる。スパッタ条件を選択することにより、ほぼ化学量論的Ｓｒ／Ｒｕ比を得ることが可能であろう。
【００３４】
ＳＰＲターゲットは密度を向上することができるため、ターゲット寿命を延長することができるであろう。Ｂｉ，Ｃｕを添加した場合もターゲット密度を向上することができる。
【００３５】
上述の予備検討により、ＳＲＯターゲットしてＰｂを添加し、密度を向上させたセラミクスターゲットを用いると、ターゲット寿命を延長し、かつ高品質のＳＲＯ層を成膜できることが分かる。
【００３６】
図１（Ａ）〜（Ｃ）は、本発明の実施例による強誘電体キャパシタの製造方法を説明するための概略断面図およびスパッタ装置の概略平面図である。
【００３７】
図１（Ａ）に示すように、Ｓｉ基板１１の表面に厚さ約３００ｎｍの熱酸化膜１２を形成し、下地基板１０を作成する。この下地基板１０上に、強誘電体キャパシタＦｅＣａｐを形成する。強誘電体キャパシタの下部電極２０、上部電極４０はスパッタリングを利用して作成する。
【００３８】
図１（Ｂ）に示すように、スパッタリング装置はロードロック室５１の周囲に３つのスパッタ室５２、５３、５４を有する。３つのスパッタ室５２、５３、５４には、ターゲットとしてＩｒターゲット、Ｐｔターゲット、ＳＲＯターゲットを備える。
【００３９】
図１（Ｃ）は、各スパッタ室の構成を概略的に示す。反応室６１の中に対向電極６２、６３が配置され、上部電極６２の下面上にスパッタリングターゲット６７が固定される。下部電極６３の上には下地基板６８が載置される。下部電極６３、上部電極６２間に直流電源６４から直流電圧が印加される。なお、対向電極６２、６３間に交流電源６９からＲＦ電力を供給することもできる。
【００４０】
室温の下地基板１０の上に、先ず厚さ約５０ｎｍのＩｒＯx層２１を、Ａｒ＋Ｏ2混合ガスを用いたリアクティブスパッタリングで、堆積する。ＩｒＯx層成膜後、Ｏ2ガスフロー中で下地基板を４００℃に加熱し、アニール処理する。
【００４１】
次に、厚さ約１５０ｎｍのＰｔ膜２２を、Ａｒガスを用い、スパッタ電力１ｋＷでＰｔターゲットからスパッタする。ＩｒＯx層２１とＰｔ層２２との積層により、下部電極２０が形成される。
【００４２】
次に、関東化学株式会社より入手可能なＰＬＣＳＺＴ（１１０／２／５／２／４５／５５）化学溶液堆積（ＣＳＤ）溶液を用い、Ｐｔ層２２上にＰＺＴ系高誘電体であるＰＬＣＳＺＴ層３１をスピンコートし、３５０℃で熱分解した。Ｐｔ層２２上にＰＺＴ系強誘電体層を形成すると、（１１１）配向を優先的に生じさせることができる。Ｐｔ層とＰＺＴ系強誘電体層との電気的コンタクトも良好に形成できる。
【００４３】
スピンコートと熱分解をさらに２回繰り返し、ＰＬＣＳＺＴ層３２、３３を積層し、全層厚１３５ｎｍのＰＬＣＳＺＴ強誘電体層３０を形成する。その後、形成されたＰＬＣＳＺＴ強誘電体層３０を７００℃で２分間Ｏ2ガスフロー中でアニールし、結晶化を促進した。
【００４４】
強誘電体層３０の上に、厚さ約１５ｎｍのＳＲＯ層４１を、ＳＲＯターゲットからスパッタリングして形成する。さらにその上に厚さ約７５ｎｍのＩｒＯx層４２を、基板温度３００℃でＩｒターゲットからスパッタリングして形成する。ＰＺＴ系強誘電体層上に酸化物電極を形成すると、保持電界の増加を低減することが可能である。積層構造とすることにより、ＳＲＯの欠点を補うこともできる。このようにして上部電極４０を形成する。
【００４５】
ＳＲＯ層堆積は、室温または基板を加熱して行なうことができる。加熱した基板上にＳＲＯ層をスパッタリングする場合は加熱温度は８００℃以下とすることが好ましい。室温で堆積後、基板を加熱してもよい。堆積後加熱する場合、加熱温度は５００〜８００℃に設定することが好ましい。
【００４６】
上記構成において、上部電極、下部電極は積層で形成されている。上部電極は下部電極と非対称な構成を有する。上部電極は酸化物導電体層の積層で構成されている。
【００４７】
特性を比較するため、３種類のターゲット、ＳＲＯ、Ｓ＋ＲＯ、ＳＰＲを用いて、積層酸化物電極の下側ＳＲＯ層を形成した。また、上部電極として単層の厚さ７５ｎｍのＩｒＯx層を用いたサンプルも形成した。
【００４８】
ＳＲＯ層は、Ａｒガスを用い、３５０Ｗのスパッタ電力でＤＣスパッタした。また、スパッタ条件を変え１０％Ｏ2を含むＡｒ／Ｏ2混合ガスを用い、７００Ｗのターゲット電力でＤＣスパッタした。基板温度は室温と３００℃とを用いた。
【００４９】
図２（Ａ）は、作成した強誘電体キャパシタの印加電圧に対するスイッチング分極ＱSWを単位μＣｃｍ-2で示す。電圧は１０Ｖまで走査した。図に示すように３種類のサンプルはほぼ同等のスイッチング分極特性を示し、低い飽和電圧Ｖ９０を示した。３Ｖの動作電圧で、高いＱSWを得ることができる。
【００５０】
図２（Ｂ）は、繰り返しスイッチングに対するスイッチング分極ＱSWを示す。３種類のサンプルに関し、１０9回まで劣化の少ない、良好な繰り返しスイッチング特性が得られた。
【００５１】
図３は、これらの結果を含めた実験結果をまとめて示す表である。ＳＲＯの欄は、ＳＲＯのスパッタリング条件、ＩｒＯxの欄はＩｒＯxのスパッタリング条件を示す。Ｖ９０（１０）は、１０Ｖまで印加した時の飽和電圧Ｖ９０を示す。Ｑsw（３Ｖ）は３Ｖでスイッチングした時の分極変化量Ｑswを示す。Ｌｅａｋ（５Ｖ）は、５Ｖ印加時のリーク電流Ａ／ｃｍ2（アンペア）を示す。Ｆａｔ（５Ｖ）は、＋５Ｖ、−５Ｖ交互印加時の疲労を示す。Ｑ２，Ｑ３はリテンションとインプリントを示す。ｒａｔｅは変化率を示し、カッコ内の２０は２０時間のベーキングを表わす。
【００５２】
メモリー保持機能が良好であり、リーク電流は低く、疲労も少ない。インプリントや経時劣化も少なかった。
【００５３】
図２（Ｃ）は、Ｈ2アニール前後のヒステリシス特性を示す。図にはＳＰＲターゲットを用いたサンプルのヒステリシス特性のみを示している。Ｈ2アニール前後においてヒステリシス特性はほとんど変わらず、良好な耐Ｈ2特性が得られた。ＳＰＲターゲットを用い、ＳＲＯターゲットを用いた場合とほぼ同等の電気的特性を得られることが分かる。
【００５４】
このように、ＳＰＲターゲットからスパッタしたＳＲＯ層を上部電極に用い、良好な界面を有する強誘電体キャパシタを作成することができた。また、ターゲート寿命も延長することが出来る。
【００５５】
なお、実際に作成したサンプルの上部電極４０は、第１上部電極４１としてＳＲＯ膜を用い、第２上部電極４２としてＩｒＯx膜を用いた。この積層順を逆にしても良好な特性を得ることができる。下部電極として、Ｐｔ／ＩｒＯ2の積層電極を用いたが、他の構成の下部電極を用いることもできる。
【００５６】
図４は、上述のような強誘電体キャパシタを用いて不揮発性半導体記憶装置を形成した場合の構成を概略的に示す。
【００５７】
強誘電体キャパシタの下部電極、上部電極に上方から電気的コンタクトを形成した構成例を示す。図に示すように、ｐ型Ｓｉ基板１１の表面に、酸化シリコン等の素子分離領域１２をＬＯＣＯＳまたはシャロートレンチアイソレーションにより形成する。活性領域の表面上に、ゲート絶縁膜、多結晶シリコン層、シリサイド層の積層から形成された絶縁ゲート電極Ｇを作成する。ゲート電極Ｇの側壁上にはサイドウオールスペーサ１３が酸化シリコン等により形成される。ゲート電極両側には、ｎ型のソース／ドレイン領域Ｓ／Ｄが形成される。
【００５８】
作成されたトランジスタを覆って、ＳｉＯＮ層１４が形成される。ＳｉＯＮ層１４は、強誘電体キャパシタ製造プロセスにおける酸化性雰囲気などに対し、その下方を保護する。保護層１４の上に、酸化シリコン層１５が形成され、その表面が平坦化される。
【００５９】
酸化シリコン層１５表面上に、上述のような構成を有する下部電極２０、強誘電体層３０、上部電極４０で形成された強誘電体キャパシタが形成され、その表面が水素遮蔽能を有するＡｌ2Ｏ3層等の遮蔽層４１で被覆される。Ａｌ2Ｏ3膜４１を覆って、酸化シリコン層４２が形成され、その表面が平坦化される。
【００６０】
酸化シリコン層４２の表面から、シリコン基板、下部電極に達する開口が形成され、ブランケットＷ層堆積、化学機械研磨（ＣＭＰ）によりＷプラグ２５が形成される。Ｗ層堆積前にＴｉＮ，ＴａＮ等のバリア層を堆積することが好ましい。
【００６１】
さらに、上部電極を露出する開口を形成した後、Ａｌ配線層２６が形成され、パターニングされて配線２６が形成される。Ａｌ配線２６を覆って酸化シリコン層３５が形成され、その表面が平坦化される。酸化シリコン層３５に接続孔を形成し、Ｗを埋め込んだＷプラグ２７が形成される。酸化シリコン層３５の表面にＡｌ層が形成され、パターニングされて配線２８が形成される。
【００６２】
さらに、酸化シリコン層３６、Ｗプラグ２９、配線３９が形成され、その表面上にパッド酸化シリコン層４４、パッド窒化シリコン層４５が堆積される。窒化シリコン層４５の上にさらにポリイミド絶縁層４７が形成される。このようにして、多層配線を有する不揮発性半導体記憶装置が形成される。
【００６３】
図４（Ｂ）は、強誘電体キャパシタの下部電極に対するコンタクトを下方に形成した構成例を示す。なお、図４（Ａ）の構成と同様の部分には同一符号を付し、説明を簡略化する。
【００６４】
Ｓｉ基板にＭＯＳトランジスタ構造を形成し、その表面を覆って酸化シリコン層１５を形成した後、その上に酸素遮蔽能を有する窒化シリコン等の保護層１４を形成する。窒化シリコンの保護層１４、酸化シリコン層１５を貫通するコンタクト孔をキャパシタ形成領域に形成した後、例えばＴｉＮ、Ｗの積層によりプラグ２４が形成される。このプラグ上に、下部電極２０、強誘電体層３０、上部電極４０を有する強誘電体キャパシタが形成される。強誘電体キャパシタを覆って酸化シリコン層４２が形成され、その表面が平坦化される。酸化シリコン層４２から上部電極４０およびソース／ドレイン領域Ｓ／Ｄに達する接続孔が形成され、上述同様の構成を有するＴｉＮ／Ｗプラグ２５が形成される。さらにその表面にＡｌ配線２６が形成され、酸化シリコン層３５で覆われる。
【００６５】
以上、実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。積層上部電極の一方としてＳＲＯ層を用いる場合を説明したが、ＣａＲｕＯ3およびＬａＲｕＯ3は、ＳｒＲｕＯ3同様のペロブスカイト型結晶構造を有するＲｕ酸化物である。従って、ＣａＲｕＯx層およびＬａＲｕＯx層を用いても、ＳｒＲｕＯx層同様の効果が期待できる。さらに、ＬａＮｉＯ3または（Ｌａ、Ｓｒ）ＣＯ3、もペロブスカイト型結晶構造を有する酸化物であり、同様の効果が期待できる。
【００６６】
強誘電体層として、ＰＺＴ系強誘電体層を用いる場合を説明したが、他の強誘電体層、特にＢｉＬａＴｉＯx層、（Ｂｉ，Ｓｒ）ＴｉＯx層を用いても同様の効果が期待できる。
【００６７】
下部電極も、上述の構成に限らない。公知の種々の構成を採用することができる。但し、下部電極と上部電極とは非対称な構成とすることが好ましい。基板として半導体基板以外を用いることもできる。
【００６８】
その他、種々の変更、改良、組み合わせ等が可能なことは、当業者に自明であろう。
【００６９】
以下、本発明の特徴を付記する。
【００７０】
（付記１） 絶縁性表面を有する下地基板と、
前記絶縁性表面上に形成された下部電極と、
前記下部電極上に形成された酸化物強誘電体層と、
前記酸化物強誘電体層上面に接して形成された第１酸化物上部電極と、
前記第一酸化物上部電極上に形成された第２酸化物上部電極と、
を有し、前記第１および第２酸化物上部電極の一方が０．１ａｔ％以上の添加物を含むＳＲＯ、他方がＩｒＯxを含んで形成されている強誘電体キャパシタ。
【００７１】
（付記２） 前記ＳＲＯがＳｒとＲｕに関し、化学量論的組成からずれた組成を有する付記１記載の強誘電体キャパシタ。
【００７２】
（付記３） 前記添加物が、Ｐｂ、Ｂｉ、Ｃｕのうちの少なくとも１種を含む付記１又は２記載の強誘電体キャパシタ。
【００７３】
（付記４） 前記酸化物強誘電体層がペロブスカイト構造を有するＰＺＴ系強誘電体で形成され、前記一方の酸化物上部電極がペロブスカイト構造を有し、前記他方の酸化物上部電極が正方構造を有する付記１〜３のいずれか１項に記載の強誘電体キャパシタ。
【００７４】
（付記５） 前記酸化物強誘電体層が、ＰＺＴ系強誘電体、ＢｉＬａＴｉＯx、（Ｂａ，Ｓｒ）ＴｉＯxから選ばれた少なくとも１種で形成されている付記１〜４のいずれか１項記載の強誘電体キャパシタ。
【００７５】
（付記６） 絶縁性表面を有する下地基板と、
前記絶縁性表面上に形成された下部電極と、
前記下部電極上に形成された酸化物強誘電体層と、
前記酸化物強誘電体層上面に接して形成された第１酸化物上部電極と、
前記第一酸化物上部電極上に形成された第２酸化物上部電極と、
を有し、前記第１および第２酸化物上部電極の一方が０．１ａｔ％以上の添加物を含むＣａＲｕＯxまたはＬａＲｕＯx、他方がＩｒＯxを含んで形成されている強誘電体キャパシタ。
【００７６】
（付記７） 絶縁性表面を有する下地基板と、
前記絶縁性表面上に形成された下部電極と、
前記下部電極上に形成された酸化物強誘電体層と、
前記酸化物強誘電体層上面に接して形成された第１酸化物上部電極と、
前記第一酸化物上部電極上に形成された第２酸化物上部電極と、
を有し、前記第１および第２酸化物上部電極の一方が０．１ａｔ％以上の添加物を含むＬａＮｉＯxまたは（Ｌａ、Ｓｒ）ＣＯx、他方がＩｒＯxを含んで形成されている強誘電体キャパシタ。
【００７７】
（付記８） （ａ）絶縁性表面を有する下地基板上に下部電極を形成する工程と、
（ｂ）前記下部電極上に酸化物強誘電体層を形成する工程と、
（ｃ）前記酸化物強誘電体層上に、スパッタリングで第１および第２酸化物上部電極を積層する工程であって、前記第１および第２酸化物上部電極の一方を０．１ａｔ％以上添加物を含ませて密度を増加させたＳＲＯセラミクスを含むターゲットを用いてスパッタリングし、他方をＩｒを含むターゲットを用いてスパッタリングする工程と、
を含む強誘電体キャパシタの製造方法。
【００７８】
（付記９） 前記工程（ｂ）が、化学気相堆積または化学溶液堆積により酸化物強誘電体層を堆積する付記８記載の強誘電体キャパシタの製造方法。
【００７９】
（付記１０） 前記工程（ｂ）が、スパッタリング、化学気相堆積、化学溶液堆積のうち少なくとも１種により酸化物強誘電体層を堆積する付記８記載の強誘電体キャパシタの製造方法。
【００８０】
（付記１１） 前記工程（ｃ）が、下地基板を加熱して行なわれる付記８〜１０のいずれか１項に記載の強誘電体キャパシタの製造方法。
【００８１】
（付記１２） 前記加熱が８００℃以下の温度である付記１１記載の誘電体キャパシタの製造方法。
【００８２】
（付記１３） 前記工程（ｃ）が、前記一方の酸化物上部電極をスパッタリングした後、５００℃〜８００℃の温度でアニールすることを含む付記８〜１０のいずれか１項に記載の強誘電体キャパシタの製造方法。
【００８３】
（付記１４） 前記下地基板が、半導体素子を形成した半導体基板である付記８〜１３のいずれか１項に記載の強誘電体キャパシタの製造方法。
【００８４】
（付記１５） 半導体素子を形成し、表面に絶縁膜を有する半導体基板と、
前記絶縁膜上に形成された下部電極と、
前記下部電極上に形成された酸化物強誘電体層と、
前記酸化物強誘電体層上面に接して形成された第１酸化物上部電極と、
前記第一酸化物上部電極上に形成された第２酸化物上部電極と、
を有し、前記第１および第２酸化物上部電極の一方が０．１ａｔ％以上の添加物を含むＳＲＯ、他方がＩｒＯxを含んで形成されている不揮発性半導体記憶装置。
【００８５】
（付記１６） 前記ＳＲＯがＳｒとＲｕに関し、化学量論的組成からずれた組成を有する付記１５記載の不揮発性半導体記憶装置。
【００８６】
（付記１７） 前記添加物が、Ｐｂ、Ｂｉ、Ｃｕのうちの少なくとも１種を含む付記１５または１６記載の不揮発性半導体記憶装置。
【００８７】
（付記１８） 前記酸化物強誘電体層がペロブスカイト構造を有するＰＺＴ系強誘電体で形成され、前記一方の酸化物上部電極がペロブスカイト構造を有し、
前記他方の酸化物上部電極が正方構造を有する付記１５〜１７のいずれか１項に記載の不揮発性半導体記憶装置。
【００８８】
（付記１９） 半導体素子を形成し、表面に絶縁膜を有する半導体基板と、
前記絶縁膜上に形成された下部電極と、
前記下部電極上に形成された酸化物強誘電体層と、
前記酸化物強誘電体層上面に接して形成された第１酸化物上部電極と、
前記第一酸化物上部電極上に形成された第２酸化物上部電極と、
を有し、前記第１および第２酸化物上部電極の一方が０．１ａｔ％以上の添加物を含むＣａＲｕＯxまたはＬａＲｕＯx、他方がＩｒＯxを含んで形成されている不揮発性半導体記憶装置。
【００８９】
（付記２０） 半導体素子を形成し、表面に絶縁膜を有する半導体基板と、
前記絶縁膜上に形成された下部電極と、
前記下部電極上に形成された酸化物強誘電体層と、
前記酸化物強誘電体層上面に接して形成された第１酸化物上部電極と、
前記第一酸化物上部電極上に形成された第２酸化物上部電極と、
を有し、前記第１および第２酸化物上部電極の一方が０．１ａｔ％以上の添加物を含むＬａＮｉＯxまたは（Ｌａ、Ｓｒ）ＣＯx、他方がＩｒＯxを含んで形成されている不揮発性半導体記憶装置。
【００９０】
【発明の効果】
特性の優れた不揮発性半導体記憶装置が、効率的に製造できる。ＳＲＯ層をスパッタリングするためのターゲットの寿命を長くすることができる。強誘電体キャパシタの製造原価を低減することができる。
【図面の簡単な説明】
【図１】 本発明の実施例による強誘電体キャパシタ製造方法を説明するための概略断面図、概略平面図である。
【図２】 作成した強誘電体キャパシタの特性を示すグラフである。
【図３】 作成した強誘電体キャパシタの特性を示す表である。
【図４】 強誘電体キャパシタを有する不揮発性半導体記憶装置の構成を示す断面図である。
【図５】 予備実験の結果を示す表である。
【符号の説明】
１１ Ｓｉ基板
１２ 酸化シリコン層
２１ 第１下部電極
２２ 第２下部電極
３０ 強誘電体層
３１、３２、３３ 単位強誘電体層
４０ 上部電極
４１ 第１上部電極
４２ 第２上部電極
５１ ロードロックチャンバ
５２、５３、５４ スパッタリング室
６１ 反応室
６２、６３ 対向電極
６４ 直流電源
６７ スパッタリングターゲット
６８ 下地基板
６９ 交流電源
【発明の属する技術分野】
本発明は、不揮発性半導体記憶装置、強誘電体キャパシタおよびその製造方法に関し、特に強誘電体キャパシタを有する不揮発性半導体記憶装置、積層上部電極を有する強誘電体キャパシタおよびスパッタリングを用いたその製造方法に関する。
【０００２】
【従来の技術】
強誘電体ランダムアクセスメモリ（ferroelectric random access memory、ＦｅＲＡＭ）は、強誘電体で形成されたキャパシタ誘電体層を有する強誘電体キャパシタを用い、分極を保持することにより不揮発性であり、分極を反転することにより書き換え可能であるメモリである。
【０００３】
強誘電体としては、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ3（ＰＺＴ）、（Ｂａ、Ｓｒ）ＴｉＯ3（ＢＳＴ）、Ｂｉ4-xＬａxＴｉ3Ｏ12（ＢＬＴ）、ＳｒＢｉ2Ｔａ2Ｏ9（ＳＢＴ）等が用いられている。ここで、（Ａ，Ｂ）は、ＡxＢ1-xを表わす。
【０００４】
ＰＺＴ、Ｐｂ1-aＬａaＺｒxＴｉ1-xＯ3（ＰＬＺＴ）、Ｐｂ1-a-b-cＬａaＳｒbＣａcＺｒxＴｉ1-xＯ3（ＰＬＳＣＺＴ）等はペロブスカイト型結晶構造を有する強誘電体である。本明細書ではこれらをまとめてＰＺＴ系強誘電体ないしＰＺＴ系材料と呼ぶ。
【０００５】
強誘電体層を挟む下部電極、上部電極としては酸化性雰囲気に耐性の強いＰｔ、Ｉｒ、Ｒｕ、ＳｒＲｕＯx（ＳＲＯ、化学量論的組成はＳｒＲｕＯ3であるが、組成が厳密でない場合を含め、ＳｒＲｕＯxと表わす）、ＬａＮｉＯ3、（Ｌａ、Ｓｒ）ＣｏＯ3（ＬＳＣＯ）等が用いられる。このうち、ＳＲＯ、ＬＳＣＯはペロブスカイト型結晶構造を有する。
【０００６】
ＦｅＲＡＭにおいても、集積度の向上、微細化、電源電圧の低電圧化が求められている。電源電圧は３Ｖ以下にすることが望まれている。強誘電体キャパシタの強誘電体層にＰＺＴを用いたＦｅＲＡＭにおいては、電源電圧を低電圧化するため、強誘電体層の厚さは１００ｎｍ以下にすることが必要となる。
【０００７】
強誘電体層の層厚を減少して行くと、強誘電体キャパシタの分極を反転させるのに必要な最小の電界（保持電界Ｅｃ）は、特に金属電極を用いた場合、上昇してしまう。保持電界の上昇の理由は、強誘電体層厚を減少するのに従い界面の寄与が増すためと考えられる。界面において、良好な接触を形成すると共に、不要な応力の発生を避けることが望まれる。
【０００８】
従来、ＰＺＴ強誘電体キャパシタの電極として、Ｐｔ電極が多く用いられていた。Ｐｔは触媒作用を有し、水素をプロトンに分解する機能を有する。プロトンが発生すると、ＰＺＴ層内にプロトンが拡散し、強誘電性を破壊する。Ｐｔ電極を用いる場合にも、Ｐｔ層を他の層で覆えば、触媒作用は大幅に減少させることができる。
【０００９】
ＳＲＯは、ＰＺＴと同じペロブスカイト構造を有する。上部電極としてＳＲＯ層を用いることは、良好なコンタクト形成、歪み低減に有効である。ＳＲＯ原料の内、Ｒｕは高価な原料である。製造コスト低減のためには、Ｒｕの消費量を低減することが望まれる。
【００１０】
燒結したセラミクスでスパッタリング用ＳＲＯターゲットを形成する場合、ＳＲＯの密度を向上することが困難である。通常のセラミクスＳＲＯターゲットの密度は、たかだか約６５％である。低密度は、短寿命の原因のみでなく、パーティクル発生の原因ともなる。
【００１１】
また、Ｓｒは塩素等のハロゲン系エッチングガスに対するエッチレートが低く、ＳＲＯを化学的にエッチすることは容易でない。
【００１２】
【発明が解決しようとする課題】
強誘電体層を用いた強誘電体キャパシタにおいて、強誘電体層と良好な界面を形成することのできる電極が求められている。
【００１３】
また、ＳＲＯターゲットの寿命を長くし、かつ製造原価を下げることが求められている。
【００１４】
本発明の目的は、特性が優れ、効率的に製造することが可能な不揮発性半導体記憶装置、または強誘電体キャパシタを提供することである。
【００１５】
本発明の他の目的は、特性が優れた強誘電体キャパシタを、効率的に製造することが可能な強誘電体キャパシタないし不揮発性半導体記憶装置の製造方法を提供することである。
【００１６】
本発明の更に他の目的は、強誘電体キャパシタないし不揮発性半導体記憶装置に関し新規な技術を提供することである。
【００１７】
【課題を解決するための手段】
本発明の１観点によれば、
（ａ）絶縁性表面を有する下地基板上に下部電極を形成する工程と、
（ｂ）前記下部電極上にペロブスカイト構造を有する酸化物強誘電体層を形成する工程と、
（ｃ）前記酸化物強誘電体層上に、ＳＲＯからなる第１酸化物上部電極及びＩｒＯ ｘ からなる第２酸化物上部電極を順次積層する工程であって、前記第１酸化物上部電極をＰｂ，Ｂｉ，Ｃｕのうちの少なくとも１種を０．１ａｔ％以上５ａｔ % 以下含ませて密度を増加させたＳＲＯセラミクスを含むターゲットを用いてスパッタリングし、前記第２酸化物上部電極をＩｒを含むターゲットを用いてスパッタリングする工程と、
を含む強誘電体キャパシタの製造方法
が提供される。
【００１８】
本発明の他の観点によれば、
Ｐｂ，Ｂｉ，Ｃｕのうちの少なくとも１種からなる添加物を０．１ａｔ％以上５ａｔ % 以下含ませたＳＲＯを含むターゲット
が提供される。
【００２０】
【発明の実施の形態】
実施例の説明に先立ち、本発明者等が行なった検討を説明する。
【００２１】
図５（Ａ）は、各種ＳＲＯセラミクスターゲットの密度を示す。バルクのＳＲＯの密度は６．５ｇ／ｃｍ3であるが、燒結して形成した化学量論的組成のＳＲＯセラミクスターゲットの密度は、たかだか６５％である。このターゲットをＳＲＯと略記する。
【００２２】
高価なＲｕの量を低減するため、Ｓｒを化学量的組成よりも１０％増加させたＳｒ1.1ＲｕＯx組成のＳＲＯターゲットを形成した。このターゲットの密度もたかだか６５％であった。このターゲットをＳ＋ＲＯと略記する。ＳＲＯおよびＳ＋ＲＯターゲットは、株式会社高純度化学研究所（ＫＪＣ）製ターゲットを使用した。ＳＲＯのＳｒとＲｕの組成を化学量論的組成から種々に変更することが可能である。但し、５〜２５％の変更とすることが好ましい。
【００２３】
本発明者等は、ＳＲＯターゲットにＰｂを添加することを考えた。Ｐｂを添加し、Ｓｒの組成を化学量的組成から若干減少させたＳｒ0.95Ｐｂ0.1ＲｕＯxセラミクスターゲットを形成した。このターゲットの密度は、８０％まで向上した。このターゲットをＳＰＲと略記する。このターゲットは、真空冶金株式会社（ＶＭＣ）製ターゲットを使用した。
【００２４】
ＰＺＴ系強誘電体は、Ｐｂの組成を過剰にすることにより結晶化を促進することができる。しかし、Ｐｂはリーク電流の原因ともなる。ＰＺＴ系強誘電体層にＰｂを拡散させないためにはＳＲＯ層中のＰｂは少ない方がよい。ただし、ＰＺＴ系強誘電体層を化学気相堆積（ＣＶＤ）で形成するとＰｂ過剰量を抑えても良好な結晶化を行なうことができる。ＰＺＴ系強誘電体層中の過剰Ｐｂ量が少ない場合は、ＳＲＯが多少Ｐｂを含んでいても、その影響は少ない。
【００２５】
ＳＲＯに構成元素以外の添加物Ｐｂを加え、必要に応じて組成を調整することにより、セラミクスターゲットの密度を向上することができることが判った。なお、密度を向上できる添加物として、Ｐｂの他、Ｂｉ，Ｃｕが可能である。添加する量は、すくなくとも０．１％が必要であろう。本来の特性を維持するためには、５ａｔ％以下とすることが好ましい。約２ａｔ％以下とすることがさらに好ましい。
【００２６】
これらのターゲットを用い、ＳＲＯ層をスパッタリングし、その特性を調べた。なお、元素分析は誘導結合プラズマ原子発光スペクトロスコピー（ＩＣＰ−ＡＥＳ）とＸ線反射率および蛍光Ｘ線（ＸＲＲ−ＸＲＦ）で行なった。用いた装置はテクノスＳＭＡＴ２１０である。
【００２７】
（１００）Ｓｉ基板表面に熱酸化膜を形成し、この熱酸化膜上に、１２インチ径のセラミクスターゲットを用いてＳＲＯ膜をスパッタした。スパッタリング条件は、スパッタガスとしてＡｒまたはＡｒ＋Ｏ2の混合ガスを用い、ターゲット電力は３５０Ｗ、７００Ｗ、１４００Ｗを用いた。基板温度は室温またはランプ加熱により３００℃とした。
【００２８】
酸化物のスパッタリングは、堆積層中の酸素が減少する傾向を有する。不足する酸素を補うには、Ａｒ＋Ｏ2混合ガスを用いたリアクティブスパッタリングが有効である。スパッタリング後、酸素を含む雰囲気中で堆積層をアニールしてもよい。
【００２９】
先ず、ＳＲＯターゲットとＳ＋ＲＯターゲットを用いてスパッタしたＳＲＯ膜について説明する。
【００３０】
図５（Ｂ）に示すように、堆積膜の組成は、ほぼターゲットの組成と同等であった。Ｓ＋ＲＯターゲットを用いると、ターゲット組成に応じて、Ｓｒ／Ｒｕ比は、約１．１程度と高くなった。堆積速度はターゲット電力とほぼ比例する傾向を示す。スパッタガスをＡｒからＡｒ＋Ｏ2に変更すると、堆積速度は約半分に減少する。また、スパッタガスをＡｒ＋Ｏ2とすると、スパッタリングしたＳＲＯ層の密度が減少した。
【００３１】
図５（Ｃ）は、Ｐｂを添加して、密度を向上させたＳｒ0.95Ｐｂ0.1ＲｕＯx組成のＳＰＲターゲットを用いた時の結果を示す。Ｐｂの添加量は、約２ａｔ％である。堆積速度は、ＳＲＯターゲット、Ｓ＋ＲＯターゲットと較べ同等以上であった。ターゲットに添加したＰｂは、堆積層中ではその濃度が減少している。ＳＲＯにＰｂを添加すると、ターゲット密度を向上し、かつ添加したＰｂの影響を低減した堆積層を得ることができる。
【００３２】
さらに、３００℃に加熱することにより、堆積層中のＰｂ濃度は明瞭に減少している。加熱により、添加物の影響を更に低減できる。スパッタしたＳＲＯ層内のＰｂ濃度を減少させるためには、２００℃以上に加熱することが好ましいであろう。
【００３３】
Ｓｒ／Ｒｕ比は、室温の基板にスパッタした時には、ほぼターゲット組成に対応する値であるが、３００℃に加熱すると、Ｓｒ／Ｒｕ比は上昇することが分かる。スパッタ条件を選択することにより、ほぼ化学量論的Ｓｒ／Ｒｕ比を得ることが可能であろう。
【００３４】
ＳＰＲターゲットは密度を向上することができるため、ターゲット寿命を延長することができるであろう。Ｂｉ，Ｃｕを添加した場合もターゲット密度を向上することができる。
【００３５】
上述の予備検討により、ＳＲＯターゲットしてＰｂを添加し、密度を向上させたセラミクスターゲットを用いると、ターゲット寿命を延長し、かつ高品質のＳＲＯ層を成膜できることが分かる。
【００３６】
図１（Ａ）〜（Ｃ）は、本発明の実施例による強誘電体キャパシタの製造方法を説明するための概略断面図およびスパッタ装置の概略平面図である。
【００３７】
図１（Ａ）に示すように、Ｓｉ基板１１の表面に厚さ約３００ｎｍの熱酸化膜１２を形成し、下地基板１０を作成する。この下地基板１０上に、強誘電体キャパシタＦｅＣａｐを形成する。強誘電体キャパシタの下部電極２０、上部電極４０はスパッタリングを利用して作成する。
【００３８】
図１（Ｂ）に示すように、スパッタリング装置はロードロック室５１の周囲に３つのスパッタ室５２、５３、５４を有する。３つのスパッタ室５２、５３、５４には、ターゲットとしてＩｒターゲット、Ｐｔターゲット、ＳＲＯターゲットを備える。
【００３９】
図１（Ｃ）は、各スパッタ室の構成を概略的に示す。反応室６１の中に対向電極６２、６３が配置され、上部電極６２の下面上にスパッタリングターゲット６７が固定される。下部電極６３の上には下地基板６８が載置される。下部電極６３、上部電極６２間に直流電源６４から直流電圧が印加される。なお、対向電極６２、６３間に交流電源６９からＲＦ電力を供給することもできる。
【００４０】
室温の下地基板１０の上に、先ず厚さ約５０ｎｍのＩｒＯx層２１を、Ａｒ＋Ｏ2混合ガスを用いたリアクティブスパッタリングで、堆積する。ＩｒＯx層成膜後、Ｏ2ガスフロー中で下地基板を４００℃に加熱し、アニール処理する。
【００４１】
次に、厚さ約１５０ｎｍのＰｔ膜２２を、Ａｒガスを用い、スパッタ電力１ｋＷでＰｔターゲットからスパッタする。ＩｒＯx層２１とＰｔ層２２との積層により、下部電極２０が形成される。
【００４２】
次に、関東化学株式会社より入手可能なＰＬＣＳＺＴ（１１０／２／５／２／４５／５５）化学溶液堆積（ＣＳＤ）溶液を用い、Ｐｔ層２２上にＰＺＴ系高誘電体であるＰＬＣＳＺＴ層３１をスピンコートし、３５０℃で熱分解した。Ｐｔ層２２上にＰＺＴ系強誘電体層を形成すると、（１１１）配向を優先的に生じさせることができる。Ｐｔ層とＰＺＴ系強誘電体層との電気的コンタクトも良好に形成できる。
【００４３】
スピンコートと熱分解をさらに２回繰り返し、ＰＬＣＳＺＴ層３２、３３を積層し、全層厚１３５ｎｍのＰＬＣＳＺＴ強誘電体層３０を形成する。その後、形成されたＰＬＣＳＺＴ強誘電体層３０を７００℃で２分間Ｏ2ガスフロー中でアニールし、結晶化を促進した。
【００４４】
強誘電体層３０の上に、厚さ約１５ｎｍのＳＲＯ層４１を、ＳＲＯターゲットからスパッタリングして形成する。さらにその上に厚さ約７５ｎｍのＩｒＯx層４２を、基板温度３００℃でＩｒターゲットからスパッタリングして形成する。ＰＺＴ系強誘電体層上に酸化物電極を形成すると、保持電界の増加を低減することが可能である。積層構造とすることにより、ＳＲＯの欠点を補うこともできる。このようにして上部電極４０を形成する。
【００４５】
ＳＲＯ層堆積は、室温または基板を加熱して行なうことができる。加熱した基板上にＳＲＯ層をスパッタリングする場合は加熱温度は８００℃以下とすることが好ましい。室温で堆積後、基板を加熱してもよい。堆積後加熱する場合、加熱温度は５００〜８００℃に設定することが好ましい。
【００４６】
上記構成において、上部電極、下部電極は積層で形成されている。上部電極は下部電極と非対称な構成を有する。上部電極は酸化物導電体層の積層で構成されている。
【００４７】
特性を比較するため、３種類のターゲット、ＳＲＯ、Ｓ＋ＲＯ、ＳＰＲを用いて、積層酸化物電極の下側ＳＲＯ層を形成した。また、上部電極として単層の厚さ７５ｎｍのＩｒＯx層を用いたサンプルも形成した。
【００４８】
ＳＲＯ層は、Ａｒガスを用い、３５０Ｗのスパッタ電力でＤＣスパッタした。また、スパッタ条件を変え１０％Ｏ2を含むＡｒ／Ｏ2混合ガスを用い、７００Ｗのターゲット電力でＤＣスパッタした。基板温度は室温と３００℃とを用いた。
【００４９】
図２（Ａ）は、作成した強誘電体キャパシタの印加電圧に対するスイッチング分極ＱSWを単位μＣｃｍ-2で示す。電圧は１０Ｖまで走査した。図に示すように３種類のサンプルはほぼ同等のスイッチング分極特性を示し、低い飽和電圧Ｖ９０を示した。３Ｖの動作電圧で、高いＱSWを得ることができる。
【００５０】
図２（Ｂ）は、繰り返しスイッチングに対するスイッチング分極ＱSWを示す。３種類のサンプルに関し、１０9回まで劣化の少ない、良好な繰り返しスイッチング特性が得られた。
【００５１】
図３は、これらの結果を含めた実験結果をまとめて示す表である。ＳＲＯの欄は、ＳＲＯのスパッタリング条件、ＩｒＯxの欄はＩｒＯxのスパッタリング条件を示す。Ｖ９０（１０）は、１０Ｖまで印加した時の飽和電圧Ｖ９０を示す。Ｑsw（３Ｖ）は３Ｖでスイッチングした時の分極変化量Ｑswを示す。Ｌｅａｋ（５Ｖ）は、５Ｖ印加時のリーク電流Ａ／ｃｍ2（アンペア）を示す。Ｆａｔ（５Ｖ）は、＋５Ｖ、−５Ｖ交互印加時の疲労を示す。Ｑ２，Ｑ３はリテンションとインプリントを示す。ｒａｔｅは変化率を示し、カッコ内の２０は２０時間のベーキングを表わす。
【００５２】
メモリー保持機能が良好であり、リーク電流は低く、疲労も少ない。インプリントや経時劣化も少なかった。
【００５３】
図２（Ｃ）は、Ｈ2アニール前後のヒステリシス特性を示す。図にはＳＰＲターゲットを用いたサンプルのヒステリシス特性のみを示している。Ｈ2アニール前後においてヒステリシス特性はほとんど変わらず、良好な耐Ｈ2特性が得られた。ＳＰＲターゲットを用い、ＳＲＯターゲットを用いた場合とほぼ同等の電気的特性を得られることが分かる。
【００５４】
このように、ＳＰＲターゲットからスパッタしたＳＲＯ層を上部電極に用い、良好な界面を有する強誘電体キャパシタを作成することができた。また、ターゲート寿命も延長することが出来る。
【００５５】
なお、実際に作成したサンプルの上部電極４０は、第１上部電極４１としてＳＲＯ膜を用い、第２上部電極４２としてＩｒＯx膜を用いた。この積層順を逆にしても良好な特性を得ることができる。下部電極として、Ｐｔ／ＩｒＯ2の積層電極を用いたが、他の構成の下部電極を用いることもできる。
【００５６】
図４は、上述のような強誘電体キャパシタを用いて不揮発性半導体記憶装置を形成した場合の構成を概略的に示す。
【００５７】
強誘電体キャパシタの下部電極、上部電極に上方から電気的コンタクトを形成した構成例を示す。図に示すように、ｐ型Ｓｉ基板１１の表面に、酸化シリコン等の素子分離領域１２をＬＯＣＯＳまたはシャロートレンチアイソレーションにより形成する。活性領域の表面上に、ゲート絶縁膜、多結晶シリコン層、シリサイド層の積層から形成された絶縁ゲート電極Ｇを作成する。ゲート電極Ｇの側壁上にはサイドウオールスペーサ１３が酸化シリコン等により形成される。ゲート電極両側には、ｎ型のソース／ドレイン領域Ｓ／Ｄが形成される。
【００５８】
作成されたトランジスタを覆って、ＳｉＯＮ層１４が形成される。ＳｉＯＮ層１４は、強誘電体キャパシタ製造プロセスにおける酸化性雰囲気などに対し、その下方を保護する。保護層１４の上に、酸化シリコン層１５が形成され、その表面が平坦化される。
【００５９】
酸化シリコン層１５表面上に、上述のような構成を有する下部電極２０、強誘電体層３０、上部電極４０で形成された強誘電体キャパシタが形成され、その表面が水素遮蔽能を有するＡｌ2Ｏ3層等の遮蔽層４１で被覆される。Ａｌ2Ｏ3膜４１を覆って、酸化シリコン層４２が形成され、その表面が平坦化される。
【００６０】
酸化シリコン層４２の表面から、シリコン基板、下部電極に達する開口が形成され、ブランケットＷ層堆積、化学機械研磨（ＣＭＰ）によりＷプラグ２５が形成される。Ｗ層堆積前にＴｉＮ，ＴａＮ等のバリア層を堆積することが好ましい。
【００６１】
さらに、上部電極を露出する開口を形成した後、Ａｌ配線層２６が形成され、パターニングされて配線２６が形成される。Ａｌ配線２６を覆って酸化シリコン層３５が形成され、その表面が平坦化される。酸化シリコン層３５に接続孔を形成し、Ｗを埋め込んだＷプラグ２７が形成される。酸化シリコン層３５の表面にＡｌ層が形成され、パターニングされて配線２８が形成される。
【００６２】
さらに、酸化シリコン層３６、Ｗプラグ２９、配線３９が形成され、その表面上にパッド酸化シリコン層４４、パッド窒化シリコン層４５が堆積される。窒化シリコン層４５の上にさらにポリイミド絶縁層４７が形成される。このようにして、多層配線を有する不揮発性半導体記憶装置が形成される。
【００６３】
図４（Ｂ）は、強誘電体キャパシタの下部電極に対するコンタクトを下方に形成した構成例を示す。なお、図４（Ａ）の構成と同様の部分には同一符号を付し、説明を簡略化する。
【００６４】
Ｓｉ基板にＭＯＳトランジスタ構造を形成し、その表面を覆って酸化シリコン層１５を形成した後、その上に酸素遮蔽能を有する窒化シリコン等の保護層１４を形成する。窒化シリコンの保護層１４、酸化シリコン層１５を貫通するコンタクト孔をキャパシタ形成領域に形成した後、例えばＴｉＮ、Ｗの積層によりプラグ２４が形成される。このプラグ上に、下部電極２０、強誘電体層３０、上部電極４０を有する強誘電体キャパシタが形成される。強誘電体キャパシタを覆って酸化シリコン層４２が形成され、その表面が平坦化される。酸化シリコン層４２から上部電極４０およびソース／ドレイン領域Ｓ／Ｄに達する接続孔が形成され、上述同様の構成を有するＴｉＮ／Ｗプラグ２５が形成される。さらにその表面にＡｌ配線２６が形成され、酸化シリコン層３５で覆われる。
【００６５】
以上、実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。積層上部電極の一方としてＳＲＯ層を用いる場合を説明したが、ＣａＲｕＯ3およびＬａＲｕＯ3は、ＳｒＲｕＯ3同様のペロブスカイト型結晶構造を有するＲｕ酸化物である。従って、ＣａＲｕＯx層およびＬａＲｕＯx層を用いても、ＳｒＲｕＯx層同様の効果が期待できる。さらに、ＬａＮｉＯ3または（Ｌａ、Ｓｒ）ＣＯ3、もペロブスカイト型結晶構造を有する酸化物であり、同様の効果が期待できる。
【００６６】
強誘電体層として、ＰＺＴ系強誘電体層を用いる場合を説明したが、他の強誘電体層、特にＢｉＬａＴｉＯx層、（Ｂｉ，Ｓｒ）ＴｉＯx層を用いても同様の効果が期待できる。
【００６７】
下部電極も、上述の構成に限らない。公知の種々の構成を採用することができる。但し、下部電極と上部電極とは非対称な構成とすることが好ましい。基板として半導体基板以外を用いることもできる。
【００６８】
その他、種々の変更、改良、組み合わせ等が可能なことは、当業者に自明であろう。
【００６９】
以下、本発明の特徴を付記する。
【００７０】
（付記１） 絶縁性表面を有する下地基板と、
前記絶縁性表面上に形成された下部電極と、
前記下部電極上に形成された酸化物強誘電体層と、
前記酸化物強誘電体層上面に接して形成された第１酸化物上部電極と、
前記第一酸化物上部電極上に形成された第２酸化物上部電極と、
を有し、前記第１および第２酸化物上部電極の一方が０．１ａｔ％以上の添加物を含むＳＲＯ、他方がＩｒＯxを含んで形成されている強誘電体キャパシタ。
【００７１】
（付記２） 前記ＳＲＯがＳｒとＲｕに関し、化学量論的組成からずれた組成を有する付記１記載の強誘電体キャパシタ。
【００７２】
（付記３） 前記添加物が、Ｐｂ、Ｂｉ、Ｃｕのうちの少なくとも１種を含む付記１又は２記載の強誘電体キャパシタ。
【００７３】
（付記４） 前記酸化物強誘電体層がペロブスカイト構造を有するＰＺＴ系強誘電体で形成され、前記一方の酸化物上部電極がペロブスカイト構造を有し、前記他方の酸化物上部電極が正方構造を有する付記１〜３のいずれか１項に記載の強誘電体キャパシタ。
【００７４】
（付記５） 前記酸化物強誘電体層が、ＰＺＴ系強誘電体、ＢｉＬａＴｉＯx、（Ｂａ，Ｓｒ）ＴｉＯxから選ばれた少なくとも１種で形成されている付記１〜４のいずれか１項記載の強誘電体キャパシタ。
【００７５】
（付記６） 絶縁性表面を有する下地基板と、
前記絶縁性表面上に形成された下部電極と、
前記下部電極上に形成された酸化物強誘電体層と、
前記酸化物強誘電体層上面に接して形成された第１酸化物上部電極と、
前記第一酸化物上部電極上に形成された第２酸化物上部電極と、
を有し、前記第１および第２酸化物上部電極の一方が０．１ａｔ％以上の添加物を含むＣａＲｕＯxまたはＬａＲｕＯx、他方がＩｒＯxを含んで形成されている強誘電体キャパシタ。
【００７６】
（付記７） 絶縁性表面を有する下地基板と、
前記絶縁性表面上に形成された下部電極と、
前記下部電極上に形成された酸化物強誘電体層と、
前記酸化物強誘電体層上面に接して形成された第１酸化物上部電極と、
前記第一酸化物上部電極上に形成された第２酸化物上部電極と、
を有し、前記第１および第２酸化物上部電極の一方が０．１ａｔ％以上の添加物を含むＬａＮｉＯxまたは（Ｌａ、Ｓｒ）ＣＯx、他方がＩｒＯxを含んで形成されている強誘電体キャパシタ。
【００７７】
（付記８） （ａ）絶縁性表面を有する下地基板上に下部電極を形成する工程と、
（ｂ）前記下部電極上に酸化物強誘電体層を形成する工程と、
（ｃ）前記酸化物強誘電体層上に、スパッタリングで第１および第２酸化物上部電極を積層する工程であって、前記第１および第２酸化物上部電極の一方を０．１ａｔ％以上添加物を含ませて密度を増加させたＳＲＯセラミクスを含むターゲットを用いてスパッタリングし、他方をＩｒを含むターゲットを用いてスパッタリングする工程と、
を含む強誘電体キャパシタの製造方法。
【００７８】
（付記９） 前記工程（ｂ）が、化学気相堆積または化学溶液堆積により酸化物強誘電体層を堆積する付記８記載の強誘電体キャパシタの製造方法。
【００７９】
（付記１０） 前記工程（ｂ）が、スパッタリング、化学気相堆積、化学溶液堆積のうち少なくとも１種により酸化物強誘電体層を堆積する付記８記載の強誘電体キャパシタの製造方法。
【００８０】
（付記１１） 前記工程（ｃ）が、下地基板を加熱して行なわれる付記８〜１０のいずれか１項に記載の強誘電体キャパシタの製造方法。
【００８１】
（付記１２） 前記加熱が８００℃以下の温度である付記１１記載の誘電体キャパシタの製造方法。
【００８２】
（付記１３） 前記工程（ｃ）が、前記一方の酸化物上部電極をスパッタリングした後、５００℃〜８００℃の温度でアニールすることを含む付記８〜１０のいずれか１項に記載の強誘電体キャパシタの製造方法。
【００８３】
（付記１４） 前記下地基板が、半導体素子を形成した半導体基板である付記８〜１３のいずれか１項に記載の強誘電体キャパシタの製造方法。
【００８４】
（付記１５） 半導体素子を形成し、表面に絶縁膜を有する半導体基板と、
前記絶縁膜上に形成された下部電極と、
前記下部電極上に形成された酸化物強誘電体層と、
前記酸化物強誘電体層上面に接して形成された第１酸化物上部電極と、
前記第一酸化物上部電極上に形成された第２酸化物上部電極と、
を有し、前記第１および第２酸化物上部電極の一方が０．１ａｔ％以上の添加物を含むＳＲＯ、他方がＩｒＯxを含んで形成されている不揮発性半導体記憶装置。
【００８５】
（付記１６） 前記ＳＲＯがＳｒとＲｕに関し、化学量論的組成からずれた組成を有する付記１５記載の不揮発性半導体記憶装置。
【００８６】
（付記１７） 前記添加物が、Ｐｂ、Ｂｉ、Ｃｕのうちの少なくとも１種を含む付記１５または１６記載の不揮発性半導体記憶装置。
【００８７】
（付記１８） 前記酸化物強誘電体層がペロブスカイト構造を有するＰＺＴ系強誘電体で形成され、前記一方の酸化物上部電極がペロブスカイト構造を有し、
前記他方の酸化物上部電極が正方構造を有する付記１５〜１７のいずれか１項に記載の不揮発性半導体記憶装置。
【００８８】
（付記１９） 半導体素子を形成し、表面に絶縁膜を有する半導体基板と、
前記絶縁膜上に形成された下部電極と、
前記下部電極上に形成された酸化物強誘電体層と、
前記酸化物強誘電体層上面に接して形成された第１酸化物上部電極と、
前記第一酸化物上部電極上に形成された第２酸化物上部電極と、
を有し、前記第１および第２酸化物上部電極の一方が０．１ａｔ％以上の添加物を含むＣａＲｕＯxまたはＬａＲｕＯx、他方がＩｒＯxを含んで形成されている不揮発性半導体記憶装置。
【００８９】
（付記２０） 半導体素子を形成し、表面に絶縁膜を有する半導体基板と、
前記絶縁膜上に形成された下部電極と、
前記下部電極上に形成された酸化物強誘電体層と、
前記酸化物強誘電体層上面に接して形成された第１酸化物上部電極と、
前記第一酸化物上部電極上に形成された第２酸化物上部電極と、
を有し、前記第１および第２酸化物上部電極の一方が０．１ａｔ％以上の添加物を含むＬａＮｉＯxまたは（Ｌａ、Ｓｒ）ＣＯx、他方がＩｒＯxを含んで形成されている不揮発性半導体記憶装置。
【００９０】
【発明の効果】
特性の優れた不揮発性半導体記憶装置が、効率的に製造できる。ＳＲＯ層をスパッタリングするためのターゲットの寿命を長くすることができる。強誘電体キャパシタの製造原価を低減することができる。
【図面の簡単な説明】
【図１】 本発明の実施例による強誘電体キャパシタ製造方法を説明するための概略断面図、概略平面図である。
【図２】 作成した強誘電体キャパシタの特性を示すグラフである。
【図３】 作成した強誘電体キャパシタの特性を示す表である。
【図４】 強誘電体キャパシタを有する不揮発性半導体記憶装置の構成を示す断面図である。
【図５】 予備実験の結果を示す表である。
【符号の説明】
１１ Ｓｉ基板
１２ 酸化シリコン層
２１ 第１下部電極
２２ 第２下部電極
３０ 強誘電体層
３１、３２、３３ 単位強誘電体層
４０ 上部電極
４１ 第１上部電極
４２ 第２上部電極
５１ ロードロックチャンバ
５２、５３、５４ スパッタリング室
６１ 反応室
６２、６３ 対向電極
６４ 直流電源
６７ スパッタリングターゲット
６８ 下地基板
６９ 交流電源
Claims (7)
- （ａ）絶縁性表面を有する下地基板上に下部電極を形成する工程と、
（ｂ）前記下部電極上にペロブスカイト構造を有する酸化物強誘電体層を形成する工程と、
（ｃ）前記酸化物強誘電体層上に、ＳＲＯからなる第１酸化物上部電極及びＩｒＯ ｘ からなる第２酸化物上部電極を順次積層する工程であって、前記第１酸化物上部電極をＰｂ，Ｂｉ，Ｃｕのうちの少なくとも１種を０．１ａｔ％以上５ａｔ % 以下含ませて密度を増加させたＳＲＯセラミクスを含むターゲットを用いてスパッタリングし、前記第２酸化物上部電極をＩｒを含むターゲットを用いてスパッタリングする工程と、
を含む強誘電体キャパシタの製造方法。 - 前記工程（ｂ）が、化学気相堆積または化学溶液堆積により前記酸化物強誘電体層を堆積する請求項１記載の強誘電体キャパシタの製造方法。
- 前記工程（ｃ）が、前記下地基板を加熱して行なわれる請求項１または２記載の強誘電体キャパシタの製造方法。
- 前記工程（ｃ）が、前記第１酸化物上部電極をスパッタリングした後、５００℃〜８００℃の温度でアニールすることを含む請求項１または２記載の強誘電体キャパシタの製造方法。
- 前記下地基板が、半導体素子を形成した半導体基板である請求項１〜４のいずれか１項に記載の強誘電体キャパシタの製造方法。
- Ｐｂ，Ｂｉ，Ｃｕのうちの少なくとも１種からなる添加物を０．１ａｔ％以上５ａｔ % 以下含ませたＳＲＯを含むターゲット。
- 前記添加物は０．１ａｔ％以上２ａｔ％以下である請求項６記載のターゲット。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001369854A JP4011334B2 (ja) | 2001-12-04 | 2001-12-04 | 強誘電体キャパシタの製造方法およびターゲット |
| US10/123,225 US6649954B2 (en) | 2001-12-04 | 2002-04-17 | Ferroelectric capacitor having upper electrode lamination |
| EP02008262A EP1318548A3 (en) | 2001-12-04 | 2002-04-19 | Ferroelectric capacitor having upper electrode lamination and manufacure thereof |
| KR1020020076134A KR100856661B1 (ko) | 2001-12-04 | 2002-12-03 | 강유전체 캐패시터 및 그 제조 방법 |
| US10/631,820 US6890769B2 (en) | 2001-12-04 | 2003-08-01 | Ferroelectric capacitor having upper electrode lamination and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001369854A JP4011334B2 (ja) | 2001-12-04 | 2001-12-04 | 強誘電体キャパシタの製造方法およびターゲット |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003174146A JP2003174146A (ja) | 2003-06-20 |
| JP4011334B2 true JP4011334B2 (ja) | 2007-11-21 |
Family
ID=19179174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001369854A Expired - Fee Related JP4011334B2 (ja) | 2001-12-04 | 2001-12-04 | 強誘電体キャパシタの製造方法およびターゲット |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6649954B2 (ja) |
| EP (1) | EP1318548A3 (ja) |
| JP (1) | JP4011334B2 (ja) |
| KR (1) | KR100856661B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8733906B2 (en) | 2011-09-16 | 2014-05-27 | Ricoh Company, Ltd. | Electromechanical conversion element, liquid drop ejection head, liquid drop ejection device, and image forming apparatus |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6048738A (en) * | 1997-03-07 | 2000-04-11 | Sharp Laboratories Of America, Inc. | Method of making ferroelectric memory cell for VLSI RAM array |
| US6818469B2 (en) * | 2002-05-27 | 2004-11-16 | Nec Corporation | Thin film capacitor, method for manufacturing the same and printed circuit board incorporating the same |
| JP2004079675A (ja) * | 2002-08-13 | 2004-03-11 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US20040145002A1 (en) * | 2002-11-13 | 2004-07-29 | Chin-Lin Liu | Method of fabricating a ferroelectric capacitor and a ferroelectric capacitor produced by the method |
| US6927074B2 (en) * | 2003-05-21 | 2005-08-09 | Sharp Laboratories Of America, Inc. | Asymmetric memory cell |
| US6839220B1 (en) * | 2003-07-18 | 2005-01-04 | Infineon Technologies Ag | Multi-layer barrier allowing recovery anneal for ferroelectric capacitors |
| US20050019960A1 (en) * | 2003-07-25 | 2005-01-27 | Moon-Sook Lee | Method and apparatus for forming a ferroelectric layer |
| JP2005183842A (ja) * | 2003-12-22 | 2005-07-07 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP4095582B2 (ja) | 2004-06-10 | 2008-06-04 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US20060037704A1 (en) * | 2004-07-30 | 2006-02-23 | Tokyo Electron Limited | Plasma Processing apparatus and method |
| JP2006073648A (ja) * | 2004-08-31 | 2006-03-16 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| KR100718267B1 (ko) * | 2005-03-23 | 2007-05-14 | 삼성전자주식회사 | 강유전체 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법 |
| JP2006278942A (ja) * | 2005-03-30 | 2006-10-12 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2006302975A (ja) * | 2005-04-15 | 2006-11-02 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2006302976A (ja) | 2005-04-15 | 2006-11-02 | Toshiba Corp | 半導体装置及びその製造方法 |
| US20060287672A1 (en) * | 2005-06-15 | 2006-12-21 | Western Clinical Engineering Ltd. | Tourniquet cuff with improved pneumatic passageway |
| KR100729231B1 (ko) * | 2005-08-03 | 2007-06-15 | 삼성전자주식회사 | 강유전체 구조물, 강유전체 구조물의 형성 방법, 강유전체구조물을 구비하는 반도체 장치 및 그 제조 방법 |
| KR101100427B1 (ko) * | 2005-08-24 | 2011-12-30 | 삼성전자주식회사 | 이온 전도층을 포함하는 불휘발성 반도체 메모리 장치와 그제조 및 동작 방법 |
| JP2007088147A (ja) * | 2005-09-21 | 2007-04-05 | Toshiba Corp | 半導体装置およびその製造方法 |
| KR100703027B1 (ko) | 2005-09-26 | 2007-04-06 | 삼성전자주식회사 | 리세스 게이트 형성 방법 |
| KR100659148B1 (ko) * | 2005-10-05 | 2006-12-19 | 삼성전자주식회사 | 플라스마 도핑 방법 및 이를 수행하기 위한 플라스마 도핑장치 |
| CN101326634B (zh) * | 2005-12-08 | 2011-06-01 | 富士通半导体股份有限公司 | 半导体器件 |
| JP5098647B2 (ja) | 2005-12-27 | 2012-12-12 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
| JP2007184442A (ja) * | 2006-01-10 | 2007-07-19 | Matsushita Electric Ind Co Ltd | 強誘電体キャパシタ |
| JP4553143B2 (ja) * | 2006-02-24 | 2010-09-29 | セイコーエプソン株式会社 | 圧電アクチュエータの製造方法、インクジェット式記録ヘッド |
| JP4596167B2 (ja) * | 2006-02-24 | 2010-12-08 | セイコーエプソン株式会社 | キャパシタの製造方法 |
| US8138445B2 (en) | 2006-03-30 | 2012-03-20 | Tokyo Electron Limited | Plasma processing apparatus and plasma processing method |
| JP4827653B2 (ja) | 2006-08-10 | 2011-11-30 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
| WO2008120286A1 (ja) * | 2007-02-27 | 2008-10-09 | Fujitsu Microelectronics Limited | 半導体記憶装置、半導体記憶装置の製造方法、およびパッケージ樹脂形成方法 |
| US20080204970A1 (en) * | 2007-02-28 | 2008-08-28 | Uchicago Argonne, Llc | Transparent oxide capacitor structures |
| US7592273B2 (en) * | 2007-04-19 | 2009-09-22 | Freescale Semiconductor, Inc. | Semiconductor device with hydrogen barrier and method therefor |
| US7812425B2 (en) * | 2007-10-05 | 2010-10-12 | Kabushiki Kaisha Toshiba | Semiconductor device with lower capacitor electrode that includes islands of conductive oxide films arranged on a noble metal film |
| KR101106264B1 (ko) * | 2009-07-16 | 2012-01-18 | 전함석 | 스케이트 |
| JP2012009774A (ja) * | 2010-06-28 | 2012-01-12 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
| JP2014520404A (ja) * | 2011-06-20 | 2014-08-21 | アドバンスド テクノロジー マテリアルズ，インコーポレイテッド | 高誘電率ペロブスカイト材料ならびにその作製および使用方法 |
| US9012966B2 (en) * | 2012-11-21 | 2015-04-21 | Qualcomm Incorporated | Capacitor using middle of line (MOL) conductive layers |
| CN104419895B (zh) * | 2013-09-09 | 2016-11-16 | 中国科学院上海硅酸盐研究所 | 低温下制备具有高度(001)择优取向的钌酸锶薄膜的方法 |
| KR20160006028A (ko) * | 2014-07-08 | 2016-01-18 | 삼성전자주식회사 | 저항 변화 메모리 장치 |
| US11758737B2 (en) * | 2020-05-28 | 2023-09-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Ferroelectric memory device and method of forming the same |
| US11665909B2 (en) | 2020-07-23 | 2023-05-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | FeRAM with laminated ferroelectric film and method forming same |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03171110A (ja) | 1989-11-30 | 1991-07-24 | Minolta Camera Co Ltd | レーザビーム走査光学装置 |
| JPH0563205A (ja) * | 1991-09-03 | 1993-03-12 | Sharp Corp | 半導体装置 |
| JP3171110B2 (ja) | 1996-06-19 | 2001-05-28 | ソニー株式会社 | 強誘電体キャパシタ構造の製造方法 |
| JPH1114541A (ja) * | 1997-06-24 | 1999-01-22 | Kobe Steel Ltd | Ｃｒ濃度計 |
| JPH11195768A (ja) * | 1997-10-22 | 1999-07-21 | Fujitsu Ltd | ペロブスカイト型酸化物膜を含む電子装置とその製造方法及び強誘電体キャパシタ |
| JP3468706B2 (ja) | 1998-09-17 | 2003-11-17 | 富士通株式会社 | 半導体装置およびその製造方法 |
| JP3249496B2 (ja) * | 1998-11-10 | 2002-01-21 | 株式会社東芝 | 半導体装置及び半導体装置の製造方法 |
| JP3745553B2 (ja) | 1999-03-04 | 2006-02-15 | 富士通株式会社 | 強誘電体キャパシタ、半導体装置の製造方法 |
| JP2000349246A (ja) | 1999-06-04 | 2000-12-15 | Hitachi Ltd | 誘電体素子 |
| JP4416230B2 (ja) | 1999-11-12 | 2010-02-17 | 富士通株式会社 | 電子装置の製造方法 |
| JP2001144264A (ja) | 1999-11-12 | 2001-05-25 | Fujitsu Ltd | 導電性酸化物電極を用いた誘電体薄膜キャパシタ |
| JP2001196547A (ja) * | 2000-01-12 | 2001-07-19 | Fujitsu Ltd | 半導体装置 |
| US20020117700A1 (en) * | 2001-02-28 | 2002-08-29 | Glex Fox | Amorphous iridium oxide barrier layer and electrodes in ferroelectric capacitors |
-
2001
- 2001-12-04 JP JP2001369854A patent/JP4011334B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-17 US US10/123,225 patent/US6649954B2/en not_active Expired - Fee Related
- 2002-04-19 EP EP02008262A patent/EP1318548A3/en not_active Withdrawn
- 2002-12-03 KR KR1020020076134A patent/KR100856661B1/ko not_active IP Right Cessation
-
2003
- 2003-08-01 US US10/631,820 patent/US6890769B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8733906B2 (en) | 2011-09-16 | 2014-05-27 | Ricoh Company, Ltd. | Electromechanical conversion element, liquid drop ejection head, liquid drop ejection device, and image forming apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040023417A1 (en) | 2004-02-05 |
| KR100856661B1 (ko) | 2008-09-04 |
| US6890769B2 (en) | 2005-05-10 |
| US20030102500A1 (en) | 2003-06-05 |
| KR20030045631A (ko) | 2003-06-11 |
| EP1318548A2 (en) | 2003-06-11 |
| EP1318548A3 (en) | 2005-05-11 |
| US6649954B2 (en) | 2003-11-18 |
| JP2003174146A (ja) | 2003-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4011334B2 (ja) | 強誘電体キャパシタの製造方法およびターゲット | |
| JP5845866B2 (ja) | 半導体装置の製造方法 | |
| KR100729231B1 (ko) | 강유전체 구조물, 강유전체 구조물의 형성 방법, 강유전체구조물을 구비하는 반도체 장치 및 그 제조 방법 | |
| US7605007B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP4884104B2 (ja) | キャパシタを含む半導体装置及びその製造方法 | |
| JP4946287B2 (ja) | 半導体装置及びその製造方法 | |
| JP5672832B2 (ja) | 半導体装置とその製造方法 | |
| JP2008078390A (ja) | 半導体装置およびその製造方法 | |
| KR20060102377A (ko) | 강유전체 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법 | |
| US6392265B2 (en) | Semiconductor device | |
| US20070228431A1 (en) | Semiconductor device and its manufacturing method | |
| JP2007281022A (ja) | 半導体装置及びその製造方法 | |
| KR101084408B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP4845624B2 (ja) | 半導体装置とその製造方法 | |
| JP4109304B2 (ja) | 半導体装置およびその製造方法 | |
| JP5994466B2 (ja) | 半導体装置とその製造方法 | |
| JP2001298162A (ja) | 不揮発性半導体記憶装置 | |
| JP4805775B2 (ja) | イリジウム酸化膜の製造方法、電極の製造方法、誘電体キャパシタの製造方法、及び半導体装置の製造方法 | |
| JP5007723B2 (ja) | キャパシタを含む半導体装置及びその製造方法 | |
| JP2018010934A (ja) | 半導体装置及びその製造方法 | |
| JP5401779B2 (ja) | 半導体装置の製造方法 | |
| JP2009158538A (ja) | 半導体装置およびその製造方法 | |
| KR20080019980A (ko) | 강유전체 커패시터를 포함하는 반도체 장치의 제조 방법 | |
| KR20060131914A (ko) | 반도체 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040524 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050316 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070808 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070904 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070905 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |