JP2007158344A - 金属層−絶縁層−金属層構造を備えるストレージノード、及び、そのストレージノードを備える不揮発性メモリ素子及びその動作方法 - Google Patents
金属層−絶縁層−金属層構造を備えるストレージノード、及び、そのストレージノードを備える不揮発性メモリ素子及びその動作方法 Download PDFInfo
- Publication number
- JP2007158344A JP2007158344A JP2006327338A JP2006327338A JP2007158344A JP 2007158344 A JP2007158344 A JP 2007158344A JP 2006327338 A JP2006327338 A JP 2006327338A JP 2006327338 A JP2006327338 A JP 2006327338A JP 2007158344 A JP2007158344 A JP 2007158344A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- storage node
- nanostructure
- fullerene
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 79
- 239000002184 metal Substances 0.000 title claims abstract description 79
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000002086 nanomaterial Substances 0.000 claims abstract description 35
- XMWRBQBLMFGWIX-UHFFFAOYSA-N C60 fullerene Chemical compound C12=C3C(C4=C56)=C7C8=C5C5=C9C%10=C6C6=C4C1=C1C4=C6C6=C%10C%10=C9C9=C%11C5=C8C5=C8C7=C3C3=C7C2=C1C1=C2C4=C6C4=C%10C6=C9C9=C%11C5=C5C8=C3C3=C7C1=C1C2=C4C6=C2C9=C5C3=C12 XMWRBQBLMFGWIX-UHFFFAOYSA-N 0.000 claims description 50
- 229910003472 fullerene Inorganic materials 0.000 claims description 50
- 239000002717 carbon nanostructure Substances 0.000 claims description 18
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 9
- 239000010931 gold Substances 0.000 claims description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 6
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 239000010955 niobium Substances 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910017052 cobalt Inorganic materials 0.000 claims description 4
- 239000010941 cobalt Substances 0.000 claims description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052758 niobium Inorganic materials 0.000 claims description 4
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 184
- 239000012535 impurity Substances 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 13
- 230000008569 process Effects 0.000 description 11
- 239000000758 substrate Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000002134 carbon nanofiber Substances 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/10—Resistive cells; Technology aspects
- G11C2213/15—Current-voltage curve
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/32—Material having simple binary metal oxide structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/34—Material includes an oxide or a nitride
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/35—Material including carbon, e.g. graphite, grapheme
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】金属層−絶縁層−金属層構造を備えるストレージノード、及び、そのストレージノードを備える不揮発性メモリ素子及びその動作方法を提供する。
【解決手段】本発明のストレージノードは、順次に積層された第１金属層、第１絶縁層及び第２金属層を備え、さらにナノ構造層を備える。また、本発明のメモリ素子は、スイッチング素子と、前記スイッチング素子に連結された上記に記載のストレージノードを含む。さらに、本発明の動作方法は、スイッチング素子とこれに連結されたストレージノードを備えるメモリ素子において、前記ストレージノードは順次に積層された第１金属層、第１絶縁層及び第２金属層を備え、さらにナノ構造層を備えるメモリ素子の動作方法において、前記スイッチング素子のチャンネルをオン（ＯＮ）状態に維持する段階と、前記ストレージノードに電圧を印加する段階と、を含む。
【選択図】図１
【解決手段】本発明のストレージノードは、順次に積層された第１金属層、第１絶縁層及び第２金属層を備え、さらにナノ構造層を備える。また、本発明のメモリ素子は、スイッチング素子と、前記スイッチング素子に連結された上記に記載のストレージノードを含む。さらに、本発明の動作方法は、スイッチング素子とこれに連結されたストレージノードを備えるメモリ素子において、前記ストレージノードは順次に積層された第１金属層、第１絶縁層及び第２金属層を備え、さらにナノ構造層を備えるメモリ素子の動作方法において、前記スイッチング素子のチャンネルをオン（ＯＮ）状態に維持する段階と、前記ストレージノードに電圧を印加する段階と、を含む。
【選択図】図１
Description
本発明は、半導体メモリ素子とその動作方法に係り、さらに詳細には、金属−絶縁体−金属構造のストレージノードを備える不揮発性メモリ素子及びその動作方法に関する。
半導体素子の製造工程技術の発展につれて、回路線間幅はミクロン単位からナノ単位に狭くなっている。回路線間幅が狭くなるということは、すなわち、半導体素子の集積度の向上と直結される。
回路線間幅がミクロン単位である時、メモリ素子のストレージノードは、金属層−絶縁層−シリコン層（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｉｌｉｃｏｎ、以下、ＭＩＳ）構造を有する。しかし、回路線間幅がナノ単位で狭くなる場合、すなわち、製造工程にナノ工程が適用される場合、メモリ素子のストレージノードがＭＩＳ構造を有するのに難点がある。その理由は、ナノ工程でメモリ素子のストレージノードをＭＩＳ構造で形成する場合、ＭＩＳ構造のシリコン層が倒れてメモリ素子が正しく動作できなくなる。
これにより、ナノ工程が適用された製造工程でメモリ素子のストレージノードは金属層−絶縁層−金属層（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ、以下、ＭＩＭと称する）構造で形成されている。
しかし、従来技術によるＭＩＭ構造のストレージノードを有するメモリ素子の場合、メモリ素子の抵抗偏差が広く、特に上部金属層が容易に損傷する問題点を持っている。
本発明が解決しようとする技術的課題は、前記問題点を改善するためのものであって、ＭＩＭ構造層及びナノ構造層を有するストレージノードを提供するところにある。
本発明が解決しようとする技術的課題は、前記問題点を改善するためのものであって、ＭＩＭ構造での上部金属層の損傷を防止しうる不揮発性メモリ素子を提供するところにある。
本発明が解決しようとする他の技術的課題は、このような不揮発性メモリ素子の動作方法を提供するところにある。
前記技術的課題を達成するために本発明は、順次に積層された第１金属層、第１絶縁層及び第２金属層を備え、さらにナノ構造層を備えることを特徴とするストレージノードを提供する。
前記ナノ構造層は、前記第２金属層上に、あるいは、前記第１絶縁層と前記第２金属層との間に形成されうる。
前記第２金属層上に、及び、前記第１絶縁層と前記第２金属層との間に各々ナノ構造層を具備しうる。この際、前記２つのナノ構造層のうちいずれか１つはフラーレン層であり、残りは非フラーレン層であり得る。
前記第２金属層上に順次に積層された第２絶縁層と第３金属層がさらに備えられる。この際、前記ナノ構造層は、前記第３金属層上に、または、前記第２金属層と前記第２絶縁層との間に備えられる。
前記第３金属層上に、及び、前記第２金属層と前記第２絶縁層との間に各々ナノ構造層を具備しうる。この際、前記２つのナノ構造層のうちいずれか１つはフラーレン層であり、残りは非フラーレン層であり得る。
前記ナノ構造層は、炭素ナノ構造層であり得る。前記炭素ナノ構造層は、フラーレン層であり得る。
前記第１絶縁層は、アルミニウム酸化物層、ＮｉＯ層、ＺｒＯ２層、ＺｎＯ層及びＴｉＯ２層からなる群のうち選択されたいずれか１つであり得る。
前記第１及び第２金属層のうち少なくともいずれか１つは金層、銅層、アルミニウム層、ニオブ層、銀層、タングステン層、コバルト層及びニッケル層からなる群のうち選択されたいずれか１つであり得る。
前記技術的課題を達成するために本発明は、スイッチング素子と、前記スイッチング素子に連結されたストレージノードを含むことを特徴とするメモリ素子を提供する。
前記他の技術的課題を達成するために本発明は、スイッチング素子とこれに連結されたストレージノードを備えるメモリ素子において、前記ストレージノードは順次に積層された第１金属層、第１絶縁層及び第２金属層を備え、さらにナノ構造層を備えるメモリ素子の動作方法において、前記スイッチング素子のチャンネルをオン（ＯＮ）状態に維持する段階と、前記ストレージノードに電圧を印加する段階を含むことを特徴とするメモリ素子の動作方法を提供する。
前記電圧はビットデータを記録するためのセット電圧またはリセット電圧であり得る。
前記電圧印加段階は、前記ストレージノードに記録されたビットデータを読み取るための読み取り電圧を印加する段階であり得る。
前記電圧印加段階は、前記電圧を印加する前に前記ストレージノードに記録されたデータ状態を確認する段階をさらに含みうる。
前記電圧印加段階は、前記ストレージノードに記録されたビットデータを消去するための消去電圧を印加する段階であり得る。
前記読み取り電圧印加段階は、前記ストレージノードに流れる電流を測定し、前記測定された電流と基準電流と比較する段階をさらに含みうる。
前記ストレージノードは、前記第２金属層上に順次に積層された第２絶縁層と第３金属層とをさらに具備しうる。この際、前記ナノ構造層は前記第３金属層上に備えられる。
本発明によれば、メモリ素子の動作過程で上部金属層の損傷を最小化し、抵抗偏差を狭めて再現性を高めうる。
以下、本発明の実施形態による金属層−絶縁層−金属層（ＭＩＭ）構造のストレージノードを備える不揮発性メモリ素子（以下、ＭＩＭメモリ素子と称する）及びその動作方法を添付した図面を参照して詳細に説明する。その過程で図面に示された層や領域の厚さは明細書の明確性のために誇張して図示したものである。
まず、本発明の一実施形態によるＭＩＭメモリ素子について説明する。
図１を参照すれば、基板４０に導電性不純物、例えば、ｎ型不純物がドーピングされた第１及び第２不純物領域Ｓ１、Ｄ１が離隔されて存在する。基板４０は、ｐ型シリコン基板であるが、現在メモリ素子の製造に広く使われる他の基板であり得る。第１及び第２不純物領域Ｓ１、Ｄ１は、多様な形態を有することができる。例えば、第１及び第２不純物領域Ｓ１、Ｄ１は、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を有することができる。第１及び第２不純物領域Ｓ１、Ｄ１のうち１つ、例えば、第１不純物領域Ｓ１はソース領域であり、残りの領域はドレイン領域であり得る。第１及び第２不純物領域Ｓ１、Ｄ１間の基板４０上にゲート酸化膜４２とゲート４４とが順次に積層されている。基板４０と第１及び第２不純物領域Ｓ１、Ｄ１とゲート４４は、トランジスタを構成する。このようなトランジスタは、適用可能なスイッチング素子の一例に過ぎない。したがって、前記トランジスタは他のスイッチング素子、例えば、ＰＮ接合ダイオードに代替しうる。
次いで、基板４０上に前記トランジスタを覆う第１層間絶縁層４６が形成されている。第１層間絶縁層４６に第１不純物領域Ｓ１が露出される第１コンタクトホール４８が形成されている。第１コンタクトホール４８は、第１不純物領域Ｓ１の代わりに、第２不純物領域Ｄ１が露出される位置に形成されることもできる。第１コンタクトホール４８は、第１導電性プラグ５０で充填されている。第１層間絶縁層４６上に第１導電性プラグ５０の露出された部分を覆うパッド層５２が存在する。パッド層５２は、後続コンタクトマージンを十分に確保するためのものであって、導電性物質層であり得る。第１層間絶縁層４６上にパッド層５２を覆う第２層間絶縁層５４が存在する。そして、第２層間絶縁層５４にパッド層５２が露出される第２コンタクトホール５６が形成されている。第２層間絶縁層５４は、第１層間絶縁層４６と同じ絶縁層で形成されうる。第２コンタクトホール５６は、第２導電性プラグ５８で充填されている。第１及び第２導電性プラグ５８は、例えば、ドーピングされたポリシリコンプラグであり得る。第２層間絶縁層５４上に第２導電性プラグ５８の露出された部分を覆う、ＭＩＭ構造のストレージノード１００が存在する。
ストレージノード１００の第１金属層６０は、第２層間絶縁層５４上に形成されており、第２導電性プラグ５８の露出された部分を覆っている。第１金属層６０は、仕事関数（ｗｏｒｋ ｆｕｎｃｔｉｏｎ）の低い金属で形成された層が望ましい。例えば、第１金属層６０は、金（Ａｕ）で形成された層であり得る。第１金属層６０は金以外の他の金属で形成されても良いので、例えば、銅（Ｃｕ）層、アルミニウム（Ａｌ）層、ニオビウム（Ｎｂ）層、銀（Ａｇ）層、タングステン（Ｗ）層、コバルト（Ｃｏ）層、ニッケル（Ｎｉ）層などで形成しうる。ストレージノード１００の第１絶縁層６２は、このような第１金属層６０の上部面に形成されている。第１絶縁層６２は、アルミニウム酸化物層、例えば、Ａｌ２Ｏ３層であるが、アルミニウム酸化物層と他の絶縁層、例えば、ＮｉＯ層、ＺｒＯ２層、ＺｎＯ層、ＴｉＯ２層であり得る。第１絶縁層６２がアルミナ層である時、第１絶縁層６２の厚さは、５〜１０ｎｍ程度である。第１絶縁層６２のこの厚さは使われる絶縁物質によって変わりうる。ストレージノード１００で第１絶縁層６２上に第２金属層６４及び第１フラーレン層６６が順次に積層されている。第２金属層６４は、第１金属層６０と同じ金属で形成された層であり得る。第１フラーレン層６６は、炭素ナノ構造層の一例であり、したがって、第１フラーレン層６６は他の炭素ナノ構造層あるいは他のナノ構造層に代替されうる。第１フラーレン層６６は、所定のフラーレン分子６６ｃでコーティングされた層であり得る。ここで、フラーレン分子６６ｃは、Ｃ６０であり得、Ｃ６０以外のフラーレン分子ファミリー、例えば、Ｃ７０、Ｃ７２、Ｃ７４、Ｃ７６、Ｃ８２、Ｃ８４、Ｃ８６、Ｃ１１６・・・でもあり得る。
一方、ストレージノード１００で第１フラーレン層６６は、図２に示したように第１絶縁層６２と第２金属層６４との間に存在しうる。また、ストレージノード１００は、図３に示したように第１絶縁層６２と第２金属層６４との間に第１フラーレン層６６を備えつつ、第２金属層６４上にも第２フラーレン層６８を備えうる。第２フラーレン層６８は、所定のフラーレン分子６８ｃでコーティングされた層であり得る。フラーレン分子６８ｃは、第１フラーレン層６６のフラーレン分子６６ｃと同じ物であり得る。しかし、第１及び第２フラーレン層６６、６８のフラーレン分子６６ｃ、６８ｃは、相異なり得る。例えば、第１フラーレン層６６のフラーレン分子６６ｃはＣ７０である一方、第２フラーレン層６８のフラーレン分子６８ｃはＣ６０であり得る。第１及び第２フラーレン層６６のうちいずれか１つはフラーレン分子を含まない炭素ナノ構造層であり得る。
また一方で、図１のストレージノード１００は、図４に示したようなストレージノード２００に変形されうる。
具体的に、図４を参照すれば、ストレージノード２００は、図１のストレージノード１００の第２金属層６４上に順次に積層された第２絶縁層７０と第３金属層７２をさらに備える。またストレージノード２００は、第３金属層７２上に第１フラーレン層６６を備える。ストレージノード２００の第２絶縁層７０は、第１絶縁層６２と同じ絶縁物質で形成された層が望ましいが、第１絶縁層６２と異なる絶縁物質で形成された層であり得る。また、ストレージノード２００の第３金属層７２は、第１及び第２金属層６０、６４と同じ層であるか、いずれか１層と同じ層であるか、いずれとも異なる層であり得る。しかし、第１ないし第３金属層７２は、基本的に仕事関数が低いことが望ましい。
図４のストレージノード２００で第１フラーレン層６６は、図５に示したように第２金属層６４と第２絶縁層７０との間に形成され、第３金属層７２上には第２フラーレン層６８が備えられる。
前述したような図１ないし図５に示したＭＩＭメモリ素子の製造過程を簡略に説明すれば、第２層間絶縁層５４上にストレージノードを構成する物質層を順次に積層した後、積層された物質層上にストレージノード領域を限定する感光膜パターンを形成する。次いで、前記感光膜パターンをエッチングマスクとして使用して前記積層された物質層を除去する。
次いで、前記ＭＩＭメモリ素子の動作特性を図６を参照して説明する。
図６において、第１グラフＧ１は如何なるデータも記録されていない本発明のＭＩＭメモリ素子に対して初期に印加される電圧（以下、初期電圧）による電流変化を示す。そして、第２グラフＧ２は、本発明のＭＩＭメモリ素子に前記初期電圧が印加された後、本発明のＭＩＭメモリ素子に印加される電圧による電流変化を示す。
図６の第１グラフＧ１を参照すれば、前記初期電圧が正の電圧である時、前記初期電圧がスレショルド電圧、例えば、＋５Ｖ程度となるまで、本発明のＭＩＭメモリ素子は大きな抵抗状態を維持する。前記初期電圧が前記スレショルド電圧より大きい時、本発明のＭＩＭメモリ素子の電流は指数関数的に増加する。すなわち、前記初期電圧が前記スレショルド電圧より大きい時、本発明のＭＩＭメモリ素子の抵抗は急に低くなることを意味する。このような特性はダイオードの特性と類似している。
前記正の初期電圧を印加した後、本発明のＭＩＭメモリ素子に負の初期電圧を印加すれば、前記正の初期電圧の印加によって上部電極、すなわち、第２金属層６４に集まった電子は下部電極、すなわち、第１金属層６０に押し出される。これにより、前記負の初期電圧が−６Ｖになるまで、本発明のＭＩＭメモリ素子は大きな抵抗状態を維持する。しかし、前記負の初期電圧が−６Ｖより小さい時（絶対値基準では６Ｖより大きい時）、本発明のＭＩＭメモリ素子の電流は急激に増加する。すなわち、本発明のＭＩＭメモリ素子の抵抗は、前記負の初期電圧が−６Ｖより小さくなるにつれて、急に低くなる。このような特性は、ダイオードに逆バイアスを印加した時の特性と類似している。
前記したように初期電圧を印加する過程で本発明のＭＩＭメモリ素子の第１絶縁層６２と第２絶縁層７０に電流経路が形成されるところ、第１及び第２絶縁層６２、７０は伝導体の性質を有するようになる。また、第１及び第２フラーレン層６６、６８も伝導体の役割を果たす。第１及び第２フラーレン層６６、６８の伝導体の役割は、前記初期電圧を印加する過程でフラーレン分子６６、６８に電子がトラップされた結果によるものと見える。
引続き、図６の第２グラフＧ２を参照すれば、前記したような初期電圧スイープ過程を経た本発明のＭＩＭメモリ素子（以下、活性メモリ素子と称する）は、与えられた負の電圧で一定の電流値を有する。この際、前記与えられた負の電圧は、抵抗が急に低くなる前記負の初期電圧（以下、セット電圧と称する）より絶対値を基準に小さい。また、前記活性メモリ素子は、与えられた正の電圧で一定の電流値を有する。しかし、前記与えられた正の電圧が増加して特定電圧となる時、前記活性メモリ素子から測定される電流は急激に低まる。すなわち、前記活性メモリ素子の抵抗は急激に増加する。このような現象は、前記特定電圧で、前記初期電圧スイープ過程で形成された前記活性メモリ素子の第１及び第２絶縁層６２、７０に形成された前記電流経路が切れた結果によるものと見える。引続き、前記与えられた正の電圧を前記特定電圧以上に増加させる場合、前記活性メモリ素子から測定される電流は指数関数的に増加する。
前記活性メモリ素子に前記特定電圧が印加されつつ、前記活性メモリ素子の電流−電圧特性は、事実上第１グラフＧ１と同じになる。すなわち、前記特性電圧で前記活性メモリ素子は、前記初期電圧のスイープ過程を経る前の状態に戻ることを意味する。これにより、前記特定電圧をリセット電圧と称する。前記活性メモリ素子をビットデータ「１」の記録された状態と見なせば、前記リセット電圧は、前記活性メモリ素子を非活性化させる電圧、すなわち、前記活性メモリ素子からビットデータ「１」を消去する電圧になりうる。
図６の第１及び第２グラフＧ１、Ｇ２は、２回以上の測定結果を示すものである。それにも拘わらず、第１及び第２グラフＧ１、Ｇ２は各々ほぼ一線のように見える。このような結果は、本発明のＭＩＭメモリ素子の電流偏差、すなわち、抵抗偏差が非常に狭いことを意味する。抵抗偏差が狭いということは、与えられた電圧で複数回測定が行われる場合、得られる抵抗値は、ほぼ同じであるということを意味するところ、再現性に優れるということを意味する。
次いで、このような動作特性を参照して本発明のＭＩＭメモリ素子の動作方法を説明する。
下記動作方法の説明は、次の事項を前提としたものである。しかし、このような前提は逆である場合もある。
すなわち、下記説明は本発明のＭＩＭメモリ素子が図６の第１グラフＧ１と同じ電流−電圧特性を有する時、本発明のＭＩＭメモリ素子にビットデータ「０」が記録されたと見なす。そして、本発明のＭＩＭメモリ素子が図６の第２グラフＧ２と同じ電流−電圧特性を有する時、すなわち、前記活性メモリ素子である時、本発明のＭＩＭメモリ素子にビットデータ「１」が記録されたと見なす。
＜書き込み＞
まず、運転モード中にスイッチング素子のチャンネルをオン（ＯＮ）状態に維持する。
まず、運転モード中にスイッチング素子のチャンネルをオン（ＯＮ）状態に維持する。
ビットデータ「０」を書き込むための動作は、本発明のＭＩＭメモリ素子の状態によって変わる。本発明のＭＩＭメモリ素子の状態が図６の第１グラフＧ１による場合、本発明のＭＩＭメモリ素子にビットデータ「０」を記録するための別途の動作は必要でない。しかし、本発明のＭＩＭメモリ素子の状態が図６の第２グラフＧ２による場合、ビットデータ「０」を記録するための書き込み電圧Ｖｗと本発明のＭＩＭメモリ素子にリセット電圧以上の電圧を印加する。
このような書き込み動作を適用するためには、本発明のＭＩＭメモリ素子の状態を確認するための読み取り過程が先行されねばならない。
しかし、本発明のＭＩＭメモリ素子の状態に対する確認過程を省略しようとする場合や分からない場合、書き込み電圧Ｖｗで少なくとも前記リセット電圧を印加して本発明のＭＩＭメモリ素子にビットデータ「０」を記録しうる。
次いで、本発明のＭＩＭメモリ素子にビットデータ「１」を記録しようとする場合、本発明のＭＩＭメモリ素子の状態が図６の第１グラフＧ１によるならば、本発明のＭＩＭメモリ素子にスレショルド電圧Ｖｔｈ以上の電圧を印加するか、前記セット電圧を印加する。
しかし、本発明のＭＩＭメモリ素子の状態が図６の第２グラフＧ２に従うならば、本発明のＭＩＭメモリ素子に既にビットデータ「１」が記録されているところ、ビットデータ「１」を記録するための別途の動作は必要でない。
ビットデータ「０」の記録時と同様に本発明のＭＩＭメモリ素子の状態が分からない場合や状態を確認するための動作を省略しようとする場合には、本発明のＭＩＭメモリ素子の状態が図６の第１グラフＧ１に従うと見なして本発明のＭＩＭメモリ素子に前記セット電圧を印加することによって、本発明のＭＩＭメモリ素子にビットデータ１を記録しうる。
一方、このように本発明のＭＩＭメモリ素子の状態が図６の第１グラフＧ１に従うと見なし、本発明のＭＩＭメモリ素子にビットデータ１を記録する場合、本発明のＭＩＭメモリ素子にスレショルド電圧（Ｖｔｈ）以上の電圧を印加しうる。しかし、本発明のＭＩＭメモリ素子の状態が、もし図６の第２グラフＧ２にしたがう状態ならば、本発明のＭＩＭメモリ素子にスレショルド電圧以上の電圧を印加する動作は、本発明のＭＩＭメモリ素子に記録されたビットデータ「１」を消去する動作になりうる。したがって、前記ビットデータ「１」を記録する動作で本発明のＭＩＭメモリ素子の状態についての確認をしない場合には、本発明のＭＩＭメモリ素子に前記セット電圧を印加してビットデータ「１」を記録することが望ましい。
＜読み取り＞
図６の第１及び第２グラフＧ１、Ｇ２を比較すると、スレショルド電圧Ｖｔｈより低い所定の電圧やセット電圧より大きい所定の電圧（絶対値はセット電圧より小さな電圧）で本発明のＭＩＭメモリ素子は相異なる二つの電流値、すなわち、相異なる二つの抵抗値を有しうる。従って、本発明のＭＩＭメモリ素子にスレショルド電圧Ｖｔｈより低い所定の電圧（例えば、第１絶縁膜６２または第１及び第２絶縁膜６２、７０がアルミナ（Ａｌ２Ｏ３）である場合、５Ｖ）より低く、０より大きな電圧を印加して、本発明のＭＩＭメモリ素子から電流を測定する。そして、前記測定された電流（あるいは抵抗）を基準電流（あるいは抵抗）と比較する。
図６の第１及び第２グラフＧ１、Ｇ２を比較すると、スレショルド電圧Ｖｔｈより低い所定の電圧やセット電圧より大きい所定の電圧（絶対値はセット電圧より小さな電圧）で本発明のＭＩＭメモリ素子は相異なる二つの電流値、すなわち、相異なる二つの抵抗値を有しうる。従って、本発明のＭＩＭメモリ素子にスレショルド電圧Ｖｔｈより低い所定の電圧（例えば、第１絶縁膜６２または第１及び第２絶縁膜６２、７０がアルミナ（Ａｌ２Ｏ３）である場合、５Ｖ）より低く、０より大きな電圧を印加して、本発明のＭＩＭメモリ素子から電流を測定する。そして、前記測定された電流（あるいは抵抗）を基準電流（あるいは抵抗）と比較する。
前記比較した結果、前記測定された電流が前記基準電流より大きければ、本発明のＭＩＭメモリ素子は図６の第２グラフＧ２で表示される状態にあるところ、本発明のＭＩＭメモリ素子からビットデータ「１」を読み取ったと見なす。
しかし、前記測定された電流が前記基準電流より小さければ、本発明のＭＩＭメモリ素子からビットデータ「０」を読み取ったと見なす。
＜消去＞
消去動作は、本発明のＭＩＭメモリ素子に前記リセット電圧を印加して実施しうる。
消去動作は、本発明のＭＩＭメモリ素子に前記リセット電圧を印加して実施しうる。
前述したように、本発明のＭＩＭメモリ素子は、ストレージノードの少なくとも上部金属層（図１ないし図３の第２金属層６４または図４及び図５の第３金属層７２）上に引張強度の高いフラーレン層を備える。
前述した説明で多くの事項が具体的に記載されているが、これらは発明の範囲を限定するより、望ましい実施形態の例示として解釈されねばならない。例えば、当業者ならば、図１ないし図５に示したストレージノードの構成要素の幅を上に行くほど狭く形成することもでき、前記ストレージノードの側面に別途のスペーサを形成することもできるであろう。また、第２導電性プラグ５８を直接第１不純物領域（Ｓ１）に接触させうる。また、炭素ナノ構造層の一例として使われた第１及び第２フラーレン層６６、６８のうち、いずれか１つを他の炭素ナノ構造層、例えば、炭素ナノチューブ、炭素ナノワイヤー、炭素ナノ繊維などに代替することもできる。従って、本発明の範囲は説明された実施形態によって決まるものではなく、特許請求の範囲に記載された技術的思想により決まるべきである。
本発明は、半導体メモリ素子及びその動作方法に関連した技術分野に好適に適用されうる。
４０ 基板
４２ ゲート酸化膜
４４ ゲート
４６ 第１層間絶縁層
４８ 第１コンタクトホール
５０ 第１導電性プラグ
５２ パッド層
５４ 第２層間絶縁層
５６ 第２コンタクトホール
５８ 第２導電性プラグ
１００ ストレージノード
６６ｃ フラーレン分子
Ｓ１、Ｄ１ 第１及び第２不純物領域
４２ ゲート酸化膜
４４ ゲート
４６ 第１層間絶縁層
４８ 第１コンタクトホール
５０ 第１導電性プラグ
５２ パッド層
５４ 第２層間絶縁層
５６ 第２コンタクトホール
５８ 第２導電性プラグ
１００ ストレージノード
６６ｃ フラーレン分子
Ｓ１、Ｄ１ 第１及び第２不純物領域
Claims (37)
- 順次に積層された第１金属層、第１絶縁層及び第２金属層を備え、さらにナノ構造層を備えることを特徴とするストレージノード。
- 前記ナノ構造層は、前記第２金属層上に形成されたことを特徴とする請求項１に記載のストレージノード。
- 前記ナノ構造層は、前記第１絶縁層と前記第２金属層との間に備えられたことを特徴とする請求項１に記載のストレージノード。
- 前記第１絶縁層と前記第２金属層との間に形成された他のナノ構造層をさらに備えることを特徴とする請求項２に記載のストレージノード。
- 前記ナノ構造層は、炭素ナノ構造層であることを特徴とする請求項２に記載のストレージノード。
- 前記二つのナノ構造層のうちいずれか１つはフラーレン層であり、残りは非フラーレン層であることを特徴とする請求項４に記載のストレージノード。
- 前記第２金属層上に順次に積層された第２絶縁層と第３金属層とがさらに備えられたことを特徴とする請求項１に記載のストレージノード。
- 前記ナノ構造層は、前記第３金属層上に備えられたことを特徴とする請求項７に記載のストレージノード。
- 前記ナノ構造層は、前記第２金属層と前記第２絶縁層との間に備えられたことを特徴とする請求項７に記載のストレージノード。
- 前記第２金属層と前記第２絶縁層との間に形成された他のナノ構造層をさらに備えることを特徴とする請求項８に記載のストレージノード。
- 前記ナノ構造層は、炭素ナノ構造層であることを特徴とする請求項８に記載のストレージノード。
- 前記２つのナノ構造層のうちいずれか１つはフラーレン層であり、残りは非フラーレン層であることを特徴とする請求項１０に記載のストレージノード。
- 前記第１絶縁層は、アルミニウム酸化物層、ＮｉＯ層、ＺｒＯ２層、ＺｎＯ層及びＴｉＯ２層からなる群のうち選択されたいずれか１つであることを特徴とする請求項１に記載のストレージノード。
- 前記炭素ナノ構造層は、フラーレン層であることを特徴とする請求項５に記載のストレージノード。
- 前記第１及び第２金属層のうち少なくともいずれか１つは、金層、銅層、アルミニウム層、ニオブ層、銀層、タングステン層、コバルト層及びニッケル層からなる群のうち選択されたいずれか１つであることを特徴とする請求項１に記載のストレージノード。
- 前記ナノ構造層は、炭素ナノ構造層であることを特徴とする請求項３に記載のストレージノード。
- 前記ナノ構造層は、炭素ナノ構造層であることを特徴とする請求項４に記載のストレージノード。
- 前記ナノ構造層は、炭素ナノ構造層であることを特徴とする請求項９に記載のストレージノード。
- 前記ナノ構造層は、炭素ナノ構造層であることを特徴とする請求項１０に記載のストレージノード。
- 前記第１絶縁層は、アルミニウム酸化物層、ＮｉＯ層、ＺｒＯ２層、ＺｎＯ層及びＴｉＯ２層からなる群のうち選択されたいずれか１つであることを特徴とする請求項１に記載のストレージノード。
- 前記炭素ナノ構造層は、フラーレン層であることを特徴とする請求項１１に記載のストレージノード。
- スイッチング素子と、
前記スイッチング素子に連結された請求項１に記載のストレージノードを含むことを特徴とするメモリ素子。 - スイッチング素子とこれに連結されたストレージノードを備えるメモリ素子において、前記ストレージノードは順次に積層された第１金属層、第１絶縁層及び第２金属層を備え、さらにナノ構造層を備えるメモリ素子の動作方法において、
前記スイッチング素子のチャンネルをオン（ＯＮ）状態に維持する段階と、
前記ストレージノードに電圧を印加する段階と、を含むことを特徴とするメモリ素子の動作方法。 - 前記電圧印加段階は、ビットデータを記録するためのセット電圧またはリセット電圧を印加する段階であることを特徴とする請求項２３に記載のメモリ素子の動作方法。
- 前記電圧印加段階は、前記ストレージノードに記録されたビットデータを読み取るための読み取り電圧を印加する段階であることを特徴とする請求項２３に記載のメモリ素子の動作方法。
- 前記電圧印加段階は、前記電圧を印加する前に前記ストレージノードに記録されたデータ状態を確認する段階を含むことを特徴とする請求項２４に記載のメモリ素子の動作方法。
- 前記電圧印加段階は、前記ストレージノードに記録されたビットデータを消去するための消去電圧を印加する段階であることを特徴とする請求項２３に記載のメモリ素子の動作方法。
- 前記読み取り電圧印加段階は、前記ストレージノードに流れる電流を測定し、前記測定された電流と基準電流とを比較する段階をさらに含むことを特徴とする請求項２５に記載のメモリ素子の動作方法。
- 前記ストレージノードは、前記第２金属層上に順次に積層された第２絶縁層と第３金属層とをさらに備えることを特徴とする請求項２３に記載のメモリ素子の動作方法。
- 前記ナノ構造層は、前記第３金属層上に備えられたことを特徴とする請求項２９に記載のメモリ素子の動作方法。
- 前記ナノ構造層は、炭素ナノ構造層であることを特徴とする請求項２３に記載のメモリ素子の動作方法。
- 前記ナノ構造層は、２つのフラーレン層を備えるか、１つのフラーレン層と１つの非フラーレン層を備えることを特徴とする請求項２３に記載のメモリ素子の動作方法。
- 前記炭素ナノ構造層は、フラーレン層であることを特徴とする請求項３１に記載のメモリ素子の動作方法。
- 前記第１及び第２金属層のうち少なくともいずれか１つは、金層、銅層、アルミニウム層、ニオブ層、銀層、タングステン層、コバルト層及びニッケル層からなる群のうち選択されたいずれか１つであることを特徴とする請求項２５に記載のメモリ素子の動作方法。
- 前記第１絶縁層は、アルミニウム酸化物層、ＮｉＯ層、ＺｒＯ２層、ＺｎＯ層及びＴｉＯ２層からなる群のうち選択されたいずれか１つであることを特徴とする請求項２３に記載のメモリ素子の動作方法。
- 前記ナノ構造層は、炭素ナノ構造層であることを特徴とする請求項２９に記載のメモリ素子の動作方法。
- 前記ナノ構造層は、２つのフラーレン層を備えるか、１つのフラーレン層と１つの非フラーレン層とを備えることを特徴とする請求項２９に記載のメモリ素子の動作方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2005-0117225 | 2005-12-02 | ||
| KR1020050117225A KR100718142B1 (ko) | 2005-12-02 | 2005-12-02 | 금속층-절연층-금속층 구조의 스토리지 노드를 구비하는불휘발성 메모리 소자 및 그 동작 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007158344A true JP2007158344A (ja) | 2007-06-21 |
| JP5122118B2 JP5122118B2 (ja) | 2013-01-16 |
Family
ID=38117843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006327338A Active JP5122118B2 (ja) | 2005-12-02 | 2006-12-04 | 金属層−絶縁層−金属層構造を備えるストレージノード、及び、そのストレージノードを備える不揮発性メモリ素子及びその動作方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7859035B2 (ja) |
| JP (1) | JP5122118B2 (ja) |
| KR (1) | KR100718142B1 (ja) |
| CN (1) | CN1976039B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007288171A (ja) * | 2006-03-20 | 2007-11-01 | National Institute For Materials Science | 固体素子構造とそれを使用した電気・電子素子及び電気・電子機器 |
| JP2011520265A (ja) * | 2008-05-01 | 2011-07-14 | インターモレキュラー，インク． | 不揮発性抵抗スイッチングメモリ |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100723419B1 (ko) * | 2006-02-17 | 2007-05-30 | 삼성전자주식회사 | 불휘발성 메모리소자 및 그 동작방법 |
| KR100846502B1 (ko) * | 2006-11-21 | 2008-07-17 | 삼성전자주식회사 | 비휘발성 메모리소자 및 그 제조방법 |
| KR100889779B1 (ko) * | 2007-09-19 | 2009-03-20 | 한양대학교 산학협력단 | 메모리 소자 및 그 제조 방법 |
| KR101343362B1 (ko) | 2007-12-20 | 2013-12-20 | 삼성전자주식회사 | 메모리 유닛의 제조 방법, 이에 따라 제조된 메모리 유닛,메모리 장치의 제조 방법 및 이에 따라 제조된 메모리 장치 |
| US7781806B2 (en) * | 2008-04-18 | 2010-08-24 | Spansion Llc | Optical erase memory structure |
| US8080460B2 (en) | 2008-11-26 | 2011-12-20 | Micron Technology, Inc. | Methods of forming diodes |
| KR101145332B1 (ko) * | 2010-09-17 | 2012-05-14 | 에스케이하이닉스 주식회사 | 스위칭 장치 및 이를 구비한 메모리 장치 |
| CN102005536A (zh) * | 2010-10-15 | 2011-04-06 | 复旦大学 | 一种改进的NiO基电阻式随机存储器及其制备方法 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0685173A (ja) * | 1992-07-17 | 1994-03-25 | Toshiba Corp | 半導体集積回路用キャパシタ |
| JPH1140767A (ja) * | 1997-07-16 | 1999-02-12 | Sanyo Electric Co Ltd | 誘電体素子及びその製造方法 |
| JP2001504279A (ja) * | 1996-10-02 | 2001-03-27 | マイクロン、テクノロジー、インコーポレーテッド | 電極間に小面積のコンタクトを製造するための方法 |
| JP2002111096A (ja) * | 2000-09-29 | 2002-04-12 | Toshiba Corp | 磁気抵抗素子、磁気抵抗素子を用いた半導体記憶装置、およびこれらの製造方法 |
| JP2002537627A (ja) * | 1999-02-17 | 2002-11-05 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 情報を保存するマイクロ電子デバイスとその方法 |
| JP2003162897A (ja) * | 2001-09-13 | 2003-06-06 | Toshiba Corp | 定電圧発生回路及び半導体記憶装置 |
| JP2003168745A (ja) * | 2001-11-28 | 2003-06-13 | Ind Technol Res Inst | 集積回路素子の容量を増加させる方法 |
| JP2004513513A (ja) * | 2000-10-31 | 2004-04-30 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 有機物双安定デバイス及び有機物メモリセル |
| JP2004281497A (ja) * | 2003-03-13 | 2004-10-07 | Sharp Corp | 抵抗変化機能体、メモリおよびその製造方法並びに半導体装置および電子機器 |
| JP2004311943A (ja) * | 2002-12-30 | 2004-11-04 | Samsung Electronics Co Ltd | ナノチューブを用いたメモリ素子 |
| JP2004336054A (ja) * | 2003-05-01 | 2004-11-25 | Samsung Electronics Co Ltd | カーボンナノチューブを利用した半導体素子の配線形成方法およびその方法により製造された半導体素子 |
| WO2005041303A1 (ja) * | 2003-10-23 | 2005-05-06 | Matsushita Electric Industrial Co., Ltd. | 抵抗変化素子、その製造方法、その素子を含むメモリ、およびそのメモリの駆動方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6664115B2 (en) * | 1992-10-23 | 2003-12-16 | Symetrix Corporation | Metal insulator structure with polarization-compatible buffer layer |
| US6791131B1 (en) * | 1993-04-02 | 2004-09-14 | Micron Technology, Inc. | Method for forming a storage cell capacitor compatible with high dielectric constant materials |
| US5926360A (en) * | 1996-12-11 | 1999-07-20 | International Business Machines Corporation | Metallized oxide structure and fabrication |
| US6104049A (en) * | 1997-03-03 | 2000-08-15 | Symetrix Corporation | Ferroelectric memory with ferroelectric thin film having thickness of 90 nanometers or less, and method of making same |
| AU2002364928C1 (en) * | 2001-07-20 | 2008-09-11 | President And Fellows Of Harvard College | Transition metal oxide nanowires, and devices incorporating them |
| KR20050021988A (ko) * | 2002-06-21 | 2005-03-07 | 필립 모리스 프로덕츠 에스.에이. | 돋을새김 표식 |
| US6911373B2 (en) * | 2002-09-20 | 2005-06-28 | Intel Corporation | Ultra-high capacitance device based on nanostructures |
| US6630380B1 (en) * | 2002-09-30 | 2003-10-07 | Chartered Semiconductor Manufacturing Ltd | Method for making three-dimensional metal-insulator-metal capacitors for dynamic random access memory (DRAM) and ferroelectric random access memory (FERAM) |
| KR100763897B1 (ko) * | 2002-12-23 | 2007-10-05 | 삼성전자주식회사 | 나노도트를 가지는 메모리 제조방법 |
| KR100521988B1 (ko) * | 2003-01-29 | 2005-10-17 | 재단법인서울대학교산학협력재단 | 나노 구조물을 이용한 커패시터를 포함하는 반도체 소자 및 그 제조 방법 |
| JP2006154168A (ja) * | 2004-11-29 | 2006-06-15 | Seiko Epson Corp | アクティブマトリクス基板、電気光学装置、電子デバイス、及びアクティブマトリクス基板の製造方法 |
-
2005
- 2005-12-02 KR KR1020050117225A patent/KR100718142B1/ko active IP Right Grant
-
2006
- 2006-10-20 CN CN2006101360724A patent/CN1976039B/zh active Active
- 2006-12-01 US US11/606,889 patent/US7859035B2/en active Active
- 2006-12-04 JP JP2006327338A patent/JP5122118B2/ja active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0685173A (ja) * | 1992-07-17 | 1994-03-25 | Toshiba Corp | 半導体集積回路用キャパシタ |
| JP2001504279A (ja) * | 1996-10-02 | 2001-03-27 | マイクロン、テクノロジー、インコーポレーテッド | 電極間に小面積のコンタクトを製造するための方法 |
| JPH1140767A (ja) * | 1997-07-16 | 1999-02-12 | Sanyo Electric Co Ltd | 誘電体素子及びその製造方法 |
| JP2002537627A (ja) * | 1999-02-17 | 2002-11-05 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 情報を保存するマイクロ電子デバイスとその方法 |
| JP2002111096A (ja) * | 2000-09-29 | 2002-04-12 | Toshiba Corp | 磁気抵抗素子、磁気抵抗素子を用いた半導体記憶装置、およびこれらの製造方法 |
| JP2004513513A (ja) * | 2000-10-31 | 2004-04-30 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 有機物双安定デバイス及び有機物メモリセル |
| JP2003162897A (ja) * | 2001-09-13 | 2003-06-06 | Toshiba Corp | 定電圧発生回路及び半導体記憶装置 |
| JP2003168745A (ja) * | 2001-11-28 | 2003-06-13 | Ind Technol Res Inst | 集積回路素子の容量を増加させる方法 |
| JP2004311943A (ja) * | 2002-12-30 | 2004-11-04 | Samsung Electronics Co Ltd | ナノチューブを用いたメモリ素子 |
| JP2004281497A (ja) * | 2003-03-13 | 2004-10-07 | Sharp Corp | 抵抗変化機能体、メモリおよびその製造方法並びに半導体装置および電子機器 |
| JP2004336054A (ja) * | 2003-05-01 | 2004-11-25 | Samsung Electronics Co Ltd | カーボンナノチューブを利用した半導体素子の配線形成方法およびその方法により製造された半導体素子 |
| WO2005041303A1 (ja) * | 2003-10-23 | 2005-05-06 | Matsushita Electric Industrial Co., Ltd. | 抵抗変化素子、その製造方法、その素子を含むメモリ、およびそのメモリの駆動方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007288171A (ja) * | 2006-03-20 | 2007-11-01 | National Institute For Materials Science | 固体素子構造とそれを使用した電気・電子素子及び電気・電子機器 |
| JP2011520265A (ja) * | 2008-05-01 | 2011-07-14 | インターモレキュラー，インク． | 不揮発性抵抗スイッチングメモリ |
Also Published As
| Publication number | Publication date |
|---|---|
| US7859035B2 (en) | 2010-12-28 |
| US20070126043A1 (en) | 2007-06-07 |
| CN1976039A (zh) | 2007-06-06 |
| JP5122118B2 (ja) | 2013-01-16 |
| KR100718142B1 (ko) | 2007-05-14 |
| CN1976039B (zh) | 2011-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5122118B2 (ja) | 金属層−絶縁層−金属層構造を備えるストレージノード、及び、そのストレージノードを備える不揮発性メモリ素子及びその動作方法 | |
| US9172053B2 (en) | Organic molecular memory and method of manufacturing the same | |
| US6946702B2 (en) | Resistance random access memory | |
| JP5122776B2 (ja) | イオン伝導層を備える不揮発性半導体メモリ装置とその製造及び動作方法 | |
| US6707098B2 (en) | Electronic device and method for fabricating an electronic device | |
| JP2005317976A (ja) | 段階的な抵抗値を有する多層構造を利用したメモリ素子 | |
| JP5309615B2 (ja) | 抵抗変化型メモリおよびその作製方法 | |
| KR20100089857A (ko) | 메모리 셀 | |
| US9865809B2 (en) | Nonvolatile resistance change element | |
| WO2010137339A1 (ja) | メモリセルアレイ、不揮発性記憶装置、メモリセル、およびメモリセルアレイの製造方法 | |
| JP2007110083A (ja) | 金属−絶縁体転移膜の抵抗体を含む半導体メモリ素子 | |
| US8193030B2 (en) | Methods of fabricating non-volatile memory devices having carbon nanotube layer and passivation layer | |
| JP2006245280A (ja) | 電界効果トランジスタ及びその動作方法 | |
| JP2007158325A (ja) | 双方向ショットキーダイオードを備えるクロスポイント型抵抗メモリ装置 | |
| US8094484B2 (en) | Memory cell array | |
| KR100723419B1 (ko) | 불휘발성 메모리소자 및 그 동작방법 | |
| CN101894909A (zh) | 一种纳米线阻变存储器及其实现方法 | |
| JP5352966B2 (ja) | 抵抗変化メモリ装置の製造方法 | |
| JP2009004641A (ja) | メモリ素子アレイ | |
| JP5477284B2 (ja) | 半導体記憶装置、メモリセルアレイ、半導体記憶装置の製造方法および駆動方法 | |
| JP2009141275A (ja) | 抵抗変化素子、これを用いた記憶装置、及びそれらの作製方法 | |
| KR20110075897A (ko) | 비휘발성 유기 메모리 소자 및 이의 제조방법 | |
| WO2010104145A1 (ja) | 半導体メモリ装置、及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120522 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120626 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120906 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121024 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5122118 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |