JP2002537627A - 情報を保存するマイクロ電子デバイスとその方法 - Google Patents
情報を保存するマイクロ電子デバイスとその方法Info
- Publication number
- JP2002537627A JP2002537627A JP2000600308A JP2000600308A JP2002537627A JP 2002537627 A JP2002537627 A JP 2002537627A JP 2000600308 A JP2000600308 A JP 2000600308A JP 2000600308 A JP2000600308 A JP 2000600308A JP 2002537627 A JP2002537627 A JP 2002537627A
- Authority
- JP
- Japan
- Prior art keywords
- state
- microelectronic device
- different
- pulse
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004377 microelectronic Methods 0.000 title claims abstract description 70
- 238000000034 method Methods 0.000 title claims description 35
- 239000000126 substance Substances 0.000 claims abstract description 39
- 239000000463 material Substances 0.000 claims abstract description 31
- 239000002019 doping agent Substances 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 150000001875 compounds Chemical class 0.000 claims description 18
- 229910052723 transition metal Inorganic materials 0.000 claims description 15
- 150000003624 transition metals Chemical class 0.000 claims description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 12
- 239000001301 oxygen Substances 0.000 claims description 12
- 229940126062 Compound A Drugs 0.000 claims description 8
- NLDMNSXOCDLTTB-UHFFFAOYSA-N Heterophylliin A Natural products O1C2COC(=O)C3=CC(O)=C(O)C(O)=C3C3=C(O)C(O)=C(O)C=C3C(=O)OC2C(OC(=O)C=2C=C(O)C(O)=C(O)C=2)C(O)C1OC(=O)C1=CC(O)=C(O)C(O)=C1 NLDMNSXOCDLTTB-UHFFFAOYSA-N 0.000 claims description 8
- 229910052783 alkali metal Inorganic materials 0.000 claims description 6
- 150000001340 alkali metals Chemical class 0.000 claims description 6
- 229910052784 alkaline earth metal Inorganic materials 0.000 claims description 6
- 150000001342 alkaline earth metals Chemical class 0.000 claims description 6
- 229910052761 rare earth metal Inorganic materials 0.000 claims description 6
- 229910052706 scandium Inorganic materials 0.000 claims description 6
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 claims description 6
- 229910052720 vanadium Inorganic materials 0.000 claims description 6
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052727 yttrium Inorganic materials 0.000 claims description 6
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 claims description 6
- 230000002441 reversible effect Effects 0.000 claims description 2
- 229910052788 barium Inorganic materials 0.000 abstract description 2
- 230000004044 response Effects 0.000 abstract description 2
- 239000011651 chromium Substances 0.000 description 16
- 239000003990 capacitor Substances 0.000 description 13
- 230000006399 behavior Effects 0.000 description 12
- 238000005259 measurement Methods 0.000 description 10
- 229910052804 chromium Inorganic materials 0.000 description 9
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000002585 base Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000010287 polarization Effects 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 229910004121 SrRuO Inorganic materials 0.000 description 3
- 229910002367 SrTiO Inorganic materials 0.000 description 3
- 150000001768 cations Chemical class 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 229910015802 BaSr Inorganic materials 0.000 description 2
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 2
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000002687 intercalation Effects 0.000 description 2
- 238000009830 intercalation Methods 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 239000011572 manganese Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 101001024616 Homo sapiens Neuroblastoma breakpoint family member 9 Proteins 0.000 description 1
- 229910017976 MgO 4 Inorganic materials 0.000 description 1
- 102100037013 Neuroblastoma breakpoint family member 9 Human genes 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910000480 nickel oxide Inorganic materials 0.000 description 1
- 229910000484 niobium oxide Inorganic materials 0.000 description 1
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001894 space-charge-limited current method Methods 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- -1 transition metal cation Chemical class 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/02—Structural aspects of erasable programmable read-only memories
- G11C2216/08—Nonvolatile memory wherein data storage is accomplished by storing relatively few electrons in the storage layer, i.e. single electron memory
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】
【解決手段】 本発明の基礎を成す発見は、複数の酸化物、つまりマイクロ電子回路及び電子回路、特に抵抗のスイッチング現象とビルトイン・メモリを組み合わせた半導体チップに用いられる物質に関する。複数の物質のうち好適な物質は、ドーパント０％乃至５％、好適には０％乃至１％、より好適には約０．２％のＢａxＳｒ1-xＴｉＯ3（０＜＝ｘ＜＝７）である。前記物質は、例えばコンデンサ状構造の誘電層として用いられるとき、印加された電圧パルスに応じて高導電状態か低導電状態のいずれかの切り替え状態にとどまる。従って、異なる抵抗値、つまり高抵抗状態を論理"０"に、低抵抗状態を論理"１"に関連付けることにより、デジタル情報を保存することができる。保存された情報は、漏れ電流を測定することによって読取ることができる。マルチレベル・スイッチングも実現可能である。
Description
【０００１】
本発明は、電子デバイスやマイクロ電子デバイスに関し、特に、半導体チップ
のメモリ・セルに情報を保存しそこから情報を読取る新しい原理及び電子デバイ
スやマイクロ電子デバイスの基本的な改良が得られる、スイッチング現象を示す
複数の物質及びビルトイン・メモリに関する。
のメモリ・セルに情報を保存しそこから情報を読取る新しい原理及び電子デバイ
スやマイクロ電子デバイスの基本的な改良が得られる、スイッチング現象を示す
複数の物質及びビルトイン・メモリに関する。
【０００２】
本発明は、電子やマイクロ電子の分野に幅広く応用できるが、ここでは例えば
、ＲＡＭ（ランダム・アクセス・メモリ）としてのメモリ・セルへの応用に焦点
を当てる。
、ＲＡＭ（ランダム・アクセス・メモリ）としてのメモリ・セルへの応用に焦点
を当てる。
【０００３】 半導体デバイスの生産に関しては、コストと性能の面で競争力を維持するため
、集積回路のデバイス密度を上げる努力が続けられている。デバイス密度の向上
を図るには、半導体デバイスのフィーチャを縮小できるような新しい技術が常に
必要とされる。
、集積回路のデバイス密度を上げる努力が続けられている。デバイス密度の向上
を図るには、半導体デバイスのフィーチャを縮小できるような新しい技術が常に
必要とされる。
【０００４】 従来のＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）セルは、ほと
んどが二酸化シリコン（ＳｉＯ2）から作られるトランジスタとコンデンサを含
む。トランジスタは、情報の保存に利用できる物理量としてコンデンサに蓄積さ
れる電荷の流入、流出を制御するため必要である。トランジスタはまたコンデン
サを相互に分離する。このようなＤＲＡＭセルには、保存された情報は揮発性で
あり、原理的に電源が断たれる度に失われるという欠点がある。更に、ＤＲＡＭ
セルに格納された情報をリフレッシュするため必要な時間により、セルの読取り
と書込みの性能が限定される。その上、このようなＤＲＡＭセルの構造は、必要
なトランジスタの影響によりかなり複雑になる。
んどが二酸化シリコン（ＳｉＯ2）から作られるトランジスタとコンデンサを含
む。トランジスタは、情報の保存に利用できる物理量としてコンデンサに蓄積さ
れる電荷の流入、流出を制御するため必要である。トランジスタはまたコンデン
サを相互に分離する。このようなＤＲＡＭセルには、保存された情報は揮発性で
あり、原理的に電源が断たれる度に失われるという欠点がある。更に、ＤＲＡＭ
セルに格納された情報をリフレッシュするため必要な時間により、セルの読取り
と書込みの性能が限定される。その上、このようなＤＲＡＭセルの構造は、必要
なトランジスタの影響によりかなり複雑になる。
【０００５】 従って、コンピュータのＲＡＭ技術に、従来のＤＲＡＭ技術にはない変化が求
められる。
められる。
【０００６】 強誘電不揮発性ＲＡＭ（ＮＶＲＡＭ）セルは、電源が失われても情報は失われ
ないという点で大きく前進したとは言えるが、メモリ・セルの構造は複雑なまま
である。このような強誘電ＲＡＭでは、２つの異なる論理値に関連付けることの
できる２つの異なる状態を定義するため、ＤＲＡＭセルのコンデンサの容量では
なくビット記憶層の分極が利用される。しかし、２つの異なる残留極性状態間の
スイッチングの反復が長期に渡ると、ＰＺＴ（lead zirconium titanate、チタ
ン酸ジルコン酸鉛）等の物質の強誘電特性が疲労する。
ないという点で大きく前進したとは言えるが、メモリ・セルの構造は複雑なまま
である。このような強誘電ＲＡＭでは、２つの異なる論理値に関連付けることの
できる２つの異なる状態を定義するため、ＤＲＡＭセルのコンデンサの容量では
なくビット記憶層の分極が利用される。しかし、２つの異なる残留極性状態間の
スイッチングの反復が長期に渡ると、ＰＺＴ（lead zirconium titanate、チタ
ン酸ジルコン酸鉛）等の物質の強誘電特性が疲労する。
【０００７】 Physics Today（July 1998、page 24）によると、高誘電率物質とその半導体
作製技術が提案されている。この技術では、基本的には装置類を組み直すことな
く従来のＤＲＡＭ生産プラントの機器を使用できる。これは、いわゆる高誘電率
ＤＲＡＭ技術である。
作製技術が提案されている。この技術では、基本的には装置類を組み直すことな
く従来のＤＲＡＭ生産プラントの機器を使用できる。これは、いわゆる高誘電率
ＤＲＡＭ技術である。
【０００８】 ＤＲＡＭコンデンサをチャージするため必要なように、高誘電層の分極は印加
電圧に比例して変化するため、コンデンサの電荷により従来のＤＲＡＭ技術で行
われるように情報を保存することができる。二酸化シリコンで誘電率εrが約４
ではなく約５００のＢＳＴ（barium strontium titanate、チタン酸バリウム・
ストロンチウム）等の高誘電率物質では、コンデンサのキャパシタンスが面積と
誘電率の大きさに比例するので、コンデンサに必要なスペースを縮小することが
できる。これにより、コンデンサの占有面積が結合トランジスタに比べて大きい
ので、ＤＲＡＭセルに用いられる従来の二酸化シリコン物質に比べて集積レベル
が高くなる。しかしそれでも、漏れ電流が依然大きいという欠点が残る。従って
リフレッシュは必須である。
電圧に比例して変化するため、コンデンサの電荷により従来のＤＲＡＭ技術で行
われるように情報を保存することができる。二酸化シリコンで誘電率εrが約４
ではなく約５００のＢＳＴ（barium strontium titanate、チタン酸バリウム・
ストロンチウム）等の高誘電率物質では、コンデンサのキャパシタンスが面積と
誘電率の大きさに比例するので、コンデンサに必要なスペースを縮小することが
できる。これにより、コンデンサの占有面積が結合トランジスタに比べて大きい
ので、ＤＲＡＭセルに用いられる従来の二酸化シリコン物質に比べて集積レベル
が高くなる。しかしそれでも、漏れ電流が依然大きいという欠点が残る。従って
リフレッシュは必須である。
【０００９】 ６０年代の酸化物ダイオードと薄膜酸化物を調べると明らかになる現象がある
。例えば、J．F．GibbonsとW．E．Beadleは、その記事"Switching properties o
f thin NiO films"、（Solid-State Electronics、Pergamon Press 1964、Vol．
7、pp．785-797）で、ニッケル酸化物薄膜から形成された２端子固体スイッチに
ついて述べている。約１００乃至１０００のスイッチング・サイクルの後、通常
のスイッチング信号振幅でデバイスをＯＮ状態から切り替えることができなかっ
た。酸化物ダイオードに関する他のテストをみると、スイッチングは、高電圧を
印加することによって誘導されている。これらのダイオードは、数サイクル後に
破損し使用できなくなっている。T．W．HickmottはApplied Physics Letters、V
ol．6、No．6、page 106及びJournal of Vacuum Science and Technology、Vol
．6、No．5、page 828で、ニオビウム酸化物ダイオードの双安定スイッチングに
ついて述べている。Hickmottは、金属電極が重要な役割を果たすことに気づいた
。要約すると、テストされたデバイスと物質は、制御が困難であるかまたは信頼
性のないことを示した。
。例えば、J．F．GibbonsとW．E．Beadleは、その記事"Switching properties o
f thin NiO films"、（Solid-State Electronics、Pergamon Press 1964、Vol．
7、pp．785-797）で、ニッケル酸化物薄膜から形成された２端子固体スイッチに
ついて述べている。約１００乃至１０００のスイッチング・サイクルの後、通常
のスイッチング信号振幅でデバイスをＯＮ状態から切り替えることができなかっ
た。酸化物ダイオードに関する他のテストをみると、スイッチングは、高電圧を
印加することによって誘導されている。これらのダイオードは、数サイクル後に
破損し使用できなくなっている。T．W．HickmottはApplied Physics Letters、V
ol．6、No．6、page 106及びJournal of Vacuum Science and Technology、Vol
．6、No．5、page 828で、ニオビウム酸化物ダイオードの双安定スイッチングに
ついて述べている。Hickmottは、金属電極が重要な役割を果たすことに気づいた
。要約すると、テストされたデバイスと物質は、制御が困難であるかまたは信頼
性のないことを示した。
【００１０】 米国特許第４９３１７６３号は、金属酸化物の薄膜をベースにしたメモリ・ス
イッチについて述べている。メモリ・スイッチは反転できず、従って一度しか切
り替えられない。回路やアレイの接続素子として使用できるが、変化する情報の
保存には使用できない。
イッチについて述べている。メモリ・スイッチは反転できず、従って一度しか切
り替えられない。回路やアレイの接続素子として使用できるが、変化する情報の
保存には使用できない。
【００１１】 また、コンデンサの小型化により１ギガビット付近またはそれを超えるまでチ
ップの集積度を上げると、メモリ・セルのトランジスタの占有面積はそれ以上無
視できなくなる。従って、ＵＬＳＩ（超超ＬＳＩ）への道は、メモリ・セルを出
来るだけ簡素化することだった。
ップの集積度を上げると、メモリ・セルのトランジスタの占有面積はそれ以上無
視できなくなる。従って、ＵＬＳＩ（超超ＬＳＩ）への道は、メモリ・セルを出
来るだけ簡素化することだった。
【００１２】
本発明の目的は、シンプルで安定した構造を持ち、信頼性のある不揮発性メモ
リ・セルを提供することである。
リ・セルを提供することである。
【００１３】 本発明の他の目的は、メモリ・セルに情報を安定に保存し、情報を再生可能に
消去し読取るため、簡素化された新しい方法を提供することである。
消去し読取るため、簡素化された新しい方法を提供することである。
【００１４】 本発明の他の目的は、２つ以上の個別値を保存することができる、つまりマル
チレベル・ストレージに使用でき、シンプルな構造を持つ不揮発性メモリ・セル
を提供することである。
チレベル・ストレージに使用でき、シンプルな構造を持つ不揮発性メモリ・セル
を提供することである。
【００１５】
本発明の目的は、特許請求の範囲の独立項に述べている特徴により達成される
。また、従属項には、本発明の他の有用な構成、実施例について述べている。
。また、従属項には、本発明の他の有用な構成、実施例について述べている。
【００１６】 本発明の基礎を成す基本的な発見は、マイクロ電子デバイスや電子回路に用い
られ、特に抵抗のスイッチング現象とビルトイン・メモリの両方を組み合わせた
半導体チップに利用されるペロブスカイトや関連化合物を含むドープした複数の
酸化物に関する。
られ、特に抵抗のスイッチング現象とビルトイン・メモリの両方を組み合わせた
半導体チップに利用されるペロブスカイトや関連化合物を含むドープした複数の
酸化物に関する。
【００１７】 マイクロ電子デバイスは、電極間に、化合物Ａx、Ｂy、及び酸素Ｏzを含む物
質から形成された、切り替え可能なオーミック抵抗のある領域が含まれるように
設計することができる。領域のオーミック抵抗は、異なる電圧パルスを印加する
ことによって、異なる状態間で反転スイッチングが可能である。異なる電圧パル
スは対応する異なる状態につながる。物質のドーパント量が適切であれば、スイ
ッチングが改良され、よってマイクロ電子デバイスを制御できるようになり信頼
性が得られる。
質から形成された、切り替え可能なオーミック抵抗のある領域が含まれるように
設計することができる。領域のオーミック抵抗は、異なる電圧パルスを印加する
ことによって、異なる状態間で反転スイッチングが可能である。異なる電圧パル
スは対応する異なる状態につながる。物質のドーパント量が適切であれば、スイ
ッチングが改良され、よってマイクロ電子デバイスを制御できるようになり信頼
性が得られる。
【００１８】 一般に、また特許請求の範囲の文言と同じく、物質は、化合物Ａx、Ｂy及び酸
素Ｏzを含むものを意味する。該物質内の化合物Ａはアルカリ金属（元素の周期
表でＩＡ族）、アルカリ土類金属（ＩＩＡ族）、希土類元素、スカンジウム、ま
たはイットリウムである。化合物Ｂは、ＩＢ族乃至ＶＩＩＩ族のいずれかまたは
ＩＩＩＡ族、ＩＶＡ族、ＶＡ族のいずれかの遷移金属である。物質は結晶構造を
持つ。
素Ｏzを含むものを意味する。該物質内の化合物Ａはアルカリ金属（元素の周期
表でＩＡ族）、アルカリ土類金属（ＩＩＡ族）、希土類元素、スカンジウム、ま
たはイットリウムである。化合物Ｂは、ＩＢ族乃至ＶＩＩＩ族のいずれかまたは
ＩＩＩＡ族、ＩＶＡ族、ＶＡ族のいずれかの遷移金属である。物質は結晶構造を
持つ。
【００１９】 一般に、対応する格子構造の単位胞は、それぞれ中心分子を持つ複数の酸素分
子に囲まれた細胞中心分子を含む。いずれのタイプの中心位置も、基本的には化
合物Ａ、Ｂに占められ得る。言い換えると、化学的に適合するならＡとＢが場所
を交換する複数の物質がある。使用可能な様々な物質が多数あることを考慮する
と、このような基本公式の理解は、請求項の所望の範囲を保証し、請求項の簡潔
明瞭性を守るため、強調する必要がある。
子に囲まれた細胞中心分子を含む。いずれのタイプの中心位置も、基本的には化
合物Ａ、Ｂに占められ得る。言い換えると、化学的に適合するならＡとＢが場所
を交換する複数の物質がある。使用可能な様々な物質が多数あることを考慮する
と、このような基本公式の理解は、請求項の所望の範囲を保証し、請求項の簡潔
明瞭性を守るため、強調する必要がある。
【００２０】 前記物質は、クロム、バナジウム、もしくはマンガン、または他の遷移金属の
所定量のドーパントを含む。
所定量のドーパントを含む。
【００２１】 特に、化合物Ａx、Ｂy、及び酸素Ｏzを含む物質中、化合物Ａはアルカリ金属
（ＩＡ族）、アルカリ土類金属（ＩＩＡ族）、希土類元素、スカンジウム、また
はイットリウムであり、化合物Ｂは、ＩＢ族乃至ＶＩＩＩ族のいずれかまたはＩ
ＩＩＡ族、ＩＶＡ族、ＶＡ族のいずれかの遷移金属である。これらの物質は、特
にクロム、バナジウムまたはマンガンを含む遷移金属の１つまたは組み合わせで
ドープしたとき、本発明下の問題を解決できる物質である。ドーパントの総量は
０％を超え、５％未満、好適には（ＢａＳｒ）ＴｉＯ3をクロムのみでドープし
たとき約０．２％である。この他、好適なドーパント量は、使用される各ドーパ
ント元素とドープされる物質により異なる。
（ＩＡ族）、アルカリ土類金属（ＩＩＡ族）、希土類元素、スカンジウム、また
はイットリウムであり、化合物Ｂは、ＩＢ族乃至ＶＩＩＩ族のいずれかまたはＩ
ＩＩＡ族、ＩＶＡ族、ＶＡ族のいずれかの遷移金属である。これらの物質は、特
にクロム、バナジウムまたはマンガンを含む遷移金属の１つまたは組み合わせで
ドープしたとき、本発明下の問題を解決できる物質である。ドーパントの総量は
０％を超え、５％未満、好適には（ＢａＳｒ）ＴｉＯ3をクロムのみでドープし
たとき約０．２％である。この他、好適なドーパント量は、使用される各ドーパ
ント元素とドープされる物質により異なる。
【００２２】 ドーパントの適正量を確認すれば、メモリ・セル等のマイクロ電子デバイスを
動作させるのに必要な安定したスイッチング挙動を実現することができる。従来
のダイナミック・メモリで可能な時間スケールと同様の高速な書込み、読取り、
消去のプロセスを実現することができる。
動作させるのに必要な安定したスイッチング挙動を実現することができる。従来
のダイナミック・メモリで可能な時間スケールと同様の高速な書込み、読取り、
消去のプロセスを実現することができる。
【００２３】 この他、本発明の概念に適合した物質を見つけるため、指数ｘ、ｙ、ｚの組み
合わせにより満足すべき要件がある。次の項はそれぞれ、所望のスイッチング効
果を示す物質のサブクラスを定義する。
合わせにより満足すべき要件がある。次の項はそれぞれ、所望のスイッチング効
果を示す物質のサブクラスを定義する。
【００２４】 ｎ＝０、１、２、３のときｘ＝ｎ＋２、ｙ＝ｎ＋１、ｚ＝３ｎ＋４により定義
される指数ｘ、ｙ、ｚの組み合わせは、例えばＳｒ2ＲｕＯ4（ｘｙｚ指数（２１
４））またはＳｒ3Ｒｕ2Ｏ7（ｘｙｚ＝３２７）のような、いわゆるRuddlesden
Popper相を示す。
される指数ｘ、ｙ、ｚの組み合わせは、例えばＳｒ2ＲｕＯ4（ｘｙｚ指数（２１
４））またはＳｒ3Ｒｕ2Ｏ7（ｘｙｚ＝３２７）のような、いわゆるRuddlesden
Popper相を示す。
【００２５】 ｎ＝０のとき前記のように定義される指数の組み合わせは、特に、例えばＡ、
Ｂの位置が反転した、つまり最初は指数ｙであったＢカチオンが指数ｘの位置に
あり、Ａカチオンが指数ｙの位置にある、Ｍｇ2ＴｉＯ4（２１４）、Ｃｒ2Ｍｇ
Ｏ4、Ａｌ2ＭｇＯ4のように、スピネル型構造を採る独立した物質クラス、また
はＦｅ2ＣｏＯ4、Ｆｅ2ＦｅＯ4（Ｆｅ3Ｏ4）等、ｘ、ｙ指数がＢカチオンのみ（
Ｂ2ＢＯ4）である物質を含む。
Ｂの位置が反転した、つまり最初は指数ｙであったＢカチオンが指数ｘの位置に
あり、Ａカチオンが指数ｙの位置にある、Ｍｇ2ＴｉＯ4（２１４）、Ｃｒ2Ｍｇ
Ｏ4、Ａｌ2ＭｇＯ4のように、スピネル型構造を採る独立した物質クラス、また
はＦｅ2ＣｏＯ4、Ｆｅ2ＦｅＯ4（Ｆｅ3Ｏ4）等、ｘ、ｙ指数がＢカチオンのみ（
Ｂ2ＢＯ4）である物質を含む。
【００２６】 ｎ＝１、２、３、４のときｘ＝ｎ＋１、ｙ＝ｎ＋１、ｚ＝３ｎ＋５により定義
される指数ｘ、ｙ、ｚの組み合わせは、部分的に酸素インタカレーションを有す
る物質を与える独立した物質クラスを示す。
される指数ｘ、ｙ、ｚの組み合わせは、部分的に酸素インタカレーションを有す
る物質を与える独立した物質クラスを示す。
【００２７】 ｘ＝１、ｙ＝１、ｚ＝１と、指数ｘまたはｙが０のいずれかにより定義される
指数ｘ、ｙ、ｚの組み合わせは、ＢｅＯ、ＭｇＯ、ＢａＯ、ＣａＯ、．．．Ｎｉ
Ｏ、ＭｎＯ、ＣｏＯ、ＣｕＯ、ＺｎＯのような典型的物質を示す。或いは ｎ＝１または２のとき、ｘ＝ｎ、ｙ＝ｎ、ｚ＝ｎ＋１と、ｎ＝１で指数ｘまた
はｙが０のいずれかにより定義される指数ｘ、ｙ、ｚの組み合わせは、ＴｉＯ2
、ＶＯ2、ＭｎＯ2、ＧｅＯ2、ＣｅＯ2、ＰｒＯ2、ＳｎＯ2のような物質を示す。 Ｎ＝２のときは、Ａｌ2Ｏ3、Ｃｅ2Ｏ3、Ｎｄ2Ｏ3、Ｔｉ2Ｏ3、Ｓｃ2Ｏ3、Ｌａ 2 Ｏ3のような物質を示す。または ｎ＝２でｘ＝ｎ、ｙ＝ｎ、ｚ＝２Ｎ＋１と、指数ｘまたはｙが０のとき、Ｎｂ 2 Ｏ5、Ｔａ2Ｏ5等のような典型的物質を示す。
指数ｘ、ｙ、ｚの組み合わせは、ＢｅＯ、ＭｇＯ、ＢａＯ、ＣａＯ、．．．Ｎｉ
Ｏ、ＭｎＯ、ＣｏＯ、ＣｕＯ、ＺｎＯのような典型的物質を示す。或いは ｎ＝１または２のとき、ｘ＝ｎ、ｙ＝ｎ、ｚ＝ｎ＋１と、ｎ＝１で指数ｘまた
はｙが０のいずれかにより定義される指数ｘ、ｙ、ｚの組み合わせは、ＴｉＯ2
、ＶＯ2、ＭｎＯ2、ＧｅＯ2、ＣｅＯ2、ＰｒＯ2、ＳｎＯ2のような物質を示す。 Ｎ＝２のときは、Ａｌ2Ｏ3、Ｃｅ2Ｏ3、Ｎｄ2Ｏ3、Ｔｉ2Ｏ3、Ｓｃ2Ｏ3、Ｌａ 2 Ｏ3のような物質を示す。または ｎ＝２でｘ＝ｎ、ｙ＝ｎ、ｚ＝２Ｎ＋１と、指数ｘまたはｙが０のとき、Ｎｂ 2 Ｏ5、Ｔａ2Ｏ5等のような典型的物質を示す。
【００２８】 ｎ＝１、２または３で、ｘ＝ｎ、ｙ＝ｎ、ｚ＝３ｎにより定義される指数ｘ、
ｙ、ｚの組み合わせは、ｎ＝１で、ＳｒＴｉＯ3、ＢａＴｉＯ3、ＫＮｂＯ3、Ｌ
ｉＮｂＯ3等のような、独立した物質クラス、いわゆるペロブスカイトを示す。 ｎ＝２では、Ｓｒ2ＦｅＭｏＯ6等の指数（２２６）の物質が得られる。
ｙ、ｚの組み合わせは、ｎ＝１で、ＳｒＴｉＯ3、ＢａＴｉＯ3、ＫＮｂＯ3、Ｌ
ｉＮｂＯ3等のような、独立した物質クラス、いわゆるペロブスカイトを示す。 ｎ＝２では、Ｓｒ2ＦｅＭｏＯ6等の指数（２２６）の物質が得られる。
【００２９】 ｎ＝１または２で、ｘ＝ｎ＋１、ｙ＝ｎ、ｚ＝４ｎ＋１により定義される指数
ｘ、ｙ、ｚの組み合わせは、独立した物質クラスを示す。 ｎ＝１のとき、Ａｌ2ＴｉＯ5、Ｙ2ＭｏＯ5等のような、指数（２１５）の物質
が得られる。 ｎ＝２のとき、ＳｒＢｉ2Ｔａ２Ｏ9等が得られる。
ｘ、ｙ、ｚの組み合わせは、独立した物質クラスを示す。 ｎ＝１のとき、Ａｌ2ＴｉＯ5、Ｙ2ＭｏＯ5等のような、指数（２１５）の物質
が得られる。 ｎ＝２のとき、ＳｒＢｉ2Ｔａ２Ｏ9等が得られる。
【００３０】 前記クラスはそれぞれ、化合物ＡｘやＢｙの少なくともいずれかが、Ａ、Ｂの
対応するグループの１つまたはいくつかの元素の組み合わせからなるように、物
質の組成を変えることによって変更を加えることができる。
対応するグループの１つまたはいくつかの元素の組み合わせからなるように、物
質の組成を変えることによって変更を加えることができる。
【００３１】 また、E．Kaldis（eds．）らによるHigh-Tc Superconductivity 1996：Ten Ye
ars After Discovery、pp．95-108で公開されているように、それぞれｎが異な
り、構造単位胞や小単位胞がそれぞれ酸素インタカレーションにより得られた対
応する同族列の一部である構造単位胞または小単位胞の組み合わせにより形成さ
れる超格子を与えることによって変更を加えられる。更に、それぞれｎが異なり
、構造単位胞や小単位胞がそれぞれ対応する同族列の一部であるRuddlesden Pop
per型構造の構造単位胞や小単位胞の組み合わせにより形成される超格子を与え
ることにより変更が加えられる。このような格子の変更では、単一または複数の
遷移金属の酸素八面体層が、化合物Ａと酸素を含む１つ以上のブロック層により
分離した格子構造が形成される。
ars After Discovery、pp．95-108で公開されているように、それぞれｎが異な
り、構造単位胞や小単位胞がそれぞれ酸素インタカレーションにより得られた対
応する同族列の一部である構造単位胞または小単位胞の組み合わせにより形成さ
れる超格子を与えることによって変更を加えられる。更に、それぞれｎが異なり
、構造単位胞や小単位胞がそれぞれ対応する同族列の一部であるRuddlesden Pop
per型構造の構造単位胞や小単位胞の組み合わせにより形成される超格子を与え
ることにより変更が加えられる。このような格子の変更では、単一または複数の
遷移金属の酸素八面体層が、化合物Ａと酸素を含む１つ以上のブロック層により
分離した格子構造が形成される。
【００３２】 このような複数の物質の１つの好適な例として、クロム・ドーパント量が０％
乃至５％、好適には０％乃至１％、より好適には０．２％のＢａxＳｒ1-xＴｉＯ 3 （０＜＝ｘ＜＝０．７）がある。
乃至５％、好適には０％乃至１％、より好適には０．２％のＢａxＳｒ1-xＴｉＯ 3 （０＜＝ｘ＜＝０．７）がある。
【００３３】 前記複数の物質の他の要素は、バナジウム・ドーパントが０％乃至５％のＢａ x Ｓｒ1-xＴｉＯ3（０＜＝ｘ＜＝０．７）による物質である。
【００３４】 マンガンも、特にクロムやバナジウムを伴う組成で好適なドーパントである。
【００３５】 前記複数の物質の他の要素は、Ｎｂ等、他の遷移金属カチオンを持つペロブス
カイト系化合物である。他のドーパントとしては、遷移金属元素とその組み合わ
せ、つまりｄ軌道（３ｄ、４ｄ、または５ｄ軌道）に価電子を持つ元素がある。
カイト系化合物である。他のドーパントとしては、遷移金属元素とその組み合わ
せ、つまりｄ軌道（３ｄ、４ｄ、または５ｄ軌道）に価電子を持つ元素がある。
【００３６】 このような物質が、例えばコンデンサ状構造の誘電層に用いられてマイクロ電
子デバイスが形成されると、新しい電圧パルスの印加により他の状態に切り替え
られるまで、印加される電圧パルスに応じてＨＩＧＨまたはＬＯＷ導通状態に切
り替えられた状態にとどまる。従って、そのような複雑な誘電物質を持つコンデ
ンサ状構造の抵抗は、組み込まれた電極に短い電圧パルス或いは短い電流パルス
を印加することによって変更できる。
子デバイスが形成されると、新しい電圧パルスの印加により他の状態に切り替え
られるまで、印加される電圧パルスに応じてＨＩＧＨまたはＬＯＷ導通状態に切
り替えられた状態にとどまる。従って、そのような複雑な誘電物質を持つコンデ
ンサ状構造の抵抗は、組み込まれた電極に短い電圧パルス或いは短い電流パルス
を印加することによって変更できる。
【００３７】 このようなマイクロ電子デバイスで最も決定的な電気特性は、マイクロ電子デ
バイスの２つの端子間の所定印加電圧パルスに応じた抵抗の変化であり、これに
より前記コンデンサ状構造は"切り替え可能な抵抗"とみなすことができる。その
スイッチング挙動は、電圧または電流によるヒステリシス挙動によって生じるこ
とが知られている。
バイスの２つの端子間の所定印加電圧パルスに応じた抵抗の変化であり、これに
より前記コンデンサ状構造は"切り替え可能な抵抗"とみなすことができる。その
スイッチング挙動は、電圧または電流によるヒステリシス挙動によって生じるこ
とが知られている。
【００３８】 前記の性質のため、異なる抵抗値により、つまり高抵抗状態を論理"０"に、低
抵抗状態を論理"１"に関連付けることによってデジタル情報を保存することが可
能である。実際の状態、つまり保存される情報は、誘電層の抵抗が低いとき比較
的大きく、またその逆であることから、電流読取りまたは漏れ電流の測定によっ
て読出される。従って従来技術のＤＲＡＭの性能を妨げる漏れ電流を利用して保
存値を読取ることができる。本発明によれば、情報を保存するためにコンデンサ
の静電荷も強誘電物質の分極も不要であり、その代わりその抵抗を必要とする。
抵抗状態を論理"１"に関連付けることによってデジタル情報を保存することが可
能である。実際の状態、つまり保存される情報は、誘電層の抵抗が低いとき比較
的大きく、またその逆であることから、電流読取りまたは漏れ電流の測定によっ
て読出される。従って従来技術のＤＲＡＭの性能を妨げる漏れ電流を利用して保
存値を読取ることができる。本発明によれば、情報を保存するためにコンデンサ
の静電荷も強誘電物質の分極も不要であり、その代わりその抵抗を必要とする。
【００３９】 従って、前記の概念を具体化することによって、情報を簡単に保存する方法を
採ることができる。
採ることができる。
【００４０】 本発明に使用できる物質には、例えばＲＡＭセルに用いる場合、従来のメモリ
・セルに対して、１つのコンデンサ状構造デバイスしか含まないこの新しいセル
を、それを動作させる、つまり読取り、書込み、或いは消去を行うため、従来の
ＤＲＡＭセルの機能を実行する従来技術に用いられるコンデンサにトランジスタ
構成を結合する必要なしに、一対の電極端子のみで構成できるという利点がある
。そのようなセルの１つの端子がグランドに接続され、もう１つが書込み、消去
、または読取りのため使用される。
・セルに対して、１つのコンデンサ状構造デバイスしか含まないこの新しいセル
を、それを動作させる、つまり読取り、書込み、或いは消去を行うため、従来の
ＤＲＡＭセルの機能を実行する従来技術に用いられるコンデンサにトランジスタ
構成を結合する必要なしに、一対の電極端子のみで構成できるという利点がある
。そのようなセルの１つの端子がグランドに接続され、もう１つが書込み、消去
、または読取りのため使用される。
【００４１】 従って、チップ上に占めるスペースがかなり小さく、作製ステップもかなり少
ないＲＡＭセルを構成することができる。
ないＲＡＭセルを構成することができる。
【００４２】 更に、使用可能な物質は、電源を接続しない場合の保持時間が少なくとも数か
月とかなり長く、よって不揮発性メモリとして使用できる。従って、２重のメリ
ットが得られる。まず、リフレッシュ・サイクル、よってリフレッシュ回路が不
要になるので、読取りと書込みのプロセスに全時間を利用できる。第２に、電源
断は保存データの喪失を意味しないので、データ保存セキュリティが向上する。
月とかなり長く、よって不揮発性メモリとして使用できる。従って、２重のメリ
ットが得られる。まず、リフレッシュ・サイクル、よってリフレッシュ回路が不
要になるので、読取りと書込みのプロセスに全時間を利用できる。第２に、電源
断は保存データの喪失を意味しないので、データ保存セキュリティが向上する。
【００４３】 基本的に、メモリ・セルは、電圧制御方式か電流制御方式のいずれかで動作可
能である。つまり電圧パルスの印加または電流パルスの印加により情報を保存で
きる。いずれの場合も、電圧または電流を検出することによって情報を読取るこ
とができる。便宜上、ここでは、電圧方式についてのみ説明する。
能である。つまり電圧パルスの印加または電流パルスの印加により情報を保存で
きる。いずれの場合も、電圧または電流を検出することによって情報を読取るこ
とができる。便宜上、ここでは、電圧方式についてのみ説明する。
【００４４】 例えば電圧制御方式で、"１"を読取るとき流れる電流は、"０"の読取りに比べ
ると、抵抗の違いにより約２０倍大きい。この性質は、同じセルにビットを２つ
以上保存するとき都合よく利用できる。従って、書込みと消去に、形状、レベル
、或いは期間が異なるか、もしくは数の異なる電圧パルス、単一パルス、或いは
そのシーケンスを印加することによって、２ビット、３ビット、またはそれ以上
の複数のビットを保存または削除することができる。これにより、異なるレベル
間に十分大きい距離が保たれる。
ると、抵抗の違いにより約２０倍大きい。この性質は、同じセルにビットを２つ
以上保存するとき都合よく利用できる。従って、書込みと消去に、形状、レベル
、或いは期間が異なるか、もしくは数の異なる電圧パルス、単一パルス、或いは
そのシーケンスを印加することによって、２ビット、３ビット、またはそれ以上
の複数のビットを保存または削除することができる。これにより、異なるレベル
間に十分大きい距離が保たれる。
【００４５】
各図、特に図１を参照する。コンデンサ状構造を持つマイクロ電子デバイス１
０の基本構造について詳しく説明する。このマイクロ電子デバイスはメモリ・セ
ルとして使用できる。
０の基本構造について詳しく説明する。このマイクロ電子デバイスはメモリ・セ
ルとして使用できる。
【００４６】 マイクロ電子デバイス１０は、ＳｒＲｕＯ3から形成された酸化物のベース電
極１２と、絶縁物質をクロム（Ｃｒ）で低ドープした（ＢａＳｒ）ＴｉＯ3から
形成された酸化物の絶縁層を持つ領域１４、及びＳｒＴｉＯ3基板１８上の金属
（Ａｕ）上電極１６を含み、パルス・レーザ堆積により作製される。マイクロ電
子デバイス１０は薄膜コンデンサ状構造を持つ。
極１２と、絶縁物質をクロム（Ｃｒ）で低ドープした（ＢａＳｒ）ＴｉＯ3から
形成された酸化物の絶縁層を持つ領域１４、及びＳｒＴｉＯ3基板１８上の金属
（Ａｕ）上電極１６を含み、パルス・レーザ堆積により作製される。マイクロ電
子デバイス１０は薄膜コンデンサ状構造を持つ。
【００４７】 端子２０上に前記上電極１６、もう１つの端子２２に前記ベース電極１２が接
続される。
続される。
【００４８】 マイクロ電子デバイス１０の基本的スイッチング挙動及び他の物理的性質をテ
ストするため設定した実験用構成では、絶縁層の厚みは３００ナノメートルだっ
た。
ストするため設定した実験用構成では、絶縁層の厚みは３００ナノメートルだっ
た。
【００４９】 領域１４の絶縁層は、クロム（Ｃｒ）０．２％でドープした。
【００５０】 漏れ電流は、図に示しているように、前記端子２０、２２間でＤＣ電圧源２４
により生成されるバイアス電圧の関数として測定した。
により生成されるバイアス電圧の関数として測定した。
【００５１】 図２乃至図４を参照する。漏れ電流電圧特性は、図２では線形に示し、図３で
は漏れ電流の絶対量の対数表示で、図４では両方の対数表示で示す。
は漏れ電流の絶対量の対数表示で、図４では両方の対数表示で示す。
【００５２】 印加バイアス電圧が数１０ｍＶ程度と小さい場合、線形電流電圧特性（ＩＶＣ
）を観察することができる。数１００ｍＶと中程度の印加電圧では、印加電圧か
らの電流の２次依存が見られる。
）を観察することができる。数１００ｍＶと中程度の印加電圧では、印加電圧か
らの電流の２次依存が見られる。
【００５３】 このＩＶＣ形状及び挙動は、空間電荷制限電流として説明することができる。
印加電圧が大きくなると、漏れ電流が印加電圧の上昇とともに指数的に増加する
。
印加電圧が大きくなると、漏れ電流が印加電圧の上昇とともに指数的に増加する
。
【００５４】 マイクロ電子デバイス１０のコンデンサ状構造は、再現可能なスイッチング挙
動を示し、以下に述べるように、電流電圧特性にヒステリシス・ループが生じる
。
動を示し、以下に述べるように、電流電圧特性にヒステリシス・ループが生じる
。
【００５５】 ＳｒＲｕＯ3電極に対して負の大きなバイアス電圧は、約−０．８ボルトでの
漏れ電流の突然の上昇につながる。大きい正バイアス電圧に戻すと、漏れ電流も
＋０．７ボルトで再び低い値に戻る。漏れ電流のこの突然の上昇と突然の下降は
、スイッチングの基本的特徴であり、異なる状態の決め手になる。
漏れ電流の突然の上昇につながる。大きい正バイアス電圧に戻すと、漏れ電流も
＋０．７ボルトで再び低い値に戻る。漏れ電流のこの突然の上昇と突然の下降は
、スイッチングの基本的特徴であり、異なる状態の決め手になる。
【００５６】 本発明によれば、ここに説明した基本的なスイッチング挙動により、マイクロ
電子デバイス１０を非常にシンプルなデバイスまたはメモリ・デバイスとして、
つまりＲＡＭのメモリ・セルとして動作させることが可能である。これについて
は、図５乃至図１０を参照して説明する。
電子デバイス１０を非常にシンプルなデバイスまたはメモリ・デバイスとして、
つまりＲＡＭのメモリ・セルとして動作させることが可能である。これについて
は、図５乃至図１０を参照して説明する。
【００５７】 基本的に、書込み電圧パルスをマイクロ電子デバイス１０に印加することで、
システムは、情報を保存するとみなすことのできる低抵抗値に切り替わる。消去
電圧パルスは、マイクロ電子デバイス１０の抵抗状態を回復し、情報が削除つま
り消去される。
システムは、情報を保存するとみなすことのできる低抵抗値に切り替わる。消去
電圧パルスは、マイクロ電子デバイス１０の抵抗状態を回復し、情報が削除つま
り消去される。
【００５８】 図５からわかるように、急峻なピークとして示した３００ｍｓ長の異なる電圧
パルス列がマイクロ電子デバイス１０の電極（１２、１６）に印加された。
パルス列がマイクロ電子デバイス１０の電極（１２、１６）に印加された。
【００５９】 ここでは、負のパルスである書込みパルス（第２電圧パルス６．１）により情
報が書込まれ、情報は、一定の遅延の後、ここでは正パルスである消去パルス（
第１電圧パルス５．１）により削除される。図５、図７に示すように、一般に、
各第１電圧パルス５．１は第１状態１（高オーミック状態）につながり、一方、
各第２電圧パルス６．１は第２状態２（低オーミック状態）につながる。繰り返
し電圧パルス５．１、６．１の間、小さい負の読取り電圧９が周期的にオン／オ
フ切り替えられ、情報が読取られ、現実的読取りプロセスがシミュレートされる
。書込みまたは消去の各パルスの後、それぞれ１秒周期の読取りサイクルが１２
０回実行される。この読取り手順は、図５の拡大部分に時間を細かくして示して
いる。
報が書込まれ、情報は、一定の遅延の後、ここでは正パルスである消去パルス（
第１電圧パルス５．１）により削除される。図５、図７に示すように、一般に、
各第１電圧パルス５．１は第１状態１（高オーミック状態）につながり、一方、
各第２電圧パルス６．１は第２状態２（低オーミック状態）につながる。繰り返
し電圧パルス５．１、６．１の間、小さい負の読取り電圧９が周期的にオン／オ
フ切り替えられ、情報が読取られ、現実的読取りプロセスがシミュレートされる
。書込みまたは消去の各パルスの後、それぞれ１秒周期の読取りサイクルが１２
０回実行される。この読取り手順は、図５の拡大部分に時間を細かくして示して
いる。
【００６０】 マイクロ電子デバイス１０からの読取りは、電流が一桁低い読取り期間が後に
続く書込みと消去のとき発生する電流スパイクを示す図６からわかるように、−
０．２Ｖと小さい印加電圧で流れる漏れ電流を測定することによって行われる。
図７は図６の漏れ電流をスケーリングしたもので、前記の第１状態１と第２状態
２が明らかに見て取れる。
続く書込みと消去のとき発生する電流スパイクを示す図６からわかるように、−
０．２Ｖと小さい印加電圧で流れる漏れ電流を測定することによって行われる。
図７は図６の漏れ電流をスケーリングしたもので、前記の第１状態１と第２状態
２が明らかに見て取れる。
【００６１】 ２つの異なる抵抗状態ははっきり分けることができる。３０ナノアンペア付近
の第１状態１は、抵抗Ｒ＝６．６メガオーム、第２状態２は漏れ電流６５０ナノ
アンペアで、抵抗Ｒ＝３００キロオームである。第１状態１はここで論理"０"に
、第２状態２は論理"１"にそれぞれ関連付けられる。
の第１状態１は、抵抗Ｒ＝６．６メガオーム、第２状態２は漏れ電流６５０ナノ
アンペアで、抵抗Ｒ＝３００キロオームである。第１状態１はここで論理"０"に
、第２状態２は論理"１"にそれぞれ関連付けられる。
【００６２】 "１"の抵抗値は"０"値の２０分の１である。従って２つの論理状態"１"と"０"
の明確な分離が得られる。
の明確な分離が得られる。
【００６３】 また、印加電圧パルス５．１、６．１に対する抵抗のこの著しい依存と、ヒス
テリシス挙動により、マイクロ電子デバイス１０に異なる値を書込み、１つの所
定読取り電圧で読取ることができる。この、いわゆるマルチレベル・スケーリン
グ現象については後で詳しく説明する。
テリシス挙動により、マイクロ電子デバイス１０に異なる値を書込み、１つの所
定読取り電圧で読取ることができる。この、いわゆるマルチレベル・スケーリン
グ現象については後で詳しく説明する。
【００６４】 この例の実験的測定の間、３００ｍｓ（急峻なピークの周期）の間に情報が書
込まれて消去され、２４０ｓ保存された。情報の書込みと消去の時間は、特別に
選択された実験パラメータであるが、メモリ・デバイス自体によっては制限され
ない。従って、図１１に関して示しているように、書込み／消去プロセスの最終
速度はかなり大きい。
込まれて消去され、２４０ｓ保存された。情報の書込みと消去の時間は、特別に
選択された実験パラメータであるが、メモリ・デバイス自体によっては制限され
ない。従って、図１１に関して示しているように、書込み／消去プロセスの最終
速度はかなり大きい。
【００６５】 情報を保存できる時間は、図１１に示す他の測定で確認された通り、実験で測
定された２４０ｓよりかなり長い。
定された２４０ｓよりかなり長い。
【００６６】 このようなコンデンサ状構造のスイッチング挙動を、Ｃｒドーピングを変えて
分析すると、スイッチング挙動はＣｒ低ドープ構造で著しいこと、つまり最適な
結果は約０．２％のＣｒドーピングで得られることを観察することができる。こ
うしたコンデンサ状構造では、"０"と"１"の違いは最適であり再現性も良い。
分析すると、スイッチング挙動はＣｒ低ドープ構造で著しいこと、つまり最適な
結果は約０．２％のＣｒドーピングで得られることを観察することができる。こ
うしたコンデンサ状構造では、"０"と"１"の違いは最適であり再現性も良い。
【００６７】 本発明の主な側面をまとめると、ＤＣ抵抗は印加電圧パルスとともに変化し、
ドープした酸化物を含む構造は、次のような興味深い性質を持つメモリ・デバイ
スまたはメモリ・セルとして動作させることができる。
ドープした酸化物を含む構造は、次のような興味深い性質を持つメモリ・デバイ
スまたはメモリ・セルとして動作させることができる。
【００６８】 まず、メモリ・セル全体がコンデンサ状構造であるため、構造が非常にシンプ
ルである。従って、読取り、書込み、消去に１つの端子を用い、２つの端子のみ
で動作させることができる。つまり、ＵＬＳＩ技術に最適である。
ルである。従って、読取り、書込み、消去に１つの端子を用い、２つの端子のみ
で動作させることができる。つまり、ＵＬＳＩ技術に最適である。
【００６９】 その他、"０"値と"１"値の抵抗差は、図７からわかるように少なくとも一桁で
ある。更に図２のＩＶＣからわかるように、複数の異なる論理値を保存するため
、大きい抵抗範囲を利用することができる。つまりマルチレベル・スイッチング
を達成できる。そのため、２進法を実現するためではなく、例えば、後続の読取
り／消去サイクルでメモリ・セルに書込み、そこから読取ることのできる１０個
の異なる論理値をベースにしたデジタル１０進法を実現するため、先に述べたよ
うに、サイズ等の異なる複数の書込みパルスを印加し、特定の論理値をメモリ・
セルに書込みことができる。
ある。更に図２のＩＶＣからわかるように、複数の異なる論理値を保存するため
、大きい抵抗範囲を利用することができる。つまりマルチレベル・スイッチング
を達成できる。そのため、２進法を実現するためではなく、例えば、後続の読取
り／消去サイクルでメモリ・セルに書込み、そこから読取ることのできる１０個
の異なる論理値をベースにしたデジタル１０進法を実現するため、先に述べたよ
うに、サイズ等の異なる複数の書込みパルスを印加し、特定の論理値をメモリ・
セルに書込みことができる。
【００７０】 また情報は、長い時間保存され、これは従来のＤＲＡＭセルと比べて大きなメ
リットである。
リットである。
【００７１】 図８乃至図１０は、他のマイクロ電子デバイスであり、マルチレベル・メモリ
・デバイスとして使用できる第２メモリ・デバイスの動作を示す。図８乃至図１
０は互いに関連しているので、第２メモリ・デバイスの動作を理解するという文
脈で考える。この第２メモリ・デバイスは簡潔化のため図には示していないが、
構造は図１に示す通りである。第２メモリ・デバイスは、ＳｒＲｕＯ3から形成
された酸化物のベース電極１２と、絶縁物質に対してクロム（Ｃｒ）を０．２％
低ドープしたＳｒＺｒＯ3から形成された領域１４、及びＳｒＴｉＯ3基板１８上
の金属（Ｐｔ／Ｔｉ）上電極１６を含み、これもパルス・レーザ堆積により作製
される。
・デバイスとして使用できる第２メモリ・デバイスの動作を示す。図８乃至図１
０は互いに関連しているので、第２メモリ・デバイスの動作を理解するという文
脈で考える。この第２メモリ・デバイスは簡潔化のため図には示していないが、
構造は図１に示す通りである。第２メモリ・デバイスは、ＳｒＲｕＯ3から形成
された酸化物のベース電極１２と、絶縁物質に対してクロム（Ｃｒ）を０．２％
低ドープしたＳｒＺｒＯ3から形成された領域１４、及びＳｒＴｉＯ3基板１８上
の金属（Ｐｔ／Ｔｉ）上電極１６を含み、これもパルス・レーザ堆積により作製
される。
【００７２】 図８からわかるように、急峻なピークとして示している異なる電圧パルス列が
第２メモリ・デバイスに印加された。特に、現実的な消去、書込みプロセスをシ
ミュレートするため、消去電圧パルス５、低書込みパルス６、中間書込みパルス
７、及び高書込みパルス８が、所定の繰り返し順序で印加された。消去電圧パル
ス５のピークはそれぞれ、期間１ｍｓで３０個のパルスを示す。情報を読取るた
め、１０ｓの間隔で小さい読取り電圧９が適宜印加された。この読取り電圧９は
、異なる状態１乃至４へのスイッチングのため印加される異なる電圧パルス５乃
至８よりも小さい。
第２メモリ・デバイスに印加された。特に、現実的な消去、書込みプロセスをシ
ミュレートするため、消去電圧パルス５、低書込みパルス６、中間書込みパルス
７、及び高書込みパルス８が、所定の繰り返し順序で印加された。消去電圧パル
ス５のピークはそれぞれ、期間１ｍｓで３０個のパルスを示す。情報を読取るた
め、１０ｓの間隔で小さい読取り電圧９が適宜印加された。この読取り電圧９は
、異なる状態１乃至４へのスイッチングのため印加される異なる電圧パルス５乃
至８よりも小さい。
【００７３】 図９は、異なる電圧パルス５乃至８により生成される電流を示し、図１０は、
図９の読取り電流を拡大したものを示す。図１０から、異なるオーミック抵抗に
対応した異なる状態１乃至４がはっきり見て取れる。第２メモリ・デバイスの領
域１４のオーミック抵抗は、１つの消去パルスが印加された後はＨＩＧＨとみな
すことができる。つまり第２メモリ・デバイスはそのとき、高オーミック状態（
第１状態１）を保存している。逆に、低書込みパルス６はそれぞれ第２状態２に
つながり、中間書込みパルス７はそれぞれ第３状態３に、高書込みパルス８はそ
れぞれ第４状態４につながり、これにより第４状態４は最低オーミック状態にな
る。第２状態２と第３状態３は、高オーミック状態と最低オーミック状態の中間
にある。図８からわかるように、消去パルス５は書込みパルス６乃至８の間に印
加され、それぞれ第２状態２、第３状態３、または第４状態４から第１状態１に
切り替えられている。
図９の読取り電流を拡大したものを示す。図１０から、異なるオーミック抵抗に
対応した異なる状態１乃至４がはっきり見て取れる。第２メモリ・デバイスの領
域１４のオーミック抵抗は、１つの消去パルスが印加された後はＨＩＧＨとみな
すことができる。つまり第２メモリ・デバイスはそのとき、高オーミック状態（
第１状態１）を保存している。逆に、低書込みパルス６はそれぞれ第２状態２に
つながり、中間書込みパルス７はそれぞれ第３状態３に、高書込みパルス８はそ
れぞれ第４状態４につながり、これにより第４状態４は最低オーミック状態にな
る。第２状態２と第３状態３は、高オーミック状態と最低オーミック状態の中間
にある。図８からわかるように、消去パルス５は書込みパルス６乃至８の間に印
加され、それぞれ第２状態２、第３状態３、または第４状態４から第１状態１に
切り替えられている。
【００７４】 ２ビットのメモリ・セルでは、第１状態１は論理"００"、第２状態２は論理"
０１"、第３状態３は論理"１０"、第４状態４は論理"１１"に等、異なる状態１
乃至４それぞれに論理値を関連付けることができる。一般には、図の４つの異な
る状態１乃至４よりも多くの状態を得ることができる。
０１"、第３状態３は論理"１０"、第４状態４は論理"１１"に等、異なる状態１
乃至４それぞれに論理値を関連付けることができる。一般には、図の４つの異な
る状態１乃至４よりも多くの状態を得ることができる。
【００７５】 消去電圧パルス５は、ここでは負の電圧パルス、書込みパルス６乃至８は正パ
ルスである。基本的には、初めてメモリ・デバイスを使用する前に、このデバイ
スを分極するため初期化電圧を印加する必要がある。この分極により、消去電圧
パルスが正になり、書込みパルスは負になる、または消去電圧パルスが負になり
書込みパルスは正になる。
ルスである。基本的には、初めてメモリ・デバイスを使用する前に、このデバイ
スを分極するため初期化電圧を印加する必要がある。この分極により、消去電圧
パルスが正になり、書込みパルスは負になる、または消去電圧パルスが負になり
書込みパルスは正になる。
【００７６】 消去パルス５それぞれの大きさが書込みパルス６乃至８と同等またはより小さ
いかどうかが示されるので都合が良い。
いかどうかが示されるので都合が良い。
【００７７】 例とは逆に、消去パルス５は、第４状態４からオーミック抵抗の大きい異なる
状態３、２、１へ直接スイッチングするため、振幅を変えることができる。つま
り、特に低オーミック状態（ここでは第４状態４）から高オーミック状態（第３
状態３、第２状態２、或いは第１状態１へも等）へのスイッチングでは、消去パ
ルス５は、調整され段階的に増加する振幅を有する。このような方法ではまた、
第４状態４から第２状態２へ直接スイッチングすることも可能である。
状態３、２、１へ直接スイッチングするため、振幅を変えることができる。つま
り、特に低オーミック状態（ここでは第４状態４）から高オーミック状態（第３
状態３、第２状態２、或いは第１状態１へも等）へのスイッチングでは、消去パ
ルス５は、調整され段階的に増加する振幅を有する。このような方法ではまた、
第４状態４から第２状態２へ直接スイッチングすることも可能である。
【００７８】 マルチレベル・メモリ・デバイスのスイッチング挙動を７７Ｋで調べテストし
たが、同じスイッチング挙動を室温で実現することも可能である。
たが、同じスイッチング挙動を室温で実現することも可能である。
【００７９】 図１１は、別のマイクロ電子デバイス（第３メモリ・デバイス）の一定時間で
の測定結果を示す。第３メモリ・デバイスは、先に述べた第２メモリ・デバイス
と同じ構造であるが、上電極１２はＡｕを含む。
の測定結果を示す。第３メモリ・デバイスは、先に述べた第２メモリ・デバイス
と同じ構造であるが、上電極１２はＡｕを含む。
【００８０】 図の上の列に印加電圧を、下の列に得られる電流値を示している。図１１のａ
は２つの消去パルス５と３つの書込みパルス６で、それぞれ周期は１μｓ、１分
間隔で印加される。対応する状態１、２での電流値を図１１のｂに示す。図から
わかるように、２８．４．９９の第３正書込みパルス６は、第１状態１から第２
状態２へのスイッチングにつながった。その後、第３メモリ・デバイスは、電源
を接続することなく保存され、長期間使用されなかった。図１１のｃとｄは、２
か月間での非周期的測定を示す。測定日付を図１１のｄに示している。特に図１
１のｃは読取り電圧パルス９を、図１１のｄは電流値を示す。結果をみると、第
２状態２は長期に渡って保存され、よって第３メモリ・デバイスはこの期間には
不揮発性とみなすことができる。図１１のｅは更に、書込みと消去のパルスを図
１１のｆは得られた状態を示す。図１１のｇとｈは、３か月間での非周期的測定
を示す。測定日付は図１１のｈに示している。図１１のｇは、ここでも読取り電
圧パルス９を、図５のｈは得られた電流値を示す。測定結果は、ここでも、第３
メモリ・デバイスに最後に保存された情報が、減衰なく長期に渡って保存された
ことを示す。
は２つの消去パルス５と３つの書込みパルス６で、それぞれ周期は１μｓ、１分
間隔で印加される。対応する状態１、２での電流値を図１１のｂに示す。図から
わかるように、２８．４．９９の第３正書込みパルス６は、第１状態１から第２
状態２へのスイッチングにつながった。その後、第３メモリ・デバイスは、電源
を接続することなく保存され、長期間使用されなかった。図１１のｃとｄは、２
か月間での非周期的測定を示す。測定日付を図１１のｄに示している。特に図１
１のｃは読取り電圧パルス９を、図１１のｄは電流値を示す。結果をみると、第
２状態２は長期に渡って保存され、よって第３メモリ・デバイスはこの期間には
不揮発性とみなすことができる。図１１のｅは更に、書込みと消去のパルスを図
１１のｆは得られた状態を示す。図１１のｇとｈは、３か月間での非周期的測定
を示す。測定日付は図１１のｈに示している。図１１のｇは、ここでも読取り電
圧パルス９を、図５のｈは得られた電流値を示す。測定結果は、ここでも、第３
メモリ・デバイスに最後に保存された情報が、減衰なく長期に渡って保存された
ことを示す。
【００８１】 図１２を参照する。４ビット・メモリ回路の構成が示してある。
【００８２】 アドレス・ライン２８を介してデコーダ３０によりアドレス指定される４ビッ
ト・メモリ回路を表すため、４つのマイクロ電子デバイス１０（メモリ・セル１
０）が線形に構成される。デコーダ３０の出力は上電極１６（図１）に接続され
る。ベース電極２２はそれぞれグランドに接続される。書込み、消去、または読
取りの電圧パルスは、バイアス・ライン３２を通して特定のメモリ・セル１０に
印加することができる。出力ライン３４を通して、メモリ・セルの出力電流が評
価される。
ト・メモリ回路を表すため、４つのマイクロ電子デバイス１０（メモリ・セル１
０）が線形に構成される。デコーダ３０の出力は上電極１６（図１）に接続され
る。ベース電極２２はそれぞれグランドに接続される。書込み、消去、または読
取りの電圧パルスは、バイアス・ライン３２を通して特定のメモリ・セル１０に
印加することができる。出力ライン３４を通して、メモリ・セルの出力電流が評
価される。
【００８３】 同様に、メモリ・セル１０列のベース電極２２を他のデコーダに接続すること
によって、マトリックス状構成が得られる。
によって、マトリックス状構成が得られる。
【００８４】 図１に示すように、チップ上のコンデンサ状構造の特定のコンポーネント１２
、１４、１６、１８が、そのチップで達成される特定の集積レベルにより課され
る条件に合わせて調整されることは明らかである。従って、幅広い様々なアーキ
テクチャを実現することができる。
、１４、１６、１８が、そのチップで達成される特定の集積レベルにより課され
る条件に合わせて調整されることは明らかである。従って、幅広い様々なアーキ
テクチャを実現することができる。
【００８５】 前記のメモリ・セル１０の情報格納機能の他、電気回路や電子回路のアクティ
ブなスイッチング素子として、ドープしたコンデンサ状構造を含むシステムを使
用することも可能である。
ブなスイッチング素子として、ドープしたコンデンサ状構造を含むシステムを使
用することも可能である。
【００８６】 この領域では、スイッチング動作は特定の抵抗値に限定されない。数メガオー
ムの抵抗を持つデバイスは、書込みと消去では電圧１ボルト乃至５ボルト、読取
りでは０．０５ボルト乃至０．５ボルトで動作可能である。抵抗がより低いデバ
イスも、電圧は異なるが動作可能である。
ムの抵抗を持つデバイスは、書込みと消去では電圧１ボルト乃至５ボルト、読取
りでは０．０５ボルト乃至０．５ボルトで動作可能である。抵抗がより低いデバ
イスも、電圧は異なるが動作可能である。
【００８７】 更に本発明の概念は、ＡＮＧゲート、ＯＲゲート、調整可能なコンデンサ、他
のより複雑なロジック回路等、ＥＥＰＲＯＭ（電気的消去可能ＰＲＯＭ）ロジッ
ク・ゲートを形成する物質の用途に適している。
のより複雑なロジック回路等、ＥＥＰＲＯＭ（電気的消去可能ＰＲＯＭ）ロジッ
ク・ゲートを形成する物質の用途に適している。
【００８８】 特に、チタン酸ストロンチウムではなくシリコン（Ｓｉ）や他の半導体物質を
基板物質とするとき、従来技術による現在の半導体物質を基板上に成長させるこ
とができ、よって従来の半導体技術と本発明の概念によるメモリ・セルやスイッ
チング素子を接合する機能が得られる。
基板物質とするとき、従来技術による現在の半導体物質を基板上に成長させるこ
とができ、よって従来の半導体技術と本発明の概念によるメモリ・セルやスイッ
チング素子を接合する機能が得られる。
【００８９】 以上、本発明について実施例を参照して説明したが、特に特許請求の範囲に述
べているように、多種多様な物質の用途に関して、本発明の広範な主旨と範囲か
ら逸脱することなく様々な変形が可能なことは明らかであろう。
べているように、多種多様な物質の用途に関して、本発明の広範な主旨と範囲か
ら逸脱することなく様々な変形が可能なことは明らかであろう。
【００９０】 従って、明細と図は、限定的な意味ではなく説明の便宜とみなすべきである。
【００９１】 特に、領域１４の厚み及びメモリ・セルの横寸法と印加バイアス電圧またはバ
イアス電流は、それぞれ、様々なチップ設計の目的に応じて変更することができ
る。
イアス電流は、それぞれ、様々なチップ設計の目的に応じて変更することができ
る。
【００９２】 また、下電極に選択する物質も変更可能である。プラチナ（Ｐｔ）のようなシ
ンプルな金属も適している。
ンプルな金属も適している。
【００９３】 上電極の物質も可変である。Ａｕ、Ｐｔが適しているが、基本的には全ての金
属、導電酸化物が、上下両方の電極用物質として適している。
属、導電酸化物が、上下両方の電極用物質として適している。
【００９４】 まとめとして、本発明の構成に関して以下の事項を開示する。
【００９５】 （１）電極間に切り替え可能なオーミック抵抗を有する領域を持つマイクロ電
子デバイスであって、該領域の該オーミック抵抗は、異なる電圧パルスを印加し
て異なる状態に導くことによって該異なる状態間を反転可能に切り替えられ、該
領域は化合物Ａx、Ｂy及び酸素Ｏzを含む物質から形成され、該物質の該化合物
Ａは、アルカリ金属（ＩＡ族）、アルカリ土類金属（ＩＩＡ族）、希土類元素、
スカンジウム、またはイットリウムであり、該化合物ＢはＩＢ族乃至ＶＩＩＩ族
のいずれか、またはＩＩＩＡ族、ＩＶＡ族、ＶＡ族のいずれかの遷移金属であり
、該物質は異なる遷移金属のうちの１つまたはその組み合わせのドーパントを含
み、ドーパント総量は０％を超え５％未満である、マイクロ電子デバイス。 （２）前記領域のオーミック抵抗は、異なる電圧パルスのうち第１電圧パルス
を前記電極に印加し、第２状態から第１状態に切り替える、または該異なる電圧
パルスのうち第２電圧パルスを印加し、該第１状態から該第２状態に切り替える
ことによって、前記異なる状態のうち少なくとも該第１状態と前記異なる状態の
うち該第２状態との間で切り替え可能な、前記（１）記載のマイクロ電子デバイ
ス。 （３）前記第１状態のオーミック抵抗は、前記第２状態より大きく、前記第１
状態に切り替える前記異なる電圧パルスのうちの前記第１電圧パルスは、前記第
２状態に切り替える前記異なる電圧パルスのうちの前記第２パルスと符号が反対
である、前記（２）記載のマイクロ電子デバイス。 （４）前記異なる状態はそれぞれ前記領域のオーミック抵抗を前記異なる状態
のうち高オーミック状態に切り替える消去パルス、或いは該高オーミック状態か
ら前記異なる状態のうち低オーミック状態に切り替える少なくとも１つの書込み
パルスから得ることができる、前記（１）記載のマイクロ電子デバイス。 （５）前記消去パルスは、前記低オーミック状態のうち１つに切り替えるため
異なる振幅を有する、前記（４）記載のマイクロ電子デバイス。 （６）前記異なる状態は、前記異なる状態に切り替えるため印加される前記異
なる電圧パルスより小さい読取り電圧により読取ることができる、前記（１）乃
至（４）のいずれかに記載のマイクロ電子デバイス。 （７）コンデンサ状構造として使用でき、前記領域は誘電体を表す、前記（１
）記載のマイクロ電子デバイス。 （８）前記異なる状態の１つに関連する前記領域の特定のオーミック抵抗は、
該特定のオーミック抵抗を導く前記異なる電圧パルスの１つが前記電極に印加さ
れた後にも残る、前記（１）記載のマイクロ電子デバイス。 （９）前記領域のオーミック抵抗の異なる値により表されるデジタル情報を保
存でき、よって好適にはデジタル情報として２つ以上のビットを保存する、前記
のいずれかに記載のマイクロ電子デバイス。 （１０）前記物質の指数ｘ、ｙ、ｚの組み合わせは、 ｎ＝０、１、２、３のとき、ｘ＝ｎ＋２、ｙ＝ｎ＋１、ｚ＝３ｎ＋４、または ｎ＝１、２、３、４のとき、ｘ＝ｎ＋１、ｙ＝ｎ＋１、ｚ＝３ｎ＋５ により定義される、前記（１）記載のマイクロ電子デバイス。 （１１）前記物質の指数ｘ、ｙ、ｚの組み合わせは、 ｘ＝１、ｙ＝１、ｚ＝１、及び指数ｘかｙのいずれかが０、 ｎ＝１もしくは２のとき、ｘ＝ｎ、ｙ＝ｎ、ｚ＝ｎ＋１、及び指数ｘかｙのい
ずれかが０、または ｎ＝２のとき、ｘ＝ｎ、ｙ＝ｎ、ｚ＝２ｎ＋１、及び指数ｘかｙのいずれかが
０、 により定義される、前記（１）記載のマイクロ電子デバイス。 （１２）前記物質の指数ｘ、ｙ、ｚの組み合わせは、 ｎ＝１、２または３のとき、ｘ＝ｎ、ｙ＝ｎ、ｚ＝３ｎ、または ｎ＝１または２のとき、ｘ＝ｎ、ｙ＝ｎ、ｚ＝４ｎ＋１、 により定義される、前記（１）記載のマイクロ電子デバイス。 （１３）Ｃｒまたはバナジウムのドーパントを０％を超え５％未満、好適には
約０．２％含む、前記（１）記載のマイクロ電子デバイス。 （１４）前記物質の化合物ＡxまたはＢyは、Ａ、Ｂの前記対応するグループの
１つまたはいくつかの元素の組み合わせを含む、前記（１）記載のマイクロ電子
デバイス。 （１５）前記物質は、単位胞や小単位胞の組み合わせにより形成された超格子
の形で存在する、前記（１１）記載のマイクロ電子デバイス。 （１６）前記物質は、それぞれｎの異なる、単位胞や小単位胞の組み合わせに
より形成された超格子の形で存在し、該単位胞や小単位胞はそれぞれ対応する同
族列の１つである、前記（１０）または（１２）に記載のマイクロ電子デバイス
。 （１７）前記（１）乃至（１６）のいずれかに記載のマイクロ電子デバイスを
含む、メモリ・セル構成。 （１８）前記（１）乃至（１６）のいずれかに記載のマイクロ電子デバイスを
含む、半導体デバイス。 （１９）前記（１７）記載のメモリ・セル構成に情報を書込む方法であって、 前記異なる電圧パルスのうち１つの電圧パルスを前記メモリ・セル構造の前記
電極に印加して情報を書込むステップを含む、方法。 （２０）前記領域のオーミック抵抗は、少なくとも前記異なる状態のうち第１
状態と前記異なる状態のうち第２状態の間で、前記電極に、前記異なる電圧パル
スのうち第１電圧パルスを印加することによって、該第２状態から該第１状態に
切り替えられ、前記異なる電圧パルスのうち第２電圧パルスを印加することによ
って該第１状態から該第２状態に切り替えられる、前記（１９）記載の方法。 （２１）前記第１状態のオーミック抵抗は第２状態より大きく、前記第１状態
に切り替える前記第１電圧パルスは、前記第２状態に切り替える前記第２電圧パ
ルスとは符号が反対である、前記（２０）記載の方法。 （２２）前記異なる状態はそれぞれ、前記領域のオーミック抵抗を前記異なる
状態のうち高オーミック状態に切り替える消去パルスや、該高オーミック状態か
ら前記異なる状態のうち書込みパルスに対応する低オーミック状態に切り替える
少なくとも１つの該書込みパルスにより得られる、前記（１９）記載の方法。 （２３）前記消去パルスは、前記低オーミック状態のうち１つに切り替えるた
め異なる振幅を有する、前記（２２）記載の方法。 （２４）前記（１７）記載のメモリ・セル構成から情報を読取る方法であって
、 読取り電圧を前記メモリ・セル構成に印加するステップと、 この情報に、前記メモリ・セル構成を流れる電流の値を関連付けるステップ、
または 電流パルスを前記メモリ・セル構成に印加するステップと、 この情報に、前記メモリ・セル構成の前記電極間に現れる電圧の値を関連付け
るステップと、 を含む、方法。 （２５）コンデンサ状構造内の切り替え可能なオーミック抵抗を有する領域を
形成するため、化合物Ａx、Ｂy、及び酸素Ｏzを含む物質を使用する方法であっ
て、 前記物質内の前記化合物Ａは、アルカリ金属（ＩＡ族）、アルカリ土類金属（
ＩＩＡ族）、希土類元素、スカンジウム、またはイットリウムであり、前記化合
物ＢはＩＢ族乃至ＶＩＩＩ族のいずれか、またはＩＩＩＡ族、ＩＶＡ族、ＶＡ族
のいずれかの遷移金属であり、前記物質は、異なる遷移金属のうちの１つまたは
その組み合わせのドーパントを含み、ドーパント総量は０％を超え５％未満であ
る、方法。 （２６）前記（２５）記載の物質使用方法であって、指数ｘ、ｙ、ｚの組み合
わせが、 ｎ＝０、１、２、３のとき、ｘ＝ｎ＋２、ｙ＝ｎ＋１、ｚ＝３ｎ＋４、もしく
は ｎ＝１、２、３、４のとき、ｘ＝ｎ＋１、ｙ＝ｎ＋１、ｚ＝３ｎ＋５、または ｘ＝１、ｙ＝１、ｚ＝１、及び指数ｘかｙのいずれかが０、 ｎ＝１或いは２のとき、ｘ＝ｎ、ｙ＝ｎ、ｚ＝ｎ＋１、及び指数ｘかｙのいず
れかが０、もしくは ｎ＝２のとき、ｘ＝ｎ、ｙ＝ｎ、ｚ＝２ｎ＋１、及び指数ｘかｙのいずれかが
０、または ｎ＝１、２或いは３のとき、ｘ＝ｎ、ｙ＝ｎ、ｚ＝３ｎ、または ｎ＝１或いは２のとき、ｘ＝ｎ＋１、ｙ＝ｎ、ｚ＝４ｎ＋１、 により定義される、方法。
子デバイスであって、該領域の該オーミック抵抗は、異なる電圧パルスを印加し
て異なる状態に導くことによって該異なる状態間を反転可能に切り替えられ、該
領域は化合物Ａx、Ｂy及び酸素Ｏzを含む物質から形成され、該物質の該化合物
Ａは、アルカリ金属（ＩＡ族）、アルカリ土類金属（ＩＩＡ族）、希土類元素、
スカンジウム、またはイットリウムであり、該化合物ＢはＩＢ族乃至ＶＩＩＩ族
のいずれか、またはＩＩＩＡ族、ＩＶＡ族、ＶＡ族のいずれかの遷移金属であり
、該物質は異なる遷移金属のうちの１つまたはその組み合わせのドーパントを含
み、ドーパント総量は０％を超え５％未満である、マイクロ電子デバイス。 （２）前記領域のオーミック抵抗は、異なる電圧パルスのうち第１電圧パルス
を前記電極に印加し、第２状態から第１状態に切り替える、または該異なる電圧
パルスのうち第２電圧パルスを印加し、該第１状態から該第２状態に切り替える
ことによって、前記異なる状態のうち少なくとも該第１状態と前記異なる状態の
うち該第２状態との間で切り替え可能な、前記（１）記載のマイクロ電子デバイ
ス。 （３）前記第１状態のオーミック抵抗は、前記第２状態より大きく、前記第１
状態に切り替える前記異なる電圧パルスのうちの前記第１電圧パルスは、前記第
２状態に切り替える前記異なる電圧パルスのうちの前記第２パルスと符号が反対
である、前記（２）記載のマイクロ電子デバイス。 （４）前記異なる状態はそれぞれ前記領域のオーミック抵抗を前記異なる状態
のうち高オーミック状態に切り替える消去パルス、或いは該高オーミック状態か
ら前記異なる状態のうち低オーミック状態に切り替える少なくとも１つの書込み
パルスから得ることができる、前記（１）記載のマイクロ電子デバイス。 （５）前記消去パルスは、前記低オーミック状態のうち１つに切り替えるため
異なる振幅を有する、前記（４）記載のマイクロ電子デバイス。 （６）前記異なる状態は、前記異なる状態に切り替えるため印加される前記異
なる電圧パルスより小さい読取り電圧により読取ることができる、前記（１）乃
至（４）のいずれかに記載のマイクロ電子デバイス。 （７）コンデンサ状構造として使用でき、前記領域は誘電体を表す、前記（１
）記載のマイクロ電子デバイス。 （８）前記異なる状態の１つに関連する前記領域の特定のオーミック抵抗は、
該特定のオーミック抵抗を導く前記異なる電圧パルスの１つが前記電極に印加さ
れた後にも残る、前記（１）記載のマイクロ電子デバイス。 （９）前記領域のオーミック抵抗の異なる値により表されるデジタル情報を保
存でき、よって好適にはデジタル情報として２つ以上のビットを保存する、前記
のいずれかに記載のマイクロ電子デバイス。 （１０）前記物質の指数ｘ、ｙ、ｚの組み合わせは、 ｎ＝０、１、２、３のとき、ｘ＝ｎ＋２、ｙ＝ｎ＋１、ｚ＝３ｎ＋４、または ｎ＝１、２、３、４のとき、ｘ＝ｎ＋１、ｙ＝ｎ＋１、ｚ＝３ｎ＋５ により定義される、前記（１）記載のマイクロ電子デバイス。 （１１）前記物質の指数ｘ、ｙ、ｚの組み合わせは、 ｘ＝１、ｙ＝１、ｚ＝１、及び指数ｘかｙのいずれかが０、 ｎ＝１もしくは２のとき、ｘ＝ｎ、ｙ＝ｎ、ｚ＝ｎ＋１、及び指数ｘかｙのい
ずれかが０、または ｎ＝２のとき、ｘ＝ｎ、ｙ＝ｎ、ｚ＝２ｎ＋１、及び指数ｘかｙのいずれかが
０、 により定義される、前記（１）記載のマイクロ電子デバイス。 （１２）前記物質の指数ｘ、ｙ、ｚの組み合わせは、 ｎ＝１、２または３のとき、ｘ＝ｎ、ｙ＝ｎ、ｚ＝３ｎ、または ｎ＝１または２のとき、ｘ＝ｎ、ｙ＝ｎ、ｚ＝４ｎ＋１、 により定義される、前記（１）記載のマイクロ電子デバイス。 （１３）Ｃｒまたはバナジウムのドーパントを０％を超え５％未満、好適には
約０．２％含む、前記（１）記載のマイクロ電子デバイス。 （１４）前記物質の化合物ＡxまたはＢyは、Ａ、Ｂの前記対応するグループの
１つまたはいくつかの元素の組み合わせを含む、前記（１）記載のマイクロ電子
デバイス。 （１５）前記物質は、単位胞や小単位胞の組み合わせにより形成された超格子
の形で存在する、前記（１１）記載のマイクロ電子デバイス。 （１６）前記物質は、それぞれｎの異なる、単位胞や小単位胞の組み合わせに
より形成された超格子の形で存在し、該単位胞や小単位胞はそれぞれ対応する同
族列の１つである、前記（１０）または（１２）に記載のマイクロ電子デバイス
。 （１７）前記（１）乃至（１６）のいずれかに記載のマイクロ電子デバイスを
含む、メモリ・セル構成。 （１８）前記（１）乃至（１６）のいずれかに記載のマイクロ電子デバイスを
含む、半導体デバイス。 （１９）前記（１７）記載のメモリ・セル構成に情報を書込む方法であって、 前記異なる電圧パルスのうち１つの電圧パルスを前記メモリ・セル構造の前記
電極に印加して情報を書込むステップを含む、方法。 （２０）前記領域のオーミック抵抗は、少なくとも前記異なる状態のうち第１
状態と前記異なる状態のうち第２状態の間で、前記電極に、前記異なる電圧パル
スのうち第１電圧パルスを印加することによって、該第２状態から該第１状態に
切り替えられ、前記異なる電圧パルスのうち第２電圧パルスを印加することによ
って該第１状態から該第２状態に切り替えられる、前記（１９）記載の方法。 （２１）前記第１状態のオーミック抵抗は第２状態より大きく、前記第１状態
に切り替える前記第１電圧パルスは、前記第２状態に切り替える前記第２電圧パ
ルスとは符号が反対である、前記（２０）記載の方法。 （２２）前記異なる状態はそれぞれ、前記領域のオーミック抵抗を前記異なる
状態のうち高オーミック状態に切り替える消去パルスや、該高オーミック状態か
ら前記異なる状態のうち書込みパルスに対応する低オーミック状態に切り替える
少なくとも１つの該書込みパルスにより得られる、前記（１９）記載の方法。 （２３）前記消去パルスは、前記低オーミック状態のうち１つに切り替えるた
め異なる振幅を有する、前記（２２）記載の方法。 （２４）前記（１７）記載のメモリ・セル構成から情報を読取る方法であって
、 読取り電圧を前記メモリ・セル構成に印加するステップと、 この情報に、前記メモリ・セル構成を流れる電流の値を関連付けるステップ、
または 電流パルスを前記メモリ・セル構成に印加するステップと、 この情報に、前記メモリ・セル構成の前記電極間に現れる電圧の値を関連付け
るステップと、 を含む、方法。 （２５）コンデンサ状構造内の切り替え可能なオーミック抵抗を有する領域を
形成するため、化合物Ａx、Ｂy、及び酸素Ｏzを含む物質を使用する方法であっ
て、 前記物質内の前記化合物Ａは、アルカリ金属（ＩＡ族）、アルカリ土類金属（
ＩＩＡ族）、希土類元素、スカンジウム、またはイットリウムであり、前記化合
物ＢはＩＢ族乃至ＶＩＩＩ族のいずれか、またはＩＩＩＡ族、ＩＶＡ族、ＶＡ族
のいずれかの遷移金属であり、前記物質は、異なる遷移金属のうちの１つまたは
その組み合わせのドーパントを含み、ドーパント総量は０％を超え５％未満であ
る、方法。 （２６）前記（２５）記載の物質使用方法であって、指数ｘ、ｙ、ｚの組み合
わせが、 ｎ＝０、１、２、３のとき、ｘ＝ｎ＋２、ｙ＝ｎ＋１、ｚ＝３ｎ＋４、もしく
は ｎ＝１、２、３、４のとき、ｘ＝ｎ＋１、ｙ＝ｎ＋１、ｚ＝３ｎ＋５、または ｘ＝１、ｙ＝１、ｚ＝１、及び指数ｘかｙのいずれかが０、 ｎ＝１或いは２のとき、ｘ＝ｎ、ｙ＝ｎ、ｚ＝ｎ＋１、及び指数ｘかｙのいず
れかが０、もしくは ｎ＝２のとき、ｘ＝ｎ、ｙ＝ｎ、ｚ＝２ｎ＋１、及び指数ｘかｙのいずれかが
０、または ｎ＝１、２或いは３のとき、ｘ＝ｎ、ｙ＝ｎ、ｚ＝３ｎ、または ｎ＝１或いは２のとき、ｘ＝ｎ＋１、ｙ＝ｎ、ｚ＝４ｎ＋１、 により定義される、方法。
【図１】 メモリ・セルとして使用可能なマイクロ電子デバイスの酸化物ペロブスカイト
のコンデンサ状構造を示す図である。
のコンデンサ状構造を示す図である。
【図２】 ３００ｎｍ厚Ｃｒドープ酸化物のコンデンサ状構造の電圧電流特性を示す図で
ある。
ある。
【図３】 ３００ｎｍ厚Ｃｒドープ酸化物のコンデンサ状構造の電圧電流特性を示す図で
ある。
ある。
【図４】 ３００ｎｍ厚Ｃｒドープ酸化物のコンデンサ状構造の電圧電流特性を示す図で
ある。
ある。
【図５】 メモリ・デバイスとして図２乃至図４で分析したコンデンサ状構造の動作原理
を示す図である。
を示す図である。
【図６】 メモリ・デバイスとして図２乃至図４で分析したコンデンサ状構造の動作原理
を示す図である。
を示す図である。
【図７】 メモリ・デバイスとして図２乃至図４で分析したコンデンサ状構造の動作原理
を示す図である。
を示す図である。
【図８】 マルチレベル・メモリ・デバイスとしての他のマイクロ電子デバイスの動作を
示す図である。
示す図である。
【図９】 マルチレベル・メモリ・デバイスとしての他のマイクロ電子デバイスの動作を
示す図である。
示す図である。
【図１０】 マルチレベル・メモリ・デバイスとしての他のマイクロ電子デバイスの動作を
示す図である。
示す図である。
【図１１】 長時間での測定の結果を示す図である。
【図１２】 ４ビット・メモリ回路の構成を示す図である。
１ 第１状態 ２ 第２状態 ３ 第３状態 ４ 第４状態 ５ 消去パルス ６ 低書込みパルス ８ 高書込みパルス １０ マイクロ電子デバイス（メモリ・セル） １２、１６ 電極 １４ 領域 １８ 基板 ２０、２２ 端子（電極） ２４ 電圧源 ２８ アドレス・ライン ３０ デコーダ ３２ バイアス・ライン ３４ 出力ライン
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ )，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ， ＴＪ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ， ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，Ｃ Ｒ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＥＥ，ＥＳ，ＦＩ ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ， ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，Ｋ Ｚ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ， ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，Ｓ Ｋ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ (72)発明者 ベドノーズ、ジョハネスージ、ジー スイス国、ウォルハウセン シィ・エイチ −8633、ヘーシャエレンストラッセ 89 (72)発明者 ガーバー、クリストフ スイス国、リチタースウィル シィ・エイ チ−8805、リム・グルート ２ (72)発明者 ロゼール、クリストフ、ピー スイス国、リチタースウィル シィ・エイ チ−8805、リム・ランガシャー 25 Ｆターム(参考） 5E001 AB06 AE01 AE02 5E082 AB03 BB10 BC40 FG03 FG26 PP03
Claims (26)
- 【請求項１】 電極間に切り替え可能なオーミック抵抗を有する領域を持つマイクロ電子デバ
イスであって、該領域の該オーミック抵抗は、異なる電圧パルスを印加して異な
る状態に導くことによって該異なる状態間を反転可能に切り替えられ、該領域は
化合物Ａx、Ｂy及び酸素Ｏzを含む物質から形成され、該物質の該化合物Ａは、
アルカリ金属（ＩＡ族）、アルカリ土類金属（ＩＩＡ族）、希土類元素、スカン
ジウム、またはイットリウムであり、該化合物ＢはＩＢ族乃至ＶＩＩＩ族のいず
れか、またはＩＩＩＡ族、ＩＶＡ族、ＶＡ族のいずれかの遷移金属であり、該物
質は異なる遷移金属のうちの１つまたはその組み合わせのドーパントを含み、ド
ーパント総量は０％を超え５％未満である、マイクロ電子デバイス。 - 【請求項２】 前記領域のオーミック抵抗は、異なる電圧パルスのうち第１電圧パルスを前記
電極に印加し、第２状態から第１状態に切り替える、または該異なる電圧パルス
のうち第２電圧パルスを印加し、該第１状態から該第２状態に切り替えることに
よって、前記異なる状態のうち少なくとも該第１状態と前記異なる状態のうち該
第２状態との間で切り替え可能な、請求項１記載のマイクロ電子デバイス。 - 【請求項３】 前記第１状態のオーミック抵抗は、前記第２状態より大きく、前記第１状態に
切り替える前記異なる電圧パルスのうちの前記第１電圧パルスは、前記第２状態
に切り替える前記異なる電圧パルスのうちの前記第２パルスと符号が反対である
、請求項２記載のマイクロ電子デバイス。 - 【請求項４】 前記異なる状態はそれぞれ前記領域のオーミック抵抗を前記異なる状態のうち
高オーミック状態に切り替える消去パルス、或いは該高オーミック状態から前記
異なる状態のうち低オーミック状態に切り替える少なくとも１つの書込みパルス
から得ることができる、請求項１記載のマイクロ電子デバイス。 - 【請求項５】 前記消去パルスは、前記低オーミック状態のうち１つに切り替えるため異なる
振幅を有する、請求項４記載のマイクロ電子デバイス。 - 【請求項６】 前記異なる状態は、前記異なる状態に切り替えるため印加される前記異なる電
圧パルスより小さい読取り電圧により読取ることができる、請求項１乃至請求項
４のいずれかに記載のマイクロ電子デバイス。 - 【請求項７】 コンデンサ状構造として使用でき、前記領域は誘電体を表す、請求項１記載の
マイクロ電子デバイス。 - 【請求項８】 前記異なる状態の１つに関連する前記領域の特定のオーミック抵抗は、該特定
のオーミック抵抗を導く前記異なる電圧パルスの１つが前記電極に印加された後
にも残る、請求項１記載のマイクロ電子デバイス。 - 【請求項９】 前記領域のオーミック抵抗の異なる値により表されるデジタル情報を保存でき
、よって好適にはデジタル情報として２つ以上のビットを保存する、前記請求項
のいずれかに記載のマイクロ電子デバイス。 - 【請求項１０】 前記物質の指数ｘ、ｙ、ｚの組み合わせは、 ｎ＝０、１、２、３のとき、ｘ＝ｎ＋２、ｙ＝ｎ＋１、ｚ＝３ｎ＋４、または ｎ＝１、２、３、４のとき、ｘ＝ｎ＋１、ｙ＝ｎ＋１、ｚ＝３ｎ＋５ により定義される、請求項１記載のマイクロ電子デバイス。
- 【請求項１１】 前記物質の指数ｘ、ｙ、ｚの組み合わせは、 ｘ＝１、ｙ＝１、ｚ＝１、及び指数ｘかｙのいずれかが０、 ｎ＝１もしくは２のとき、ｘ＝ｎ、ｙ＝ｎ、ｚ＝ｎ＋１、及び指数ｘかｙのい
ずれかが０、または ｎ＝２のとき、ｘ＝ｎ、ｙ＝ｎ、ｚ＝２ｎ＋１、及び指数ｘかｙのいずれかが
０、 により定義される、請求項１記載のマイクロ電子デバイス。 - 【請求項１２】 前記物質の指数ｘ、ｙ、ｚの組み合わせは、 ｎ＝１、２または３のとき、ｘ＝ｎ、ｙ＝ｎ、ｚ＝３ｎ、または ｎ＝１または２のとき、ｘ＝ｎ、ｙ＝ｎ、ｚ＝４ｎ＋１、 により定義される、請求項１記載のマイクロ電子デバイス。
- 【請求項１３】 Ｃｒまたはバナジウムのドーパントを０％を超え５％未満、好適には約０．２
％含む、請求項１記載のマイクロ電子デバイス。 - 【請求項１４】 前記物質の化合物ＡxまたはＢyは、Ａ、Ｂの前記対応するグループの１つまた
はいくつかの元素の組み合わせを含む、請求項１記載のマイクロ電子デバイス。 - 【請求項１５】 前記物質は、単位胞や小単位胞の組み合わせにより形成された超格子の形で存
在する、請求項１１記載のマイクロ電子デバイス。 - 【請求項１６】 前記物質は、それぞれｎの異なる、単位胞や小単位胞の組み合わせにより形成
された超格子の形で存在し、該単位胞や小単位胞はそれぞれ対応する同族列の１
つである、請求項１０または請求項１２に記載のマイクロ電子デバイス。 - 【請求項１７】 請求項１乃至請求項１６のいずれかに記載のマイクロ電子デバイスを含む、メ
モリ・セル構成。 - 【請求項１８】 請求項１乃至請求項１６のいずれかに記載のマイクロ電子デバイスを含む、半
導体デバイス。 - 【請求項１９】 請求項１７記載のメモリ・セル構成に情報を書込む方法であって、 前記異なる電圧パルスのうち１つの電圧パルスを前記メモリ・セル構造の前記
電極に印加して情報を書込むステップを含む、方法。 - 【請求項２０】 前記領域のオーミック抵抗は、少なくとも前記異なる状態のうち第１状態と前
記異なる状態のうち第２状態の間で、前記電極に、前記異なる電圧パルスのうち
第１電圧パルスを印加することによって、該第２状態から該第１状態に切り替え
られ、前記異なる電圧パルスのうち第２電圧パルスを印加することによって該第
１状態から該第２状態に切り替えられる、請求項１９記載の方法。 - 【請求項２１】 前記第１状態のオーミック抵抗は第２状態より大きく、前記第１状態に切り替
える前記第１電圧パルスは、前記第２状態に切り替える前記第２電圧パルスとは
符号が反対である、請求項２０記載の方法。 - 【請求項２２】 前記異なる状態はそれぞれ、前記領域のオーミック抵抗を前記異なる状態のう
ち高オーミック状態に切り替える消去パルスや、該高オーミック状態から前記異
なる状態のうち書込みパルスに対応する低オーミック状態に切り替える少なくと
も１つの該書込みパルスにより得られる、請求項１９記載の方法。 - 【請求項２３】 前記消去パルスは、前記低オーミック状態のうち１つに切り替えるため異なる
振幅を有する、請求項２２記載の方法。 - 【請求項２４】 請求項１７記載のメモリ・セル構成から情報を読取る方法であって、 読取り電圧を前記メモリ・セル構成に印加するステップと、 この情報に、前記メモリ・セル構成を流れる電流の値を関連付けるステップ、
または 電流パルスを前記メモリ・セル構成に印加するステップと、 この情報に、前記メモリ・セル構成の前記電極間に現れる電圧の値を関連付け
るステップと、 を含む、方法。 - 【請求項２５】 コンデンサ状構造内の切り替え可能なオーミック抵抗を有する領域を形成する
ため、化合物Ａx、Ｂy、及び酸素Ｏzを含む物質を使用する方法であって、 前記物質内の前記化合物Ａは、アルカリ金属（ＩＡ族）、アルカリ土類金属（
ＩＩＡ族）、希土類元素、スカンジウム、またはイットリウムであり、前記化合
物ＢはＩＢ族乃至ＶＩＩＩ族のいずれか、またはＩＩＩＡ族、ＩＶＡ族、ＶＡ族
のいずれかの遷移金属であり、前記物質は、異なる遷移金属のうちの１つまたは
その組み合わせのドーパントを含み、ドーパント総量は０％を超え５％未満であ
る、方法。 - 【請求項２６】 請求項２５記載の物質使用方法であって、指数ｘ、ｙ、ｚの組み合わせが、 ｎ＝０、１、２、３のとき、ｘ＝ｎ＋２、ｙ＝ｎ＋１、ｚ＝３ｎ＋４、もしく
は ｎ＝１、２、３、４のとき、ｘ＝ｎ＋１、ｙ＝ｎ＋１、ｚ＝３ｎ＋５、または ｘ＝１、ｙ＝１、ｚ＝１、及び指数ｘかｙのいずれかが０、 ｎ＝１或いは２のとき、ｘ＝ｎ、ｙ＝ｎ、ｚ＝ｎ＋１、及び指数ｘかｙのいず
れかが０、もしくは ｎ＝２のとき、ｘ＝ｎ、ｙ＝ｎ、ｚ＝２ｎ＋１、及び指数ｘかｙのいずれかが
０、または ｎ＝１、２或いは３のとき、ｘ＝ｎ、ｙ＝ｎ、ｚ＝３ｎ、または ｎ＝１或いは２のとき、ｘ＝ｎ＋１、ｙ＝ｎ、ｚ＝４ｎ＋１、 により定義される、方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IB9900283 | 1999-02-17 | ||
| IB99/00283 | 1999-02-17 | ||
| PCT/IB2000/000043 WO2000049659A1 (en) | 1999-02-17 | 2000-01-17 | Microelectronic device for storing information and method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002537627A true JP2002537627A (ja) | 2002-11-05 |
| JP4204755B2 JP4204755B2 (ja) | 2009-01-07 |
Family
ID=11004823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000600308A Expired - Fee Related JP4204755B2 (ja) | 1999-02-17 | 2000-01-17 | 情報を保存するマイクロ電子デバイスとその方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US6815744B1 (ja) |
| EP (1) | EP1153434A1 (ja) |
| JP (1) | JP4204755B2 (ja) |
| KR (1) | KR100427841B1 (ja) |
| CN (1) | CN1191635C (ja) |
| AU (1) | AU1887000A (ja) |
| IL (2) | IL143649A0 (ja) |
| MY (1) | MY133342A (ja) |
| WO (1) | WO2000049659A1 (ja) |
Cited By (58)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002280542A (ja) * | 2001-03-21 | 2002-09-27 | Shuichi Iida | 電子群の位置移動を利用する記録素子、その製作方法、その動作方法およびそれを用いた記録装置 |
| JP2004349691A (ja) * | 2003-05-21 | 2004-12-09 | Sharp Corp | 非対称メモリセル |
| JP2004349689A (ja) * | 2003-05-21 | 2004-12-09 | Sharp Corp | 非対称結晶構造メモリセル |
| JP2004363604A (ja) * | 2003-06-03 | 2004-12-24 | Samsung Electronics Co Ltd | 一つのスイッチング素子と一つの抵抗体とを含む不揮発性メモリ装置およびその製造方法 |
| JP2005123361A (ja) * | 2003-10-16 | 2005-05-12 | Sony Corp | 抵抗変化型不揮発性メモリおよびその製造方法ならびに抵抗変化層の形成方法 |
| JP2005183979A (ja) * | 2003-12-17 | 2005-07-07 | Samsung Electronics Co Ltd | 半導体装置の不揮発性キャパシタ、その不揮発性キャパシタを含む半導体メモリ素子およびその半導体メモリ素子の動作方法 |
| JP2005236003A (ja) * | 2004-02-19 | 2005-09-02 | Sony Corp | 抵抗変化型不揮発性メモリ、抵抗変化型不揮発性メモリの製造方法、記録方法、再生方法、消去方法、抵抗変化材料微細構造体および抵抗変化材料微細構造体の製造方法 |
| JP2005317787A (ja) * | 2004-04-28 | 2005-11-10 | Matsushita Electric Ind Co Ltd | スイッチング素子およびそれを用いたアレイ型機能素子 |
| WO2006028117A1 (ja) * | 2004-09-09 | 2006-03-16 | Matsushita Electric Industrial Co., Ltd. | 抵抗変化素子とその製造方法 |
| JP2006073850A (ja) * | 2004-09-03 | 2006-03-16 | Fujitsu Ltd | 容量素子とその製造方法 |
| JP2006135338A (ja) * | 2004-11-06 | 2006-05-25 | Samsung Electronics Co Ltd | 不揮発性メモリ素子、不揮発性メモリ素子アレイ、及び不揮発性メモリ素子アレイの動作方法 |
| JP2006140464A (ja) * | 2004-11-10 | 2006-06-01 | Samsung Electronics Co Ltd | ２成分系金属酸化膜をデータ保存物質膜として採用する交差点不揮発性記憶素子及びその製造方法 |
| WO2007007606A1 (ja) * | 2005-07-11 | 2007-01-18 | Sharp Kabushiki Kaisha | 可変抵抗素子 |
| WO2007010746A1 (ja) * | 2005-07-20 | 2007-01-25 | Sharp Kabushiki Kaisha | 可変抵抗素子を備えた半導体記憶装置 |
| WO2007018026A1 (ja) * | 2005-08-05 | 2007-02-15 | Sharp Kabushiki Kaisha | 可変抵抗素子とその製造方法並びにそれを備えた記憶装置 |
| WO2007020832A1 (ja) * | 2005-08-15 | 2007-02-22 | National Institute Of Advanced Industrial Science And Technology | スイッチング素子 |
| JP2007515026A (ja) * | 2003-12-18 | 2007-06-07 | 松下電器産業株式会社 | 抵抗変化材料の初期化方法、抵抗変化材料を用いた記憶素子、可変抵抗体を用いた不揮発性メモリ回路を初期化する方法 |
| JP2007158344A (ja) * | 2005-12-02 | 2007-06-21 | Samsung Electronics Co Ltd | 金属層−絶縁層−金属層構造を備えるストレージノード、及び、そのストレージノードを備える不揮発性メモリ素子及びその動作方法 |
| JP2007180176A (ja) * | 2005-12-27 | 2007-07-12 | Fujitsu Ltd | 抵抗変化型記憶素子 |
| WO2007125668A1 (ja) * | 2006-04-28 | 2007-11-08 | Sharp Kabushiki Kaisha | 可変抵抗素子及びその製造方法 |
| WO2008059701A1 (ja) * | 2006-11-17 | 2008-05-22 | Panasonic Corporation | 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法 |
| WO2008126365A1 (ja) * | 2007-03-29 | 2008-10-23 | Panasonic Corporation | 不揮発性記憶装置、不揮発性記憶素子および不揮発性記憶素子アレイ |
| WO2008126366A1 (ja) * | 2007-04-09 | 2008-10-23 | Panasonic Corporation | 抵抗変化型素子、不揮発性スイッチング素子、および抵抗変化型記憶装置 |
| JP2008541448A (ja) * | 2005-05-11 | 2008-11-20 | スパンジョン・リミテッド・ライアビリティ・カンパニー | データ保持および省電力が向上した抵抗メモリ装置 |
| WO2008149484A1 (ja) * | 2007-06-05 | 2008-12-11 | Panasonic Corporation | 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置 |
| JP2009505424A (ja) * | 2005-08-15 | 2009-02-05 | マイクロン テクノロジー， インク． | 再生可能可変抵抗絶縁メモリ装置およびその形成方法 |
| WO2009050833A1 (ja) * | 2007-10-15 | 2009-04-23 | Panasonic Corporation | 不揮発性記憶素子、並びにその不揮発性記憶素子を用いた不揮発性半導体装置 |
| JP2009517864A (ja) * | 2005-11-23 | 2009-04-30 | サンディスク スリーディー，エルエルシー | 添加金属を有する可逆性抵抗率切換金属酸化物または窒化物層 |
| JP2009105383A (ja) * | 2007-10-05 | 2009-05-14 | Sharp Corp | 可変抵抗素子及びその製造方法 |
| WO2009107370A1 (ja) * | 2008-02-25 | 2009-09-03 | パナソニック株式会社 | 抵抗変化素子の駆動方法およびそれを用いた抵抗変化型記憶装置 |
| WO2009113699A1 (en) * | 2008-03-13 | 2009-09-17 | Kabushiki Kaisha Toshiba | Information recording device and information recording/reproduction system including the same |
| JP2009535793A (ja) * | 2006-03-31 | 2009-10-01 | サンディスク スリーディー，エルエルシー | 抵抗率切り換え酸化物または窒化物およびアンチヒューズを含む不揮発性の書き換え可能なメモリセル |
| US7615459B1 (en) | 2008-08-12 | 2009-11-10 | Sharp Kabushiki Kaisha | Manufacturing method for variable resistive element |
| JP2009267411A (ja) * | 2008-04-25 | 2009-11-12 | Seagate Technology Llc | 複数メモリ層を有するメモリセルを含む記憶装置 |
| WO2009141857A1 (ja) * | 2008-05-22 | 2009-11-26 | パナソニック株式会社 | 抵抗変化型不揮発性記憶装置 |
| US7781230B2 (en) | 2006-04-13 | 2010-08-24 | Panasonic Corporation | Electro-resistance element, electro-resistance memory using the same and method of manufacturing the same |
| JP2010187004A (ja) * | 2004-07-22 | 2010-08-26 | Nippon Telegr & Teleph Corp <Ntt> | ２安定抵抗値取得装置及びその製造方法 |
| US7791119B2 (en) | 2006-04-19 | 2010-09-07 | Panasonic Corporation | Electro-resistance element and electro-resistance memory using the same |
| US7796416B2 (en) | 2005-12-27 | 2010-09-14 | Sharp Kabushiki Kaisha | Variable resistance element, its manufacturing method and semiconductor memory device comprising the same |
| US7820996B2 (en) | 2005-01-31 | 2010-10-26 | Samsung Electronics Co., Ltd. | Nonvolatile memory device made of resistance material and method of fabricating the same |
| US8063430B2 (en) | 2007-10-18 | 2011-11-22 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods of manufacturing and operating same |
| US8093682B2 (en) | 2007-03-26 | 2012-01-10 | Murata Manufacturing Co., Ltd. | Resistance memory element |
| US8111573B2 (en) | 2008-11-04 | 2012-02-07 | Sharp Kabushiki Kaisha | Nonvolatile semiconductor memory device and method of controlling the same |
| US8120944B2 (en) | 2009-03-13 | 2012-02-21 | Sharp Kabushiki Kaisha | Control circuit for forming process on nonvolatile variable resistive element and control method for forming process |
| US8400830B2 (en) | 2008-11-26 | 2013-03-19 | Sharp Kabushiki Kaisha | Nonvolatile semiconductor memory device and driving method therefor |
| US8411487B2 (en) | 2010-09-24 | 2013-04-02 | Sharp Kabushiki Kaisha | Semiconductor memory device |
| US8446756B2 (en) | 2007-08-15 | 2013-05-21 | Sony Corporation | Method of stabilizing data hold operations of a storage device |
| US8451647B2 (en) | 2010-06-10 | 2013-05-28 | Sharp Kabushiki Kaisha | Resistance control method for nonvolatile variable resistive element |
| US8476614B2 (en) | 2009-10-26 | 2013-07-02 | Sony Corporation | Memory device and fabrication process thereof |
| JP2013137850A (ja) * | 2011-12-28 | 2013-07-11 | Toshiba Corp | 半導体記憶装置 |
| US8497492B2 (en) | 2006-04-28 | 2013-07-30 | Xenogenic Development Limited Liability Company | Variable resistive element, and its manufacturing method |
| US8514607B2 (en) | 2010-09-24 | 2013-08-20 | Sharp Kabushiki Kaisha | Semiconductor memory device |
| US8513634B2 (en) | 2003-12-17 | 2013-08-20 | Samsung Electronics Co., Ltd. | Nonvolatile data storage, semicoductor memory device including nonvolatile data storage and method of forming the same |
| US8530877B2 (en) | 2010-07-29 | 2013-09-10 | Sharp Kabushiki Kaisha | Non-volatile semiconductor device |
| US8560923B2 (en) | 2011-04-12 | 2013-10-15 | Sharp Kabushiki Kaisha | Semiconductor memory device |
| US8593855B2 (en) | 2011-06-09 | 2013-11-26 | Sharp Kabushiki Kaisha | Semiconductor memory device |
| US8654559B2 (en) | 2010-09-17 | 2014-02-18 | Sharp Kabushiki Kaisha | Semiconductor memory device |
| JPWO2021085475A1 (ja) * | 2019-11-01 | 2021-05-06 |
Families Citing this family (81)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100860134B1 (ko) | 2001-08-13 | 2008-09-25 | 어드밴스드 마이크로 디바이시즈, 인코포레이티드 | 메모리 셀 |
| US7211199B2 (en) | 2002-03-15 | 2007-05-01 | The Trustees Of The University Of Pennsylvania | Magnetically-and electrically-induced variable resistance materials and method for preparing same |
| US7767993B2 (en) * | 2002-04-04 | 2010-08-03 | Kabushiki Kaisha Toshiba | Resistance change memory device |
| US7623370B2 (en) * | 2002-04-04 | 2009-11-24 | Kabushiki Kaisha Toshiba | Resistance change memory device |
| US7663132B2 (en) * | 2002-04-04 | 2010-02-16 | Kabushiki Kaisha Toshiba | Resistance change memory device |
| JP4282314B2 (ja) | 2002-06-25 | 2009-06-17 | シャープ株式会社 | 記憶装置 |
| JP4187148B2 (ja) | 2002-12-03 | 2008-11-26 | シャープ株式会社 | 半導体記憶装置のデータ書き込み制御方法 |
| WO2004068604A1 (ja) * | 2003-01-30 | 2004-08-12 | Matsushita Electric Industrial Co., Ltd. | 熱スイッチ素子およびその製造方法 |
| US7063984B2 (en) * | 2003-03-13 | 2006-06-20 | Unity Semiconductor Corporation | Low temperature deposition of complex metal oxides (CMO) memory materials for non-volatile memory integrated circuits |
| US7706167B2 (en) * | 2003-03-18 | 2010-04-27 | Kabushiki Kaisha Toshiba | Resistance change memory device |
| US7400522B2 (en) * | 2003-03-18 | 2008-07-15 | Kabushiki Kaisha Toshiba | Resistance change memory device having a variable resistance element formed of a first and second composite compound for storing a cation |
| US7719875B2 (en) * | 2003-03-18 | 2010-05-18 | Kabushiki Kaisha Toshiba | Resistance change memory device |
| US7755934B2 (en) * | 2003-03-18 | 2010-07-13 | Kabushiki Kaisha Toshiba | Resistance change memory device |
| US7778062B2 (en) | 2003-03-18 | 2010-08-17 | Kabushiki Kaisha Toshiba | Resistance change memory device |
| US7394680B2 (en) * | 2003-03-18 | 2008-07-01 | Kabushiki Kaisha Toshiba | Resistance change memory device having a variable resistance element with a recording layer electrode served as a cation source in a write or erase mode |
| US7459715B2 (en) * | 2003-04-03 | 2008-12-02 | Kabushiki Kaisha Toshiba | Resistance change memory device |
| US7729158B2 (en) * | 2003-04-03 | 2010-06-01 | Kabushiki Kaisha Toshiba | Resistance change memory device |
| EP1628352A4 (en) * | 2003-05-08 | 2009-07-22 | Panasonic Corp | ELECTRIC SWITCH AND MEMORY BLOCK WITH THIS |
| US6990008B2 (en) | 2003-11-26 | 2006-01-24 | International Business Machines Corporation | Switchable capacitance and nonvolatile memory device using the same |
| US7130212B2 (en) | 2003-11-26 | 2006-10-31 | International Business Machines Corporation | Field effect device with a channel with a switchable conductivity |
| US7008833B2 (en) * | 2004-01-12 | 2006-03-07 | Sharp Laboratories Of America, Inc. | In2O3thin film resistivity control by doping metal oxide insulator for MFMox device applications |
| JP4385778B2 (ja) * | 2004-01-29 | 2009-12-16 | ソニー株式会社 | 記憶装置 |
| EP1587137A1 (en) * | 2004-04-16 | 2005-10-19 | International Business Machines Corporation | Deposition process for non-volatile resistance switching memory |
| KR101051704B1 (ko) | 2004-04-28 | 2011-07-25 | 삼성전자주식회사 | 저항 구배를 지닌 다층막을 이용한 메모리 소자 |
| KR100657897B1 (ko) * | 2004-08-21 | 2006-12-14 | 삼성전자주식회사 | 전압 제어층을 포함하는 메모리 소자 |
| EP1643508B1 (en) | 2004-10-01 | 2013-05-22 | International Business Machines Corporation | Non-volatile memory element with programmable resistance |
| JP5049483B2 (ja) * | 2005-04-22 | 2012-10-17 | パナソニック株式会社 | 電気素子，メモリ装置，および半導体集積回路 |
| US7812404B2 (en) * | 2005-05-09 | 2010-10-12 | Sandisk 3D Llc | Nonvolatile memory cell comprising a diode and a resistance-switching material |
| US7376006B2 (en) | 2005-05-13 | 2008-05-20 | International Business Machines Corporation | Enhanced programming performance in a nonvolatile memory device having a bipolar programmable storage element |
| US7256415B2 (en) * | 2005-05-31 | 2007-08-14 | International Business Machines Corporation | Memory device and method of manufacturing the device by simultaneously conditioning transition metal oxide layers in a plurality of memory cells |
| US7834338B2 (en) * | 2005-11-23 | 2010-11-16 | Sandisk 3D Llc | Memory cell comprising nickel-cobalt oxide switching element |
| CN101552014B (zh) * | 2005-12-13 | 2012-11-14 | 株式会社东芝 | 数据读/写装置 |
| US7733684B2 (en) | 2005-12-13 | 2010-06-08 | Kabushiki Kaisha Toshiba | Data read/write device |
| JP5049491B2 (ja) * | 2005-12-22 | 2012-10-17 | パナソニック株式会社 | 電気素子，メモリ装置，および半導体集積回路 |
| US7579611B2 (en) * | 2006-02-14 | 2009-08-25 | International Business Machines Corporation | Nonvolatile memory cell comprising a chalcogenide and a transition metal oxide |
| US7875871B2 (en) | 2006-03-31 | 2011-01-25 | Sandisk 3D Llc | Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride |
| US7808810B2 (en) * | 2006-03-31 | 2010-10-05 | Sandisk 3D Llc | Multilevel nonvolatile memory cell comprising a resistivity-switching oxide or nitride and an antifuse |
| US20070235811A1 (en) * | 2006-04-07 | 2007-10-11 | International Business Machines Corporation | Simultaneous conditioning of a plurality of memory cells through series resistors |
| US7324366B2 (en) * | 2006-04-21 | 2008-01-29 | International Business Machines Corporation | Non-volatile memory architecture employing bipolar programmable resistance storage elements |
| US20080011996A1 (en) * | 2006-07-11 | 2008-01-17 | Johannes Georg Bednorz | Multi-layer device with switchable resistance |
| US8058643B2 (en) | 2006-09-29 | 2011-11-15 | The Board Of Trustees Of The Leland Stanford Junior University | Electrochemical memory with internal boundary |
| US7524722B2 (en) * | 2006-10-12 | 2009-04-28 | Macronix International Co., Ltd. | Resistance type memory device and fabricating method and operating method thereof |
| US7724562B2 (en) * | 2006-11-02 | 2010-05-25 | The Board Of Trustees Of The Leland Stanford Junior University | Electrochemical memory with heater |
| KR100982424B1 (ko) * | 2006-11-28 | 2010-09-15 | 삼성전자주식회사 | 저항 메모리 소자의 제조 방법 |
| CN101207179B (zh) * | 2006-12-19 | 2012-05-23 | 国际商业机器公司 | 存储器单元及其制造方法 |
| CN100568532C (zh) * | 2006-12-21 | 2009-12-09 | 国际商业机器公司 | 存储单元及其制造方法 |
| US7678607B2 (en) * | 2007-02-05 | 2010-03-16 | Intermolecular, Inc. | Methods for forming resistive switching memory elements |
| US7704789B2 (en) * | 2007-02-05 | 2010-04-27 | Intermolecular, Inc. | Methods for forming resistive switching memory elements |
| US7972897B2 (en) | 2007-02-05 | 2011-07-05 | Intermolecular, Inc. | Methods for forming resistive switching memory elements |
| US8097878B2 (en) * | 2007-03-05 | 2012-01-17 | Intermolecular, Inc. | Nonvolatile memory elements with metal-deficient resistive-switching metal oxides |
| US7629198B2 (en) * | 2007-03-05 | 2009-12-08 | Intermolecular, Inc. | Methods for forming nonvolatile memory elements with resistive-switching metal oxides |
| TW200839956A (en) * | 2007-03-30 | 2008-10-01 | Toshiba Kk | Information recording/reproducing apparatus |
| CN101711431B (zh) * | 2007-05-09 | 2015-11-25 | 分子间公司 | 阻变型非易失性存储元件 |
| US7863087B1 (en) | 2007-05-09 | 2011-01-04 | Intermolecular, Inc | Methods for forming resistive-switching metal oxides for nonvolatile memory elements |
| US7459716B2 (en) * | 2007-06-11 | 2008-12-02 | Kabushiki Kaisha Toshiba | Resistance change memory device |
| US7692951B2 (en) * | 2007-06-12 | 2010-04-06 | Kabushiki Kaisha Toshiba | Resistance change memory device with a variable resistance element formed of a first and a second composite compound |
| US8233308B2 (en) | 2007-06-29 | 2012-07-31 | Sandisk 3D Llc | Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same |
| US7846785B2 (en) | 2007-06-29 | 2010-12-07 | Sandisk 3D Llc | Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same |
| US7824956B2 (en) | 2007-06-29 | 2010-11-02 | Sandisk 3D Llc | Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same |
| US7902537B2 (en) * | 2007-06-29 | 2011-03-08 | Sandisk 3D Llc | Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same |
| WO2009015298A2 (en) * | 2007-07-25 | 2009-01-29 | Intermolecular, Inc. | Nonvolatile memory elements |
| KR101482814B1 (ko) | 2007-07-25 | 2015-01-14 | 인터몰레큘러 인코퍼레이티드 | 다중상태 비휘발성 메모리 소자 |
| US8098517B2 (en) * | 2007-10-31 | 2012-01-17 | Ovonyx, Inc. | Method of restoring variable resistance memory device |
| US8470676B2 (en) * | 2008-01-09 | 2013-06-25 | International Business Machines Corporation | Programmable element, and memory device or logic circuit |
| US8405124B2 (en) * | 2008-01-09 | 2013-03-26 | International Business Machines Corporation | Logic element, and integrated circuit or field programmable gate array |
| CN101911204A (zh) | 2008-01-16 | 2010-12-08 | 国际商业机器公司 | 存储器单元和存储器器件 |
| US7986267B2 (en) * | 2008-10-13 | 2011-07-26 | Broadcom Corporation | Method and system for customized full ephemeris compatible with standard AGPS network devices |
| US8570138B2 (en) * | 2010-03-03 | 2013-10-29 | Hewlett-Packard Development Company, L.P. | Resistive switches |
| US8216862B2 (en) * | 2010-03-16 | 2012-07-10 | Sandisk 3D Llc | Forming and training processes for resistance-change memory cell |
| US8502343B1 (en) | 2010-11-17 | 2013-08-06 | The University Of Toledo | Nanoelectric memristor device with dilute magnetic semiconductors |
| CN102738388A (zh) * | 2011-04-12 | 2012-10-17 | 中国科学院微电子研究所 | 具有忆阻器特性的半导体器件及其实现多级存储的方法 |
| CN102931346A (zh) * | 2011-08-12 | 2013-02-13 | 中国科学院微电子研究所 | 忆阻器器件及其制备方法 |
| JP5642649B2 (ja) * | 2011-10-07 | 2014-12-17 | シャープ株式会社 | 半導体記憶装置及び半導体装置 |
| US9018068B2 (en) | 2013-04-24 | 2015-04-28 | Intermolecular, Inc. | Nonvolatile resistive memory element with a silicon-based switching layer |
| CN108091759B (zh) * | 2016-11-23 | 2019-07-09 | 清华大学 | 相变电子器件 |
| CN108091760B (zh) | 2016-11-23 | 2019-11-22 | 清华大学 | 调控含氢过渡金属氧化物相变的方法 |
| CN108091913B (zh) | 2016-11-23 | 2020-01-21 | 清华大学 | 固态燃料电池及固态电解质的制备方法 |
| CN108091870B (zh) | 2016-11-23 | 2021-02-26 | 清华大学 | 含氢过渡金属氧化物、制备方法及原电池 |
| US10312441B1 (en) | 2018-04-09 | 2019-06-04 | International Business Machines Corporation | Tunable resistive element |
| US10930844B2 (en) | 2018-10-11 | 2021-02-23 | International Business Machines Corporation | Three-terminal oxygen intercalation neuromorphic devices |
| US11844293B2 (en) * | 2021-10-04 | 2023-12-12 | International Business Machines Corporation | Physical unclonable function device with phase change |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA831691A (en) * | 1967-10-09 | 1970-01-06 | Matsuoka Michio | Non-linear resistors of bulk type |
| US3796926A (en) * | 1971-03-29 | 1974-03-12 | Ibm | Bistable resistance device which does not require forming |
| US4472296A (en) * | 1982-06-21 | 1984-09-18 | Iowa State University Research Foundation, Inc. | Bulk, polycrystalline switching materials for threshold and/or memory switching |
| DE3674451D1 (de) * | 1985-04-29 | 1990-10-31 | Bbc Brown Boveri & Cie | Verfahren zur herstellung eines spannungsabhaengigen keramischen widerstandes auf der basis von zno. |
| DE3876228T2 (de) * | 1988-01-15 | 1993-06-03 | Ibm | Feldeffektanordnung mit supraleitendem kanal. |
| EP0523275B1 (en) * | 1991-07-19 | 1996-02-28 | International Business Machines Corporation | Enhanced superconducting field-effect transistor with inverted MISFET structure and method for making the same |
| JP2818068B2 (ja) * | 1992-04-06 | 1998-10-30 | シャープ株式会社 | 強誘電体を用いた書換え可能な不揮発性多値メモリ |
| US5955754A (en) * | 1992-10-23 | 1999-09-21 | Symetrix Corporation | Integrated circuits having mixed layered superlattice materials and precursor solutions for use in a process of making the same |
| EP0618597B1 (en) * | 1993-03-31 | 1997-07-16 | Texas Instruments Incorporated | Lightly donor doped electrodes for high-dielectric-constant materials |
| JPH06350100A (ja) * | 1993-06-02 | 1994-12-22 | Ricoh Co Ltd | 強誘電体材料および該材料をゲートとして用いたｍｆｓｆｅｔ |
| JP3460095B2 (ja) * | 1994-06-01 | 2003-10-27 | 富士通株式会社 | 強誘電体メモリ |
| US5635741A (en) * | 1994-09-30 | 1997-06-03 | Texas Instruments Incorporated | Barium strontium titanate (BST) thin films by erbium donor doping |
| JP3805001B2 (ja) * | 1995-06-08 | 2006-08-02 | 株式会社ルネサステクノロジ | 半導体装置 |
| JPH09331020A (ja) * | 1996-06-07 | 1997-12-22 | Sharp Corp | 誘電体薄膜キャパシタ素子及びその製造方法 |
| JPH1036171A (ja) * | 1996-07-19 | 1998-02-10 | Sony Corp | 強誘電体材料およびこれを用いた強誘電体メモリ |
| US6139780A (en) * | 1998-05-28 | 2000-10-31 | Sharp Kabushiki Kaisha | Dynamic random access memories with dielectric compositions stable to reduction |
| US6128178A (en) * | 1998-07-20 | 2000-10-03 | International Business Machines Corporation | Very thin film capacitor for dynamic random access memory (DRAM) |
| US6204139B1 (en) | 1998-08-25 | 2001-03-20 | University Of Houston | Method for switching the properties of perovskite materials used in thin film resistors |
| US7063984B2 (en) * | 2003-03-13 | 2006-06-20 | Unity Semiconductor Corporation | Low temperature deposition of complex metal oxides (CMO) memory materials for non-volatile memory integrated circuits |
| US7706167B2 (en) * | 2003-03-18 | 2010-04-27 | Kabushiki Kaisha Toshiba | Resistance change memory device |
| US7008833B2 (en) * | 2004-01-12 | 2006-03-07 | Sharp Laboratories Of America, Inc. | In2O3thin film resistivity control by doping metal oxide insulator for MFMox device applications |
| CN100477225C (zh) * | 2004-09-09 | 2009-04-08 | 松下电器产业株式会社 | 电阻变化元件及其制造方法 |
| JP5049491B2 (ja) * | 2005-12-22 | 2012-10-17 | パナソニック株式会社 | 電気素子，メモリ装置，および半導体集積回路 |
| US7579611B2 (en) * | 2006-02-14 | 2009-08-25 | International Business Machines Corporation | Nonvolatile memory cell comprising a chalcogenide and a transition metal oxide |
| US7808810B2 (en) * | 2006-03-31 | 2010-10-05 | Sandisk 3D Llc | Multilevel nonvolatile memory cell comprising a resistivity-switching oxide or nitride and an antifuse |
-
2000
- 2000-01-17 CN CNB008039100A patent/CN1191635C/zh not_active Expired - Fee Related
- 2000-01-17 AU AU18870/00A patent/AU1887000A/en not_active Abandoned
- 2000-01-17 WO PCT/IB2000/000043 patent/WO2000049659A1/en active IP Right Grant
- 2000-01-17 EP EP00900098A patent/EP1153434A1/en not_active Ceased
- 2000-01-17 IL IL14364900A patent/IL143649A0/xx active IP Right Grant
- 2000-01-17 US US09/913,723 patent/US6815744B1/en not_active Expired - Fee Related
- 2000-01-17 JP JP2000600308A patent/JP4204755B2/ja not_active Expired - Fee Related
- 2000-02-15 MY MYPI20000521A patent/MY133342A/en unknown
-
2001
- 2001-06-07 IL IL143649A patent/IL143649A/en not_active IP Right Cessation
- 2001-08-06 KR KR10-2001-7009940A patent/KR100427841B1/ko not_active IP Right Cessation
Cited By (98)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002280542A (ja) * | 2001-03-21 | 2002-09-27 | Shuichi Iida | 電子群の位置移動を利用する記録素子、その製作方法、その動作方法およびそれを用いた記録装置 |
| JP2004349691A (ja) * | 2003-05-21 | 2004-12-09 | Sharp Corp | 非対称メモリセル |
| JP2004349689A (ja) * | 2003-05-21 | 2004-12-09 | Sharp Corp | 非対称結晶構造メモリセル |
| JP4493008B2 (ja) * | 2003-05-21 | 2010-06-30 | シャープ株式会社 | 非対称メモリセル |
| JP2004363604A (ja) * | 2003-06-03 | 2004-12-24 | Samsung Electronics Co Ltd | 一つのスイッチング素子と一つの抵抗体とを含む不揮発性メモリ装置およびその製造方法 |
| US8164130B2 (en) | 2003-06-03 | 2012-04-24 | Samsung Electronics Co., Ltd. | Nonvolatile memory device comprising one switching device and one resistant material and method of manufacturing the same |
| US8101983B2 (en) | 2003-06-03 | 2012-01-24 | Samsung Electronics Co., Ltd. | Nonvolatile memory device comprising one switching device and one resistant material and method of manufacturing the same |
| JP4511249B2 (ja) * | 2003-06-03 | 2010-07-28 | 三星電子株式会社 | 一つのスイッチング素子と一つの抵抗体とを含む不揮発性メモリ装置およびその製造方法 |
| JP2005123361A (ja) * | 2003-10-16 | 2005-05-12 | Sony Corp | 抵抗変化型不揮発性メモリおよびその製造方法ならびに抵抗変化層の形成方法 |
| JP2005183979A (ja) * | 2003-12-17 | 2005-07-07 | Samsung Electronics Co Ltd | 半導体装置の不揮発性キャパシタ、その不揮発性キャパシタを含む半導体メモリ素子およびその半導体メモリ素子の動作方法 |
| US8513634B2 (en) | 2003-12-17 | 2013-08-20 | Samsung Electronics Co., Ltd. | Nonvolatile data storage, semicoductor memory device including nonvolatile data storage and method of forming the same |
| JP2010108594A (ja) * | 2003-12-18 | 2010-05-13 | Panasonic Corp | 抵抗変化材料を用いた記憶素子 |
| JP2007515026A (ja) * | 2003-12-18 | 2007-06-07 | 松下電器産業株式会社 | 抵抗変化材料の初期化方法、抵抗変化材料を用いた記憶素子、可変抵抗体を用いた不揮発性メモリ回路を初期化する方法 |
| US7826247B2 (en) | 2003-12-18 | 2010-11-02 | Panasonic Corporation | Method for initializing resistance-variable material, memory device containing a resistance-variable material, and method for initializing nonvolatile memory circuit including variable resistor |
| JP2005236003A (ja) * | 2004-02-19 | 2005-09-02 | Sony Corp | 抵抗変化型不揮発性メモリ、抵抗変化型不揮発性メモリの製造方法、記録方法、再生方法、消去方法、抵抗変化材料微細構造体および抵抗変化材料微細構造体の製造方法 |
| JP2005317787A (ja) * | 2004-04-28 | 2005-11-10 | Matsushita Electric Ind Co Ltd | スイッチング素子およびそれを用いたアレイ型機能素子 |
| JP4701427B2 (ja) * | 2004-04-28 | 2011-06-15 | パナソニック株式会社 | スイッチング素子およびそれを用いたアレイ型機能素子 |
| JP2010187004A (ja) * | 2004-07-22 | 2010-08-26 | Nippon Telegr & Teleph Corp <Ntt> | ２安定抵抗値取得装置及びその製造方法 |
| US7161200B2 (en) | 2004-09-03 | 2007-01-09 | Fujitsu Limited | Capacitive element and method of manufacturing the same |
| JP2006073850A (ja) * | 2004-09-03 | 2006-03-16 | Fujitsu Ltd | 容量素子とその製造方法 |
| WO2006028117A1 (ja) * | 2004-09-09 | 2006-03-16 | Matsushita Electric Industrial Co., Ltd. | 抵抗変化素子とその製造方法 |
| US7446391B2 (en) | 2004-09-09 | 2008-11-04 | Matsushita Electric Industrial Co., Ltd. | Electro-resistance element and method of manufacturing the same |
| JP2006135338A (ja) * | 2004-11-06 | 2006-05-25 | Samsung Electronics Co Ltd | 不揮発性メモリ素子、不揮発性メモリ素子アレイ、及び不揮発性メモリ素子アレイの動作方法 |
| JP2006140464A (ja) * | 2004-11-10 | 2006-06-01 | Samsung Electronics Co Ltd | ２成分系金属酸化膜をデータ保存物質膜として採用する交差点不揮発性記憶素子及びその製造方法 |
| US7820996B2 (en) | 2005-01-31 | 2010-10-26 | Samsung Electronics Co., Ltd. | Nonvolatile memory device made of resistance material and method of fabricating the same |
| US8168469B2 (en) | 2005-01-31 | 2012-05-01 | Samsung Electronics Co., Ltd. | Nonvolatile memory device made of resistance material and method of fabricating the same |
| JP4731601B2 (ja) * | 2005-05-11 | 2011-07-27 | スパンション エルエルシー | データ保持および省電力が向上した抵抗メモリ装置 |
| JP2008541448A (ja) * | 2005-05-11 | 2008-11-20 | スパンジョン・リミテッド・ライアビリティ・カンパニー | データ保持および省電力が向上した抵抗メモリ装置 |
| WO2007007606A1 (ja) * | 2005-07-11 | 2007-01-18 | Sharp Kabushiki Kaisha | 可変抵抗素子 |
| US8115585B2 (en) | 2005-07-11 | 2012-02-14 | Sharp Kabushiki Kaisha | Variable resistance element |
| JP4939414B2 (ja) * | 2005-07-11 | 2012-05-23 | シャープ株式会社 | 可変抵抗素子 |
| WO2007010746A1 (ja) * | 2005-07-20 | 2007-01-25 | Sharp Kabushiki Kaisha | 可変抵抗素子を備えた半導体記憶装置 |
| JP2007027537A (ja) * | 2005-07-20 | 2007-02-01 | Sharp Corp | 可変抵抗素子を備えた半導体記憶装置 |
| KR100966063B1 (ko) | 2005-08-05 | 2010-06-28 | 샤프 가부시키가이샤 | 가변 저항 소자와 그 제조 방법, 그리고 가변 저항 소자를구비한 기억 장치 |
| US7884699B2 (en) | 2005-08-05 | 2011-02-08 | Sharp Kabushiki Kaisha | Variable resistor element, manufacturing method thereof, and memory device provided with it |
| WO2007018026A1 (ja) * | 2005-08-05 | 2007-02-15 | Sharp Kabushiki Kaisha | 可変抵抗素子とその製造方法並びにそれを備えた記憶装置 |
| US7863594B2 (en) | 2005-08-15 | 2011-01-04 | National Institute Of Advanced Industrial Science And Technology | Switching device |
| JP2009505424A (ja) * | 2005-08-15 | 2009-02-05 | マイクロン テクノロジー， インク． | 再生可能可変抵抗絶縁メモリ装置およびその形成方法 |
| US8476613B2 (en) | 2005-08-15 | 2013-07-02 | Micron Technology, Inc. | Reproducible resistance variable insulating memory devices and methods for forming same |
| JP2013048251A (ja) * | 2005-08-15 | 2013-03-07 | Micron Technology Inc | 可変抵抗絶縁層を用いたメモリ素子及びそれを有するプロセッサシステム |
| WO2007020832A1 (ja) * | 2005-08-15 | 2007-02-22 | National Institute Of Advanced Industrial Science And Technology | スイッチング素子 |
| JP2007053125A (ja) * | 2005-08-15 | 2007-03-01 | National Institute Of Advanced Industrial & Technology | スイッチング素子 |
| JP2009517864A (ja) * | 2005-11-23 | 2009-04-30 | サンディスク スリーディー，エルエルシー | 添加金属を有する可逆性抵抗率切換金属酸化物または窒化物層 |
| JP2007158344A (ja) * | 2005-12-02 | 2007-06-21 | Samsung Electronics Co Ltd | 金属層−絶縁層−金属層構造を備えるストレージノード、及び、そのストレージノードを備える不揮発性メモリ素子及びその動作方法 |
| US7796416B2 (en) | 2005-12-27 | 2010-09-14 | Sharp Kabushiki Kaisha | Variable resistance element, its manufacturing method and semiconductor memory device comprising the same |
| JP2007180176A (ja) * | 2005-12-27 | 2007-07-12 | Fujitsu Ltd | 抵抗変化型記憶素子 |
| JP2009535793A (ja) * | 2006-03-31 | 2009-10-01 | サンディスク スリーディー，エルエルシー | 抵抗率切り換え酸化物または窒化物およびアンチヒューズを含む不揮発性の書き換え可能なメモリセル |
| US7781230B2 (en) | 2006-04-13 | 2010-08-24 | Panasonic Corporation | Electro-resistance element, electro-resistance memory using the same and method of manufacturing the same |
| US7791119B2 (en) | 2006-04-19 | 2010-09-07 | Panasonic Corporation | Electro-resistance element and electro-resistance memory using the same |
| US8115586B2 (en) | 2006-04-28 | 2012-02-14 | Sharp Kabushiki Kaisha | Variable resistance element, and its manufacturing method |
| US8497492B2 (en) | 2006-04-28 | 2013-07-30 | Xenogenic Development Limited Liability Company | Variable resistive element, and its manufacturing method |
| WO2007125668A1 (ja) * | 2006-04-28 | 2007-11-08 | Sharp Kabushiki Kaisha | 可変抵抗素子及びその製造方法 |
| US8980722B2 (en) | 2006-04-28 | 2015-03-17 | Xenogenic Development Limited Liability Company | Variable resistive element, and its manufacturing method |
| WO2008059701A1 (ja) * | 2006-11-17 | 2008-05-22 | Panasonic Corporation | 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法 |
| US9236381B2 (en) | 2006-11-17 | 2016-01-12 | Panasonic Intellectual Property Management Co., Ltd. | Nonvolatile memory element, nonvolatile memory apparatus, nonvolatile semiconductor apparatus, and method of manufacturing nonvolatile memory element |
| US8093682B2 (en) | 2007-03-26 | 2012-01-10 | Murata Manufacturing Co., Ltd. | Resistance memory element |
| WO2008126365A1 (ja) * | 2007-03-29 | 2008-10-23 | Panasonic Corporation | 不揮発性記憶装置、不揮発性記憶素子および不揮発性記憶素子アレイ |
| US7948789B2 (en) | 2007-04-09 | 2011-05-24 | Panasonic Corporation | Resistance variable element, nonvolatile switching element, and resistance variable memory apparatus |
| WO2008126366A1 (ja) * | 2007-04-09 | 2008-10-23 | Panasonic Corporation | 抵抗変化型素子、不揮発性スイッチング素子、および抵抗変化型記憶装置 |
| WO2008149484A1 (ja) * | 2007-06-05 | 2008-12-11 | Panasonic Corporation | 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置 |
| US8446756B2 (en) | 2007-08-15 | 2013-05-21 | Sony Corporation | Method of stabilizing data hold operations of a storage device |
| JP2009105383A (ja) * | 2007-10-05 | 2009-05-14 | Sharp Corp | 可変抵抗素子及びその製造方法 |
| US8338816B2 (en) | 2007-10-15 | 2012-12-25 | Panasonic Corporation | Nonvolatile memory element, and nonvolatile semiconductor device using the nonvolatile memory element |
| JPWO2009050833A1 (ja) * | 2007-10-15 | 2011-02-24 | パナソニック株式会社 | 不揮発性記憶素子、並びにその不揮発性記憶素子を用いた不揮発性半導体装置 |
| JP2010287895A (ja) * | 2007-10-15 | 2010-12-24 | Panasonic Corp | 不揮発性記憶素子の製造方法 |
| JP4545823B2 (ja) * | 2007-10-15 | 2010-09-15 | パナソニック株式会社 | 不揮発性記憶素子、並びにその不揮発性記憶素子を用いた不揮発性半導体装置 |
| WO2009050833A1 (ja) * | 2007-10-15 | 2009-04-23 | Panasonic Corporation | 不揮発性記憶素子、並びにその不揮発性記憶素子を用いた不揮発性半導体装置 |
| US8063430B2 (en) | 2007-10-18 | 2011-11-22 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods of manufacturing and operating same |
| US8558303B2 (en) | 2007-10-18 | 2013-10-15 | Samsung Electronics Co., Ltd. | Semiconductor memory devices and methods of manufacturing and operating same |
| US8125818B2 (en) | 2008-02-25 | 2012-02-28 | Panasonic Corporation | Method of programming variable resistance element and variable resistance memory device using the same |
| JPWO2009107370A1 (ja) * | 2008-02-25 | 2011-06-30 | パナソニック株式会社 | 抵抗変化素子の駆動方法およびそれを用いた抵抗変化型記憶装置 |
| WO2009107370A1 (ja) * | 2008-02-25 | 2009-09-03 | パナソニック株式会社 | 抵抗変化素子の駆動方法およびそれを用いた抵抗変化型記憶装置 |
| JP2009224403A (ja) * | 2008-03-13 | 2009-10-01 | Toshiba Corp | 情報記録素子及びそれを備えた情報記録再生装置 |
| WO2009113699A1 (en) * | 2008-03-13 | 2009-09-17 | Kabushiki Kaisha Toshiba | Information recording device and information recording/reproduction system including the same |
| JP2009267411A (ja) * | 2008-04-25 | 2009-11-12 | Seagate Technology Llc | 複数メモリ層を有するメモリセルを含む記憶装置 |
| US8472238B2 (en) | 2008-05-22 | 2013-06-25 | Panasonic Corporation | Variable resistance nonvolatile storage device with oxygen-deficient oxide layer and asymmetric substrate bias effect |
| US8094485B2 (en) | 2008-05-22 | 2012-01-10 | Panasonic Corporation | Variable resistance nonvolatile storage device with oxygen-deficient oxide layer and asymmetric substrate bias effect |
| JP5021029B2 (ja) * | 2008-05-22 | 2012-09-05 | パナソニック株式会社 | 抵抗変化型不揮発性記憶装置 |
| WO2009141857A1 (ja) * | 2008-05-22 | 2009-11-26 | パナソニック株式会社 | 抵抗変化型不揮発性記憶装置 |
| US8233311B2 (en) | 2008-05-22 | 2012-07-31 | Panasonic Corporation | Variable resistance nonvolatile storage device having a source line formed of parallel wiring layers connected to each other through vias |
| US7615459B1 (en) | 2008-08-12 | 2009-11-10 | Sharp Kabushiki Kaisha | Manufacturing method for variable resistive element |
| US8111573B2 (en) | 2008-11-04 | 2012-02-07 | Sharp Kabushiki Kaisha | Nonvolatile semiconductor memory device and method of controlling the same |
| US8400830B2 (en) | 2008-11-26 | 2013-03-19 | Sharp Kabushiki Kaisha | Nonvolatile semiconductor memory device and driving method therefor |
| US8120944B2 (en) | 2009-03-13 | 2012-02-21 | Sharp Kabushiki Kaisha | Control circuit for forming process on nonvolatile variable resistive element and control method for forming process |
| US8835895B2 (en) | 2009-10-26 | 2014-09-16 | Sony Corporation | Memory device and fabrication process thereof |
| US8476614B2 (en) | 2009-10-26 | 2013-07-02 | Sony Corporation | Memory device and fabrication process thereof |
| US8451647B2 (en) | 2010-06-10 | 2013-05-28 | Sharp Kabushiki Kaisha | Resistance control method for nonvolatile variable resistive element |
| US8530877B2 (en) | 2010-07-29 | 2013-09-10 | Sharp Kabushiki Kaisha | Non-volatile semiconductor device |
| US8654559B2 (en) | 2010-09-17 | 2014-02-18 | Sharp Kabushiki Kaisha | Semiconductor memory device |
| US8411487B2 (en) | 2010-09-24 | 2013-04-02 | Sharp Kabushiki Kaisha | Semiconductor memory device |
| US8514607B2 (en) | 2010-09-24 | 2013-08-20 | Sharp Kabushiki Kaisha | Semiconductor memory device |
| US8560923B2 (en) | 2011-04-12 | 2013-10-15 | Sharp Kabushiki Kaisha | Semiconductor memory device |
| US8593855B2 (en) | 2011-06-09 | 2013-11-26 | Sharp Kabushiki Kaisha | Semiconductor memory device |
| JP2013137850A (ja) * | 2011-12-28 | 2013-07-11 | Toshiba Corp | 半導体記憶装置 |
| US9135991B2 (en) | 2011-12-28 | 2015-09-15 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| JPWO2021085475A1 (ja) * | 2019-11-01 | 2021-05-06 | ||
| WO2021085475A1 (ja) * | 2019-11-01 | 2021-05-06 | 国立研究開発法人科学技術振興機構 | 電流センサおよび電力変換回路 |
| JP7257712B2 (ja) | 2019-11-01 | 2023-04-14 | 国立研究開発法人科学技術振興機構 | 電流センサおよび電力変換回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1153434A1 (en) | 2001-11-14 |
| US6815744B1 (en) | 2004-11-09 |
| KR100427841B1 (ko) | 2004-04-28 |
| CN1191635C (zh) | 2005-03-02 |
| CN1340213A (zh) | 2002-03-13 |
| AU1887000A (en) | 2000-09-04 |
| JP4204755B2 (ja) | 2009-01-07 |
| MY133342A (en) | 2007-11-30 |
| WO2000049659A1 (en) | 2000-08-24 |
| IL143649A (en) | 2006-08-20 |
| IL143649A0 (en) | 2002-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4204755B2 (ja) | 情報を保存するマイクロ電子デバイスとその方法 | |
| US11672189B2 (en) | Two-terminal reversibly switchable memory device | |
| KR100682908B1 (ko) | 두개의 저항체를 지닌 비휘발성 메모리 소자 | |
| KR100769538B1 (ko) | 가변저항소자의 구동방법 및 기억장치 | |
| KR100657911B1 (ko) | 한 개의 저항체와 한 개의 다이오드를 지닌 비휘발성메모리 소자 | |
| US7071008B2 (en) | Multi-resistive state material that uses dopants | |
| CN1898749B (zh) | 具有可变电阻的存储器件、存储电路及半导体集成电路 | |
| US6762481B2 (en) | Electrically programmable nonvolatile variable capacitor | |
| EP1643508B1 (en) | Non-volatile memory element with programmable resistance | |
| US5889696A (en) | Thin-film capacitor device and RAM device using ferroelectric film | |
| US20060067114A1 (en) | Storage apparatus and semiconductor apparatus | |
| CN100419909C (zh) | 强感应体存储器及其动作方法和存储器装置 | |
| US7619268B2 (en) | Fast remanent resistive ferroelectric memory | |
| TW478010B (en) | Microelectronic device for storing information and method thereof | |
| Natarajan et al. | Ultralow-power ferroelectric memory for SoC | |
| JPH06282996A (ja) | 強誘電体ゲートトランジスタメモリセルの駆動方法 | |
| KR20050038296A (ko) | 강유전 반도체의 전류-전압 히스테리시스를 이용한 메모리디바이스 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051206 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060217 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060605 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080908 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081007 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081015 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131024 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |