JP2009517864A - 添加金属を有する可逆性抵抗率切換金属酸化物または窒化物層 - Google Patents

添加金属を有する可逆性抵抗率切換金属酸化物または窒化物層 Download PDF

Info

Publication number
JP2009517864A
JP2009517864A JP2008542407A JP2008542407A JP2009517864A JP 2009517864 A JP2009517864 A JP 2009517864A JP 2008542407 A JP2008542407 A JP 2008542407A JP 2008542407 A JP2008542407 A JP 2008542407A JP 2009517864 A JP2009517864 A JP 2009517864A
Authority
JP
Japan
Prior art keywords
resistivity
layer
metal
metal oxide
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008542407A
Other languages
English (en)
Other versions
JP5237105B2 (ja
Inventor
ハーナー，エス．ブラッド
クマー，タンメイ
Original Assignee
サンディスク スリーディー，エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サンディスク スリーディー，エルエルシー filed Critical サンディスク スリーディー，エルエルシー
Publication of JP2009517864A publication Critical patent/JP2009517864A/ja
Application granted granted Critical
Publication of JP5237105B2 publication Critical patent/JP5237105B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of the switching material, e.g. post-treatment, doping
    • H10N70/043—Modification of the switching material, e.g. post-treatment, doping by implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of the switching material, e.g. post-treatment, doping
    • H10N70/046—Modification of the switching material, e.g. post-treatment, doping by diffusion, e.g. photo-dissolution
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Abstract

抵抗率切換金属酸化物または窒化物の層は、少なくとも２つの安定した抵抗率状態を達成することができる。そのような層は、不揮発性メモリセルにおける状態変化素子において使用され、そのデータ状態、例えば「０」または「１」をこの抵抗率状態に記憶してもよい。そのような抵抗率切換金属酸化物または窒化物の化合物の層にさらなる金属原子を含むことによって、抵抗率状態間での切り換えを生じさせるのに必要な電流を減少させ、そのような層の抵抗率状態にデータを記憶するメモリセルのアレイに対する電力要求を削減する。様々な実施形態において、メモリセルは、抵抗率切換金属酸化物または窒化物の化合物の層を、ダイオードまたはトランジスタなどの他の素子と直列に形成される添加金属とともに含んでもよい。

Description

本発明は、不揮発性メモリセル内のデータ状態を記憶するために使用可能な抵抗率切換材料に関する。
高抵抗率状態と低抵抗率状態との間で可逆的に切り換えることができる抵抗率切換材料が知られている。切り換えは、抵抗率切換材料が比較的大きいであろう電圧または電流を受けるようにさせることによって生じさせてもよい。これらの２つ以上の安定した抵抗率状態によって、そのような材料は、書き換え可能な不揮発性メモリアレイにおいて使用するための魅力的なオプションとなる。そのような抵抗率切換材料に基づくメモリアレイにおいて、電力要求を削減することは、一般的に有利である。
したがって、これらの抵抗率切換材料を安定した抵抗率状態の間で切り換えるのに必要な電圧、電流、または切り換え時間を削減するための要求がある。
米国特許出願第１１／１２５，９３９号 米国特許出願第１１／１４３，２６９号 米国特許出願第１０／９５５，５４９号 米国特許出願第１１／１４８，５３０号 米国特許第６，９５２，０３０号 米国特許出願第１１／０１５，８２４号 米国特許出願第１１／１２５，６０６号 米国特許出願第１０／９５４，５７７号 米国特許出願第１０／８８３，４１７号 米国特許出願第１１／２１５，９５１号 米国特許出願第１１／２７１，０７８号 米国特許出願第１０／１７９，４２３号 米国特許出願第１０／７２８，４３６号 米国特許出願第１０／８１５，３１２号 米国特許第５，９１５，１６７号
本発明は、添付の特許請求の範囲によって規定され、このセクションにおけるいかなるものも、特許請求の範囲に対する限定であるとされるべきではない。一般的には、本発明は、抵抗率切換金属酸化物または窒化物に関する。
本発明の第１の態様は、抵抗率切換金属酸化物または窒化物の化合物の層を備える可逆性状態変化素子を備える半導体装置を提供するものであって、抵抗率切換金属酸化物または窒化物の化合物は、１つの金属のみを含み、抵抗率切換金属酸化物または窒化物の化合物の層は、金属添加物を含み、金属添加物は、金属酸化物または窒化物の化合物の層内の金属原子の約０．０１％〜約５％である。
本発明の他の態様は、書き換え可能な不揮発性メモリセルを提供するものであって、抵抗率切換金属酸化物または窒化物の化合物の層を備える状態変化素子を備え、抵抗率切換金属酸化物または窒化物の化合物は、１つの金属のみを含み、抵抗率切換金属酸化物または窒化物の化合物の層は、金属添加物を含み、金属添加物は、金属酸化物または窒化物の化合物の層内の金属原子の約０．０１％〜約５％であり、メモリセルのデータ状態が、抵抗率切換金属酸化物または窒化物の化合物の層の抵抗状態において記憶される。
本発明のさらに他の態様は、メモリセルを形成するための方法であって、この方法は、状態変化素子を形成するステップを含み、状態変化素子は、抵抗率切換金属酸化物または窒化物の化合物の層を備え、抵抗率切換金属酸化物または窒化物の化合物は、１つの金属のみを含み、抵抗率切換金属酸化物または窒化物の化合物の層は、金属添加物を含み、金属添加物は、金属酸化物または窒化物の化合物の層内の金属原子の約０．０１％〜約５％であり、メモリセルのデータ状態が、抵抗率切換金属酸化物または窒化物の化合物の層の抵抗状態に対応する。
本発明の好ましい一実施形態は、モノリシックな三次元メモリアレイを提供するものであって、ａ）基板の上に形成された第１のメモリレベルであって、第１のメモリレベルは、複数の第１の可逆性状態変化素子を備え、各状態変化素子は、抵抗率切換金属酸化物または窒化物の化合物の層を備え、抵抗率切換金属酸化物または窒素酸化物は、１つの金属のみを含み、抵抗率切換金属酸化物または窒化物の化合物の層は、金属添加物を含み、金属添加物は、金属酸化物または窒化物の化合物の層内の金属原子の約０．０１％〜約５％である、第１のメモリレベルと、ｂ）第１のメモリレベルの上にモノリシック的に形成された第２のメモリレベルと、を備える。
他の好ましい実施形態は、第１のメモリレベルを形成するための方法を提供するものであって、この方法は、基板の上に実質的に平行で実質的に共平面の複数の底部導体を形成するステップと、底部導体の上に実質的に平行で実質的に共平面の複数の頂部導体を形成するステップと、それぞれが底部導体のうちの１つと頂部導体のうちの１つとの間に配置された複数の垂直配向されたダイオードを形成するステップと、複数の可逆性状態変化素子を形成するステップと、を含み、各状態変化素子は、抵抗率切換金属酸化物または窒化物の化合物の層を備え、抵抗率切換金属酸化物または窒化物の化合物は、１つの金属のみを含み、抵抗率切換金属酸化物または窒化物の化合物の層は、金属添加物を含み、金属添加物は、金属酸化物または窒化物の化合物の層内の金属原子の約０．０１％〜約５％であり、各状態変化素子は、ダイオードのうちの１つと頂部導体のうちの１つとの間またはダイオードのうちの１つと底部導体のうちの１つとの間に配置される。
本発明の他の態様は、可逆性状態変化素子を備える不揮発性メモリセルを形成するための方法を提供するものであって、この方法は、抵抗率切換金属酸化物または窒化物の化合物の層を形成するステップであって、抵抗率切換金属酸化物または窒化物の化合物は、第１の金属である１つの金属のみを含むステップと、抵抗率切換金属酸化物または窒化物の化合物の層を形成するステップ中またはその後で、第２の金属を抵抗率切換金属酸化物または窒化物の化合物の層に追加するステップと、を含み、可逆性状態変化素子は、抵抗率切換金属酸化物または窒化物の化合物の層を備える。
本発明の好ましい一実施形態は、状態変化素子を備える不揮発性メモリセルを提供するものであって、状態変化素子は、ａ）本質的に第１の金属酸化物または金属窒化物の化合物からなる下部接触層であって、第１の金属酸化物または金属窒化物の化合物は、１つの金属のみを含む、下部接触層と、ｂ）本質的に第１の金属酸化物または金属窒化物の化合物と金属添加物とからなる抵抗率切換層であって、金属添加物は、抵抗率切換層内の金属原子の約０．０１％〜約５％である、抵抗率切換層と、ｃ）本質的に第１の金属酸化物または金属窒化物の化合物からなる上部接触層であって、抵抗率切換層は、下部接触層の上にあってそれに接触し、上部接触層は、抵抗率切換層の上にあってそれに接触している、上部接触層と、を含み、メモリセルのデータ状態が、状態変化素子の抵抗状態において記憶される。
関連する一実施形態は、状態変化素子を備える不揮発性メモリセルを提供するものであって、状態変化素子は、ａ）本質的に第１の金属酸化物または金属窒化物の化合物と金属添加物とからなる下部接触層であって、金属添加物は、下部接触層内の金属原子の約０．０１％〜約５％であり、第１の金属酸化物または金属窒化物の化合物は、１つの金属のみを含む、下部接触層と、ｂ）本質的に第１の金属酸化物または金属窒化物の化合物からなる抵抗率切換層と、ｃ）本質的に第１の金属酸化物または金属窒化物の化合物と金属添加物とからなる上部接触層であって、金属添加物は、上部接触層内の金属原子の約０．０１％〜約５％である、上部接触層と、を含み、抵抗率切換層は、下部接触層の上にあってそれに接触し、上部接触層は、抵抗率切換層の上にあってそれに接触し、メモリセルのデータ状態が、状態変化素子の抵抗状態において記憶される。
本願明細書において説明された本発明の態様および実施形態のそれぞれは、単独または互いに組み合わせて使用することができる。
好ましい態様および実施形態を添付の図面を参照して説明する。
様々な材料が、可逆性抵抗率切換動作を示す。これらの材料には、カルコゲナイド、炭素ポリマー、ペロブスカイト、およびある特定の金属酸化物および窒化物が含まれる。特に、１つの金属のみを含みかつ確実な抵抗率切換動作を示す金属酸化物および窒化物の化合物がある。この群には、ＮｉＯ，Ｎｂ2 Ｏ5 ，ＴｉＯ2 ，ＨｆＯ2 ，Ａｌ2 Ｏ3 ，ＣｏＯ，ＭｇＯx ，ＣｒＯ2 ，ＶＯ，ＢＮ，およびＡｌＮが含まれる。
これらの材料のうちの１つの層が、初期状態、例えば安定した比較的低い抵抗率状態において形成されてもよい。充分な電圧を印加すると、材料は、安定した高い抵抗率状態へ切り換わる。（異なる電流および電圧を印加することによって、２つより多い抵抗率状態が達成されてもよい。簡略化のために、この説明では高抵抗率および低抵抗率状態について述べることになるが、２つより多い抵抗率状態も可能であり有用であろうことが理解されよう）。この抵抗率切り換えは、可逆的である。適切な電流または電圧をその後に印加することによって、抵抗率切換材料を安定した低抵抗率状態に戻す役割を果たすこともできる。このような抵抗率切換材料のあるものでは、ある環境において、セット電流（材料を高抵抗率状態から低抵抗率状態へ切り換える）がある方向に流れる一方、リセット電流（材料を低抵抗率状態から高抵抗率状態へ切り換える）がその反対方向に流れなければならない。他の抵抗率切換材料では、他の環境において、セットおよびリセット電流の流れの向きは重要ではない。
低抵抗率から高抵抗率への変換は、逆に行うこともでき、周期を何度も繰り返すことができる。材料および環境によっては、初期状態は、低抵抗率ではなく高抵抗率であってもよい。この説明において「抵抗率切換材料」、「抵抗率切換金属酸化物または窒化物」、「抵抗率切換メモリ素子」、または同様の用語に言及する場合、可逆性抵抗率切換材料のことをいうものと理解される。
この抵抗率切換動作によって、材料が不揮発性メモリアレイにおいて使用されるようになる。抵抗率状態は、メモリセルのデータ状態を記憶してもよい。例えば、ある抵抗率状態は例えばデータ「０」に対応し、他の抵抗率状態はデータ「１」に対応する。前述したように、ある材料において、２つより多い安定した抵抗率状態が達成可能であってもよく、２つより多いデータ状態を記憶できる。
実際の変換メカニズムは、あまり理解されていない。セットおよびリセット電圧が印加されるが、切り換えを実際に生じさせるのは印加電圧または電流の流れなのかどうかについては明らかでない。一般的に、セットおよびリセット電圧および電流は、比較的大きくなければならない。抵抗率状態は、セットまたはリセット電圧のいずれかよりも小さい読み出し電圧を印加することによって検知される。所定の読み出し電圧について、電流の流れは、抵抗率切換材料が高抵抗率状態であるよりも低抵抗率状態であるほうが高いことになる。
電子装置において、電力要求を削減することは有利なことがしばしばある。抵抗率状態金属酸化物または窒化物を使用するメモリアレイにおいて、セットおよびリセット電圧および電流を減少させることによって電力要求を削減する。
抵抗率切り換えを生じさせるために印加されなければならないセットおよびリセット電圧または電流は、添加金属を抵抗率切換金属酸化物または窒化物の化合物に導入することによって削減することができることがわかっている。代わりに、抵抗率の切り換えは、より短時間ではあるが同一のセットまたはリセット電圧または電流で達成されてもよい。
シリコン処理に適合する金属を使用するのが最も実用的であるので、この添加物として使用する好ましい金属には、コバルト、アルミニウム、ガリウム、インジウム、ニッケル、ニオブ、ジルコニウム、チタン、ハフニウム、タンタル、マグネシウム、クロム、バナジウム、ホウ素、イットリウム、およびランタンが挙げられる。銅、鉄、マンガン、および亜鉛は所望の特性を有している場合があり、使用されてもよいが、一般的には、シリコン処理にはあまり適合しないので、あまり好ましくない。金属酸化物または窒化物の化合物に添加される金属は、化合物の金属と同一のものであっても、あるいは異なるものであってもよい。例えば追加のニッケルをＮｉＯの層を添加することによって、またはコバルトまたはアルミニウムなどの異なる金属をＮｉＯに添加することによって、利点を得てもよい。
抵抗率切換金属酸化物または窒化物の層は、ニッケルと酸素との化合物であるＮｉＯまたはアルミニウムと窒素との化合物であるＡｌＮなどといった２つの構成要素を有する２成分化合物であることに留意されたい。そのような２成分化合物は、厳密に１つの金属を含む。本発明において、層が形成され、この層の組成は、このような単一金属の金属酸化物または窒化物の化合物のうちの１つが主であり、そして、この層に他の金属（または同一の金属）の追加の原子が含まれる。これは、例えばＣａＴｉＯ3 などのペロブスカイトといった、化合物自体が１つより多くの金属を有するというより複雑な化合物からなる層とは異なる。
この説明では、添加金属または金属添加物を有する酸化物または窒化物層について述べることにする。金属を材料に添加することを説明するために、他の用語も一般的に使用される。例えば、ホウ素などの金属をシリコンに添加して導電性を高める場合には、添加ホウ素は、一般的にはドーパントとして説明される。ドーパントは通常、非常に濃度が低い状態で現れる。典型的なドーパント濃度は、約１０19ドーパント原子／ｃｍ3 である。また、ある金属を他の金属に添加して、２つ（またはそれ以上）の金属が任意の割合で組み合わされる合金を形成することもある。そのような用語の使用に付随するような濃度の任意の期待を回避するために、この説明では、より中立的な用語である「添加金属」および「金属添加物」を選択することにする。本発明の態様において、添加金属は、完成した抵抗率切換層のかなり小さな部分である。添加金属の原子は、好ましくは、抵抗率切換層内に存在する金属原子の約０．０１％〜約５％である。
抵抗率切換金属酸化物または窒化物は、スパッタリング、化学気相蒸着法（ＣＶＤ）、原子層蒸着（ＡＬＤ）として知られるＣＶＤの一形式、電子蒸着、および蒸発を含む方法によって形成することができる。金属添加物は、金属酸化物または窒化物の化合物の層に対して、この層の形成中またはその後で、様々な方法によって導入することができる。抵抗率切換酸化物または窒化物の化合物の層を金属添加物を伴って形成するための好ましい方法のうちのいくつかについて簡単に述べるが、可能な方法のすべてを詳述することは現実的ではないし、本願明細書に特に記載されていない方法によって形成された添加金属を伴う抵抗率切換膜も本発明の範囲内に収まることになることが当業者によって理解される。
ある実施形態において、金属酸化物または窒化物の層が任意の従来の方法によってまず形成され、その後、イオン注入によって金属添加物がドープされる。例えば、ＮｉＯ膜を形成して、その後、コバルトまたはアルミニウムイオンを注入することができる。
代わりに、少量の添加すべき金属を、ＡＬＤなどの任意の適切な方法によって、金属酸化物または窒化物の層の上、下、近傍、または内部に提供することもできる。提供された金属添加物は、その後、金属酸化物または窒化物層を通じて拡散する。
金属酸化物または窒化物は、反応性スパッタリングによって形成されることが多い。この方法でＮｉＯを形成するためには、ニッケルスパッタリング対象に対して、アルゴンなどの重不活性イオンでＯ2 によって衝撃を与える。ニッケルと酸素とは結合して、ＮｉＯを形成する。
金属添加物を有する金属酸化物または窒化物をスパッタリングで形成するために、添加すべき金属は、スパッタリング対象に所望の比率で含まれている。例えば、コバルトを金属添加物としてＮｉＯ層を形成する場合には、堆積された層内の金属原子の約９５％がニッケル原子であり、約５％がコバルトであるようにする。９５％がニッケルで５％がコバルトであるスパッタリング材料を有する合金対象は、これらの原始を所望の比率で提供することになり、通常通りアルゴンとＯ2 とによってスパッタリングすることができる。様々な実施形態において、金属添加物の原子は、金属酸化物または窒化物の化合物の層内の金属原子の約０．０１％〜約５％であり得る。所望するのであれば、１つより多い金属添加物を含めることもできるが、簡略化のために、この説明では、１つの添加金属の使用を説明することにする。
列挙された金属酸化物または窒化物の化合物のなかには、ＣＶＤによって堆積されるものもある。このような場合において、金属添加物のなかには、その場での包含(in situ inclusion) によって添加できるものもある。ＣＶＤの最中に、単一または複数の前駆ガスが、金属酸化物または窒化物を基板に堆積させることになる条件下で流される。形成される膜内にドーパント原子、この場合には金属添加物を提供する前駆ガスを同時に流すことによって、添加金属が、ＣＶＤの最中に、層内でその場で(in situ) 包含される。しかし、挙げられたすべての金属添加物に対して適切な前駆ガスが利用可能であるわけではない（堆積したシリコンに、その場でのドーピングによって導電性向上ドーパントを添加することが知られている。前述したように、本発明の態様において、添加金属は、ドーパントに典型的な濃度よりも高い濃度で含まれるので、本願明細書において、この処理のことを「その場でのドーピング」ではなく「その場での包含」と称する）。
組成が可変な化合物のスタックに抵抗率切換金属酸化物または窒化物層を形成するのが望ましい場合もある。図１ａは、金属添加物を含む抵抗率切換金属酸化物または窒化物層１０を示し、抵抗率切換層１０のすぐ下およびすぐ上に形成された接触層１４および１６は、同一の金属酸化物または窒化物で形成されるが、金属添加物は有さない。例えば、層１０は、アルミニウムまたはコバルトを含むＮｉＯであり、層１４および１６は、アルミニウムまたはコバルトを添加しないか、アルミニウムまたはコバルト原子がこれらの層内の金属原子の０．０１％未満であってもよい。接触層１４および１６は、抵抗率切換層１０に対して改良された電気的接触を提供して、接触層１４および１６が存在しない場合よりも低い電流または電圧で抵抗率状態を切り換えさせることになることが期待される。接触層１４および１６は抵抗率状態を切り換えてもよいし、切り換えなくてもよい。
図１ｂに示す、代わりの一実施形態において、同一の抵抗率切換金属酸化物または窒化物である層１４，１０，および１６であって、抵抗率切換層１０が金属添加物を含まず、接触層１４および１６が金属添加物を含むものを、合成スタックが含んでもよい。
Hernerらにより２００５年５月９日に出願された「Rewritable Memory Cell Comprising a Diode and a Resistance-Switching Material 」という米国特許出願第１１／１２５，９３９号（特許文献１）は、以後‘９３９出願と称し、本願明細書において参照により援用されている。この米国特許出願において、ダイオードが抵抗率切換材料と対にされて、大規模で高密度のアレイにおいて形成およびプログラム可能な書き換え可能な不揮発性メモリセルを形成する。‘９３９出願の一実施形態を図２に示す。セルは、底部導体２００の一部分と、頂部導体４００の一部分とを含む。レール形の頂部導体および底部導体は、好ましくは異なる方向、例えば直交して延びている。頂部導体４００と底部導体２００との間に配置されているのは、電気的に直列に配列されたダイオード３０および抵抗切換素子１１８である。抵抗切換素子１１８は、抵抗切換素子１１８に対して電圧または電流の流れを印加すると低抵抗状態から高抵抗状態へ変換されるかまたは高抵抗状態から低抵抗状態へ変換される抵抗率切換材料層を備える。低抵抗から高抵抗への変換は、可逆的である。（この説明は、抵抗率状態および抵抗状態の両方について述べていることに留意されたい。ニッケル酸化物などの材料は抵抗率を有するが、抵抗器などの単体の電気的な素子は抵抗を有する。）
図３は、介在する支柱３００を伴う複数の底部導体２００と頂部導体４００とを示し、支柱３００は、ダイオードと抵抗切換素子とを備える。代替の一実施形態において、ダイオードは、なんらかの他の非オーム性装置に取って代わり得る。このように、メモリセルの第１のレベルが形成できる。そのようなメモリレベルの小さな部分のみをここでは示す。好ましい実施形態において、さらなるメモリレベルをこの第１のメモリレベルの上に形成することができ、高密度のモノリシックな三次元メモリアレイを形成する。メモリアレイは、例えば単結晶シリコン基板などの基板の上に堆積および成長させた層で形成される。メモリアレイの下で基板内に支援回路が形成されれば好都合である。
Petti らにより２００５年６月２日に出願された「Rewritable Memory Cell Comprising a Transistor and Resistance-Switching Material in Series」という米国特許出願第１１／１４３，２６９号（特許文献２）が、本願明細書において参照により援用されている。この特許出願には、ＭＯＳトランジスタと直列に形成されたこの抵抗率切換材料の層を有するメモリセルが記載されている。ぺティらの実施形態において、ＭＯＳトランジスタは、薄膜トランジスタであって、単結晶ウェハ基板においてではなく、堆積された半導体材料におけるチャネル領域を有する。
‘９３９出願またはぺティらの特許出願のいずれにおいても、抵抗率切換金属酸化物または窒化物は、本発明に従って添加された金属を有して、セットおよびリセット電圧または電流を削減するかあるいは切換時間を削減することができるので、電力消費全体を削減することができる。状態変化素子は、確実に検知可能な安定した状態を達成することができる素子である。可逆性状態変化素子は、状態間を可逆的に切り換わることができる。そして、より一般的には、列挙された抵抗率切換金属酸化物または窒化物のうちの１つを備える状態変化素子を使用して、メモリセルについてのデータ状態としてであろうと、何らかの他の用途についてのものとしてであろうと、抵抗状態を記憶する任意のメモリまたは任意の装置において、この状態変化素子は、本発明による、金属酸化物または窒化物に対する金属添加物の使用から恩恵を受けてもよい。
本発明の好ましい一実施形態に従って形成されたモノリシックな三次元メモリアレイの作製の詳細な例が提供されることになる。明確にするために、ステップ、材料、および処理条件を含む多くの詳細が含まれることになる。この例は限定的ではなく、これらの詳細は本発明の範囲内に結果が収まるとともに修正、省略、または強化することができることが理解される。
Hernerらにより２００４年９月２９日に出願された「Nonvolatile Memory Cell Without a Dielectric Antifuse Having High- and Low-Impedance States 」という米国特許出願第１０／９５５，５４９号（特許文献３）は、以後‘５４９出願と称し、本願明細書において参照により援用されている。この特許出願には、多結晶シリコン（またはポリシリコン）で形成されたダイオードを含むメモリセルが記載されている。ダイオードのポリシリコンは、高抵抗率状態で形成され、低抵抗率状態に変換することができる。セルのデータ状態は、ポリシリコンの抵抗率状態において有効に記憶される。
Hernerらにより２００５年６月８日に出願された「Nonvolatile Memory Cell Operating by Increasing Order in Polycrystalline Semiconductor Material 」という米国特許出願第１１／１４８，５３０号（特許文献４）は、以後‘５３０出願と称し、本願明細書において参照により援用されている。この特許出願において、あるケイ化物の近傍でアモルファスシリコンが結晶化すると、結果生じたポリシリコンは、配列がより向上することによって、ケイ化物が近傍にない状態で結晶化したシリコンよりも導電性が向上するとされている。例えばチタンケイ化物などの近傍層は、結晶化する際にシリコンに対して結晶化テンプレートを提供するような格子空間および配向を有してもよく、それによって比較的欠陥が少なく結晶化できるとされている。要するに、チタンケイ化物の近傍層がない状態で結晶化された堆積シリコンは、比較的欠陥が多く、形成時に抵抗率が高い一方、チタンケイ化物の層の近傍で結晶化された堆積シリコンは、欠陥が少なく、形成時に抵抗率が低いことになる。欠陥が多く高抵抗率のポリシリコンは、プログラミングによって低抵抗率のポリシリコンに変換することで、その配列を向上させることができる。これら２つの状態は、データ状態に対応することができ、メモリセルの基礎となり得る。欠陥が少ないポリシリコンは、形成時に低抵抗率であるので、このメカニズムを使用したメモリセルの基礎とはなり得ない。
この説明のメモリにおいて、メモリセルは、抵抗率切換金属酸化物または窒化物層（添加金属を有する）をポリシリコンダイオードと対にすることになる。抵抗率切換金属酸化物または窒化物層がデータ状態を記憶することになるので、ダイオードのポリシリコンはこの状態を記憶する必要がなく、または、低抵抗率に変換するために必要な大きい電圧も必要ない。したがって、この説明のメモリにおいて、ポリシリコンダイオードのポリシリコンは、近傍にケイ化物を伴って、低抵抗率状態で形成されるのが好ましい。
Hernerらによる「High-Density Three-Dimensional Memory Cell」という米国特許第６，９５２，０３０号（特許文献５）は、それぞれが１度プログラム可能なセルであるメモリセルを備えるモノリシックな三次元メモリアレイを教示している。セルは、高抵抗状態で形成され、プログラミング電圧を印加すると、永久的に低抵抗状態に変換される。関連するメモリアレイが、Hernerらにより２００４年１２月１７日に出願された「Nonvolatile Memory Cell Comprising a Reduced Height Vertical Diode」という米国特許出願第１１／０１５，８２４号（特許文献６）、Hernerらにより２００５年５月９日に出願された「High-Density Nonvolatile Memory Array Fabricated at Low Temperature Comprising Semiconductor Diodes 」という米国特許出願第１１／１２５，６０６号（特許文献７）、およびHernerらにより２００４年９月２９日に出願された「Junction Diode Comprising Varying Semiconductor Compositions」という米国特許出願第１０／９５４，５７７号（特許文献８）に教示されている。これらの特許および特許出願はすべて、本願明細書において参照により援用されている。ぺティらの‘９３９出願および他の援用されている特許出願および特許の教示は、本願に係るメモリアレイの形成に有用である。本発明が不明瞭になるのを避けるため、援用されている特許出願および特許の詳細のすべてを含むものではないが、これらの特許出願および特許の教示を除外することを意図するものではないことが理解される。
具体例
図４ａを参照すると、メモリの形成は、基板１００とともに開始する。この基板１００は、単結晶シリコン、シリコン−ゲルマニウムまたはシリコン−ゲルマニウム−炭素などのＩＶ−ＩＶ化合物、ＩＩＩ−Ｖ化合物、ＩＩ−ＶＩＩ化合物、基板上のエピタキシャル層、または任意の他の半導体材料などといった、当該技術分野で知られている任意の半導体基板であり得る。基板は、そこに作製される集積回路を含んでもよい。
絶縁層１０２が基板１００上に形成される。絶縁層１０２は、酸化シリコン、窒化シリコン、高誘電膜、Ｓｉ−Ｃ−Ｏ−Ｈ膜、または任意の他の適切な絶縁材料であり得る。
第１の導体２００が基板１００および絶縁体１０２の上に形成される。絶縁層１０２と導電層１０６との間には、導電層１０６が接着するのを助けるために接着層１０４が含まれてもよい。接着層１０４に好ましい材料は窒化チタンであるが、他の材料を使用してもよいし、この層は省略してもよい。接着層１０４は、例えばスパッタリングなどの任意の従来の方法によって堆積することができる。
次に堆積する層は、導電層１０６である。導電層１０６は、例えば、ドープされた半導体、タングステンなどの金属、または金属合金または化合物などの当該技術分野で知られている任意の導電材料を備えることができる。
導体のレールを形成することになるすべての層が堆積されると、層は、任意の適切なマスキングおよびエッチング処理を使用してパターン形成およびエッチングされて、実質的に平行で実質的に共平面の導体２００を形成することになり、その断面が図４ａに示されている。一実施形態において、フォトレジストが堆積され、フォトリソグラフィ法によりパターン形成され、層がエッチングされ、その後、酸素含有プラズマ内での「灰化(ashing)」などの標準的な処理手法を使用してフォトレジストは除去され、ＥＫＣによって形成されるような従来の液体溶剤内でのエッチング中に残りのポリマー片が形成される。
次に、誘電材料１０８が、導体レール２００の上であってそれらの間に堆積される。誘電材料１０８は、酸化シリコン、窒化シリコン、酸窒化シリコンなどの任意の周知の電気絶縁材料であり得る。好ましい一実施形態において、酸化シリコンが誘電材料１０８として使用される。酸化シリコンは、化学気相蒸着（ＣＶＤ）などの任意の周知の処理、または、例えば高密度プラズマＣＶＤ（ＨＤＰＣＶＤ）を使用して堆積することができる。
最後に、導体レール２００の上の余分な誘電材料１０８が除去されて、誘電材料１０８によって分離された導体レール２００の頂部が露出されて、実質的に平坦な表面１０９が残る。結果生じた構造を図４ａに示す。誘電体の過充填物を除去して平坦な表面１０９を形成することは、エッチバックまたは化学的機械的研磨（ＣＭＰ）などの当該技術分野で知られている任意の処理によって行うことができる。例えば、その全体が本願明細書において参照により援用されている、Raghuramらが２００４年６月３０日に出願した「Nonselective Unpatterned Etchback to Expose Buried Patterned Features 」という米国特許出願第１０／８８３，４１７号（特許文献９）に記載されているエッチバック手法を好都合に使用することができる。代わりに、導体レールは、ダマシン処理によって形成することができ、この処理において、酸化物が堆積され、この酸化物に溝がエッチングされ、その後、この溝は導電材料で埋められ、過充填物が除去されて、導体レールが作られる。
次に、図４ｂを参照すると、垂直な支柱が、完成した導体レールの上に形成されることになる。（紙面を節約するために、基板１００は図４ｂ以降の図では省略され、その存在は前提とされていることにする）。好ましくは、導体レールの平坦化の後に、第１の層として障壁層１１０が堆積される。障壁層には、窒化タングステン、窒化タンタル、窒化チタン、またはこれらの材料の組み合わせを含む任意の適切な材料を使用することができる。好ましい一実施形態において、窒化チタンが障壁層として使用される。障壁層１１０が窒化チタンである場合には、前述した接着層と同様に堆積することができる。
次に、支柱にパターン形成されることになる半導体材料が堆積される。任意の適切な半導体材料または半導体合金を使用することができる。シリコンが好ましい。
本願明細書において、接合ダイオード(junction diode)という用語は、非オーム性伝導性を有する半導体装置であって、２つの端末電極を有し、一方の電極がｐ形であり、他方がｎ形である半導体材料からなる半導体装置のことを指すために使用される。好ましい実施形態において、半導体の支柱は、接合ダイオードを備え、この接合ダイオードは、第１の導電形の高濃度にドープされた底部領域と、第２の導電形の高濃度にドープされた頂部領域とを備える。頂部領域と底部領域との間の中間領域は、第１または第２の導電形のいずれかである真性または低濃度にドープされた領域である。
この例において、高濃度にドープされた底部領域１１２は、高濃度にドープされたｎ形シリコンである。最も好ましい一実施形態において、高濃度にドープされた底部領域１１２は、任意の従来の方法、好ましくはその場でのドーピングによって、リンなどのｎ形ドーパントで堆積およびドープされる。この層は、好ましくは、約２００オングストローム〜約８００オングストロームである。
次に、ダイオードの残りを形成することになるシリコンが、当該技術分野で知られている任意の方法によって堆積される。好ましい一実施形態において、高濃度にドープされたｐ形頂部領域１１６が、イオン注入によって形成されることになる。そして、このステップにおいて堆積されるべき厚みは、真性領域１１４の最終的に所望の厚みに注入後の高濃度にドープされた頂部領域１１６の所望の厚みを加えたものとなる。完成した装置において、真性領域１１４は、好ましくは約６００オングストローム〜約２，０００オングストロームであり、例えば、約１，６００オングストロームである。高濃度にドープされたｐ形領域１１６は、約１００オングストローム〜約１，０００オングストロームであり、好ましくは約４００オングストロームである。（層１１６の、例えば約２００オングストロームといった厚みが、後のステップにおけるケイ化物の形成中に消費されることになるので、層１１６の厚みは、この予想損失分を見越して選択されてもよい。）そして、このステップでドープせずに堆積される厚みは、約７００オングストローム〜約３，０００オングストロームであり、好ましくは約２，０００オングストロームである。
形成するダイオードは、漏洩の少ないｐ−ｉ−ｎダイオードであることが好ましい。真性領域の厚みを最大化することによって、そのようなダイオードにおける漏洩は最小化される。本願明細書において参照により援用されている、Hernerらが２００５年８月３１日に出願した「Ultrathin Chemically Grown Oxide Film as a Dopant Diffusion Barrier in Semiconductor Devices」という米国特許出願第１１／２１５，９５１号（特許文献１０）には、高濃度にドープされた領域１１２と真性領域１１４との間の化学成長酸化物の使用が記載されている。本願の譲受人が所有し、かつ本願明細書において参照により援用されている、Kumar らが２００５年１１月１０日に出願した「Vertical Diode Doped With Antimony to Avoid or Limit Dopant Diffusion 」という米国特許出願第１１／２７１，０７８号（特許文献１１）には、高濃度にドープされた領域１１２をアンチモンでドープすることが記載されている。これらの方法は、高濃度にドープされた領域１１２から真性領域１１４へのドーパントの拡散を防止または制限する役割を果たす。ドーパントが真性領域へ拡散することによって、その厚みが減少して漏洩が増加するので、ドーパントの拡散を制限するためのこれらの方法を本発明の実施形態において使用して、漏洩の少ないダイオードを形成すれば好都合である。
高濃度にドープされた頂部領域１１６は、この時点において、例えばホウ素またはＢＦ2 などのｐ形ドーパントでイオン注入によって形成される。本願明細書に記載されたダイオードは、ｎ形底部領域と、ｐ形頂部領域とを有する。好ましいのであれば、導電形は逆もあり得る。
シリコン領域１１２，１１４，および１１６は、従来の方法によって堆積されると、この時点で非晶質となり、後のステップにおいて結晶化されることになる。前に援用した特許出願および‘５３０出願にあるように、これらの層が例えばチタンケイ化物などのケイ化物の層の近傍で結晶化されると、結果生じたポリシリコンは、欠陥が少なく、比較的抵抗率が低くなり、大きなプログラミング電圧を最初に印加する必要なしに、比較的高い電流を提供することになるダイオードを提供する。
好ましい実施形態において、堆積される次の層は、チタンの層１２０であって、その厚みは、約３０オングストローム〜約２００オングストロームであってもよく、好ましくは約１００オングストロームである。これを覆うのは、窒化チタンの層１２２であって、その厚みは、約１００オングストロームであってもよい。後のステップにおいて、例えば急速熱アニールなどのアニールが行われることになる。このアニールによって、チタン層１２０は、シリコンの層１１６と反応してチタンケイ化物（図示せず）を形成し、シリコン層１１２，１１４，および１１６を結晶化することになる。結晶化中に、シリコンはチタンケイ化物の層の近傍にあることになり、結果生じたポリシリコンは、低抵抗率となる。
金属添加物を含む金属酸化物または窒化物の抵抗率切換材料の層１１８が、層１２０上に形成される。この層は、好ましくは約５０オングストローム〜約６００オングストロームであり、好ましくは約４００オングストロームである。層１１８は、任意の前述した材料であってもよく、好ましくは、抵抗切換動作を示す厳密に１つの金属を含む金属酸化物または窒化物で形成される。好ましくは、材料は、ＮｉＯ，Ｎｂ2 Ｏ5 ，ＴｉＯ2 ，ＨｆＯ2 ，Ａｌ2 Ｏ3 ，ＣｏＯ，ＭｇＯx ，ＣｒＯ2 ，ＶＯ，ＢＮ，およびＡｌＮからなる群から選ばれる。添加金属は、好ましくは、コバルト、アルミニウム、ガリウム、インジウム、マンガン、ニッケル、ニオブ、ジルコニウム、チタン、ハフニウム、タンタル、マグネシウム、クロム、バナジウム、ホウ素、イットリウム、またはランタンである。簡略化のために、この説明では、層１１８に添加コバルトを有するＮｉＯの使用について述べることになるが、他の材料を使用してもよいことが理解される。好ましい実施形態において、添加コバルトを有するＮｉＯ層１１８は、反応スパッタリングによって形成され、スパッタリング対象は、少なくとも９５％のニッケルおよび０．０１％〜５％のコバルト、例えば約１％〜約２％のコバルトである。
最後に、好ましい実施形態において、障壁層１２４がＮｉＯ層１１８の上に堆積される。層１２４は、好ましくは窒化チタンであるが、何らかの他の適切な導電性障壁材料を代わりに使用してもよい。次に行われるＣＭＰステップは、層１２４上で行われることになるので、好ましくは、約８００オングストロームという比較的厚いのがよい。
図４ｂに戻って、この段階で、抵抗切換状態変化素子を作ることになる層１２４，１１８，１２２，および１２０と、ダイオードを形成することになるシリコン領域１１６，１１４，および１１２とがパターン形成およびエッチングされて、支柱３００を形成することになる。支柱３００は、各支柱３００が導体２００の上に形成されるように、下にある導体２００とほぼ同一のピッチでかつほぼ同一の幅を有するべきである。いくらかの位置ずれは許容可能である。
支柱３００は、任意の適切なマスキングおよびエッチング処理を使用して形成することができる。エッチングされるべき積層体は比較的高さがあり、互いに異なるエッチング剤を使用することを要する材料を含む。そして、好ましくは、フォトレジストが堆積され、標準的なフォトリソグラフィ手法を使用してパターン形成されて、その後、窒化チタン層１２４、ＮｉＯ層１１８、窒化チタン層１２２、およびチタン層１２０がエッチングされる。抵抗率切換層１１８の数多くの好ましい材料などの遷移金属酸化物をエッチングするために好都合な一方法は、Raghuramらにより２００５年７月１１日に出願された「Method of Plasma Etching Transition Metals and Their Compounds」という米国特許出願第１０／１７９，４２３号（特許文献１２）に記載され、この特許出願は、本願明細書において参照により援用されている。これらのエッチングされた層は、その後、残りの層のエッチング中にハードマスクとして作用することができる。
以下のいずれかの出願に記載されたフォトリソグラフィ手法を好都合に使用して、本発明に係るメモリアレイの形成に使用される任意のフォトリソグラフィステップを行うことができる。すなわち、Chenにより２００３年１２月５日に出願された「Photomask Features with Interior Nonprinting Window Using Alternating Phase Shifting」という米国特許出願第１０／７２８，４３６号（特許文献１３）、およびChenにより２００４年４月１日に出願された「Photomask Features with Chromeless Nonprinting Phase Shifting Window」という米国特許出願第１０／８１５，３１２号（特許文献１４）であり、これらはともに本願の譲受人が所有し、かつ本願明細書において参照により援用されている。
誘電材料１０８が支柱３００の上であってそれらの間に堆積されて、その間の空隙を埋める。誘電材料１０８は、酸化シリコン、窒化シリコン、酸窒化シリコンなどの任意の周知の電気絶縁材料であり得る。好ましい一実施形態において、二酸化シリコンが絶縁材料として使用される。二酸化シリコンは、ＣＶＤまたはＨＤＰＣＶＤなどの任意の周知の処理を使用して堆積することができる。
次に、支柱３００の上にある誘電材料が除去されて、誘電材料１０８によって分離された支柱３００の頂部が露出され、実質的に平坦な表面が残る。この誘電体の過充填物の除去および平坦化は、ＣＭＰまたはエッチバックなどの当該技術分野で知られている周知の任意の処理によって行うことができる。例えば、Raghuramらの特許出願に記載されているエッチバック手法を使用することができる。その結果生じた構造を図４ｂに示す。
この例において、層１２４，１１８，１２２，および１２０が単一のパターン形成ステップでシリコン領域１１２，１１４，および１１６とともにパターン形成され、それに続いてマルチステップのエッチングが行われる。しかし、ある実施形態において、ダイオードおよび状態変化素子は別個のパターン形成ステップで形成して、エッチングの高さを低くし、ＮｉＯおよび金属障壁層を半導体エッチング専用のチャンバにおいて露出させることによって汚染の可能性を回避するのが望ましい場合もある。この処理（図示せず）において、シリコン領域１１２および１１４が堆積、パターン形成、およびエッチングされて、支柱を形成する。支柱の間の空隙を埋めるために、誘電フィルが堆積されて、ＣＭＰステップが過充填物を除去して、支柱の頂部を実質的に平坦な表面において露出させる。高濃度にドープされた頂部領域１１６は、イオン注入によって形成される。チタン層１２０、窒化チタン層１２２、ＮｉＯ層１１８、およびチタン層１２４が、この平坦な表面に堆積されて、その後、別個のステップでパターン形成およびエッチングされ、ダイオードの支柱と並んだ短い支柱を形成する。いくらかの位置ずれは許容されてもよい。短い支柱の間に誘電フィルが堆積され、ＣＭＰステップが過充填物を除去して、支柱の頂部を露出させる。
他の代替の実施形態において、障壁層１１２、添加コバルトを有するＮｉＯ層１１８、および障壁層１２４は、ダイオード層１１２，１１４，および１１６の前（したがって、それらの下に）形成することができ、同一または別個のパターン形成ステップでパターン形成されてもよい。この場合に、支柱の上の頂部導体の第１の層が、窒化チタンで覆われたチタン層となる。後のアニール中に、このチタンはシリコンとダイオードの頂部で反応して、チタンケイ化物を形成することになり、欠陥の少ない多結晶ダイオードを形成するための結晶化テンプレートを提供する。
さらに他の実施形態において、添加コバルトを有しないＮｉＯの接触層をＮｉＯ層１１８（添加コバルトを有する）の上または下に直接形成して、ＮｉＯ層１１８に対して改良された電気的接触を提供することもできる。
図４ｃを参照すると、支柱３００の形成が完了した後に、導電材料または積層体を堆積して、頂部導体４００を形成する。好ましい一実施形態において、窒化チタンの障壁層１３０が次に堆積され、タングステン層１３２がそれに続く。頂部導体４００は、前述したようにパターン形成およびエッチングできる。この例では、各セルにおいて、（層１１２，１１４，および１１６の）ダイオードおよび状態変化素子（抵抗切換層１１８を備える）は、頂部導体４００と底部導体２００との間で直列に形成されている。重なっている第２の導体４００は、好ましくは、第１の導体２００とは異なる方向、好ましくは実質的に直交するように延びることになる。結果生じた構造は図４ｃに示され、メモリセルの第１のレベルの底部となる。
このメモリレベルにおける各メモリセルにおいて、層１２１，１１８，および１２３，ならびに含まれていれば接触層は、可逆性状態変化素子として動作することになる。装置の通常動作中に、可逆性状態変化素子は、第１の抵抗状態から第２の抵抗状態およびその逆へ変化する。第１の抵抗状態と第２の抵抗状態との間の抵抗の差は、少なくとも５分の１であってもよい。
この第１のメモリレベルの上に、さらなるメモリレベルを形成することができる。ある実施形態において、導体はメモリレベル間で共用することができる。すなわち、頂部導体４００は、次のメモリレベルの底部導体としての役割を果たすことになる。他の実施形態において、図４ｃの第１のメモリレベルの上に、中間の誘電体がその表面が平坦化されて形成され、第２のメモリレベルの構造が、共用される導体なしでこの平坦な中間誘電体上で開始する。
モノリシックな三次元メモリアレイは、複数のメモリが介在する基板なしでウェハなどの単一の基板上に形成されるものである。１つのメモリレベルを形成する層は、既存の単数または複数のレベルの層の上に直接堆積または成長される。これに対して、Leedy の「Three dimensional structure memory」という米国特許第５，９１５，１６７号（特許文献１５）にあるように、積層されたメモリは、別個の基板上にメモリレベルを形成してこのメモリレベルをそれぞれ上に接着させることによって構築されている。基板は、結合前に薄くされるか、メモリレベルから除去されてもよいが、メモリレベルが当初別個の基板に形成されているので、そのようなメモリは真のモノリシックな三次元メモリアレイではない。
基板の上に形成されたモノリシックな三次元メモリアレイは、基板の上に第１の高さで形成された第１のメモリレベルと、第１の高さとは異なる第２の高さで形成された第２のメモリレベルとを少なくとも備える。そのようなマルチレベルアレイにおいて、３つ、４つ、８つ、または実際いかなる数のメモリレベルでも、基板の上に形成することができる。
セットおよびリセットのためのアレイ線のバイアス
前述したように、抵抗率切換金属酸化物または窒化物のあるものは、ある環境において、セット電流がある方向に流れ、リセット電流が反対方向に流れる必要がある一方、他の環境において、電流の流れる方向は重要ではない。
図４ｃのようなメモリアレイにおいて、抵抗率切換層１１８を高抵抗率状態から低抵抗率状態へ変換するためにダイオードは順方向にバイアスされなければならず（順方向のセット電流が必要）、他方、抵抗率切換層１１８を低抵抗率状態から高抵抗率状態へ変換するためにダイオードは逆方向にバイアスされなければならない（逆方向のリセット電流が必要）とする。
セルは、頂部導体または底部導体を共用する近隣セルを間違えて切り換えることなく、低抵抗率状態にされなければならない。図５を参照すると、選択セルＳを高抵抗状態から低抵抗状態へ切り換えるために、相互接続線Ｂ0 がセット電圧ＶSET に設定され、相互接続線Ｗ0 が接地に設定されて、ＶSET が選択セルＳに印加される。アレイ内の他のセルの切り換えを回避するために、選択されない相互接続線Ｂ1 がΔに設定され、相互接続線Ｗ1 がＶSET −Δに設定される。
例えば、ＶSET は１０ボルトであり、Δは５ボルトであるとする。１０ボルトのセット電圧が選択セルＳに印加され、切り換えが生じる。５ボルトの順電圧が半選択セルＨ（相互接続線Ｂ0 と相互接続線Ｗ1 との間）および半選択セルＦ（相互接続線Ｂ1 と相互接続線Ｗ0 との間）に印加されるが、この電圧は低すぎるので切り換えを生じさせることはない。ＶSET およびΔの値が選ばれているので、選択されないセルＵには電圧は印加されない。
明らかに、Δの値は、ある範囲内に割り当てることができる。Δの値は、Ｈ，Ｆ，またはＵセルのいずれもが、セットまたはリセットを生じさせるのに充分に大きな電圧または電流を受けないように選択されなければならない。選択されないセルＵは、Δ−（ＶSET −Δ）または２Δ−ＶSET の電圧を受ける。そして、一般的に、選択されないセルＵの意図しないリセットを回避するために、｜２Δ−ＶSET ｜＜｜ＶRESET ｜である。
典型的なアレイにおいて、アレイ内のセルの大半は、選択されないセルＵに対応する。よって、漏洩電流を最小限にするために、選択されないセルＵに印加される電圧を最小限にするのが好都合である。この例において、これは、Δ＝ＶSET ／２を選ぶことによって行われ、これによって、選択されないセルＵに電圧も印加されないし電流も流れないことが保証される。
図６を参照すると、選択セルＳを低抵抗状態から高抵抗状態へ切り換えるために、リセット電圧を印加し、この例において、リセット電圧は負電圧でなければならない。相互接続線Ｂ0 がリセット電圧ＶRESET に設定され、Ｗ0 が接地に設定されて、ＶRESET が選択セルＳに印加される。アレイ内の他のセルの切り換えを回避するために、選択されない相互接続線Ｂ1 がΔに設定され、選択されない相互接続線Ｗ1 がＶRESET −Δに設定される。
従来例のように、選択されないセルＵに対する電圧および電流を最小限にすることが好都合であり、これは、これは、Δ＝ＶRESET ／２を選ぶことによって行われる。例えば、ＶRESET は−１０ボルトであるとする。−１０ボルトのリセット電圧が選択セルＳに印加され、切り換えが生じる。−５ボルトの電圧が半選択セルＨ（相互接続線Ｂ0 と相互接続線Ｗ1 との間）および半選択セルＦ（相互接続線Ｂ1 と相互接続線Ｗ0 との間）に印加されるが、この電圧は低すぎるので切り換えを生じさせることはない。選択されないセルＵに電圧は印加されない。
前述したように、Δの値は、例えば、｜２Δ−ＶRESET ｜＜｜ＶSET ｜のような範囲内に収まることができる。
これらのセットおよびリセット電圧およびΔの選択された値は、説明のための例に過ぎない。多くの値を選択しうる。メモリセルの特性に基づいて、最適なプログラミング電圧および電流を選択するのが通常である。
本願明細書において詳細な作製方法を説明してきたが、本発明の範囲内に結果が収まるとともに同一の構成を形成する任意の他の方法を使用することもできる。
前述した詳細な説明は、本発明が取りうる数多くの形式のいくつかを説明したに過ぎない。このため、この詳細な説明は、例示のためのものであり、限定のためのものではない。本発明の範囲を規定するのは、添付の特許請求の範囲およびすべての均等物のみである。
本発明の一実施形態による、抵抗率切換層および接触層の合成堆積物の断面図であって、金属酸化物または窒化物の層であり、１つ以上が添加金属とともに形成され、１つ以上が添加金属なしで形成されているものである。 本発明の一実施形態による、抵抗率切換層および接触層の合成堆積物の断面図であって、金属酸化物または窒化物の層であり、１つ以上が添加金属とともに形成され、１つ以上が添加金属なしで形成されているものである。 本発明の態様を利用するために有利に修正されてもよい頂部導体と底部導体との間に直列に配置されたダイオードおよび抵抗切換素子を含む不揮発性メモリセルの斜視図である。 図２と同様のメモリセルのメモリレベルの一部の斜視図である。 本発明の一実施形態によって形成された不揮発性メモリセルのメモリレベルの作製における段階を示す断面図である。 本発明の一実施形態によって形成された不揮発性メモリセルのメモリレベルの作製における段階を示す断面図である。 本発明の一実施形態によって形成された不揮発性メモリセルのメモリレベルの作製における段階を示す断面図である。 近傍セルを妨害せずに本発明により形成された選択セルを設定するために使用されてもよい有利なバイアス手法を示す回路図である。 近傍セルを妨害せずに本発明により形成された選択セルをリセットするために使用されてもよい有利なバイアス手法を示す回路図である。

Claims (20)

  1. 半導体装置であって、
    １つの金属のみを含む抵抗率切換金属酸化物または窒化物の化合物の層を備える可逆性状態変化素子を備え、
    抵抗率切換金属酸化物または窒化物の化合物の前記層は、金属添加物を含み、前記金属添加物は、金属酸化物または窒化物の化合物の前記層内の金属原子のうちの約０．０１％〜約５％である半導体装置。
  2. 請求項１記載の半導体装置において、
    前記抵抗率切換金属酸化物または窒化物の化合物は、ＮｉＯ，Ｎｂ2 Ｏ5 ，ＴｉＯ2 ，ＨｆＯ2 ，Ａｌ2 Ｏ3 ，ＣｏＯ，ＭｇＯx ，ＣｒＯ2 ，ＶＯ，ＢＮ，およびＡｌＮからなる群から選ばれる半導体装置。
  3. 請求項２記載の半導体装置において、
    前記金属添加物は、コバルト、アルミニウム、ガリウム、インジウム、マンガン、ニッケル、ニオブ、ジルコニウム、チタン、ハフニウム、タンタル、マグネシウム、クロム、バナジウム、ホウ素、イットリウム、およびランタンからなる群から選ばれる半導体装置。
  4. 請求項３記載の半導体装置において、
    前記抵抗率切換金属酸化物または窒化物の化合物は、ＮｉＯであり、前記金属添加物は、コバルトまたはアルミニウムである半導体装置。
  5. 請求項１記載の半導体装置において、
    前記金属添加物は、イオン注入によって導入される半導体装置。
  6. 請求項１記載の半導体装置において、
    前記金属添加物は、拡散によって導入される半導体装置。
  7. 請求項１記載の半導体装置において、
    前記金属添加物は、スパッタリングによって導入される半導体装置。
  8. 請求項１記載の半導体装置において、
    前記装置は、不揮発性メモリセルを備える半導体装置。
  9. 請求項１記載の半導体装置において、
    前記装置の通常の動作中に、前記可逆性状態変化素子は、第１の抵抗状態から第２の抵抗状態へと変化し、前記第１の抵抗状態は、前記第２の抵抗状態とは異なる半導体装置。
  10. 請求項９記載の半導体装置において、
    前記第１の抵抗状態と前記第２の抵抗状態との間の差は、少なくとも５分の１である半導体装置。
  11. 請求項９記載の半導体装置において、
    前記可逆性状態変化素子は、前記状態変化素子を通るセット電流またはリセット電流の流れによって、または、前記状態変化素子に対するセット電圧またはリセット電圧の印加によって、第１の抵抗状態から第２の抵抗状態へと変化する半導体装置。
  12. 書き換え可能な不揮発性メモリセルであって、
    １つの金属のみを含む抵抗率切換金属酸化物または窒化物の化合物の層を備える可逆性状態変化素子を備え、
    抵抗率切換金属酸化物または窒化物の化合物の前記層は、金属添加物を含み、前記金属添加物は、金属酸化物または窒化物の化合物の前記層内の金属原子の約０．０１％〜約５％であり、
    前記メモリセルのデータ状態が、抵抗率切換金属酸化物または窒化物の化合物の前記層の抵抗状態において記憶される書き換え可能な不揮発性メモリセル。
  13. 請求項１２記載の書き換え可能な不揮発性メモリセルにおいて、
    前記メモリセルは、基板の上に形成される書き換え可能な不揮発性メモリセル。
  14. 請求項１３記載の書き換え可能な不揮発性メモリセルにおいて、
    ダイオードをさらに備え、前記ダイオードおよび前記状態変化素子は、第１の導体と第２の導体との間で電気的に直列である書き換え可能な不揮発性メモリセル。
  15. 請求項１４記載の書き換え可能な不揮発性メモリセルにおいて、
    前記第２の導体は、前記第１の導体の上にあり、前記第１の導体は、前記基板の上にあり、前記ダイオードおよび前記状態変化素子は、前記第１の導体と前記第２の導体との間に垂直に配置される書き換え可能な不揮発性メモリセル。
  16. 請求項１４記載の書き換え可能な不揮発性メモリセルにおいて、
    前記ダイオードは、半導体接合ダイオードである書き換え可能な不揮発性メモリセル。
  17. 請求項１２記載の書き換え可能な不揮発性メモリセルにおいて、
    前記抵抗率切換金属酸化物または窒化物の化合物は、ＮｉＯ，Ｎｂ2 Ｏ5 ，ＴｉＯ2 ，ＨｆＯ2 ，Ａｌ2 Ｏ3 ，ＣｏＯ，ＭｇＯx ，ＣｒＯ2 ，ＶＯ，ＢＮ，およびＡｌＮからなる群から選ばれる書き換え可能な不揮発性メモリセル。
  18. 請求項９記載の書き換え可能な不揮発性メモリセルにおいて、
    前記金属添加物は、コバルト、アルミニウム、ガリウム、インジウム、マンガン、ニッケル、ニオブ、ジルコニウム、チタン、ハフニウム、タンタル、マグネシウム、クロム、バナジウム、ホウ素、イットリウム、およびランタンからなる群から選ばれる書き換え可能な不揮発性メモリセル。
  19. モノリシックな三次元メモリアレイであって、
    ａ）基板の上に形成された第１のメモリレベルであって、前記第１のメモリレベルは、
    複数の第１の可逆性状態変化素子であって、各状態変化素子は、１つの金属のみを含む抵抗率切換金属酸化物または窒化物の化合物の層を備え、
    抵抗率切換金属酸化物または窒化物の化合物の前記層は、金属添加物を含み、前記金属添加物は、金属酸化物または窒化物の化合物の前記層内の金属原子の約０．０１％〜約５％である、第１のメモリレベルと、
    ｂ）前記第１のメモリレベルの上にモノリシック的に形成された第２のメモリレベルと、
    を備えるモノリシックな三次元メモリアレイ。
  20. 請求項１９記載のモノリシックな三次元メモリアレイにおいて、
    前記抵抗率切換金属酸化物または窒化物の化合物は、ＮｉＯ，Ｎｂ2 Ｏ5 ，ＴｉＯ2 ，ＨｆＯ2 ，Ａｌ2 Ｏ3 ，ＣｏＯ，ＭｇＯx ，ＣｒＯ2 ，ＶＯ，ＢＮ，およびＡｌＮからなる群から選ばれるモノリシックな三次元メモリアレイ。
JP2008542407A 2005-11-23 2006-11-20 添加金属を有する可逆性抵抗率切換金属酸化物または窒化物層 Expired - Fee Related JP5237105B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/287,452 US7816659B2 (en) 2005-11-23 2005-11-23 Devices having reversible resistivity-switching metal oxide or nitride layer with added metal
US11/287,452 2005-11-23
PCT/US2006/045034 WO2007062022A1 (en) 2005-11-23 2006-11-20 Reversible resistivity-switching metal oxide or nitride layer with added metal

Publications (2)

Publication Number Publication Date
JP2009517864A true JP2009517864A (ja) 2009-04-30
JP5237105B2 JP5237105B2 (ja) 2013-07-17

Family

ID=37898555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008542407A Expired - Fee Related JP5237105B2 (ja) 2005-11-23 2006-11-20 添加金属を有する可逆性抵抗率切換金属酸化物または窒化物層

Country Status (7)

Country Link
US (1) US7816659B2 (ja)
EP (1) EP1952451A1 (ja)
JP (1) JP5237105B2 (ja)
KR (1) KR20080070076A (ja)
CN (3) CN100593867C (ja)
TW (1) TWI323463B (ja)
WO (1) WO2007062022A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091747A (ja) * 2006-10-04 2008-04-17 Seiko Epson Corp 可変抵抗素子
JP2008098413A (ja) * 2006-10-12 2008-04-24 Seiko Epson Corp 可変抵抗素子
JP2011065735A (ja) * 2009-09-18 2011-03-31 Toshiba Corp 不揮発性半導体記憶装置
JP2011165854A (ja) * 2010-02-09 2011-08-25 Toshiba Corp 記憶装置及びその製造方法
JP2011526400A (ja) * 2008-06-27 2011-10-06 サンディスク スリーディー，エルエルシー 不揮発性記憶の電流制限を用いたリバースセット
JP2011204814A (ja) * 2010-03-25 2011-10-13 Toshiba Corp 抵抗変化メモリ
JP2011204785A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 不揮発性記憶装置
US8975178B2 (en) 2011-12-27 2015-03-10 Kabushiki Kaisha Toshiba Method of manufacturing a memory device using fine patterning techniques

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405465B2 (en) 2004-09-29 2008-07-29 Sandisk 3D Llc Deposited semiconductor structure to minimize n-type dopant diffusion and method of making
US7812404B2 (en) * 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
US7834338B2 (en) 2005-11-23 2010-11-16 Sandisk 3D Llc Memory cell comprising nickel-cobalt oxide switching element
KR101176542B1 (ko) * 2006-03-02 2012-08-24 삼성전자주식회사 비휘발성 메모리 소자 및 이를 포함하는 메모리 어레이
US7829875B2 (en) 2006-03-31 2010-11-09 Sandisk 3D Llc Nonvolatile rewritable memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US7875871B2 (en) 2006-03-31 2011-01-25 Sandisk 3D Llc Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride
US7808810B2 (en) * 2006-03-31 2010-10-05 Sandisk 3D Llc Multilevel nonvolatile memory cell comprising a resistivity-switching oxide or nitride and an antifuse
KR101239962B1 (ko) * 2006-05-04 2013-03-06 삼성전자주식회사 하부 전극 상에 형성된 버퍼층을 포함하는 가변 저항메모리 소자
US9680686B2 (en) 2006-05-08 2017-06-13 Sandisk Technologies Llc Media with pluggable codec methods
KR101206036B1 (ko) * 2006-11-16 2012-11-28 삼성전자주식회사 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법
KR100982424B1 (ko) * 2006-11-28 2010-09-15 삼성전자주식회사 저항 메모리 소자의 제조 방법
US7704789B2 (en) 2007-02-05 2010-04-27 Intermolecular, Inc. Methods for forming resistive switching memory elements
US7678607B2 (en) * 2007-02-05 2010-03-16 Intermolecular, Inc. Methods for forming resistive switching memory elements
US7972897B2 (en) * 2007-02-05 2011-07-05 Intermolecular, Inc. Methods for forming resistive switching memory elements
US20080185687A1 (en) * 2007-02-07 2008-08-07 Industry-University Cooperation Foundation Hanyang University Memory device and method for fabricating the same
US7629198B2 (en) * 2007-03-05 2009-12-08 Intermolecular, Inc. Methods for forming nonvolatile memory elements with resistive-switching metal oxides
US8097878B2 (en) * 2007-03-05 2012-01-17 Intermolecular, Inc. Nonvolatile memory elements with metal-deficient resistive-switching metal oxides
JP5422552B2 (ja) * 2007-05-09 2014-02-19 インターモレキュラー， インコーポレイテッド 抵抗性スイッチング不揮発性メモリ要素
US8173989B2 (en) * 2007-05-30 2012-05-08 Samsung Electronics Co., Ltd. Resistive random access memory device and methods of manufacturing and operating the same
US7824956B2 (en) 2007-06-29 2010-11-02 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US7773446B2 (en) 2007-06-29 2010-08-10 Sandisk 3D Llc Methods and apparatus for extending the effective thermal operating range of a memory
US8233308B2 (en) 2007-06-29 2012-07-31 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
WO2009005699A1 (en) * 2007-06-29 2009-01-08 Sandisk 3D, Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
JP5695417B2 (ja) * 2007-06-29 2015-04-08 サンディスク スリーディー，エルエルシー 逆方向リークが減少した３次元の読み書きセルとそれを作る方法
US7846785B2 (en) * 2007-06-29 2010-12-07 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
US7800939B2 (en) * 2007-06-29 2010-09-21 Sandisk 3D Llc Method of making 3D R/W cell with reduced reverse leakage
US7902537B2 (en) * 2007-06-29 2011-03-08 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US7759666B2 (en) * 2007-06-29 2010-07-20 Sandisk 3D Llc 3D R/W cell with reduced reverse leakage
US7881092B2 (en) * 2007-07-24 2011-02-01 Rising Silicon, Inc. Increased switching cycle resistive memory element
WO2009015298A2 (en) * 2007-07-25 2009-01-29 Intermolecular, Inc. Nonvolatile memory elements
JP5501966B2 (ja) * 2007-07-25 2014-05-28 インターモレキュラー， インコーポレイテッド 多状態の不揮発性メモリ素子
KR101019984B1 (ko) * 2007-08-10 2011-03-09 주식회사 하이닉스반도체 상변화 메모리 소자 및 그 제조 방법
US8946020B2 (en) * 2007-09-06 2015-02-03 Spansion, Llc Method of forming controllably conductive oxide
US7759201B2 (en) * 2007-12-17 2010-07-20 Sandisk 3D Llc Method for fabricating pitch-doubling pillar structures
US7887999B2 (en) * 2007-12-27 2011-02-15 Sandisk 3D Llc Method of making a pillar pattern using triple or quadruple exposure
US7706169B2 (en) * 2007-12-27 2010-04-27 Sandisk 3D Llc Large capacity one-time programmable memory cell using metal oxides
US7746680B2 (en) 2007-12-27 2010-06-29 Sandisk 3D, Llc Three dimensional hexagonal matrix memory array
US8143092B2 (en) 2008-03-10 2012-03-27 Pragati Kumar Methods for forming resistive switching memory elements by heating deposited layers
US7786015B2 (en) * 2008-04-28 2010-08-31 Sandisk 3D Llc Method for fabricating self-aligned complementary pillar structures and wiring
US7781269B2 (en) * 2008-06-30 2010-08-24 Sandisk 3D Llc Triangle two dimensional complementary patterning of pillars
US8072793B2 (en) * 2008-09-04 2011-12-06 Macronix International Co., Ltd. High density resistance based semiconductor device
US7943515B2 (en) * 2008-09-09 2011-05-17 Sandisk 3D Llc Shared masks for x-lines and shared masks for y-lines for fabrication of 3D memory arrays
KR101493874B1 (ko) * 2008-11-12 2015-02-16 삼성전자주식회사 비휘발성 메모리 소자
KR20100062570A (ko) * 2008-12-02 2010-06-10 삼성전자주식회사 저항성 메모리 소자
KR101127236B1 (ko) * 2008-12-29 2012-03-29 주식회사 하이닉스반도체 저항성 메모리 소자의 제조 방법
US8173987B2 (en) * 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
JP2011066313A (ja) * 2009-09-18 2011-03-31 Toshiba Corp 不揮発性半導体装置
US8227896B2 (en) * 2009-12-11 2012-07-24 International Business Machines Corporation Resistive switching in nitrogen-doped MgO
US8216862B2 (en) * 2010-03-16 2012-07-10 Sandisk 3D Llc Forming and training processes for resistance-change memory cell
US8207520B2 (en) * 2010-04-02 2012-06-26 Hewlett-Packard Development Company, L.P. Programmable crosspoint device with an integral diode
CN101834274B (zh) * 2010-04-15 2012-08-01 复旦大学 一种阻变金属氮化物材料的制备方法
CN101847688B (zh) * 2010-04-29 2012-07-04 北京大学 一种减小阻变存储器阻值离散性的方法
US20130214235A1 (en) * 2010-10-26 2013-08-22 Industry-University Cooperation Foundation Hanyang University Resistive memory having rectifying characteristics or an ohmic contact layer
US8557654B2 (en) * 2010-12-13 2013-10-15 Sandisk 3D Llc Punch-through diode
KR101124340B1 (ko) * 2010-12-13 2012-03-16 주식회사 하이닉스반도체 상변화 메모리 소자 및 그 제조 방법
US8699259B2 (en) 2011-03-02 2014-04-15 Sandisk 3D Llc Non-volatile storage system using opposite polarity programming signals for MIM memory cell
KR101259842B1 (ko) 2011-06-21 2013-05-02 에스케이하이닉스 주식회사 상변화 메모리 장치 및 그의 제조방법
US8853099B2 (en) 2011-12-16 2014-10-07 Intermolecular, Inc. Nonvolatile resistive memory element with a metal nitride containing switching layer
JP5684104B2 (ja) * 2011-12-27 2015-03-11 株式会社東芝 メタルブリッジ型記憶装置の製造方法
US8741772B2 (en) 2012-02-16 2014-06-03 Intermolecular, Inc. In-situ nitride initiation layer for RRAM metal oxide switching material
US8779409B2 (en) 2012-09-28 2014-07-15 Hewlett-Packard Development Company, L.P. Low energy memristors with engineered switching channel materials
US8907314B2 (en) 2012-12-27 2014-12-09 Intermolecular, Inc. MoOx-based resistance switching materials
US9047940B2 (en) 2013-01-10 2015-06-02 Intermolecular, Inc. Resistive random access memory cells having variable switching characteristics
US9627057B2 (en) 2013-03-15 2017-04-18 Crossbar, Inc. Programming two-terminal memory cells with reduced program current
CN104241248B (zh) * 2013-06-18 2019-04-09 中芯国际集成电路制造(上海)有限公司 一种硅通孔结构
US9246087B1 (en) * 2014-11-24 2016-01-26 Intermolecular, Inc. Electron barrier height controlled interfaces of resistive switching layers in resistive random access memory cells
US10147879B2 (en) * 2015-09-30 2018-12-04 Arm Ltd. Multiple impedance correlated electron switch fabric
CN105679785B (zh) * 2016-01-18 2018-11-27 苏州大学 一种基于多层氮化硼的rram器件及其制备方法
CN113113538B (zh) * 2021-04-13 2024-02-02 湖北大学 一种基于铝掺杂氧化铌的抗串扰阻变器件及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5539916B1 (ja) * 1971-03-29 1980-10-14
JP2001502848A (ja) * 1996-10-28 2001-02-27 エナージー コンバーション デバイセス インコーポレイテッド 相変化性メモリ材料と誘電材料との混合物から成る複合メモリ材料
JP2001237393A (ja) * 2000-01-03 2001-08-31 Infineon Technologies Ag 半導体構造素子の製造方法
JP2002537627A (ja) * 1999-02-17 2002-11-05 インターナショナル・ビジネス・マシーンズ・コーポレーション 情報を保存するマイクロ電子デバイスとその方法
WO2004084229A1 (en) * 2003-03-18 2004-09-30 Kabushiki Kaisha Toshiba Programmable resistance memory device

Family Cites Families (102)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2655609A (en) * 1952-07-22 1953-10-13 Bell Telephone Labor Inc Bistable circuits, including transistors
GB1284645A (en) 1970-01-30 1972-08-09 Welwyn Electric Ltd Then film device
IT982622B (it) 1972-06-05 1974-10-21 Ibm Dispositivo di memorizzazione perfezionato
US4204028A (en) * 1978-03-16 1980-05-20 Ppg Industries, Inc. Conductive metal oxide film for solar energy control
US4499557A (en) * 1980-10-28 1985-02-12 Energy Conversion Devices, Inc. Programmable cell for use in programmable electronic arrays
US4646266A (en) * 1984-09-28 1987-02-24 Energy Conversion Devices, Inc. Programmable semiconductor structures and methods for using the same
JPS6242582A (ja) 1985-08-20 1987-02-24 Matsushita Electric Ind Co Ltd 非線形抵抗素子及びその製造方法
FR2623038B1 (fr) * 1987-11-10 1994-05-20 Thomson Csf Matrice d'elements photosensibles associant un phototransistor et une capacite de stockage
DE3817826A1 (de) * 1988-05-26 1989-11-30 Deutsche Automobilgesellsch Waessrige nickelhydroxid-paste hoher fliessfaehigkeit
US5037200A (en) * 1989-07-11 1991-08-06 Tosoh Corporation Laser-operated detector
US5166758A (en) * 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5311055A (en) * 1991-11-22 1994-05-10 The United States Of America As Represented By The Secretary Of The Navy Trenched bipolar transistor structures
US5273915A (en) * 1992-10-05 1993-12-28 Motorola, Inc. Method for fabricating bipolar junction and MOS transistors on SOI
US6653733B1 (en) * 1996-02-23 2003-11-25 Micron Technology, Inc. Conductors in semiconductor devices
US6750091B1 (en) * 1996-03-01 2004-06-15 Micron Technology Diode formation method
WO1997032340A1 (en) * 1996-03-01 1997-09-04 Micron Technology, Inc. Novel vertical diode structures with low series resistance
US5687112A (en) * 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
GB9608716D0 (en) 1996-04-26 1996-07-03 Isis Innovation Spin transistor
US5915167A (en) * 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
US5774394A (en) * 1997-05-22 1998-06-30 Motorola, Inc. Magnetic memory cell with increased GMR ratio
US6034882A (en) * 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
JP4491870B2 (ja) * 1999-10-27 2010-06-30 ソニー株式会社 不揮発性メモリの駆動方法
GB0006142D0 (en) 2000-03-14 2000-05-03 Isis Innovation Spin transistor
US6761985B2 (en) * 2000-10-05 2004-07-13 Battelle Memorial Institute Magnetic transparent conducting oxide film and method of making
US6587370B2 (en) * 2000-11-01 2003-07-01 Canon Kabushiki Kaisha Magnetic memory and information recording and reproducing method therefor
US7195840B2 (en) * 2001-07-13 2007-03-27 Kaun Thomas D Cell structure for electrochemical devices and method of making same
US6778441B2 (en) * 2001-08-30 2004-08-17 Micron Technology, Inc. Integrated circuit memory device and method
US6541792B1 (en) * 2001-09-14 2003-04-01 Hewlett-Packard Development Company, Llp Memory device having dual tunnel junction memory cells
US6879525B2 (en) 2001-10-31 2005-04-12 Hewlett-Packard Development Company, L.P. Feedback write method for programmable memory
US6549447B1 (en) * 2001-10-31 2003-04-15 Peter Fricke Memory cell structure
US6483734B1 (en) * 2001-11-26 2002-11-19 Hewlett Packard Company Memory device having memory cells capable of four states
US6534841B1 (en) * 2001-12-14 2003-03-18 Hewlett-Packard Company Continuous antifuse material in memory structure
WO2003079463A2 (en) 2002-03-15 2003-09-25 Axon Technologies Corporation Programmable structure, an array including the structure, and methods of forming the same
NZ519371A (en) * 2002-06-04 2004-11-26 Auckland Uniservices Ltd Immunomodulatory constructs and their uses
US6952043B2 (en) * 2002-06-27 2005-10-04 Matrix Semiconductor, Inc. Electrically isolated pillars in active devices
US6774458B2 (en) * 2002-07-23 2004-08-10 Hewlett Packard Development Company, L.P. Vertical interconnection structure and methods
US7326979B2 (en) * 2002-08-02 2008-02-05 Unity Semiconductor Corporation Resistive memory device with a treated interface
US6798685B2 (en) * 2002-08-02 2004-09-28 Unity Semiconductor Corporation Multi-output multiplexor
US6834008B2 (en) * 2002-08-02 2004-12-21 Unity Semiconductor Corporation Cross point memory array using multiple modes of operation
US6859382B2 (en) * 2002-08-02 2005-02-22 Unity Semiconductor Corporation Memory array of a non-volatile ram
US7038935B2 (en) * 2002-08-02 2006-05-02 Unity Semiconductor Corporation 2-terminal trapped charge memory device with voltage switchable multi-level resistance
US6970375B2 (en) * 2002-08-02 2005-11-29 Unity Semiconductor Corporation Providing a reference voltage to a cross point memory array
US6870755B2 (en) * 2002-08-02 2005-03-22 Unity Semiconductor Corporation Re-writable memory with non-linear memory element
US7071008B2 (en) * 2002-08-02 2006-07-04 Unity Semiconductor Corporation Multi-resistive state material that uses dopants
US6831854B2 (en) * 2002-08-02 2004-12-14 Unity Semiconductor Corporation Cross point memory array using distinct voltages
US6850455B2 (en) * 2002-08-02 2005-02-01 Unity Semiconductor Corporation Multiplexor having a reference voltage on unselected lines
US6856536B2 (en) * 2002-08-02 2005-02-15 Unity Semiconductor Corporation Non-volatile memory with a single transistor and resistive memory element
US7186569B2 (en) * 2002-08-02 2007-03-06 Unity Semiconductor Corporation Conductive memory stack with sidewall
US6917539B2 (en) * 2002-08-02 2005-07-12 Unity Semiconductor Corporation High-density NVRAM
US6836421B2 (en) * 2002-08-02 2004-12-28 Unity Semiconductor Corporation Line drivers that fit within a specified line pitch
US6753561B1 (en) * 2002-08-02 2004-06-22 Unity Semiconductor Corporation Cross point memory array using multiple thin films
US7042035B2 (en) * 2002-08-02 2006-05-09 Unity Semiconductor Corporation Memory array with high temperature wiring
US6850429B2 (en) * 2002-08-02 2005-02-01 Unity Semiconductor Corporation Cross point memory array with memory plugs exhibiting a characteristic hysteresis
US6965137B2 (en) * 2002-08-02 2005-11-15 Unity Semiconductor Corporation Multi-layer conductive memory device
US6940744B2 (en) * 2002-10-31 2005-09-06 Unity Semiconductor Corporation Adaptive programming technique for a re-writable conductive memory device
US6989806B2 (en) * 2002-11-20 2006-01-24 Osram Opto Semiconductors Gmbh Current limiting device
US7285464B2 (en) * 2002-12-19 2007-10-23 Sandisk 3D Llc Nonvolatile memory cell comprising a reduced height vertical diode
AU2003296988A1 (en) * 2002-12-19 2004-07-29 Matrix Semiconductor, Inc An improved method for making high-density nonvolatile memory
US6946719B2 (en) * 2003-12-03 2005-09-20 Matrix Semiconductor, Inc Semiconductor device including junction diode contacting contact-antifuse unit comprising silicide
US8637366B2 (en) * 2002-12-19 2014-01-28 Sandisk 3D Llc Nonvolatile memory cell without a dielectric antifuse having high- and low-impedance states
US7176064B2 (en) * 2003-12-03 2007-02-13 Sandisk 3D Llc Memory cell comprising a semiconductor junction diode crystallized adjacent to a silicide
US20050226067A1 (en) * 2002-12-19 2005-10-13 Matrix Semiconductor, Inc. Nonvolatile memory cell operating by increasing order in polycrystalline semiconductor material
US7265049B2 (en) * 2002-12-19 2007-09-04 Sandisk 3D Llc Ultrathin chemically grown oxide film as a dopant diffusion barrier in semiconductor devices
US20050158950A1 (en) 2002-12-19 2005-07-21 Matrix Semiconductor, Inc. Non-volatile memory cell comprising a dielectric layer and a phase change material in series
US20060249753A1 (en) 2005-05-09 2006-11-09 Matrix Semiconductor, Inc. High-density nonvolatile memory array fabricated at low temperature comprising semiconductor diodes
US7800933B2 (en) * 2005-09-28 2010-09-21 Sandisk 3D Llc Method for using a memory cell comprising switchable semiconductor memory element with trimmable resistance
KR100773537B1 (ko) 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
CN100407440C (zh) * 2003-07-18 2008-07-30 日本电气株式会社 开关元件、驱动开关元件的方法、可重写的逻辑集成电路以及存储元件
US7274035B2 (en) 2003-09-03 2007-09-25 The Regents Of The University Of California Memory devices based on electric field programmable films
DE10342026A1 (de) 2003-09-11 2005-04-28 Infineon Technologies Ag Speicherzelle mit Ionenleitungsspeichermechanismus und Verfahren zu deren Herstellung
JPWO2005041303A1 (ja) * 2003-10-23 2007-04-26 松下電器産業株式会社 抵抗変化素子、その製造方法、その素子を含むメモリ、およびそのメモリの駆動方法
US7172840B2 (en) * 2003-12-05 2007-02-06 Sandisk Corporation Photomask features with interior nonprinting window using alternating phase shifting
US20050221200A1 (en) * 2004-04-01 2005-10-06 Matrix Semiconductor, Inc. Photomask features with chromeless nonprinting phase shifting window
DE102004020575B3 (de) * 2004-04-27 2005-08-25 Infineon Technologies Ag Halbleiterspeicherbauelement in Cross-Point-Architektur
KR101051704B1 (ko) * 2004-04-28 2011-07-25 삼성전자주식회사 저항 구배를 지닌 다층막을 이용한 메모리 소자
DE102004024610B3 (de) * 2004-05-18 2005-12-29 Infineon Technologies Ag Festkörperelektrolytschaltelement
US7307013B2 (en) * 2004-06-30 2007-12-11 Sandisk 3D Llc Nonselective unpatterned etchback to expose buried patterned features
US7224013B2 (en) * 2004-09-29 2007-05-29 Sandisk 3D Llc Junction diode comprising varying semiconductor compositions
US20060067117A1 (en) * 2004-09-29 2006-03-30 Matrix Semiconductor, Inc. Fuse memory cell comprising a diode, the diode serving as the fuse element
KR100657911B1 (ko) * 2004-11-10 2006-12-14 삼성전자주식회사 한 개의 저항체와 한 개의 다이오드를 지닌 비휘발성메모리 소자
US7391064B1 (en) * 2004-12-01 2008-06-24 Spansion Llc Memory device with a selection element and a control line in a substantially similar layer
US7300876B2 (en) * 2004-12-14 2007-11-27 Sandisk 3D Llc Method for cleaning slurry particles from a surface polished by chemical mechanical polishing
US7307268B2 (en) * 2005-01-19 2007-12-11 Sandisk Corporation Structure and method for biasing phase change memory array for reliable writing
US20060250836A1 (en) * 2005-05-09 2006-11-09 Matrix Semiconductor, Inc. Rewriteable memory cell comprising a diode and a resistance-switching material
US7812404B2 (en) * 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
US20070010100A1 (en) * 2005-07-11 2007-01-11 Matrix Semiconductor, Inc. Method of plasma etching transition metals and their compounds
JP3889023B2 (ja) 2005-08-05 2007-03-07 シャープ株式会社 可変抵抗素子とその製造方法並びにそれを備えた記憶装置
US20070102724A1 (en) * 2005-11-10 2007-05-10 Matrix Semiconductor, Inc. Vertical diode doped with antimony to avoid or limit dopant diffusion
US7834338B2 (en) * 2005-11-23 2010-11-16 Sandisk 3D Llc Memory cell comprising nickel-cobalt oxide switching element
US7875871B2 (en) * 2006-03-31 2011-01-25 Sandisk 3D Llc Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride
US7808810B2 (en) 2006-03-31 2010-10-05 Sandisk 3D Llc Multilevel nonvolatile memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US7829875B2 (en) 2006-03-31 2010-11-09 Sandisk 3D Llc Nonvolatile rewritable memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US7501331B2 (en) * 2006-03-31 2009-03-10 Sandisk 3D Llc Low-temperature metal-induced crystallization of silicon-germanium films
US20070236961A1 (en) * 2006-04-05 2007-10-11 Panor Corporation Night light
KR100717286B1 (ko) * 2006-04-21 2007-05-15 삼성전자주식회사 상변화 물질층의 형성 방법과, 그 방법을 이용한 상변화기억 소자의 형성 방법 및 상변화 기억 소자
JP5091491B2 (ja) * 2007-01-23 2012-12-05 株式会社東芝 不揮発性半導体記憶装置
US8233308B2 (en) 2007-06-29 2012-07-31 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
US7846785B2 (en) * 2007-06-29 2010-12-07 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
US7824956B2 (en) * 2007-06-29 2010-11-02 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US20090104756A1 (en) 2007-06-29 2009-04-23 Tanmay Kumar Method to form a rewriteable memory cell comprising a diode and a resistivity-switching grown oxide
US7902537B2 (en) 2007-06-29 2011-03-08 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
JP5297011B2 (ja) * 2007-07-26 2013-09-25 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5539916B1 (ja) * 1971-03-29 1980-10-14
JP2001502848A (ja) * 1996-10-28 2001-02-27 エナージー コンバーション デバイセス インコーポレイテッド 相変化性メモリ材料と誘電材料との混合物から成る複合メモリ材料
JP2002537627A (ja) * 1999-02-17 2002-11-05 インターナショナル・ビジネス・マシーンズ・コーポレーション 情報を保存するマイクロ電子デバイスとその方法
JP2001237393A (ja) * 2000-01-03 2001-08-31 Infineon Technologies Ag 半導体構造素子の製造方法
WO2004084229A1 (en) * 2003-03-18 2004-09-30 Kabushiki Kaisha Toshiba Programmable resistance memory device
JP2006514393A (ja) * 2003-03-18 2006-04-27 株式会社東芝 プログラマブル抵抗メモリ装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091747A (ja) * 2006-10-04 2008-04-17 Seiko Epson Corp 可変抵抗素子
JP4655019B2 (ja) * 2006-10-04 2011-03-23 セイコーエプソン株式会社 可変抵抗素子
JP2008098413A (ja) * 2006-10-12 2008-04-24 Seiko Epson Corp 可変抵抗素子
JP4655021B2 (ja) * 2006-10-12 2011-03-23 セイコーエプソン株式会社 可変抵抗素子
JP2011526400A (ja) * 2008-06-27 2011-10-06 サンディスク スリーディー，エルエルシー 不揮発性記憶の電流制限を用いたリバースセット
JP2011065735A (ja) * 2009-09-18 2011-03-31 Toshiba Corp 不揮発性半導体記憶装置
US8320157B2 (en) 2009-09-18 2012-11-27 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP2011165854A (ja) * 2010-02-09 2011-08-25 Toshiba Corp 記憶装置及びその製造方法
JP2011204785A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 不揮発性記憶装置
JP2011204814A (ja) * 2010-03-25 2011-10-13 Toshiba Corp 抵抗変化メモリ
US8507887B2 (en) 2010-03-25 2013-08-13 Kabushiki Kaisha Toshiba Resistance change memory and method of manufacturing the same
US8987696B2 (en) 2010-03-25 2015-03-24 Kabushiki Kaisha Toshiba Resistance change memory and method of manufacturing the same
US8975178B2 (en) 2011-12-27 2015-03-10 Kabushiki Kaisha Toshiba Method of manufacturing a memory device using fine patterning techniques

Also Published As

Publication number Publication date
CN101853921B (zh) 2013-08-21
JP5237105B2 (ja) 2013-07-17
TWI323463B (en) 2010-04-11
KR20080070076A (ko) 2008-07-29
CN101313423A (zh) 2008-11-26
CN101313422A (zh) 2008-11-26
US20070114508A1 (en) 2007-05-24
CN100593867C (zh) 2010-03-10
CN101313423B (zh) 2010-11-17
US7816659B2 (en) 2010-10-19
EP1952451A1 (en) 2008-08-06
TW200733113A (en) 2007-09-01
CN101853921A (zh) 2010-10-06
WO2007062022A1 (en) 2007-05-31

Similar Documents

Publication Publication Date Title
JP5237105B2 (ja) 添加金属を有する可逆性抵抗率切換金属酸化物または窒化物層
US7834338B2 (en) Memory cell comprising nickel-cobalt oxide switching element
JP5042233B2 (ja) ｎ形ドーパント拡散を最小限にするための被着された半導体構造体および製造方法
US7808810B2 (en) Multilevel nonvolatile memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US7875871B2 (en) Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride
KR101335383B1 (ko) 다이오드 및 저항―스위칭 재료를 포함하는 비휘발성메모리 셀
US8410582B2 (en) 3D polysilicon diode with low contact resistance and method for forming same
US20060273298A1 (en) Rewriteable memory cell comprising a transistor and resistance-switching material in series

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120308

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120530

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130328

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5237105

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees