TWI323463B - Reversible resistivity-switching metal oxide or nitride layer with added metal - Google Patents

Reversible resistivity-switching metal oxide or nitride layer with added metal Download PDF

Info

Publication number
TWI323463B
TWI323463B TW095143253A TW95143253A TWI323463B TW I323463 B TWI323463 B TW I323463B TW 095143253 A TW095143253 A TW 095143253A TW 95143253 A TW95143253 A TW 95143253A TW I323463 B TWI323463 B TW I323463B
Authority
TW
Taiwan
Prior art keywords
metal
resistivity
layer
state
variable
Prior art date
Application number
TW095143253A
Other languages
English (en)
Other versions
TW200733113A (en
Inventor
S Brad Herner
Tanmay Kumar
Original Assignee
Sandisk 3D Llc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sandisk 3D Llc filed Critical Sandisk 3D Llc
Publication of TW200733113A publication Critical patent/TW200733113A/zh
Application granted granted Critical
Publication of TWI323463B publication Critical patent/TWI323463B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/043—Modification of switching materials after formation, e.g. doping by implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/046—Modification of switching materials after formation, e.g. doping by diffusion, e.g. photo-dissolution
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Description

1323463 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種電阻率可變材料 記憶格中儲存資料狀態。 【先前技術】 已知能可逆地在較高與較低電阻座扯吨 +狀態之間轉換的電阻 率可變材料。切換可藉由使電阻率可 阻 是材枓經受可為相對
大之電壓或電流而引起。此等兩個或 w M上穩定電阻率 I 態使此等材料為用於可重寫不變性記憶體陣列之有 力的選擇。在基於此電阻率可變材料之記憶體陣列中，盆 對減少功率要求通常為有利的。 〃 因此，需要減少此等電阻率可變材料為 啊料在穩定電阻率狀離 之間切換所需之電壓、電流或切換時間。 一 【發明内容】
其可用於在不變性 ’且此部分中之任 的限制。本發明係 〇 置，其包含：一可 本發明藉由以下申請專利範圍所界定 何描述皆不應視為對彼等申請專利範圍 針對於電阻率可變金屬氧化物或氮化物 本發明之第一態樣提供一種半導體裝 逆性狀態改變it件’其包含-電阻率可變金屬氧化物或氮 化物化合物層’該電阻率可變金屬氧化物或氮化物化合物 僅包括-種金屬，其中該電阻率可變金屬氧化物或氛化物 化合物層包括金屬添加劑，其中該金屬添加劑占金屬氧化 物或氮化物化合物層中之金屬原子的約百分之001與約百 分之5之間。 I16599.doc 1323463 本發明之另一態樣提供一種可重寫入不變性記憶格，其 包含：一狀態改變元件，其包含一電阻率可變金屬氧化物 或氮化物化合物層，該電阻率可變金屬氧化物或氮化物化 合物僅包括一種金屬，其中該電阻率可變金屬氧化物或氮 化物化合物層包括金屬添加劑，其中該金屬添加劑占金屬 氧化物或氮化物化合物層中之金屬原子的約百分之〇〇 i與 約百分之5之間，其中記憶格之資料狀態藉由電阻率可變 • 金屬氧化物或氮化物化合物層的電阻率狀態加以儲存。 本發明之另一態樣提供一種用於形成一記憶格之方法， 5亥方法包含.形成一狀態改變元件，該狀態改變元件包含 一電阻率可變金屬氧化物或氮化物化合物層，該電阻率可 變金屬氧化物或氮化物化合物僅包括一種金屬，其中電阻 率可變金屬氧化物或氮化物化合物層包括金屬添加劑，其 中該金屬添加劑占金屬氧化物或氮化物化合物層中之金屬 原子的約百分之0·01與約百分之5之間，其中記憶格之資 φ 料狀態對應於電阻率可變金屬氧化物或氮化物化合物層的 電阻率狀態。 本發明之一較佳實施例提供一種單石三維記憶體陣列， 其包含：a)形成於一基板上方的一第一記憶體階層，該第 一 §己憶體階層包含：複數個第一可逆性狀態改變元件，每 一狀態改變7L件包含一電阻率可變金屬氧化物或氮化物化 合物層’該電阻率可變金屬氧化物或氮化物化合物僅包括 一種金屬’其中該電阻率可變金屬氧化物或氮化物化合物 層包括金屬添加劑’其中該金屬添加劑占金屬氧化物或氮 I16599.doc 物層中之金屬原子的約百分之0.01與約百分之5之間； 及b)單石地形成於第一記憶體階層上方之一第二記憶體階 層。 誃另車乂佳實施例提供一種形成第一記憶體階層之方法， k方法包3 .在一基板上方形成複數個大體上並聯、大體 '、面之底導體；在底部導體上方形成複數個大體上並 聯體上共面之頂部導體；形成複數個垂直定向之二極 母一極體女置於底部導體中之一者與頂部導體中之 士者之間，形成複數個可逆性狀態改變元件，每一狀態改 變元件包含一電阻率可變金屬氧化物或氮化物化合物層， 該電阻率可變金屬氧化物或氮化物化合物僅包括一種金 屬，其中該電阻率可變金屬氧化物或氮化物化合物層包括 金屬添加劑中該金屬添加劑占金屬氧化物或氮化物化 合物層中之金屬原子的約百分之〇 〇1與約百分之5之間， 其中母一狀悲改變元件安置於二極體中之一者與頂部導體 中之一者之間或二極體中之一者與底部導體中之一者之 間。 本發明之另一態樣提供一種用於形成包含可逆性狀態改 變元件之不變性記憶格的方法，該方法包含：形成一電阻 率可變金屬氧化物或氣化物化合物層，該電阻率可變金屬 氧化物或氮化物化合物僅包括一種金屬，此金屬為第一金 屬；及在形成該電阻率可變金屬氧化物或氮化物化合物層 期間或之後，將第二金屬添加至電阻率可變金屬氧化物或 氮化物化合物層，其中該可逆性狀態改變元件包含電阻率 116599.doc 可變金屬氧化物或氮化物化合物層。 本發明之一較佳實施例提供一種不變性記憶格，其包 含：一狀態改變元件，《包含：a)本質上由第一金屬氧化 物或金屬氮化物化合物組成的底部接觸層，該第一金屬氧 化物或金屬氮化物化合物僅包括一種金屬；b)本質上由第 金屬氧化物或金屬氮化物化合物及金屬添加劑組成之電 阻率可變層，其中金屬添加劑占電阻率可變層中之金屬原 子的約百分之〇‘01與約百分之5之間；及勹本質上由第一金 屬氧化物或金屬氮化物化合物組成之頂部接觸層，其中該 電阻率可變層在該底部接觸層上方且與其相接觸且該頂部 接觸層在該電阻率可變層上方且與其相接觸，其中記憶格 之資料狀態藉由狀態改變元件之電阻狀態加以儲存。 一相關實施例提供一不變性記憶格，其包含：一狀態改 是元件，其包含· a)本質上由第一金屬氧化物或金屬氮化 物化合物及金屬添加劑組成之底部接觸層，其中該金屬添 加劑占底部接觸層中之金屬原子的約百分之0 01與百分之 5之間且其中該第一金屬氧化物或金屬氮化物化合物僅包 括一種金屬；b)本質上由第一金屬氧化物或金屬氮化物化 合物組成之電阻率可變層；及〇本質上由第一金屬氧化物 或金屬氮化物化合物及金屬添加劑組成之頂部接觸層，其 中該金屬添加劑占頂部接觸層中之金屬原子的約百分之 〇.〇1與約百分之5之間，其中該電阻率可變層在底部接觸 層上方且與其相接觸且該頂部接觸層在電阻率可變層上方 且與其相接觸，其中記憶格之資料狀態藉由狀態改變元件 3J6599.doc 之電阻狀態加以儲存。 本文所描述之本發明的態樣及實施例中之每一者可單獨 或彼此結合使用。 現將參看隨附圖式描述較佳態樣及實施例。 【實施方式】 多種材料展示可逆性電阻率可變行為。此等材料包括硫 族化物、兔聚合物、約鈦礦（perovskite)及某些金屬氧化物 及氣化物具體g之，存在僅包括一種金属且顯示可靠電 阻率可變行為之金屬氧化物及氮化物化合物。此群包括
Ni〇、Nb2〇5、Ti〇2、Hf02、Al2〇3、CoO、Mg〇x、Cr〇2、 VO、BN及 AIN。 ^ .............. 1夕Ij夕口 — 定、相對低電阻率狀態。在施加足夠之電壓後，該材料 切換至一穩定高電阻率狀態。（藉由施加不同之電流及 壓’可達成兩個以上之電阻率狀態。為簡明性起見此 述將論及高及低電阻率狀態’但應瞭解兩個以上之狀態 可能的且可為有用的^ )此電阻率切換為可逆的；隨後 施加適當之電流或電塵可用以使電阻率可變材料返二至 定低電阻率狀態。對於此等電阻率可變材料之—些
一些環境中），設定電流（其將嗜M v竹°亥材科自鬲電阻率狀態切 至低電阻率狀態）在一方向卜攻說 J彳白上-動’而重設電流(其將該: 料自低電阻率狀態切換至高電
屯’且平狀悲）必須在相反方I 上流動。對於其他電阻率可^ M 科（在其他^境中），設〕 電流及重設電流之方向為不重要的。 IJ6599.doc 4自低電阻率至高電阻率之轉換可逆，幻盾環可重複 -人。視材料及環境而定，初始狀態可為高電阻率狀 低電阻率狀態。當此論述涉及”電阻率可變材料"、二電阻 率可變金屬氧化物或氮化物"、"電阻率可變記憶體元件” 或相似術”。時’應瞭解其意謂可逆性電阻率可變材料。 此電阻率可變行為使所^、之此等材料用 體陣列中。電阻產 m 狀〜' 可儲存S己憶格之資料狀態；例如一 電阻率狀態可對應於資料"D 、工σ 了心請〇 (例如）而另-電阻率狀態對應 二 '料：。應注意’在-些材料中可達成兩個以上之穩 疋電阻率狀恶，從而允許儲存兩個以上之資料狀態。 實際轉換機制不能很好地被理解。雖施加設^重設電 壓’但不清楚是否係所施加之電壓或電流實際地引起該切 換。通常設定及曹却^ ^ ^ 重°又電壓及電流必須相對較大。藉由施加 一讀取電壓來感測電 & J电丨且丰狀態，此讀取電壓小於設定或重 δ又電壓。對於—給定讀取雷厭 疋賈取電壓，當電阻率可變材料處於低 電阻率狀態時電流蔣^ μ # ’匕5此材料處於高電阻率狀態時高。 電子裝置中’其對減少功率要求常常為有利的。在使 用電阻率可變金屬氧化物式备&仏 乳化物或氮化物之記憶體陣列中，藉由 降低設定及重設電壓及電流而減少功率要求。 已發現必須施加以3丨h雨 ^ 引起電阻率切換的設定及重設電壓或 電流可精由在一Φ Rg φ —^ AX. 電p率可邊金屬氧化物或氮化物化合物中 引入額外金屬而減少。弋 叫夕 或者’可於相同之設定或重設電壓 或電流但以更短之時間達成電阻率切換。 使用與石夕製程相容之金屬為最實際的；因此用作此添加 116599.doc 1323463 劑之較佳金屬包括鈷、鋁、鎵、銦、鎳、鈮、錯、鈦、 給 组、鎮、絡、叙、棚、紀及爛。銅、鐵、猛及辞可且 有所要之特性且亦可得以使用，但其通常與鋅製程相容較 差且因此為非較佳的。添加至金屬氧化物或氮化物化合物 的金屬可與該化合物之金屬相同或不同。可藉由將額外錄 添加至N i 〇層（例如）或替代地藉由將諸如鈷或鋁之不同金 屬添加至該Ni〇來獲得優勢。
注意電阻率可變金屬氧化物或氮化物層為具有兩個組份 兀素之二元化合物，如Ni〇(鎳及氧之化合物）或A1叫鋁及 氮之化合物）。此二元化合物恰好包括一種金屬。在本發 明中形成層中層之化合物主要為此等單金屬金屬氧二 2氣化物化合物中之一者’且隨後將另一金屬(或相同 屬）之額外原子包括於該層中。 合物(其中化合物其自身具有一種以上1:，雜之化 層；實例為鈣鈦礦，如caTi0” )所形成之 ::述將論及具有添加金屬或金屬添加劑之氧化 =。通常使用其他術語描述將金屬添 將 金屬（諸如侧）添加至妙以增強其傳導率時，例如，所= 7通常被描述轉雜劑。捧雜_常低 在；典型換雜劑濃度為約i。、雜劑原子/c:3低度存 金屬添加至另—金屬以形成合金，在了將-以上)之金屬以任何比率相結：免中兩種(或兩種 術語之使用而引起之對濃度的任何為預伴隨此等 中性之術語，，添加金屬，，及 7預此-述將選擇更 屬添加劑·，。在本發明之態樣 H6599.doc 12 中添加金屬為製成之電 加金屬之原子較佳占… 層之相當小的部分。添 約百分之〇J 變層中所存在之金屬原子的 刀之〇·01與約百分之5之間。 電：率可變金屬氧化物或氮化物可藉由 c:積(叫稱為原子層沈積(ald)之一種形式： CV二電沈積及蒸鐘之方法而形成。可藉由多種方法在層 :二tr或之後將金屬添加劑引入金屬氧化物或氮化物 Y «中。將簡要地描述形成具有金屬添加劑之電阻率 可'氧化物或氮化物化合物層的-些較佳方法，但詳述所 有可能方法並不實際’且熟習此項技術者應瞭解藉由本文 未具體描述之方法所形成之此等具有添加金屬之電阻率可 變膜仍將屬於本發明之範嘴。 在-些實施例中’首先藉由任何習知方法形成金屬氧化 物或氮化物層，隨後藉由離子植入摻雜金屬添加劑。舉例 而口 了先形成一 NiO膜，隨後再植入結或紹離子。 或者，可藉由任何適當之方法（諸如ALD)在金屬氧化物 或氮化物層上方、下方、鄰接處或之内提供有待添加之少 量金屬。所提供之金屬添加劑隨後將擴散穿過金屬氧化物 或氮化物層。 通常藉由反應性濺鍍而形成金屬氧化物及氮化物。為藉 由此方法形成NiO ’用重惰性離子（諸如氬）且藉由A轟擊 鎳濺鍍靶材。鎳及氧化合形成NiO。 為了藉由濺鍍形成具有金屬添加劑的金屬氧化物或氮化 物，有待添加之金屬以所要比例包括於濺鍍靶材中。舉例 116599.doc -13 - 丄奶463 而S，假定要形成一 Ni〇層，同時將鈷用作金屬添加劑， 其中沈積層中金屬原子之約百分之95要為鎳原子且約百分 5要為鈷，具有95原子。/t>之鎳及5原子％之鈷的濺鍍材 料之合金靶材將以所要比例提供此等原子，且可照常藉由 氬及〇2加以濺鍍。在各種實施例中，金屬添加劑之原子可 占電阻率可變金屬氧化物或氮化物層中之金屬原子之約百 刀之0.01與約百分之5之間。儘管為簡明性起見此論述將 描述使用一種添加金屬，但若需要可包括一種以上之金屬 添加劑。
所可藉由CVD沈積列出之一些金屬氧化物或說化物化告 物。在此等情況中，可藉由原位包藏(in situ inclus — 添 加一些金屬添加劑。在CVD_，在將引起金屬氧化物或 ^化物沈積於基板上的條件下使—或多種前驅氣體流動。 精由同時流動在膜形成時於膜中提供摻雜劑原子（在此情 况中為金屬添加劑）之前驅氣體，將添加金屬在cvd期間 原位包藏於層中、然而，並非對所有指定之金屬添加劑皆 有適合之前驅氣體。（已知藉由原位摻雜將傳導率增強播 雜劑添加至經沈積之矽。如所描述，在本發明之態樣中， :高於摻雜劑之典型濃度之濃度包括添加金屬；因此該製 耘在本文描述為"原位包藏”而非"原位摻雜"。） 亦需要在具有可變化合物之化合物堆叠中形成的電阻率 :變金屬氧化物或氮化物層。圖13展示包括金屬 ==金屬氧化物或氣化物層1〇,而直接形成於電阻 羊^層10下方及上方的接觸層〗4及16由相同之金屬氧化 H6599.doc 1323463 物或氮化物形成但無金屬添加劑。舉例而言，層1〇可為具 有所包括之紹或鈷的NiO，而層14及16為不具有添加之紹 或鈷的NiO，或在其中鋁或鈷原子少於此等層中之金屬原 子的百分之0.01。預期接觸層14及16將為電阻率可變層ι〇 提供改良的電接觸，從而導致與接觸層14及16不存在時相 比電阻率可變層可在較低之電流或電壓下切換電阻率狀 態。接觸層14及16亦可切換電阻率狀態或不切換電阻率狀 態。
在圖lb中所展示之替代實施例中，化合物堆疊可包括相 同電阻率可變金屬氧化物或氮化物之層14、1〇及16，其中 電阻率可變層1〇不包括金屬添加劑而接觸層Μ及Μ包括金 屬添加劑。 在申請於2005年5月9日、Herner等人之題為"Rewriteabk
Memory Cell Comprising a Diode and a Resistance-Switching Material"的美國專利中請案第u/i25,939號（後
文稱為，939號申請案且以引用方式併入本文）中，一二極體 與電阻率可變材料成對以形成一可重寫不變性記憶格，此 單元可在-大、高密度陣列中加以形成且加以程式化。圖 2中屐示’939號申請案之一實施例。該單元包括底部導體 2〇〇之一部分及頂部導體400之—部分。該等軌形頂部及底 部導體較佳在不同方向上延伸；例如可為垂直的。在頂部 導體400與底部導體雇之間安置電性串聯配置之一二極體 3〇及一電阻可變元件118。電阻可變元件ιι8包含一電阻率 可變材料層，其在施加電壓於該電阻可變元件ιΐ8上 116599.doc 15 1323463 流流經該電阻可變元件Π8後即自低電阻狀態轉換至高電 阻狀態或者自高電阻狀態轉換至低電阻狀態。自低電阻至 高電阻之轉換為可逆的。（注意此論述論及電阻率及電阻 狀悲。諸如氧化鎳之材料具有電阻率，而諸如電阻器之離 • 散電子元件具有電阻。） 圖3展不具有插入柱300之複數個底部導體2〇〇及頂部導 體400，柱300包含二極體及電阻可變元件。在一替代實施 • 例中，可用一些其他非歐姆裝置替代該二極體。以此方式 可形成記憶格之第一階層；此處僅展示此記憶體階層之一 小部分。在較佳實施例中’額外記憶體階層可在此第一記 憶體階層上方堆疊形成，從而形成一高度緻密之單石三維 記憶體陣列。該記憶體陣列係由一基板（例如一單晶矽基 板）上方之沈積及生長層形成。支援電路有利地形成於記 憶體陣列下之該基板中。 申請於2005年6月2日之petti等人之題為”Rewrheable φ Memory Cell Comprising a Transistor and Resistance-Switching Material in Series”的美國專利申請案第 11/143,269號描述一記憶格，其具有與河〇5電晶體串聯形 成之此電阻率可變材料之層。在卜⑴等人的實施例中，該 M0S電晶體為一薄膜電晶體，其通道區域在沈積半導體材 料中而非在單晶晶圓基板中。 在'939號申請案或Petti等人之申請案中’該電阻率可變 金屬氧化物或氮化物可具有根據本發明所添加之金屬以便 減少設定及重設電壓或電流或減少切換時間，且因此減少 116599.doc • 16 · 1323463 總功率消耗。狀態改變元件為可獲得能可靠地加以感測之 穩定狀態的元件。一可逆性狀態改變元件能可逆地在狀態 之間切換。更大體而言，隨後，在使用一包含指定電阻率 可變金屬氧化物或氮化物之一者的狀態改變元件儲存電阻 率狀態（無論作為記憶格之資料狀態或些其他用途）之任何 記憶體或任何裝置中，彼狀態改變元件可受益於根據本發 明對金屬氧化物或氮化物使用金屬添加劑。 _ 將提供製造根據本發明之較佳實施例形成的單石三維記 憶體陣列的詳細實例。為明確起見，將包括許多細節（包 括步驟、材料及製程條件）。應瞭解此實例為非限制性 的’且當結果屬於本發明之範禱時，可加以修改、省略或 擴充此等細節。 申請於2004年9月29日之Herner等人之題為” N〇nv〇latile
Memory Cell Without a Dielectric Antifuse Having High-and Low-Impedance States"的美國專利申請案第 1〇/955,549 籲 號（後文之'549號申請案且以引用方式併入本文）之記憶格 描述了 一記憶格’其包括由多晶矽（"p〇lycrystalline silicon"或"polysilicon")形成之二極體。該二極體之多晶石夕 以高電阻率狀態形成且可轉換為低電阻率狀態。該單元之 資料狀態以多晶矽之電阻率狀態有效地加以儲存。 如在申請於2005年6月8曰之Herner等人之題為 "Nonvolatile Memory Cell Operating by Increasing Order in Polycrystalline Semiconductor Material"的美國專利申請案 第1 1/148,530號（後文之，530號申請案且以引用方式併入本 116599.doc 17 1323463 =中所描述的，咸信當非晶㈣近某些碎化物結 =多晶石夕可為更高度定向（hlghly〇rdered)的且因此較不 部近梦化物而結晶之石夕更莫 7更導電。咸仏(例如)鄰近矽化鈦層 可具有晶格間距及方位，1可方 ~ 了在矽結晶時對矽提供結晶模 板，從而允許矽以相對少之瑕疵結晶。簡言之，在不且 f近石夕㈣層的情況下而結晶之沈㈣在形成時將為相對 兩瑕疲及高電阻率，而鄰近石夕化欽層而結晶之沈積石夕在形 ί時將為低喊及低電阻率。高㈣、高電㈣多晶料 錯由將其程式化、轉換為低電阻率多晶石夕而增加其定向； 此等兩個狀態可對應於資料狀態且可為記憶格之基礎。低 =多晶石夕在形成時為低電阻率’且因此不能作為使用此 機制之記憶格的基礎。 在待描述之記憶體中，記憶格將使電阻率可變金屬氧化 匆或氮化物層(具有添加金屬)與多晶矽二極體成對。該電 ”可變金屬氧化物或氮化物層將儲存資料狀態；因此不 需要二極體之多晶石夕同樣儲存此狀態’或不需要將此狀態 轉換為低電阻率狀態所需之較大電壓。隨後在待描述之記 憶體中，多晶碎二福贈 體之夕矽以低電阻率狀態（具有鄰 近石夕化物）形成可為較佳的。
Hen-等人之題為”High_Density以心以咖心謹】 M_ry Cell”的美國專利第6,952，請號教示了包含記憶格 :早石三：記憶體陣列’其中每一記憶格為一次可程式化 早兀。該單元以高電阻狀態形成，且在施加一程式化電壓 後即永久地轉換為低電阻狀態。在申請於年U月Η曰 116599.doc -18· 1323463 之Herner等人之題為"Nonvolatile Memory Cell Comprising a Reduced Height Vertical Diode"的美國專利申請案第 11/01 5,824號、申請於2005年5月9曰之Herner等人之題為 "High-Density Nonvolatile Memory Array Fabricated at Low
Temperature Comprising Semiconductor Diodes"的美國專利 申請案第11/125,606號’及申請於20 04年9月29曰之Herner 等人之題為，’Junction Diode Comprising Varying Semiconductor Compositions"的美國專利申請案第 1 0/954,577號中教示相關記憶體陣列，所有此等專利申請 案皆以引用方式併入本文。Petti等人之’939號申請案及其 他併入之申請案及專利的教示在形成根據本發明之記憶體 陣列中將為有用的。為避免混淆本發明，將不包括所併入 之申請案及專利的所有細節，但應瞭解並不意慾排除此等 申請案或專利之教示。 實例 參看圖4a ’記憶體之形成開始於基板1〇〇。此基板1〇〇可 為如此項技術中已知之任何半導體基板，諸如單晶石夕、 ιν-ιν族化合物（如矽鍺或矽鍺碳）、ΙΠ_ν族化合物、 族化合物、此等基板上之磊晶層或任何其他半導體材料。 該基板可包括製造於其中之積體電路。 在基板100上形成一絕緣層102。該絕緣層1〇2可為氧化 矽、氮化矽、高介電膜、以^…^膜或任何其他適合之絕 緣材料。 在基板1 0 0及絕緣體！ 〇 2上形成第一導體2 〇 (^在絕緣層 116599.doc < S ) 102與導電層106之間可包括一 附。儘管可使用其他材料，但黏著層104之=2 化欽，或此層可省略。可藉由任何習材:為氣 鍍）沈積黏著層104。 法（例如It由濺 待沈積之下一層為導電層106。導電層1〇6可勺人 術中已知之任何導雷-粗 I3此項技 ^ 4電材料’諸如經摻雜之半導體、·金眉 (啫如鎢）’或金屬合金或化合物。 屬 成導電軌.之所有層已得以沈積，則將使用任何 刻製程將該等層圖案化及關以形成大體 51 一體上共面之導體2〇〇(在圖4a中以橫截面加以展 實施例中，將光阻沈積、藉由光微影圖案化且 相專層，隨後使用標準處理技術（諸如在含氧電毁中 之灰化）移除光阻，且剩餘聚合物之條帶在於習知液體溶 劑(，如彼等藉由EKC所調配者)中蝕刻期間得以形成。/ 隨後在導電執200之上及之間沈積介電材料⑽。介電材 = 108可為任何已知之電絕緣材料，諸如氧化石夕、氮化矽 或氮氧化石夕。在一較佳實施例中，將氧化石夕用作介電材料 108。可使用任何已知之製程沈積氧化石夕，諸如化學氣相 '尤積（CVD)或（例如）高密度電漿CVD(HDPCVD)。 —最後，移除導電軌200之上的過量介電材料1〇8，以曝露 藉由介電材料108所分離之導電軌200的頂部且留下一大體 上平坦之表面109。所得結構展示於圖4a中。此移除介電 貝過量填充以形成平坦表面1 〇9可藉由此項技術中已知之 任何製如（諸如回蝕或化學機械研磨法（CMP))執行。舉例 116599.doc -20. 而言’可有利地使用在申請於2〇〇4年6月3〇日之Raghuram # 人的 為 Nonselective Unpatterned Etchback to Expose
Buned Patterned Features"之美國申請案第 i〇/883,4i7號中 所描述的回蝕技術，該案之全文以引用之方式倂入本文 中。替代地，可藉由鑲嵌製程形成導電執，在此製程中沈 積氧化物，在氧化物中蝕刻溝槽，隨後以導電材料加以填 充溝槽且移除過量填充以建立導電執。 隨後參看圖4b，在製成之導電執200上方形成垂直柱。 (為知省空間，基板1〇〇在圖扑及隨後之圖式中省略；應假 定其存在。）較佳在平坦化導電軌t後將障壁層u〇沈積為 第-層。在障壁層中可使用任何適合之材料，包括氮化 鎢、氮化鈕、氮化鈦或此等材料之化合物。在較佳實施例 中，將氮化鈦用作障壁層。在障壁層11〇為氮化欽之情況 中，其可以與先前描述之黏著層相同之方法加以沈積。 隨後沈積待圖案化為柱之半導體材料。可使用任何適合 之半導體材料或半導體合金。矽為較佳的。 桊又便用術語接面 ’、4日丹有非咖％将导特性的 導體裝置’其具有兩個端電極且由在一電極處為p型且 另-電極處為η型之半導體材料製成。在較佳實施例中 半導體柱包含接面二極體，該接面二極體包含_第一傳 類型之底部重摻雜區域及第二傳導類型之頂部重摻雜 域。頂部與底部區域之間的中間區域為第-或第二傳 型之固有或輕微摻雜區域。 在此實例中 底部重換雜區域112為重彳參雜 之η型矽。在 116599.doc 1323463 =實施例中’重摻雜區域112加以沈積且藉由任何習知 二(較佳藉由原位換雜)以_摻雜劑(諸如修以摻雜。 此層較佳在約200埃與約8〇〇埃之間。
隨後藉由此項技術中已知之任何方法沈積將形成二極體 之剩餘物的發。在—較佳實施例中，頂部重摻雜p型區域 116將藉由離子植人形^隨後在此步驟中待沈積之厚度 將為固有區域114之最終所要厚度加上頂部重摻雜區域⑴ 植入後之所要厚度。在製成之裝置中’固有區域114較佳 在約600埃與約2麵埃之間，例如約卿埃。重摻雜p型區 域116在約100埃與約1000埃之間，較佳約4〇〇埃。（層ιΐ6 之一些厚度（例如約200埃）將在稍後步驟中之矽化物形成期 間消耗；因此層116之厚度可經選擇以允許此預期之損 耗。）隨後，此步驟中待沈積之未摻雜厚度為約7〇〇與約 3000埃之間’較佳為約2000埃。
待形成之二極體較佳為低漏洩pIN型二極體。藉由最大 化固有區域之厚度可在此二極體中最小化漏洩。Ηαηα等 人之 為 Ultrathin Chemically Grown Oxide Film as a Dopant Diffusion Barrier in Semiconductor Devices"的美國 專利申請案第11/215,951號（申請於2005年8月31日且以引 用方式併入本文）描述了在重摻雜區域112與固有區域114 之間使用化學生長氧化物’而申請於2〇〇5年U月1〇日之
Kumar等人之題為"Vertical Diode Doped With Antimony to
Avoid or Limit Dopant Diffusion"的美國專利申請案第 11/271，078號（由本發明之受讓人擁有且以引用方式併入本 116599.doc -22· 且車又佳由具有（正好包括）—個展示電阻可變行為之金屬之 金屬氧化物或氮化物化合物形成；較佳為選自由Ni0、 灿2〇5、Ti〇2、聊2、Al2〇3、⑽ ' Mg〇x、⑽2、v〇、 BN及A職成之群的材料。添加金屬較佳為姑、紹、嫁、 銦、錳、錦、鈮、錯、鈦、姶、艇、鎮、鉻、釩、删、紀 或鋼。儘管應瞭解可使用其他材料，但為簡明起見，此論 述將描述在層118中使料有添純之⑽。在較佳實施例 中，藉由反應性濺鍍形成具有添加鈷之Ni〇層ιΐ8，其中濺 鍍把為至少95原子％之錄及〇.G1原子％與5原子％之間的銘 (例如約1原子％與約2原子％之間的鈷）。 最後在較佳實施例中，障壁層124沈積於Ni〇層ιΐ8上。 儘管可替代使用一些其他適合之導電障壁材料，但層Μ# 較佳為氮化鈦。因在層124上將執行一即將到來之cMp步 驟，所以此層較佳為相對厚的，約為8〇〇埃。 返回至圖4b，在此階段將構成電阻可變狀態改變元件的 層124、118、122及〗20及將形成二極體之矽區域u6、ιΐ4 及112將被圖案化並蝕刻以形成柱3〇〇。柱3〇〇應具有與下 方之導體200約相同之間距及約相同之寬度以使得每一柱 300形成於導體200之上。可容許一些未對準。 可使用任何適合之光罩及蝕刻製程形成柱3〇〇 ^待蝕刻 之堆疊相對高且包括需要使用不同蝕刻劑之材料。隨後較 佳沈積、使用標準光微影技術圖案化光阻，隨後蝕刻氮化 鈦層124、州〇層118、氮化鈦層】22及鈦層】2(^蝕刻過渡 金屬氧化物（諸如用於電阻率可變層118之許多較佳材料之 J16599.doc •24- 1323463 彼等氧化物）之有利方法在Raghuram等人之題為”Method of Plasma Etching Transition Metals and Their Compounds"的 美國專利申請案第1 1/1 79,423號（申請於2005年7月11曰且 以引用方式併入本文）中加以描述。此等經蝕刻之層隨後 可在蝕刻剩餘層期間充當硬式光罩。 在申請於2003年12月5曰之Chen之題為"Photomask Features with Interior Nonprinting Window Using Alternating Phase Shifting"的美國申請案第 10/728 436號或 申請於2004年4月1曰之Chen之題為”Photomask Features with Chromeless Nonprinting Phase Shifting Window，，的美 國申清案第10/815,312號（其兩者皆由本發明之受讓人擁有 且以引用方式併入本文）中所描述的光微影技術可有利地 用以執行在形成根據本發明之記憶體陣列過程中所使用之 任何光微影步驟》 介電材料108沈積於柱300之上及之間，從而填充柱之間 的間隙。介電材料108可為任何已知之電絕緣材料，諸如 氧化矽、氮化矽或氮氧化矽。在一較佳實施例中，將二氧 化矽用作絕緣材料。可使用任何已知之製程沈積二氧化 矽’諸如CVD或HDPCVD。 隨後移除柱300之上的介電材料，從而曝露藉由介電材 料1〇8所分離之柱300的頂部且留下一大體上平坦之表面。 可藉由此項技術中已知之任何製程（諸如CMp或回蝕）執疒 介電質過量填充之移除及平坦化。舉例而言，可使用： 以咖讓等人之申請案中所描述之回餘技術。所得結構展 Π 6599.doc •25- (S ) 1323463 示於圖4b中。 在此實例中，層124、118、122及120在一單一圖案化步 驟中與矽區域112及114及116—起圖案化，繼之以多步驟 姓刻。然而，在一些實施例中，需要在分離之圖案化步驟 形成二極體及狀態改變元件以減少蝕刻高度且藉由使Ni0 及金屬障壁層曝露於專用於半導體名虫刻之腔室中以避免可 能之污染。在此製程（未圖示）中，矽區域112及114經沈 積、圖案化並蝕刻以形成柱。沈積介電填充物以填充柱之 間的間隙，且CMP步驟移除過量填充且以—大體上平坦之 表面曝露柱之頂部。藉由離子植入形成頂部重摻雜區域 116»將鈦層120、氮化鈦層122、犯〇層118及鈦層124沈積 於此平坦表面上，隨後在一分離步驟中圖案化並蝕刻該等 層以形成與下方之二極體柱對準之短柱。可容許一些未對 準在短柱之間沈積介電填充物，且CMP步驟移除過量填 充且曝露柱之頂部。 在其他替代性實施例中，障壁層122、具有添加鈷之Ni〇 層118及障壁層124可先於二極體層112、114及116形成（且 因此在此等二極體層之下），且可在相同或分離之圖案化 步驟中加以圖案化。在此情況中，柱上方之頂部導體之第 一層將為用氮化鈦覆蓋之鈦層。在稍後之退火期間，鈦將 與石夕在一極體之頂部反應以形成石夕化鈦’從而提供结晶模 板以形成低瑕疵多晶二極體。 在其他貫施例中，無添加鈷之NiO之接觸層可直接形成 MNiO層118(其具有添加鈷）之上方或下方以提供層 116599.doc •26- 1323463 或生長。相反，如在Leedy之題為"Three dimensional structure memory"的美國專利第5,915，167號中，藉由在分 離之基板上形成記憶體階層且將該等記憶體階層在頂上彼 此黏附來建構堆疊記憶體。雖然在結合之前可將基板變薄 或自記憶體階層移除，但因記憶體階層初始地形成於分離 基板之上，所以此4記憶體並非真實之單石三維記憶體陣 列。
形成於基板上方之單石三維記憶體陣列包含至少一第一 記憶體階層，其以之第一高度形成於基板上方；及一第二 圯憶體階層’丨以不同於第一高度之第二高度形成。在此 多階層陣列中可於基板上方形成三個、四個、八個或事實 上任何數目之記憶體階層。 用於設定及重設之陣列線的偏壓
如所述，在一些環境中，一些電阻率可變金屬氧化物或 氮化物需要設^電流在—方向上流動而重設電流在相反方 向上流動，而在其他實施例中電流^方向為不重要的。 假設在如圖4c之彼記憶體陣列之記憶體陣列中，二極體 必須在正向上偏壓以將電阻率可變層丨丨8自高電阻率狀，離 轉換為低電阻率狀態(需要正向設定電流)，而二極體必： 在：向上偏塵以將電阻率可變層118自低電阻率狀態轉換 至咼電阻率狀態（需要反向重設電流）。 幻負便-單元在沒有無意地切換共用頂部或底部導體之 的情況下進入低電阻率狀態。參看圖5,為將選 定單元S自高電阻狀態切換為低電阻狀態，將互連線&設
116599.doc -28- 1323463 2設定電壓VsET，且將互連線w〇設定為接地，從而在選 定單元s上施加VsET。為避免切換該陣列中之其他單元， 將未未選定之互連線B,設定為△且將互連線％設定為VsW。 舉例而言，假設VSET*10伏特且△為5伏特。將1〇伏特之 設定電壓施加在選定單元s上，以引起單元s切換。將5伏 特之正向電壓（一太小而不能引起切換之電壓）施加至半選 疋早7C H(互連線bg與互連線W|之間）與F(互連線&與互連 線wG之間）。對於選定Vset&△，在未選定之單元。上沒有 施加任何電壓。 清楚地，可在一範圍内指定△之值。應選擇△之值以使 得Η、F或U單元中無一者經受足夠大以引起設定或重設之 電壓或電流。未選定之單元^；經受Δ_(ν5Ετ_Δ)或2心％打之 電壓。一般而言，隨後為避免未選定之單元無意重 設： ’ |2A-Vset|<|Vreset| 在典型陣列中，陣列中之大多數單元對應於未選定之單 元u。因此，為最小化漏電流，最小化在未選定之單元u 上所施加之電壓為有利的。在本實例中，藉由選擇 △=VSET/2而進行此，其保證在未選定之單元u上將無電壓 施加或無電流流動。 參看圖6，為將選定單元S自低電阻狀態切換至高電阻狀 態’施加一重設電壓’此電壓在此實例中必須為負電壓。 將互連線B〇設定為重設電壓vRESET且將互連線w〇設定為接 地’以在選疋單元s上施加VRESET。為避免切換該陣列中 116599.doc •29· 1323463 之其他單元，將未選定之互連線設定為△且將未選定之 互連線W1設定為Vreset-Δ。 _ 如在先前之實例中，最小化未選定之單元11上的電壓及 電流為有利的，其可藉由選擇進行。舉例而 言，假設乂1^^1"為_10伏特。將_10伏特之重設電壓施加在 選定單元S上，以引起單元s切換。將_5伏特之電壓（一太 小而不能引起切換之電壓）施加至半選定之單元H(互連線 鲁 B0與互連線Wl之間）與F(互連線^與互連線w〇之間）。在未 選疋之单元U上沒有施加任何電壓。 如上述，△之值可在一範圍内，例如，使得： 丨Vreset|<|Vset| 此等設定及重設電壓及△之選定值僅為說明之實例。可 選擇許多值。基於記憶格之特性選擇最佳程式化電壓及電 流為常規的。 雖然本文已描述詳細之製造方法，但當結果在本發明之 • 範疇内時可使用形成相同結構之任何其他方法。 以上詳細描述僅描述了本發明可採用之許多形式中之一 些。出於此目此詳細描述意您說明，且非限制。僅以 下申請專利範圍（包括所有均等物）意慾界定本發明之範 疇。 【圖式簡單說明】 圖la及圖lb為根據本發明之_實施例的電阻率可變層及 接觸層、金屬氧化物或氮化物之層（其一或多者在具㈣ 加金屬情況下形成且一或多者在不具有添加金屬情況下形
H6599.doc -30· 1323463 成）之化合物堆疊之橫截面圖。 圖2為-不變性記憶格之透視圖，此記憶格包括串聯地 安置於頂部與底部導體之間的二極體及電阻可變元件，其 可有利地加以修改以使用本發明之態樣。 圖3為與圖2之彼等記憶格相同之記憶格之記憶體階層之 部分的透視圖。 圖4a-圖4c為說明根據本發明之一實施例形成之不變性 記憶格之記憶體階層的製造階段的橫截面圖。 圖5為說明一有利偏壓機制之電路圖，該偏壓機制可用 於設定根據本發明所形成之選定單元而不干擾相鄰單元。 圖6為說明一有利偏壓機制之電路圖，該偏壓機制可用 於重設根據本發明所形成之選定單元而不干擾相鄰單元。 【主要元件符號說明】 10 14 16 30 100 102 104 106 108 109 110 電阻率可變金屬氧化物或氮化物層 接觸層 接觸層 —極體 基板 絕緣層/絕緣體 黏著層 導電層 介電材料 表面 障壁層 H6599.doc 1323463
112 底部重摻雜區域/矽層/矽區域/二極體層 114 固有區域/矽層/矽區域/二極體層 116 頂部重摻雜P型區域/矽層/矽區域/二極體層 118 NiO層/電阻率可變層/電阻率可變元件 120 欽層 122 氮化鈦層/障壁層 124 障壁層/氮化鈦層/鈦層 130 氮化鈦障壁層 132 嫣層 200 底部導體/第一導體/導體執 300 插入柱 400 頂部導體 S Χ3Ό —· 早兀 U 口口 —- 早兀 Η 〇0 — 早兀 F 〇0 — 早7G B〇 互連線 B, 互連線 VsET 設定電壓 V reset 重設電壓 GND 接地 Wo 互連線 W, 互連線 116599.doc ·32·

Claims (1)

1323463
第095143253號專利申請案 中文申請專利範圍替換本(98年6月） 十、申請專利範圍： 1. 一種半導體裝置，其包含： 一可逆性狀態改變元件，其包含一電阻率可變金屬氮 化物化合物層，該電阻率可變金屬氮化物化合物僅包括 一種金屬， 其中該電阻率可變金屬氮化物化合物層包括一金屬添 加劑，其中該金屬添加劑占該金屬氮化物化合物層中之 金屬原子的約百分之0.01與約百分之5之間。 鲁2.如請求項1之半導體裝置，其中該電阻率可變金屬氮化 物化合物係選自由BN及A1N組成之群。 3.如請求項2之半導體裝置，其中該金屬添加劑係選自由 鈷、鋁、鎵、銦、錳、鎳、鈮、锆、鈦、銓、钽、鎂、 鉻、鈒、棚、紀及鑭組成之群。 4- 一種半導體裝置，其包含： 一可逆性狀態改變元件，其包含一層，該層包含一電 φ 阻率可變金屬氧化物或氮化物之二元化合物及一金屬添 加劑，其中該電阻率可變金屬氧化物或氮化物之二元化 合物僅包括一種金屬且該金屬添加劑在該層中係一摻雜 劑，其中該金屬添加劑占該層中之金屬原子的約百分之 0.01與約百分之5之間， 其中該電阻率可變金屬氧化物或氮化物化合物為Ni〇 且該金屬添加劑為銘。 5.如請求項【之半導體裝置，其中該金屬添加劑係藉由離 子植入引入。 116599-980608.doc 1323463 6. 如明求項1之半導體裝置，.其中該金屬添加劑係藉由擴 散引入》 ~ 7. 如明求項1之半導體裝置，其中該金屬添加劑係藉由濺 鍍引入。 8. 如請求項〗之半導體裝置，其中該裝置包含一不變性記 憶格* 9·如明求項1之半導體裝置，其中在該裝置之正常操作期 間，該可逆性狀態改變元件自一第一電阻狀態改變至一 第二電阻狀態’該第一電阻狀態不同於該第二電阻狀 態。 10. 如請求項9之半導體裝置，其中在該第一電阻狀態與該 第二電阻狀態之間的差為至少五倍。 11. 如清求項9之半導體裝置，其中該可逆性狀態改變元件 係藉由使一設定電流或重設電流流經該狀態改變元件或 在该可逆性狀態改變元件上施加一設定電壓或重設電壓 而自一第一電阻狀態改變至一第二電阻狀態。 12. —種可重寫不變性記憶格，其包含： 一狀態改變元件，其包含一電阻率可變金屬氮化物化 合物層，該電阻率可變金屬氮化物化合物僅包括一種金 屬， 其中該電阻率可變金屬氮化物化合物層包括一金屬添 加劑，其中該金屬添加劑占該金屬氮化物化合物層中之 金屬原子的約百分之0.01與約百分之5之間， 其中該記憶格之一資料狀態係以該電阻率可變金屬氮 116599-980608.doc 論.1 -—-. —„ 化物化合物層之一電阻率狀態加以儲存。 13. 如請求項12之可重寫不變性記憶格，其中該記憶格係形 成於一基板上方。 14. 如請求項13之可重寫不變性記憶格，其進一步包含一二 極體，該一極體及該狀態改變元件電性串聯在一第—導 體與一第二導體之間。 15. 如請求項14之可重寫不變性記憶格，其中該第二導體係 位於該第一導體上方’該第—導體係位於該基板上方， 且其中該二極體及該狀態改變元件係垂直地安置在該第 一導體及該第二導體之間。 16. 如請求項14之可重寫不變性記憶格，其中該二極體為— 半導體接面二極體。 17. 如請求項12之可重寫不變性記憶格，其中該電阻率可變 金屬氮化物化合物係選自由BN及A1N組成之群》 18. 如請求項12之可重寫不變性記憶格，其中該金屬添加劑 係選自由鈷、铭、鎵、鋼、猛、錄、銳、錯、鈦 '給、 钽、鎂、鉻、釩、硼、釔及鑭組成之群。 1 9· 一種單石三維記憶體陣列，其包含： 丑）一形成於一基板上方的第一記憶體階層，該第一記憶 體階層包含： 複數個第一可逆性狀態改變元件，每一狀態改變元 件包含一電阻率可變金屬氮化物化合物層，該電阻率 可變金屬氮化物化合物僅包括一種金屬， 其中該電阻率可變金屬氮化物化合物層包括—金屬 116599-980608.doc -3- 1323463 98. 6· 3。 層 5之間，·及 記憶體 添加劑’其中該金屬添加劑占該金屬氮化物 中之金屬原子的約百分之001與約 化合物 。 /、 77 之 5 之 μ . b) —單石地形成於該第一記憶體階層上方之 階層。 20.如請求項19之單石二給〜洛贼由 ^_ 一难δ己憶體陣列，其中該電阻率可變 金屬氣化物化合物係選自由Bn及Α1Ν組成之群。 116599-980608.doc
TW095143253A 2005-11-23 2006-11-22 Reversible resistivity-switching metal oxide or nitride layer with added metal TWI323463B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/287,452 US7816659B2 (en) 2005-11-23 2005-11-23 Devices having reversible resistivity-switching metal oxide or nitride layer with added metal

Publications (2)

Publication Number Publication Date
TW200733113A TW200733113A (en) 2007-09-01
TWI323463B true TWI323463B (en) 2010-04-11

Family

ID=37898555

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095143253A TWI323463B (en) 2005-11-23 2006-11-22 Reversible resistivity-switching metal oxide or nitride layer with added metal

Country Status (7)

Country Link
US (1) US7816659B2 (zh)
EP (1) EP1952451A1 (zh)
JP (1) JP5237105B2 (zh)
KR (1) KR20080070076A (zh)
CN (3) CN101313423B (zh)
TW (1) TWI323463B (zh)
WO (1) WO2007062022A1 (zh)

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405465B2 (en) * 2004-09-29 2008-07-29 Sandisk 3D Llc Deposited semiconductor structure to minimize n-type dopant diffusion and method of making
US7812404B2 (en) 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
US7834338B2 (en) 2005-11-23 2010-11-16 Sandisk 3D Llc Memory cell comprising nickel-cobalt oxide switching element
KR101176542B1 (ko) * 2006-03-02 2012-08-24 삼성전자주식회사 비휘발성 메모리 소자 및 이를 포함하는 메모리 어레이
US7808810B2 (en) * 2006-03-31 2010-10-05 Sandisk 3D Llc Multilevel nonvolatile memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US7829875B2 (en) 2006-03-31 2010-11-09 Sandisk 3D Llc Nonvolatile rewritable memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US7875871B2 (en) * 2006-03-31 2011-01-25 Sandisk 3D Llc Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride
KR101239962B1 (ko) * 2006-05-04 2013-03-06 삼성전자주식회사 하부 전극 상에 형성된 버퍼층을 포함하는 가변 저항메모리 소자
US9680686B2 (en) 2006-05-08 2017-06-13 Sandisk Technologies Llc Media with pluggable codec methods
JP4655019B2 (ja) * 2006-10-04 2011-03-23 セイコーエプソン株式会社 可変抵抗素子
JP4655021B2 (ja) * 2006-10-12 2011-03-23 セイコーエプソン株式会社 可変抵抗素子
KR101206036B1 (ko) * 2006-11-16 2012-11-28 삼성전자주식회사 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법
KR100982424B1 (ko) * 2006-11-28 2010-09-15 삼성전자주식회사 저항 메모리 소자의 제조 방법
US7972897B2 (en) * 2007-02-05 2011-07-05 Intermolecular, Inc. Methods for forming resistive switching memory elements
US7704789B2 (en) 2007-02-05 2010-04-27 Intermolecular, Inc. Methods for forming resistive switching memory elements
US7678607B2 (en) * 2007-02-05 2010-03-16 Intermolecular, Inc. Methods for forming resistive switching memory elements
US20080185687A1 (en) * 2007-02-07 2008-08-07 Industry-University Cooperation Foundation Hanyang University Memory device and method for fabricating the same
US7629198B2 (en) * 2007-03-05 2009-12-08 Intermolecular, Inc. Methods for forming nonvolatile memory elements with resistive-switching metal oxides
US8097878B2 (en) * 2007-03-05 2012-01-17 Intermolecular, Inc. Nonvolatile memory elements with metal-deficient resistive-switching metal oxides
WO2008140979A1 (en) * 2007-05-09 2008-11-20 Intermolecular, Inc. Resistive-switching nonvolatile memory elements
US8173989B2 (en) * 2007-05-30 2012-05-08 Samsung Electronics Co., Ltd. Resistive random access memory device and methods of manufacturing and operating the same
US7773446B2 (en) * 2007-06-29 2010-08-10 Sandisk 3D Llc Methods and apparatus for extending the effective thermal operating range of a memory
CN101720508B (zh) * 2007-06-29 2012-05-23 桑迪士克3D公司 利用选择性生长的可逆电阻切换元件的存储器单元以及形成该存储器单元的方法
US8233308B2 (en) 2007-06-29 2012-07-31 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
US7902537B2 (en) 2007-06-29 2011-03-08 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US7846785B2 (en) * 2007-06-29 2010-12-07 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
US7759666B2 (en) * 2007-06-29 2010-07-20 Sandisk 3D Llc 3D R/W cell with reduced reverse leakage
JP5695417B2 (ja) * 2007-06-29 2015-04-08 サンディスク スリーディー，エルエルシー 逆方向リークが減少した３次元の読み書きセルとそれを作る方法
US7824956B2 (en) 2007-06-29 2010-11-02 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US7800939B2 (en) * 2007-06-29 2010-09-21 Sandisk 3D Llc Method of making 3D R/W cell with reduced reverse leakage
US7881092B2 (en) * 2007-07-24 2011-02-01 Rising Silicon, Inc. Increased switching cycle resistive memory element
WO2009015298A2 (en) * 2007-07-25 2009-01-29 Intermolecular, Inc. Nonvolatile memory elements
KR101482814B1 (ko) * 2007-07-25 2015-01-14 인터몰레큘러 인코퍼레이티드 다중상태 비휘발성 메모리 소자
KR101019984B1 (ko) * 2007-08-10 2011-03-09 주식회사 하이닉스반도체 상변화 메모리 소자 및 그 제조 방법
US8946020B2 (en) * 2007-09-06 2015-02-03 Spansion, Llc Method of forming controllably conductive oxide
US7759201B2 (en) * 2007-12-17 2010-07-20 Sandisk 3D Llc Method for fabricating pitch-doubling pillar structures
US7706169B2 (en) * 2007-12-27 2010-04-27 Sandisk 3D Llc Large capacity one-time programmable memory cell using metal oxides
US7887999B2 (en) * 2007-12-27 2011-02-15 Sandisk 3D Llc Method of making a pillar pattern using triple or quadruple exposure
US7746680B2 (en) 2007-12-27 2010-06-29 Sandisk 3D, Llc Three dimensional hexagonal matrix memory array
US8143092B2 (en) 2008-03-10 2012-03-27 Pragati Kumar Methods for forming resistive switching memory elements by heating deposited layers
US7786015B2 (en) * 2008-04-28 2010-08-31 Sandisk 3D Llc Method for fabricating self-aligned complementary pillar structures and wiring
US7869258B2 (en) * 2008-06-27 2011-01-11 Sandisk 3D, Llc Reverse set with current limit for non-volatile storage
US7781269B2 (en) * 2008-06-30 2010-08-24 Sandisk 3D Llc Triangle two dimensional complementary patterning of pillars
US8072793B2 (en) * 2008-09-04 2011-12-06 Macronix International Co., Ltd. High density resistance based semiconductor device
US7943515B2 (en) * 2008-09-09 2011-05-17 Sandisk 3D Llc Shared masks for x-lines and shared masks for y-lines for fabrication of 3D memory arrays
KR101493874B1 (ko) * 2008-11-12 2015-02-16 삼성전자주식회사 비휘발성 메모리 소자
KR20100062570A (ko) * 2008-12-02 2010-06-10 삼성전자주식회사 저항성 메모리 소자
KR101127236B1 (ko) * 2008-12-29 2012-03-29 주식회사 하이닉스반도체 저항성 메모리 소자의 제조 방법
US8173987B2 (en) * 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
JP2011066313A (ja) * 2009-09-18 2011-03-31 Toshiba Corp 不揮発性半導体装置
JP5006369B2 (ja) 2009-09-18 2012-08-22 株式会社東芝 不揮発性半導体記憶装置
US8227896B2 (en) * 2009-12-11 2012-07-24 International Business Machines Corporation Resistive switching in nitrogen-doped MgO
JP2011165854A (ja) * 2010-02-09 2011-08-25 Toshiba Corp 記憶装置及びその製造方法
US8487292B2 (en) * 2010-03-16 2013-07-16 Sandisk 3D Llc Resistance-switching memory cell with heavily doped metal oxide layer
JP2011204785A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 不揮発性記憶装置
JP5161911B2 (ja) 2010-03-25 2013-03-13 株式会社東芝 抵抗変化メモリ
US8207520B2 (en) * 2010-04-02 2012-06-26 Hewlett-Packard Development Company, L.P. Programmable crosspoint device with an integral diode
CN101834274B (zh) * 2010-04-15 2012-08-01 复旦大学 一种阻变金属氮化物材料的制备方法
CN101847688B (zh) * 2010-04-29 2012-07-04 北京大学 一种减小阻变存储器阻值离散性的方法
WO2012057499A2 (ko) * 2010-10-26 2012-05-03 한양대학교 산학협력단 정류특성 또는 오믹 접합층을 가지는 저항변화 메모리
KR101124340B1 (ko) * 2010-12-13 2012-03-16 주식회사 하이닉스반도체 상변화 메모리 소자 및 그 제조 방법
US8557654B2 (en) * 2010-12-13 2013-10-15 Sandisk 3D Llc Punch-through diode
US8699259B2 (en) 2011-03-02 2014-04-15 Sandisk 3D Llc Non-volatile storage system using opposite polarity programming signals for MIM memory cell
KR101259842B1 (ko) 2011-06-21 2013-05-02 에스케이하이닉스 주식회사 상변화 메모리 장치 및 그의 제조방법
US8853099B2 (en) 2011-12-16 2014-10-07 Intermolecular, Inc. Nonvolatile resistive memory element with a metal nitride containing switching layer
JP5684104B2 (ja) * 2011-12-27 2015-03-11 株式会社東芝 メタルブリッジ型記憶装置の製造方法
JP5818679B2 (ja) 2011-12-27 2015-11-18 株式会社東芝 半導体装置の製造方法
US8741772B2 (en) 2012-02-16 2014-06-03 Intermolecular, Inc. In-situ nitride initiation layer for RRAM metal oxide switching material
US8779409B2 (en) 2012-09-28 2014-07-15 Hewlett-Packard Development Company, L.P. Low energy memristors with engineered switching channel materials
US8907314B2 (en) 2012-12-27 2014-12-09 Intermolecular, Inc. MoOx-based resistance switching materials
US9047940B2 (en) 2013-01-10 2015-06-02 Intermolecular, Inc. Resistive random access memory cells having variable switching characteristics
US9627057B2 (en) 2013-03-15 2017-04-18 Crossbar, Inc. Programming two-terminal memory cells with reduced program current
CN104241248B (zh) * 2013-06-18 2019-04-09 中芯国际集成电路制造(上海)有限公司 一种硅通孔结构
US9246087B1 (en) * 2014-11-24 2016-01-26 Intermolecular, Inc. Electron barrier height controlled interfaces of resistive switching layers in resistive random access memory cells
US10147879B2 (en) * 2015-09-30 2018-12-04 Arm Ltd. Multiple impedance correlated electron switch fabric
CN105679785B (zh) * 2016-01-18 2018-11-27 苏州大学 一种基于多层氮化硼的rram器件及其制备方法
CN113113538B (zh) * 2021-04-13 2024-02-02 湖北大学 一种基于铝掺杂氧化铌的抗串扰阻变器件及其制备方法

Family Cites Families (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2655609A (en) * 1952-07-22 1953-10-13 Bell Telephone Labor Inc Bistable circuits, including transistors
GB1284645A (en) 1970-01-30 1972-08-09 Welwyn Electric Ltd Then film device
US3796926A (en) * 1971-03-29 1974-03-12 Ibm Bistable resistance device which does not require forming
IT982622B (it) 1972-06-05 1974-10-21 Ibm Dispositivo di memorizzazione perfezionato
US4204028A (en) 1978-03-16 1980-05-20 Ppg Industries, Inc. Conductive metal oxide film for solar energy control
US4499557A (en) 1980-10-28 1985-02-12 Energy Conversion Devices, Inc. Programmable cell for use in programmable electronic arrays
US4646266A (en) 1984-09-28 1987-02-24 Energy Conversion Devices, Inc. Programmable semiconductor structures and methods for using the same
JPS6242582A (ja) 1985-08-20 1987-02-24 Matsushita Electric Ind Co Ltd 非線形抵抗素子及びその製造方法
FR2623038B1 (fr) 1987-11-10 1994-05-20 Thomson Csf Matrice d'elements photosensibles associant un phototransistor et une capacite de stockage
DE3817826A1 (de) 1988-05-26 1989-11-30 Deutsche Automobilgesellsch Waessrige nickelhydroxid-paste hoher fliessfaehigkeit
US5037200A (en) * 1989-07-11 1991-08-06 Tosoh Corporation Laser-operated detector
US5166758A (en) 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5311055A (en) 1991-11-22 1994-05-10 The United States Of America As Represented By The Secretary Of The Navy Trenched bipolar transistor structures
US5273915A (en) 1992-10-05 1993-12-28 Motorola, Inc. Method for fabricating bipolar junction and MOS transistors on SOI
US6653733B1 (en) 1996-02-23 2003-11-25 Micron Technology, Inc. Conductors in semiconductor devices
AU2136197A (en) 1996-03-01 1997-09-16 Micron Technology, Inc. Novel vertical diode structures with low series resistance
US6750091B1 (en) 1996-03-01 2004-06-15 Micron Technology Diode formation method
US5687112A (en) 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
GB9608716D0 (en) 1996-04-26 1996-07-03 Isis Innovation Spin transistor
US5825046A (en) * 1996-10-28 1998-10-20 Energy Conversion Devices, Inc. Composite memory material comprising a mixture of phase-change memory material and dielectric material
US5915167A (en) 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
US5774394A (en) 1997-05-22 1998-06-30 Motorola, Inc. Magnetic memory cell with increased GMR ratio
US6034882A (en) * 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
WO2000049659A1 (en) 1999-02-17 2000-08-24 International Business Machines Corporation Microelectronic device for storing information and method thereof
JP4491870B2 (ja) 1999-10-27 2010-06-30 ソニー株式会社 不揮発性メモリの駆動方法
DE10000005C1 (de) * 2000-01-03 2001-09-13 Infineon Technologies Ag Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers
GB0006142D0 (en) 2000-03-14 2000-05-03 Isis Innovation Spin transistor
US6761985B2 (en) * 2000-10-05 2004-07-13 Battelle Memorial Institute Magnetic transparent conducting oxide film and method of making
US6587370B2 (en) 2000-11-01 2003-07-01 Canon Kabushiki Kaisha Magnetic memory and information recording and reproducing method therefor
US7195840B2 (en) * 2001-07-13 2007-03-27 Kaun Thomas D Cell structure for electrochemical devices and method of making same
US6778441B2 (en) 2001-08-30 2004-08-17 Micron Technology, Inc. Integrated circuit memory device and method
US6541792B1 (en) 2001-09-14 2003-04-01 Hewlett-Packard Development Company, Llp Memory device having dual tunnel junction memory cells
US6879525B2 (en) 2001-10-31 2005-04-12 Hewlett-Packard Development Company, L.P. Feedback write method for programmable memory
US6549447B1 (en) 2001-10-31 2003-04-15 Peter Fricke Memory cell structure
US6483734B1 (en) 2001-11-26 2002-11-19 Hewlett Packard Company Memory device having memory cells capable of four states
US6534841B1 (en) 2001-12-14 2003-03-18 Hewlett-Packard Company Continuous antifuse material in memory structure
WO2003079463A2 (en) 2002-03-15 2003-09-25 Axon Technologies Corporation Programmable structure, an array including the structure, and methods of forming the same
NZ519371A (en) * 2002-06-04 2004-11-26 Auckland Uniservices Ltd Immunomodulatory constructs and their uses
US6952043B2 (en) 2002-06-27 2005-10-04 Matrix Semiconductor, Inc. Electrically isolated pillars in active devices
US6774458B2 (en) 2002-07-23 2004-08-10 Hewlett Packard Development Company, L.P. Vertical interconnection structure and methods
US6850455B2 (en) 2002-08-02 2005-02-01 Unity Semiconductor Corporation Multiplexor having a reference voltage on unselected lines
US7326979B2 (en) 2002-08-02 2008-02-05 Unity Semiconductor Corporation Resistive memory device with a treated interface
US6965137B2 (en) * 2002-08-02 2005-11-15 Unity Semiconductor Corporation Multi-layer conductive memory device
US7186569B2 (en) 2002-08-02 2007-03-06 Unity Semiconductor Corporation Conductive memory stack with sidewall
US6753561B1 (en) 2002-08-02 2004-06-22 Unity Semiconductor Corporation Cross point memory array using multiple thin films
US6856536B2 (en) 2002-08-02 2005-02-15 Unity Semiconductor Corporation Non-volatile memory with a single transistor and resistive memory element
US7071008B2 (en) 2002-08-02 2006-07-04 Unity Semiconductor Corporation Multi-resistive state material that uses dopants
US6917539B2 (en) 2002-08-02 2005-07-12 Unity Semiconductor Corporation High-density NVRAM
US6850429B2 (en) 2002-08-02 2005-02-01 Unity Semiconductor Corporation Cross point memory array with memory plugs exhibiting a characteristic hysteresis
US6859382B2 (en) 2002-08-02 2005-02-22 Unity Semiconductor Corporation Memory array of a non-volatile ram
US6970375B2 (en) 2002-08-02 2005-11-29 Unity Semiconductor Corporation Providing a reference voltage to a cross point memory array
US6831854B2 (en) 2002-08-02 2004-12-14 Unity Semiconductor Corporation Cross point memory array using distinct voltages
US7038935B2 (en) 2002-08-02 2006-05-02 Unity Semiconductor Corporation 2-terminal trapped charge memory device with voltage switchable multi-level resistance
US6836421B2 (en) 2002-08-02 2004-12-28 Unity Semiconductor Corporation Line drivers that fit within a specified line pitch
US6798685B2 (en) 2002-08-02 2004-09-28 Unity Semiconductor Corporation Multi-output multiplexor
US6834008B2 (en) 2002-08-02 2004-12-21 Unity Semiconductor Corporation Cross point memory array using multiple modes of operation
US7042035B2 (en) 2002-08-02 2006-05-09 Unity Semiconductor Corporation Memory array with high temperature wiring
US6870755B2 (en) 2002-08-02 2005-03-22 Unity Semiconductor Corporation Re-writable memory with non-linear memory element
US6940744B2 (en) 2002-10-31 2005-09-06 Unity Semiconductor Corporation Adaptive programming technique for a re-writable conductive memory device
US6989806B2 (en) 2002-11-20 2006-01-24 Osram Opto Semiconductors Gmbh Current limiting device
US7285464B2 (en) 2002-12-19 2007-10-23 Sandisk 3D Llc Nonvolatile memory cell comprising a reduced height vertical diode
US20050226067A1 (en) 2002-12-19 2005-10-13 Matrix Semiconductor, Inc. Nonvolatile memory cell operating by increasing order in polycrystalline semiconductor material
US7176064B2 (en) 2003-12-03 2007-02-13 Sandisk 3D Llc Memory cell comprising a semiconductor junction diode crystallized adjacent to a silicide
US20050158950A1 (en) 2002-12-19 2005-07-21 Matrix Semiconductor, Inc. Non-volatile memory cell comprising a dielectric layer and a phase change material in series
US6946719B2 (en) 2003-12-03 2005-09-20 Matrix Semiconductor, Inc Semiconductor device including junction diode contacting contact-antifuse unit comprising silicide
US7800933B2 (en) 2005-09-28 2010-09-21 Sandisk 3D Llc Method for using a memory cell comprising switchable semiconductor memory element with trimmable resistance
AU2003296988A1 (en) 2002-12-19 2004-07-29 Matrix Semiconductor, Inc An improved method for making high-density nonvolatile memory
US20060249753A1 (en) 2005-05-09 2006-11-09 Matrix Semiconductor, Inc. High-density nonvolatile memory array fabricated at low temperature comprising semiconductor diodes
US7265049B2 (en) 2002-12-19 2007-09-04 Sandisk 3D Llc Ultrathin chemically grown oxide film as a dopant diffusion barrier in semiconductor devices
US8637366B2 (en) 2002-12-19 2014-01-28 Sandisk 3D Llc Nonvolatile memory cell without a dielectric antifuse having high- and low-impedance states
WO2004084229A1 (en) 2003-03-18 2004-09-30 Kabushiki Kaisha Toshiba Programmable resistance memory device
KR100773537B1 (ko) 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
DE112004000060B4 (de) 2003-07-18 2011-01-27 Nec Corp. Schaltelemente
US7274035B2 (en) 2003-09-03 2007-09-25 The Regents Of The University Of California Memory devices based on electric field programmable films
DE10342026A1 (de) 2003-09-11 2005-04-28 Infineon Technologies Ag Speicherzelle mit Ionenleitungsspeichermechanismus und Verfahren zu deren Herstellung
JPWO2005041303A1 (ja) 2003-10-23 2007-04-26 松下電器産業株式会社 抵抗変化素子、その製造方法、その素子を含むメモリ、およびそのメモリの駆動方法
US7172840B2 (en) 2003-12-05 2007-02-06 Sandisk Corporation Photomask features with interior nonprinting window using alternating phase shifting
US20050221200A1 (en) 2004-04-01 2005-10-06 Matrix Semiconductor, Inc. Photomask features with chromeless nonprinting phase shifting window
DE102004020575B3 (de) 2004-04-27 2005-08-25 Infineon Technologies Ag Halbleiterspeicherbauelement in Cross-Point-Architektur
KR101051704B1 (ko) 2004-04-28 2011-07-25 삼성전자주식회사 저항 구배를 지닌 다층막을 이용한 메모리 소자
DE102004024610B3 (de) 2004-05-18 2005-12-29 Infineon Technologies Ag Festkörperelektrolytschaltelement
US7307013B2 (en) 2004-06-30 2007-12-11 Sandisk 3D Llc Nonselective unpatterned etchback to expose buried patterned features
US20060067117A1 (en) 2004-09-29 2006-03-30 Matrix Semiconductor, Inc. Fuse memory cell comprising a diode, the diode serving as the fuse element
US7224013B2 (en) 2004-09-29 2007-05-29 Sandisk 3D Llc Junction diode comprising varying semiconductor compositions
KR100657911B1 (ko) 2004-11-10 2006-12-14 삼성전자주식회사 한 개의 저항체와 한 개의 다이오드를 지닌 비휘발성메모리 소자
US7391064B1 (en) 2004-12-01 2008-06-24 Spansion Llc Memory device with a selection element and a control line in a substantially similar layer
US7300876B2 (en) 2004-12-14 2007-11-27 Sandisk 3D Llc Method for cleaning slurry particles from a surface polished by chemical mechanical polishing
US7307268B2 (en) * 2005-01-19 2007-12-11 Sandisk Corporation Structure and method for biasing phase change memory array for reliable writing
US20060250836A1 (en) * 2005-05-09 2006-11-09 Matrix Semiconductor, Inc. Rewriteable memory cell comprising a diode and a resistance-switching material
US7812404B2 (en) 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
US20070010100A1 (en) 2005-07-11 2007-01-11 Matrix Semiconductor, Inc. Method of plasma etching transition metals and their compounds
JP3889023B2 (ja) 2005-08-05 2007-03-07 シャープ株式会社 可変抵抗素子とその製造方法並びにそれを備えた記憶装置
US20070102724A1 (en) 2005-11-10 2007-05-10 Matrix Semiconductor, Inc. Vertical diode doped with antimony to avoid or limit dopant diffusion
US7834338B2 (en) 2005-11-23 2010-11-16 Sandisk 3D Llc Memory cell comprising nickel-cobalt oxide switching element
US7829875B2 (en) 2006-03-31 2010-11-09 Sandisk 3D Llc Nonvolatile rewritable memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US7501331B2 (en) 2006-03-31 2009-03-10 Sandisk 3D Llc Low-temperature metal-induced crystallization of silicon-germanium films
US7808810B2 (en) 2006-03-31 2010-10-05 Sandisk 3D Llc Multilevel nonvolatile memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US7875871B2 (en) 2006-03-31 2011-01-25 Sandisk 3D Llc Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride
US20070236961A1 (en) * 2006-04-05 2007-10-11 Panor Corporation Night light
KR100717286B1 (ko) 2006-04-21 2007-05-15 삼성전자주식회사 상변화 물질층의 형성 방법과, 그 방법을 이용한 상변화기억 소자의 형성 방법 및 상변화 기억 소자
JP5091491B2 (ja) 2007-01-23 2012-12-05 株式会社東芝 不揮発性半導体記憶装置
US20090104756A1 (en) 2007-06-29 2009-04-23 Tanmay Kumar Method to form a rewriteable memory cell comprising a diode and a resistivity-switching grown oxide
US7846785B2 (en) 2007-06-29 2010-12-07 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
US7824956B2 (en) 2007-06-29 2010-11-02 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US7902537B2 (en) 2007-06-29 2011-03-08 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US8233308B2 (en) 2007-06-29 2012-07-31 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
JP5297011B2 (ja) * 2007-07-26 2013-09-25 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法

Also Published As

Publication number Publication date
CN100593867C (zh) 2010-03-10
WO2007062022A1 (en) 2007-05-31
TW200733113A (en) 2007-09-01
CN101313422A (zh) 2008-11-26
KR20080070076A (ko) 2008-07-29
CN101313423B (zh) 2010-11-17
CN101313423A (zh) 2008-11-26
CN101853921B (zh) 2013-08-21
US7816659B2 (en) 2010-10-19
US20070114508A1 (en) 2007-05-24
EP1952451A1 (en) 2008-08-06
JP5237105B2 (ja) 2013-07-17
JP2009517864A (ja) 2009-04-30
CN101853921A (zh) 2010-10-06

Similar Documents

Publication Publication Date Title
TWI323463B (en) Reversible resistivity-switching metal oxide or nitride layer with added metal
US9343673B2 (en) Method for forming metal oxides and silicides in a memory device
US9030862B2 (en) Resistive-switching nonvolatile memory elements
US8592282B2 (en) Nonvolatile memory elements
US7808810B2 (en) Multilevel nonvolatile memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US20080219039A1 (en) Nonvolatile memory elements with metal-deficient resistive-switching metal oxides
TW200810086A (en) Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride
JP2009517863A (ja) ニッケル−コバルト酸化物切換素子を含むメモリセル
US20130071982A1 (en) Nonvolatile Memory Elements with Metal-Deficient Resistive-Switching Metal Oxides
US20190319070A1 (en) Switch and method for fabricating the same, and resistive memory cell and electronic device, including the same
TW200908205A (en) 3D R/W cell with reduced reverse leakage and method of making thereof
TWI345783B (en) Nonvolatile memory cells, monolithic three dimensional memory arrays and methods for programming such memory arrays
WO2008109199A9 (en) Methods for forming nonvolatile memory elements with resistive-switching metal oxides

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees