CN101313423A - 包含氧化镍钴切换元件的存储单元 - Google Patents

包含氧化镍钴切换元件的存储单元 Download PDF

Info

Publication number
CN101313423A
CN101313423A CNA2006800439510A CN200680043951A CN101313423A CN 101313423 A CN101313423 A CN 101313423A CN A2006800439510 A CNA2006800439510 A CN A2006800439510A CN 200680043951 A CN200680043951 A CN 200680043951A CN 101313423 A CN101313423 A CN 101313423A
Authority
CN
China
Prior art keywords
memory cell
conductor
cell according
diode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800439510A
Other languages
English (en)
Other versions
CN101313423B (zh
Inventor
S·布拉德·赫纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sandy Technology Corp
SanDisk Technologies LLC
Original Assignee
SanDisk 3D LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/440,899 external-priority patent/US7834338B2/en
Application filed by SanDisk 3D LLC filed Critical SanDisk 3D LLC
Publication of CN101313423A publication Critical patent/CN101313423A/zh
Application granted granted Critical
Publication of CN101313423B publication Critical patent/CN101313423B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/043—Modification of switching materials after formation, e.g. doping by implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/046—Modification of switching materials after formation, e.g. doping by diffusion, e.g. photo-dissolution
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

镍与钴的氧化物具有比氧化镍或氧化钴低的电阻率。通过施加适合的电脉冲，可使氧化镍及氧化钴可逆地在两种或两种以上稳定的电阻率状态之间切换。预期包括镍与钴两者的氧化物或(NixCoy)O将以比氧化镍或氧化钴的切换电压及/或电流低的电压及/或电流在电阻率状态之间进行切换。可将(NixCoy)O层与二极管或晶体管配对以形成非易失性存储单元。

Description

包含氧化镍钴切换元件的存储单元
相关申请案
本申请案是赫尔纳(Herner)等人的标题为“具有添加金属的可逆性电阻率切换金属氧化物或氮化物层”(″Reversible Resistivity-Switching Metal Oxide or Nitride Layerwith Added Metal，″)的第11/287,452号美国申请案(下文中称为’452申请案)的部分接续案，该案的全文以引用的形式并入本文中。
技术领域
本发明涉及电阻率切换金属氧化物，具体来说，本发明涉及氧化镍及氧化钴。
背景技术
通过施加适当的电偏压脉冲可在两种或两种以上稳定的电阻率状态之间可逆地切换这些材料。这些电阻率状态可对应于非易失性存储单元的数据状态。
可以高电阻率状态形成氧化镍及氧化钴。在一些实施例中，已发现执行从初始高电阻率状态切换成较低电阻率状态所需的第一脉冲可大于随后切换所需的脉冲。
大振幅脉冲具有许多缺点。避免需要大振幅脉冲以执行初始电阻率切换将是有利的。降低电阻率状态之间的随后切换所需的电流或电压将是进一步有利的。
发明内容
本发明由随附权利要求书界定，且本部分中的任何内容不应视为限制所述权利要求书。一般而言，本发明是针对将氧化镍钴用作电阻率切换材料，尤其是在存储单元中。
本发明的第一方面提供一种存储单元，所述存储单元包含：包含(NixCoy)O层的电阻切换元件，其中x+y＝1且x及y均不为0。
本发明的优选实施例提供位于衬底上方的第一存储器层级(memory level)，其包含：大体上平行、大体上共面且在第一方向上延伸的多个第一导体；大体上平行、大体上共面且在不同于第一方向的第二方向上延伸的多个第二导体，第二导体位于第一导体上方；多个第一柱，每一第一柱垂直地设置于第一导体中的一者与第二导体中的一者之间；及第一多个存储单元，每一第一存储单元包含第一导体中的一者的一部分、第一柱中的一者、第二导体中的一者的一部分及电阻切换元件，所述电阻切换元件包含氧化镍钴层。
本发明的另一优选实施例提供一种单片(monolithic)三维存储器阵列，其包含：a)单片地形成于衬底上方的第一存储器层级，所述第一存储器层级包含多个第一存储单元，每一第一存储单元包含电阻率切换氧化镍钴层；及b)单片地形成于第一存储器层级上方的第二存储器层级。
本发明的另一方面提供一种形成存储单元的方法，所述存储单元包含电阻切换元件，所述方法包含：形成指引元件(steering element)；及形成所述电阻切换元件，所述电阻切换元件包含(NixCoy)O层，其中x+y＝1且x及y均不为0，其中指引元件及电阻切换元件串联地电配置于存储单元中。
本发明的又一优选实施例提供一种在衬底上方形成第一存储器层级的方法，所述方法包含：形成大体上平行、大体上共面的多个第一导体；在第一导体上方形成垂直定向的多个第一二极管；在第一导体上方形成(NixCoy)O层，其中x+y＝1且x及y均不为0；及在第一二极管上方形成大体上平行、大体上共面的多个第二导体，其中每一二极管及氧化镍钴层设置于第一导体中的一者与第二导体中的一者之间。
可单独或彼此组合地使用本文中所描述的本发明的方面及实施例中的每一者。
现在将参看附图描述优选方面及实施例。
附图说明
图1为说明一定范围的氧化镍钴的电阻率的曲线图。
图2为说明根据本发明的优选实施例形成的存储单元的横截面图。
图3为包含如图2的存储单元的存储单元的第一存储器层级的一部分的透视图。
图4a及图4c为根据本发明的替代实施例形成的存储单元的从不同角度看的横截面图。图4b为这些存储单元的平面图。
图5为根据本发明的另一替代实施例形成的存储单元的横截面图。
图6为根据本发明的又一替代实施例形成的存储单元的横截面图。
图7a到图7c为说明在根据本发明的实施例形成存储单元的第一存储器层级过程中的阶段的横截面图。
具体实施方式
如在赫尔纳等人在2006年3月31日申请的第11/395,995号美国专利申请案“包含二极管及电阻切换材料的非易失性存储单元”(″Nonvolatile Memory Cell Comprising aDiode and a Resistance-Switching Material″)中所描述，各种二元金属氧化物及氮化物(包括NixOy、NbxOy、TixOy、HfxOy、AlxOy、MgxOy、CoxOy、CrxOy、VxOy、ZnxOy、ZrxOy、BxNy及AlxNy)显现出电阻率切换性质，该案转让给本发明的受让人且以引用的方式并入本文中且在下文中称作′995申请案。
通过施加适当的电脉冲，可在两种或两种以上稳定的较高与较低电阻率状态之间可逆地切换这些电阻率切换金属氧化物或氮化物。此行为使得这些电阻率切换金属氧化物或氮化物成为用于非易失性存储单元中的有吸引力的候选材料。存储单元中的电阻率切换金属氧化物或氮化物元件的电阻率状态可对应于数据状态；例如，高电阻率状态可对应于数据′0′而低电阻率状态可对应于数据′1′，或反之亦然。如果可实现两个以上相异且稳定的电阻率状态，则每一单元可具有两种以上数据状态。
一般而言，通过施加设定脉冲将这些金属氧化物或氮化物从高电阻率状态或重设状态切换成低电阻率设定状态；类似地，通过施加重设脉冲来诱导从低电阻率状态到高电阻率状态的切换。所述论述也将论及设定电压、设定电流、重设电压及重设电流。实际切换机制并不清楚；其可能是主要由电流实现高到低电阻率的设定转变，而由电压实现低到高电阻率的重设转变。
在一些实施例中，根据环境及形成方法，可以初始高电阻率状态形成这些电阻率切换金属氧化物或氮化物。从所述初始高电阻率状态到较低电阻率状态的转变可能需要具有比实现随后切换所需的脉冲大的振幅的脉冲。所述初始脉冲将被称作成形脉冲。
消除或减少对成形脉冲的需要及减小设定脉冲及重设脉冲的振幅将是有利的。一般而言，降低集成电路中的电压及/或电流具有若干优势，所述优势包括减小功率使用、改进耐热性及延长电池寿命。
在′995申请案中所描述的优选实施例中，非易失性存储单元包含与二极管配对的电阻率切换二元氧化物或氮化物层。在每一存储单元中包括二极管在密集交叉点存储器阵列中提供在共用字线或位线的存储单元之间的电绝缘。在一些实施例中，以正向偏压向二极管施加设定脉冲，而以反向偏压向二极管施加重设脉冲。
尤其在反向偏压下，大电压及电流将倾向于降级且最终破坏二极管。在此存储单元中，消除或减少成形脉冲及减小设定脉冲及重设脉冲的振幅提供改进二极管寿命的额外优势。
优选的电阻率切换金属氧化物或氮化物为氧化镍及氧化钴。这些氧化物可为化学计量NiO及CoO或非化学计量化合物。氧化镍与氧化钴具有相同晶体结构，且镍及钴的离子半径及晶格常数非常类似；因此这些金属可在氧化镍钴中彼此自由地取代。
如文迪希(Windisch)等人的“透明导电氧化物钴镍尖晶石膜的合成和表征”(″Synthesis and characterization of transparent conducting oxide cobalt-nickel spinel films″，《真空科学与技术学报》(J.Vac.Sci.Technol.)A 19(4)，2001年7月/8月)中所描述的，镍及钴的混合氧化物比纯氧化镍或氧化钴更导电。图1为展示氧化镍钴的电阻率的曲线图，其中钴的分率沿x轴从0.0增加到1.0。纯氧化镍及氧化钴分别在曲线图的最左端及最右端处具有最高电阻率，而中间成分的氧化物具有较低电阻率。最低电阻率在约(Ni0.33Co0.67)O的情况下出现。
在本发明中，期望氧化镍钴(其初始电阻率低于单独的镍或钴的氧化物的初始电阻率)将需要较低成形脉冲以实现到较低电阻率状态的第一切换，进而减少对大成形脉冲的需要。事实上，可完全地消除成形脉冲，进而允许以稍后高到低电阻率转换所需的相同电压或电流进行初始的高到低电阻率切换；亦即，所述成形脉冲与随后设定脉冲相同。进一步期望这些氧化镍钴合金的设定脉冲及重设脉冲低于氧化镍或氧化钴的设定脉冲及重设脉冲。
如上文所描述，镍及钴的氧化物在本文中亦称作(NixCoy)O，其中x+y＝1且x及y均不为0；y(钴的分率)优选处于.0001与.9999之间。具有较低电阻率的氧化镍钴将很可能以较低电压及电流进行切换，此为有利的。在存储单元中，容易地辨别出对应于单元的数据状态的可实现的稳定电阻率状态也是有利的；此可通过最大化这些状态之间的差而实现。在图1的曲线的低点处，其中y(钴的分率)为约0.67，设定状态与重设状态之间的差可小于所需值。当y值接近0.0或1.0时，亦即，在曲线图的最左端或最右端处，成形值可能不合需要地高。接着，用于存储单元中的优选氧化镍钴合金将避免图1的曲线的最高点与最低点。y值更优选处于约.05与约.65之间或约.70与约.95之间；且最优选处于约.10与约.50之间或约.75与约.95之间。(NixCoy)O层可包括多个种类及相，包括氧化镍及氧化钴；变量x及y描述整个层中镍与钴的比例。
在本发明的优选实施例中，通过将切换元件与指引元件配对而形成存储单元，其中所述切换元件包含(NixCoy)O层(为了简便起见，当将氧化镍钴描述为(NixCoy)O时，在所述论述中将了解x+y＝1且x及y均不为0)，且所述指引元件为具有非对称导电特性的装置，例如二极管或晶体管。
图2展示本发明的优选实施例。所述单元包括底部导体200的一部分及顶部导体400的一部分。轨道形顶部及底部导体优选在不同方向上延伸；例如其可为垂直的。经串联电配置的二极管30及电阻切换元件118设置于顶部导体400与底部导体200之间。电阻切换元件118包含(NixCoy)O层，在顶部导体400与底部导体200之间施加电压或电流流动后所述(NixCoy)O层立即在高电阻率状态与低电阻率状态之间切换。
图3展示多个底部导体200及顶部导体400连同插入柱300，柱300包含二极管及电阻切换元件。在替代实施例中，可用某个其它非欧姆性装置替代二极管。以此方式可形成存储单元的第一层级；在此仅展示所述存储器层级的一小部分。在优选实施例中，可在所述第一存储器层级上方堆叠额外存储器层级，进而形成高密度单片三维存储器阵列。所述存储器阵列由衬底(例如，单晶硅衬底)上方的沉积层及成长层形成。配套电路有利地形成于存储器阵列下方的衬底中。
本发明的替代实施例使用派提(Petti)等人在2005年6月2日申请的第11/143,269号美国专利申请案“包含串联的晶体管和电阻切换材料的可重写存储单元”(″Rewriteable Memory Cell Comprising a Transistor and Resistance-Switching Material inSeries″)中所描述的结构，该案转让给本发明的受让人且以引用的方式并入本文中。派提等人描述了一种具有与MOS晶体管串联形成的电阻率切换二元金属氧化物或氮化物层的存储单元。在派提等人的实施例中，所述MOS晶体管为薄膜晶体管，其沟道区域在沉积的半导体材料中而不是在单晶晶片衬底中。
见图4a，在派提等人的优选实施例中，形成大体上平行的多个数据线10。形成半导体柱12，每一柱位于数据线10中的一者的上方。每一柱12包括充当漏极及源极区域的重掺杂区域14及18，及充当沟道区域的轻微掺杂区域16。栅电极20围绕每一柱12。
图4b展示从上方观看的图4a的单元。在重复图案中，间距为特征与下一出现的相同特征之间的距离。举例而言，柱12的间距为一个柱的中心与相邻柱的中心之间的距离。在一个方向上柱12具有第一间距P1，而在另一方向上柱12具有较大间距P2；例如P2可比P1大1.5倍。(特征尺寸为装置中通过光刻形成的最小特征或间隙的宽度。换而言之，间距P1可为特征尺寸的两倍，而间距P2为特征尺寸的三倍。)在具有较小间距P1的方向上，如图4a中所示，相邻存储单元的栅电极20合并，进而形成单一选择线22。在具有较大间距P2的方向上，相邻单元的栅电极20并未合并，且相邻选择线22被隔离。图4a展示沿图4b的线X-X′截取的呈横截面的结构，而图4c展示沿图4b的线Y-Y′截取的呈横截面的结构。
参看图4a及图4c，优选垂直于数据线10的参考线24形成于柱12上方，以使得每一柱12垂直地设置于数据线10中的一者与参考线24中的一者之间。电阻切换存储元件26形成于(例如)源极区域18与参考线24之间的每一存储单元中。或者，电阻切换存储元件26可形成于漏极区域14与数据线10之间。在本发明的优选实施例中，电阻切换元件26包含(NixCoy)O层。
图5说明派提等人的另一实施例。此实施例类似地包括呈TFT阵列的存储单元，每一者具有串联的晶体管及可逆电阻切换存储元件，但具有不同结构。大体上平行的轨道30(以横截面展示，延伸出页面)包括多个线组31，每一线组31由两个数据线32及一个参考线34组成，参考线34直接相邻于两个数据线32且处于两个数据线32之间。大体上平行的选择线36位于轨道30上方且优选垂直于轨道30而延伸。选择线36与栅极介电层38及沟道层40共同延伸。所述存储器层级包括柱42，每一柱42垂直地设置于沟道层40中的一者与数据线32中的一者或参考线34中的一者之间。晶体管形成为包含沿相同选择线的相邻柱。晶体管44包括源极区域50与漏极区域52之间的沟道区域51。一个柱42a包括电阻切换元件46，而另一柱42b不包括电阻切换元件46。在此实施例中，相邻晶体管共用一参考线；例如晶体管48与晶体管44共用一参考线34。相邻数据线32之间不存在晶体管。在本发明的优选实施例中，电阻切换元件46包含(NixCoy)O层。
图6说明又一实施例，其中晶体管60形成为与电阻切换元件62串联。电阻切换元件62包含(NixCoy)O层，且晶体管60形成为其沟道区域64以及源极区域66及漏极区域68处于单晶半导体衬底70(例如，硅晶片)中。导电通路76将电阻切换元件62电连接到源极或漏极区域68，且视需要可进行其它连接。
将这些实施例提供为实例；可预见其它实施例且其属于本发明的范围。
在任何这些存储单元中，可通过多种方法形成(NixCoy)O层。在一些实施例中，通过湿式化学沉积包含镍及钴的溶液，随后煅烧以分离溶剂而形成(NixCoy)O。举例而言，在水或甘油中混合Co(NO3)2·H2O与Ni(NO3)2·H2O的溶液，接着将其旋涂到适当的衬底上。在350℃下在空气中加热历时十分钟使溶剂蒸发，留下厚度约250埃(angstrom)的(NixCoy)O膜。可改为使用其它方法以形成(NixCoy)O层118。
通常通过反应性溅镀形成金属氧化物及氮化物。为了用此方法形成(NixCoy)O，镍及钴可依其所要比例包括于单个溅镀靶材中。举例而言，假定所要氧化物为(Ni.75Co.25)O。具有75原子％镍及25原子％钴的溅镀材料的合金靶材将以所要比例提供这些原子，且通常可通过氩及O2进行溅镀。或者，分离的镍及钴靶材可同时用于腔室中，且可通过分别向镍及钴等离子施加适当偏压功率或通过其它已知手段控制从每一者溅镀的比例。
为了形成(NixCoy)O层，其中x或y非常小，可通过离子植入或扩散引入占少数份量的金属。举例而言，为了形成具有高比例镍及低比例钴的氧化物层，可通过任何常规方法形成氧化镍层，接着植入钴到所要浓度。类似地，为了形成具有高比例钴及低比例镍的氧化物层，例如，可通过任何常规方法形成氧化钴层且将氧化镍薄层沉积于氧化钴层上方、下方或内部(例如，通过原子层沉积)。随后的热处理将引起镍扩散到氧化钴层中。
因为实际切换机制并不清楚，所以是否整个(NixCoy)O层改变电阻率(例如，图2中的层118)或是否切换仅发生于穿过此层的纤维中也不清楚。然而，任一机制均将属于本发明的范围。
赫尔纳等人在2004年9月29日申请的美国专利申请案10/955,549“不带介电反熔丝的具有高及低阻抗状态的非易失性存储单元”(″Nonvolatile Memory Cell Without aDielectric Antifuse Having High-and Low-Impedance States″)中的存储单元描述了一种包括由多晶体硅(或多晶硅)形成的二极管的存储单元，该案在下文中称作′549申请案且以引用的方式并入本文中。以高电阻率状态形成二极管的多晶硅且可将其转变为低电阻率状态。单元的数据状态有效地存储于多晶硅的电阻率状态中。
如赫尔纳等人在2005年6月8日申请的美国专利申请案11/148,530“通过提高多晶硅半导体材料中的有序性而操作的非易失性存储单元”(″Nonvolatile Memory CellOperating by Increasing Order in Polycrystalline Semiconductor Material″)(该案在下文中称作′530申请案且以引用的方式并入本文中)中所描述，据信当非晶硅邻近于某些硅化物结晶时，所得多晶硅可更高度有序且具有较少晶体瑕疵，且因此比结晶为无邻近硅化物的硅更导电。据信(例如)硅化钛的邻近层可具有这样的晶格间距及定向：其将在硅结晶时为硅提供结晶模板，进而允许其结晶为具有相对少的瑕疵。简而言之，结晶为无邻近硅化钛层的沉积硅将具有相对高的瑕疵且在形成时具有高电阻率，而邻近于硅化钛层结晶的沉积硅将具有较低的瑕疵且在形成时具有低电阻率。高瑕疵、高电阻率多晶硅可通过编程使其有序性增加，从而将其转变为低电阻率多晶硅；这两个状态可对应于数据状态且可为存储单元的基础。低瑕疵多晶硅在形成时具有低电阻率，且因此无法成为使用此机制的存储单元的基础。
在待描述的存储器中，存储单元将使(NixCoy)O电阻率切换层与多晶硅二极管配对。电阻率切换金属氧化物或氮化物层将存储数据状态；因此不需要二极管的多晶硅也存储所述状态，也不需要将其转变为低电阻率状态所需的大电压。接着，在待描述的存储器中，可优选连同邻近硅化物以低电阻率状态形成多晶硅二极管的多晶硅。
将给出详细实例，所述实例描述形成根据本发明的优选实施例形成的如图2中所示的存储单元的存储单元的第一存储器层级。可在′452、′995及′549申请案中、在赫尔纳等人的第6,952,030号美国专利申请案“高密度三维存储单元”(″High-DensityThree-Dimensional Memory Cell″)中、及在赫尔纳等人在2005年6月8日申请的第11/148,530号美国专利申请案“通过提高多晶硅半导体材料中的有序性而操作的非易失性存储单元”(″Nonvolatile Memory Cell Operating by Increasing Order in PolycrystallineSemiconductor Material″)中找到可能事实上可用于形成此存储单元的额外细节，所述申请案全部转让给本发明的受让人且以引用的方式并入本文中。为了避免使本发明变得模糊晦涩，来自这些申请案及专利的细节将并不都包括在内，但应了解并非意图排除任何教示。
在此实例及随后实例中，为了清晰起见，将包括许多细节(包括步骤、材料及处理条件)。将了解此实例为非限制性的，且可修改、省略或增加这些细节而结果仍属于本发明的范围。
实例：制造
见图7a，存储器的形成以衬底100开始。此衬底100可为此项技术中已知的任何半导体衬底，例如单晶硅、如同硅-锗或硅-锗-碳的IV-IV化合物、III-V化合物、II-VII化合物、此些衬底上方的外延层或任何其它半导电材料。所述衬底可包括制造于其中的集成电路。
一绝缘层102形成于衬底100上方。绝缘层102可为氧化硅、氮化硅、高介电膜、Si-C-O-H膜或任何其它适合的绝缘材料。
第一导体200形成于衬底100及绝缘体102上。粘着层104可包括于绝缘层102与导电层106之间以有助于导电层106粘着。粘着层104的优选材料为氮化钛，然而可使用其它材料，或可省略此层。可通过任何常规方法(例如，通过溅镀)来沉积粘着层104。
待沉积的下一层为导电层106。导电层106可包含此项技术中已知的任何导电材料，例如掺杂半导体、例如钨的金属或金属合金或化合物。
如在图7a以横截面所示，一旦已沉积将形成导电轨的所有层后，将使用任何适合的掩蔽及蚀刻处理来图案化及蚀刻所述层以形成大体上平行、大体上共面的导体200。在一个实施例中，沉积并通过光刻来图案化光致抗蚀剂且蚀刻所述层，且接着使用标准处理技术(例如在含氧等离子中“灰化”)移除光致抗蚀剂，且以常规液体溶剂(例如由EKC调配的溶剂)蚀刻期间形成剩余聚合物条带。
接着，介电材料108沉积于导电轨200上及导电轨200之间。介电材料108可为任何已知电绝缘材料，例如氧化硅、氮化硅或氮氧化硅。在优选实施例中，将氧化硅用作介电材料108。可使用任何已知处理，例如化学气相沉积(CVD)或(例如)高密度等离子CVD(HDPCVD)来沉积氧化硅。
最后，移除导电轨200之上的过量介电材料108，进而暴露由介电材料108分离的导电轨200的顶部，且留下大体上平坦的表面109。所得结构展示于图7a中。可通过此项技术中已知的任何处理例如回蚀或化学机械研磨法(CMP)来执行介电过填量的此移除以形成平坦表面109。举例而言，可有利地使用拉古拉姆(Raghuram)等人在2004年6月30日申请且以引用的方式全部并入本文中的第10/883417号美国申请案“用以暴露掩埋的图案化特征的非选择性非图案化蚀回”(″Nonselective Unpatterned Etchback toExpose Buried Patterned Features″)中所描述的回蚀技术。或者，可通过镶嵌处理形成导电轨，在所述处理中沉积氧化物、在氧化物中蚀刻沟槽，接着用导电材料填充沟槽且移除过填量以形成导电轨。
接着，见图7b，垂直柱将形成于完成的导电轨200上方。(为了节省空间在图7b及随后图中省略衬底100；假定衬底100存在。)优选地，在平坦化导电轨后将障壁层110沉积为第一层。任何适合材料可用于所述障壁层中，包括氮化钨、氮化钽、氮化钛或这些材料的组合。在优选实施例中，将氮化钛用作障壁层。在障壁层110为氮化钛的情况下，可用与较早描述的粘着层相同的方式对其进行沉积。
接着，沉积将被图案化为柱的半导体材料。可使用任何适合的半导体材料或半导体合金。硅为优选的。
在本文中使用术语结二极管来指代具有非欧姆导电性质的半导体装置，其具有两个端电极，且由在一个电极处为p型且在另一电极处为n型的半导体材料制成。在优选实施例中，所述半导体柱包含结二极管，所述结二极管包含第一导电类型的底部重掺杂区域及第二导电类型的顶部重掺杂区域。顶部区域与底部区域之间的中间区域为第一或第二导电类型的本征区域或轻微掺杂区域。
在此实例中，底部重掺杂区域112为重掺杂n型硅。在最优选的实施例中，通过任何常规方法，优选地通过原位掺杂而沉积重掺杂区域112且用n型掺杂剂(例如磷)进行掺杂。所述层优选处于约200埃与约800埃之间。
接着，通过此项技术中已知的任何方法来沉积将形成二极管的其余部分的硅。在优选实施例中，顶部重掺杂p型区域116将通过离子植入形成。接着，在此步骤中待沉积的厚度将为本征区域114的最终所要厚度加上植入后顶部重掺杂区域116的所要厚度。在完成的装置中，本征区域114优选处于约600埃与约2000埃之间，例如约1600埃。重掺杂p型区域116处于约100埃与约1000埃之间，优选约400埃。(在稍后步骤中形成硅化物期间，层116的某厚度(例如约200埃)将被消耗；因此可选择层116的厚度以允许此预期损耗。)接着，在此步骤中待沉积的未掺杂的厚度处于约700埃与约3000埃之间，优选约2000埃。
此时通过用p型掺杂剂(例如硼或BF2)离子植入而形成顶部重掺杂区域116。本文中所描述的二极管具有底部n型区域及顶部p型区域。如果优选的话，则导电类型可为相反的。
当通过常规方法沉积时，硅区域112、114及116此时将为非晶状态，且将在稍后步骤中被结晶。如较早及在′530申请案中所描述的，如果这些层邻近于硅化物(例如硅化钛)层而结晶，则所得多晶硅将具有低瑕疵率且具有相对低的电阻率，进而提供一种将提供相对高电流而不需要首先施加大编程电压的二极管。
在优选实施例中，将沉积的下一层为钛层120，其厚度可处于约30埃与约200埃之间，厚度优选约100埃。覆盖所述钛层的为氮化钛层122，其厚度可为约100埃。在稍后步骤中，将执行退火(例如快速热退火)。此退火将引起钛层120与硅层116发生反应以形成硅化钛(未图示)且将使硅层112、114及116结晶。在结晶期间，硅将邻近于硅化钛层，进而使所得多晶硅具有低电阻率。在替代实施例中，可省略层120及122。
在层122上形成(NixCoy)O层118，其中x+y＝1且x及y均不为0。在优选实施例中，y值处于约.01与约.99之间；优选处于.05与约.65之间，或处于约.70与约.95之间。y值更优选处于约.10与约.50之间或处于约.75与约.95之间。层118的厚度优选处于约50埃与约300埃之间，厚度优选约200埃。在优选实施例中，通过在水或甘油中混合Co(NO3)2·H2O与Ni(NO3)2·H2O的溶液接着将混合物旋涂到适当的衬底上而形成(NixCoy)O层118。在350℃下在空气中加热历时十分钟使溶剂蒸发，留下厚度约250埃的(NixCoy)O膜。溶液中镍与钴的比例可变化以产生在所得氧化物中的所要比例。可通过常规手段例如通过改变旋涂速度而改变(NixCoy)O层的厚度。
最后，在优选实施例中，障壁层124沉积于(NixCoy)O层118上。层124优选为氮化钛，然而可改为使用某种其它适当的导电障壁材料。将在层124上执行即将到来的CMP步骤，所以其优选为相对厚的，约800埃。
见图7b，在此阶段将图案化及蚀刻将组成电阻切换状态改变元件的层124、118、122及120及将形成二极管的硅区域116、114及112以形成柱300。柱300应具有与下方的导体200大约相同的间距及大约相同的宽度，以使得每一柱300形成于导体200之上。可容许某种程度的未对准。
可使用任何适合的掩蔽及蚀刻处理而形成柱300。待蚀刻的堆叠相对高且包括需要使用不同蚀刻剂的材料。接着，优选沉积并使用标准光刻技术来图案化光致抗蚀剂，接着蚀刻氮化钛层124、(NixCoy)O层118、氮化钛层122及钛层120。在拉古拉姆等人在2005年7月11日申请且以引用的方式并入本文中的第11/179,423号美国专利申请案“过渡金属及其化合物的等离子蚀刻方法”(″Method of Plasma Etching Transition Metals andTheir Compounds″)中描述蚀刻过渡金属氧化物(例如用于电阻率切换层118的许多优选材料的氧化物)的有利方法。接着，这些蚀刻层可在蚀刻剩余层期间充当硬掩膜。
在陈(Chen)在2003年12月5日申请的第10/728436号美国申请案“具有使用交替相移的内部非印刷窗的光掩膜”(″Photomask Features with Interior NonprintingWindow Using Alternating Phase Shifting″)或陈在2004年4月1日申请的第10/815312号美国申请案“具有不含铬的非印刷相移窗的光掩膜特征”(″Photomask Features withChromeless Nonprinting Phase Shifting Window″)中所描述的光刻技术可有利地用以执行用于形成根据本发明的存储器阵列的任何光刻步骤，所述申请案皆由本发明的受让人拥有且以引用的方式并入本文中。
介电材料108沉积于柱300上及柱300之间，进而填充其间的空隙。介电材料108可为任何已知电绝缘材料，例如氧化硅、氮化硅或氮氧化硅。在优选实施例中，将二氧化硅用作绝缘材料。可使用任何已知处理(例如，CVD或HDPCVD)来沉积二氧化硅。
接着，移除柱300上的介电材料，进而暴露由介电材料108分离的柱300的顶部，且留下大体上平坦的表面。可通过此项技术中已知的任何处理(例如，CMP或回蚀)来执行介电过填量的此移除及平坦化。举例而言，可使用在拉古拉姆等人所描述的回蚀技术。所得结构展示于图7b中。
在此实例中，在单个图案化步骤中图案化层124、118、122及120及硅区域112、114及116，随后进行多步骤蚀刻。然而，在一些实施例中，可能需要在单独图案化步骤中形成二极管及状态改变元件，以减小蚀刻高度并避免因将(NixCoy)O及金属障壁层暴露于专用于半导体蚀刻的腔室中而可能造成的污染。在此处理(未图示)中，沉积、图案化及蚀刻硅区域112及114以形成柱。沉积介电填充剂以填充柱之间的空隙，且CMP步骤移除过填量且在大体上平坦的表面处暴露柱的顶部。通过离子植入形成顶部重掺杂区域116。钛层120、氮化钛层122、(NixCoy)O层118及钛层124沉积于此平坦表面上，接着在单独步骤中对其进行图案化及蚀刻以形成与下方的二极管柱对准的短柱。可容许某种程度的未对准。介电填充物沉积于短柱之间，且CMP步骤移除过填量且暴露柱的顶部。
在其它替代实施例中，障壁层122、(NixCoy)O层118及障壁层124可于形成二极管层112、114及116之前形成(且因此形成于下方)，且可在相同图案化步骤中或在单独图案化步骤中对其进行图案化。在此状况下，柱上方的顶部导体的第一层将为被氮化钛(未图示)覆盖的钛层。在稍后的退火期间，此钛将与二极管顶部的硅进行反应以形成硅化钛，进而提供结晶模板以形成瑕疵率低的多晶二极管。
见图7c，在柱300的形成完成后，沉积导电材料或堆叠以形成顶部导体400。在优选实施例中，接着沉积氮化钛障壁层130，随后沉积钨层132。可如较早描述的一样图案化及蚀刻顶部导体400。在此实例中，在每一单元中(层112、114及116的)二极管及状态改变元件(包含电阻切换层118)已串联形成于顶部导体400与底部导体200之间。上覆的第二导体400将优选在不同于第一导体200的方向上(优选大体上垂直于第一导体200)延伸。图7c中所示的所得结构为存储单元的底部或第一层级。
额外存储器层级可形成于此第一存储器层级上方。在一些实施例中，在存储器层级之间可共用导体；亦即，顶部导体400将充当下一存储器层级的底部导体。在其它实施例中，层间电介质(其表面经平坦化)形成于图7c的第一存储器层级上方且第二存储器层级的构造在此经平坦化的层间介电质上开始，且不具有共用导体。
实例：切换
在刚才所描述的实施例中，通过在二极管上施加正向偏压可最容易地实现从较高电阻率到较低电阻率切换(NixCoy)O的设定转变，而通过在二极管上施加反向偏压可最容易地实现从较低电阻率到较高电阻率切换(NixCoy)O层的重设转变。
举例而言，参看图2及图7c，以相对高电阻率状态形成每一存储单元具有(NixCoy)O层118的存储单元。在优选实施例中，在其初始状态中，当在存储单元上施加约2伏特的读取电压时，约10-8安培的电流可流动于顶部导体400与底部导体200之间。在施加具有约6伏特或以下(优选在约4伏特与约6伏特之间，更优选在约4伏特与约6伏特之间)的电压的设定脉冲后，(NixCoy)O层118切换成较低电阻率设定状态。在所述设定状态中，当在存储单元上施加约2伏特的读取电压时，约10-6安培的电流可在顶部导体400与底部导体200之间流动。所述电流差使电阻率状态的差容易被检测到，且对应于存储单元的一数据状态。这些电流仅为实例，且将随单元及阵列的精确配置而变化。
为了使单元回到较高电阻率状态，在存储单元上以反向偏压施加重设脉冲；例如施加处于约-8伏特与约-11伏特之间的电压，优选处于约-9伏特与约-10伏特之间的电压。
可使用实现初始切换所需的相同电压实现从高电阻率到低电阻率的随后切换，亦即，不需要额外成形脉冲，或可用稍低的设定电压来实现后续切换。
所属领域的技术人员将了解本文中所供应的电压及电流仅为实例，且将随许多制造细节而变化，包括(NixCoy)O层118的厚度、二极管的高度等。
实例：单晶硅衬底中的(NixCoy)O及晶体管
图6展示包含晶体管60及电阻切换元件62(其包含(NixCoy)O层)的存储单元的实例。可用常规方式形成晶体管60。举例而言，将介电材料(例如二氧化硅)沉积或成长于衬底70上，接着将导电材料(例如重掺杂硅)沉积于所述介电材料上。图案化及蚀刻这些层以形成控制栅极72及栅极电介质74。通过常规方法(例如通过离子植入进行的掺杂)来形成源极区域66及漏极区域68。随后通过常规手段形成通路76及电阻切换元件62。衬底70可为任何适合的衬底，例如单晶硅晶片。
电阻切换元件62包含(NixCoy)O层。选用的导电障壁层(例如氮化钛或某种其它适合材料)可包括于电阻切换元件62中。可通过常规手段提供到所述存储单元的电接触。
单片三维存储器阵列为其中在单个衬底(例如，晶片)上形成多个存储器层级而无插入衬底的存储器阵列。形成一个存储器层级的层直接沉积或成长于现有层级的层上。相反，与在里迪(Leedy)的第5,915,167号美国专利“三维结构存储器”(″Threedimensional structure memory″)中一样，通过在单独衬底上形成存储器层级且将存储器层级彼此上下粘着来构造堆叠存储器。可在接合前使衬底变薄或从存储器层级移除衬底，但由于存储器层级最初形成于单独衬底上，所以此些存储器并非真正的单片三维存储器阵列。
形成于衬底上方的单片三维存储器阵列至少包含形成于衬底上方的第一高度处的第一存储器层级及形成于不同于第一高度的第二高度处的第二存储器层级。三个、四个、八个或实际上任何数目的存储器层级可以此多层级阵列形式形成于衬底上方。
本文中已描述详细的制造方法，但可使用形成相同结构的任何其它方法而结果仍属于本发明的范围。
前述具体实施方式已描述本发明可采用的许多形式中的仅几种形式。出于此原因，此具体实施方式意图用于说明而非限制。意图仅由所附权利要求书(包括所有等效物)来界定本发明的范围。

Claims (34)

1.一种存储单元，其包含：
电阻切换元件，所述电阻切换元件包含(NixCoy)O层，其中x+y＝1且x及y均不为0。
2.根据权利要求1所述的存储单元，其进一步包含二极管、第一导体及第二导体，所述二极管及所述电阻切换元件设置于所述第一导体与所述第二导体之间。
3.根据权利要求2所述的存储单元，其中所述第二导体相对于衬底位于所述第一导体上方，所述第一导体及所述第二导体位于所述衬底上方。
4.根据权利要求3所述的存储单元，其中所述二极管为垂直定向的结二极管。
5.根据权利要求4所述的存储单元，其中所述结二极管为p-i-n二极管。
6.根据权利要求5所述的存储单元，其中所述结二极管是由硅、锗或硅及/或锗的合金形成。
7.根据权利要求6所述的存储单元，其中所述结二极管是由多晶半导体材料形成。
8.根据权利要求3所述的存储单元，其中所述衬底为单晶硅。
9.根据权利要求1所述的存储单元，其中y值处于约.05与约.65之间，或约.70与约.95之间。
10.根据权利要求9所述的存储单元，其中所述y值处于约.10与约.50之间，或约.75与约.95之间。
11.根据权利要求1所述的存储单元，其进一步包含与所述电阻切换元件串联地电配置的晶体管。
12.根据权利要求11所述的存储单元，其中所述晶体管为场效晶体管。
13.根据权利要求12所述的存储单元，其中所述场效晶体管包含沟道区域，所述沟道区域形成于单晶硅中。
14.根据权利要求12所述的存储单元，其中所述场效晶体管包含沟道区域，所述沟道区域形成于多晶半导体材料中。
15.根据权利要求11所述的存储单元，其中所述晶体管为双极结晶体管。
16.根据权利要求15所述的存储单元，其中所述双极结晶体管包含集电极区域、发射极区域及基极区域，其中所述集电极区域、所述发射极区域及所述基极区域中的至少一者是由单晶硅形成。
17.根据权利要求15所述的存储单元，其中所述双极结晶体管包含集电极区域、发射极区域及基极区域，其中所述集电极区域、所述发射极区域及所述基极区域全部是由多晶半导体材料形成。
18.根据权利要求1所述的存储单元，其中在所述单元正常操作期间，所述(NixCoy)O层处于高电阻状态或低电阻状态。
19.根据权利要求18所述的存储单元，其中所述高电阻状态与所述低电阻状态之间的电阻差至少为5倍。
20.根据权利要求18所述的存储单元，其中所述高电阻状态与所述低电阻状态之间的电阻差至少为10倍。
21.根据权利要求18的存储单元，其中通过施加设定脉冲将所述(NixCoy)O层从所述高电阻状态切换成所述低电阻状态。
22.根据权利要求21所述的存储单元，其中当所述单元最初形成时，所述(NixCoy)O层处于所述高电阻状态，且其中对于到所述低电阻状态的第一切换而言，所述设定脉冲具有约8伏特或以下的电压。
23.根据权利要求22所述的存储单元，其中当所述单元最初形成时，所述(NixCoy)O层处于所述高电阻状态，且其中对于到所述低电阻状态的第一切换而言，所述设定脉冲具有约6伏特或以下的电压。
24.根据权利要求18所述的存储单元，其中通过施加重设脉冲将所述电阻切换元件从所述低电阻状态切换成所述高电阻状态。
25.根据权利要求1所述的存储单元，其中所述单元为非易失性、可重写存储单元。
26.一种单片三维存储器阵列，其包含：
a)单片地形成于衬底上方的第一存储器层级，所述第一存储器层级包含多个第一存储单元，每一第一存储单元包含电阻率切换氧化镍钴层；及
b)单片地形成于所述第一存储器层级上方的第二存储器层级。
27.根据权利要求26所述的单片三维存储器阵列，其中所述氧化镍钴为(NixCoy)O，其中x+y＝1且x及y均不为0。
28.根据权利要求27所述的单片三维存储器阵列，其中y值处于约.05与约.65之间，或约.70与约.95之间。
29.根据权利要求28所述的单片三维存储器阵列，其中所述y值处于约.10与约.50之间，或约.75与约.95之间。
30.根据权利要求26所述的单片三维存储器阵列，其中所述第一存储器层级进一步包含：
在第一方向上延伸的大体上平行、大体上共面的多个第一导体；
在不同于所述第一方向的第二方向上延伸的大体上平行、大体上共面的多个第二导体，所述第二导体位于所述第一导体上方；及
垂直定向的多个第一二极管，每一二极管设置于所述第一导体中的一者与所述第二导体中的一者之间，
其中每一第一存储单元包含所述第一导体中的一者的一部分、所述第二导体中的一者的一部分及所述第一二极管中的一者，且
其中在每一第一存储单元中，所述二极管及所述电阻率切换氧化镍钴层串联地电配置于所述第一导体中的一者与所述第二导体中的一者之间。
31.根据权利要求28所述的单片三维存储器阵列，其中所述二极管为垂直定向的结二极管。
32.根据权利要求29所述的单片三维存储器阵列，其中所述二极管为垂直定向的p-i-n二极管。
33.根据权利要求28所述的单片三维存储器阵列，其中所述二极管包含多晶硅、多晶锗或硅及/或锗的多晶合金。
34.根据权利要求26所述的单片三维存储器阵列，其中每一第一存储单元进一步包含晶体管，所述晶体管及所述电阻率切换氧化镍钴层是串联地电配置。
CN2006800439510A 2005-11-23 2006-11-20 包含氧化镍钴切换元件的存储单元 Active CN101313423B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US11/287,452 US7816659B2 (en) 2005-11-23 2005-11-23 Devices having reversible resistivity-switching metal oxide or nitride layer with added metal
US11/287,452 2005-11-23
US11/440,899 2006-05-24
US11/440,899 US7834338B2 (en) 2005-11-23 2006-05-24 Memory cell comprising nickel-cobalt oxide switching element
PCT/US2006/045017 WO2007062014A1 (en) 2005-11-23 2006-11-20 Memory cell comprising nickel-cobalt oxide switching element

Publications (2)

Publication Number Publication Date
CN101313423A true CN101313423A (zh) 2008-11-26
CN101313423B CN101313423B (zh) 2010-11-17

Family

ID=37898555

Family Applications (3)

Application Number Title Priority Date Filing Date
CN2006800439510A Active CN101313423B (zh) 2005-11-23 2006-11-20 包含氧化镍钴切换元件的存储单元
CN200680043939A Expired - Fee Related CN100593867C (zh) 2005-11-23 2006-11-20 具有添加金属的可逆性电阻率切换金属氧化物或氮化物层
CN2010100042523A Active CN101853921B (zh) 2005-11-23 2006-11-20 具有添加金属的可逆性电阻率切换金属氧化物或氮化物层

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN200680043939A Expired - Fee Related CN100593867C (zh) 2005-11-23 2006-11-20 具有添加金属的可逆性电阻率切换金属氧化物或氮化物层
CN2010100042523A Active CN101853921B (zh) 2005-11-23 2006-11-20 具有添加金属的可逆性电阻率切换金属氧化物或氮化物层

Country Status (7)

Country Link
US (1) US7816659B2 (zh)
EP (1) EP1952451A1 (zh)
JP (1) JP5237105B2 (zh)
KR (1) KR20080070076A (zh)
CN (3) CN101313423B (zh)
TW (1) TWI323463B (zh)
WO (1) WO2007062022A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101847688A (zh) * 2010-04-29 2010-09-29 北京大学 一种减小阻变存储器阻值离散性的方法
CN104241248A (zh) * 2013-06-18 2014-12-24 中芯国际集成电路制造(上海)有限公司 一种硅通孔结构
CN105679785A (zh) * 2016-01-18 2016-06-15 苏州大学 一种基于多层氮化硼的rram器件及其制备方法

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405465B2 (en) * 2004-09-29 2008-07-29 Sandisk 3D Llc Deposited semiconductor structure to minimize n-type dopant diffusion and method of making
US7812404B2 (en) 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
US7834338B2 (en) 2005-11-23 2010-11-16 Sandisk 3D Llc Memory cell comprising nickel-cobalt oxide switching element
KR101176542B1 (ko) * 2006-03-02 2012-08-24 삼성전자주식회사 비휘발성 메모리 소자 및 이를 포함하는 메모리 어레이
US7808810B2 (en) * 2006-03-31 2010-10-05 Sandisk 3D Llc Multilevel nonvolatile memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US7829875B2 (en) 2006-03-31 2010-11-09 Sandisk 3D Llc Nonvolatile rewritable memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US7875871B2 (en) * 2006-03-31 2011-01-25 Sandisk 3D Llc Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride
KR101239962B1 (ko) * 2006-05-04 2013-03-06 삼성전자주식회사 하부 전극 상에 형성된 버퍼층을 포함하는 가변 저항메모리 소자
US9680686B2 (en) 2006-05-08 2017-06-13 Sandisk Technologies Llc Media with pluggable codec methods
JP4655019B2 (ja) * 2006-10-04 2011-03-23 セイコーエプソン株式会社 可変抵抗素子
JP4655021B2 (ja) * 2006-10-12 2011-03-23 セイコーエプソン株式会社 可変抵抗素子
KR101206036B1 (ko) * 2006-11-16 2012-11-28 삼성전자주식회사 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법
KR100982424B1 (ko) * 2006-11-28 2010-09-15 삼성전자주식회사 저항 메모리 소자의 제조 방법
US7972897B2 (en) * 2007-02-05 2011-07-05 Intermolecular, Inc. Methods for forming resistive switching memory elements
US7704789B2 (en) 2007-02-05 2010-04-27 Intermolecular, Inc. Methods for forming resistive switching memory elements
US7678607B2 (en) * 2007-02-05 2010-03-16 Intermolecular, Inc. Methods for forming resistive switching memory elements
US20080185687A1 (en) * 2007-02-07 2008-08-07 Industry-University Cooperation Foundation Hanyang University Memory device and method for fabricating the same
US7629198B2 (en) * 2007-03-05 2009-12-08 Intermolecular, Inc. Methods for forming nonvolatile memory elements with resistive-switching metal oxides
US8097878B2 (en) * 2007-03-05 2012-01-17 Intermolecular, Inc. Nonvolatile memory elements with metal-deficient resistive-switching metal oxides
WO2008140979A1 (en) * 2007-05-09 2008-11-20 Intermolecular, Inc. Resistive-switching nonvolatile memory elements
US8173989B2 (en) * 2007-05-30 2012-05-08 Samsung Electronics Co., Ltd. Resistive random access memory device and methods of manufacturing and operating the same
US7773446B2 (en) * 2007-06-29 2010-08-10 Sandisk 3D Llc Methods and apparatus for extending the effective thermal operating range of a memory
CN101720508B (zh) * 2007-06-29 2012-05-23 桑迪士克3D公司 利用选择性生长的可逆电阻切换元件的存储器单元以及形成该存储器单元的方法
US8233308B2 (en) 2007-06-29 2012-07-31 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
US7902537B2 (en) 2007-06-29 2011-03-08 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US7846785B2 (en) * 2007-06-29 2010-12-07 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
US7759666B2 (en) * 2007-06-29 2010-07-20 Sandisk 3D Llc 3D R/W cell with reduced reverse leakage
JP5695417B2 (ja) * 2007-06-29 2015-04-08 サンディスク スリーディー，エルエルシー 逆方向リークが減少した３次元の読み書きセルとそれを作る方法
US7824956B2 (en) 2007-06-29 2010-11-02 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US7800939B2 (en) * 2007-06-29 2010-09-21 Sandisk 3D Llc Method of making 3D R/W cell with reduced reverse leakage
US7881092B2 (en) * 2007-07-24 2011-02-01 Rising Silicon, Inc. Increased switching cycle resistive memory element
WO2009015298A2 (en) * 2007-07-25 2009-01-29 Intermolecular, Inc. Nonvolatile memory elements
KR101482814B1 (ko) * 2007-07-25 2015-01-14 인터몰레큘러 인코퍼레이티드 다중상태 비휘발성 메모리 소자
KR101019984B1 (ko) * 2007-08-10 2011-03-09 주식회사 하이닉스반도체 상변화 메모리 소자 및 그 제조 방법
US8946020B2 (en) * 2007-09-06 2015-02-03 Spansion, Llc Method of forming controllably conductive oxide
US7759201B2 (en) * 2007-12-17 2010-07-20 Sandisk 3D Llc Method for fabricating pitch-doubling pillar structures
US7706169B2 (en) * 2007-12-27 2010-04-27 Sandisk 3D Llc Large capacity one-time programmable memory cell using metal oxides
US7887999B2 (en) * 2007-12-27 2011-02-15 Sandisk 3D Llc Method of making a pillar pattern using triple or quadruple exposure
US7746680B2 (en) 2007-12-27 2010-06-29 Sandisk 3D, Llc Three dimensional hexagonal matrix memory array
US8143092B2 (en) 2008-03-10 2012-03-27 Pragati Kumar Methods for forming resistive switching memory elements by heating deposited layers
US7786015B2 (en) * 2008-04-28 2010-08-31 Sandisk 3D Llc Method for fabricating self-aligned complementary pillar structures and wiring
US7869258B2 (en) * 2008-06-27 2011-01-11 Sandisk 3D, Llc Reverse set with current limit for non-volatile storage
US7781269B2 (en) * 2008-06-30 2010-08-24 Sandisk 3D Llc Triangle two dimensional complementary patterning of pillars
US8072793B2 (en) * 2008-09-04 2011-12-06 Macronix International Co., Ltd. High density resistance based semiconductor device
US7943515B2 (en) * 2008-09-09 2011-05-17 Sandisk 3D Llc Shared masks for x-lines and shared masks for y-lines for fabrication of 3D memory arrays
KR101493874B1 (ko) * 2008-11-12 2015-02-16 삼성전자주식회사 비휘발성 메모리 소자
KR20100062570A (ko) * 2008-12-02 2010-06-10 삼성전자주식회사 저항성 메모리 소자
KR101127236B1 (ko) * 2008-12-29 2012-03-29 주식회사 하이닉스반도체 저항성 메모리 소자의 제조 방법
US8173987B2 (en) * 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
JP2011066313A (ja) * 2009-09-18 2011-03-31 Toshiba Corp 不揮発性半導体装置
JP5006369B2 (ja) 2009-09-18 2012-08-22 株式会社東芝 不揮発性半導体記憶装置
US8227896B2 (en) * 2009-12-11 2012-07-24 International Business Machines Corporation Resistive switching in nitrogen-doped MgO
JP2011165854A (ja) * 2010-02-09 2011-08-25 Toshiba Corp 記憶装置及びその製造方法
US8487292B2 (en) * 2010-03-16 2013-07-16 Sandisk 3D Llc Resistance-switching memory cell with heavily doped metal oxide layer
JP2011204785A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 不揮発性記憶装置
JP5161911B2 (ja) 2010-03-25 2013-03-13 株式会社東芝 抵抗変化メモリ
US8207520B2 (en) * 2010-04-02 2012-06-26 Hewlett-Packard Development Company, L.P. Programmable crosspoint device with an integral diode
CN101834274B (zh) * 2010-04-15 2012-08-01 复旦大学 一种阻变金属氮化物材料的制备方法
WO2012057499A2 (ko) * 2010-10-26 2012-05-03 한양대학교 산학협력단 정류특성 또는 오믹 접합층을 가지는 저항변화 메모리
KR101124340B1 (ko) * 2010-12-13 2012-03-16 주식회사 하이닉스반도체 상변화 메모리 소자 및 그 제조 방법
US8557654B2 (en) * 2010-12-13 2013-10-15 Sandisk 3D Llc Punch-through diode
US8699259B2 (en) 2011-03-02 2014-04-15 Sandisk 3D Llc Non-volatile storage system using opposite polarity programming signals for MIM memory cell
KR101259842B1 (ko) 2011-06-21 2013-05-02 에스케이하이닉스 주식회사 상변화 메모리 장치 및 그의 제조방법
US8853099B2 (en) 2011-12-16 2014-10-07 Intermolecular, Inc. Nonvolatile resistive memory element with a metal nitride containing switching layer
JP5684104B2 (ja) * 2011-12-27 2015-03-11 株式会社東芝 メタルブリッジ型記憶装置の製造方法
JP5818679B2 (ja) 2011-12-27 2015-11-18 株式会社東芝 半導体装置の製造方法
US8741772B2 (en) 2012-02-16 2014-06-03 Intermolecular, Inc. In-situ nitride initiation layer for RRAM metal oxide switching material
US8779409B2 (en) 2012-09-28 2014-07-15 Hewlett-Packard Development Company, L.P. Low energy memristors with engineered switching channel materials
US8907314B2 (en) 2012-12-27 2014-12-09 Intermolecular, Inc. MoOx-based resistance switching materials
US9047940B2 (en) 2013-01-10 2015-06-02 Intermolecular, Inc. Resistive random access memory cells having variable switching characteristics
US9627057B2 (en) 2013-03-15 2017-04-18 Crossbar, Inc. Programming two-terminal memory cells with reduced program current
US9246087B1 (en) * 2014-11-24 2016-01-26 Intermolecular, Inc. Electron barrier height controlled interfaces of resistive switching layers in resistive random access memory cells
US10147879B2 (en) * 2015-09-30 2018-12-04 Arm Ltd. Multiple impedance correlated electron switch fabric
CN113113538B (zh) * 2021-04-13 2024-02-02 湖北大学 一种基于铝掺杂氧化铌的抗串扰阻变器件及其制备方法

Family Cites Families (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2655609A (en) * 1952-07-22 1953-10-13 Bell Telephone Labor Inc Bistable circuits, including transistors
GB1284645A (en) 1970-01-30 1972-08-09 Welwyn Electric Ltd Then film device
US3796926A (en) * 1971-03-29 1974-03-12 Ibm Bistable resistance device which does not require forming
IT982622B (it) 1972-06-05 1974-10-21 Ibm Dispositivo di memorizzazione perfezionato
US4204028A (en) 1978-03-16 1980-05-20 Ppg Industries, Inc. Conductive metal oxide film for solar energy control
US4499557A (en) 1980-10-28 1985-02-12 Energy Conversion Devices, Inc. Programmable cell for use in programmable electronic arrays
US4646266A (en) 1984-09-28 1987-02-24 Energy Conversion Devices, Inc. Programmable semiconductor structures and methods for using the same
JPS6242582A (ja) 1985-08-20 1987-02-24 Matsushita Electric Ind Co Ltd 非線形抵抗素子及びその製造方法
FR2623038B1 (fr) 1987-11-10 1994-05-20 Thomson Csf Matrice d'elements photosensibles associant un phototransistor et une capacite de stockage
DE3817826A1 (de) 1988-05-26 1989-11-30 Deutsche Automobilgesellsch Waessrige nickelhydroxid-paste hoher fliessfaehigkeit
US5037200A (en) * 1989-07-11 1991-08-06 Tosoh Corporation Laser-operated detector
US5166758A (en) 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5311055A (en) 1991-11-22 1994-05-10 The United States Of America As Represented By The Secretary Of The Navy Trenched bipolar transistor structures
US5273915A (en) 1992-10-05 1993-12-28 Motorola, Inc. Method for fabricating bipolar junction and MOS transistors on SOI
US6653733B1 (en) 1996-02-23 2003-11-25 Micron Technology, Inc. Conductors in semiconductor devices
AU2136197A (en) 1996-03-01 1997-09-16 Micron Technology, Inc. Novel vertical diode structures with low series resistance
US6750091B1 (en) 1996-03-01 2004-06-15 Micron Technology Diode formation method
US5687112A (en) 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
GB9608716D0 (en) 1996-04-26 1996-07-03 Isis Innovation Spin transistor
US5825046A (en) * 1996-10-28 1998-10-20 Energy Conversion Devices, Inc. Composite memory material comprising a mixture of phase-change memory material and dielectric material
US5915167A (en) 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
US5774394A (en) 1997-05-22 1998-06-30 Motorola, Inc. Magnetic memory cell with increased GMR ratio
US6034882A (en) * 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
WO2000049659A1 (en) 1999-02-17 2000-08-24 International Business Machines Corporation Microelectronic device for storing information and method thereof
JP4491870B2 (ja) 1999-10-27 2010-06-30 ソニー株式会社 不揮発性メモリの駆動方法
DE10000005C1 (de) * 2000-01-03 2001-09-13 Infineon Technologies Ag Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers
GB0006142D0 (en) 2000-03-14 2000-05-03 Isis Innovation Spin transistor
US6761985B2 (en) * 2000-10-05 2004-07-13 Battelle Memorial Institute Magnetic transparent conducting oxide film and method of making
US6587370B2 (en) 2000-11-01 2003-07-01 Canon Kabushiki Kaisha Magnetic memory and information recording and reproducing method therefor
US7195840B2 (en) * 2001-07-13 2007-03-27 Kaun Thomas D Cell structure for electrochemical devices and method of making same
US6778441B2 (en) 2001-08-30 2004-08-17 Micron Technology, Inc. Integrated circuit memory device and method
US6541792B1 (en) 2001-09-14 2003-04-01 Hewlett-Packard Development Company, Llp Memory device having dual tunnel junction memory cells
US6879525B2 (en) 2001-10-31 2005-04-12 Hewlett-Packard Development Company, L.P. Feedback write method for programmable memory
US6549447B1 (en) 2001-10-31 2003-04-15 Peter Fricke Memory cell structure
US6483734B1 (en) 2001-11-26 2002-11-19 Hewlett Packard Company Memory device having memory cells capable of four states
US6534841B1 (en) 2001-12-14 2003-03-18 Hewlett-Packard Company Continuous antifuse material in memory structure
WO2003079463A2 (en) 2002-03-15 2003-09-25 Axon Technologies Corporation Programmable structure, an array including the structure, and methods of forming the same
NZ519371A (en) * 2002-06-04 2004-11-26 Auckland Uniservices Ltd Immunomodulatory constructs and their uses
US6952043B2 (en) 2002-06-27 2005-10-04 Matrix Semiconductor, Inc. Electrically isolated pillars in active devices
US6774458B2 (en) 2002-07-23 2004-08-10 Hewlett Packard Development Company, L.P. Vertical interconnection structure and methods
US6850455B2 (en) 2002-08-02 2005-02-01 Unity Semiconductor Corporation Multiplexor having a reference voltage on unselected lines
US7326979B2 (en) 2002-08-02 2008-02-05 Unity Semiconductor Corporation Resistive memory device with a treated interface
US6965137B2 (en) * 2002-08-02 2005-11-15 Unity Semiconductor Corporation Multi-layer conductive memory device
US7186569B2 (en) 2002-08-02 2007-03-06 Unity Semiconductor Corporation Conductive memory stack with sidewall
US6753561B1 (en) 2002-08-02 2004-06-22 Unity Semiconductor Corporation Cross point memory array using multiple thin films
US6856536B2 (en) 2002-08-02 2005-02-15 Unity Semiconductor Corporation Non-volatile memory with a single transistor and resistive memory element
US7071008B2 (en) 2002-08-02 2006-07-04 Unity Semiconductor Corporation Multi-resistive state material that uses dopants
US6917539B2 (en) 2002-08-02 2005-07-12 Unity Semiconductor Corporation High-density NVRAM
US6850429B2 (en) 2002-08-02 2005-02-01 Unity Semiconductor Corporation Cross point memory array with memory plugs exhibiting a characteristic hysteresis
US6859382B2 (en) 2002-08-02 2005-02-22 Unity Semiconductor Corporation Memory array of a non-volatile ram
US6970375B2 (en) 2002-08-02 2005-11-29 Unity Semiconductor Corporation Providing a reference voltage to a cross point memory array
US6831854B2 (en) 2002-08-02 2004-12-14 Unity Semiconductor Corporation Cross point memory array using distinct voltages
US7038935B2 (en) 2002-08-02 2006-05-02 Unity Semiconductor Corporation 2-terminal trapped charge memory device with voltage switchable multi-level resistance
US6836421B2 (en) 2002-08-02 2004-12-28 Unity Semiconductor Corporation Line drivers that fit within a specified line pitch
US6798685B2 (en) 2002-08-02 2004-09-28 Unity Semiconductor Corporation Multi-output multiplexor
US6834008B2 (en) 2002-08-02 2004-12-21 Unity Semiconductor Corporation Cross point memory array using multiple modes of operation
US7042035B2 (en) 2002-08-02 2006-05-09 Unity Semiconductor Corporation Memory array with high temperature wiring
US6870755B2 (en) 2002-08-02 2005-03-22 Unity Semiconductor Corporation Re-writable memory with non-linear memory element
US6940744B2 (en) 2002-10-31 2005-09-06 Unity Semiconductor Corporation Adaptive programming technique for a re-writable conductive memory device
US6989806B2 (en) 2002-11-20 2006-01-24 Osram Opto Semiconductors Gmbh Current limiting device
US7285464B2 (en) 2002-12-19 2007-10-23 Sandisk 3D Llc Nonvolatile memory cell comprising a reduced height vertical diode
US20050226067A1 (en) 2002-12-19 2005-10-13 Matrix Semiconductor, Inc. Nonvolatile memory cell operating by increasing order in polycrystalline semiconductor material
US7176064B2 (en) 2003-12-03 2007-02-13 Sandisk 3D Llc Memory cell comprising a semiconductor junction diode crystallized adjacent to a silicide
US20050158950A1 (en) 2002-12-19 2005-07-21 Matrix Semiconductor, Inc. Non-volatile memory cell comprising a dielectric layer and a phase change material in series
US6946719B2 (en) 2003-12-03 2005-09-20 Matrix Semiconductor, Inc Semiconductor device including junction diode contacting contact-antifuse unit comprising silicide
US7800933B2 (en) 2005-09-28 2010-09-21 Sandisk 3D Llc Method for using a memory cell comprising switchable semiconductor memory element with trimmable resistance
AU2003296988A1 (en) 2002-12-19 2004-07-29 Matrix Semiconductor, Inc An improved method for making high-density nonvolatile memory
US20060249753A1 (en) 2005-05-09 2006-11-09 Matrix Semiconductor, Inc. High-density nonvolatile memory array fabricated at low temperature comprising semiconductor diodes
US7265049B2 (en) 2002-12-19 2007-09-04 Sandisk 3D Llc Ultrathin chemically grown oxide film as a dopant diffusion barrier in semiconductor devices
US8637366B2 (en) 2002-12-19 2014-01-28 Sandisk 3D Llc Nonvolatile memory cell without a dielectric antifuse having high- and low-impedance states
WO2004084229A1 (en) 2003-03-18 2004-09-30 Kabushiki Kaisha Toshiba Programmable resistance memory device
KR100773537B1 (ko) 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
DE112004000060B4 (de) 2003-07-18 2011-01-27 Nec Corp. Schaltelemente
US7274035B2 (en) 2003-09-03 2007-09-25 The Regents Of The University Of California Memory devices based on electric field programmable films
DE10342026A1 (de) 2003-09-11 2005-04-28 Infineon Technologies Ag Speicherzelle mit Ionenleitungsspeichermechanismus und Verfahren zu deren Herstellung
JPWO2005041303A1 (ja) 2003-10-23 2007-04-26 松下電器産業株式会社 抵抗変化素子、その製造方法、その素子を含むメモリ、およびそのメモリの駆動方法
US7172840B2 (en) 2003-12-05 2007-02-06 Sandisk Corporation Photomask features with interior nonprinting window using alternating phase shifting
US20050221200A1 (en) 2004-04-01 2005-10-06 Matrix Semiconductor, Inc. Photomask features with chromeless nonprinting phase shifting window
DE102004020575B3 (de) 2004-04-27 2005-08-25 Infineon Technologies Ag Halbleiterspeicherbauelement in Cross-Point-Architektur
KR101051704B1 (ko) 2004-04-28 2011-07-25 삼성전자주식회사 저항 구배를 지닌 다층막을 이용한 메모리 소자
DE102004024610B3 (de) 2004-05-18 2005-12-29 Infineon Technologies Ag Festkörperelektrolytschaltelement
US7307013B2 (en) 2004-06-30 2007-12-11 Sandisk 3D Llc Nonselective unpatterned etchback to expose buried patterned features
US20060067117A1 (en) 2004-09-29 2006-03-30 Matrix Semiconductor, Inc. Fuse memory cell comprising a diode, the diode serving as the fuse element
US7224013B2 (en) 2004-09-29 2007-05-29 Sandisk 3D Llc Junction diode comprising varying semiconductor compositions
KR100657911B1 (ko) 2004-11-10 2006-12-14 삼성전자주식회사 한 개의 저항체와 한 개의 다이오드를 지닌 비휘발성메모리 소자
US7391064B1 (en) 2004-12-01 2008-06-24 Spansion Llc Memory device with a selection element and a control line in a substantially similar layer
US7300876B2 (en) 2004-12-14 2007-11-27 Sandisk 3D Llc Method for cleaning slurry particles from a surface polished by chemical mechanical polishing
US7307268B2 (en) * 2005-01-19 2007-12-11 Sandisk Corporation Structure and method for biasing phase change memory array for reliable writing
US20060250836A1 (en) * 2005-05-09 2006-11-09 Matrix Semiconductor, Inc. Rewriteable memory cell comprising a diode and a resistance-switching material
US7812404B2 (en) 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
US20070010100A1 (en) 2005-07-11 2007-01-11 Matrix Semiconductor, Inc. Method of plasma etching transition metals and their compounds
JP3889023B2 (ja) 2005-08-05 2007-03-07 シャープ株式会社 可変抵抗素子とその製造方法並びにそれを備えた記憶装置
US20070102724A1 (en) 2005-11-10 2007-05-10 Matrix Semiconductor, Inc. Vertical diode doped with antimony to avoid or limit dopant diffusion
US7834338B2 (en) 2005-11-23 2010-11-16 Sandisk 3D Llc Memory cell comprising nickel-cobalt oxide switching element
US7829875B2 (en) 2006-03-31 2010-11-09 Sandisk 3D Llc Nonvolatile rewritable memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US7501331B2 (en) 2006-03-31 2009-03-10 Sandisk 3D Llc Low-temperature metal-induced crystallization of silicon-germanium films
US7808810B2 (en) 2006-03-31 2010-10-05 Sandisk 3D Llc Multilevel nonvolatile memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US7875871B2 (en) 2006-03-31 2011-01-25 Sandisk 3D Llc Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride
US20070236961A1 (en) * 2006-04-05 2007-10-11 Panor Corporation Night light
KR100717286B1 (ko) 2006-04-21 2007-05-15 삼성전자주식회사 상변화 물질층의 형성 방법과, 그 방법을 이용한 상변화기억 소자의 형성 방법 및 상변화 기억 소자
JP5091491B2 (ja) 2007-01-23 2012-12-05 株式会社東芝 不揮発性半導体記憶装置
US20090104756A1 (en) 2007-06-29 2009-04-23 Tanmay Kumar Method to form a rewriteable memory cell comprising a diode and a resistivity-switching grown oxide
US7846785B2 (en) 2007-06-29 2010-12-07 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
US7824956B2 (en) 2007-06-29 2010-11-02 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US7902537B2 (en) 2007-06-29 2011-03-08 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US8233308B2 (en) 2007-06-29 2012-07-31 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
JP5297011B2 (ja) * 2007-07-26 2013-09-25 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101847688A (zh) * 2010-04-29 2010-09-29 北京大学 一种减小阻变存储器阻值离散性的方法
CN101847688B (zh) * 2010-04-29 2012-07-04 北京大学 一种减小阻变存储器阻值离散性的方法
CN104241248A (zh) * 2013-06-18 2014-12-24 中芯国际集成电路制造(上海)有限公司 一种硅通孔结构
CN105679785A (zh) * 2016-01-18 2016-06-15 苏州大学 一种基于多层氮化硼的rram器件及其制备方法

Also Published As

Publication number Publication date
CN100593867C (zh) 2010-03-10
WO2007062022A1 (en) 2007-05-31
TW200733113A (en) 2007-09-01
CN101313422A (zh) 2008-11-26
KR20080070076A (ko) 2008-07-29
CN101313423B (zh) 2010-11-17
CN101853921B (zh) 2013-08-21
US7816659B2 (en) 2010-10-19
US20070114508A1 (en) 2007-05-24
EP1952451A1 (en) 2008-08-06
JP5237105B2 (ja) 2013-07-17
TWI323463B (en) 2010-04-11
JP2009517864A (ja) 2009-04-30
CN101853921A (zh) 2010-10-06

Similar Documents

Publication Publication Date Title
CN101313423B (zh) 包含氧化镍钴切换元件的存储单元
US8089059B2 (en) Programmable resistance memory element
US20200258940A1 (en) Vertical cross-point memory arrays
CN101258600B (zh) 包括可切换电阻器和晶体管的非易失性存储器单元
US20070114509A1 (en) Memory cell comprising nickel-cobalt oxide switching element
US8410582B2 (en) 3D polysilicon diode with low contact resistance and method for forming same
CN101336478B (zh) 最小化n型掺杂物扩散的经沉积半导体结构和制造方法
US7091529B2 (en) Three-dimensional memory array and method of fabrication
CN101297402B (zh) 低温下制造的包括半导体二极管的高密度非易失性存储器阵列
US8592792B2 (en) Heterojunction device comprising a semiconductor oxide and a resistivity-switching oxide or nitride
US6420215B1 (en) Three-dimensional memory array and method of fabrication
CN101681921B (zh) 包括碳纳米管织物元件和转向元件的存储器单元及其形成方法
US20060273298A1 (en) Rewriteable memory cell comprising a transistor and resistance-switching material in series
CN101720506B (zh) 存储器单元，存储器阵列以及形成它们的方法
JP5695417B2 (ja) 逆方向リークが減少した３次元の読み書きセルとそれを作る方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Texas, USA

Patentee after: SANDISK TECHNOLOGIES LLC

Address before: Texas, USA

Patentee before: Sandy Technology Corp.

TR01 Transfer of patent right

Effective date of registration: 20160708

Address after: Texas, USA

Patentee after: Sandy Technology Corp.

Address before: California, USA

Patentee before: Sandisk 3D LLC