KR101259842B1 - 상변화 메모리 장치 및 그의 제조방법 - Google Patents

상변화 메모리 장치 및 그의 제조방법 Download PDF

Info

Publication number
KR101259842B1
KR101259842B1 KR1020110060112A KR20110060112A KR101259842B1 KR 101259842 B1 KR101259842 B1 KR 101259842B1 KR 1020110060112 A KR1020110060112 A KR 1020110060112A KR 20110060112 A KR20110060112 A KR 20110060112A KR 101259842 B1 KR101259842 B1 KR 101259842B1
Authority
KR
South Korea
Prior art keywords
memory device
interlayer insulating
phase change
contact
change memory
Prior art date
Application number
KR1020110060112A
Other languages
English (en)
Other versions
KR20120140399A (ko
Inventor
유명술
오재민
한기현
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110060112A priority Critical patent/KR101259842B1/ko
Priority to US13/326,490 priority patent/US8592796B2/en
Publication of KR20120140399A publication Critical patent/KR20120140399A/ko
Application granted granted Critical
Publication of KR101259842B1 publication Critical patent/KR101259842B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 상변화 메모리 장치 및 그의 제조방법에 관한 것으로, 본 발명에 따른 상변화 메모리 장치는 반도체 기판, 상기 반도체 기판 상부에 콘택홀을 갖도록 형성되는 층간절연막, 상기 콘택홀 내부에 금속 물질이 매립되어 형성되는 메탈콘택, 상기 메탈콘택 상부에 요부(凹部)를 갖도록 형성되는 오믹콘택막 및 상기 요부를 포함하는 오믹콘택막 상부에 형성되는 스위칭 소자를 포함한다.

Description

상변화 메모리 장치 및 그의 제조방법{PHASE-CHANGE RANDOM ACCESS MEMORY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 메모리 장치에 관한 것으로, 보다 상세하게는 상변화 메모리 장치 및 그의 제조방법에 관한 것이다.
일반적으로, 상변화 메모리 장치(Phase-change Random Access Memory: PRAM)는 칼코겐(chalcogenide) 화합물의 상전이(phase transition)에 의한 비정질(amorphous) 상태와 정질(crystal) 상태 사이의 저항의 차이를 이용하여 데이터를 저장한다.
이러한 상변화 메모리 장치는 기판 상부에 메탈콘택을 형성한 후 상기 메탈콘택 상부에 스위칭 소자인 다이오드, 하부 전극, 상변화막, 상부 전극 및 비트라인을 차례로 적층하여 형성된다.
도 1은 일반적인 상변화 메모리 장치의 일부를 나타내는 단면도이고, 도 2는 일반적인 상변화 메모리 장치의 다이오드 패턴 쓰러짐을 나타내는 단면도이다.
도 1을 참조하면, 일반적인 상변화 메모리 장치는 반도체 기판(110) 상에 금속 물질로 형성되는 메탈콘택(120)이 형성되고, 상기 메탈콘택(120) 상부에 다이오드(140)가 형성된다.
여기서, 일반적인 상변화 메모리 장치의 다이오드(140)는 대체적으로 폴리실리콘으로 이루어지게 되는데, 금속 물질로 형성되는 메탈콘택(120)과 폴리실리콘으로 이루어지는 다이오드(140) 간의 접착력이 좋지 않아 이를 개선하기 위해 티타늄(TiN)으로 이루어진 오믹 콘택막(130)을 형성하게 된다.
그러나, 이러한 일반적인 상변화 메모리 장치는 후속 공정에서 열처리 시 오믹 콘택막(130)을 이루는 티타늄(TiN)이 열화되어 티타늄(TiN)과 폴리실리콘 간의 계면문제가 발생되어, 도 2에 도시된 바와 같이, 다이오드(140) 패턴 에칭 시 또는 세정 공정 시 다이오드 패턴이 쓰러지는 현상이 발생되는 문제점이 있다.
본 발명이 해결하려는 과제는 다이오드 패턴 쓰러짐을 방지하여 상변화 메모리 장치의 신뢰성을 향상시킬 수 있도록 하는 상변화 메모리 장치 및 그의 제조방법을 제공하려는 것이다.
본 발명의 제1실시예에 따른 상변화 메모리 장치는 반도체 기판, 상기 반도체 기판 상부에 콘택홀을 갖도록 형성되는 층간절연막, 상기 콘택홀 내부에 금속 물질이 매립되어 형성되는 메탈콘택, 상기 메탈콘택 상부에 요부(凹部)를 갖도록 형성되는 오믹콘택막 및 상기 요부를 포함하는 오믹콘택막 상부에 형성되는 스위칭 소자를 포함할 수 있다.
또한, 본 발명의 제1실시예에 따른 상변화 메모리 장치의 제조방법은 반도체 기판을 제공하는 단계, 상기 반도체 기판에 콘택홀을 갖는 제1층간 절연막을 형성하는 단계, 상기 콘택홀 내부에 금속 물질을 매립하여 메탈콘택을 형성하는 단계, 상기 메탈콘택과 상기 제1층간 절연막 상부에 홀을 갖는 제2층간 절연막을 형성하는 단계, 상기 홀 내부에 티타늄(TiN)을 매립한 후 식각하여 요부(凹部)를 갖는 오믹콘택막을 형성하는 단계 및 상기 요부를 갖는 오믹콘택막 상부에 스위칭 소자를 형성하는 단계를 포함할 수 있다.
본 발명의 제2실시예에 따른 상변화 메모리 장치는 반도체 기판, 상기 반도체 기판 상부에 콘택홀을 갖도록 형성되는 제1층간절연막, 상기 콘택홀 내부에 금속 물질이 매립되어 형성되는 메탈콘택, 상기 제1층간절연막 상부와 상기 메탈콘택 상부에 홀을 갖도록 형성되는 형성되는 제2층간절연막, 상기 홀의 저면에 형성되는 오믹콘택막 및 상기 홀 내부의 오믹콘택막 상부에 형성되는 스위칭 소자를 포함할 수 있다.
또한, 본 발명의 제2실시예에 따른 상변화 메모리 장치의 제조방법은 반도체 기판을 제공하는 단계, 상기 반도체 기판에 콘택홀을 갖는 제1층간 절연막을 형성하는 단계, 상기 콘택홀 내부에 금속 물질을 매립하여 메탈콘택을 형성하는 단계, 상기 메탈콘택과 상기 제1층간 절연막 상부에 홀을 갖는 제2층간 절연막을 형성하는 단계, 상기 홀 내부의 저면에 오믹콘택막을 형성하는 단계 및
상기 오믹콘택막 상부에 스위칭 소자를 형성하는 단계를 포함할 수 있다.
본 발명의 제3실시예에 따른 상변화 메모리 장치는 반도체 기판, 상기 반도체 기판 상부에 콘택홀을 갖도록 형성되는 층간절연막, 상기 콘택홀 내부에 금속 물질이 매립되어 형성되되, 상기 층간절연막보다 지정된 높이만큼 낮게 형성되는 메탈콘택, 상기 층간절연막의 일부와 상기 메탈 콘택 상부를 따라 형성되어 U자형을 갖도록 형성되는 오믹콘택막 및 상기 오믹콘택막과 상기 층간절연막 상부에 형성되는 스위칭 소자를 포함할 수 있다.
또한, 본 발명의 제3실시예에 따른 상변화 메모리 장치의 제조방법은 반도체 기판을 제공하는 단계, 상기 반도체 기판에 콘택홀을 갖는 층간 절연막을 형성하는 단계, 상기 콘택홀 내부에 금속 물질을 매립하여 메탈콘택을 형성하는 단계, 상기 메탈콘택의 일정높이만큼 식각하는 단계, 상기 식각된 메탈콘택과 상기 층간절연막 일부에 U자형의 오믹콘택막을 형성하는 단계 및 상기 오믹콘택막 상부에 스위칭 소자가 형성되는 단계를 포함할 수 있다.
본 발명에 따른 상변화 메모리 장치 및 그의 제조방법은 메탈콘택과 다이오드의 접착력을 향상시키기 위한 오믹콘택막에 요부(凹部)를 형성하는 제1방법, 오믹콘택막과 다이오드의 1/3 높이만큼 절연막을 증착시키는 제2방법 및 메탈콘택의 상부를 식각하여 그 상부에 오믹콘택막과 다이오드를 형성하는 제3방법을 통해 다이오드 패턴 쓰러짐을 방지하여 상변화 메모리 장치의 신뢰성을 향상시킬 수 있다.
또한, 본 발명에 따른 상변화 메모리 장치 및 그의 제조방법은 다이오드 형성 시 어느 하나의 다이오드와 인접한 다이오드들과의 거리가 동일해지도록 형성함으로써 다이오드 패턴 쓰러짐을 방지하여 상변화 메모리 장치의 신뢰성을 향상시킬 수 있다.
도 1은 일반적인 상변화 메모리 장치의 일부를 나타내는 단면도,
도 2는 일반적인 상변화 메모리 장치의 다이오드 패턴 쓰러짐을 나타내는 단면도,
도 3은 본 발명의 제1실시예에 따른 상변화 메모리 장치의 일부를 나타내는 단면도,
도 4는 본 발명의 제1실시예에 따른 상변화 메모리 장치의 다이오드 배열을 나타내는 평면도,
도 5a 내지 도 5e는 본 발명의 제1실시예에 따른 상변화 메모리 장치의 다이오드 제조방법을 순차적으로 나타내는 공정도,
도 6은 본 발명의 제2실시예에 따른 상변화 메모리 장치의 일부를 나타내는 단면도,
도 7a 내지 도 7d는 본 발명의 제2실시예에 따른 상변화 메모리 장치의 다이오드 제조방법을 순차적으로 나타내는 공정도,
도 8은 본 발명의 제3실시예에 따른 상변화 메모리 장치의 일부를 나타내는 단면도 및
도 9a 내지 도 9d는 본 발명의 제3실시예에 따른 상변화 메모리 장치의 다이오드 제조방법을 순차적으로 나타내는 공정도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일실시예를 상세히 설명한다.
도 3은 본 발명의 제1실시예에 따른 상변화 메모리 장치의 일부를 나타내는 단면도이고, 도 4는 본 발명의 제1실시예에 따른 상변화 메모리 장치의 다이오드 배열을 나타내는 평면도이다.
도 3을 참조하면, 본 발명의 제1실시예에 따른 상변화 메모리 장치(300)는 반도체 기판(310) 상부에 제1층간절연막(320)과 제1층간절연막(320)의 일정 부분에 금속 물질로 이루어진 메탈콘택(330)이 형성된다. 이때, 상기 제1층간절연막(320)은 산화막(Oxide)일 수 있다.
이러한 제1층간절연막(320)과 메탈콘택(330) 상부에는 제2층간절연막(340)이 증착되고, 제2층간절연막(340)의 일정부분, 즉, 상기 메탈콘택(330)과 대응되는 부분에 요부(凹部)가 형성된 오믹콘택막(350)이 형성된다. 여기서, 오믹콘택막(350)에 요부를 형성하는 이유는 후속 다이오드 공정에서 다이오드(360)의 지지력을 증가시켜 다이오드 패턴의 쓰러짐을 방지하기 위한 것이다. 이때, 제2층간절연막(340)은 산화막(Oxide)일 수 있다.
이와 같은 오믹콘택막(350) 상부에는 폴리실리콘으로 이루어진 다이오드(360)가 형성된다.
이와 같이 형성되는 본 발명의 제1실시예에 따른 상변화 메모리 장치(300)의 다이오드(360)는, 도 4에 도시된 바와 같이, 벌집 모양으로 배치될 수 있다. 즉, 어느 하나의 다이오드(A)와 그 주변에 이웃하는 또다른 다이오드(B, C, D, E, F, G)들은 모두 동일한 간격으로 배치된다. 이와 같이 본 발명의 제1실시예에 따른 상변화 메모리 장치(300)는 인접 다이오드(360) 패턴 간의 거리, 즉 CD(Critical Dimension)를 동일하게 형성된다. 이에 따라, 본 발명의 제1실시예에 따른 상변화 메모리 장치(300)는 종래에 비해 인접 메모리 셀 간 간격이 넓어져 에칭 시 인접 메모리 셀에 영향이 미치지 않게 되어 에칭 시 발생되는 다이오드(360)의 쓰러짐을 방지할 수 있을 것이다.
이와 같이 형성되는 본 발명의 제1실시예에 따른 상변화 메모리 장치의 다이오드 제조과정을 다음 도 5a 내지 도 5e를 참조하여 보다 자세히 살펴보기로 한다.
도 5a 내지 도 5e는 본 발명의 제1실시예에 따른 상변화 메모리 장치의 다이오드 제조방법을 순차적으로 나타내는 공정도이다.
먼저, 도 5a에 도시된 바와 같이, 반도체 기판(310)이 제공되고, 제공된 반도체 기판(310) 상부에 HDP(High Density Plasma) 방식을 이용하여 일정 높이의 제1층간절연막(320)을 증착한다. 이때, 제1층간절연막(320)은 산화막(Oxide)일 수 있다.
이와 같이 형성된 제1층간절연막(320)을 드라이 에칭(Dry Etching) 방식으로 식각하여 홀(미도시)를 형성한 후, 상기 홀 내부에 금속 물질, 특히 텅스텐(W)을 매립하여 외부와 도통 가능하도록 하는 메탈콘택(330)을 형성한다.
이후, 도 5b에 도시된 바와 같이, 제1층간절연막(320)과 메탈콘택(330) 상부에 HDP(High Density Plasma) 방식을 이용하여 일정 높이의 제2층간절연막(340)을 증착한 후, 상기 메탈콘택(330)과 대응되는 부분의 제2층간절연막(340)을 상기 메탈콘택(330)이 노출되도록 드라이 에칭(Dry Etching) 방식으로 식각하여 콘택홀(350a)를 형성한다. 이때, 제2층간절연막(340)은 산화막(Oxide)일 수 있으며, 이러한 제2층간절연막(340)의 증착 높이는 상기 제1층간절연막(320)의 높이보다 낮으며, 바람직하게는 상기 메탈라인(330)과 폴리실리콘으로 이루어지는 다이오드(360)의 접착력을 향상시키기 위해 후속 공정으로 형성되는 오믹 콘택층(350)의 높이만큼 증착될 것이다.
이후, 도 5c에 도시된 바와 같이, 상기 콘택홀(350a) 내에 티타늄(TiN)을 매립하여 오믹콘택막(350)을 형성한다.
이후, 도 5d에 도시된 바와 같이, 상기 오믹콘택막(350)의 상부에 공지의 포토리소그래피 방식에 의해 마스크 패턴(미도시)를 형성한다. 이러한 마스크 패턴에 의해 노출된 오믹콘택막(350)을 식각하여 오믹콘택막(350)의 요부(凹部)를 형성한다.
이렇게 요부가 형성된 오믹콘택막(350)과 제2층간절연막(340) 상부에 다이오드(360)를 형성하기 위한 폴리실리콘(Poly Silicon, 360)을 증착한 후, 상기 폴리실리콘(360) 상부에 상기 다이오드(360)의 패턴 형성을 위한 절연막(370)이 증착된다. 이때, 폴리실리콘(360)은 상기 오믹콘택막(350)의 요부 내에도 충진될 수 있으며, 상기 절연막(370)은 질화막(Nitride)일 수 있다.
이후, 도 5e에 도시된 바와 같이, 상기 절연막(370) 상부에 공지의 포토리소그래피 방식에 의해 다이오드 형성 예정 영역 상에 마스크 패턴(미도시)를 형성한다. 이러한 마스크 패턴에 의해 노출된 절연막(370)과 폴리실리콘(360)을 동시에 식각하여 다이오드(360)를 형성한다. 이때, 절연막(370)은, 본 발명의 제1실시예에 따른 상변화 메모리 장치(300)를 형성하기 위한 후속 공정에서 제거된다.
이와 같이, 본 발명의 제1실시예에 따른 상변화 메모리 장치(300) 및 그의 제조방법은 메탈 콘택(330)과 다이오드(360)의 접착력을 향상시키기 위한 오믹콘택막(350)에 요부(凹部)를 형성하여 다이오드(360)를 형성함으로써 다이오드 패턴 쓰러짐을 방지하여 상변화 메모리 장치(300)의 신뢰성을 향상시킬 수 있게 된다.
또한, 본 발명의 제1실시예에 따른 상변화 메모리 장치(300) 및 그의 제조방법은 다이오드(360) 배열 시 인접 다이오드의 패턴간의 거리를 동일하게 배열함으로써 다이오드 패턴 형성 시 다이오드 패턴 쓰러짐을 방지하여 상변화 메모리 장치(300)의 신뢰성을 향상시킬 수 있게 된다.
다음은 다이오드 패턴 쓰러짐을 방지하기 위한 제2실시예에 따른 상변화 메모리 장치 및 그의 제조방법에 대해 살펴보기로 한다.
도 6은 본 발명의 제2실시예에 따른 상변화 메모리 장치의 일부를 나타내는 단면도이다.
도 6을 참조하면, 본 발명의 제2실시예에 따른 상변화 메모리 장치(600)는 반도체 기판(610) 상부에 제1층간절연막(620)과 상기 제1층간절연막(620)의 일정 부분에 금속 물질로 이루어진 메탈콘택(630)이 형성된다. 이때, 제1층간절연막(620)은 산화막(Oxide)일 수 있다.
이러한 제1층간절연막(620)과 메탈콘택(630) 상부에는 제2층간절연막(640)이 일정 높이로 증착되고, 제2층간절연막(640)의 일정부분, 즉, 상기 메탈콘택(330)과 대응되는 부분에 저면에는 티타늄(TiN)으로 이루어진 오믹콘택막(650)과 폴리실리콘으로 이루어진 다이오드(660)가 형성된다. 이때, 제2층간절연막(640)은 질화막(Nitride)일 수 있으며, 상기 제2층간절연막(640)의 증착 높이는 다이오드(660)의 1/3높이만큼의 범위로 증착된다. 이렇게 제2층간절연막(640)의 증착 높이를 변화시켜 형성하는 이유는 후속 다이오드 공정에서 다이오드(660)의 지지력을 증가시켜 다이오드 패턴의 쓰러짐을 방지하기 위한 것이다.
이와 같은 오믹콘택막(650) 상부에는 폴리실리콘으로 이루어진 다이오드(360)가 형성된다.
이와 같이 형성되는 제2실시예에 따른 상변화 메모리 장치(600)는, 도 4에 도시된 바와 같이, 벌집 형태로, 즉 서로 인접한 상변화 메모리 셀이 동일한 간격을 유지하여 배열될 수 있다.
이와 같은 제2실시예에 따른 상변화 메모리 장치(600)의 다이오드 제조과정을 살펴보면 다음 도 7a 내지 도 7d와 같다.
도 7a 내지 도 7d는 본 발명의 제2실시예에 따른 상변화 메모리 장치의 다이오드 제조방법을 순차적으로 나타내는 공정도이다.
먼저, 도 7a에 도시된 바와 같이, 반도체 기판(610)이 제공되고, 제공된 반도체 기판(610) 상부에 HDP(High Density Plasma) 방식을 이용하여 일정 높이의 제1층간절연막(620)을 증착한다. 이때, 제1층간절연막(620)은 산화막(Oxide)일 수 있다. 이와 같이 형성된 제1층간절연막(620)을 드라이 에칭(Dry Etching) 방식으로 식각하여 홀(미도시)를 형성한 후, 상기 홀 내부에 금속 물질, 특히 텅스텐(W)을 매립하여 외부와 도통 가능하도록 하는 메탈콘택(630)을 형성한다.
이후, 도 7b에 도시된 바와 같이, 제2층간절연막(620)과 메탈콘택(630) 상부에 일정 높이의 제2층간절연막(640)을 증착한 후, 상기 메탈콘택(630)과 대응되는 부분의 제2층간절연막(640)을 메탈콘택(630)이 노출되도록 드라이 에칭(Dry Etching) 방식으로 식각하여 콘택홀(미도시)를 형성한다. 이때, 제2층간절연막(640)은 질화막(Nitride)일 수 있으며, 상기 제2층간절연막(640)의 증착 높이는 후속 공정에서 형성될 다이오드(660) 전체 높이의 1/3 범위를 감쌀 수 있을 정도의 높이가 바람직할 것이다.
이와 같이 형성된 콘택홀(미도시) 내부에 티타늄(TiN)을 매립하여 오믹콘택막(650)을 형성한다.
이후, 도 7c에 도시된 바와 같이, 상기 오믹콘택막(650) 상부에 공지의 포토리소그래피 방식에 의해 마스크 패턴(미도시)를 형성한다. 이러한 마스크 패턴에 의해 노출된 오믹콘택막(650)을 식각하여 상기 콘택홀(미도시)의 저면에만 오믹콘택막(650)이 형성되도록 한다.
이렇게 형성된 오믹콘택막(650)과 제2층간절연막(640) 상부에 다이오드(660)를 형성하기 위한 폴리실리콘(Poly Silicon, 660)을 증착한 후, 상기 폴리실리콘(660) 상부에 상기 다이오드(660)의 패턴 형성을 위한 절연막(670)이 증착된다. 이때, 절연막(670)은 질화막(Nitride)일 수 있다.
이후, 도 7d에 도시된 바와 같이, 상기 절연막(670) 상부에 공지의 포토리소그래피 방식에 의해 다이오드 형성 예정 영역 상에 마스크 패턴(미도시)를 형성한다. 이러한 마스크 패턴에 의해 노출된 절연막(670)과 폴리실리콘(660)을 동시에 식각하여 다이오드(660)를 형성한다. 이때, 절연막(670)은, 본 발명의 제2실시예에 따른 상변화 메모리 장치(600)를 형성하기 위한 후속 공정에서 제거된다.
이와 같이, 본 발명의 제2실시예에 따른 상변화 메모리 장치(600) 및 그의 제조방법은 오믹콘택막(350)과 다이오드의 일부를 지지해주는 제2층간절연막(640)을 형성함으로써 다이오드 패턴 쓰러짐을 방지하여 상변화 메모리 장치(600)의 신뢰성을 향상시킬 수 있게 된다.
다음은 다이오드 패턴 쓰러짐을 방지하기 위한 제3실시예에 따른 상변화 메모리 장치 및 그의 제조방법에 대해 살펴보기로 한다.
도 8은 본 발명의 제3실시예에 따른 상변화 메모리 장치의 일부를 나타내는 단면도이다.
도 8을 참조하면, 본 발명의 제3실시예에 따른 상변화 메모리 장치(800)는 반도체 기판(810) 상부에 제1층간절연막(820)과 상기 제1층간절연막(820)의 일정 부분에 금속 물질로 이루어진 메탈콘택(830)이 형성된다. 이때, 메탈콘택(830)은 제1층간절연막(820)과 같은 높이로 금속 물질이 매립되어 형성되는 것이 아니라 제1층간절연막(820)보다 낮은 높이로, 금속 물질이 어느 정도 식각되어 형성된다. 또한, 제1층간절연막(820)은 산화막(Oxide)일 수 있다.
이렇게 형성된 메탈콘택(830) 상부와 메탈콘택(830)이 식각되어 발생되는 좌우 측벽 및 메탈콘택(830)과 인접한 희생산화막(820) 상부 일부에, 즉 U자 형태로 오믹콘택막(840)이 형성되고, 오믹콘택막(840) 상부에는 폴리실리콘으로 이루어진 다이오드(850)가 형성된다.
여기서, 본 발명의 제3실시예에 따른 상변화 메모리 장치(800)는, 도 4에 도시된 바와 같이, 벌집 형태로, 즉 서로 인접한 상변화 메모리 셀은 동일한 간격을 유지하여 배열될 수 있다.
이와 같이, 본 발명의 제3실시예에 따른 상변화 메모리 장치(800)는 메탈콘택(830)의 상부를 일부 식각하여 식각된 부분에 오믹콘택막(840)을 형성한 후 다이오드(850)를 형성함으로써 다이오드 패턴 쓰러짐을 방지할 수 있게 된다.
이와 같은 본 발명의 제3실시예에 따른 상변화 메모리 장치(800)의 다이오드 제조과정을 살펴보면 다음 도 9a 내지 도 9d와 같다.
도 9a 내지 도 9d는 본 발명의 제3실시예에 따른 상변화 메모리 장치의 다이오드 제조방법을 순차적으로 나타내는 공정도이다.
먼저, 도 9a에 도시된 바와 같이, 반도체 기판(810)이 제공되고, 제공된 반도체 기판(810) 상부에 HDP(High Density Plasma) 방식을 이용하여 일정 높이의 층간절연막(820)을 증착한다. 이와 같이 형성된 층간절연막(820)을 드라이 에칭(Dry Etching) 방식으로 식각하여 홀(미도시)를 형성한 후, 상기 홀 내부에 금속 물질, 특히 텅스텐(W)을 매립하여 외부와 도통 가능하도록 하는 메탈콘택(830)을 형성한다. 이때, 층간절연막(820)은 산화막(Oxide)일 수 있다.
이후, 도 9b에 도시된 바와 같이, 메탈콘택(830) 상부의 상부를 300Å초과 700Å미만의 높이로 에치백 공정을 이용하여 식각한다. 이때, 상기 메탈콘택(830)을 300Å이하로 식각하는 경우에는 오믹콘택막(840)을 형성한 후에 다이오드(850)를 형성하게 되면 지지할 수 있는 하부 길이가 짧아 다이오드 패턴 쓰러짐 현상이 다시 일어날 수 있으며, 상기 메탈콘택(830)을 700Å이상 식각하는 경우에는 다이오드(850)를 형성하기 위해 폴리실리콘을 증착할 시에 상부 토폴로지가 열화되어 후속 공정 진행이 어렵게 되는 경우가 발생할 수 있다.
이와 같이 식각된 메탈콘택(830) 상부와 층간절연막(820) 상부에 오믹콘택막(840)을 형성하기 위한 티타늄(TiN)을 증착시킨다.
이후, 9c에 도시된 바와 같이, 증착된 티타늄(TiN)을 상기 식각된 메탈콘택(830) 상부와 좌우측벽에 및 상기 메탈콘택(830)과 인접한 층간절연막(820)의 일부, 즉 U자 형태로 식각하여 오믹콘택막(840)을 형성한다.
이렇게 형성된 오믹콘택막(840)과 층간절연막(820) 상부에 다이오드(850)를 형성하기 위한 폴리실리콘(Poly Silicon, 850)을 증착한 후, 상기 폴리실리콘(850) 상부에 상기 다이오드(850)의 패턴 형성을 위한 절연막(860)이 증착된다. 이때, 절연막(860)은 질화막(Nitride)일 수 있다.
이후, 도 9d에 도시된 바와 같이, 상기 절연막(860) 상부에 공지의 포토리소그래피 방식에 의해 다이오드 형성 예정 영역 상에 마스크 패턴(미도시)를 형성한다. 이러한 마스크 패턴에 의해 노출된 절연막(860)과 폴리실리콘을 동시에 식각하여 다이오드(850)를 형성한다. 이때, 절연막(860)은, 본 발명의 제3실시예에 따른 상변화 메모리 장치(800)를 형성하기 위한 후속 공정에서 제거된다.
이와 같이, 본 발명의 제3실시예에 따른 상변화 메모리 장치(800) 및 그의 제조방법은 메탈콘택(830)을 일부 식각하여 U자형이 되도록 하고, 상기 U자형의 메탈콘택(830) 상부에 오믹콘택막(840)과 다이오드(850)를 형성함으로써 다이오드 패턴 쓰러짐을 방지하여 상변화 메모리 장치(800)의 신뢰성을 향상시킬 수 있게 된다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
300: 상변화 메모리 장치 310: 반도체 기판
320: 제1희생산화막 330: 메탈콘택
340: 제2희생산화막 350: 오믹콘택막
360: 다이오드

Claims (18)

  1. 반도체 기판;
    상기 반도체 기판 상부에 콘택홀을 갖도록 형성되는 층간절연막;
    상기 콘택홀 내부에 금속 물질이 매립되어 형성되는 메탈콘택;
    상기 메탈콘택 상부에 요부(凹部)를 갖도록 형성되는 오믹콘택막; 및
    상기 요부를 포함하는 오믹콘택막 상부에 형성되는 스위칭 소자;
    를 포함하는 상변화 메모리 장치.
  2. 제1항에 있어서, 상기 스위칭 소자는,
    인접 스위칭 소자들과 동일한 간격으로 배열되는 것을 특징으로 하는 상변화 메모리 장치.
  3. 제1항에 있어서, 상기 스위칭 소자는,
    폴리실리콘으로 이루어지는 것을 특징으로 하는 상변화 메모리 장치.
  4. 반도체 기판을 제공하는 단계;
    상기 반도체 기판에 콘택홀을 갖는 제1층간 절연막을 형성하는 단계;
    상기 콘택홀 내부에 금속 물질을 매립하여 메탈콘택을 형성하는 단계;
    상기 메탈콘택과 상기 제1층간 절연막 상부에 홀을 갖는 제2층간 절연막을 형성하는 단계;
    상기 홀 내부에 티타늄(TiN)을 매립한 후 식각하여 요부(凹部)를 갖는 오믹콘택막을 형성하는 단계; 및
    상기 요부를 갖는 오믹콘택막 상부에 스위칭 소자를 형성하는 단계;
    를 포함하는 상변화 메모리 장치의 제조방법.
  5. 제4항에 있어서, 상기 오믹콘택막을 형성하는 단계에서,
    상기 요부는 포토리소그래피 공정 또는 에치백 공정을 통해 형성되는 것을 특징으로 하는 상변화 메모리 장치의 제조방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 반도체 기판;
    상기 반도체 기판 상부에 콘택홀을 갖도록 형성되는 층간절연막;
    상기 콘택홀 내부에 금속 물질이 매립되어 형성되되, 상기 층간절연막보다 지정된 높이만큼 낮게 형성되는 메탈콘택;
    상기 층간절연막의 일부와 상기 메탈 콘택 상부를 따라 형성되어 U자형을 갖도록 형성되는 오믹콘택막; 및
    상기 오믹콘택막과 상기 층간절연막 상부에 형성되는 스위칭 소자;
    를 포함하는 상변화 메모리 장치.
  13. 제12항에 있어서, 상기 메탈콘택은,
    상기 층간절연막보다 300Å초과 700Å미만의 낮은 높이를 갖도록 형성되는 것을 특징으로 하는 상변화 메모리 장치.
  14. 제12항에 있어서, 상기 스위칭 소자는,
    인접 스위칭 소자들과 동일한 간격으로 배열되는 것을 특징으로 하는 상변화 메모리 장치.
  15. 제12항에 있어서, 상기 스위칭 소자는,
    폴리실리콘으로 이루어지는 것을 특징으로 하는 상변화 메모리 장치.
  16. 반도체 기판을 제공하는 단계;
    상기 반도체 기판에 콘택홀을 갖는 층간 절연막을 형성하는 단계;
    상기 콘택홀 내부에 금속 물질을 매립하여 메탈콘택을 형성하는 단계;
    상기 메탈콘택의 일정높이만큼 식각하는 단계;
    상기 식각된 메탈콘택과 상기 층간절연막 일부에 U자형의 오믹콘택막을 형성하는 단계; 및
    상기 오믹콘택막 상부에 스위칭 소자가 형성되는 단계;
    를 포함하는 상변화 메모리 장치의 제조방법.
  17. 제16항에 있어서, 상기 메탈콘택을 식각하는 단계에서,
    상기 층간절연막에 비해 300Å초과 700Å미만의 낮은 높이로 갖도록 상기 메탈콘택을 식각하는 것을 특징으로 하는 상변화 메모리 장치의 제조방법.
  18. 제17항에 있어서, 상기 메탈콘택을 식각하는 단계에서,
    에치백 공정을 통해 상기 메탈콘택을 식각하는 것을 특징으로 하는 상변화 메모리 장치의 제조방법.
KR1020110060112A 2011-06-21 2011-06-21 상변화 메모리 장치 및 그의 제조방법 KR101259842B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110060112A KR101259842B1 (ko) 2011-06-21 2011-06-21 상변화 메모리 장치 및 그의 제조방법
US13/326,490 US8592796B2 (en) 2011-06-21 2011-12-15 Phase-change random access memory device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110060112A KR101259842B1 (ko) 2011-06-21 2011-06-21 상변화 메모리 장치 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20120140399A KR20120140399A (ko) 2012-12-31
KR101259842B1 true KR101259842B1 (ko) 2013-05-02

Family

ID=47360981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110060112A KR101259842B1 (ko) 2011-06-21 2011-06-21 상변화 메모리 장치 및 그의 제조방법

Country Status (2)

Country Link
US (1) US8592796B2 (ko)
KR (1) KR101259842B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7816659B2 (en) 2005-11-23 2010-10-19 Sandisk 3D Llc Devices having reversible resistivity-switching metal oxide or nitride layer with added metal
KR20100097300A (ko) 2009-02-26 2010-09-03 주식회사 하이닉스반도체 상변화 메모리 소자의 제조방법
KR20100107673A (ko) 2009-03-26 2010-10-06 주식회사 하이닉스반도체 상변화 기억 소자의 제조방법
KR20100110631A (ko) 2009-04-03 2010-10-13 주식회사 하이닉스반도체 상변화 기억 소자의 제조방법

Also Published As

Publication number Publication date
KR20120140399A (ko) 2012-12-31
US20120326114A1 (en) 2012-12-27
US8592796B2 (en) 2013-11-26

Similar Documents

Publication Publication Date Title
US10224372B2 (en) Three-dimensional memory device with vertical bit lines and replacement word lines and method of making thereof
CN108010913B (zh) 半导体存储器结构及其制备方法
US10290681B2 (en) Array of hole-type surround gate vertical field effect transistors and method of making thereof
TWI430488B (zh) 記憶體裝置及其形成方法
KR100985756B1 (ko) 상변화 메모리 소자 및 그 제조 방법
US10468596B2 (en) Damascene process for forming three-dimensional cross rail phase change memory devices
KR101094384B1 (ko) 저항성 메모리 소자 및 그 제조 방법
KR101994280B1 (ko) 가변 저항 메모리 장치 및 그 제조 방법
US9640757B2 (en) Double self-aligned phase change memory device structure
US9190613B2 (en) Variable resistance memory device including phase change area defined by spacers
KR20090081848A (ko) 상변화 메모리 장치 및 그 형성 방법
JP2004040118A (ja) ダマシンビットライン工程を利用した半導体メモリー装置及びその製造方法
US20160225989A1 (en) Variable resistance memory device and method of manufacturing the same
KR100945791B1 (ko) 상변화 메모리 소자 및 그 제조 방법
KR101298189B1 (ko) 상변화 메모리 소자 및 그 제조 방법
KR20090090003A (ko) 상변화 메모리 소자 제조 방법
KR101889317B1 (ko) 상변화 메모리 장치 및 그 제조 방법
KR101845977B1 (ko) 반도체 장치 및 그 제조 방법
US8748958B1 (en) Phase-change random access memory device and method of manufacturing the same
KR101259842B1 (ko) 상변화 메모리 장치 및 그의 제조방법
KR100587636B1 (ko) 반도체 소자의 캐패시터 형성 방법
KR20120113121A (ko) 반도체 장치 및 이의 제조 방법
WO2021203886A1 (zh) 半导体结构及其制作方法
KR20130056381A (ko) 소자 분리막 구조물을 포함하는 반도체 장치 및 그 제조 방법
KR20110035783A (ko) 상변화 메모리 소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160321

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170323

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180326

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 7