KR20090090003A - 상변화 메모리 소자 제조 방법 - Google Patents

상변화 메모리 소자 제조 방법 Download PDF

Info

Publication number
KR20090090003A
KR20090090003A KR1020080015210A KR20080015210A KR20090090003A KR 20090090003 A KR20090090003 A KR 20090090003A KR 1020080015210 A KR1020080015210 A KR 1020080015210A KR 20080015210 A KR20080015210 A KR 20080015210A KR 20090090003 A KR20090090003 A KR 20090090003A
Authority
KR
South Korea
Prior art keywords
phase change
change material
sacrificial layer
material layer
layer
Prior art date
Application number
KR1020080015210A
Other languages
English (en)
Inventor
박창헌
박재영
이동렬
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080015210A priority Critical patent/KR20090090003A/ko
Publication of KR20090090003A publication Critical patent/KR20090090003A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/068—Shaping switching materials by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

상변화 메모리 셀 간의 전기적 절연 특성을 확보하기 위한 상변화 메모리 소자 제조 방법을 제시한다.
본 발명의 상변화 메모리 소자 제조 방법은 하부전극 콘택이 형성된 반도체 기판 상에 하부전극 콘택과 접촉되는 상변화 물질층 적층 구조를 형성하는 단계, 상변화 물질층 적층 구조를 포함하는 전체 구조 상에 희생층을 형성하는 단계 및 희생층을 제거하는 단계를 포함하여, 희생층을 제거함과 동시에 금속성 폴리머를 함께 제거함으로써, 간단한 공정으로 용이하게 셀 간 절연 특성을 확보할 수 있다.
PRAM, 부산물, 희생층

Description

상변화 메모리 소자 제조 방법{Fabrication Method of Phase-Change Memory Device}
본 발명은 상변화 메모리 소자에 관한 것으로, 보다 구체적으로는 셀 간의 전기적 절연 특성을 확보하기 위한 상변화 메모리 소자 제조 방법에 관한 것이다.
상변화 메모리 소자(Phase-change Random Access Memory; PRAM)는 비정질 상태에서는 높은 저항을, 결정질 상태에서는 낮은 저항을 갖는 상변화 물질의 상변화에 의해 정보를 기록하고 독출하는 메모리 소자로서, 플래쉬 메모리에 비해 빠른 동작 속도 및 높은 집적도를 갖는 장점이 있다.
상변화 메모리 소자를 제조할 때에는 스위칭 소자(PN 다이오드 등)를 포함하는 하부 구조가 형성된 반도체 기판 상에 하부전극 콘택(Bottom Electrode Contact; BEC)를 형성하고 평탄화 공정을 수행한다. 이어서, 노출된 BEC와 접촉되도록 상변화 물질과 도전층을 순차적으로 형성한 후 패터닝하여, 상변화 물질층 및 상부전극을 형성한다.
도 1은 일반적인 상변화 메모리 소자 제조 방법을 설명하기 위한 도면이다.
도시한 것과 같이, 반도체 기판(미도시) 상에 층간 절연막(101), 하부전극 콘택(103), 절연층(105)을 형성하고, 하부전극 콘택(103)과 접촉되도록 상변화 물질층(107) 및 상부전극(109)이 순차적으로 형성된다. 여기에서, 상부전극(109)은 티타늄(Ti), 티타늄 나이트라이드(TiN) 등과 같은 금속 물질을 이용하여 형성한다.
그런데, 상부전극(109) 및 상변화 물질층(107)을 패터닝하기 위한 식각 공정시 부산물(금속성 폴리머)(A, B)이 발생하게 된다. 그리고, 이러한 부산물(A, B)이 상변화 물질층(107) 및 상부전극(109)의 측벽, 또는 층간 절연막(101) 상에 부착되는 단점이 있다.
이에 따라, 상변화 물질층을 패터닝할 때 발생하는 금속성 폴리머(A, B)가 인접하는 상변화 물질층 간의 브리지(Bridge)로 작용하여, 각각의 메모리 셀이 절연되지 않고 쇼트되는 문제점이 있다.
본 발명은 상술한 단점 및 문제점을 해결하기 위하여 안출된 것으로서, 상변화 물질층 패터닝 후, 희생층의 형성 및 식각 공정에 의해 희생층과 함께 부산물을 제거하여 셀 간의 절연 특성을 개선할 수 있는 상변화 메모리 소자 제조 방법을 제공하는 데 그 기술적 과제가 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한 상변화 메모리 소자 제조 방법은 하부전극 콘택이 형성된 반도체 기판 상에 상기 하부전극 콘택과 접촉되는 상변화 물질층 적층 구조를 형성하는 단계; 상기 상변화 물질층 적층 구조를 포함하는 전체 구조 상에 희생층을 형성하는 단계; 및 상기 희생층을 제거하는 단계;를 포함한다.
본 발명에 의하면, 상변화 물질층을 패터닝한 후 희생층을 형성하고, 희생층을 제거함과 동시에 금속성 폴리머를 함께 제거함으로써, 간단한 공정으로 용이하게 셀 간 절연 특성을 확보할 수 있다.
따라서, 별도의 세정액이나 세정 공정을 추가하지 않고, 저렴한 비용과 안정된 공정으로 상변화 물질층의 동작 특성을 개선할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 구체적으 로 설명하기로 한다.
도 2a 내지 2d는 본 발명의 일 실시예에 의한 상변화 메모리 소자 제조 방법을 순차적으로 설명하기 위한 소자의 단면도이다.
먼저, 도 2a에 도시한 것과 같이, 하부구조가 형성된 반도체 기판(미도시) 상에 층간 절연막(201)을 형성하고, 층간 절연막의 지정된 부분을 패터닝한다. 그리고, 전체 구조 상에 제 1 도전물질 및 절연물질을 형성하고 평탄화하여, 내부가 절연층(205)으로 충진된 하부전극 콘택(203)을 형성한다.
다음, 전체 구조 상에 상변화 물질 및 제 2 도전물질을 순차적으로 형성하고 패터닝하여, 하부전극 콘택(203) 상에 상변화 물질층(207) 및 상부전극(209) 적층 구조(상변화 물질층 적층 구조)를 형성한다.
이 때, 상부전극(209)으로 사용된 금속 물질이 식각되면서 발생하는 부산물인 금속성 폴리머가 상변화 물질층 적층 구조(207, 209)의 측벽이나, 층간 절연막(201) 상에 부착되게 된다(A, B).
따라서, 본 발명에서는 도 2b와 같이, 전체 구조 상에 희생층(211)을 형성하고, 도 2c와 같이 식각 공정을 수행하여 희생층(211)을 제거한다. 여기에서, 희생층(211)은 질화막, 산화막 또는 산화막과 질화막의 적층 구조로 형성할 수 있다.
이와 같이 함으로써, 희생층(211)이 제거됨과 동시에 상변화 물질층 적층 구조(207, 209)의 측벽과 층간 절연막(201) 상에 부착된 부산물이 함께 제거되어, 상변화 물질층 패턴이 인접 셀과 쇼트되는 것을 방지할 수 있다.
이를 위하여, 희생층(211)은 비등방성 식각 공정으로 제거할 수 있다. 또 한, 식각 공정시 상변화 물질층(207)의 측벽이 손상되는 것을 방지하기 위하여, 폴리머 리치(Polymer-rich) 식각 가스, 예를 들어 Cl2/Ar/CF4 혼합 가스 또는 Cl2/Ar/CF4 혼합 가스에 CHF3 및 O2를 혼합한 가스를 이용하여, 물리적 식각 공정을 수행한다. 아울러, 층간 절연막(201) 상에 부착된 부산물(B)을 보다 효과적으로 제거하기 위해, 층간 절연막(201)이 지정된 깊이만큼 리세스될 정도로 과도 식각하는 것이 바람직하다.
상기와 같이 하여 부산물이 제거된 후에는 도 2d에 도시한 것과 같이 전체 구조 상에 캡핑층(213)을 형성한다. 캡핑층(213)을 형성함으로써, 상변화 물질층(207)과 하부전극 콘택(203)의 접촉 특성을 향상시킬 수 있고, 후속 공정에 의해 상변화 물질층(207)에 가해지는 스트레스나 오염을 최소화할 수 있다.
이와 같이, 본 발명에서는 상변화 물질층 적층 구조(207, 209)를 패터닝한 후, 희생층(211)을 형성하고 다시 제거하는 과정에 의해, 금속성 폴리머와 같은 부산물(A, B)을 효과적으로 제거할 수 있다.
한편, 이러한 금속성 폴리머에 인접 셀이 쇼트되는 현상은 상변화 물질층 적층 구조(207, 209)의 측벽에 부착된 부산물(A) 보다는 층간 절연막(201) 상에 부착되는 부산물(B)에 의한 영향이 크다. 따라서, 상변화 물질층 적층 구조(207, 209)의 측벽에 부착된 부산물(A)은 고려하지 않고, 층간 절연막(201) 상에 부착된 부산물(B) 만을 제거하여도, 셀 간의 절연 특성을 확보할 수 있을 것으로 기대된다.
도 3a 및 3b는 본 발명의 다른 실시예에 의한 상변화 메모리 소자 제조 방법 을 순차적으로 설명하기 위한 소자의 단면도이다.
먼저, 도 3a는 도 2b와 같이 희생층(211)을 형성한 후 식각 공정을 수행할 때, 스페이서 식각 공정을 수행함에 의해 상변화 물질층 적층 구조(207, 209) 측벽에 절연 스페이서(211A)를 형성한 상태를 나타낸다.
스페이서 식각 공정을 수행함에 의해, 상변화 물질층 적층 구조(207, 209)의 상부와 층간 절연막(201) 상부의 희생층은 제거되고, 이와 동시에 층간 절연막(201) 상의 부산물(B)이 제거되게 된다.
스페이서 식각 공정은 폴리머 리치(Polymer-rich) 식각 가스, 예를 들어 Cl2/Ar/CF4 혼합 가스 또는 Cl2/Ar/CF4 혼합 가스에 CHF3 및 O2를 혼합한 가스를 이용하여, 물리적 식각 공정으로 수행할 수 있다. 아울러, 층간 절연막(201) 상에 부착된 부산물(B)을 보다 효과적으로 제거하기 위해, 층간 절연막(201)이 지정된 깊이만큼 리세스될 정도로 과도 식각하는 것이 바람직하다.
결과적으로, 상변화 물질층 적층 구조(207, 209)의 측벽에만 희생층이 잔류하여, 절연 스페이서(211A)로 작용한다. 그리고, 상변화 물질층 적층 구조(207, 209) 측벽의 부산물(A)은 절연 스페이서(211A)에 의해 덮여지므로, 소자의 동작에 영향을 주지 않게 된다.
절연 스페이서(211A)를 형성한 후에는 도 3b에 도시한 것과 같이, 전체 구조 상에 캡핑층(213)을 형성하여, 상변화 물질층을 보호한다.
본 발명의 바람직한 실시예에서, 도 2a와 같이 상변화 물질층 적층 구 조(207, 209)를 형성한 후, 세정 공정을 더 수행하는 것도 가능하다. 세정 공정에 의해 금속성 폴리머가 어느정도 제거될 수는 있지만, 완벽한 제거는 어려우며, 후속되는 희생층(211) 형성 및 제거 과정을 통해 상변화 물질층(207) 간의 금속성 폴리머가 완전히 제거되어, 셀 간 절연 특성을 확보할 수 있게 된다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명은 상변화 메모리 소자 제조 공정 중, 상변화 물질층 적층 구조를 패터닝할 때 발생하는 금속성 폴리머를 제거하기 위하여 희생층을 형성한다. 그리고, 희생층과 함께 금속성 폴리머를 제거함으로써, 별도의 세정액이나 세정 공정을 추가하지 않고, 저렴한 비용과 안정된 공정으로 상변화 물질층의 동작 특성을 개선할 수 있다.
도 1은 일반적인 상변화 메모리 소자 제조 방법을 설명하기 위한 소자의 단면도,
도 2a 내지 2d는 본 발명의 일 실시예에 의한 상변화 메모리 소자 제조 방법을 순차적으로 설명하기 위한 소자의 단면도,
도 3a 및 3b는 본 발명의 다른 실시예에 의한 상변화 메모리 소자 제조 방법을 순차적으로 설명하기 위한 소자의 단면도이다.
<도면의 주요 부분에 대한 부호 설명>
201 : 층간 절연막 203 : 하부전극 콘택
205 : 절연층 207 : 상변화 물질층
209 : 상부전극 211 : 희생층
211A : 절연 스페이서 213 : 캡핑층

Claims (10)

  1. 상변화 메모리 소자 제조 방법으로서,
    하부전극 콘택이 형성된 반도체 기판 상에 상기 하부전극 콘택과 접촉되는 상변화 물질층 적층 구조를 형성하는 단계;
    상기 상변화 물질층 적층 구조를 포함하는 전체 구조 상에 희생층을 형성하는 단계; 및
    상기 희생층을 제거하는 단계;
    를 포함하는 상변화 메모리 소자 제조 방법.
  2. 제 1 항에 있어서,
    상기 희생층을 제거하는 단계는, 비등방성 식각 공정에 의해 상기 상변화 물질층 적층 구조의 상부 및 측벽의 희생층을 제거하는 단계인 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
  3. 제 1 항에 있어서,
    상기 희생층을 제거하는 단계는, 스페이서 식각 공정을 수행하는 단계인 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
  4. 제 1 항에 있어서,
    상기 상변화 물질층 적층 구조를 형성하는 단계는, 반도체 기판 상에 형성된 층간 절연막의 지정된 부분을 제거하고 하부전극 콘택을 형성하는 단계 및 상기 하부전극 콘택과 접촉되도록 상변화 물질층 적층 구조를 형성하는 단계를 포함하고,
    상기 희생층을 제거하는 단계는, 상기 층간 절연막이 지정된 깊이만큼 식각되도록 과도식각하는 단계인 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
  5. 제 1 항, 제 2 항 또는 제 3 항 중 어느 하나의 항에 있어서,
    상기 희생층은, 폴리머 리치(Polymer-rich) 식각 가스를 이용하여 제거하는 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
  6. 제 5 항에 있어서,
    상기 폴리머 리치 식각 가스는, Cl2/Ar/CF4 혼합 가스, 또는 Cl2/Ar/CF4 혼합 가스에 CHF3 및 O2를 혼합한 가스인 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
  7. 제 1 항, 제 2 항 또는 제 3 항 중 어느 하나의 항에 있어서,
    상기 희생층은, 물리적 식각 공정으로 제거하는 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
  8. 제 1 항에 있어서,
    상기 희생층을 제거한 후 전체 구조 상에 캡핑층을 형성하는 단계를 더 포함하는 상변화 메모리 소자 제조 방법.
  9. 제 1 항에 있어서,
    상기 희생층은 산화막, 또는 질화막, 또는 산화막과 질화막의 적층 구조인 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
  10. 제 1 항에 있어서,
    상기 상변화 물질층 적층 구조가 형성된 반도체 기판 상에 희생층을 형성하기 전 세정 공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
KR1020080015210A 2008-02-20 2008-02-20 상변화 메모리 소자 제조 방법 KR20090090003A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080015210A KR20090090003A (ko) 2008-02-20 2008-02-20 상변화 메모리 소자 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080015210A KR20090090003A (ko) 2008-02-20 2008-02-20 상변화 메모리 소자 제조 방법

Publications (1)

Publication Number Publication Date
KR20090090003A true KR20090090003A (ko) 2009-08-25

Family

ID=41207966

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080015210A KR20090090003A (ko) 2008-02-20 2008-02-20 상변화 메모리 소자 제조 방법

Country Status (1)

Country Link
KR (1) KR20090090003A (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101124301B1 (ko) * 2010-03-25 2012-03-27 주식회사 하이닉스반도체 상변화 메모리 소자 제조 방법
KR102203805B1 (ko) 2020-02-08 2021-01-14 노인숙 조립식 석쇠
WO2021030014A1 (en) * 2019-08-13 2021-02-18 Micron Technology, Inc. Techniques for forming self-aligned memory structures
KR102250910B1 (ko) 2020-12-01 2021-05-10 노인숙 조립식 석쇠
US11276821B2 (en) 2019-10-07 2022-03-15 Samsung Electronics Co., Ltd. Variable resistance memory device
KR20220101031A (ko) 2021-01-10 2022-07-19 노인숙 다용도 조립식 석쇠

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101124301B1 (ko) * 2010-03-25 2012-03-27 주식회사 하이닉스반도체 상변화 메모리 소자 제조 방법
WO2021030014A1 (en) * 2019-08-13 2021-02-18 Micron Technology, Inc. Techniques for forming self-aligned memory structures
US11417841B2 (en) 2019-08-13 2022-08-16 Micron Technology, Inc. Techniques for forming self-aligned memory structures
US11276821B2 (en) 2019-10-07 2022-03-15 Samsung Electronics Co., Ltd. Variable resistance memory device
KR102203805B1 (ko) 2020-02-08 2021-01-14 노인숙 조립식 석쇠
KR102250910B1 (ko) 2020-12-01 2021-05-10 노인숙 조립식 석쇠
KR20220101031A (ko) 2021-01-10 2022-07-19 노인숙 다용도 조립식 석쇠

Similar Documents

Publication Publication Date Title
KR101728320B1 (ko) 반도체 소자의 제조 방법
KR100780596B1 (ko) 반도체 소자의 콘택플러그 제조 방법
KR20090090003A (ko) 상변화 메모리 소자 제조 방법
KR20140073167A (ko) 반도체 소자의 미세 패턴 형성 방법
US9190613B2 (en) Variable resistance memory device including phase change area defined by spacers
US9640626B2 (en) Semiconductor device with buried gates and bit line contacting peripheral gate
US20190334084A1 (en) Resistive random access memory structure and manufacturing method thereof
US9859493B2 (en) Variable resistance memory device and method of manufacturing the same
KR101865296B1 (ko) 반도체 장치의 제조 방법
US8748860B2 (en) Phase change memory device having self-aligned bottom electrode and fabrication method thereof
US8753954B2 (en) Semiconductor device having capacitors fixed to support patterns and method for manufacturing the same
JP2006114896A (ja) 半導体装置の製造方法、湿式エッチングに対する耐性を有するエッチング阻止層の形成方法、及び半導体装置
TWI440138B (zh) 記憶體及其製作方法
CN102810631B (zh) 相变存储器的制造方法
KR101865765B1 (ko) 소자 분리막 구조물을 포함하는 반도체 장치 및 그 제조 방법
CN104979468A (zh) 一种半导体器件及其制造方法
US20240172457A1 (en) Vertical memory device
TWI351736B (en) Methods for forming a semiconductor device
KR20100107673A (ko) 상변화 기억 소자의 제조방법
US9583706B2 (en) Semiconductor apparatus and method for fabricating the same
KR101259842B1 (ko) 상변화 메모리 장치 및 그의 제조방법
KR20090069751A (ko) 상변화 메모리 소자 제조 방법
CN104425358A (zh) 插塞的形成方法
KR101124301B1 (ko) 상변화 메모리 소자 제조 방법
KR20120007710A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid