TWI430488B - 記憶體裝置及其形成方法 - Google Patents

記憶體裝置及其形成方法 Download PDF

Info

Publication number
TWI430488B
TWI430488B TW098128306A TW98128306A TWI430488B TW I430488 B TWI430488 B TW I430488B TW 098128306 A TW098128306 A TW 098128306A TW 98128306 A TW98128306 A TW 98128306A TW I430488 B TWI430488 B TW I430488B
Authority
TW
Taiwan
Prior art keywords
phase change
change material
apertures
electrode
forming
Prior art date
Application number
TW098128306A
Other languages
English (en)
Other versions
TW201017947A (en
Inventor
Jun Liu
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201017947A publication Critical patent/TW201017947A/zh
Application granted granted Critical
Publication of TWI430488B publication Critical patent/TWI430488B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Description

記憶體裝置及其形成方法
本發明之實施例係關於記憶體裝置及其製作方法。特定而言，本發明係關於具有橫向收縮相變材料或不同寬度之電極之記憶體裝置，其中橫向收縮之窄部分或窄電極係在該記憶體裝置之相對側上，且係關於此等記憶體裝置之製作。
相變隨機存取記憶體(PCRAM)係指能夠根據一施加之電流記錄及讀取資料之一非揮發性記憶體裝置。在一PCRAM裝置中，將一定體積的相變材料沈積在兩個電極之間以形成一單個記憶體單元。相變材料用於電子記憶體應用中，此乃因其能夠在一非晶狀態與結晶狀態之間進行電切換。此等材料選擇性地展示多於一個之電阻率值。舉例而言，當該相變材料處於一結晶狀態時，其電阻低，且當其處於一非晶狀態時，其電阻高。
在一PCRAM裝置中，一程式化電流穿過該相變材料以誘導一相變。此程式化電流由於該相變材料之電阻而產生熱量。所產生之熱量的量與一固定體積之材料中之電流密度成比例。隨著該材料體積減小，誘導該相變所需之該程式化電流亦減小。此外，隨著該程式化電流降低，所產生之熱量的量亦減小。
由於每一記憶體單元利用一程式化電流且每一PCRAM裝置存在數百萬之記憶體單元，因此需要一大的總能量輸入以運作該裝置。期望降低用以誘導相變所需之程式化電流之量，且如此一來，降低該裝置之總的能量需求。
此外，不斷地需要產生越來越小之記憶體裝置。隨著記憶體裝置被壓縮，相鄰記憶體單元之間的相對距離變小，從而導致極緊密接近之單元。據推理，如此緊密接近之單元將易受來自毗鄰單元的增加之熱影響。此現象習知為「熱串擾」。在將在一個記憶體單元中由施加程式化電流所產生之熱量熱傳導至一毗鄰的記憶體單元時發生熱串擾。
熱串擾係不期望的，此乃因其可致使一記憶體單元中之不需要之相變，從而導致儲存在該記憶體單元內之資料之訛誤。非晶狀態與結晶狀態之間的轉變可由溫度改變來引發。若不阻止熱串擾，則一未選單元(一未施加電流者)之相變材料將可能由於來自一毗鄰單元之熱傳送而轉換(亦即，無意地程式化至一不正確狀態)。將期望形成儘管具有最小規模及高單元密度但仍能夠以減少之能量汲取及可忽略之熱串擾運作之一裝置。
Happ等人之美國專利申請公開案第20070181932號闡述了一種熱隔離相變記憶體單元之方法。毗鄰的相變記憶體單元由第一及第二絕緣材料來彼此分開。該等相變記憶體單元中之該等相變材料具有一沙漏或錐形之形狀。
本發明揭示複數個記憶體單元，其具有在毗鄰的記憶體單元之可程式化卷之間的一增加之距離。該複數個記憶體單元可用於一記憶體裝置(例如，一PCRAM裝置)中。該PCRAM裝置可包含一相變材料來作為電可切換(可程式化)材料。該相變材料可組態於該PCRAM裝置中來作為一相變材料元件。藉由增加毗鄰的可程式化卷之間的距離，降低該等記憶體單元之間的熱串擾。為增加此距離，記憶體裝置6、6'、6"、6'''上之毗鄰的記憶體單元4之可程式化卷2之位置相對於彼此垂直地交錯或偏移，如圖1-4中所圖解闡釋。每一記憶體單元4包含一相變材料元件8B，其設置在兩個電極之間，例如，在一底部電極10與一頂部電極12之間。記憶體單元4配置成一陣列。以非限定性實例之方式，一個記憶體單元4之可程式化卷2可接近底部電極10而另一毗鄰的記憶體單元4之可程式化卷2可接近頂部電極12。
在一個實施例中，相變材料元件8B可包含其一橫向收縮部分14，如圖1-3中所圖解闡釋。相變材料元件8B在記憶體單元4之垂直方向上包含一窄化或收縮。橫向收縮部分14可位於相變材料元件8B與底部電極10或頂部電極12之一介面處，如圖1中所圖解闡釋，或位於相變材料元件8B內之一位置處，如圖2及3中所圖解闡釋。橫向收縮部分14可大致對應於記憶體單元4之可程式化卷2。在另一實施例(圖4中所圖解闡釋)中，底部電極52、54或頂部電極58、60可具有比相變材料元件8B之寬度小之一寬度。
如本文中所用，術語「可程式化卷」意指且包含當施加一電流至相變材料時該相變材料在其橫向收縮部分處在一非晶狀態與結晶狀態之間電切換之一部分。該可程式化卷可直接或間接接觸該記憶體單元之底部或頂部電極。若該相變材料不包含其一橫向收縮部分，則術語「可程式化卷」意指且包含該相變材料接觸該底部或頂部電極之一部分。
如本文中所用，術語「底部」、「頂部」、「上部」及「下部」係相對術語且闡述關於其上形成該記憶體裝置之一基板之部分。術語「頂部」或「上部」指遠離該基板之一部分，且術語「底部」或「下部」指緊密接近該基板之一部分。以非限定性實例之方式，片語「底部電極」及「頂部電極」係相對術語且意指及包含該電極之一導電材料相對於該基板之位置。「底部電極」闡述接近該基板之一電極，而「頂部電極」指遠離該基板之一電極。
如本文中所用，片語「相變材料」意指且包含一硫屬化合物，其包含一硫屬離子及一正電性元素。該相變材料之該硫屬離子可係氧(O)、硫(S)、硒(Se)、碲(Te)或釙(Po)。該正電性元素可包含(但不限於)氮(N)、矽(Si)、鎳(Ni)、鎵(Ga)、鍺(Ge)、砷(As)、銀(Ag)、銦(In)、錫(Sn)、銻(Sb)、金(Au)、鉛(Pb)、鉍(Bi)、鋁(Al)、鈀(Pd)、鈷(Co)、鉑(Pt)或其組合。該硫屬化合物可係二元、三元或四元化合物或此等元素之合金。以非限定性實例之方式，該硫屬化合物可包含以下元素之組合：Ge-Te、In-Se、Sb-Te、Sb-Se、Ga-Sb、Ge-Sb、In-Sb、As-Te、Al-Te、Si-Sb、Ge-Sb-Te、Te-Ge-As、In-Sb-Te、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、Ge-Sb-Se、In-Sb-Se、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd或Ge-Te-Sn-Pt。
上述硫屬化合物中之該等元素之化學計量不受限制。因此，可使用上述硫屬化合物中之元素之任一已知化學計量。在一個實施例中，該硫屬化合物係Ge、Sb及Te之一化合物(一GST材料)，諸如Ge2 Sb2 Te5 、Ge8 Sb32 Te56 (亦稱為Ge1 Sb4 Te7 )、Ge14 Sb28 Te56 (亦稱為Ge1 Sb2 Te4 )、Ge40 Sb9 Te51 、Ge44 Sb5 Te51 、Ge28 Sb27 Te45 、Ge58 Sb19 Te23 、Ge17 Sb27 Te56 或Ge30 Sb17 Te53 等。在另一實施例中，該硫屬化合物係Te81 Ge15 Sb2 S2 或Sb2 Te3 。
毗鄰的記憶體單元4之可程式化卷2相對於彼此垂直地偏移，如圖1-4中所示。換言之，毗鄰的記憶體單元4之可程式化卷2定位於記憶體裝置6、6' 、6" 、6''' 之相對側上。如圖5中進一步詳細地顯示，記憶體單元4具有一位元至位元之距離(或熱距離)d、一高度h、一間距s。位元至位元之距離d係毗鄰的記憶體單元4之可程式化卷2之間的距離，高度h係該相變材料之長度，且間距s係毗鄰的記憶體單元4之中心之間的水平距離。隨著記憶體裝置6、6'、6"、6'''之大小持續減小，高度h可介於自約20nm至約40nm之範圍內且間距s可介於自約20nm至約40nm之範圍內。以非限定性實例之方式，當間距s係約20nm時，高度h係自約20nm至約40nm。位元至位元之距離d經計算為(h2 +s2 )之平方根。以非限定性實例之方式，若s係20nm且h係30nm，則d係約36nm。相反，一習用記憶體裝置(其中毗鄰的記憶體單元之可程式化卷係在彼此相同之垂直平面上)之位元至位元之距離d係等於該等毗鄰的記憶體單元之該等可程式化卷之間的水平距離。換言之，在其中s係20nm且h係30nm之一習用記憶體裝置中，位元至位元之距離d係20nm。
可結合半導體製作中採用之習用技術來實踐本發明之該等實施例以產生期望之記憶體裝置6、6'、6"、6'''。雖然為對本發明之實施例提供一詳盡說明，以下說明提供諸如材料類型、材料尺寸及處理條件等之具體細節，但一熟習此項技術者將瞭解，可在不採用此等具體細節之情況下實踐本發明之該等實施例。此外，本文中提供之該說明並未形成用於製造一PCRAM裝置之一完整的製程流程，且下文所述之該PCRAM裝置並未形成一完整的半導體裝置。下文僅詳細闡述用以瞭解本發明之該等實施例必需之彼等製程動作及結構。用以形成包含該PCRAM裝置之一完整的半導體裝置之額外動作可由習用技術來執行。
本文中呈現之該等圖解並非意指任何特定PCRAM裝置之實際視圖，而僅係用以闡述本發明之實施例所採用之理想化表示。此外，該等圖解並非係按比例繪製。圖中共同的元件及特徵可保持相同的數字符號。
為形成記憶體裝置6、6'、6"、6'''，底部電極10可係介電材料13中之一所謂的「插頭」，如圖1-4中所圖解闡釋。介電材料13可由一適合的絕緣或介電材料(例如，一氧化物或一氮化物)形成。以非限定性實例之方式，介電材料13可係電漿增強型CVD(「PECVD」)SiOz (其中z係1或2)、PECVD氮化矽或標準的熱CVDSi3 N4 。介電材料13及底部電極10可形成於諸如一習用矽基板或包含一半導體材料層之其他體基板之一基板(未顯示)上。如本文中所用，術語「體基板」不僅包含矽晶圓，而且包含絕緣體上覆矽(「SOI」)之基板、藍寶石上覆矽(「SOS「)之基板、一基底半導體基礎上之磊晶矽層及其他半導體或光電子材料(例如，矽-鍺、鍺、砷化鎵或磷化銦)。該基板可係摻雜或未摻雜的。為使底部電極10形成為一插頭，介電材料13可經圖案化以形成填充有底部電極10之導電材料之孔口。該導電材料可包含(但不限於)W、Ni、氮化鉭(TaN)、Pt、氮化鎢(WN)、Au、氮化鈦(TiN)或氮化鋁鈦(TiAlN)。底部電極10可由一習用沈積技術(例如，由化學氣相沈積(CVD)或物理氣相沈積(PVD))形成。上覆於介電材料13之該導電材料之部分可(例如)由CMP移除。
另一選擇係，底部電極10之該導電材料可形成為介電材料13上之一層或其他三維組態，如圖6中所圖解闡釋。圖6圖解闡釋經組態為一層之底部電極10之該導電材料、以及一圖案化的相變材料元件8A及一圖案化的遮罩材料16A。如下文中詳細闡述，在將頂部電極12之該導電材料形成為一層之後，底部電極10及頂部電極12可由習用之光微影技術原位蝕刻以形成記憶體單元4。雖然本文中該等圖式中之大多數圖式圖解闡釋將底部電極10之該導電材料形成為介電材料13中之一插頭，但可構想其中該導電材料形成為一層之額外實施例。
為形成圖1之記憶體裝置6，相變材料8可形成於介電材料13及底部電極10上且與此兩者接觸，如圖7中所示。相變材料8可由包含但不限於CVD或PVD之一習用技術形成。然而，亦可使用此項技術中習知之其他沈積技術。相變材料8可具有自約10nm至約100nm之一厚度。可將一遮罩材料16施加於相變材料8上。遮罩材料16可係一習用之光阻劑材料且可由一熟習此項技術者來選擇。遮罩材料16可經顯影及蝕刻以形成一期望之圖案，將該圖案轉印至相變材料8以形成圖案化的相變材料8A及其中之複數個溝槽18，如圖8中所示。複數個溝槽18由圖案化的相變材料8A之側壁界定。遮罩材料16亦可係一硬遮罩，其由包含但不限於非晶碳或透明碳或氧化矽之一材料形成。圖案化的相變材料8A可具有自約10nm至約100nm之一高度(例如，約60nm)及自約5nm至約50nm之一寬度(例如，約25nm)。圖案化的相變材料8A可具有任一幾何截面形狀，例如，圓形、矩形或橢圓形(舉例而言)。溝槽18可藉由使用一單個蝕刻或多個蝕刻來蝕刻遮罩材料16及相變材料8(例如，藉由蝕刻遮罩材料16且然後蝕刻相變材料8)來形成。端視所用之該等材料，遮罩材料16及相變材料8可使用一干蝕刻製程、一濕蝕刻製程或其之組合來蝕刻。遮罩材料16及相變材料8之蝕刻可使用習用之蝕刻化學品(其未在本文中詳細闡述)來所述進行。該蝕刻化學品可由一熟習此項技術者基於所用之該等材料來選擇。以非限定性實例之方式，遮罩材料16及相變材料8可藉由反應性離子蝕刻或電漿蝕刻來蝕刻。該蝕刻劑可係CF4 、CHF3 、CH2 F2 、C2 F6 、CCl4 、Cl2 或C4 F8 中之任一者。在一個實施例中，該蝕刻劑係CF4 。
可選擇性地移除或裁剪圖案化的遮罩材料16A，如圖9中所圖解闡釋。裁剪的遮罩材料16B之垂直厚度及橫向寬度相對於其先前之厚度及寬度可減少。裁剪的遮罩材料16B之寬度可約等於一橫向收縮之相變材料8B在其最窄截面面積處之一所期望之寬度(參見圖10)。裁剪圖案化的遮罩材料16A可由習用之技術(例如，由一各向同性蝕刻製程)來實現。該各向同性蝕刻劑之選擇可端視用作遮罩材料16之該材料且可由一熟習此項技術者來確定。以非限定性實例之方式，圖案化的遮罩材料16A可使用(舉例而言)氫氟酸或CF4 來各向同性地蝕刻。
下伏於裁剪的遮罩材料16B之圖案化的相變材料8A可使用裁剪的遮罩材料16B作為一蝕刻遮罩來各向異性地蝕刻，如圖10中所示。以非限定性實例之方式，圖案化的相變材料8A可使用一干蝕刻來各向異性地蝕刻。可移除圖案化的相變材料8A之部分以形成橫向收縮之相變材料8B，其具有大致非垂直或傾斜之側壁。在記憶體裝置6中，橫向收縮之相變材料8B可具有一大致錐形或截頭錐形之形狀。因此，橫向收縮之相變材料8B之一第一端19可具有與橫向收縮之相變材料8B之一第二端21相比較減小之一寬度。
裁剪的遮罩材料16B可使用一習用之蝕刻劑(其可基於所用之材料來選擇)來移除。一絕緣材料20可等形地形成於橫向收縮之相變材料8B、介電材料13及底部電極10之暴露表面上，如圖11中所示。絕緣材料20可係此項技術中習知之任一材料以具有介電特性且能夠等形地沈積。絕緣材料20可由可用於等形沈積之任一習知之沈積技術(例如，原子層沈積(「ALD」))來沈積。舉例而言，絕緣材料20可係一ALD氧化物、一ALD氮化物或氧氮化矽。可移除絕緣材料20之水平部分(例如，設置於底部電極10之一上表面上及橫向收縮之相變材料8B之一上表面上之彼等部分)，如圖12中所示。此等水平部分可由習用之技術(其未在本文中詳細闡述)來移除。移除絕緣材料20之此等水平部分可暴露橫向收縮之相變材料8B之一上表面及底部電極10之上表面，從而形成由絕緣材料20之側壁及底部電極10之上表面界定之間距30。由於絕緣材料20等形地沈積於橫向收縮之相變材料8B上，因此間距30由非垂直或傾斜之側壁來定界。
間距30可填充有填充相變材料24，如圖13中所示。填充相變材料24可係先前所述之該等材料中之一者且可與用作相變材料8之該材料相同或不同。填充相變材料24可包含不同於相變材料8之元素之組合。另一選擇係，填充相變材料24可包含與相變材料8相同之元素但具有一與相變材料8不同之化學計量。若對相變材料8及填充相變材料24使用相同之材料，則毗鄰的記憶體單元可具有相同之程式化電流。藉由對相變材料8及填充相變材料24利用不同之材料，毗鄰的記憶體單元可具有不同之程式化電流。端視相變材料元件8B及填充相變材料24與該等電極(電極10、12、52、54、58、或60)之截面接觸面積，可選擇用於相變材料8及填充相變材料24之材料以對毗鄰的記憶體單元提供類似之程式化電流。間距30可由一習用之技術來用填充相變材料24填充。上覆於絕緣材料20及橫向收縮之相變材料8B之填充相變材料24之部分可由習用之技術(例如，由化學機械平坦化(「CMP」))來移除以暴露填充相變材料24及絕緣材料20。由於間距30具有傾斜之側壁，因此形成於間距30中之填充相變材料24亦具有傾斜之側壁及橫向收縮部分14。
然後，可形成上覆於絕緣材料20、橫向收縮之相變材料8B及填充相變材料24之暴露表面之頂部電極12，如圖14中所示。頂部電極12可由先前所述之用作底部電極10之該等導電材料中之一者形成。頂部電極12及絕緣材料20之下伏部分可由習用之光微影技術來蝕刻以暴露介電材料13之部分，從而形成圖1中所示之記憶體單元4。以非限定性實例之方式，可將一光阻劑材料(未顯示)施加於頂部電極12上且根據習用之光微影技術來顯影及蝕刻。若底部電極10形成為一層，則底部電極10、頂部電極12及絕緣材料20之該等下伏部分可由習用之光微影技術原位蝕刻以形成記憶體單元4。毗鄰的記憶體單元4可由一空隙26分開。另一選擇係，空隙26可填充有一絕緣材料(未顯示)，例如，氧化矽、氮化矽或具有一低熱傳導率之一材料。
在圖1之記憶體裝置6中，橫向收縮之相變材料8B及填充相變材料24之橫向收縮部分14分別直接接觸頂部電極12及底部電極10。橫向收縮部分14對應於記憶體單元4之可程式化卷2。橫向收縮之相變材料8B可具有係填充相變材料24之形狀之一倒置影像之一形狀。由於橫向收縮之相變材料8B及填充相變材料24具有相對定向之倒置錐形形狀，因此使毗鄰的記憶體單元4之可程式化卷2之間的位元至位元之距離d最大化。
為形成圖2之記憶體裝置6'，可形成遮罩材料16、相變材料8、底部電極10及介電材料13，如圖7中所示。可如先前結合圖7所述形成此等材料。可圖案化遮罩材料16及相變材料8，如圖15中所示。可如先前結合圖8所述進行遮罩材料16及相變材料8之圖案化，只是除圖案化的相變材料8A以外，相變材料8C之一部分仍留在底部電極10及介電材料13之一頂部表面上。因此，未暴露底部電極10及介電材料13。相變材料8之局部移除可由習用之蝕刻技術(其未在本文中詳細闡述)來實現。遮罩材料16及相變材料8之圖案化產生開口28，開口28由相變材料8C之一底部表面及圖案化的相變材料8A之大致垂直之側壁來界定。可裁剪圖案化的遮罩材料16A，如圖16中所示。可如先前結合圖9所述完成遮罩材料16之裁剪。裁剪的遮罩材料16B可用作一蝕刻遮罩以各向異性地蝕刻圖案化的相變材料8A，從而產生對應於相變材料元件8B之橫向收縮之相變材料8B，如圖17中所示。橫向收縮之相變材料8B之第一端19可具有與橫向收縮之相變材料8B之第二端21相比較減小之一寬度。可如先前結合圖10所述進行圖案化的相變材料8A之各向異性蝕刻，相變材料8C可大致不受該各向異性蝕刻影響。
可移除裁剪的遮罩材料16B且絕緣材料20可等形地形成於橫向收縮之相變材料8B及相變材料8C之暴露表面上，如圖18中所示。可如先前結合圖11所述進行絕緣材料20之形成。可移除絕緣材料20之水平部分(例如，設置於橫向收縮之相變材料8B及相變材料8C之頂部表面上之彼等部分)，從而形成由絕緣材料20之大致非垂直或傾斜之側壁及相變材料8C之頂部表面界定之間距31，如圖19中所示。可如先前結合圖12所述進行絕緣材料20之水平部分之移除。間距31可填充有填充相變材料24，如圖20中所述。可如先前結合圖13所述進行填充間距31。另一相變材料32可形成於橫向收縮之相變材料8B、絕緣材料20及填充相變材料24之暴露表面上，如圖21中所示。另一相變材料32可係先前所述之該等材料中之一者且可與相變材料8或填充相變材料24相同或不同。另一相變材料32可在橫向收縮之相變材料8B、絕緣材料20及填充相變材料24上形成一大致平坦層。
然後，可形成上覆於另一相變材料32之頂部電極12。可如先前結合圖14所述形成頂部電極12。如圖2中所示，頂部電極12及絕緣材料20之下伏部分、另一相變材料32及相變材料8C可由習用之技術來蝕刻以暴露介電材料13之部分且形成記憶體單元4。毗鄰的記憶體單元4可由一空隙26分開。另一選擇係，空隙26可填充有一絕緣材料(未顯示)，例如，氧化矽、一氮化矽或具有一低熱傳導率之一材料。
在圖2之記憶裝置6' 中，橫向收縮之相變材料8B及填充相變材料24之橫向收縮部分14直接接觸相變材料8C及另一相變材料32而不直接接觸底部電極10及頂部電極12。相變材料8C及另一相變材料32係大致接觸底部電極10及頂部電極12。橫向收縮部分14對應於記憶體單元4之可程式化卷2。填充相變材料24可具有係橫向收縮之相變材料8B之形狀之一倒置影像之一形狀。由於橫向收縮之相變材料8B及填充相變材料24具有交替、相對定向之倒置錐形形狀，因此使毗鄰的記憶體單元4之可程式化卷2之間的位元至位元之距離d最大化。
可使用兩種光罩製程來製作圖1及2之記憶體裝置6、6'。在一個實施例中，一第一光罩製程用以圖案化相變材料8及遮罩材料16而第二光罩製程用以原位圖案化底部及頂部電極10、12。在一第二實施例中，一第一光罩製程用以圖案化相變材料8及遮罩材料16之至少一部分而第二光罩製程用以原位圖案化底部及頂部電極10、12。由於一習用之記憶體裝置之製作(其中毗鄰的記憶體單元之可程式化卷係在彼此相同之垂直平面上)亦利用兩種光罩製程，一種光罩製程用以圖案化該底部電極且另一種光罩製程用以圖案化該記憶體單元及該頂部電極，因此記憶體裝置6、6'之製作可在不利用額外製程條例之情況下實現。
為形成圖3之記憶體裝置6"，可如先前結合圖7所述在介電材料13中形成底部電極10之插頭。然後，可在介電材料13及底部電極10上形成額外的介電材料34，且在其中形成交替的寬孔口36及局部收縮之寬孔口38，如圖22中所示。寬孔口36及局部收縮之寬孔口38可形成於底部電極10上。寬孔口36及局部收縮之寬孔口38可使用習用之光微影技術隨後一干蝕刻製程來形成。以非限定性實例之方式，一遮罩(未顯示)可用以產生寬孔口36及窄孔口40(以虛線顯示)。隨後，可加寬窄孔口40之一部分以形成局部收縮之寬孔口38。局部收縮之寬孔口38在其最寬點處之寬度可與寬孔口36之寬度大致相同。以非限定性實例之方式，可加寬窄孔口40之一頂部部分以形成一橫向架42，而交替的窄孔口40之一底部部分之一寬度可保持大致不受影響，從而遮蔽寬孔徑38。橫向架42可提供橫向收縮部分14至局部收縮之寬孔口38。
另一選擇係，一遮罩(未顯示)可用以由習用之光微影技術在上覆於交替之底部電極10之介電材料13中產生窄孔口40。然後，可增加窄孔口40之全部或一部分之寬度，從而分別產生寬孔口36及局部收縮之寬孔口38。為形成寬孔口36，可加寬交替之窄孔口40之寬度。交替之窄孔口40可藉由遮蔽(未顯示)不欲加寬之彼等窄孔口40來加寬。另一選擇係，不欲加寬之彼等窄孔口40可填充有一犧牲材料(未顯示)。然後，欲加寬之窄孔口40可經歷一各向異性蝕刻而不欲加寬之彼等窄孔口40由該遮罩或犧牲材料來保護。隨後，該遮罩或犧牲材料可由習用之技術來移除。為形成局部收縮之寬孔口38，可加寬交替之窄孔口40之一頂部部分以形成橫向架42，而交替之窄孔口40之一底部部分之一寬度可保持大致不受影響，從而遮蔽寬孔口38。橫向架42可提供橫向收縮部分14至局部收縮之寬孔口38。相變材料8可沈積於寬孔口36及局部收縮之寬孔口38中，如圖23中所示。相變材料8可係先前所述之該等材料中之一者且可由習用之技術沈積於寬孔口36及局部收縮之寬孔口38中。可(例如)由CMP移除上覆於介電材料13之相變材料8之部分。
然後，可形成交替之寬孔口44及窄孔口46，如圖24中所示。寬孔口44可形成於其中具有橫向收縮部分14之相變材料8上而窄孔口46可形成於無橫向收縮部分14之相變材料8上。寬孔口44及窄孔口46可藉由移除相變材料8之一部分來形成。另一選擇係，可在介電材料13及相變材料8上形成額外的介電材料(未顯示)，並移除該額外的介電材料之若干部分以形成寬孔口44及窄孔口46。然後，寬孔口44及窄孔口46可用另一相變材料32填充，如圖3中所示。另一相變材料32可係先前所述之該等材料中之一者且可與相變材料8相同或不同。導電材料可形成於相變材料8及另一相變材料32上且經蝕刻以形成頂部電極12，如圖3中所示。如圖3中所示，記憶體裝置6"之記憶體單元4之相變材料8及另一相變材料32可包含一第一部分48及一第二部分50，其中第二部分50之寬度可大於第一部分48之寬度，從而形成一所謂的「Y」形狀。毗鄰的記憶體單元4可具有交替之Y形狀。第一部分48與第二部分50之一介面可產生相變材料8之橫向收縮部分14。第一部分48及第二部分50對應於相變材料元件8B。橫向收縮部分14對應於記憶體單元4之可程式化卷2。毗鄰的記憶體單元4之第一部分48可以一交替的方式相對於彼此垂直地交錯或偏移且可分別直接接觸底部電極10與頂部電極12中之一者。由於毗鄰的記憶體單元4具有交替的倒置Y形狀，因此使毗鄰的記憶體單元4之可程式化卷2之間的位元至位元之距離d最大化。
記憶體裝置6中之橫向收縮部分14確保橫向收縮之相變材料8B或填充相變材料24接觸底部電極10或頂部電極12之截面接觸面積最大化，此減少用以在非晶狀態與結晶狀態之間電切換可程式化卷2之電流之量。在記憶體裝置6" 中，相變材料8之第一部分48相對於第二部分50減小之寬度亦提供用於接觸底部電極10或頂部電極12之一減小之截面接觸面積。在記憶體裝置6'、6"中，藉由定位橫向收縮部分14以使得橫向收縮部分14不直接接觸底部或頂部電極10、12，減少可程式化卷2與底部或頂部電極10、12之間的熱量損失。因此，可程式化卷2與底部或頂部電極10、12之間的一介面在記憶體裝置6'、6"之使用及作業期間保持涼，此改良該等記憶體裝置之可靠性。此外，橫向收縮部分14之減少之橫截面面積增加穿過其間之電流密度，從而減少用以電切換可程式化卷2之電流之量。交替的錐形形狀(記憶體裝置6、6'中)或交替的Y形狀(記憶體裝置6"中)用以在記憶體裝置6、6'、6"之使用及作業期間最大化毗鄰的記憶體單元4之間的位元至位元之距離d，從而減少毗鄰的記憶體單元4之間的熱傳送且因此減少不需要之相變。
為最大化毗鄰的記憶體單元4之間的位元至位元之距離d且最小化相變材料8之可程式化卷2與其相關聯的底部及頂部電極中之一者之間的接觸面積，可形成圖4中所示之記憶體裝置6'''。一單個記憶體單元4之底部及頂部電極可具有不同之寬度，例如，一寬底部電極54及一窄頂部電極58。一毗鄰的記憶體單元4之底部及頂部電極可以一交替的方式垂直地交錯或偏移，以使得每一記憶體單元4具有一窄底部電極52及一寬頂部電極60而一橫向毗鄰的記憶體單元具有一寬底部電極54及一窄頂部電極58，且反之亦然。
為形成記憶體裝置6'''，介電材料13可經圖案化以在其中形成交替的橫向毗鄰的窄孔口(未顯示)及寬孔口(未顯示)。介電材料13可係先前所述之該等材料中之一者。該等窄孔口及寬孔口可用導電材料填充以形成窄底部電極52及寬底部電極54，如圖25中所示。該導電材料可係先前所述之該等材料中之一者。可(例如)由CMP移除上覆於介電材料13及底部電極52、54之頂部表面之該導電材料之部分。
可將一額外的介電材料34施加於底部電極52、54及介電材料13上。額外的介電材料34可與介電材料13相同或不同。如此項技術中所習知，額外的介電材料34可經圖案化以在額外的介電材料34中形成複數個相等寬度之孔口(未顯示)。此等孔口可用相變材料填充，從而形成相變材料元件8B，如圖26中所示。該相變材料可係先前所述之該等硫屬化合物中之一者。然後，舉例而言，可使用CMP來平坦化該記憶體裝置之一上表面。另一選擇係，該相變材料可沈積為底部電極52、54及介電材料13上之一層(未顯示)且經圖案化以形成相變材料元件8B。然後，可施加額外的介電材料34且使其經歷CMP，從而產生圖26中所示之結構。
可在介電材料13及額外的介電材料34上形成另一介電材料56。另一介電材料56可與介電材料13、34相同或不同。如此項技術中所習知，另一介電材料56可經圖案化以形成複數個交替的橫向毗鄰的窄孔口(未顯示)及寬孔口(未顯示)。另一介電材料56中之該等窄孔口可形成於具有寬底部電極54之該等記憶體單元位置上，而另一介電材料56中之該等寬孔口可形成於具有窄底部電極52之該等記憶體單元位置上。該等窄孔口及寬孔口可用導電材料填充以形成窄頂部電極58及寬頂部電極60，如圖4中所示。該導電材料可係先前所述之該等材料中之一者且可與用於底部電極52、54之該導電材料相同或不同。可(例如)由CMP移除上覆於另一介電材料56、窄頂部電極58及寬頂部電極60之頂部表面之該導電材料之部分。
由於相變材料元件8B與該等窄電極(窄頂部電極58或窄底部電極52)具有不同之寬度，因此使相變材料元件8B與窄電極52、58接觸之表面積最小化。因此，減少用以在非晶狀態與結晶狀態之間電切換可程式化卷2之電流之量。此外，藉由使該等窄電極(窄頂部電極58或窄底部電極52)之位置交替，最大化毗鄰的記憶體單元4之可程式化卷2之間的位元至位元之距離d。
雖然可易於對本發明做出各種修改及替代形式，但具體實施例已以實例方式顯示於圖式中並詳細闡述於本文中。然而，本發明並不限於所揭示之該等特定形式。相反，本發明涵蓋歸屬於本發明之如由以下隨附申請專利範圍及其合法等效物所界定之範疇內之所有修改、改變及替代形式。
2．．．可程式化卷
4．．．記憶體單元
6．．．記憶體裝置
6'．．．記憶體裝置
6"．．．記憶體裝置
6'''．．．記憶體裝置
8．．．相變材料
8A．．．圖案化的相變材料(元件)
8B．．．相變材料元件/橫向收縮之相變材料
8C．．．相變材料
10．．．底部電極
12．．．頂部電極
13．．．介電材料
14．．．橫向收縮部分
16．．．遮罩材料
16A．．．圖案化的遮罩材料
16B．．．裁剪的遮罩材料
18．．．溝槽
19．．．第一端
20．．．絕緣材料
21．．．第二端
24．．．填充相變材料
26．．．間隙
28．．．開口
30．．．間距
31．．．間距
32．．．另一相變材料
34．．．額外的介電材料
36．．．寬孔口
38．．．局部收縮之寬孔口
40．．．窄孔口
42．．．橫向架
44．．．寬孔口
46．．．窄孔口
48．．．第一部分
50．．．第二部分
52．．．窄底部電極
54．．．寬底部電極
56．．．另一介電材料
58．．．窄頂部電極
60．．．寬頂部電極
圖1-5係根據本發明之實施例之記憶體裝置之剖視圖；
圖6-14係圖解闡釋圖1之記憶體裝置之製作之剖視圖；
圖15-21係圖解闡釋圖2之記憶體裝置之製作之剖視圖；
圖22-24係圖解闡釋圖3之記憶體裝置之製作之剖視圖；及
圖25-26係圖解闡釋圖4之記憶體裝置之製作之剖視圖。
2．．．可程式化卷
4．．．記憶體單元
10．．．底部電極
12．．．頂部電極

Claims (20)

  1. 一種記憶體裝置，其包括：複數個記憶體單元，每一記憶體單元包括設置於一底部電極與一頂部電極之間的一相變材料元件，其中每一記憶體單元之該相變材料元件包括其一橫向收縮部分且其中毗鄰的記憶體單元之該相變材料元件之該等橫向收縮部分定位於一記憶體裝置之相對側上。
  2. 如請求項1之記憶體裝置，其中毗鄰的記憶體單元之該等相變材料元件之該等橫向收縮部分交替地接觸該底部電極或該頂部電極。
  3. 如請求項1之記憶體裝置，其中毗鄰的記憶體單元之該等相變材料元件之該等橫向收縮部分交替地接觸另一相變材料。
  4. 如請求項1之記憶體裝置，其中一個記憶體單元之該橫向收縮部分接觸該底部電極且一毗鄰的記憶體單元之該橫向收縮部分接觸該頂部電極。
  5. 如請求項1之記憶體裝置，其中毗鄰的記憶體單元由一空隙分開。
  6. 如請求項1之記憶體裝置，其中每一記憶體單元之該相變材料元件包括一大致截頭錐形之形狀或一大致Y形狀。
  7. 如請求項1之記憶體裝置，其中每一記憶體單元之該相變材料元件之一部分之一寬度大於該第一電極或該第二電極之一寬度。
  8. 如請求項7之記憶體裝置，其中一記憶體單元之該相變材料元件之該橫向收縮部分直接接觸該底部電極或該頂部電極。
  9. 一種記憶體裝置，其包括：複數個記憶體單元，每一者具有一頂部電極、一底部電極及設置於其間之一相變材料元件，其中毗鄰的記憶體單元之該等頂部電極之寬度彼此不同且毗鄰的記憶體單元之該等底部電極之寬度彼此不同。
  10. 如請求項9之記憶體裝置，其中每一記憶體單元之該相變材料元件之一寬度約等於該頂部電極與該底部電極中之一者之該寬度。
  11. 一種形成一記憶體裝置之方法，該方法包括：在一第一電極上形成一相變材料；移除該相變材料之一部分以形成包括一第一端及一第二端之複數個第一橫向收縮之相變材料元件，其中該第一端之一寬度窄於該第二端之一寬度；形成包括一第一端及一第二端之複數個第二橫向收縮之相變材料元件，其中該第一端之一寬度窄於該第二端之一寬度，其中至少一些第二橫向收縮之相變材料元件定位於第一橫向收縮之相變材料元件之間且其中該第一及第二橫向收縮之相變材料元件之該等第一端定位於一記憶體裝置之相對側上；及在該第一及第二橫向收縮之相變材料元件上形成一第二電極。
  12. 如請求項11之方法，其進一步包括在第一橫向收縮之相變材料元件之傾斜側壁上等形地形成一絕緣材料及移除該絕緣材料之水平部分以形成具有該複數個第一橫向收縮之相變材料元件之一倒置影像之複數個間距。
  13. 如請求項11之方法，其中形成複數個第一橫向收縮之相變材料元件及第二橫向收縮之相變材料元件包括形成該等第一橫向收縮之相變材料元件之該等第一端及該等第二橫向收縮之相變材料元件之該等第一端以直接接觸該第一電極或該第二電極。
  14. 如請求項11之方法，其中形成複數個第二橫向收縮之相變材料元件包括形成該複數個第二橫向收縮之相變材料元件以具有該複數個第一橫向收縮之相變材料元件之一倒置影像。
  15. 如請求項11之方法，其進一步包括在毗鄰的第一與第二橫向收縮之相變材料元件之間形成一空隙。
  16. 如請求項11之方法，其進一步包括形成接觸該複數個第一橫向收縮之相變材料元件及該複數個第二橫向收縮之相變材料元件之水平定位之相變材料之額外部分。
  17. 如請求項11之方法，其中形成複數個第一橫向收縮之相變材料元件包括：在定位於一第一電極上之一介電材料中形成複數個交替的孔口及收縮孔口；用一第一相變材料來填充該複數個孔口及收縮孔口；在該第一相變材料上形成一額外的介電材料； 在該額外的介電材料中形成複數個交替的寬孔口及窄孔口以暴露該第一相變材料；及用一第二相變材料來填充該複數個寬孔口及窄孔口以形成複數個橫向收縮之相變材料元件。
  18. 如請求項17之方法，其中用一第一相變材料來填充該複數個孔口及收縮孔口及用一第二相變材料來填充該複數個寬孔口及窄孔口包括用相同的相變材料來填充該等孔口、收縮孔口、寬孔口及窄孔口。
  19. 如請求項17之方法，其中用一第一相變材料來填充該複數個孔口及收縮孔口及用一第二相變材料來填充該複數個寬孔口及窄孔口包括用一不同的相變材料來填充該等孔口、收縮孔口、寬孔口及窄孔口。
  20. 一種形成一記憶體裝置之方法，該方法包括：在一介電材料中形成複數個交替的窄第一電極及寬第一電極；在該等窄第一電極、該等寬第一電極及該介電材料上形成一額外的介電材料；在該額外的介電材料中形成複數個孔口；用一相變材料來填充該複數個孔口；在該相變材料上形成另一介電材料；在該另一介電材料中形成複數個交替的寬孔口及窄孔口以暴露該相變材料，其中該等寬孔口定位於該等窄第一電極上且該等窄孔口定位於該等寬第一電極上；及用一導電材料來填充該複數個寬孔口及窄孔口以形成複數個交替的窄第二電極及寬第二電極。
TW098128306A 2008-08-21 2009-08-21 記憶體裝置及其形成方法 TWI430488B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/195,510 US7772583B2 (en) 2008-08-21 2008-08-21 Memory devices and methods of forming the same

Publications (2)

Publication Number Publication Date
TW201017947A TW201017947A (en) 2010-05-01
TWI430488B true TWI430488B (zh) 2014-03-11

Family

ID=41695506

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098128306A TWI430488B (zh) 2008-08-21 2009-08-21 記憶體裝置及其形成方法

Country Status (6)

Country Link
US (6) US7772583B2 (zh)
EP (2) EP2455971B1 (zh)
KR (1) KR101066733B1 (zh)
CN (1) CN102124565B (zh)
TW (1) TWI430488B (zh)
WO (1) WO2010022065A2 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7852658B2 (en) 2008-03-14 2010-12-14 Micron Technology, Inc. Phase change memory cell with constriction structure
US7772583B2 (en) * 2008-08-21 2010-08-10 Micron Technology, Inc. Memory devices and methods of forming the same
US8097870B2 (en) * 2008-11-05 2012-01-17 Seagate Technology Llc Memory cell with alignment structure
US8680650B2 (en) 2009-02-03 2014-03-25 Micron Technology, Inc. Capacitor structures having improved area efficiency
KR101604041B1 (ko) * 2009-08-27 2016-03-16 삼성전자주식회사 상변화 물질을 포함하는 비휘발성 메모리 소자
US8921960B2 (en) 2012-07-27 2014-12-30 Hewlett-Packard Development Company, L.P. Memristor cell structures for high density arrays
US10084016B2 (en) 2013-11-21 2018-09-25 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US9614007B2 (en) 2015-07-20 2017-04-04 Micron Technology, Inc. Memory arrays
FR3053536B1 (fr) * 2016-07-04 2019-07-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Commutateur comportant une structure a base de materiau(x) a changement de phase dont une partie seulement est activable
US10424374B2 (en) 2017-04-28 2019-09-24 Micron Technology, Inc. Programming enhancement in self-selecting memory
US10854813B2 (en) 2018-02-09 2020-12-01 Micron Technology, Inc. Dopant-modulated etching for memory devices
US10693065B2 (en) 2018-02-09 2020-06-23 Micron Technology, Inc. Tapered cell profile and fabrication
US10541364B2 (en) 2018-02-09 2020-01-21 Micron Technology, Inc. Memory cells with asymmetrical electrode interfaces
US10424730B2 (en) 2018-02-09 2019-09-24 Micron Technology, Inc. Tapered memory cell profiles
US11367833B2 (en) * 2018-09-28 2022-06-21 Intel Corporation Memory cells having increased structural stability
KR102630031B1 (ko) 2018-10-05 2024-01-30 삼성전자주식회사 가변 저항 메모리 장치
KR20200050138A (ko) * 2018-11-01 2020-05-11 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
JP2021150626A (ja) * 2020-03-24 2021-09-27 キオクシア株式会社 メモリデバイス及びメモリデバイスの製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296716A (en) * 1991-01-18 1994-03-22 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5952671A (en) * 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
US6635914B2 (en) * 2000-09-08 2003-10-21 Axon Technologies Corp. Microelectronic programmable device and methods of forming and programming the same
US6586761B2 (en) * 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
JP2006032729A (ja) * 2004-07-16 2006-02-02 Matsushita Electric Ind Co Ltd 不揮発性メモリとその製造方法
DE102004035830A1 (de) * 2004-07-23 2006-02-16 Infineon Technologies Ag Speicherbauelement mit thermischen Isolationsschichten
US7374174B2 (en) * 2004-12-22 2008-05-20 Micron Technology, Inc. Small electrode for resistance variable devices
KR100604923B1 (ko) * 2005-01-04 2006-07-28 삼성전자주식회사 원자층 증착법에 의한 티탄 알루미늄 질화막 형성방법 및이를 이용하여 제조된 발열 전극을 갖는 상변화 메모리 소자
JP4558598B2 (ja) 2005-07-14 2010-10-06 日本アンテナ株式会社 平面アンテナ
US7521705B2 (en) * 2005-08-15 2009-04-21 Micron Technology, Inc. Reproducible resistance variable insulating memory devices having a shaped bottom electrode
KR100640002B1 (ko) 2005-09-06 2006-11-01 한국전자통신연구원 상변화 재료 박막 패터닝 방법 및 이를 이용한 상변화메모리 소자의 제조 방법
KR100695162B1 (ko) * 2005-09-13 2007-03-14 삼성전자주식회사 상변화 메모리 및 그 동작 방법
US7601995B2 (en) * 2005-10-27 2009-10-13 Infineon Technologies Ag Integrated circuit having resistive memory cells
US7323357B2 (en) * 2005-11-17 2008-01-29 Qimonda Ag Method for manufacturing a resistively switching memory cell and memory device based thereon
US7714315B2 (en) * 2006-02-07 2010-05-11 Qimonda North America Corp. Thermal isolation of phase change memory cells
KR100757415B1 (ko) 2006-07-13 2007-09-10 삼성전자주식회사 게르마늄 화합물 및 그 제조 방법, 상기 게르마늄 화합물을이용한 상변화 메모리 장치 및 그 형성 방법
US7910905B2 (en) * 2006-08-25 2011-03-22 Micron Technology, Inc. Self-aligned, planar phase change memory elements and devices
KR20080069036A (ko) 2007-01-22 2008-07-25 삼성전자주식회사 열 차단막을 갖는 상변화 메모리 셀 및 그 제조방법
JP5159270B2 (ja) * 2007-11-22 2013-03-06 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
KR101000471B1 (ko) * 2008-04-28 2010-12-14 주식회사 하이닉스반도체 상변화 기억 소자 및 그의 제조방법
US7772583B2 (en) * 2008-08-21 2010-08-10 Micron Technology, Inc. Memory devices and methods of forming the same
US7834342B2 (en) * 2008-09-04 2010-11-16 Micron Technology, Inc. Phase change material and methods of forming the phase change material

Also Published As

Publication number Publication date
US10312437B2 (en) 2019-06-04
WO2010022065A3 (en) 2010-05-14
CN102124565B (zh) 2013-06-12
US11050019B2 (en) 2021-06-29
US20100283030A1 (en) 2010-11-11
CN102124565A (zh) 2011-07-13
US20120135581A1 (en) 2012-05-31
US20100044664A1 (en) 2010-02-25
US20150155481A1 (en) 2015-06-04
EP2455971B1 (en) 2014-06-25
WO2010022065A2 (en) 2010-02-25
KR20110033956A (ko) 2011-04-01
US20170346003A1 (en) 2017-11-30
EP2324503A2 (en) 2011-05-25
US8987045B2 (en) 2015-03-24
EP2324503A4 (en) 2011-11-30
EP2324503B1 (en) 2012-08-15
KR101066733B1 (ko) 2011-09-21
EP2455971A1 (en) 2012-05-23
US20190280200A1 (en) 2019-09-12
US7772583B2 (en) 2010-08-10
US8124955B2 (en) 2012-02-28
US9748475B2 (en) 2017-08-29
TW201017947A (en) 2010-05-01

Similar Documents

Publication Publication Date Title
TWI430488B (zh) 記憶體裝置及其形成方法
KR100595450B1 (ko) 상 변화 재료 메모리 디바이스
US7772581B2 (en) Memory device having wide area phase change element and small electrode contact area
US7670871B2 (en) Method of fabricating a phase-change memory
US7238994B2 (en) Thin film plate phase change ram circuit and manufacturing method
US7514288B2 (en) Manufacturing methods for thin film fuse phase change ram
US8242034B2 (en) Phase change memory devices and methods for fabricating the same
US7989796B2 (en) Nonvolatile memory cell with concentric phase change material formed around a pillar arrangement
TWI514639B (zh) 用於形成窄垂直柱之方法及具有窄垂直柱之積體電路裝置
US20210135104A1 (en) Phase change memory device
CN108123035B (zh) 相变化记忆体
CN110544622B (zh) 制造半导体装置的方法和形成套刻键图案的方法
US20090101880A1 (en) Phase change memory devices and methods for fabricating the same
CN111490062A (zh) 包括数据存储图案的半导体器件及其制造方法