JP2008091747A - 可変抵抗素子 - Google Patents

Abstract

【課題】抵抗変化型メモリに適用できる新規な可変抵抗素子を提供する。
【解決手段】本発明に係る可変抵抗素子１０は，第１電極１２と、第１電極１２の上方に形成された抵抗体層１４と、抵抗体層１４の上方に形成された第２電極１６と、を含み、抵抗体層１４は、Ｙ_ｘＴｉ_１−ｘＯ_２（０≦ｘ＜１）で表される遷移金属酸化物からなり、遷移金属酸化物は，酸素欠陥を有する。
【選択図】図１

Description

本発明は、可変抵抗素子に関する。

近年、高速動作、高集積化、低消費電力が可能な不揮発性メモリの一つとしてＲＲＡＭ（Resistance Random Access Memory）が注目されている。ＲＲＡＭは、一般に、金属酸化物などの膜にパルス電圧を印加すると、膜の抵抗が可逆的に変化することを利用している。即ち、ＲＲＡＭは、印加するパルス電圧の極性や大きさを変化させて可変抵抗素子の抵抗値を設定することによってデータを不揮発に保持できる。このようなＲＲＡＭを構成する抵抗体層の材料としては、例えばマンガン（Ｍｎ）を含む酸化物が開示されている（特許文献１参照）。
特開平８−１３３８９４号公報

本発明の目的は、抵抗変化型メモリに適用できる新規な可変抵抗素子を提供することにある。

本発明に係る第１の可変抵抗素子は、
第１電極と、
前記第１電極の上方に形成された抵抗体層と、
前記抵抗体層の上方に形成された第２電極と、を含み、
前記抵抗体層は、Ｙ_ｘＴｉ_１−ｘＯ_２（０≦ｘ＜１）で表される遷移金属酸化物からなり、
前記遷移金属酸化物は、酸素欠陥を有する。

本発明に係る可変抵抗素子によれば、高い抵抗変化率を提供することができる。従って、本発明に係る可変抵抗素子は、ＲＲＡＭなどの抵抗変化型メモリに好適に用いられる。

なお、本発明に係る記載では、「上方」という文言を、例えば、「特定のもの（以下「Ａ」という）の「上方」に形成された他の特定のもの（以下「Ｂ」という）」などと用いている。本発明に係る記載では、この例のような場合に、Ａ上に直接Ｂが形成されているような場合と、Ａ上に他のものを介してＢが形成されているような場合とが含まれるものとして、「上方」という文言を用いている。

本発明に係る可変抵抗素子において、
０≦ｘ≦０．３であることができる。

本発明に係る可変抵抗素子において、
０．０３≦ｘ≦０．１５であることができる。

本発明に係る第２の可変抵抗素子は、
第１電極と、
前記第１電極の上方に形成された抵抗体層と、
前記抵抗体層の上方に形成された第２電極と、を含み、
前記抵抗体層は、酸素欠陥を有する遷移金属酸化物からなり、
前記酸素欠陥の移動により抵抗が変化する。

本発明に係る可変抵抗素子において、
前記遷移金属酸化物は、前記抵抗の変化率が最大となる量の酸素欠陥を有することができる。

本発明に係る可変抵抗素子において、
前記遷移金属酸化物は、Ｙ_ｘＴｉ_１−ｘＯ_２で表され、
前記ｘは、前記抵抗の変化率が最大となる値であることができる。

本発明に係る可変抵抗素子において、
抵抗変化型メモリに用いられることができる。

以下、本発明に好適な実施形態について、図面を参照しながら説明する。

１． まず、本実施形態に係る可変抵抗素子１０について説明する。図１は、本実施形態に係る可変抵抗素子１０を概略的に示す断面図である。

可変抵抗素子１０は、基体１上に形成されている。可変抵抗素子１０は、基体１上に形成された第１電極１２と、第１電極１２上に形成された抵抗体層１４と、抵抗体層１４上に形成された第２電極１６と、を含む。

基体１としては、可変抵抗素子１０を適用する装置によって異なるものを用いることができる。例えば可変抵抗素子１０をＲＲＡＭに適用する場合には、後述するように、基体１としては、ＭＯＳトランジスタなどが形成された半導体基板等を用いることができる。

第１電極１２の材料としては、例えば、Ｐｔ、Ｉｒ、Ｒｕ等の白金族金属、該白金族金属を含む合金、該白金族金属の酸化物、ＳＲＯ（ＳｒＲｕＯ_３）やＬＳＣＯ（（Ｌａ，Ｓｒ）ＣｏＯ_３）、ＬａＮｉＯ_３等の導電性酸化物などを用いることができる。第２電極１６の材料としては、第１電極１２と同様の材料を用いることができる。

抵抗体層１４は、酸素欠陥を有する遷移金属酸化物からなる。酸素欠陥を有する遷移金属酸化物は、例えば、結晶内の遷移金属の一部を、より価数の小さい遷移金属元素で置換することによって形成される。例えばＴｉ（＋４価）に対するＹ（＋３価）がその一例である。即ち、遷移金属サイトの平均価数が小さくなると、電荷中性の原理により酸素原子が抜けることによって酸素欠陥が発生する。このとき系は絶縁性が保たれて安定している。

本実施形態に係る遷移金属酸化物は、Ｙ_ｘＴｉ_１−ｘＯ_２（０≦ｘ＜１）として表される。Ｙ_ｘＴｉ_１−ｘＯ_２（以下「ＹＴＯ」ともいう）は、酸素欠陥を有しない状態での遷移金属酸化物を表している。ＹＴＯは、安定した膜厚および抵抗率の薄膜を提供でき、抵抗体層１４として好適に用いられる。

また、上述したＹＴＯにおいてｘ＝０の場合、即ち、本実施形態に係る遷移金属酸化物が酸化チタン（ＴｉＯ_２）である場合にも、遷移金属酸化物は、室温中の安定した状態で既に多数の酸素欠陥を有することができる。これは、チタン（Ｔｉ）のイオン半径がジルコニウム（Ｚｒ）などに比べ小さいため、酸化チタンの結晶の格子定数が、酸化ジルコニウム（ＺｒＯ_２）などよりも小さいからである。即ち、酸化チタンの格子定数が酸化ジルコニウムなどよりも小さいために、成膜時に酸素原子が格子中に入りにくくなっているのである。従って、酸化チタンも抵抗体層１４として好適に用いられる。

本実施形態に係る遷移金属酸化物の酸素欠陥の量は、酸化チタン（ＴｉＯ_２）のＴｉをイットリウム（Ｙ）で置換する量を増やすことで増加させることができる。酸素欠陥の量は、少なすぎると可変抵抗素子１０の抵抗変化率を高くすることができないが、逆に多すぎると遷移金属酸化物の結晶が乱れてくるため、抵抗変化率が低くなる。本実施形態におけるＹによる置換量、即ち、ＹＴＯ：Ｙ_ｘＴｉ_１−ｘＯ_２におけるＹの組成ｘの範囲は、好ましくは０≦ｘ≦０．３、より好ましくは０．０３≦ｘ≦０．１５である。イットリウムの組成ｘがこの範囲にあることにより、高い抵抗変化率を得ることができる。可変抵抗素子１０の抵抗変化率は高いほど好ましいため、酸素欠陥は、抵抗変化率が最大となる量であることが好ましい。これは、例えばＹの組成ｘを抵抗変化率が最大となる値に調整することで達成できる。なお、酸素欠陥を有する状態での本実施形態に係る遷移金属酸化物は、電荷中性の原理により、Ｙ_ｘＴｉ_１−ｘＯ_{２−（ｘ／２）−α}（０≦ｘ＜１、０＜α＜２）として表される。但し、αは、酸化チタン（ＴｉＯ_２）が室温中の安定した状態で有する酸素欠陥の量を表している。

２． 次に、本実施形態に係る可変抵抗素子１０の製造方法について説明する。

（１）まず、基体１上に、スパッタ法などにより第１電極１２を形成する。次に、第１電極１２上に、酸素欠陥を有する遷移金属酸化物からなる抵抗体層１４を形成する。抵抗体層１４は、例えば、スパッタ法、ゾル・ゲル法などにより形成される。スパッタ法を用いる場合には、所望の組成比となるターゲットを用いて酸素雰囲気中で成膜することにより抵抗体層１４を形成することができる。ゾル・ゲル法を用いる場合には、所望の組成比となるように原料溶液を混合して調製し、混合された溶液を基体１上に塗布した後、熱処理することにより、抵抗体層１４を形成することができる。

次に、抵抗体層１４上に、スパッタ法などにより第２電極１６を形成する。次に、必要に応じて、リソグラフィー技術およびエッチング技術を用いて、第２電極１６、抵抗体層１４、および第１電極１２をそれぞれパターニングすることができる。

３． 本実施形態に係る可変抵抗素子１０によれば、高い抵抗変化率を提供することができる。従って、本実施形態の可変抵抗素子１０は、ＲＲＡＭなどの抵抗変化型メモリに好適に用いられる。

本実施形態に係る可変抵抗素子１０においては、以下の理由で抵抗が可逆的に変化するものと推測される。即ち、例えば、結晶内の酸素欠陥が外部電圧によって電極付近に移動すると、電極界面付近でのバンドオフセットが低下することにより、トンネリングによる電子の注入量が増加して、電気抵抗が減少するものと推測される。逆に、結晶内の酸素欠陥が外部電圧によって電極付近から離れると、電極界面付近でのバンドオフセットが増加することにより、トンネリングによる電子の注入量が減少して、電気抵抗が増加するものと推測される。

遷移金属酸化物中の酸素欠陥は、実効的にプラスイオンとして振る舞い、マイナス電極側に移動する。また反対に、酸素原子自身は、実効的にマイナスイオンとして振る舞い、プラス電極側に移動する。遷移金属酸化物中において、遷移金属と酸素はイオン結合により結び付いているため、例えば共有結合などで結び付いている場合に比べ、酸素欠陥や酸素原子は動きやすい。酸素欠陥や酸素原子を動かす外部電圧には閾値Ｖ_０があり、閾値Ｖ_０以上の電圧が印加されると、酸素欠陥および酸素原子はそれぞれの電極に向かって移動する。例えば、閾値Ｖ_０以上の電圧Ｖ_Ｗを印加することにより信号情報の記録を行うことができる。また、閾値Ｖ_０より低い電圧Ｖ_Ｒでは、酸素欠陥および酸素原子は移動することはない。例えば、この電圧Ｖ_Ｒで抵抗値の測定を行うことにより信号情報の読み出しを行うことができる。また、例えばＶ_ＷやＶ_Ｒとは逆方向の電圧−Ｖ_Ｅを印加することにより、片側の電極側における酸素欠陥の集積が解消され、記録情報のリセットを行うことができる。但し、Ｖ_Ｅ＞Ｖ_０が好ましい。

信号の初期化・記録・消去は、例えば可変抵抗素子１０の電極間にパルスジェネレータから電圧パルスを印加して行うことができる。抵抗値はパラメータアナライザでＩ−Ｖ特性を測定して求められる。まず、可変抵抗素子１０に＋Ｖ_Ｉと−Ｖ_Ｉの間を変化する初期化パルス電圧（例えばパルス幅１００ｎｓｅｃ、デューティー比５０％）を加え、信号の初期化を行う。次に、信号記録前の抵抗値をＤＣ電圧Ｖ_Ｒで測定する。次に、順方向のパルス電圧Ｖ_Ｗを加えて信号を記録する。次に、信号記録後の抵抗値をＤＣ電圧Ｖ_Ｒで測定する。次に、逆方向のパルス電圧−Ｖ_Ｅを電極間に加えて、信号の消去を行う。

各電圧を例示すると、以下のようである。信号初期化電圧Ｖ_Ｉは４．０Ｖ、信号書き込み電圧Ｖ_Ｗは３．０Ｖ、信号読み出し電圧Ｖ_Ｒは０．８Ｖ、信号消去電圧Ｖ_Ｅは３．０Ｖである。信号書き込み時および消去時の基準電圧は０Ｖである。各電圧パルス形状は、例えば、パルス幅５０ｎｓｅｃ、デューティー比５０％、時間長さ１μｓｅｃである。なお、信号の初期化は１ｓｅｃで行われることができる。

本実施形態に係る可変抵抗素子１０の抵抗変化率は、下記の式で求められる。
抵抗変化率（％）＝｜（信号記録後の抵抗値）−（信号記録前の抵抗値）｜／（信号記録前の抵抗値）×１００

４． 次に、抵抗体層１４を構成する遷移金属酸化物としてＹ_ｘＴｉ_１−ｘＯ_２を用いた場合の実験例について説明する。

この実験例では、ＹＴＯにおけるイットリウムの組成ｘによって上述した抵抗変化率が変化することを示す。実験サンプルとしては、以下のものを用いた。基体１としては、表面に酸化シリコン層を有するシリコン基板を用いた。可変抵抗素子１０としては、膜厚２００ｎｍの白金からなる第１電極１２、膜厚５０ｎｍのＹＴＯからなる抵抗体層１４、および膜厚１００ｎｍの白金からなる第２電極１６を有するものを用いた。第１電極１２および第２電極１６の成膜には、１５０ＷのＤＣスパッタ法を用いた。抵抗体層１４の成膜には、２００ＷのＲＦスパッタ法を用いた。スパッタリングガスとしては、アルゴンを用い、ガス圧は２×１０^−３Ｔｏｒｒとした。

本実験例では、ＹＴＯにおけるイットリウムの組成ｘを変えて複数のサンプルを形成し、各サンプルの抵抗変化率を測定した。その結果を表１に示す。

表１から、イットリウム（Ｙ）の組成ｘは、好ましくは０≦ｘ≦０．３、より好ましくは０．０３≦ｘ≦０．１５であることが確認された。０．０３≦ｘ≦０．１５の範囲では、１００％以上という高い抵抗変化率が得られている。また、イットリウムの組成ｘ＝０である場合、即ち、抵抗体層１４を構成する遷移金属酸化物がＴｉＯ_２である場合にも、４０％という十分な抵抗変化率を得られることが確認された。このＴｉＯ_２の場合の抵抗変化率（４０％）は、抵抗体層１４がＺｒＯ_２からなる場合（比較例）の抵抗変化率が５％であったのに対して、８倍も高くなっている。

５． 次に、本実施形態に係る可変抵抗素子１０を適用した抵抗変化型メモリ１００について説明する。図２は、抵抗変化型メモリ１００を概略的に示す断面図である。

抵抗変化型メモリ１００は、基体１と、基体１上に形成された可変抵抗素子１０と、を含む。可変抵抗素子１０は、複数配列されてメモリセルアレイを構成することができる。

基体１は、例えば、半導体基板２０、半導体基板２０上に形成された層間絶縁層２４、層間絶縁層２４上に形成された絶縁層２９などを含む。

半導体基板２０としては、例えばシリコン基板を用いることができる。半導体基板２０には、可変抵抗素子１０の駆動回路や周辺回路などが形成されている。半導体基板２０には、例えば、素子分離領域２２やＭＯＳトランジスタ３０などの回路素子が形成されている。ＭＯＳトランジスタ３０は、ゲート絶縁層３２と、ゲート電極３４と、ソース／ドレイン領域を構成する不純物層３６，３８と、を有する。層間絶縁層２４としては、例えば酸化シリコン層を用いることができる。層間絶縁層２４には、不純物層３６，３８と接続されるコンタクト部（プラグ）２６が形成されている。コンタクト部２６上には配線層２８が形成されている。層間絶縁層２４上には、例えば、酸素バリア性、水素バリア性、高密着性などを有する絶縁層２９が形成されている。絶縁層２９としては、例えば酸化チタン層を用いることができる。絶縁層２９上のメモリセル領域には、複数の可変抵抗素子１０が形成されている。

本実施形態に係る抵抗変化型メモリ１００では、例えば上述した方法によって可変抵抗素子１０に電圧を印加し、その抵抗値を測定することによって、信号（情報）の記録（書き込み）、読み出し、消去を行うことができる。

６． 上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できよう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。

本実施形態に係る可変抵抗素子を概略的に示す断面図。 本実施形態に係る抵抗変化型メモリを概略的に示す断面図。

符号の説明

１ 基体、１０ 可変抵抗素子、１２ 第１電極、１４ 抵抗体層、１６ 第２電極、２０ 半導体基板、２２ 素子分離領域、２４ 層間絶縁層、２６ コンタクト部、２８ 配線層、２９ 絶縁層、３０ トランジスタ、３２ ゲート絶縁層、３４ ゲート電極、３６，３８ 不純物層，１００ 抵抗変化型メモリ

Claims (5)

1. 第１電極と、
   前記第１電極の上方に形成された抵抗体層と、
   前記抵抗体層の上方に形成された第２電極と、を含み、
   前記抵抗体層は、Ｙ_ｘＴｉ_１−ｘＯ_２（０≦ｘ＜１）で表される遷移金属酸化物からなり、
   前記遷移金属酸化物は、酸素欠陥を有する、可変抵抗素子。
2. 請求項１において、
   ０≦ｘ≦０．３である、可変抵抗素子。
3. 請求項１において、
   ０．０３≦ｘ≦０．１５である、可変抵抗素子。
4. 第１電極と、
   前記第１電極の上方に形成された抵抗体層と、
   前記抵抗体層の上方に形成された第２電極と、を含み、
   前記抵抗体層は、酸素欠陥を有する遷移金属酸化物からなり、
   前記酸素欠陥の移動により抵抗が変化する、可変抵抗素子。
5. 請求項１乃至４のいずれかにおいて、
   抵抗変化型メモリに用いられる、可変抵抗素子。

Images