JP4632018B2 - 強誘電体膜、強誘電体膜の製造方法、および強誘電体キャパシタ、ならびに強誘電体メモリ - Google Patents

強誘電体膜、強誘電体膜の製造方法、および強誘電体キャパシタ、ならびに強誘電体メモリ Download PDF

Info

Publication number
JP4632018B2
JP4632018B2 JP2003355046A JP2003355046A JP4632018B2 JP 4632018 B2 JP4632018 B2 JP 4632018B2 JP 2003355046 A JP2003355046 A JP 2003355046A JP 2003355046 A JP2003355046 A JP 2003355046A JP 4632018 B2 JP4632018 B2 JP 4632018B2
Authority
JP
Japan
Prior art keywords
ferroelectric
film
electrode
particles
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003355046A
Other languages
English (en)
Other versions
JP2005123310A5 (ja
JP2005123310A (ja
Inventor
健 木島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003355046A priority Critical patent/JP4632018B2/ja
Priority to US10/960,001 priority patent/US7056750B2/en
Priority to CNB2004100841060A priority patent/CN100364065C/zh
Publication of JP2005123310A publication Critical patent/JP2005123310A/ja
Publication of JP2005123310A5 publication Critical patent/JP2005123310A5/ja
Application granted granted Critical
Publication of JP4632018B2 publication Critical patent/JP4632018B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H01G4/1245Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G7/00Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture
    • H01G7/06Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture having a dielectric selected for the variation of its permittivity with applied voltage, i.e. ferroelectric capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、強誘電体膜、強誘電体膜の製造方法、および強誘電体キャパシタ、ならびに強誘電体メモリに関する。
現在、半導体装置、たとえば、強誘電体メモリ(FeRAM)における強誘電体膜を形成する際には、まずは必要な部分より大きな面積に強誘電体膜を成膜し、その後、リソグラフィ技術を用いて、必要な部分を残すパターニングが行われている。この場合、パターニングの際に行われるエッチングにより、強誘電体膜にダメージが加わりやすい。その結果、強誘電体膜の結晶品質が悪化し、たとえばリーク電流の発生などの不具合が生じることがある。
本発明の目的は、良好な結晶品質を有する強誘電体膜の製造方法、およびこの製造方法により得られる強誘電体膜を提供することにある。また、本発明の他の目的は、本発明の強誘電体膜が適用された強誘電体キャパシタならびに強誘電体メモリを提供することにある。
本発明にかかる強誘電体膜の製造方法は、
第1強誘電体原料の粒子を、水熱電着法により電極に電着させて強誘電体初期核層を形成する工程と、
第2強誘電体原料の粒子を帯電させる工程と、
帯電させた前記第2強誘電体原料の粒子を、泳動電着法により前記強誘電体初期核層の上に電着させて強誘電体材料膜を形成する工程と、
前記強誘電体材料膜を熱処理する工程と、を含む。
前記第2強誘電体原料の粒子を帯電させることとは、前記第2強誘電体原料の粒子自体を帯電させる場合(直接的帯電)、あるいは前記第2強誘電体原料の粒子とは異なる物質を用いて、間接的に前記第2強誘電体原料の粒子を帯電させる場合(間接的帯電)がある。
この強誘電体膜の製造方法によれば、まず、水熱電着法を用いて、結晶性および配向性の良好な前記強誘電体初期核層を形成する。次に、泳動電着法を用いて前記強誘電体材料膜を形成する。その後、熱処理を行う際に、結晶性および配向性の良好な前記強誘電体初期核層の存在によって、その結晶性および配向性を前記強誘電体材料膜も引き継いで結晶化する。その結果、結晶性および配向性に優れた強誘電体膜を得ることができる。
本発明にかかる強誘電体膜の製造方法において、前記強誘電体初期核層は島状に形成されることができる。
本発明にかかる強誘電体膜の製造方法において、前記第2強誘電体原料は、アモルファス状であることができる。
本発明にかかる強誘電体膜の製造方法において、前記第2強誘電体原料の粒子を帯電させる工程は、
前記第2強誘電体原料の粒子の表面が多孔質層で覆われたコーティング粒子を形成する工程と、
前記多孔質層にイオンを吸着させる工程と、を含むことができる。
本発明にかかる強誘電体膜の製造方法において、前記多孔質層は、シリケートであることができる。
本発明にかかる強誘電体膜は、上述の強誘電体膜の製造方法により製造されることができる。
本発明の強誘電体キャパシタは、上述の強誘電体膜を有することができる。
本発明の強誘電体メモリは、上述の強誘電体膜を有することができる。
以下、本発明の好適な実施の形態について、図面を参照しながら説明する。
1.強誘電体膜の製造方法
本実施の形態にかかる強誘電体膜の製造方法について説明する。図1〜5は、実施の形態にかかる強誘電体膜の製造方法を模式的に示す図である。強誘電体膜としては、特に限定されず、たとえば、ペロブスカイト構造を有する強誘電体膜(たとえば、PbZrTiO系)や層状ペロブスカイト構造を有する強誘電体膜(たとえば、BiLaTiO系、BiTiO系、SrBiTaO系)などがあげられる。
(a)まず、水熱電着法により、強誘電体初期核層を形成する。具体的には、以下のとおりである。
まず、水熱電着法に用いる強誘電体原料(以下、「第1強誘電体原料」という)の粒子を少なくとも含む水溶液34を形成する。具体的には、原料水溶液に第1強誘電体原料を溶解させる。第1強誘電体原料は、水溶液34中でイオン化する。第1強誘電体原料としては、PbZrTiO系の場合には、たとえば、Pb(OH)、ZrOCl、およびTiOなどを用いることができる。この場合、水溶液34は、Pb2+、Zr4+、およびTi4+のイオンを含む。これらのイオン濃度は、たとえば、Pb2+は、0.5mol/L程度であり、Zr4+は、0.2mol/L程度であり、Ti4+は、0.3mol/L程度である。
第1強誘電体原料としては、BiLaTiO系の場合には、たとえば、Bi原料としては、Bi、CBi、C2445BiO、La原料としては、La、C21La、C1854LaSi、Ti原料としては、TiO、C1630Ti、C24Tiなどを用いることができる。この場合、水溶液34は、Bi3+、La3+、およびTi4+のイオンを含む。BiTiO系の場合には、たとえば、Bi原料としては、Bi、CBi、C2445BiO、Ti原料としては、TiO、C1630Ti、C24Tiなどを用いることができる。この場合、水溶液34は、Bi3+およびTi4+のイオンを含む。SrBiTaO系の場合には、たとえば、Sr原料としては、Sr、C14Sr、C18Sr、C2238Sr、Bi原料としては、Bi、CBi、C2445BiO、およびTa原料としては、Ta、C2045Ta、C1025Taなどを用いることができる。この場合、水溶液34は、Sr3+、Bi3+およびTa5+のイオンを含む。
原料水溶液としては、たとえば、水酸化カリウム水溶液、水酸化ナトリウム水溶液などを用いることができる。たとえば、原料水溶液として、水酸化カリウム水溶液を用いる場合には、そのpH値は、強誘電体膜の種類によって異なるが、形成される強誘電体初期核層の組成などを考慮すると、たとえば、10〜12程度である。
次に、図1に示すように、水熱電着装置1000における第1電極40と第2電極44とを水溶液34中に浸す。第1電極40としては、たとえば、白金、銀、ニッケル、SRO(SrRuO)などを用いることができる。第1電極40は、基体100上に形成されている。基体100としては、たとえば、ガラス、プラスチック、シリコンなどを用いることができる。第2電極44としては、たとえば、白金、銀、ニッケルなどを用いることができる。
次に、水溶液34を所望の温度となるよう加熱する。たとえば、原料水溶液として、水酸化カリウム水溶液を用いる場合には、所望の温度とは、強誘電体膜の種類によって異なるが、形成される強誘電体初期核層の組成などを考慮すると、たとえば、50〜180℃程度である。
水熱電着法において、強誘電体初期核層54の組成比は、上述の原料水溶液のpHと、水溶液34の温度などを調整することによって制御することができる。たとえば、PbZrTiO系の強誘電体初期核層54を形成する場合、原料水溶液として、pH12の水酸化カリウム水溶液を用いて、水溶液34の温度を110℃とするのが好ましい。このようにすることで、強誘電体初期核層54の組成を、Pb:Zr:Ti=10:2:8とすることができる。
次に、第1電極40と第2電極44との間に電源36を用いて所望の電圧を印加する。所望の電圧とは、強誘電体初期核層54の結晶性および配向性の点を考慮すると、たとえば、0.5〜2Vである。この程度の電圧にすることによって、強誘電体初期核層54は、結晶性および配向性が良好となるのに十分な時間を費やして形成される。
この工程では、イオン化した第1強誘電体原料の粒子が泳動によって第1電極40の表面に析出する。そして、強誘電体初期核層54が第1電極40の表面に形成される。強誘電体初期核層54は、島状に散在するように形成する。島状に散在するように形成することによって、絶縁体である強誘電体初期核層54が第1電極40の表面をすべて覆うことがない。したがって、後述する泳動電着法を用いる際に、泳動電着装置における電極板間に電界を生じさせることができ、泳動電着を行うことができる。強誘電体初期核層54の厚さは、強誘電体初期核層54が島状になる程度の厚さであり、たとえば、数nm〜20nm程度である。
上述の水熱電着法では、強誘電体初期核層54は、結晶性および配向性が良好となるのに十分な時間を費やして形成される。すなわち、良好な結晶性および配向性を有する強誘電体初期核層54を形成することができる。
(b)次に、後述する泳動電着法に用いる強誘電体原料(以下、第2強誘電体原料という)を準備する。第2強誘電体原料は、アモルファス状であることが好ましい。アモルファス状であることにより、第2強誘電体原料を低温で形成することができる。第2強誘電体原料は、たとえばゾルゲル法や固相法などによって形成することができる。次に、第2強誘電体原料を粉砕することによって、第2強誘電体原料の粒子を形成する。第2強誘電体原料の粒子の粒径は、主として後述する工程(c)における分散性などを考慮すると、たとえば、10〜100nm程度が好ましい。
(c)次に、第2強誘電体原料の粒子の表面に多孔質層を形成し、コーティング粒子を形成する。多孔質層は、後述する工程(d)において、イオンを取り込む孔を有する構造であれば、特に限定されない。多孔質層は、ゾルゲル溶液を用いて形成することができる。具体的には、以下のとおりである。
第2強誘電体原料の粒子を多孔質層形成用のゾルゲル溶液に浸漬する。次に、該粒子を乾燥させ、その後、熱処理を行い、多孔質層を固化させる。その結果、図2に示すように、第2強誘電体原料の粒子10の表面が多孔質層12で覆われたコーティング粒子14が形成される。
多孔質層12のための材料としては、たとえば、シリケート、ゲルマネートなどを用いることができる。シリケートとしては、たとえば、ランタンシリケート(LaSiO)や、ビスマスシリケート(BiSiO)、鉛シリケート(PbSiO)などを用いることができる。ゲルマネートとしては、たとえば、ランタンゲルマネート(LaGeO)や、ビスマスゲルマネート(BiGeO)、鉛ゲルマネート(PbGeO)などを用いることができる。
多孔質層12のための材料としてシリケートを用いる場合、熱処理の温度が400℃程度でシリケートを結晶化することができる。特にシリケートは、最終的には強誘電体膜の構成原子の一部となることができる。たとえば、PbZrTiO系の強誘電体膜の場合には、強誘電体膜の構成原子であるTiと、シリケートの構成原子であるSiとが、原子半径が近いため、強誘電体膜の一部において置換されることができる。この場合には、強誘電体膜の特性を阻害することがないので、多孔質層12のための材料としてシリケートを用いることが好ましい。
このように形成された多孔質層12は、図3に示すように、結晶構造16が互い違いに配列されており、多数の孔部18を有する。たとえば、多孔質層12がビスマスシリケートの場合、結晶構造16は、図3に示すように、2層のビスマス層22と複数の四面体状の酸化シリコン24で構成される。
(d)次に、コーティング粒子を帯電させる。具体的には、以下のとおりである。
コーティング粒子14を、所望のイオンを含む溶媒中に分散させる。その結果、図3に示すように、孔部18に溶媒中に含まれるイオン20が入り込む。その結果、コーティング粒子14を帯電させることができる。
溶媒中に含まれるイオンとしては、陽イオンまたは陰イオンを用いることができる。陽イオンとしては、たとえば、H、NH4+などを用いることができる。陰イオンとしては、たとえば、OH、Clなどを用いることができる。
第2強誘電体原料の粒子10を分散させるための溶媒としては、多孔質層12にイオン20が吸着し、第2強誘電体原料の粒子10を帯電させることができるものならば、特に限定されない。かかる溶媒としては、たとえば、ケトン、アルコールなどの有機溶媒、あるいは水などの無機溶媒を用いることができる。ケトンを用いた場合、多孔質層12には、Hが吸着する。また、アルコールを用いた場合、多孔質層12には、OHが吸着する。
ケトン系溶媒としては、アセトン、メチルエチルケトン、メチル−n−プロピルケトン、メチルイソプロピルケトン、ジエチルケトン、アセチルアセトン、アセト酢酸エチル、ヘキサノンなどが挙げられ、特にアセトンが好ましい。アセトンが好ましい理由は、強い極性を有するからである。アルコール系溶媒としては、メタノール、エタノールなどが挙げられる。水を溶媒とした水溶液としては、水酸化ナトリウム水溶液、水酸化カリウム水溶液、アンモニア水溶液などが挙げられる。
(e)次に、泳動電着法により、強誘電体材料膜を形成する。具体的には、以下のとおりである。
まず、泳動電着装置2000における第1電極40と第3電極42とを、図4に示すように、コーティング粒子14が分散された溶液30中に浸す。第1電極40の上には、上述工程(a)によって、強誘電体初期核層54が形成されている。次に、第1電極40と第3電極42との間に電源32を用いて電圧を印加すると、帯電したコーティング粒子14は泳動によって第1電極40の表面に析出する。その結果、強誘電体材料膜50が第1電極40の表面に形成される。そして、強誘電体材料膜50は、強誘電体初期核層54を覆うように形成される。
上述の泳動電着法は、表面がイオン化した粒子を堆積するため、成膜速度が速く、強誘電体材料膜50の厚膜を短時間で形成することができる。
泳動電着法において、第1電極40は、たとえば多孔質層12に吸着させるイオン20が陽イオンである場合には、陰極とする。逆に、多孔質層12に吸着させるイオン20が陰イオンである場合には、第1電極40は陽極とする。第3電極42としては、たとえば、白金、銀、ニッケルなどを用いることができる。
(f)次に、強誘電体材料膜を熱処理することにより、結晶化した強誘電体膜が得られる。この熱処理は、アモルファス状の強誘電体材料膜を結晶化するために行う。また、上述工程(c)において、多孔質層のための材料としてシリケートを用いた場合に、この熱処理によって、大部分のシリケートは強誘電体膜の外部に放出される。
強誘電体材料膜を結晶化する際に、図5に示すように、第1電極40上に形成された結晶性および配向性の良好な強誘電体初期核層54の存在によって、その結晶性および配向性を強誘電体材料膜50も引き継いで結晶化する。その結果、結晶性および配向性に優れた強誘電体膜を得ることができる。図5における矢印は、強誘電体材料膜50が結晶化する際に、強誘電体初期核層54から結晶性および配向性を引き継ぐ様子を模式的に示している。
また、強誘電体材料膜がアモルファス状であるため、強誘電体材料膜が多結晶状である場合に比べ、熱処理の温度を低温にしても、結晶性および配向性の良好な強誘電体材料膜50を得ることができる。強誘電体材料膜が多結晶状である場合には、結晶の配向を揃えるのに高温を要する。強誘電体材料膜がアモルファス状である場合における熱処理の温度は、強誘電体膜の種類によって異なるが、たとえば、450〜650℃である。熱処理は、たとえば、RTAなどによって行う。
以上の工程によって、強誘電体膜を製造することができる。この強誘電体膜の製造方法によれば、以下の特徴を有する。
本実施の形態にかかる強誘電体膜の製造方法によれば、まず、水熱電着法を用いて、結晶性および配向性の良好な強誘電体初期核層54を形成する。次に、泳動電着法を用いて強誘電体材料膜50を形成する。その後、熱処理を行う際に、結晶性および配向性の良好な強誘電体初期核層54の存在によって、その結晶性および配向性を強誘電体材料膜50も引き継いで結晶化する。その結果、結晶性および配向性に優れた強誘電体膜を得ることができる。
また、本実施の形態にかかる強誘電体膜の製造方法によれば、成膜速度の速い泳動電着法を用いているため、短時間で厚膜の強誘電体膜を形成することができる。
また、本実施の形態にかかる強誘電体膜の製造方法によれば、水熱電着法および泳動電着法を用いているため、強誘電体材料膜50は、第1電極40に電着して形成されていく。すなわち、第1電極40の表面のみに強誘電体材料膜50を形成することができる。したがって、強誘電体材料膜50の選択成長が可能である。そして、熱処理によって、強誘電体材料膜50を結晶化することで、強誘電体膜を選択的に形成できる。
このように強誘電体膜の選択的形成が可能であることから、たとえば、強誘電体キャパシタなどを形成する場合には、従来必要であったパターニング工程が不要となる。その結果、パターニング工程で生じるダメージが強誘電体膜に加わることがなくなり、結晶品質の良好な強誘電体膜を提供することができ、たとえば優れた特性の強誘電体キャパシタなどを実現することができる。また、パターニング工程が不要であることから、簡易なプロセスで、たとえば強誘電体キャパシタなどを形成することができる。強誘電体キャパシタは、具体的には以下のように形成される。
まず、基体100の上に公知の方法により第1電極40を形成する。第1電極40は、強誘電体キャパシタにおける下部電極を構成する。次に、本発明の製造方法を適用して、第1電極40の表面に強誘電体膜を形成する。次に、公知の方法により、強誘電体膜の上に強誘電体キャパシタにおける上部電極を形成する。下部電極と上部電極の対向面と、その間に配置された強誘電体膜とによって、強誘電体キャパシタが構成される。
以下に、本実施の形態にかかる製造方法のさらに詳細な実施例を説明する。
2.実施例
本実施例では、PbZrTiO系(以下、PZT系という)強誘電体膜を作製した。
まず、PZT系の第1強誘電体原料である、Pb(OH)、ZrOCl、およびTiOを水酸化カリウム水溶液に溶解させた。水酸化カリウム水溶液は、pH12となるように調整した。次に、水熱電着装置を用いて、第1強誘電体原料の溶解した水酸化カリウム水溶液を約110℃に加熱し、電極間に約1Vの電圧を印加した。そして、陰極板上に、約20nmの膜厚の島状のPZT系強誘電体初期核層を形成した。このときの成膜速度は、約20nm/1dayであった。陰極板としては、SROを用いた。陽極板としては、白金を用いた。
次に、PZT系の第2強誘電体原料を固相法によって形成した。具体的には、以下のとおりである。
PZT系の第2強誘電体原料の出発原料である、Pb、ZrO、TiOを、所望の組成(Pb:Zr:Ti=1.1:0.2:0.8)になるように調合した。直示天秤で秤量した各原料は、ポリエチレンポットにめのう石とアセトンと共に入れ、約10時間、ボールミルによって混合した。十分混合した後、ホーロー引きバットへ取り出し、乾燥器にて乾燥させた。次に、金型を用いて約800kg/cmの圧力で円柱状に成型した。この成型物をアルミナルツボに入れ850℃で2時間の仮焼きを行った。その結果、アモルファス状の第2強誘電体原料が作製された。
次に、アルミナ乳鉢を用いて、上記第2強誘電体原料を粉砕して、第2強誘電体原料の粒子を形成した。次に、上記第2強誘電体原料の粒子をLaSiOシリケート形成用のゾルゲル溶液に浸漬した。その後、150℃で乾燥させ、酸化炉中にて400℃で2時間の熱処理を行った。その結果、PZT系の第2強誘電体原料の粒子の周囲がLaSiOシリケートで覆われたコーティング粒子が形成された。
上記コーティング粒子を、アセトン中に分散させることにより、多孔質シリケートにHを吸着させ、該粒子を帯電させた。次に、泳動電着装置を用いて、電極間に約400Vの電圧を印加し、上記強誘電体初期核層の形成された陰極板上に、約1μmの膜厚のアモルファス状のPZT系強誘電体材料膜を形成した。このときの成膜速度は、約1μm/10secであった。次に、アモルファス状のPZT系強誘電体材料膜を酸素雰囲気中で600℃、15分間の焼成を行うことによって、結晶化したPZT系強誘電体膜が得られた。
本実施の形態にかかる強誘電体膜の製造方法は、この強誘電体膜を用いた強誘電体メモリや圧電素子の製造方法に適用することができる。以下では、一例として本実施の形態にかかる強誘電体膜の製造方法を単純マトリクス型(クロスポイント型)の強誘電体メモリの製造方法へ適用した場合について説明する。
3. 強誘電体メモリ
図6は、強誘電体メモリを模式的に示す図であり、図7は、メモリセルアレイの一部を拡大して示す平面図であり、図8は、図7のA−A線に沿った断面図である。平面図において、( )内の数字は最上層より下の層を示す。
この例の強誘電体メモリ3000は、図6に示すように、メモリセル120が単純マトリクス状に配列されたメモリセルアレイ100Aと、メモリセル(強誘電体キャパシタC100)120に対して選択的に情報の書き込みもしくは読み出しを行うための各種回路、例えば、第1信号電極(第1電極)40を選択的に制御するための第1駆動回路150と、第2信号電極60を選択的に制御するための第2駆動回路152と、センスアンプなどの信号検出回路(図示せず)とを含む。
メモリセルアレイ100Aは、行選択のための第1信号電極(ワード線)40と、列選択のための第2信号電極(ビット線)60とが直交するように配列されている。すなわち、X方向に沿って第1信号電極40が所定ピッチで配列され、X方向と直交するY方向に沿って第2信号電極60が所定ピッチで配列されている。なお、信号電極は、上記の逆でもよく、第1信号電極がビット線、第2信号電極がワード線でもよい。
本実施の形態に係るメモリセルアレイ100Aは、図7および図8に示すように、絶縁性の基体100上に、第1信号電極40、本発明の製造方法を適用して製造された強誘電体膜52、および第2信号電極60が積層され、第1信号電極40、強誘電体膜52、および第2信号電極60によって強誘電体キャパシタ120が構成される。具体的には、本発明の製造方法を適用して、以下のように第1電極(第1信号電極)40の上に強誘電体膜52を形成する。
まず、基体100の上に第1電極(第1信号電極)40をX方向に平行なストライプ状に形成する。第1電極40は、強誘電体メモリにおける第1信号電極40を構成する。次に、第1信号電極40の上に、水熱電着法および泳動電着法を用いて強誘電体膜52を形成する。次に、公知の方法により、強誘電体膜52の上に第2信号電極60をY方向に平行なストライプ状に形成する。第1信号電極40と第2信号電極60との交差領域において、それぞれ強誘電体キャパシタ120からなるメモリセルが構成されている。
また、強誘電体膜52と第2信号電極60とからなる積層体の相互には、基体100および第1信号電極40の露出面を覆うように、誘電体層70が形成されている。この誘電体層70は、強誘電体膜52に比べて小さい誘電率を有することが望ましい。このように強誘電体膜52および第2信号電極60からなる積層体の相互間に、強誘電体膜52より誘電率の小さい誘電体層70を介在させることにより、第1,第2信号電極40,60の浮遊容量を小さくすることができる。その結果、強誘電体メモリ3000における書き込みおよび読み出しの動作をより高速に行うことが可能となる。
次に、強誘電体メモリ3000における書き込み,読み出し動作の一例について述べる。
まず、読み出し動作においては、選択セルのキャパシタに読み出し電圧「V」が印加される。これは、同時に‘0’の書き込み動作を兼ねている。このとき、選択されたビット線を流れる電流またはビット線をハイインピーダンスにしたときの電位をセンスアンプにて読み出す。さらにこのとき、非選択セルのキャパシタには、読み出し時のクロストークを防ぐため、所定の電圧が印加される。
書き込み動作においては、‘1’の書き込みの場合は、選択セルのキャパシタに「−V」の電圧が印加される。‘0’の書き込みの場合は、選択セルのキャパシタに、該選択セルの分極を反転させない電圧が印加され、読み出し動作時に書き込まれた‘0’状態を保持する。このとき、非選択セルのキャパシタには、書き込み時のクロストークを防ぐため、所定の電圧が印加される。
本発明の強誘電体メモリによれば、良好な結晶構造の強誘電体膜を含む強誘電体キャパシタを有するため、信頼性の高い強誘電体メモリを提供することができる。
以上、単純マトリクス型の強誘電体メモリの例について述べたが、本発明の強誘電体メモリはこれらに限定されず、他のタイプのメモリトランジスタにも適用できる。なお、本実施の形態の強誘電体キャパシタは、上述の強誘電体メモリの他に、焦電型センサー、バイモルフ型圧電アクチュエーターなどに適用することができる。
以上、本発明の実施の形態の一例について述べたが、本発明はこれらに限定されず、その要旨の範囲内で各種の態様を取りうる。たとえば、本実施の形態においては、アモルファス状の第2強誘電体原料を用いる例について述べたが、結晶状の第2強誘電体原料を用いることもできる。この場合、上述の強誘電体膜の製造方法における工程(f)にて行われる熱処理は、結晶の配向を特定のものにするために行うことができる。
実施の形態にかかる強誘電体膜の製造方法を模式的に示す図。 実施の形態にかかる強誘電体膜の製造方法を模式的に示す図。 実施の形態にかかる強誘電体膜の製造方法を模式的に示す図。 実施の形態にかかる強誘電体膜の製造方法を模式的に示す図。 実施の形態にかかる強誘電体膜の製造方法を模式的に示す図。 実施の形態にかかる強誘電体メモリを模式的に示す平面図。 実施の形態にかかる強誘電体メモリを模式的に示す平面図。 実施の形態にかかる強誘電体メモリを模式的に示す断面図。
符号の説明
10 強誘電体原料の粒子、12 多孔質層、14 コーティング粒子、16 結晶構造、18 孔部、 20イオン、22 ビスマス層、24 酸化シリコン、30 溶液、32 電源、34 水溶液、36 電源、40 第1電極(第1信号電極)、42 第3電極、44 第2電極、50 強誘電体材料膜、52 強誘電体膜、54 強誘電体初期核層、60 第2信号電極、70 誘電体層、100 基体、100A メモリセルアレイ、C100 強誘電体キャパシタ、120 メモリセル、150 第1駆動回路、152 第2駆動回路、1000 水熱電着装置、2000 泳動電着装置、3000 強誘電体メモリ

Claims (8)

  1. 第1強誘電体原料の溶液を用いて、水熱電着法により電極に電着させて強誘電体初期核層を形成する工程と、
    第2強誘電体原料の粒子を帯電させる工程と、
    帯電させた前記第2強誘電体原料の粒子を、泳動電着法により前記強誘電体初期核層の上に電着させて強誘電体材料膜を形成する工程と、
    前記強誘電体材料膜を熱処理することにより、結晶化する工程と、を含む、強誘電体膜の製造方法。
  2. 請求項1において、
    前記強誘電体初期核層は島状に形成される、強誘電体膜の製造方法。
  3. 請求項1または2において、
    前記第2強誘電体原料はアモルファス状である、強誘電体膜の製造方法。
  4. 請求項1〜3のいずれかにおいて、
    前記第2強誘電体原料の粒子を帯電させる工程は、
    前記第2強誘電体原料の粒子の表面が多孔質層で覆われたコーティング粒子を形成する工程と、
    前記多孔質層にイオンを吸着させる工程と、を含む、強誘電体膜の製造方法。
  5. 請求項4において、
    前記多孔質層はシリケートである、強誘電体膜の製造方法。
  6. 請求項1〜5のいずれかに記載の強誘電体膜の製造方法により形成された、強誘電体膜。
  7. 請求項6に記載の強誘電体膜を有する、強誘電体キャパシタ。
  8. 請求項6に記載の強誘電体膜を有する、強誘電体メモリ。
JP2003355046A 2003-10-15 2003-10-15 強誘電体膜、強誘電体膜の製造方法、および強誘電体キャパシタ、ならびに強誘電体メモリ Expired - Fee Related JP4632018B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003355046A JP4632018B2 (ja) 2003-10-15 2003-10-15 強誘電体膜、強誘電体膜の製造方法、および強誘電体キャパシタ、ならびに強誘電体メモリ
US10/960,001 US7056750B2 (en) 2003-10-15 2004-10-08 Ferroelectric film, method of manufacturing ferroelectric film, ferroelectric capacitor, and ferroelectric memory
CNB2004100841060A CN100364065C (zh) 2003-10-15 2004-10-15 强电介质膜的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003355046A JP4632018B2 (ja) 2003-10-15 2003-10-15 強誘電体膜、強誘電体膜の製造方法、および強誘電体キャパシタ、ならびに強誘電体メモリ

Publications (3)

Publication Number Publication Date
JP2005123310A JP2005123310A (ja) 2005-05-12
JP2005123310A5 JP2005123310A5 (ja) 2006-11-24
JP4632018B2 true JP4632018B2 (ja) 2011-02-16

Family

ID=34612779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003355046A Expired - Fee Related JP4632018B2 (ja) 2003-10-15 2003-10-15 強誘電体膜、強誘電体膜の製造方法、および強誘電体キャパシタ、ならびに強誘電体メモリ

Country Status (3)

Country Link
US (1) US7056750B2 (ja)
JP (1) JP4632018B2 (ja)
CN (1) CN100364065C (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3937174B2 (ja) 2004-03-22 2007-06-27 セイコーエプソン株式会社 強誘電体膜、強誘電体膜の製造方法、強誘電体キャパシタ、強誘電体メモリおよび圧電素子
JP4983633B2 (ja) * 2008-02-07 2012-07-25 セイコーエプソン株式会社 誘電体膜の成膜方法および誘電体デバイスの製造方法
KR101928438B1 (ko) * 2012-08-08 2019-02-26 삼성전자주식회사 대전 입자의 진동을 이용한 전자기파 발생기 및 비트 생성기
CN106683882B (zh) * 2017-01-19 2018-07-06 广州天极电子科技有限公司 一种制备薄膜电容器的方法
US10497774B2 (en) 2017-10-23 2019-12-03 Blackberry Limited Small-gap coplanar tunable capacitors and methods for manufacturing thereof
US10332687B2 (en) 2017-10-23 2019-06-25 Blackberry Limited Tunable coplanar capacitor with vertical tuning and lateral RF path and methods for manufacturing thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000328223A (ja) * 1999-05-25 2000-11-28 Agency Of Ind Science & Technol 積層構造体及びその原料粉、及び、圧電アクチュエータ
JP2001358031A (ja) * 2000-06-13 2001-12-26 Ube Ind Ltd Pzt系結晶膜素子の実装方法
JP2002208271A (ja) * 2000-12-05 2002-07-26 Sony Internatl Europ Gmbh 強誘電体メモリの製造方法、情報格納方法及び記憶素子

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5818916A (ja) * 1981-07-27 1983-02-03 ソニー株式会社 焦電体の製造方法
JP3254750B2 (ja) * 1992-09-28 2002-02-12 セイコーエプソン株式会社 強誘電体薄膜素子、インクジェット記録装置および強誘電体薄膜素子の製造方法
JP3206454B2 (ja) * 1996-10-21 2001-09-10 東海ゴム工業株式会社 複合酸化物薄膜及びその製造方法
US6120846A (en) * 1997-12-23 2000-09-19 Advanced Technology Materials, Inc. Method for the selective deposition of bismuth based ferroelectric thin films by chemical vapor deposition
JP2000150295A (ja) * 1998-11-17 2000-05-30 Hokuriku Electric Ind Co Ltd コンデンサ及びその製造方法
DE60120315T2 (de) * 2000-10-04 2007-05-16 Seiko Epson Corp. Elektroforetische Vorrichtung und deren Herstellungsverfahren
KR20030025671A (ko) * 2001-09-22 2003-03-29 주식회사 하이닉스반도체 커패시터의 제조방법
JP2003218102A (ja) * 2002-01-23 2003-07-31 Komatsu Ltd 誘電体膜の処理装置及び誘電体膜の処理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000328223A (ja) * 1999-05-25 2000-11-28 Agency Of Ind Science & Technol 積層構造体及びその原料粉、及び、圧電アクチュエータ
JP2001358031A (ja) * 2000-06-13 2001-12-26 Ube Ind Ltd Pzt系結晶膜素子の実装方法
JP2002208271A (ja) * 2000-12-05 2002-07-26 Sony Internatl Europ Gmbh 強誘電体メモリの製造方法、情報格納方法及び記憶素子

Also Published As

Publication number Publication date
CN1607650A (zh) 2005-04-20
US7056750B2 (en) 2006-06-06
US20050117439A1 (en) 2005-06-02
CN100364065C (zh) 2008-01-23
JP2005123310A (ja) 2005-05-12

Similar Documents

Publication Publication Date Title
US10192972B2 (en) Semiconductor ferroelectric storage transistor and method for manufacturing same
JP3258899B2 (ja) 強誘電体薄膜素子、それを用いた半導体装置、及び強誘電体薄膜素子の製造方法
TW571432B (en) Ferroelectric composite material, method of making same, and memory utilizing same
KR100737636B1 (ko) 금속 박막 및 그 형성 방법, 유전체 캐패시터 및 그 제조방법과 반도체 장치
JPH07502150A (ja) 集積回路メモリー
JPH1050960A (ja) 強誘電体キャパシタ及び強誘電体メモリ装置と、これらの製造方法
CN108281544B (zh) 基于铁电共存畴的多阻态铁电量子隧道结及制备方法
JP4632018B2 (ja) 強誘電体膜、強誘電体膜の製造方法、および強誘電体キャパシタ、ならびに強誘電体メモリ
JP2007318018A (ja) 強誘電体メモリセル及び強誘電体メモリセルの製造方法
JPH1012832A (ja) 強誘電体キャパシタの作製方法及び強誘電体メモリ装置の製造方法
JP4811551B2 (ja) 強誘電体膜の製造方法および強誘電体キャパシタの製造方法
JP4596117B2 (ja) 強誘電体膜の製造方法
JPH02154389A (ja) 強誘電体メモリ
CN1319256A (zh) 减少四方性的铁电薄膜
JPH11243179A (ja) 強誘電体メモリおよびそのパッケージング方法
JPH104181A (ja) 強誘電体素子及び半導体装置
US7419579B2 (en) Method for manufacturing a ferroelectric film
KR20010109957A (ko) 엘비티 용액, 엘비티 용액의 제조방법 및 이를 이용한엘비티 박막과 전자 소자의 제조방법
JP3924928B2 (ja) 強誘電体材料及び強誘電体メモリ
JP2004319995A (ja) 強誘電体膜およびその製造方法ならびに半導体装置
JPH10270646A (ja) 強誘電体薄膜素子の製造方法及び半導体装置
JP4349293B2 (ja) 強誘電体薄膜の製造方法、圧電素子、強誘電体メモリ
TW569461B (en) A fabrication method for a ferroelectric capacitor applied in a low driving voltage
JP3764650B2 (ja) 強誘電体キャパシタとその製造方法およびその強誘電体キャパシタを備えた半導体装置
JPH08249876A (ja) 強誘電体デバイス

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061005

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101020

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101102

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees