KR20010109957A - 엘비티 용액, 엘비티 용액의 제조방법 및 이를 이용한엘비티 박막과 전자 소자의 제조방법 - Google Patents

엘비티 용액, 엘비티 용액의 제조방법 및 이를 이용한엘비티 박막과 전자 소자의 제조방법 Download PDF

Info

Publication number
KR20010109957A
KR20010109957A KR1020000030796A KR20000030796A KR20010109957A KR 20010109957 A KR20010109957 A KR 20010109957A KR 1020000030796 A KR1020000030796 A KR 1020000030796A KR 20000030796 A KR20000030796 A KR 20000030796A KR 20010109957 A KR20010109957 A KR 20010109957A
Authority
KR
South Korea
Prior art keywords
solution
lbt
thin film
bismuth
manufacturing
Prior art date
Application number
KR1020000030796A
Other languages
English (en)
Inventor
김창정
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000030796A priority Critical patent/KR20010109957A/ko
Priority to JP2001169581A priority patent/JP2002087819A/ja
Priority to US09/873,289 priority patent/US20010053740A1/en
Publication of KR20010109957A publication Critical patent/KR20010109957A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/46—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates
    • C04B35/462—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates
    • C04B35/475—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on bismuth titanates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/50—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on rare-earth compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Inorganic Insulating Materials (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 엘비티 용액, 엘비티 용액의 제조방법 및 이를 이용한 엘비티 박막과 전자 소자의 제조방법에 관한 것이다.
본 발명에 의한 엘비티 용액의 제조방법은 비스무스염(Bi-acetate)을 용제(Solvent)에 녹여 제1비스무스 용액을 제조하는 단계; 상기 제1비스무스 용액을 산(Acid)에 녹여 제2비스무스 용액을 제조하는 단계; 란탄늄염(La-acetate)를 산에 녹여 란탄늄 용액을 제조하는 단계; 상기 제2비스무스 용액과 란탄늄 용액을 서로 교반하여 비스무스 란탄늄 용액을 제조하는 단계; 및 상기 비스무스 란탄늄 용액에 티타늄(Ti) 소스를 넣어 소정시간 교반하는 단계;를 포함하여 이루어지며, LaxBi4-xTi3O12(LBT)의 구조로 이루어지며, 0≤X≤2 인 조건을 갖는다. 또한 상기 엘비티 용액을 스핀 코팅법을 이용하여 전극상에 도포하여 커패시터 등과 같은 전자 소자를 제조한다.
따라서, 피로현상이 없고 보다 더 큰 정전용량을 갖는 커패시터 등과 같은 전자소자를 제작 할 수있는 효과가 있다.

Description

엘비티 용액, 엘비티 용액의 제조방법 및 이를 이용한 엘비티 박막과 전자 소자의 제조방법{LBT solution, method for fabricating LBT solution and method for fabricating LBT thin film and electric device using the same}
본 발명은 강유전체 및 이를 이용한 전자 소자의 제조방법에 관한 것으로서, 보다 상세하게는 피로특성이 향상된 엘비티 용액, 엘비티 용액의 제조방법 및 이를 이용한 엘비티 박막과 전자 소자의 제조방법에 관한 것이다.
휴대용 통신 정보기기의 발전과 함께 전원을 꺼도 기억 내용이 사라지지 않는 불휘발성 메모리에 대한 수요가 높아지고 있다. 강유전체 메모리(FeRAM : Ferroelectric RAM)은 상기 수요를 만족함과 동시에 정보를 기입해 넣는 속도가DRAM과 같은 정도로 빠르며, 소모 전력이 적다는 것 등 우수한 특성을 가지고 있다.
현재 강유전체 메모리로 응용되고 있는 PZT(PbZrxTi1-xO3)의 경우는 신뢰성 문제의 하나인 피로특성(Fatigue property)이 좋지 않아 이를 보안하기 위한 대안으로 Pt 전극외에 여기에 또 다른 산화물 전극을 사용하고 있다. 왜냐하면 산화물 전극만을 이용하여 PZT박막을 형성하게 되면 누설전류 특성이 좋지 않기 때문에 반드시 Pt 또는 Ir 전극을 동시에 사용해 PZT의 하부전극으로 사용하고 있다. 산화물 전극으로는 IrO2, RuO2또는 YBCO 등이 사용되고 있는데 이들 전극 모두는 고가이거나 고온에서 만들어야 하는 공정상에 문제가 있어 대량생산에는 적합하지가 않은 문제점을 가지고 있다.
반면에 SBT(SrBi2Ta2O9) 경우는 피로특성은 좋으나 고온에서(750 ~ 800℃) 박막을 형성해야만강유전특성이 확보된다는 단점을 가지고 있다. 따라서 상기 SBT를 이용해 메모리를 생산하려면 메모리 제조공정에서 가급적 낮은 온도를 사용하려는 취지와 맞지 않고 있는 상황이다.
또한 poly-plug공정을 이용해 고집적 메모리를 제조해야 하는 경우는 강유전체 SBT박막이 결정화되는 과정에서 높은 온도로 인하여 메모리의 활성영역(Active region)과 강유전체가 성장될 하부전극과의 연결부 역할을 하는 poly-Si 자체가 산화되어 접촉저항에 문제가 생겨 최종적으로 소자가 작동되지 않는 심각한 문제를 유발하게 된다.
이와 같이 기술한 문제점을 살펴 볼때, 좋은 피로 특성을 가지면서 결정화 온도는 가급적 낮은 박막재료의 연구가 절실히 요구되고 있다.
본 발명의 목적은 상기 재료의 문제점을 해결하고자 하는 것으로 피로특성이 좋고 저온에서 형성가능한 엘비티 용액의 제조방법 및 이를 이용한 엘비티 박막과 전자 소자의 제조방법을 제공하는 데 있다.
도 1은 본 발명에 의한 엘비티 용액의 제조방법의 순서를 나타내는 공정순서도이다.
도 2은 본 발명에 의한 엘비티 박막의 제조방법을 설명하기 위한 제조장치의 개략적인 구성도이다.
도 3은 본 발명에 의한 엘비티 박막의 제조방법의 순서를 나타내는 공정순서도이다.
도 4는 본 발명인 엘비티 박막의 제조방법에 의해 제조된 엘비티 박막의 XRD 특성을 나타내는 그래프이다.
도 5a 및 도 5b는 본 발명인 엘비티 박막의 제조방법에 의해 제조된 엘비티 박막의 단면을 나타내는 전자현미경 사진이다.
도 6a 및 도 6c는 본 발명인 엘비티 박막의 제조방법에 의해 제조된 엘비티 박막의 P-E 특성을 나타내는 그래프이다.
도 7a 내지 도 7e는 본 발명에 의한 메모리 소자의 제조방법의 일 실시예를 나타내는 공정 단면도들이다.
도 8a 내지 도 8c는 본 발명에 의한 엘비티 박막을 사용한 다른 형태의 메모리 구조를 나타내는 단면도들이다.
<도면의 주요부분에 대한 부호의 설명>
10 : 척 12 : 기판
14 : 공급관 20, 40 : 실리콘 기판
22, 43 : 하부구조 24 : 비트라인
26 : 콘택홀 28, 45 : 폴리실리콘
30, 46 : 하부전극 32, 48 : 엘비티 박막
34, 50 : 상부전극 36, 52 : 커패시터
41 : 활성영역 42 : 비활성영역
44 : 게이트
상기 목적을 달성하기 위한 본 발명에 따른 엘비티 용액은 LaxB4-xTi3O12(LBT)의 구조로 이루어지며,0≤X≤2 인 조건을 갖을 수 있다.
한편 상기 목적을 달성하기 위한 본 발명에 따른 엘비티 용액 제조방법은, 비스무스염(Bi-acetate)을 용제(Solvent)에 녹여 제1비스무스 용액을 제조하는 단계; 상기 제1비스무스 용액을 산(Acid)에 녹여 제2비스무스 용액을 제조하는 단계; 란탄늄염(La-acetate)를 산에 녹여 란탄늄 용액을 제조하는 단계; 상기 제2비스무스 용액과 란탄늄 용액을 서로 교반하여 비스무스 란탄늄 용액을 제조하는 단계; 및 상기 비스무스 란탄늄 용액에 티타늄(Ti) 소스를 넣어 소정시간 교반하는 단계;를 포함하여 이루어진다.
상기 용제는 아민계열의 용제인 것이 바람직하며, 특히 피리딘(Pyridine)일 수 있다.
상기 제2비스무스 용액 제조시 및 란탄늄 용액 제조시 사용되는 산은초산(Acetic acid)일 수 있다.
상기 티타늄(Ti) 소스는 아세틸 아세토네이트(Acetylacetonate)로 안정화된 것이 바람직하다.
한편 상기 목적을 달성하기 위한 본 발명에 따른 엘비티 박막 제조방법은, (가) 소정을 기판을 회전시키는 단계; (나) 상기 회전하는 기판상에 엘비티 용액을 공급하는 단계; (다) 상기 기판상의 엘비티 용액을 건조시키는 단계; 및 (라) 상기 건조된 엘비티 용액을 열처리시키는 단계;를 포함하여 이루어진다.
상기 열처리 방법은 급속가열방식(RTA : Rapid Thermal Annealing) 또는 튜브노(Tube Furnace)를 사용하는 것이 바람직하다.
상기 제조공정이 완료된 후 원하는 박막 두께가 형성되지 않았을 경우 (가), (나), (다) 및 (라) 단계를 반복하여 수행할 수 있다.
한편 상기 목적을 달성하기 위한 본 발명에 따른 전자소자의 제조방법은 반도체 기판상에 제 1 도전체막을 형성하는 단계; 상기 제 1 도전체막 상에 엘비티막을 형성하는 단계; 및 상기 엘비티막 상에 제 2 도전체막을 형성하는 단계;를 포함하여 이루어진다.
상기 전자 소자는 커페시터일 수 있으며, 상기 제 1 도전체막은 금속 산화물 전극 또는 금속 전극일 수 있다.
이하, 본 발명의 구체적인 일 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도 1은 본 발명에 의한 엘비티 용액의 제조방법의 순서를 나타내는 공정순서도이다.
먼저, 비스무스염을 용제에 녹여 제1비스무스 용액을 제조하는 단계(S10 단계)로써, 비스무스염을 아민계열의 용제인 피리딘에 녹여 제1비스무스 용액을 제조한다.
다음, 상기 제1비스무스 용액을 초산에 녹여 제2비스무스 용액을 제조한다(S12 단계).
다음, 란탄늄염를 초산에 녹여 란탄늄 용액을 제조한다(S14단계). 이때 상기 제2비스무스 용액 및 란탄늄 용액 제조시의 공정온도는 60℃ 내지 85℃가 바람직하다.
다음, 상기 제2비스무스 용액과 란탄늄 용액을 서로 교반하여 비스무스 란탄늄 용액을 제조한다(S16 단계).
다음, 상기 비스무스 란탄늄 용액에 티타늄(Ti) 소스를 넣어 소정시간 교반하여 엘비티 용액을 완성한다(S18 단계). 이때 상기 티타늄 소스는 아세틸 아세토네이드로 안정화된 것이 바람직하며, 교반은80℃에서 1시간 정도 수행한다. 또한 교반 후 상기 비스무스 란탄늄 용액을 상온으로 냉각시키고 0.2㎛용 필터로 필터링한다.
상기와 같은 단계를 통하여 완성된 상기 엘비티 용액은 LaxBi4-xTi3O12(LBT)의 구조로 이루어지며, 0≤X≤2 인 조건을 갖는다.
상기 엘비티 재료 자체는 비스무스타이타네이트(Bismuth Titanate)라는 강유전체에 비스무스대신에 란타륨이 치환된 재료로 란타늄이 0.75 M치환되었을때 가장높은 잔류분극량을 나타낸다. 이때 전이온도는 대략 400℃를 나타내고 잔류분극량은 C-축으로 배향된 재료일때 약 30μC/cm2값을 나타낸다.
계속해서 상기 공정단계를 통하여 완성된 엘비티용액을 이용한 엘비티 박막의 제조방법에 대한 일 실시예를 도2 및 도3을 참조하여 살펴보면, 먼저 회전가능한 척(10)상에 기판(12)을 장착시킨 후 상기 척(10)을 약 3000rpm의 속도로 회전시킨다(S20 단계).
다음 상기 기판(12)상에 상기 엘비티 용액을 공급관(14)을 통하여 공급하여 도포한다(S22 단계).
다음 상기 기판(12)상에 도포된 엘비티 용액을 250℃ 내지 400℃에서 3분 내지 6분 정도 시간동안 건조시켜 초기 엘비티 박막을 형성한다(S24 단계).
다음 상기 초기 엘비티 박막이 형성된 기판(12)을 핫 플레이트(Hot Plate)가 장착되어 있는 열처리 챔버로 이동시켜 급속가열방식으로 상기 초기 엘비티 박막을 열처리하여 엘비티 박막을 완성한다(S26 단계). 상기 열처리는 튜브노(Tube Furnace)방식을 사용할 수 있다.
이때 상기 열처리시 온도는 650℃ 내지 800℃가 바람직하며, 시간은 1분 내지 3분이 바람직하다. 상기 척의 회전속도가 3000rpm시 엘비티 박막의 최종두께는 약 0.3㎛이다. 보다 더 두꺼운 박막이 필요시 상기 공정을 반복하여 수행한다. 또한 상기 열처리 공정은 튜브노(Tube Furance)를 사용하여 수행 할 수 있다. 이때는 열처리 시간을 10분 내지 30분 정도 수행하는 것이 바람직하다.
이하 데이터는 열처리 공정을 급속가열방식을 따른 것들이다.
도 4는 본 발명인 엘비티 박막의 제조방법에 의해 제조된 엘비티 박막의 XRD 특성을 나타내는 그래프로서, 열처리 온도에 따른 엘비티 박막의 결정 특성을 나타낸다. 도 4에서 보는 바와 같이, 열처리 온도가 650℃이하에서는 엘비티상이 생성되지 않다가 700℃이상이 되면서 순수한 엘비티 박막이 제조됨을 보이고 있다. 이때 열처리 방법은 급속가열방식을 이용하였고 열처리시간은 2분으로 하였다.
도 5a 및 도 5b는 본 발명인 엘비티 박막의 제조방법에 의해 제조된 엘비티 박막의 단면을 나타내는 전자현미경 사진으로서, 열처리 온도에 따른 엘비티 박막의 단면을 나타내는 전자현미경사진이다. 도4의 XRD 그래프 결과 동일하게 도 5a에서 보는 바와 같이 열처리 온도가 650℃에서는 엘비티상으로 보이는 미세결정입자가 보이지 않다가 도 5b에서 보는 바와 같이 열처리 온도가 700℃가 되면 길죽한 형태의 엘비티 결정입자가 생기는 것을 관찰할 수 있다.
도 5a 및 도 5b의 상기 엘비티 박막의 두께는 대략 0.3μm이고, 표면은 평탄하게 이루어져 상기 엘비티 박막을 이용하여 소자형성에 적용하여도 문제가 없다는 것을 알 수 있다.
도 6a 및 도 6b는 본 발명인 엘비티 박막의 제조방법에 의해 제조된 엘비티 박막의 P-E특성을 나타내는 그래프로서 열처리 온도에 따른 강유전 특성을 나타내는 그래프이다. 열처리 온도는 700℃(도 6a)와 750℃(도 6b)를 사용하였고 열처리는 2분 동안 진행하였다. 모두 강유전 특성을 나타내는 이력곡선을 보여 엘비티 박막이 상기 열처리 온도에서 결정화가 비교적 잘 이루어졌음을 나타내고 있다. 도 6a 및 도 6b에서 나타내는 바와 같이 열처리 온도가 높을 수 록 높은잔류분극치(Pr=P*-P^)를 나타내고 있다.
도 7a 내지 도 7e는 본 발명에 의한 메모리 소자의 제조방법의 일 실시예를 나타내는 공정 단면도들이다. 도 7a를 참조하면, 하부구조(30)가 형성되어 있는 실리콘 기판(20)상에 콘택홀(26)을 형성하는 단계로서, 비트라인(24) 등 다른 구성요소(도시하지 않음)를 포함하는 하부구조(30)가 형성된 실리콘 기판(20)상에 사진식각공정을 수행하여 콘택홀(26)을 형성한다.
계속하여 도7b를 참조하면 상기 실리콘 기판(20) 상에 커패시터의 노드를 형성하는 단계로서, 상기 콘택홀(26)을 메우면서 실리콘 기판(20) 상에 폴리실리콘막(28)을 증착하고, 상기 콘택홀(26)내에만 상기 폴리실리콘막(28)이 존재하도록 식각공정을 수행하여 상기 커패시터의 노드를 완성한다.
계속하여 도7c를 참조하면 하부전극(30)을 형성하는 단계로서, 상기 실리콘 기판(20) 상에 산화이리듐막을 증착하고, 사진공정 및 식각공정을 수행하여 하부전극(30)을 형성한다. 이때 상기 하부전극(30)의 재료로 플레티늄막(Pt)을 사용할 수 있다.
계속하여 도7d를 참조하면 상기 하부전극(30) 상에 유전체막을 형성하는 단계로서, 도2에서 보는 바와 같이 회전가능한 척(10) 상에 실리콘 기판(20)을 장착시킨 후 상기 척(10)을 회전시키며 상기 실리콘 기판(20) 상부로 엘비티 용액을 공급관(14)을 통하여 공급하고 건조공정과 열처리 공정을 수행하여 엘비티 박막(32)을 형성한다.
상기 엘비티 박막(32)은 상기 실리콘 기판(20)상에 도포된 엘비티 용액을250℃ 내지 400℃에서 3분 내지 6분 정도 시간동안 건조시켜 초기 엘비티 박막을 형성하고, 다음 상기 초기 엘비티 박막이 형성된 실리콘 기판(20)을 핫 플레이트(Hot Plate)가 장착되어 있는 열처리 챔버로 이동시켜 급속가열방식으로 상기 초기 엘비티 박막을 열처리하여 엘비티 박막(32)을 형성한다
계속하여 도7e를 참조하면 상기 엘비티 박막(32)상에 상부전극(34)을 형성하는 단계로서, 상기 엘비티 박막(32)상에 플레티늄(Pt) 등의 전도체 재료를 증착하여 상기 상부전극(34)을 형성하여 커패시터(36)를 완성한다.
도8a 내지 도8c는 본 발명에 의한 엘비티 박막을 사용한 다른 형태의 메모리 구조를 나타내는 단면도들로서, 도8a는 본 발명에 의한 엘비티 박막을 사용한 단일 트렌지스터형 메모리 구조를 나타내는 단면도이고, 도8b는 본 발명에 의한 엘비티 박막을 사용한 1Tr-1C 형 메모리 구조를 나타내는 단면도이고, 도8c는 본 발명에 의한 엘비티 박막을 사용한 1Tr-1C의 COB형 메모리 구조를 나타내는 단면도이다.
여기서, 각각의 도면은 실리콘 기판(40), 활성영역(41), 비활성영역(42),하부구조(43), 게이트(44), 폴리실리콘막(45), 하부전극(46), 엘비티 박막(48), 상부전극(50) 및 커패시터(52)를 나타낸다.
상기 제조방법을 적용한 다양한 FeRAM의 실시예들을 나타내었으나 강유전체를 사용하는 다른 전자소자에도 적용가능함은 당연하다.
따라서, 하부전극으로 반드시 산화이리듐 등의 산화물 전극을 사용하지 않고 플레티늄 전극만을 사용하여도 신뢰성 문제인 피로현상이 없고 보다 더 큰 정전용량을 갖는 커패시터 등과 같은 전자소자를 제작 할 수 있는 효과가 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (22)

  1. LaxBi4-xTi3O12(LBT)의 구조로 이루어지며, 0≤X≤2 인 조건을 갖는 것을 특징으로 하는 엘비티 용액.
  2. 비스무스염(Bi-acetate)을 용제(Solvent)에 녹여 제1비스무스 용액을 제조하는 단계;
    상기 제1비스무스 용액을 산(Acid)에 녹여 제2비스무스 용액을 제조하는 단계;
    란탄늄염(La-acetate)를 산에 녹여 란탄늄 용액을 제조하는 단계;
    상기 제2비스무스 용액과 란탄늄 용액을 서로 교반하여 비스무스 란탄늄 용액을 제조하는 단계; 및
    상기 비스무스 란탄늄 용액에 티타늄(Ti) 소스를 넣어 소정시간 교반하는 단계;
    를 포함하여 이루어 지는 것을 특징으로 하는 엘비티 용액 제조방법.
  3. 제2항에 있어서,
    상기 용제는 아민계열의 용제인 것을 특징으로 하는 엘비티 용액 제조방법.
  4. 제3항에 있어서,
    상기 아민계열의 용제는 피리딘(Pyridine)인 것을 특징으로 하는 엘비티 용액 제조방법.
  5. 제2항에 있어서,
    상기 제2비스무스 용액 제조시 및 란탄늄 용액 제조시 사용되는 산은 초산(Acetic acid)인 것을 특징으로 하는 엘비티 용액 제조방법.
  6. 제2항에 있어서,
    상기 제2비스무스 용액 제조시 및 란탄늄 용액 제조시의 공정온도는 각각 60℃ 내지 85℃인 것을 특징으로 하는 엘비티 용액 제조방법.
  7. 제2항에 있어서,
    상기 티타늄(Ti) 소스는 아세틸 아세토네이트(Acetylacetonate)로 안정화된 것을 특징으로 하는 엘비티 용액 제조방법.
  8. 제2항에 있어서,
    상기 비스무스 란탄늄 용액에 티타늄(Ti) 소스를 넣어 교반시 공정온도는 75℃ 내지 85℃인 것을 특징으로 하는 엘비티 용액 제조방법.
  9. 제2항에 있어서,
    상기 비스무스 란탄늄 용액에 티타늄(Ti) 소스를 넣어 소정시간 교반하는 단계 후 필터로 필터링 하는 단계를 더 첨가하는 것을 특징으로 하는 엘비티 용액 제조방법.
  10. (가) 소정을 기판을 회전시키는 단계;
    (나) 상기 회전하는 기판상에 엘비티 용액을 공급하는 단계;
    (다)상기 기판상의 엘비티 용액을 건조시키는 단계; 및
    (라)상기 건조된 엘비티 용액을 열처리시키는 단계;
    를 포함하여 이루어 지는 것을 특징으로 하는 엘비티 박막 제조방법.
  11. 제10항에 있어서,
    상기 엘비티 용액의 건조시 공정온도는 250℃ 내지 400℃인 것을 특징으로 하는 엘비티 박막 제조방법.
  12. 제11항에 있어서,
    상기 엘비티 용액의 건조시간은 3분 내지 6분인 것을 특징으로 하는 엘비티 박막 제조방법.
  13. 제10항에 있어서,
    상기 열처리 방법은 급속가열방식(RTA : Rapid Thermal Annealing) 또는 튜브노(Tube Furnace)를 사용하는 것을 특징으로 하는 엘비티 박막 제조방법.
  14. 제13항에 있어서,
    상기 엘비티 용액의 열처리시 공정온도는 600℃ 내지 800℃인 것을 특징으로 하는 엘비티 박막 제조방법.
  15. 제14항에 있어서,
    상기 엘비티 용액의 열처리 시간은 급속가열방식 경우는 1분 내지 3분이고, 튜브노 경우는 10분 내지 30분인 것을 특징으로 하는 엘비티 박막 제조방법.
  16. 제10항에 있어서,
    상기 제조공정이 완료된 후 원하는 박막 두께가 형성되지 않았을 경우 (가), (나), (다) 및 (라) 단계를 반복하여 수행하는 것을 특징으로 하는 엘비티 박막 제조방법.
  17. 제10항에 있어서,
    상기 기판의 회전 속도가 3000 rpm시 엘비티 박막의 최종두께는 0.3㎛인 것을 특징으로 하는 엘비티 박막 제조방법.
  18. 반도체 기판상에 제 1 도전체막을 형성하는 단계;
    상기 제 1 도전체막 상에 엘비티막을 형성하는 단계; 및
    상기 엘비티막 상에 제 2 도전체막을 형성하는 단계;
    를 포함하여 이루어지는 것을 특징으로 하는 전자소자의 제조방법.
  19. 제18항에 있어서,
    상기 반도체 기판은 실리콘 기판인 것을 특징으로 하는 전자소자의 제조방법.
  20. 제18항에 있어서,
    상기 전자 소자는 커페시터인 것을 특징으로 하는 전자소자의 제조방법.
  21. 제18항에 있어서,
    상기 제 1 도전체막은 금속 산화물 전극 또는 금속 전극인 것을 특징으로 하는 전자소자의 제조방법.
  22. 제21항에 있어서,
    상기 금속 산화물 전극은 산화이리듐(IrO2)이며, 금속 전극은 백금(PT)인 것을 특징으로 하는 전자소자의 제조방법.
KR1020000030796A 2000-06-05 2000-06-05 엘비티 용액, 엘비티 용액의 제조방법 및 이를 이용한엘비티 박막과 전자 소자의 제조방법 KR20010109957A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020000030796A KR20010109957A (ko) 2000-06-05 2000-06-05 엘비티 용액, 엘비티 용액의 제조방법 및 이를 이용한엘비티 박막과 전자 소자의 제조방법
JP2001169581A JP2002087819A (ja) 2000-06-05 2001-06-05 ビスマスランタンチタネート、ビスマスランタンチタネート薄膜及びその製造方法、並びにこの薄膜を用いた電子素子
US09/873,289 US20010053740A1 (en) 2000-06-05 2001-06-05 Bismuth lanthanum titanate (BLT), BLT thin film, and electronic device including the BLT thin film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000030796A KR20010109957A (ko) 2000-06-05 2000-06-05 엘비티 용액, 엘비티 용액의 제조방법 및 이를 이용한엘비티 박막과 전자 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20010109957A true KR20010109957A (ko) 2001-12-12

Family

ID=19671224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000030796A KR20010109957A (ko) 2000-06-05 2000-06-05 엘비티 용액, 엘비티 용액의 제조방법 및 이를 이용한엘비티 박막과 전자 소자의 제조방법

Country Status (3)

Country Link
US (1) US20010053740A1 (ko)
JP (1) JP2002087819A (ko)
KR (1) KR20010109957A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040037316A (ko) * 2002-10-28 2004-05-07 한국전기연구원 세라믹 발진자용 비납계 압전 세라믹 조성물 및 그 제조방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW554524B (en) * 2002-05-28 2003-09-21 Univ Nat Chiao Tung Manufacturing method of ferrolectric FET
WO2009136771A2 (ko) * 2008-05-08 2009-11-12 서울시립대학교산학협력단 강유전 물질과 이를 이용한 강유전체층의 형성방법
US7985962B2 (en) * 2008-12-23 2011-07-26 Hewlett-Packard Development Company, L.P. Memristive device
CN104538176A (zh) * 2014-12-05 2015-04-22 黑龙江省科学院高技术研究院 一种利用高压晶化钛酸铋系铁电薄膜的方法
CN106810238B (zh) * 2017-01-20 2020-01-31 武汉理工大学 一种稀土掺杂的不同形貌钛酸铋纳米晶薄膜及其制备方法
CN114907117B (zh) * 2022-04-21 2023-04-21 清华大学 钛酸铋基陶瓷材料及其制备方法和应用
CN115974548B (zh) * 2022-12-16 2023-11-21 佛山仙湖实验室 一种无铅高熵铁电薄膜及其制备方法和应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04187759A (ja) * 1990-11-20 1992-07-06 Nec Corp 誘電体薄膜の成膜方法
KR960017582A (ko) * 1994-11-16 1996-06-17 양승택 마이크로웨이브용 유전체 세라믹 조성물
WO1999000530A1 (en) * 1997-06-26 1999-01-07 Advanced Technology Materials, Inc. Low temperature chemical vapor deposition process for forming bismuth-containing ceramic thin films useful in ferroelectric memory devices
US5916359A (en) * 1995-03-31 1999-06-29 Advanced Technology Materials, Inc. Alkane and polyamine solvent compositions for liquid delivery chemical vapor deposition
KR19990057678A (ko) * 1997-12-30 1999-07-15 윤종용 유전체막의 형성방법 및 이를 이용한 캐패시터의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04187759A (ja) * 1990-11-20 1992-07-06 Nec Corp 誘電体薄膜の成膜方法
KR960017582A (ko) * 1994-11-16 1996-06-17 양승택 마이크로웨이브용 유전체 세라믹 조성물
US5916359A (en) * 1995-03-31 1999-06-29 Advanced Technology Materials, Inc. Alkane and polyamine solvent compositions for liquid delivery chemical vapor deposition
WO1999000530A1 (en) * 1997-06-26 1999-01-07 Advanced Technology Materials, Inc. Low temperature chemical vapor deposition process for forming bismuth-containing ceramic thin films useful in ferroelectric memory devices
KR19990057678A (ko) * 1997-12-30 1999-07-15 윤종용 유전체막의 형성방법 및 이를 이용한 캐패시터의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040037316A (ko) * 2002-10-28 2004-05-07 한국전기연구원 세라믹 발진자용 비납계 압전 세라믹 조성물 및 그 제조방법

Also Published As

Publication number Publication date
US20010053740A1 (en) 2001-12-20
JP2002087819A (ja) 2002-03-27

Similar Documents

Publication Publication Date Title
US6194228B1 (en) Electronic device having perovskite-type oxide film, production thereof, and ferroelectric capacitor
JP4299959B2 (ja) 半導体装置の製造方法
JPH0855967A (ja) 強誘電体薄膜キャパシタの製造方法
JPH08340085A (ja) 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子
JP4051567B2 (ja) 強誘電体メモリ装置
JPH09162362A (ja) 不揮発性半導体記憶装置
JP2003258202A (ja) 半導体装置の製造方法
KR20010109957A (ko) 엘비티 용액, 엘비티 용액의 제조방법 및 이를 이용한엘비티 박막과 전자 소자의 제조방법
JP4825373B2 (ja) 強誘電体薄膜の製造方法およびこれを用いた強誘電体メモリの製造方法
JP2001237402A (ja) 構造化された金属酸化物含有層および半導体構造素子の製造方法
JP2000156470A (ja) 強誘電体記憶素子、記憶装置およびそれらの製造方法
US6309896B1 (en) Method of manufacturing a ferroelectric film
JP3105081B2 (ja) 強誘電体薄膜の製造方法
JP2001326337A (ja) 誘電体膜の製造方法、キャパシタの製造方法および半導体装置の製造方法
JPH11243179A (ja) 強誘電体メモリおよびそのパッケージング方法
JP3363091B2 (ja) 誘電体メモリの製造方法
JPH0969614A (ja) 強誘電体薄膜、誘電体薄膜及び強誘電体薄膜を含む集積回路の製造方法
US6455328B2 (en) Method of manufacture of a capacitor with a dielectric on the basis of strontium-bismuth-tantalum
JP3294214B2 (ja) 薄膜キャパシタ
JPH10223847A (ja) 強誘電体薄膜素子の製造方法、強誘電体薄膜素子及び強誘電体メモリ装置
JP2658878B2 (ja) 強誘電体薄膜キャパシタおよびその製造方法
KR19990005439A (ko) 반도체 장치의 강유전체 캐패시터 및 그 제조방법
JP2009170696A (ja) 強誘電体メモリ装置とその製造方法
JP3433544B2 (ja) 強誘電体薄膜素子の製造方法
JP2001094065A (ja) 強誘電体メモリ及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application