JP2011077465A

JP2011077465A - 記憶装置、及び記憶装置の動作方法

Info

Publication number: JP2011077465A
Application number: JP2009230151A
Authority: JP
Inventors: Masayuki Terai; 真之寺井; Ikuhiro Sakotsubo; 行広迫坪
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2009-10-02
Filing date: 2009-10-02
Publication date: 2011-04-14
Anticipated expiration: 2029-10-02
Also published as: JP5604844B2

Abstract

【課題】書き替え動作を繰り返し行っても、高抵抗状態への書き込みレベルを所望の抵抗値に制御することが可能な記憶装置、及び記憶装置の動作方法を提供する。
【解決手段】電気抵抗の状態により情報を記憶・保持する遷移金属酸化物と前記遷移金属酸化物を挟む上下電極からなる抵抗変化型記憶素子からメモリセルが構成され、前記記憶素子の抵抗値が高い状態から抵抗値が低い状態へ変化させる動作及び変化後の状態を消去動作及び消去状態と定義し、前記記憶素子の抵抗値が低い状態から抵抗値が高い状態へ変化させる動作及び変化後の状態を書き込み動作及び書き込み状態と定義したとき、前記書き込み状態の伝導機構がトンネル伝導であり、トンネル抵抗を変化させることで２値以上の書き込み状態にすることが可能である。
【選択図】図８

Description

本発明は、電気抵抗の状態により、情報を記憶・保持する記憶素子を用いて、メモリセルが構成された記憶装置に係わる。

不揮発性メモリの分野においては、フラッシュメモリを筆頭に、強誘電体メモリ（Ferbam）、MRAM（Magnetic RAM）、OUM（Ovonic Unified Memory）等の研究が盛んである。不揮発メモリにおいては、より多くの記録容量や記録密度を実現することが求められている。これを実現する構成として、多値記録、即ちひとつのメモリセルに対して２ビット以上のデータを記録することが可能な構成の、不揮発性メモリが提案されている。このとき、例えば２ビットのデータが記録できるという場合には、メモリセルを構成する記憶素子が４つの状態の保持が可能であることを意味する。

このような、多値化技術を実現するメモリとしては、フラッシュメモリが知られているが、最近、これらの従来の不揮発性メモリと異なる抵抗変化型不揮発メモリ（ReRAM：Resistance RAM）が提案されている（非特許文献１）。この非特許文献１に記載されている抵抗変化型不揮発メモリは、電圧パルスの印加によってメモリセルの抵抗変化層の抵抗値を設定することにより情報を書き込むことができ、かつ情報の非破壊読み出しを行うことができる不揮発性メモリである。非特許文献１では、抵抗変化層としては、PCMO（Pr_0.7Ca_0.3MnO₃）及びYBCO（Yba_２Cu₃Oy）が用いられている。

抵抗変化型不揮発性メモリについては、他の提案もなされている（非特許文献２、非特許文献３）。非特許文献２では、抵抗変化層として約50nmの多結晶NiOx（x＝１〜１．５）が用いられている。

また、抵抗変化型不揮発メモリを用いた多値動作の方法としては、低抵抗状態の抵抗値を制御して、多値記憶を可能にした記憶装置が提案されている（特許文献１）。従来技術によると、記憶素子としてCu、Ag、あるいはZnなどを含有した希土類酸化物を電極で挟んだ構造を用い、記憶素子の抵抗値が高い状態から低い状態へ変化させる動作を行う際に、記憶素子と直列に接続した電界効果型トランジスタの飽和電流値を制御することで、低抵抗状態の抵抗値を３値以上に制御することを特徴としている。

また、特許文献２では、抵抗値のバラツキを改善するために、抵抗値が低い状態の複数レベルのうち、最も抵抗値の低いレベル以外のレベルから高抵抗化する際には、前記最も抵抗値の低いレベルへ変化させる過程が行われてから、前記抵抗値が高い状態に変化させる過程が行われている。

W.W.Zhuang et.al.、2002 IEDM、論文番号7.5、Dec2002 G.-S. Park et.al.、APL、Vol.91、pp.222103、2007 C. Yoshida et.al.、APL、Vol.91、pp.223510、2007

特開２００５−２３５３６０号公報特開２００７−３２８８５７号公報

ところで、従来の抵抗変化型メモリの多値化方法を、遷移金属酸化物と遷移金属酸化物を挟んだ金属電極からなる構造の抵抗変化型記憶素子に適用した場合、以下の様になる。

図１は制御トランジスタ（nFET）２を抵抗変化素子（ReRAM）１と直列に接続した1T1R型のメモリセルを示している。抵抗変化素子にはここでは、Ru/Ta₂O₅/TiO₂/Ru積層構造を用いている。

本メモリ素子の典型的なDCスイッチング特性を図２に示す。なお、Formingとは初期状態の遷移金属酸化物層内に上下電極をつなぐ低抵抗の伝導パスを造る動作であり、最初の１回のみ行う。抵抗値が高い状態から抵抗値が低い状態へ変化させる動作及び変化後の状態を消去動作及び消去状態と定義し、前記記憶素子の抵抗値が低い状態から抵抗値が高い状態へ変化させる動作及び変化後の状態を書き込み動作及び書き込み状態と定義する。Forming及び消去動作は上部電極に正電圧を印加することで行った。

図２中の（１）及び（３）で示すように、上部電極（V_T.E.）印加電圧の増大に伴い電流の急激な上昇（ReRAMの低抵抗化スイッチ）が見られるが、制御トランジスタの飽和電流（I_sat.）によって、電流上昇（低抵抗化）が制限されていることがわかる。通常、制御トランジスタのゲート印加電圧は2.5Vとし、このときの飽和電流は100μAである。書き込み動作は、上部電極に負電圧を印加することで行った。このとき、電流は上部電極/基板間を流れ、制御トランジスタによる電流制限は行わなかった。

図２で示したように、Forming後の電流はReRAMと直列に接続したnFETの飽和電流（I_sat.）で制御しており、消去動作時（低抵抗化）も同様の制御を行っている。書き換えサイクル中にnFETの飽和電流値を変更し、消去抵抗値（低抵抗状態の抵抗値）の多値動作化の実行可能性を検証した。図３は、消去抵抗（低抵抗状態）の書き換え回数及び制御電流（Isat.）依存性を示している。７回目までは、I_sat.=100μAでSet動作を行い、８回目及び９回目はI_sat.＝200μAに上げ、１０回目以降はI_sat.=100μAに戻した。

その結果、I_sat.を100μAから200μAに増加することで、消去抵抗値を約2kΩから約0.6kΩに下げることができ、I_sat.を100μA に戻すことで消去抵抗値を約0.6kΩから約2kΩに上げることができた。しかし、１８回目以降の消去抵抗値が示すように、書き換えを繰り返すうちに抵抗値が目的値（〜2kΩ）、よりも低くなり、９回目、１０回目で行った低抵抗の消去状態（約0.6kΩ）に近づいてしまう傾向があることがわかった。これは、Set抵抗の低抵抗化はフィラメントの数もしくは太さが増えることで起きているが、一度増えたフィラメントの数もしくは太さは消去動作で元に戻りにくいことを示している。つまり、金属電極によって遷移金属酸化物を挟んだ構造の抵抗変化型記憶素子では低抵抗状態における多値動作は、原理的に困難であることがわかる。

本発明の課題の一つは、書き替え動作を繰り返し行っても、高抵抗状態への書き込みレベルを所望の抵抗値に制御することが可能な記憶装置、及び記憶装置の動作方法を提供することにある。

上記課題を解決するために、本発明においては、電気抵抗の状態により情報を記憶・保持する遷移金属酸化物と前記遷移金属酸化物を挟む上下電極からなる抵抗変化型記憶素子からメモリセルが構成され、前記記憶素子の抵抗値が高い状態から抵抗値が低い状態へ変化させる動作及び変化後の状態を消去動作及び消去状態と定義し、前記記憶素子の抵抗値が低い状態から抵抗値が高い状態へ変化させる動作及び変化後の状態を書き込み動作及び書き込み状態と定義したとき、前記書き込み状態の伝導機構がトンネル伝導であり、トンネル抵抗を変化させることで２値以上の書き込み状態にすることが可能であることを特徴としている。また、前記トンネル抵抗は、トンネルバリアの幅の変化によって制御することを特徴としている。このとき、前記トンネルバリアの幅は、書き込み動作時に前記上下電極に印加する電圧を変えることで制御することを特徴とする。

本発明は、従来の多値化方法と異なり、低抵抗状態から高抵抗状態に変化する過程で多値化を行っている。このとき、遷移金属酸化物中に上下電極をつなぐように形成したフィラメントを分断するようにトンネルバリアが生成することで高抵抗化させる。一方、前記トンネルバリアを消失することで低抵抗化させる為、フィラメント自身の数・太さに変化はない。つまり、本抵抗変化素子においては、書き替え動作を繰り返し行っても、高抵抗状態への書き込みレベルを所望の抵抗値に制御することが可能である。トンネル抵抗は、書き換え動作時の上下電極印加電圧によって制御され、印加電圧が高いほどトンネルバリアの幅が広がって高抵抗化し、多値動作が可能となる。また、トンネルバリアを用いて高抵抗状態を形成しているので、熱ストレスに対する高い信頼性が得られる。

1T1R型抵抗変化素子メモリセルの例を示す図である。バイポーラ型1T1R抵抗変化素子の典型的なDCスイッチング特性を示す図である。消去抵抗（低抵抗状態）の書き換え回数及び制御電流（Isat.）依存性を示す図である。書き込み状態及び消去状態の0.5Vの電流値で規格化した電流電圧特性を示す図である。書き込み状態の電流電圧特性（測定温度：4.5K〜300K）を示す図である。二重トンネル接合モデルの説明図である。二重トンネル障壁モデルで期待される電流電圧特性（測定温度：4.5K〜300K）（モデルパラメータ：R₁+R₂:3Gohm, R₁/R₂:>1000, C₁:0.304aF, C₂:0.904aF）を示す図である。書き込み電圧による書き込み抵抗値制御の例を示す図である。書き込み状態の電流電圧特性の抵抗と非線形性の関係（図４の0.4V〜0.5Vの範囲をＩ＝Ｖ^ｎでフィッティング）を示す図である。抵抗変化素子の高抵抗化メカニズムを示す図である。消去抵抗分布及びVerify後の書き込み抵抗分布の例を示す図である。書き込み抵抗の熱ストレスによる変動（105℃Retention）の例を示す図である。

以下、図面を参照して本発明の実施形態について説明する。

本実施形態においては、電気抵抗の状態により情報を記憶・保持する遷移金属酸化物と前記遷移金属酸化物を挟む上下電極からなる記憶素子からメモリセルが構成され、前記記憶素子の抵抗値が高い状態から抵抗値が低い状態へ変化させる動作及び変化後の状態を消去動作及び消去状態と定義し、前記記憶素子の抵抗値が低い状態から抵抗値が高い状態へ変化させる動作及び変化後の状態を書き込み動作及び書き込み状態と定義したとき、前記書き込み状態の伝導機構がトンネル伝導であり、トンネル抵抗を変化させることで２値以上の書き込み状態にすることが可能である。また、前記トンネル抵抗は、トンネルバリアの幅を変化させることで制御する。このとき、前記トンネルバリアの幅は、書き込み動作時に前記上下電極に印加する電圧を変えることで制御する。例えば、書き込み動作時に、書き込みパルスを上下電極間に加えたあとで、記憶素子の抵抗値を読み出す動作を行い、所望の抵抗に達していなかったら、書き込みパルスの電圧を増大させて追加書き込み動作を行い、所望の抵抗値になるまで繰り返すように構成すると良い。

本実施形態においては、制御トランジスタ（nMOSFET：電界効果型トランジスタの一例）を抵抗変化素子と直列に接続した1T1R型のメモリセルを用いた。なお、抵抗変化素子として、ここでは、Ta₂O₅/TiO₂積層構造を用いたが、ZrO₂、ZrOx、TiO₂、TiOx、Ta₂O₅、TaOxを１種類以上少なくとも含む積層膜であっても良い。抵抗変化素子の電極としては、ここではRuを用いたが、Pt、Ni、Ta、TaN、Ti、TiN、RuOであっても良い。

まず、初期状態から、上下電極間に電圧を印加して上下電極間にフィラメントを形成してから（Forming動作）、書き込み消去を行った。なお、Forming及び消去動作は上部電極に正電圧を印加することで行った。Forming及び消去時は、制御トランジスタの飽和電流（I_sat.）によって、電流上昇（低抵抗化）を制限し抵抗値が2kΩ程度になるように制御した。通常、制御トランジスタのゲート印加電圧は2.5Vとし、このときの飽和電流は100μAである。書き込み動作は、上部電極に負電圧を印加することで行った。

図４は書き込み状態と消去状態の電流−電圧特性を示したものである。それぞれ、0.5Vの電流値で規格化してある。消去状態の電流は電圧に対して線形であり、オーミックな伝導機構であることがわかる。一方、書き込み状態の伝導機構は非線形な伝導機構であり、消去状態と異なることがわかる。

書き込み状態の電流電圧特性の温度依存性を図５に示すように詳細に解析した。図５において、挿入図は、ゼロバイアス近傍の拡大図である。温度は、4.5K〜300Kの間で変化させた。図５に示すように、全ての温度領域において、電流電圧特性は非線形性を示した。さらに、90K以下の温度領域では、折れ曲がり構造が見えた。この様な特徴的な折れ曲がり構造は、単一電子トンネリング現象が起こるときに観測されることが知られており（例えば、下記非特許文献３、４参照）、Reset状態においてトンネル障壁が生成されていることを示している。つまり、Reset状態における高抵抗化はトンネル障壁の生成によるフィラメントの断絶によるものである。
（非特許文献４）T. A. Fulton and G. J. Dolan, “Observation of Single-Electron Charging Effects in Small Tunnel Junctions”, Phys. Rev. Lett., Vol. 59, pp. 109-112
（非特許文献５）M. Amman, R. Wilkins, E. ben-Jacob, P. D. Maker, R. C. Jaklevic, “Analytic solution for the current-voltage characteristic of two mesoscopic tunnel junctions coupled in series”, Phys. Rev. B, Vol. 43, pp. 1146-1149, 1991

単一電子トンネリング現象は、図６に示すような２重トンネル障壁モデルを用いて、説明される。２重トンネル障壁モデルを用いたシミュレーションを行った。その結果、図７の電流電圧特性に示すように、実験で得られた電流電圧特性の折れ曲がり構造を再現することができた。なお、図７の上図は中心電極の平均余剰電子数、挿入図はゼロバイアス近傍の拡大図を示している。この際、トンネル確率（遷移確率）および、電極の電子状態密度のエネルギー依存性は無いと仮定している。ゼロバイアス近傍の折れ曲がり構造（領域Ｉ）は、“中心電極から右側電極に出て、左側電極から中心電極に入る”プロセス、その外側の折れ曲がり構造（領域II）は、“左側電極から中心電極に入って、中心電極から右側電極に入る”プロセスに相当する。

なお、左側電極は下部電極側、右側電極は上部電極側に対応する。モデルによる折れ曲がり構造の再現から、トンネル障壁の諸情報（トンネル抵抗（R₁+R₂=3Gohm, R₁/R₂>1000）・静電容量（C₁=0.304aF, C₂=0.904aF））が得られた。中心電極の帯電エネルギーが電極との間の静電容量だけで決まると仮定すれば、単一電子帯電エネルギー（e²/2(C₁+C₂)）は66meVであるが、実際には、電極以外との容量もあるので、これよりも小さいと考えられる。実験値との比較によって得られたシミュレーションのモデルパラメータにおいて、上部電極側の障壁のトンネル抵抗は、下部電極側のそれと比較して、1000倍以上大きく、片方のバリアが支配的であることがわかる。

以上に示したように、遷移金属酸化物と前記遷移金属酸化物を挟む上下電極からなる記憶素子においては、消去状態はオーミック伝導、書き込み状態はひとつのトンネルバリアが支配的なトンネル伝導、と異なる伝導機構である。

図８は、一試料に対して、-1.5Vから順次パルス電圧を上げて書き込みを行った際の、抵抗値の変化を示したものである。読み出し動作は、各パルス印加毎に行った。図８に示すように、-1.5Vの書き込みパルス（書き込み電圧パルス）を与えても、変化しなかった試料が、-2.0Vの書き込みパルスを与えることで抵抗値が増大した。次に、同電圧のResetパルスを印加しても抵抗値は変化せず、さらに高いResetパルスを印加することで抵抗値がさらに増大した。-2.0Vの書き込みパルスを与えた後で-2.5Vの書き込みパルスを与える際、最初の書き込みパルスによってある程度高抵抗化している為、書き込み電流はほとんど流れなかった。この傾向は、抵抗変化素子の高抵抗化機構として、書き込み時の電流によるジュールヒーティング効果ではなく、抵抗変化層膜中の電界効果によってスイッチしていることを示している。

次に、図４の書き込み状態の電流電圧特性の0.4V〜0.5Vの領域をＩ＝Ｖ^ｎの関数でフィッティングし、電流電圧特性の非線形度nを抵抗値(0.5Vで計算)に対してプロットした結果を図９に示す。図９に示すように、電流電圧特性の非線形度ｎは抵抗が大きいほど大きくなる傾向であることがわかる。この傾向は、トンネル障壁幅の変化によって得られる傾向と良く一致していた。ここで、トンネル障壁の高さが0.5eVもしくは1.0eVに固定し、障壁幅を変化させた際の、非線形度ｎと抵抗値の関係を、図９に点線（単一障壁モデルの障壁幅を変えた場合に期待される曲線）で示した。図９に示すように、２つの点線の間に収まっていることがわかる。これは抵抗変化素子の書き込み状態（高抵抗状態）の抵抗値がトンネル障壁幅に依存して変化することを示している。図１０に、抵抗変化素子の高抵抗化メカニズムを示す。図１０に示すように、トンネル障壁の幅の変化により素子の抵抗が変化する。

次に、0.1Vごとの電圧ステップによって書き込み状態のVerifyを行った際の抵抗分布を図１１に示す。図１１に示すように、書き込み電圧制御でVerifyを行うことで、Reset抵抗バラツキを抑制することができ、書き込み抵抗値の多値化（４値、２bit/cell）が可能であることがわかった。なお、書き換えを行う際は、抵抗変化素子に高電圧を印加してトンネルバリアを破壊し、オーミックな伝導パスを形成してから、書き込み動作によって再度トンネルバリアを形成する。また、抵抗値が低い書き込みレベルから消去動作を行う際には、最も抵抗の高い書き込みレベルに変化させる過程が行われてから、消去動作を行うことで、セル後とのスイッチング履歴が平準化され、繰り返し書き換え後のセル間のスイッチング特性バラツキを抑制することができる。

図１２は中間値の書き込み抵抗分布の熱ストレスによる変動を示したものである。図１２に示すように、この様にトンネルバリア幅制御で形成した書き込み状態はVerifyによって中間値のReset抵抗値とした場合も、熱ストレスによる変動量は小さく、信頼性を十分確保できることがわかった。

また、本抵抗変化素子においては、書き替え動作を繰り返し行っても、トンネルバリア幅が可逆的に変化する為、高抵抗状態への書き込みレベルを所望の抵抗値に制御して複数回書き替えることが可能である。よって、本発明を用いることで、繰り返し耐性と熱耐性の高い抵抗変化素子を実現することができる。

なお、本実施の形態では、消去パルスが正電圧、書き込みパルスが負電圧のバイポーラ型の抵抗変化素子の場合を示したが、消去・書き込み動作を同じ極性の電圧印加で行うユニポーラ型の抵抗変化素子においても同様のことができる。この場合も同様に、書き込み電圧を上げることで、トンネルバリアの幅が増大し、書き込み状態の抵抗値を増大させることができる。また、Verifyを行うことで書き込み抵抗の多値化を行うことができる。

１抵抗変化素子
２制御トランジスタ（ｎMOSFET）
３ゲート電圧（V_G）
４下部電極電圧（V_B.E.）
５上部電極電圧（V_T.E.）
６ソース電圧（V_S）

Claims

電気抵抗の状態により情報を記憶・保持する遷移金属酸化物と前記遷移金属酸化物を挟む金属電極からなる抵抗変化型記憶素子からメモリセルが構成され、
前記記憶素子の抵抗値が高い状態から抵抗値が低い状態へ変化させる動作及び変化後の状態を消去動作及び消去状態と定義し、前記記憶素子の抵抗値が低い状態から抵抗値が高い状態へ変化させる動作及び変化後の状態を書き込み動作及び書き込み状態と定義したとき、
前記書き込み状態の伝導機構はトンネル伝導であり、トンネル抵抗を変化させることで２値以上の書き込み状態にすることが可能であることを特徴とする記憶装置。
前記トンネル抵抗を、トンネルバリアの幅の変化によって制御することを特徴とする請求項１に記載の記憶装置。
前記消去状態はオーミック伝導であることを特徴とする請求項１に記載の記憶装置。
前記書き込み状態の抵抗値は、書き込み動作時に前記上下電極に印加する電圧を変えることで制御することを特徴とする請求項１に記載の記憶装置の動作方法。
前記消去状態の抵抗値は、前記記憶素子と直列に接続した電界効果型トランジスタの飽和電流によって制御することを特徴とする請求項１に記載の記憶装置の動作方法。
書き込み動作時に、書き込み電圧パルスを前記上下電極間に加えたあとで、記憶素子の抵抗値を読み出す動作を行い、所望の抵抗に達していなかったら、書き込み電圧パルスの電圧を増大させて追加書き込み動作を行い、所望の抵抗値になるまで繰り返すことを特徴とする記憶装置の動作方法。
抵抗値が低い書き込みレベルから消去動作を行う際に、最も抵抗の高い書き込みレベルに変化させる過程が行われてから、消去動作を行うことを特徴とする記憶装置。