JP2013048251A - 可変抵抗絶縁層を用いたメモリ素子及びそれを有するプロセッサシステム - Google Patents
可変抵抗絶縁層を用いたメモリ素子及びそれを有するプロセッサシステム Download PDFInfo
- Publication number
- JP2013048251A JP2013048251A JP2012207558A JP2012207558A JP2013048251A JP 2013048251 A JP2013048251 A JP 2013048251A JP 2012207558 A JP2012207558 A JP 2012207558A JP 2012207558 A JP2012207558 A JP 2012207558A JP 2013048251 A JP2013048251 A JP 2013048251A
- Authority
- JP
- Japan
- Prior art keywords
- variable resistance
- electrode
- insulating layer
- resistance insulating
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Patterning of the switching material
- H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
Abstract
【課題】可変抵抗材料を用いて形成されるランダムアクセスメモリ装置を提供する。
【解決手段】可変抵抗メモリ装置301において、望ましい円錐状に形造された下部電極308は、下部電極308の頂点のところにおける絶縁材料312の厚さが最も薄く、下部電極308の頂点のところにおける電界が最大であることを確保する。電極308、310の配置およびメモリ素子の構造はメモリ装置内に安定で確実に導電路を作り出し、かつ、スイッチングとメモリ特性を再生可能にする。
【選択図】図3
【解決手段】可変抵抗メモリ装置301において、望ましい円錐状に形造された下部電極308は、下部電極308の頂点のところにおける絶縁材料312の厚さが最も薄く、下部電極308の頂点のところにおける電界が最大であることを確保する。電極308、310の配置およびメモリ素子の構造はメモリ装置内に安定で確実に導電路を作り出し、かつ、スイッチングとメモリ特性を再生可能にする。
【選択図】図3
Description
本発明は可変抵抗材料を用いて形成されるランダムアクセスメモリ(RAM)装置の分野に関し、および特に、可変抵抗メモリ素子のための改善された構造に関する。
可変抵抗(値)(resistance)メモリは外部影響によって変化させることが可能の電気的抵抗特性を有するRAMである。可変抵抗メモリセルの基本構成要素は可変抵抗器(または抵抗:resistor)である。可変抵抗器は(2つ状態のメモリ回路において)高抵抗または低抵抗を有するようにまたは(多状態のメモリ回路において)いずれかの中間抵抗値を有するようにプログラムされることが可能である。可変抵抗メモリセルの異なる抵抗値は可変抵抗メモリ回路内に格納されている情報を表す。可変抵抗メモリの利点は、回路の簡単さであり、これにより、より小さい装置に導き、さらに、メモリセルの不揮発特性、およびメモリ状態の安定性である。
図1は従来の可変抵抗メモリ装置の断面を示す。この可変抵抗メモリ装置はGRAD型(1つの抵抗、1つのダイオード)である。それは、基板100内のワード線(N型領域)102、複数のP+領域104とN+領域106を含み、ワード線102とP+領域104はダイオードを構成する。誘電体層114は基板100上に形成される。複数のメモリ部107は誘電体層114内に配置され、各メモリ部107は平板下部電極108、平板上部電極110、および平板下部電極108と平板上部電極110との間に1つまたはそれ以上の層で形成される抵抗膜112を含む。ワード線接続(またはコンタクト)ビア116は誘電体層114内に形成される。ワード線接続ビア116の1つの端部はN+領域106に電気的に接続され、他の端部は誘電体層114の表面上の導電線120に接続され、その結果ワード線102は外部回路と電気的に接続することが可能となる。さらに、メモリ部107の上部電極110と電気的に接続するために誘電体層114上に形成されたビット線118がある。
従来の可変抵抗メモリ装置の第二例は図2に説明される1R1T型(1つの抵抗器、1つのトランジスタ)メモリ装置である。この装置は基板200内の複数のN+領域202および204を含む。誘電体層220は基板200上に形成される。誘電体層220は複数のメモリ部207、複数のゲート構造(ワード線)212および複数の接続ビア214と216を含む。各メモリ部207は平板下部電極206、平板上部電極208、および1つまたはそれ以上の材料層で形成される抵抗膜210を含み、各メモリ部はそれぞれのN+領域の表面上に配置される。ゲート構造212およびN+領域202と204はトランジスタを構成する。接続ビア214および216はそれぞれゲート構造212および共通線204に電気的に接続され、そのようにゲート構造212および共通線204は外部回路との接続が可能となる。さらに、メモリ部207の平板上部電極208と電気的に接続するために誘電体層220上に形成されるビット線218がある。
残念ながら、図1および図2に開示されるように2つ金属電極平板間に挟まれる抵抗膜または絶縁酸化物を有する金属−絶縁体−金属(MIM)構造は安定かつ再生可能なスイッチングを提供せず、そして素子間の導電路が上部および下部電極間の抵抗膜または絶縁酸化物内のどこでも発生できるので、制御可能な態様のメモリ特性を提供しない。素子間のランダムかつ予測不可能な導電路は、堆積される膜内のランダムかつ予測不可能な欠陥場所によって作り出されると考えられる。
ゆえに、抵抗スイッチング現象に基づくメモリ装置の大きいアレイを形成するために、可変抵抗メモリ装置内の電極間の導電路の改善および制御のための代替装置が必要とされる。
本発明は可変抵抗メモリ装置における形造(shaped)された下部電極の使用に関する。形造された下部電極は下部電極の頂点(またはチップ:tip)のところにおける絶縁材料の厚さが最も薄く、ゆえに下部電極の頂点のところにおける電界が最大であることを確実にする。電極頂点の小さい曲率はまた局部電界を強める。電極の配置およびメモリ素子の構造はメモリ装置内に安定かつ確実かつ再生可能なスイッチングとメモリ特性を有する導電路を作り出す。
本発明のさらなる効果および特徴は本発明の好適実施例を説明する後続の詳細説明および図面から明らかになる。
後続の詳細記述において、添付図が参照され、この図は明細書の一部を構成し、そして本発明が実施される特定の例示的な実施例を一例として示す。当業者によって実施することを可能にするためにこれらの実施例が十分に詳細に記載され、そして本発明の精神と範囲から離脱せずに構造的に、論理的及び電気的変更がなされることが可能であると理解されたい。述べられる処理工程の進行は本発明の例示的な実施例であり、しかしながら、工程の順序はここに記載されるものに限定されずそして従来において知られているように一定順序内に必然的に発生する工程を除いて変更されうるであろう。
後続の記述に用いられる“基板”(substrate)はプラスチック(plastic)、セラミック(seramic)、半導体(semiconductor)、または露出基板表面を有する他の基板を含むいずれかの支持構造も含むがこれに限定しない。半導体基板はシリコン、シリコン−オン−インシュレーター(SOI:silicon−on−insulator)、シリコン−オン−サファイヤ(SOS:silicon−on−sapphire)、ドープされるまたはドープされない半導体、基礎半導体土台によって支えられるシリコンのエピタキシャル(epitaxial)層、そして他の半導体材料構造であることを理解されたい。後続の記述に半導体基板またはウェファーが参照されるとき、基礎半導体または土台内または上に領域または接合を形成するために従来の処理工程が用いられる。
本発明は典型的な実施例を説明する図を参照して説明され、そして同様の参照番号は同様の特徴を示す。
本発明の実施例に従うメモリ装置301は図3に図式的に説明される。装置301は形造された下部電極308、上部電極310、誘電体層314、および形造された下部電極308と上部電極310間の可変抵抗絶縁材料312を含む。本発明の好まれる実施例において、可変抵抗絶縁材料312は、例えばPCMO薄膜(つまり、Pr0.7Ca0.3MnO3)などの巨大磁気抵抗(colossalmagnet resistive)薄膜;例えばドープ(doped)または非ドープ(undoped)BaTiO3、SrTiO3、またはSrZrO3などのペロブスカイト(Perovskite)構造を有する酸化膜;または、例えばNb2O5、TiO2、TaO5、およびNiOなどの酸化膜などの可逆抵抗(resistance−reversible)材料から形成される。好ましい可変抵抗絶縁材料312はSrTiO3である。形造された下部電極308および上部電極310は、例えば白金、チタンまたは金などの金属、または例えばSrRuO3などの他の適切な材料から形成される。
図4を参照する。図4は図3に類似しそして基板300上に上部電極310が形成される前に可変抵抗絶縁材料312が平坦化されるメモリ装置303を説明する。
図5を参照する。図5は図3および4に類似しそして導電プラグ322上に下部電極308が形成される本発明の第3実施例に従うメモリ装置304を説明する。図3と共に上述されているように、基板300上に上部電極310が形成される前に可変抵抗絶縁材料312が平坦化される。図3と共に上述されているように、可変抵抗絶縁材料312が単純に堆積された後、この可変抵抗絶縁材料312上に上部電極310が形成されることを理解されたい。
図6〜11は本発明の典型的な実施例に従うメモリ装置の形成を示す。前ステップの結果が論理上必要とされる場合を除き、ここに述べられるいずれかの動作のためにも特定の順序が要求されない。従って、以下の動作が一般的な順序で実行されるものとして述べられ、順序は例示的だけでありそして要望されれば代替されることができる。
図6は基板300上に形成された誘電体層314を説明する。誘電体層314は、化学的気相成長(CVD:chemicalvapor deposition)によるスパッタリング、プラズマ強化(plasmaenhanced)CVD(PVCVD)または物理気相成長(PVD:physical vapor deposition)などの知られているいずれかの成長法によっても形成される。誘電体層314は、二酸化シリコン(SiO2)、窒化シリコン(Si3N4)などの一般的な絶縁酸化物、とりわけ低誘電率材料、から形成される。
マスク316が誘電体層314上に形成される。説明されている実施例において、マスク316はフォトレジスト(photoresist)マスクであり、しかしながら、マスク316は、例えば、金属(metal)などのいずれかの他の適切な材料でも代替できる。基板300へと延びる開口部313が、誘電体層314およびマスク316内に形成される。開口部313は、この技術分野での既知の方法、例えば一般的なパターンニングおよびエッチング処理、によって形成される。好ましくは、開口部313は、実質的に垂直な側壁を有するように、ドライエッチング(dryetch)ビアプロセスによって形成される。
図7に示されるように、開口部313が拡幅されて、誘電体層314中に開口部315が形成される。この開口部315は、マスク316を通る開口部313が誘電体層314を通る開口部315よりも小さくなるように、マスク316の下に拡張する。好ましくは、開口部315はウェットエッチングプロセスを用いて形成される。
図8は形造された下部電極308の形成を示す。円錐状に形造された下部電極308およびマスク316上に導電層341を形成するよう、導電材料がマスク316上にそして開口部313、315を通して基板300上に堆積される。形造された下部電極308は、例えば、白金、チタンまたは金のいずれかの導電性材料、または例えばSrRuO3などの他の適切な材料を含む。導電性材料は、蒸発または平行スパッタリング(collimatedsputtering)などの物理気相成長(PVD)処理によって堆積され、しかしいずれかの適切な技術も用いられる。矢印351に示されるように、基板300は導電性材料の堆積中に回転される。そのうえに、矢印350に示されるように、導電性材料は単一方向に堆積される。好ましくは、矢印350の角度によって図8に示されるように、導電性材料は基板300の上部表面に関しておおよそ75度よりも小さな角度で堆積され、しかし要望されれば導電性材料はおおよそ75度の角度で堆積されることもできる。
PVD処理を用いて形造された下部電極308を形成することによって、一般的な化学的気相成長(CVD)プラグ処理における電極が形成されるときに発生する割れ目またはギャップが避けられる。そのうえ、PVD堆積される材料はCVD堆積される材料より滑らかな表面を有する傾向がある。従って形造された下部電極308は従来の電極より滑らかな表面を有することになる。
図9に説明されているように、導電性層341およびマスク316は除去される。これはいずれかの適切な技術によって成し遂げることができる。例えば、化学機械研磨(CMP:chemicalmechanical polish)ステップが実施されることができまたは知られている技術に応じて溶剤リフトオフ(solventlift−off)処理が用いられる。
図10を参照すると、可変抵抗絶縁材料層312が、開口部315内部に、形造された下部電極308を包囲するように形成される。可変抵抗絶縁材料層312は、例えばPCMO薄膜(つまり、Pr0.7Ca0.3MnO3)などの巨大磁気抵抗(colossalmagnet resistive)薄膜;例えばドープ(doped)または非ドープ(undoped)のBaTiO3、SrTiO3、またはSrZrO3などのペロブスカイト(Perovskite)構造を有する酸化膜;または、例えばNb2O5、TiO2、TaO5、およびNiOなどの酸化膜などの可逆抵抗(resistance−reversible)材料から形成される。好ましい可変抵抗絶縁材料312はSrTiO3である。可変抵抗絶縁材料層312は、例えば、パルスレーザー(plusedlaser)堆積(PLD)、PVD、スパッタリング、またはCVDなどの知られている方法によって形成される。
図11を参照すると、第二電極310が可変抵抗絶縁材料層312上に形成される。第二電極310は、例えば白金、チタンまたは金のいずれかの電気的導電性材料、または例えばSrRuO3などの他の適切な材料から形成される。
メモリ装置301をメモリアレイの様々な回路に電気的に接続するために一般的な処理ステップが次に実施されることができる。
図12〜13は本発明に従うメモリ素子301の形成のための他の例示的な実施例を説明する。第二開口部315(図7)が形成される必要がない点を除いて、図12〜13に説明される実施例は図6〜11に説明される実施例と類似する。
図12に示されているように、フォトレジストマスクであるマスク316が誘電体層314および基板300上に適用される。基板300へと延びる開口部313が、誘電体層314およびマスク316内に形成される。
図8と関連して上述されているように、形造された下部電極308が形成されることができる。図13に説明されているように、形造された下部電極308およびマスク316上に導電層341を形成するために、導電材料が、マスク316上と、開口部313を通って基板300上とに堆積される。矢印351に示されるように、基板300は導電性材料の堆積中に回転される。そのうえに、矢印350によって示されるように、導電性材料は単一方向に堆積される。好ましくは、矢印350の角度によって図13に示されるように、導電性材料は基板300の上部表面に関しておおよそ75度未満の角度で堆積され、しかし導電性材料はおおよそ75度の角度で堆積されることもできる。
メモリ装置301は、次に、図9〜11を参照して上述したように処理される。メモリ装置301をメモリアレイの様々な回路に電気的に接続するために一般的な処理ステップが次に実施されることができる。
図14〜16は本発明の第二の例示的実施例に従うメモリ素子301の形成を説明する。図14は、図6〜10または図12〜13を参照して上述したように処理されたメモリ装置を示す。
図15に示される構造を獲得するためにCMPステップが実施され、可変抵抗絶縁材料層312を平坦化する。図16に説明されるように第二電極310が可変抵抗絶縁材料層312上に形成される。上述のように、第二電極310は、例えば白金、チタンまたは金のいずれかの電気的導電性材料、または例えばSrRuO3などの他の適切な材料から形成される。メモリ装置301をメモリアレイの様々な回路に電気的に接続するために一般的な処理ステップが次に実施されることができる。
上述の実施例はメモリアレイの一部である本発明に従ういくつかの可能な可変抵抗メモリ素子構造のみの形成に関する。しかしながら、本発明は、メモリアレイとして製造されそしてメモリ素子アクセス回路と共に動作することが可能な、本発明の趣旨内の他のメモリ構造の形成をも意図するものであることを理解されたい。
図17は、例えば、本発明に従う可変抵抗メモリ素子(例えば、素子301および/または303(それぞれ、図3および4))を用いるメモリ装置のメモリ回路748を含むプロセッサシステム700を説明する。プロセッサシステム700は、例えば、コンピュータシステムであり、一般的にマイクロプロセッサ、デジタル信号プロセッサ、または他のプルグラム可能なデジタル論理装置などの中央演算部(CPU)744を含み、これらはバス752を通じて入力/出力(I/O)装置746と通信する。メモリ回路748は、典型的にはメモリ制御装置を介し、バス752を通じてCPU744と通信する。
コンピュータシステムの場合、プロセッサシステム700は、バス752を通じてCPU744と通信するフロッピディスクドライブ754およびコンパクトディスク(CD)ROMドライブ756などの周辺装置を含むことになる。メモリ回路748は、1つまたはそれ以上の可変抵抗メモリ素子、例えば、素子200および/または600を含む集積回路として好ましくは構成される。要望されれば、メモリ回路748はプロセッサ、例えばCPU744、と共に単一集積回路内に組み合わされることになる。
現在知られている典型的な実施例に従って本発明は詳細に述べられているが、本発明はそのような開示されている実施例に限定されないことを直ちに理解されたい。それより、本発明の趣旨および範囲と同等のいずれかのここに述べられていない変形、代替、入れ替え、または均等な構成も含むために本発明は修正されることができる。したがって、本発明は前述の開示によって限定されるとして見られるべきではなく、添付の特許請求の範囲のみによって限定される。
300 基板
301 メモリ装置
304 メモリ装置
308 下部電極
310 上部電極
312 可変抵抗絶縁材料
313 開口部
314 誘電体層
315 開口部
316 マスク
322 導電プラグ
341 導電層
700 プロセッサ
744 中央演算部(CPU)
746 入力/出力(I/O)装置
748 メモリ回路
752 バス
754 フロッピディスクドライブ
756 CDROMデバイス
301 メモリ装置
304 メモリ装置
308 下部電極
310 上部電極
312 可変抵抗絶縁材料
313 開口部
314 誘電体層
315 開口部
316 マスク
322 導電プラグ
341 導電層
700 プロセッサ
744 中央演算部(CPU)
746 入力/出力(I/O)装置
748 メモリ回路
752 バス
754 フロッピディスクドライブ
756 CDROMデバイス
Claims (22)
- 基板と、
前記基板上の誘電体層と、
前記基板上で前記誘電体層内の開口部の内部に形成された第一電極であって、該第一電極は円錐形状である、第一電極と、
第二電極と、
前記第一及び第二電極間で前記開口部内の可変抵抗絶縁層であって、前記可変抵抗絶縁層は酸化物層であり、前記可変抵抗絶縁層は前記第一電極の斜面全体及び頂点と直接接触しており、前記可変抵抗絶縁層の厚さは前記第一電極の頂点のところで最も薄い、可変抵抗絶縁層と、
を含むことを特徴とするメモリ素子。 - 基板と、
前記基板上に形成された誘電体層であって、前記誘電体層はその中に前記誘電体層の上部表面から前記基板まで形成された開口部を有する、誘電体層と、
前記基板上かつ前記誘電体層内の前記開口部内に形成された第一電極であって、前記第一電極は円錐状構造を有する、第一電極と、
前記誘電体層内の前記開口部内の前記第一電極上に形成された可変抵抗絶縁層であって、前記可変抵抗絶縁層は前記第一電極の斜面全体及び頂点と直接接触しており、前記可変抵抗絶縁層の厚さは前記第一電極の頂点のところで最も薄い、可変抵抗絶縁層と、
前記可変抵抗絶縁層上に形成された第二電極と、
を含むことを特徴とするメモリ素子。 - 前記第一電極はSrRuO3であることを特徴とする請求項1または2記載のメモリ素子。
- 前記可変抵抗絶縁層は前記誘電体層上に形成されることを特徴とする請求項2記載のメモリ素子。
- 前記第一及び第二電極間の前記可変抵抗絶縁層が平坦化されていることを特徴とする請求項1または2記載のメモリ素子
- 前記第二電極が前記可変抵抗絶縁層の上に形成されていることを特徴とする請求項1または2記載のメモリ素子。
- 前記基板と前記第一電極との間に形成された導電性プラグをさらに含むことを特徴とする請求項1または2記載のメモリ素子。
- プロセッサと、
前記プロセッサと通信するメモリ装置と、
を備えたプロセッサシステムであって、
前記メモリ装置はメモリ素子を含み、該メモリ素子は、
基板と、
前記基板に接触する誘電体層と、
前記基板上かつ前記誘電体層の開口部内に形成された第一電極であって、該第一電極は円錐形状である、第一電極と、
第二電極と、
前記第一及び第二電極間で前記開口部内の可変抵抗絶縁層であって、前記可変抵抗絶縁層は酸化物層であり、前記可変抵抗絶縁層は前記第一電極の斜面全体及び頂点と直接接触しており、前記可変抵抗絶縁層の厚さは前記第一電極の頂点のところで最も薄い、可変抵抗絶縁層と、
を含む、ことを特徴とするプロセッサシステム。 - 前記第一電極は白金、チタン、金およびSrRuO3からなる群の中から選択されることを特徴とする請求項8記載のプロセッサシステム。
- 前記第一電極はSrRuO3であることを特徴とする請求項9記載のプロセッサシステム。
- 前記第二電極は白金、チタン、金およびSrRuO3からなる群の中から選択されることを特徴とする請求項8記載のプロセッサシステム。
- 前記可変抵抗絶縁層はドープまたは非ドープのBaTiO3、SrTiO3、またはSrZrO3であることを特徴とする請求項8記載のプロセッサシステム。
- 前記可変抵抗絶縁層はPr0.7Ca0.3MnO3、Nb2O5、TiO2、およびNiOからなる群の中から選択されることを特徴とする請求項8記載のプロセッサシステム。
- 前記メモリ素子は可変抵抗メモリ素子であることを特徴とする請求項8記載のプロセッサシステム。
- 基板と、
前記基板上の誘電体層と、
前記基板上で前記誘電体層の開口部の内部に物理気相成長によって形成された第一電極であって、該第一電極は円錐形状である、第一電極と、
第二電極と、
前記第一及び第二電極の間で前記開口部内の可変抵抗絶縁層であって、前記可変抵抗絶縁層は前記第一電極の斜面全体及び頂点と直接接触しており、前記可変抵抗絶縁層の厚さは前記第一電極の頂点のところで最も薄い、可変抵抗絶縁層と、
を含むメモリ素子。 - 前記第一電極は白金、チタン、金、及びSrRuO3からなる群の中から選択されることを特徴とする請求項1、2または15記載のメモリ素子。
- 前記第二電極は白金、チタン、金、及びSrRuO3からなる群から選択される請求項1、2または15記載のメモリ素子。
- 前記可変抵抗絶縁層はPCMO薄膜、ペロブスカイト構造および酸化膜からなる群の中から選択されることを特徴とする請求項1、2または15記載のメモリ素子。
- 前記可変抵抗絶縁層はPr0.7Ca0.3MnO3、Nb2O5、TiO2、およびNiOからなる群の中から選択されることを特徴とする請求項18記載のメモリ素子。
- 前記可変抵抗絶縁層はドープまたは非ドープのBaTiO3、SrTiO3、またはSrZrO3であることを特徴とする請求項1、2または15記載のメモリ素子。
- 前記メモリ素子は可変抵抗メモリ素子であることを特徴とする請求項1、2または15記載のメモリ素子。
- 基板と、
前記基板上に形成された第一電極であって、該第一電極は円錐形状である、第一電極と、
第二電極と、
前記第一及び第二電極間の可変抵抗絶縁層であって、前記可変抵抗絶縁層はSrTiO3から形成され、前記可変抵抗絶縁層は前記第一電極の斜面全体及び頂点と直接接触しており、前記可変抵抗絶縁層の厚さは前記第一電極の頂点のところで最も薄い、可変抵抗絶縁層と、
を含むメモリ素子。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/203,141 | 2005-08-15 | ||
US11/203,141 US7521705B2 (en) | 2005-08-15 | 2005-08-15 | Reproducible resistance variable insulating memory devices having a shaped bottom electrode |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008527013A Division JP5152674B2 (ja) | 2005-08-15 | 2006-08-11 | 再生可能可変抵抗絶縁メモリ装置の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013048251A true JP2013048251A (ja) | 2013-03-07 |
Family
ID=37562043
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008527013A Expired - Fee Related JP5152674B2 (ja) | 2005-08-15 | 2006-08-11 | 再生可能可変抵抗絶縁メモリ装置の形成方法 |
JP2012207558A Pending JP2013048251A (ja) | 2005-08-15 | 2012-09-20 | 可変抵抗絶縁層を用いたメモリ素子及びそれを有するプロセッサシステム |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008527013A Expired - Fee Related JP5152674B2 (ja) | 2005-08-15 | 2006-08-11 | 再生可能可変抵抗絶縁メモリ装置の形成方法 |
Country Status (8)
Country | Link |
---|---|
US (4) | US7521705B2 (ja) |
EP (2) | EP1929556B1 (ja) |
JP (2) | JP5152674B2 (ja) |
KR (1) | KR100954948B1 (ja) |
CN (1) | CN101288187B (ja) |
AT (1) | ATE542251T1 (ja) |
TW (1) | TWI331794B (ja) |
WO (1) | WO2007021913A1 (ja) |
Families Citing this family (98)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100697282B1 (ko) * | 2005-03-28 | 2007-03-20 | 삼성전자주식회사 | 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열 |
US7521705B2 (en) | 2005-08-15 | 2009-04-21 | Micron Technology, Inc. | Reproducible resistance variable insulating memory devices having a shaped bottom electrode |
US7491962B2 (en) | 2005-08-30 | 2009-02-17 | Micron Technology, Inc. | Resistance variable memory device with nanoparticle electrode and method of fabrication |
WO2008126365A1 (ja) | 2007-03-29 | 2008-10-23 | Panasonic Corporation | 不揮発性記憶装置、不揮発性記憶素子および不揮発性記憶素子アレイ |
US7768812B2 (en) | 2008-01-15 | 2010-08-03 | Micron Technology, Inc. | Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices |
US8211743B2 (en) | 2008-05-02 | 2012-07-03 | Micron Technology, Inc. | Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes |
US8134137B2 (en) | 2008-06-18 | 2012-03-13 | Micron Technology, Inc. | Memory device constructions, memory cell forming methods, and semiconductor construction forming methods |
US9343665B2 (en) | 2008-07-02 | 2016-05-17 | Micron Technology, Inc. | Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array |
US7795606B2 (en) * | 2008-08-05 | 2010-09-14 | Seagate Technology Llc | Non-volatile memory cell with enhanced filament formation characteristics |
US7772583B2 (en) | 2008-08-21 | 2010-08-10 | Micron Technology, Inc. | Memory devices and methods of forming the same |
US8227783B2 (en) | 2009-07-13 | 2012-07-24 | Seagate Technology Llc | Non-volatile resistive sense memory with praseodymium calcium manganese oxide |
US8048755B2 (en) * | 2010-02-08 | 2011-11-01 | Micron Technology, Inc. | Resistive memory and methods of processing resistive memory |
US8427859B2 (en) | 2010-04-22 | 2013-04-23 | Micron Technology, Inc. | Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells |
US8289763B2 (en) | 2010-06-07 | 2012-10-16 | Micron Technology, Inc. | Memory arrays |
US9012307B2 (en) | 2010-07-13 | 2015-04-21 | Crossbar, Inc. | Two terminal resistive switching device structure and method of fabricating |
US9601692B1 (en) | 2010-07-13 | 2017-03-21 | Crossbar, Inc. | Hetero-switching layer in a RRAM device and method |
US8946046B1 (en) | 2012-05-02 | 2015-02-03 | Crossbar, Inc. | Guided path for forming a conductive filament in RRAM |
US9570678B1 (en) | 2010-06-08 | 2017-02-14 | Crossbar, Inc. | Resistive RAM with preferental filament formation region and methods |
US8441835B2 (en) | 2010-06-11 | 2013-05-14 | Crossbar, Inc. | Interface control for improved switching in RRAM |
CN103081093B (zh) | 2010-06-11 | 2015-06-03 | 科洛斯巴股份有限公司 | 存储器件的柱结构以及方法 |
JP5696378B2 (ja) | 2010-06-15 | 2015-04-08 | ソニー株式会社 | 記憶装置の製造方法 |
US8374018B2 (en) | 2010-07-09 | 2013-02-12 | Crossbar, Inc. | Resistive memory using SiGe material |
US8467227B1 (en) | 2010-11-04 | 2013-06-18 | Crossbar, Inc. | Hetero resistive switching material layer in RRAM device and method |
US8947908B2 (en) | 2010-11-04 | 2015-02-03 | Crossbar, Inc. | Hetero-switching layer in a RRAM device and method |
US8569172B1 (en) | 2012-08-14 | 2013-10-29 | Crossbar, Inc. | Noble metal/non-noble metal electrode for RRAM applications |
US8168506B2 (en) | 2010-07-13 | 2012-05-01 | Crossbar, Inc. | On/off ratio for non-volatile memory device and method |
US8884261B2 (en) | 2010-08-23 | 2014-11-11 | Crossbar, Inc. | Device switching using layered device structure |
US8404553B2 (en) | 2010-08-23 | 2013-03-26 | Crossbar, Inc. | Disturb-resistant non-volatile memory device and method |
US9401475B1 (en) | 2010-08-23 | 2016-07-26 | Crossbar, Inc. | Method for silver deposition for a non-volatile memory device |
US8492195B2 (en) | 2010-08-23 | 2013-07-23 | Crossbar, Inc. | Method for forming stackable non-volatile resistive switching memory devices |
US8889521B1 (en) | 2012-09-14 | 2014-11-18 | Crossbar, Inc. | Method for silver deposition for a non-volatile memory device |
US8391049B2 (en) | 2010-09-29 | 2013-03-05 | Crossbar, Inc. | Resistor structure for a non-volatile memory device and method |
US8558212B2 (en) * | 2010-09-29 | 2013-10-15 | Crossbar, Inc. | Conductive path in switching material in a resistive random access memory device and control |
US8796661B2 (en) * | 2010-11-01 | 2014-08-05 | Micron Technology, Inc. | Nonvolatile memory cells and methods of forming nonvolatile memory cell |
US8526213B2 (en) | 2010-11-01 | 2013-09-03 | Micron Technology, Inc. | Memory cells, methods of programming memory cells, and methods of forming memory cells |
USRE46335E1 (en) | 2010-11-04 | 2017-03-07 | Crossbar, Inc. | Switching device having a non-linear element |
US8502185B2 (en) | 2011-05-31 | 2013-08-06 | Crossbar, Inc. | Switching device having a non-linear element |
US8088688B1 (en) | 2010-11-05 | 2012-01-03 | Crossbar, Inc. | p+ polysilicon material on aluminum for non-volatile memory device and method |
US9454997B2 (en) | 2010-12-02 | 2016-09-27 | Micron Technology, Inc. | Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells |
US8431458B2 (en) | 2010-12-27 | 2013-04-30 | Micron Technology, Inc. | Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells |
US8930174B2 (en) | 2010-12-28 | 2015-01-06 | Crossbar, Inc. | Modeling technique for resistive random access memory (RRAM) cells |
US8791010B1 (en) | 2010-12-31 | 2014-07-29 | Crossbar, Inc. | Silver interconnects for stacked non-volatile memory device and method |
US8815696B1 (en) | 2010-12-31 | 2014-08-26 | Crossbar, Inc. | Disturb-resistant non-volatile memory device using via-fill and etchback technique |
US9153623B1 (en) | 2010-12-31 | 2015-10-06 | Crossbar, Inc. | Thin film transistor steering element for a non-volatile memory device |
US8791447B2 (en) | 2011-01-20 | 2014-07-29 | Micron Technology, Inc. | Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells |
US8488365B2 (en) | 2011-02-24 | 2013-07-16 | Micron Technology, Inc. | Memory cells |
CN102157692B (zh) * | 2011-03-22 | 2012-08-22 | 复旦大学 | 具有尖峰状底电极的有机阻变存储器的制备方法 |
CN102157688B (zh) * | 2011-03-23 | 2012-07-18 | 北京大学 | 一种阻变存储器及其制备方法 |
US8537592B2 (en) | 2011-04-15 | 2013-09-17 | Micron Technology, Inc. | Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells |
US8450710B2 (en) | 2011-05-27 | 2013-05-28 | Crossbar, Inc. | Low temperature p+ silicon junction material for a non-volatile memory device |
US8394670B2 (en) | 2011-05-31 | 2013-03-12 | Crossbar, Inc. | Vertical diodes for non-volatile memory device |
US9620206B2 (en) | 2011-05-31 | 2017-04-11 | Crossbar, Inc. | Memory array architecture with two-terminal memory cells |
US8619459B1 (en) | 2011-06-23 | 2013-12-31 | Crossbar, Inc. | High operating speed resistive random access memory |
US9564587B1 (en) | 2011-06-30 | 2017-02-07 | Crossbar, Inc. | Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects |
US9166163B2 (en) | 2011-06-30 | 2015-10-20 | Crossbar, Inc. | Sub-oxide interface layer for two-terminal memory |
US8946669B1 (en) | 2012-04-05 | 2015-02-03 | Crossbar, Inc. | Resistive memory device and fabrication methods |
US8659929B2 (en) | 2011-06-30 | 2014-02-25 | Crossbar, Inc. | Amorphous silicon RRAM with non-linear device and operation |
US9627443B2 (en) | 2011-06-30 | 2017-04-18 | Crossbar, Inc. | Three-dimensional oblique two-terminal memory with enhanced electric field |
US9252191B2 (en) | 2011-07-22 | 2016-02-02 | Crossbar, Inc. | Seed layer for a p+ silicon germanium material for a non-volatile memory device and method |
US9729155B2 (en) | 2011-07-29 | 2017-08-08 | Crossbar, Inc. | Field programmable gate array utilizing two-terminal non-volatile memory |
US8674724B2 (en) | 2011-07-29 | 2014-03-18 | Crossbar, Inc. | Field programmable gate array utilizing two-terminal non-volatile memory |
US10056907B1 (en) | 2011-07-29 | 2018-08-21 | Crossbar, Inc. | Field programmable gate array utilizing two-terminal non-volatile memory |
WO2013028376A2 (en) * | 2011-08-24 | 2013-02-28 | Rambus Inc. | Resistive ram device having improved switching characteristics |
US8716098B1 (en) | 2012-03-09 | 2014-05-06 | Crossbar, Inc. | Selective removal method and structure of silver in resistive switching device for a non-volatile memory device |
US9087576B1 (en) | 2012-03-29 | 2015-07-21 | Crossbar, Inc. | Low temperature fabrication method for a three-dimensional memory device and structure |
US9685608B2 (en) | 2012-04-13 | 2017-06-20 | Crossbar, Inc. | Reduced diffusion in metal electrode for two-terminal memory |
US8658476B1 (en) | 2012-04-20 | 2014-02-25 | Crossbar, Inc. | Low temperature P+ polycrystalline silicon material for non-volatile memory device |
US8796658B1 (en) | 2012-05-07 | 2014-08-05 | Crossbar, Inc. | Filamentary based non-volatile resistive memory device and method |
US8765566B2 (en) | 2012-05-10 | 2014-07-01 | Crossbar, Inc. | Line and space architecture for a non-volatile memory device |
US9583701B1 (en) | 2012-08-14 | 2017-02-28 | Crossbar, Inc. | Methods for fabricating resistive memory device switching material using ion implantation |
US10096653B2 (en) | 2012-08-14 | 2018-10-09 | Crossbar, Inc. | Monolithically integrated resistive memory using integrated-circuit foundry compatible processes |
US8946673B1 (en) | 2012-08-24 | 2015-02-03 | Crossbar, Inc. | Resistive switching device structure with improved data retention for non-volatile memory device and method |
KR101922118B1 (ko) * | 2012-08-27 | 2018-11-26 | 삼성전자주식회사 | 플렉서블 반도체소자 및 그 제조방법 |
US9312483B2 (en) | 2012-09-24 | 2016-04-12 | Crossbar, Inc. | Electrode structure for a non-volatile memory device and method |
US9576616B2 (en) | 2012-10-10 | 2017-02-21 | Crossbar, Inc. | Non-volatile memory with overwrite capability and low write amplification |
CN103730571B (zh) * | 2012-10-15 | 2018-07-27 | 马维尔国际贸易有限公司 | 在电阻式随机存取存储器单元中形成接触以降低单元编程所需电压的方法和装置 |
US11068620B2 (en) | 2012-11-09 | 2021-07-20 | Crossbar, Inc. | Secure circuit integrated with memory layer |
US8982647B2 (en) | 2012-11-14 | 2015-03-17 | Crossbar, Inc. | Resistive random access memory equalization and sensing |
US9412790B1 (en) | 2012-12-04 | 2016-08-09 | Crossbar, Inc. | Scalable RRAM device architecture for a non-volatile memory device and method |
CN103035840A (zh) | 2012-12-19 | 2013-04-10 | 北京大学 | 阻变存储器及其制备方法 |
US9406379B2 (en) | 2013-01-03 | 2016-08-02 | Crossbar, Inc. | Resistive random access memory with non-linear current-voltage relationship |
US9324942B1 (en) | 2013-01-31 | 2016-04-26 | Crossbar, Inc. | Resistive memory cell with solid state diode |
US9112145B1 (en) | 2013-01-31 | 2015-08-18 | Crossbar, Inc. | Rectified switching of two-terminal memory via real time filament formation |
US8934280B1 (en) | 2013-02-06 | 2015-01-13 | Crossbar, Inc. | Capacitive discharge programming for two-terminal memory cells |
JP6092696B2 (ja) * | 2013-04-15 | 2017-03-08 | シャープ株式会社 | 可変抵抗素子を用いたメモリセル |
US9608204B2 (en) * | 2013-09-09 | 2017-03-28 | Taiwan Semiconductor Manufacturing Company Ltd. | Resistive random access memory and manufacturing method thereof |
CN103594622B (zh) * | 2013-11-28 | 2016-10-05 | 北京大学 | 高一致性的阻变存储器结构及其制备方法 |
US10290801B2 (en) | 2014-02-07 | 2019-05-14 | Crossbar, Inc. | Scalable silicon based resistive memory device |
US9245928B2 (en) | 2014-03-10 | 2016-01-26 | Kabushiki Kaisha Toshiba | Non-volatile memory device |
JP2015065459A (ja) * | 2014-11-17 | 2015-04-09 | スパンション エルエルシー | 不揮発性メモリ用可変抵抗およびその製造方法並びに不揮発性メモリ |
GB2561168B (en) * | 2017-03-31 | 2019-08-07 | Ucl Business Plc | A switching resistor and method of making such a device |
CN107221598A (zh) * | 2017-04-25 | 2017-09-29 | 中国科学院微电子研究所 | 一种提高rram均一性的方法及rram器件 |
US11730070B2 (en) | 2019-02-27 | 2023-08-15 | International Business Machines Corporation | Resistive random-access memory device with step height difference |
CN109950394B (zh) * | 2019-03-29 | 2020-05-15 | 河南大学 | 无电形成过程阻变存储器实现量子电导效应的方法 |
CN111463347A (zh) * | 2020-04-08 | 2020-07-28 | 电子科技大学 | 一种制备高性能忆阻器的方法 |
CN111899916A (zh) * | 2020-08-04 | 2020-11-06 | 淮南师范学院 | 性能可变电极及其制备方法 |
TW202306108A (zh) * | 2021-07-19 | 2023-02-01 | 聯華電子股份有限公司 | 電阻式隨機存取記憶體元件及其製造方法 |
US11812675B2 (en) * | 2021-09-21 | 2023-11-07 | International Business Machines Corporation | Filament confinement in resistive random access memory |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11505071A (ja) * | 1995-06-07 | 1999-05-11 | ミクロン テクノロジー、インコーポレイテッド | マルチステートエレメントを有するメモリー・アレーと該アレーあるいは該アレーのセルを形成するための方法 |
JPH11162332A (ja) * | 1997-12-01 | 1999-06-18 | Nec Corp | 電界放出型冷陰極の製造方法 |
JP2000509204A (ja) * | 1996-04-19 | 2000-07-18 | エナージー コンバーション デバイセス インコーポレイテッド | テーパード・コンタクトを有するマルチビット単一セルメモリ |
JP2001504279A (ja) * | 1996-10-02 | 2001-03-27 | マイクロン、テクノロジー、インコーポレーテッド | 電極間に小面積のコンタクトを製造するための方法 |
JP2002537627A (ja) * | 1999-02-17 | 2002-11-05 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 情報を保存するマイクロ電子デバイスとその方法 |
US20030071255A1 (en) * | 2001-10-11 | 2003-04-17 | Daniel Xu | Forming tapered lower electrode phase-change memories |
JP2003332529A (ja) * | 2002-04-04 | 2003-11-21 | Hewlett Packard Co <Hp> | 相変化媒体メモリデバイスのための、熱損失が小さく接触面積が小さい複合電極 |
WO2004008535A1 (ja) * | 2002-07-11 | 2004-01-22 | Matsushita Electric Industrial Co., Ltd. | 不揮発性メモリおよびその製造方法 |
WO2004017436A2 (de) * | 2002-07-26 | 2004-02-26 | Infineon Technologies Ag | Nichtflüchtiges speicherelement sowie zugehörige herstellungsverfahren und speicherelementanordnungen |
WO2004073079A1 (ja) * | 2003-02-14 | 2004-08-26 | Fuji Electric Holdings Co., Ltd. | スイッチング素子 |
JP2004363604A (ja) * | 2003-06-03 | 2004-12-24 | Samsung Electronics Co Ltd | 一つのスイッチング素子と一つの抵抗体とを含む不揮発性メモリ装置およびその製造方法 |
WO2005041303A1 (ja) * | 2003-10-23 | 2005-05-06 | Matsushita Electric Industrial Co., Ltd. | 抵抗変化素子、その製造方法、その素子を含むメモリ、およびそのメモリの駆動方法 |
JP2005203389A (ja) * | 2004-01-13 | 2005-07-28 | Sharp Corp | 不揮発性半導体記憶装置の製造方法 |
JP2006203178A (ja) * | 2005-01-19 | 2006-08-03 | Sharp Corp | 不揮発性メモリ抵抗体セル及びその製造方法 |
Family Cites Families (101)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0496215B1 (de) * | 1991-01-21 | 1995-08-30 | Siemens Aktiengesellschaft | Verfahren zur Herstellung eines strukturierten Aufbaus mit Hochtemperatursupraleitermaterial |
JP2646999B2 (ja) * | 1994-04-26 | 1997-08-27 | 日本電気株式会社 | 電界放出型冷陰極 |
JPH10506150A (ja) | 1994-08-01 | 1998-06-16 | フランツ ヘーマン、 | 非平衡軽量合金及び製品のために選択される処理 |
CN1171304C (zh) | 1995-11-20 | 2004-10-13 | 株式会社日立制作所 | 半导体存储器及其制造方法 |
JP3079987B2 (ja) * | 1996-02-28 | 2000-08-21 | 日本電気株式会社 | 電界放出電子源およびその製造方法 |
JP3139375B2 (ja) * | 1996-04-26 | 2001-02-26 | 日本電気株式会社 | 電界放射冷陰極の製造方法 |
DE69739368D1 (de) | 1996-08-27 | 2009-05-28 | Seiko Epson Corp | Trennverfahren und Verfahren zur Übertragung eines Dünnfilmbauelements |
US6150691A (en) | 1997-12-19 | 2000-11-21 | Micron Technology, Inc. | Spacer patterned, high dielectric constant capacitor |
US6919168B2 (en) | 1998-01-13 | 2005-07-19 | Applied Materials, Inc. | Masking methods and etching sequences for patterning electrodes of high density RAM capacitors |
KR20010034127A (ko) | 1998-01-13 | 2001-04-25 | 조셉 제이. 스위니 | 이방성 플라티늄 프로화일을 위한 에칭 방법 |
US6323132B1 (en) | 1998-01-13 | 2001-11-27 | Applied Materials, Inc. | Etching methods for anisotropic platinum profile |
US6315870B1 (en) | 1998-04-10 | 2001-11-13 | University Of Central Florida | Method for high flux photocatalytic pollution control |
US6280559B1 (en) | 1998-06-24 | 2001-08-28 | Sharp Kabushiki Kaisha | Method of manufacturing color electroluminescent display apparatus and method of bonding light-transmitting substrates |
KR20000015469A (ko) * | 1998-08-29 | 2000-03-15 | 박이순 | 광중합형 감광성 형광체 페이스트 조성물및 이를 이용한 형광막의 형성방법 |
US6869870B2 (en) | 1998-12-21 | 2005-03-22 | Megic Corporation | High performance system-on-chip discrete components using post passivation process |
US8178435B2 (en) | 1998-12-21 | 2012-05-15 | Megica Corporation | High performance system-on-chip inductor using post passivation process |
US7531417B2 (en) | 1998-12-21 | 2009-05-12 | Megica Corporation | High performance system-on-chip passive device using post passivation process |
US6674619B2 (en) * | 1998-12-22 | 2004-01-06 | Rockwell Automation Technologies, Inc. | Method for interrupting an electrical circuit |
US6297527B1 (en) | 1999-05-12 | 2001-10-02 | Micron Technology, Inc. | Multilayer electrode for ferroelectric and high dielectric constant capacitors |
US6680900B1 (en) | 1999-06-04 | 2004-01-20 | Ricoh Company, Ltd. | Optical-pickup slider, manufacturing method thereof, probe and manufacturing method thereof, and probe array and manufacturing method thereof |
JP2001158966A (ja) | 1999-12-01 | 2001-06-12 | Ebara Corp | 金属ないし金属化合物薄膜の作製方法 |
US6565730B2 (en) | 1999-12-29 | 2003-05-20 | Intel Corporation | Self-aligned coaxial via capacitors |
US6537715B2 (en) | 2000-07-28 | 2003-03-25 | Canon Kabushiki Kaisha | Toner, image-forming method and process cartridge |
TW533758B (en) | 2000-07-31 | 2003-05-21 | Ngk Spark Plug Co | Printed wiring substrate and method for manufacturing the same |
KR100396879B1 (ko) | 2000-08-11 | 2003-09-02 | 삼성전자주식회사 | 동일 물질로 이루어진 이중막을 포함하는 다중막으로캡슐화된 캐패시터를 구비한 반도체 메모리 소자 및 그의제조 방법 |
US6775150B1 (en) | 2000-08-30 | 2004-08-10 | Intel Corporation | Electronic assembly comprising ceramic/organic hybrid substrate with embedded capacitors and methods of manufacture |
JP3664094B2 (ja) | 2000-10-18 | 2005-06-22 | 株式会社村田製作所 | 複合誘電体成形物、その製造方法、およびそれを用いたレンズアンテナ |
EP1211333A3 (en) | 2000-12-01 | 2003-07-30 | Japan Pionics Co., Ltd. | Vaporizer for CVD apparatus |
US7132666B2 (en) | 2001-02-07 | 2006-11-07 | Tomoji Takamasa | Radiation detector and radiation detecting element |
KR100395766B1 (ko) | 2001-02-12 | 2003-08-25 | 삼성전자주식회사 | 강유전체 기억 소자 및 그 형성 방법 |
US6686659B2 (en) | 2001-02-23 | 2004-02-03 | Intel Corporation | Selectable decoupling capacitors for integrated circuit and methods of use |
US20050082726A1 (en) | 2001-05-25 | 2005-04-21 | Advanced Ceramics Research Inc | Ceramic components having multilayered architectures and processes for manufacturing the same |
KR20030002863A (ko) | 2001-06-30 | 2003-01-09 | 주식회사 하이닉스반도체 | 코어를 가진 플러그 구조 상의 강유전체 메모리소자 및 그제조방법 |
US20030010992A1 (en) | 2001-07-16 | 2003-01-16 | Motorola, Inc. | Semiconductor structure and method for implementing cross-point switch functionality |
US6596054B2 (en) | 2001-07-23 | 2003-07-22 | Advanced Technology Materials, Inc. | Method for carbon monoxide reduction during thermal/wet abatement of organic compounds |
US6551381B2 (en) | 2001-07-23 | 2003-04-22 | Advanced Technology Materials, Inc. | Method for carbon monoxide reduction during thermal/wet abatement of organic compounds |
WO2003010825A1 (en) | 2001-07-24 | 2003-02-06 | Seiko Epson Corporation | Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen |
US20030034491A1 (en) | 2001-08-14 | 2003-02-20 | Motorola, Inc. | Structure and method for fabricating semiconductor structures and devices for detecting an object |
JP3912058B2 (ja) | 2001-08-21 | 2007-05-09 | ソニー株式会社 | 光ディスクおよびその製造方法 |
US20030047765A1 (en) * | 2001-08-30 | 2003-03-13 | Campbell Kristy A. | Stoichiometry for chalcogenide glasses useful for memory devices and method of formation |
US6989930B2 (en) | 2001-10-10 | 2006-01-24 | Sony Corporation | Optical lens, condenser lens, optical pickup, and optical recording/reproducing apparatus |
JP4149161B2 (ja) | 2001-12-06 | 2008-09-10 | 大日本印刷株式会社 | パターン形成体の製造方法およびパターン製造装置 |
US6720553B2 (en) | 2002-01-17 | 2004-04-13 | Trustees Of The University Of Pennsylvania | Tip calibration standard and method for tip calibration |
JP2004241396A (ja) * | 2002-02-07 | 2004-08-26 | Sharp Corp | 抵抗変化素子の製造方法および不揮発性抵抗変化メモリデバイスの製造方法、並びに不揮発性抵抗変化メモリデバイス |
US7151273B2 (en) * | 2002-02-20 | 2006-12-19 | Micron Technology, Inc. | Silver-selenide/chalcogenide glass stack for resistance variable memory |
KR100455287B1 (ko) | 2002-02-28 | 2004-11-06 | 삼성전자주식회사 | 반도체 장치의 커패시터, 그 제조방법 및 상기 커패시터를채용하고 있는 전자 소자 |
US6713310B2 (en) | 2002-03-08 | 2004-03-30 | Samsung Electronics Co., Ltd. | Ferroelectric memory device using via etch-stop layer and method for manufacturing the same |
US6534326B1 (en) * | 2002-03-13 | 2003-03-18 | Sharp Laboratories Of America, Inc. | Method of minimizing leakage current and improving breakdown voltage of polycrystalline memory thin films |
US6849868B2 (en) * | 2002-03-14 | 2005-02-01 | Micron Technology, Inc. | Methods and apparatus for resistance variable material cells |
JP4103497B2 (ja) * | 2002-04-18 | 2008-06-18 | ソニー株式会社 | 記憶装置とその製造方法および使用方法、半導体装置とその製造方法 |
JP3791509B2 (ja) | 2002-06-28 | 2006-06-28 | ソニー株式会社 | 光再生装置及び光再生方法 |
US6856536B2 (en) | 2002-08-02 | 2005-02-15 | Unity Semiconductor Corporation | Non-volatile memory with a single transistor and resistive memory element |
US7079442B2 (en) | 2002-08-02 | 2006-07-18 | Unity Semiconductor Corporation | Layout of driver sets in a cross point memory array |
US6834008B2 (en) | 2002-08-02 | 2004-12-21 | Unity Semiconductor Corporation | Cross point memory array using multiple modes of operation |
US7057914B2 (en) | 2002-08-02 | 2006-06-06 | Unity Semiconductor Corporation | Cross point memory array with fast access time |
US6850429B2 (en) | 2002-08-02 | 2005-02-01 | Unity Semiconductor Corporation | Cross point memory array with memory plugs exhibiting a characteristic hysteresis |
US6798685B2 (en) | 2002-08-02 | 2004-09-28 | Unity Semiconductor Corporation | Multi-output multiplexor |
US6970375B2 (en) | 2002-08-02 | 2005-11-29 | Unity Semiconductor Corporation | Providing a reference voltage to a cross point memory array |
US6906939B2 (en) | 2002-08-02 | 2005-06-14 | Unity Semiconductor Corporation | Re-writable memory with multiple memory layers |
US6870755B2 (en) | 2002-08-02 | 2005-03-22 | Unity Semiconductor Corporation | Re-writable memory with non-linear memory element |
US7067862B2 (en) | 2002-08-02 | 2006-06-27 | Unity Semiconductor Corporation | Conductive memory device with conductive oxide electrodes |
US6850455B2 (en) | 2002-08-02 | 2005-02-01 | Unity Semiconductor Corporation | Multiplexor having a reference voltage on unselected lines |
US7020006B2 (en) | 2002-08-02 | 2006-03-28 | Unity Semiconductor Corporation | Discharge of conductive array lines in fast memory |
US7326979B2 (en) | 2002-08-02 | 2008-02-05 | Unity Semiconductor Corporation | Resistive memory device with a treated interface |
US7009909B2 (en) | 2002-08-02 | 2006-03-07 | Unity Semiconductor Corporation | Line drivers that use minimal metal layers |
US6917539B2 (en) | 2002-08-02 | 2005-07-12 | Unity Semiconductor Corporation | High-density NVRAM |
US6831854B2 (en) | 2002-08-02 | 2004-12-14 | Unity Semiconductor Corporation | Cross point memory array using distinct voltages |
US6836421B2 (en) | 2002-08-02 | 2004-12-28 | Unity Semiconductor Corporation | Line drivers that fit within a specified line pitch |
US7071008B2 (en) | 2002-08-02 | 2006-07-04 | Unity Semiconductor Corporation | Multi-resistive state material that uses dopants |
US6859382B2 (en) | 2002-08-02 | 2005-02-22 | Unity Semiconductor Corporation | Memory array of a non-volatile ram |
US7042035B2 (en) | 2002-08-02 | 2006-05-09 | Unity Semiconductor Corporation | Memory array with high temperature wiring |
WO2004050547A2 (en) | 2002-09-12 | 2004-06-17 | The Trustees Of Boston College | Metal oxide nanostructures with hierarchical morphology |
JP4323257B2 (ja) | 2002-09-24 | 2009-09-02 | コニカミノルタホールディングス株式会社 | 回路基板の製造方法、回路基板及び回路基板の製造装置 |
JP3840207B2 (ja) | 2002-09-30 | 2006-11-01 | 株式会社東芝 | 絶縁膜及び電子素子 |
JP4187197B2 (ja) * | 2002-11-07 | 2008-11-26 | シャープ株式会社 | 半導体メモリ装置の制御方法 |
JP2004158717A (ja) | 2002-11-07 | 2004-06-03 | Fujitsu Ltd | 薄膜積層体、その薄膜積層体を用いた電子装置及びアクチュエータ、並びにアクチュエータの製造方法 |
JP4298374B2 (ja) | 2002-11-18 | 2009-07-15 | シャープ株式会社 | 光情報記録媒体、並びに、それを用いた記録方法、再生方法、光情報記録装置、および光情報再生装置 |
JP4381675B2 (ja) * | 2002-11-21 | 2009-12-09 | 富士通株式会社 | 半導体装置及びその製造方法、該半導体装置に係る測定用治具 |
EP1429307B1 (en) | 2002-12-10 | 2005-06-22 | Askk Co.,Ltd. | Rotating braille display device |
US7230316B2 (en) | 2002-12-27 | 2007-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having transferred integrated circuit |
US6965128B2 (en) | 2003-02-03 | 2005-11-15 | Freescale Semiconductor, Inc. | Structure and method for fabricating semiconductor microresonator devices |
US6868025B2 (en) | 2003-03-10 | 2005-03-15 | Sharp Laboratories Of America, Inc. | Temperature compensated RRAM circuit |
US7063984B2 (en) * | 2003-03-13 | 2006-06-20 | Unity Semiconductor Corporation | Low temperature deposition of complex metal oxides (CMO) memory materials for non-volatile memory integrated circuits |
TW200507218A (en) | 2003-03-31 | 2005-02-16 | North Corp | Layout circuit substrate, manufacturing method of layout circuit substrate, and circuit module |
JP2004319049A (ja) | 2003-04-18 | 2004-11-11 | Sony Corp | 光記録媒体及びこれを用いた光記録再生方法 |
JP4194504B2 (ja) | 2003-05-02 | 2008-12-10 | キヤノン株式会社 | 画像形成装置及び磁性トナー |
TW589753B (en) | 2003-06-03 | 2004-06-01 | Winbond Electronics Corp | Resistance random access memory and method for fabricating the same |
JP3832659B2 (ja) | 2003-06-06 | 2006-10-11 | シャープ株式会社 | 光情報記録媒体、それを用いた記録方法、再生方法、光情報記録装置、および光情報再生装置 |
JP4377617B2 (ja) | 2003-06-20 | 2009-12-02 | 日本特殊陶業株式会社 | コンデンサ、コンデンサ付き半導体素子、コンデンサ付き配線基板、および、半導体素子とコンデンサと配線基板とを備える電子ユニット |
US6830938B1 (en) | 2003-06-24 | 2004-12-14 | Texas Instruments Incorporated | Method for improving retention reliability of ferroelectric RAM |
JP2005026589A (ja) | 2003-07-04 | 2005-01-27 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
US7147834B2 (en) | 2003-08-11 | 2006-12-12 | The Research Foundation Of State University Of New York | Hydrothermal synthesis of perovskite nanotubes |
JP4272486B2 (ja) | 2003-08-29 | 2009-06-03 | 東京エレクトロン株式会社 | 薄膜形成装置及び薄膜形成装置の洗浄方法 |
CN100582167C (zh) | 2003-09-30 | 2010-01-20 | 株式会社日本触媒 | 复合电介质用树脂组合物及复合电介质、使用该电介质的电路基板 |
US7059664B2 (en) | 2003-12-04 | 2006-06-13 | General Motors Corporation | Airflow control devices based on active materials |
US6849891B1 (en) | 2003-12-08 | 2005-02-01 | Sharp Laboratories Of America, Inc. | RRAM memory cell electrodes |
DE102004007633B4 (de) * | 2004-02-17 | 2010-10-14 | Qimonda Ag | Speicherzelle, Halbleiter-Speicherbauelement und Verfahren zur Herstellung einer Speicherzelle |
JP4365737B2 (ja) * | 2004-06-30 | 2009-11-18 | シャープ株式会社 | 可変抵抗素子の駆動方法及び記憶装置 |
US7791141B2 (en) * | 2004-07-09 | 2010-09-07 | International Business Machines Corporation | Field-enhanced programmable resistance memory cell |
US7374174B2 (en) * | 2004-12-22 | 2008-05-20 | Micron Technology, Inc. | Small electrode for resistance variable devices |
US7521705B2 (en) | 2005-08-15 | 2009-04-21 | Micron Technology, Inc. | Reproducible resistance variable insulating memory devices having a shaped bottom electrode |
-
2005
- 2005-08-15 US US11/203,141 patent/US7521705B2/en active Active
-
2006
- 2006-08-11 EP EP06801233A patent/EP1929556B1/en not_active Not-in-force
- 2006-08-11 AT AT06801233T patent/ATE542251T1/de active
- 2006-08-11 KR KR1020087006170A patent/KR100954948B1/ko not_active IP Right Cessation
- 2006-08-11 WO PCT/US2006/031345 patent/WO2007021913A1/en active Application Filing
- 2006-08-11 EP EP11187300.6A patent/EP2429007B1/en not_active Not-in-force
- 2006-08-11 CN CN200680035224.XA patent/CN101288187B/zh not_active Expired - Fee Related
- 2006-08-11 JP JP2008527013A patent/JP5152674B2/ja not_active Expired - Fee Related
- 2006-08-15 TW TW095129961A patent/TWI331794B/zh not_active IP Right Cessation
-
2009
- 2009-03-19 US US12/407,510 patent/US7863595B2/en active Active
-
2010
- 2010-11-24 US US12/954,160 patent/US8039300B2/en not_active Expired - Fee Related
-
2011
- 2011-09-29 US US13/248,214 patent/US8476613B2/en active Active
-
2012
- 2012-09-20 JP JP2012207558A patent/JP2013048251A/ja active Pending
Patent Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11505071A (ja) * | 1995-06-07 | 1999-05-11 | ミクロン テクノロジー、インコーポレイテッド | マルチステートエレメントを有するメモリー・アレーと該アレーあるいは該アレーのセルを形成するための方法 |
JP2000509204A (ja) * | 1996-04-19 | 2000-07-18 | エナージー コンバーション デバイセス インコーポレイテッド | テーパード・コンタクトを有するマルチビット単一セルメモリ |
JP2001504279A (ja) * | 1996-10-02 | 2001-03-27 | マイクロン、テクノロジー、インコーポレーテッド | 電極間に小面積のコンタクトを製造するための方法 |
JPH11162332A (ja) * | 1997-12-01 | 1999-06-18 | Nec Corp | 電界放出型冷陰極の製造方法 |
JP2002537627A (ja) * | 1999-02-17 | 2002-11-05 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 情報を保存するマイクロ電子デバイスとその方法 |
US20030071255A1 (en) * | 2001-10-11 | 2003-04-17 | Daniel Xu | Forming tapered lower electrode phase-change memories |
JP2003332529A (ja) * | 2002-04-04 | 2003-11-21 | Hewlett Packard Co <Hp> | 相変化媒体メモリデバイスのための、熱損失が小さく接触面積が小さい複合電極 |
WO2004008535A1 (ja) * | 2002-07-11 | 2004-01-22 | Matsushita Electric Industrial Co., Ltd. | 不揮発性メモリおよびその製造方法 |
WO2004017436A2 (de) * | 2002-07-26 | 2004-02-26 | Infineon Technologies Ag | Nichtflüchtiges speicherelement sowie zugehörige herstellungsverfahren und speicherelementanordnungen |
JP2005534195A (ja) * | 2002-07-26 | 2005-11-10 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 不揮発性記憶素子とその製造方法、および記憶素子構造 |
WO2004073079A1 (ja) * | 2003-02-14 | 2004-08-26 | Fuji Electric Holdings Co., Ltd. | スイッチング素子 |
JP2004363604A (ja) * | 2003-06-03 | 2004-12-24 | Samsung Electronics Co Ltd | 一つのスイッチング素子と一つの抵抗体とを含む不揮発性メモリ装置およびその製造方法 |
WO2005041303A1 (ja) * | 2003-10-23 | 2005-05-06 | Matsushita Electric Industrial Co., Ltd. | 抵抗変化素子、その製造方法、その素子を含むメモリ、およびそのメモリの駆動方法 |
JP2005203389A (ja) * | 2004-01-13 | 2005-07-28 | Sharp Corp | 不揮発性半導体記憶装置の製造方法 |
JP2006203178A (ja) * | 2005-01-19 | 2006-08-03 | Sharp Corp | 不揮発性メモリ抵抗体セル及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2007021913A1 (en) | 2007-02-22 |
CN101288187A (zh) | 2008-10-15 |
US7863595B2 (en) | 2011-01-04 |
KR100954948B1 (ko) | 2010-04-27 |
US20090179188A1 (en) | 2009-07-16 |
JP2009505424A (ja) | 2009-02-05 |
EP2429007A2 (en) | 2012-03-14 |
EP1929556A1 (en) | 2008-06-11 |
TWI331794B (en) | 2010-10-11 |
ATE542251T1 (de) | 2012-02-15 |
EP2429007B1 (en) | 2016-01-20 |
US20120018694A1 (en) | 2012-01-26 |
TW200713509A (en) | 2007-04-01 |
EP2429007A3 (en) | 2014-09-03 |
KR20080044287A (ko) | 2008-05-20 |
US20070034848A1 (en) | 2007-02-15 |
JP5152674B2 (ja) | 2013-02-27 |
US8039300B2 (en) | 2011-10-18 |
CN101288187B (zh) | 2014-01-08 |
US8476613B2 (en) | 2013-07-02 |
US7521705B2 (en) | 2009-04-21 |
US20110070714A1 (en) | 2011-03-24 |
EP1929556B1 (en) | 2012-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5152674B2 (ja) | 再生可能可変抵抗絶縁メモリ装置の形成方法 | |
TWI678823B (zh) | 記憶體電路及形成記憶體電路的方法 | |
US7619247B2 (en) | Structure for amorphous carbon based non-volatile memory | |
US8674336B2 (en) | Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays | |
JP4140886B2 (ja) | デュアル・トンネル接合メモリ・セルを有するメモリ・デバイス | |
US7277313B2 (en) | Resistance variable memory element with threshold device and method of forming the same | |
US7691683B2 (en) | Electrode structures and method to form electrode structures that minimize electrode work function variation | |
CN109841733B (zh) | 存储器件及其形成方法 | |
TW201436110A (zh) | 記憶體陣列中之電阻式記憶體單元的形成方法、記憶體單元裝置及電阻式開關記憶體陣列 | |
US7663133B2 (en) | Memory elements having patterned electrodes and method of forming the same | |
CN111584711A (zh) | 一种rram器件及形成rram器件的方法 | |
WO2016203751A1 (ja) | 整流素子、スイッチング素子および整流素子の製造方法 | |
US20220085288A1 (en) | Rram bottom electrode | |
US20090114899A1 (en) | Resistance memory and method for manufacturing the same | |
US11744166B2 (en) | Resistive memory elements with multiple input terminals | |
JP2007523497A (ja) | 炭素含有アンチヒューズ材料を使用した再プログラム可能な金属−金属間のアンチヒューズ | |
US20230140134A1 (en) | Resistive random access memory device | |
TW202236279A (zh) | 半導體記憶體元件及其製作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140415 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141202 |