JP2003332529A - 相変化媒体メモリデバイスのための、熱損失が小さく接触面積が小さい複合電極 - Google Patents
相変化媒体メモリデバイスのための、熱損失が小さく接触面積が小さい複合電極Info
- Publication number
- JP2003332529A JP2003332529A JP2003097798A JP2003097798A JP2003332529A JP 2003332529 A JP2003332529 A JP 2003332529A JP 2003097798 A JP2003097798 A JP 2003097798A JP 2003097798 A JP2003097798 A JP 2003097798A JP 2003332529 A JP2003332529 A JP 2003332529A
- Authority
- JP
- Japan
- Prior art keywords
- phase change
- electrode
- dielectric layer
- change medium
- small
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004020 conductor Substances 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000002131 composite material Substances 0.000 claims description 60
- 238000000034 method Methods 0.000 description 52
- 239000000463 material Substances 0.000 description 37
- 239000012782 phase change material Substances 0.000 description 34
- 238000005530 etching Methods 0.000 description 24
- 238000010586 diagram Methods 0.000 description 22
- 210000004027 cell Anatomy 0.000 description 18
- 239000007789 gas Substances 0.000 description 14
- 210000000352 storage cell Anatomy 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 238000000151 deposition Methods 0.000 description 8
- 239000011521 glass Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000005368 silicate glass Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229910019142 PO4 Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000010452 phosphate Substances 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910000618 GeSbTe Inorganic materials 0.000 description 1
- GVGLGOZIDCSQPN-PVHGPHFFSA-N Heroin Chemical compound O([C@H]1[C@H](C=C[C@H]23)OC(C)=O)C4=C5[C@@]12CCN(C)[C@@H]3CC5=CC=C4OC(C)=O GVGLGOZIDCSQPN-PVHGPHFFSA-N 0.000 description 1
- 241000502522 Luscinia megarhynchos Species 0.000 description 1
- 241000555745 Sciuridae Species 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000005297 pyrex Substances 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- FYUZFGQCEXHZQV-UHFFFAOYSA-N triethoxy(hydroxy)silane Chemical compound CCO[Si](O)(OCC)OCC FYUZFGQCEXHZQV-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】相変化媒体の状態を変更するために必要な電流
の量を低減すること。 【解決手段】相変化メモリテ゛ハ゛イス(10)のための、熱損失が
小さく、接触面積が小さい電極構造が開示される。メモリテ
゛ハ゛イス(10)は、基板(11)に接続され、且つ頂点(V)で終端
する先細り形状を有する誘電体マント゛レル(13)を含む複合電
極(12)を含む。導電性材料(15)は、形状が一致するよう
に誘電体マント゛レル(13)を覆い、先端部で終端する。第1の
誘電体層(17)は、先端部(T)に隣接する複合電極(12)の
露出部分(E)を除いて、複合電極(12)の全てを覆う。相
変化媒体(19)が露出部分(E)と接触する。露出部分(E)
は、複合電極(12)の全表面積のほんのわずかな割合であ
り、そのため露出部分(E)と相変化媒体(19)との間の接
触フットフ゜リント(ＡＣ)は、相変化媒体(19)の表面積(ＡＭ)に
対して小さく、相変化媒体(19)から複合電極(12)へのシ゛
ュール熱(ｊｈ）の伝達が低減される。
の量を低減すること。 【解決手段】相変化メモリテ゛ハ゛イス(10)のための、熱損失が
小さく、接触面積が小さい電極構造が開示される。メモリテ
゛ハ゛イス(10)は、基板(11)に接続され、且つ頂点(V)で終端
する先細り形状を有する誘電体マント゛レル(13)を含む複合電
極(12)を含む。導電性材料(15)は、形状が一致するよう
に誘電体マント゛レル(13)を覆い、先端部で終端する。第1の
誘電体層(17)は、先端部(T)に隣接する複合電極(12)の
露出部分(E)を除いて、複合電極(12)の全てを覆う。相
変化媒体(19)が露出部分(E)と接触する。露出部分(E)
は、複合電極(12)の全表面積のほんのわずかな割合であ
り、そのため露出部分(E)と相変化媒体(19)との間の接
触フットフ゜リント(ＡＣ)は、相変化媒体(19)の表面積(ＡＭ)に
対して小さく、相変化媒体(19)から複合電極(12)へのシ゛
ュール熱(ｊｈ）の伝達が低減される。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は概して、熱損失が小
さく、接触面積が小さい、相変化媒体との境界面を含む
複合電極に関する。より具体的には、本発明は、複合電
極が相変化媒体と接触する露出部分を含む、相変化媒体
メモリデバイスに関する。露出部分は、露出部分と相変
化媒体との間のフットプリントの面積が小さくなるよう
に、複合電極の全面積に占める割合が小さく、フットプ
リントの面積が小さいことにより、相変化媒体から複合
電極への熱伝達が低減される。 【０００２】 【従来の技術】相変化材料に基づいて情報を格納するメ
モリ記憶デバイスは、ほんの数例を挙げると、ハードデ
ィスクおよびフラッシュメモリのような従来のデータ記
憶デバイスに対する代替案として検討されている。相変
化材料に基づくメモリデバイスでは、データは、相変化
材料の２つの物理的な状態の１つとして格納される。 【０００３】たとえば、アモルファス状態では、相変化
材料はバイナリ「０」を表すことができ、相変化材料の
状態は、その相変化材料と接触する２つの電極を通して
電流を流し、相変化材料の両端の電圧降下をセンシング
することにより判定され得る。アモルファス状態におい
て、相変化材料が高抵抗を有する場合には、電圧降下は
大きくなるであろう。 【０００４】逆に、電極を通して相変化材料がジュール
加熱を受けるほど十分な量の電流を流すことにより、相
変化材料の状態は、バイナリ「１」を表す結晶状態に変
更され得る。その加熱によって、相変化材料はアモルフ
ァス状態から結晶状態に変化される。上述のように、相
変化材料の両端の電圧降下を用いて、相変化材料の状態
をセンシングすることができる。したがって、結晶状態
において、相変化材料が低抵抗を有する場合には、その
電圧降下は小さくなるであろう。 【０００５】相変化材料の状態を表す別の方法は、アモ
ルファス状態において、相変化材料が低導電率を有し、
結晶状態において、相変化材料が高導電率を有すること
である。 【０００６】理想的には、アモルファス状態の高抵抗と
結晶状態の低抵抗との間の差を十分に大きくし、相変化
材料の状態を正確にセンシングすることができるように
するべきである。さらに、相変化材料記憶セルのアレイ
に基づくメモリデバイスでは、記憶セルのうちのいくつ
かがアモルファス状態になり、他のセルが結晶状態にな
るであろう。アモルファス状態の記憶セル間の高抵抗の
変動を最小限に抑え、かつ結晶状態の記憶セル間の低抵
抗の変動を最小限に抑えることが望ましい。いずれかの
変動が大きすぎる場合には、相変化材料の状態を正確に
センシングすることが難しいか、または不可能になる可
能性がある。 【０００７】図１では、従来の相変化記憶セル１００
が、第１の電極１０３と、第２の電極１０５と、誘電体
１０７と、誘電体１０７内に配置され、第１および第２
の電極（１０３、１０５）と導通する相変化材料１０１
とを含む。通常、誘電体１０７は、相変化材料１０１を
包囲するチャンバを形成する。相変化材料１０１の状態
をアモルファス状態ａ（細かい縦線によって示される）
から結晶状態ｃ（図２の細かい横線を参照されたい）に
変更するために、第１および第２の電極（１０３、１０
５）を通して電流Ｉが流される。相変化材料１０１を流
れる電流Ｉによって、相変化材料１０１はジュール熱Ｊ
に起因して加熱される。 【０００８】図２では、電流Ｉによって生成される熱Ｈ
が、主に第１および第２の電極（１０３、１０５）を介
して散逸される。なぜなら、第１および第２の電極（１
０３、１０５）は、たとえば導電性金属のような高い熱
伝導率を有する材料から形成されるためである。誘電体
１０７は第１および第２の電極（１０３、１０５）より
も低い熱伝導率を有するので、誘電体１０７を介して散
逸される熱ｈ’はそれほどではない。たとえば、誘電体
１０７はシリコン酸化物（ＳｉＯ２）の層とすることが
できる。 【０００９】熱Ｈが相変化材料１０１を流れるとき、相
変化材料１０１の一部が結晶化されて結晶状態ｃになり
（細かい横線によって示される）、一方、相変化材料１
０１の別の部分はアモルファス状態ａのままである。 【００１０】従来の相変化記憶セル１００の１つの欠点
は、相変化材料１０１の状態をアモルファス状態ａから
結晶状態ｃに変化させる際に、ジュール熱Ｊに含まれる
エネルギーの全てが用いられるとは限らないことであ
る。代わりに、ジュール熱Ｊは第１および第２の電極
（１０３、１０５）によって相変化材料１０１から逃げ
るように熱伝導するので、ジュール熱Ｊのかなりの部分
が無駄にされる。結果として、さらなるジュール熱Ｊを
生成して第１および第２の電極（１０３、１０５）によ
る熱損失を克服するために、より多くの電流Ｉが必要と
される。 【００１１】電流Ｉを増加することは、以下の理由のた
めに望ましくない。第１に、電流Ｉが増加する結果とし
て電力損失が増加するが、電子回路において電力損失を
低減することが望ましい。第２に、電流Ｉを増加するた
めには、電流Ｉを供給するためにより大きなドライバ回
路を必要とし、より大きな回路は貴重なダイ面積を消費
する。一般的に、より多くの回路が電子回路に組み込ま
れるように、ダイ面積を節約することが望ましい。最後
に、電池駆動型の装置では、電流Ｉが増加する結果とし
て、電池寿命が短くなるであろう。ポータブル電子装置
は、民生用電子装置売上げの益々大きな部分を占めるよ
うになってきているので、電池寿命が延長されるように
電池駆動型の電子装置における電流の消耗を低減するこ
とが望ましい。 【００１２】図３では、複数の従来の相変化記憶セル１
００がアレイに構成され、従来の相変化メモリデバイス
１１１を画定する。各記憶セル１００は第１および第２
の電極（１０３、１０５）の交点に配置され、複数の電
極が、第２の電極１０５の場合に行として、かつ第１の
電極１０３の場合に列として配列される。 【００１３】図３および図４において、従来の相変化メ
モリデバイス１１１の１つの欠点は、１００’で示され
る選択された相変化記憶セルへの書込み動作中に、電流
Ｉによって生成される熱Ｈのかなりの部分が、第１およ
び第２の電極（１０３、１０５）を通して、隣接する相
変化記憶セル１００内に散逸することである。結果とし
て、隣接する記憶セル１００間で熱の漏出（クロストー
ク）が生じる。熱の漏出は、相変化メモリデバイス１１
１の切替え速度を遅くし、記憶セル１００の中で前述の
ような抵抗の変動を引き起こす可能性がある。 【００１４】従来の相変化メモリデバイス１１１の別の
欠点は、相変化材料１０１の表面が、第１および第２の
電極（１０３、１０５）との大きな接触面積ＣＡ（第２
の電極１０５のみが示される）を有し、大きな接触面積
ＣＡが、相変化材料１０１から第１および第２の電極
（１０３、１０５）への熱伝達を促進することである。 【００１５】図３および図４において、接触面積Ｃ
Ａは、相変化材料１０１の表面積の大きな部分が第１お
よび第２の電極（１０３、１０５）と接触することから
生じ、熱Ｈが相変化材料１０１から電極に容易に伝達さ
れるようになる。また、大きな接触面積ＣＡは、前述し
た熱の漏出の一因にもなる。さらに、任意の所与の記憶
セル１００からの熱損失、隣接する記憶セル１００から
の熱の漏出、および接触面積ＣＡは、個々にまたは組み
合わされて作用し、記憶セル１００の中の抵抗に広範な
変動を引き起こす可能性がある。たとえば、１つの記憶
セル１００の相変化材料１０１が熱の漏出に起因して予
熱され、別の記憶セル１００の相変化材料１０１が予熱
されない場合に、両方のセルの相変化材料１０１がジュ
ール加熱Ｊを受けるとき、予熱されたセル１００の相変
化材料１０１は、予熱されないセル１００の相変化材料
１０１よりも、結晶化される割合が大きいであろう。結
果として、予熱されたセルと予熱されないセルとの間に
は抵抗の変動が生じる可能性がある。上述のように、抵
抗の変動は望ましくない。 【００１６】 【発明が解決しようとする課題】したがって、相変化媒
体からのジュール熱の伝達を低減し、相変化媒体の状態
を変更するために必要な電流の量を低減する相変化媒体
メモリデバイスのための導体構造が必要とされている。
また、アレイ内の相変化メモリセルの中での抵抗の変動
を低減する導体構造が必要とされている。さらに、熱の
漏出を低減し、導体と相変化媒体との間の接触表面積を
低減する導体構造が必要とされている。 【００１７】 【課題を解決するための手段】本発明による、熱損失が
小さく、接触面積が小さい電極構造は、上述の欠点およ
び制約を解決する。電極への熱伝達に起因する熱損失に
関連した欠点は、相変化媒体と接触する露出部分を含む
複合電極によって解決される。その露出部分は、複合電
極の表面積全体に占める割合がごくわずかであり、露出
部分と相変化媒体との間の接触のフットプリントは、相
変化媒体の表面積に対して小さい。結果として、相変化
媒体の小さな面積だけが複合電極の露出部分と接触し、
ジュール加熱による複合電極への熱伝達は低減される。 【００１８】電極による熱損失を補償するために電流を
増加することに関連した欠点も、本発明の複合電極によ
って解決される。なぜなら、その露出部分が、相変化媒
体において生成される熱に対して低い熱伝導率の経路を
提供するためである。 【００１９】アレイ内の相変化媒体のセルの中での抵抗
の変動は、複合電極への熱伝達を最小限に抑えることに
より熱の漏出が小さくなることに起因して、本発明の複
合電極によって低減される。 【００２０】さらに、従来の相変化材料とその電極との
間の大きな接触表面積に関連した欠点は、本発明の複合
電極（emitter）の露出部分と相変化媒体との間の接触
フットプリントによって解決される。 【００２１】本発明の他の態様および利点は、一例とし
て本発明の原理を示す、添付図面に関連してなされる、
以下の詳細な説明から明らかになるであろう。 【００２２】 【発明の実施の形態】以下の詳細な説明およびいくつか
の図面において、類似の要素は同じ参照番号で特定され
る。 【００２３】例示のための図面に示されるように、本発
明は、相変化媒体メモリデバイスのための、熱損失が小
さく、接触面積が小さい電極構造と、それを製作するた
めの方法とにおいて具現化される。 【００２４】相変化媒体メモリデバイスのための、熱損
失が小さく、接触面積が小さい電極構造は、基板と、基
板に接続され、１つの頂点において終端する先細りの形
状を有する誘電体マンドレルを含む複合電極とを含む。
導電性材料は、形状が一致するように誘電体マンドレル
を覆い、先端部において終端する。第１の誘電体層が、
その先端部に隣接する複合電極の露出部分を除いて、複
合電極の全てを覆う。相変化媒体が、第１の誘電体層
と、複合電極の露出部分とに接続される。第２の誘電体
層が第１の誘電体層と、相変化媒体とに接触する。１つ
の電極が相変化媒体に接触する。 【００２５】露出部分は、複合電極の全表面積に対して
占める割合がごくわずかであり、露出部分と相変化媒体
との間の接触フットプリントは、相変化媒体の表面積に
比べて小さい。電極と複合電極との間に電流を流すこと
により、相変化媒体は、露出部分と相変化媒体との間の
接触フットプリントに近接する領域においてジュール加
熱を受ける。複合電極および相変化媒体の小さな部分し
か互いに接触しないので、相変化媒体から複合電極への
熱伝達は低減される。 【００２６】複合電極と相変化媒体との間の接触面積を
低減することにより、従来の電極構造の前述した欠点が
解決される。第１に、ほんのわずかな割合の複合電極が
相変化媒体と接触する。それゆえ、熱損失および熱の漏
出が低減される。第２に、熱損失が低減されるので、相
変化媒体を結晶化するために必要な書込み電流の大きさ
も低減することができる。第４に、露出部分と相変化媒
体との間の接触フットプリントが、従来の電極に接触し
ている従来の相変化材料の大きな表面積に関連した問題
に対処する。最後に、熱損失および熱の漏出を低減する
ことにより、抵抗の変動が最小限に抑えられる。 【００２７】図５Ａでは、相変化媒体メモリデバイス１
０のための、熱損失が小さく、接触面積が小さい電極構
造は、基板１１と、その基板１１に接触する誘電体マン
ドレル１３を含む複合電極１２とを含む。誘電体マンド
レル１３は、頂点Ｖで終端する先細りの形状を有する。
すなわち、誘電体マンドレル１３の幅は、底部Ｂにおい
て広く、頂点Ｖにおいて非常に狭い（図８Ｆを参照）。
複合電極１２はさらに、形状が一致するように誘電体マ
ンドレル１３を覆い、先端部Ｔにおいて終端する導電性
材料１５を含む。導電性材料１５は、形状が一致するよ
うに誘電体マンドレル１３を覆うので、導電性材料１５
は、誘電体マンドレル１３の形状を補完する形状を有す
る。したがって、複合電極１２の幅は、基板１１におい
て広く、先端部Ｔにおいて狭い。 【００２８】第１の誘電体層１７が、先端部Ｔに隣接す
る露出部分Ｅを除いて、複合電極１２を完全に覆う。そ
れゆえ、導電性材料１５の表面積のかなりの部分が第１
の誘電体層１７によって覆われ、第１の誘電体層１７に
よって覆われないのは、導電性材料１５のわずかな部分
（すなわち、露出部分Ｅ）だけである。たとえば、導電
性材料１５が約２００ｎｍ（２０００オングストロー
ム）の厚みを有する場合には、露出部分Ｅは、第１の誘
電体層１７の外側に約２０ｎｍ（２００オングストロー
ム）の距離だけ延在できる。相変化媒体１９が、第１の
誘電体層１７と露出部分Ｅとに接触する。第２の誘電体
層２１が、第１の誘電体層１７と相変化媒体１９とに接
触する。電極２３が相変化媒体１９に接触する。 【００２９】代案として、電極２３は、相変化媒体１９
と第２の誘電体層２１とに接触することができる。図６
では、第２の誘電体層２１は、その中にバイア２６を含
むことができ、バイア２６は第１の誘電体層１７まで延
在する。相変化媒体１９はバイア２６内に配置され、電
極２３もバイア２６内に配置され、相変化媒体１９およ
び第２の誘電体層２１の両方と接触する。図７では、第
３の誘電体層２５を含む相互接続構造が、その中にバイ
ア２８を含み、バイア２８は第２の誘電体層２１まで延
在する。電極２３がバイア２８内に配置され、相変化媒
体１９に接触する。 【００３０】電極２３および複合電極１２は、相変化媒
体１９を通る導電性経路を形成するように関連して動作
する。電極（１２、２３）は、電流源（図示せず）と電
気連絡することができる。電極（１２、２３）を通して
電流を流すことにより、相変化媒体１９内にジュール熱
が生成され、相変化媒体１９の一部が、以下に説明され
るように、アモルファス状態から結晶状態に変化する。 【００３１】上述のように、誘電体マンドレル１３は、
基板１１において幅が広く（Ｂ）頂点（Ｖ）に向かって
徐々に狭くなる先細り形状を有する。複合電極１２は、
誘電体マンドレル１３の形状を補完する形状を有する。
図５Ｂおよび図１０Ａでは、その形状をよりわかりやす
く示すために、複合電極１２が分離して示される。複合
電極１２は、限定はしないが、円錐の形状を含む形状を
有することができる。図５Ｂおよび図１０Ａでは、複合
電極１２は、幅が広い底部Ｂから先端部Ｔに向かって徐
々に細くなり、導電性材料１５が傾斜する表面Ｓを有す
るようにする。図５Ｂの平面図および図１０Ａの輪郭図
では、導電性材料１５の全表面積は、露出部分Ｅの面積
よりも非常に大きい。 【００３２】同様に、図５Ｃおよび図１０Ｂでは、複合
電極１２は、限定はしないが、ピラミッド形を含む形状
を有することができる。その複合電極１２は、幅が広い
底部Ｂから先端部Ｔに向かって徐々に細くなり、導電性
材料１５は傾斜する表面Ｓを有する。図５Ｃの平面図で
は、ピラミッドの各側面（４つが示される）は先端部Ｔ
に向かって上方に傾斜する。前述のように、図５Ｃおよ
び図１０Ｂでは、導電性材料１５の全表面積は、露出部
分Ｅの面積よりも非常に大きい。 【００３３】図５Ｂ、図５Ｃ、図１０Ａおよび図１０Ｂ
のピラミッド形および円錐形は、先鋭な先端部Ｔで終端
する必要はなく、複合電極１２は、限定はしないが、図
１１Ａに示されるような円錐の切頭体を含む形状を有す
ることができ、図１１Ａでは、複合電極１２は、切頭体
の先端部ＴＦに向かって徐々に細くなる。一方、複合電
極１２は、限定はしないが、図１１Ｂに示されるような
ピラミッドの切頭体を含む形状を有することができ、図
１１Ｂでは、複合電極１２は切頭体の先端部Ｔ Ｆに向か
って徐々に細くなる。図５Ｂ、図５Ｃ、図１０Ａ、図１
０Ｂ、図１１Ａおよび図１１Ｂでは、露出部分Ｅが複合
電極１２の導電性材料１５の全表面積に占める割合はわ
ずかである。 【００３４】導電性材料１５および電極２３は、限定は
しないが、以下の表１に記載される材料を含む材料から
形成され得る。さらに、導電性材料１５および電極２３
のために、以下の表１に記載される材料の合金も用いる
ことができる。 【００３５】 【表１】 【００３６】第２の誘電体層２１および第３の誘電体層
２５は、限定はしないが、以下の表２に記載される材料
を含む材料から形成され得る。 【００３７】 【表２】 【００３８】第１の誘電体層１７は、限定はしないが、
以下の表３に記載される材料を含む材料から形成され得
る。 【００３９】 【表３】 【００４０】誘電体マンドレル１３は、基板１１に接続
される誘電体層とすることができる（図８Ａの参照番号
１３ａ参照）。たとえば、誘電体層１３ａは、堆積、成
長またはスパッタリングのような方法によって基板１１
に接続され得る。たとえば、誘電体層１３ａは、基板１
１上に堆積される酸化シリコン（ＳｉＯ２）の層とする
ことができる。基板１１は、たとえばシリコン（Ｓｉ）
のような半導体基板とすることができる。別の例とし
て、基板１１はシリコン基板とすることができ、誘電体
層１３ａは、シリコン基板の表面を酸化させて酸化シリ
コン（ＳｉＯ２）の層を形成することにより形成され得
る。代案として、誘電体層１３ａは、基板１１上に堆積
される、パイレックス（商標）のようなガラスの層とす
ることができる。 【００４１】図５Ｄでは、書込み電流ｉＷが、電極（１
２、２３）および相変化媒体１９を通って流れ、相変化
媒体１９内にジュール熱を生成する。相変化媒体１９が
ジュール熱に起因して加熱されるとき、相変化媒体１９
の一部がアモルファス状態から結晶状態１９’に変化す
る。図５Ｄでは、アモルファス状態は１９で示され、結
晶状態は１９’で示される。相変化媒体１９のジュール
加熱は、露出部分Ｅに近接する領域において生じる。 【００４２】本発明の１つの利点は、露出部分Ｅを包囲
する相変化媒体１９の体積の一部のみが結晶状態１９’
に変化することである。結晶状態１９’である相変化媒
体１９の部分は、電極（１２、２３）の両端で測定され
るような、相変化媒体の抵抗と一致することができる。
結果として、相変化媒体１９の少量が所与の大きさの書
込み電流ｉＷによって一貫して結晶化され得るので、抵
抗の変動は最小限に抑えられる。相変化媒体１９の少量
のみを結晶化することに関する別の利点は、書き込み動
作中に相変化媒体１９の全体が結晶化される必要がない
ため、書き込み電流ｉＷの大きさ、書込み電流ｉＷの持
続時間、またはその両方を低減することができるので、
電力消費が低減されることである。 【００４３】図５Ｅでは、図５Ｄの破線ＡＡに沿った断
面図が、導電性材料１５の露出部分Ｅと相変化媒体１９
との間の接触フットプリントの面積ＡＣを示す。相変化
媒体１９は全断面積ＡＭを有する（破線で示される）。
図５Ｅに示されるように、Ａ Ｃ≪ＡＭであり、すなわ
ち、接触フットプリント面積ＡＣは全断面積ＡＭより非
常に小さい。同様に、相変化を受けて結晶状態１９’に
なる相変化媒体１９の部分は、同様に全断面積ＡＭより
も小さい面積ＡＰを有する。したがって、相変化媒体１
９におけるジュール熱の主な作用は、接触フットプリン
ト面積ＡＣを包囲する相変化媒体１９の比較的少量のみ
を加熱することである。 【００４４】図５Ｆでは、電流ｉＷ（図示せず）によっ
て生成されるジュール熱は熱的に、太い破線の矢印ＪＨ
によって示されるように、主に相変化媒体１９内に伝達
される。前述の接触フットプリント面積ＡＣに起因し
て、細い破線の矢印Ｊｈによって示されるように、ジュ
ール熱のほんの少量のみが、複合電極１２の導電性材料
１５または電極２３内に熱的に伝達される。破線の矢印
ｊ’ｈによって示されるように、ジュール熱のうちのあ
る量が、第１および第２の誘電体層（１７、２１）内に
熱的に伝達されることもある。 【００４５】図５Ｇでは、複合電極１２の導電性材料１
５に熱的に伝達するその少量のジュール熱ｊｈは、相変
化媒体１９と熱的に接触する露出面積ＡＥを有する露出
部分Ｅに起因する。それに対して、面積ＡＮを有する導
電性材料１５の実質的により大きな部分Ｎは、相変化媒
体１９と直接的に接触しない。したがって、相変化媒体
１９のための直接的な熱伝導経路として利用することが
できる複合電極１２の表面積は、露出面積ＡＥに制限さ
れる。 【００４６】図９では、本発明の相変化媒体メモリデバ
イス１０のための、熱損失が小さく、接触面積が小さい
複数の電極構造は、アレイ５０に配列されることがで
き、メモリデバイス１０は、アレイ５０の行および列に
沿って配置される。図９では、複合電極１２の導電性材
料１５は行導体として配置され、電極２３は列導体とし
て配置される。 【００４７】一方、複合電極１２の導電性材料１５を列
導体にし、電極２３を行導体にすることもできる。メモ
リデバイス１０は電極（１５、２３）の交点に配置さ
れ、各メモリセル１０の相変化媒体１９は破線の輪郭線
で示される。メモリセル１０のうちの１つの相変化媒体
１９’が、そのセル１０を横切る電極（１５、２３）を
通して電流ｉＷを流すことによる書込み動作のために選
択される。 【００４８】本発明の相変化媒体メモリデバイス１０の
ための、熱損失が小さく、接触面積が小さい電極構造の
別の利点は、書込み動作中に相変化媒体１９’がジュー
ル加熱を受ける際に、複合電極１２および電極２３への
熱伝達を低減することにより、アレイ５０内の隣接する
メモリセル１０間の熱の漏出が低減されることである。 【００４９】図８Ａ〜図８Ｑには、相変化媒体メモリデ
バイス１０のための、熱損失が小さく、接触面積が小さ
い電極構造を製作する方法が示される。 【００５０】図８Ａでは、誘電体層１３ａが基板１１に
よって支持される。マスク層が誘電体層１３ａ上に堆積
され、リソグラフィによりパターニングされた後にエッ
チングされ、マンドレルマスク３１が画定される。誘電
体層１３ａおよび基板１１は、前述した材料から形成さ
れ得る。マスク層３１は、たとえばフォトレジスト材料
の層とすることができる。 【００５１】図８Ｂでは、誘電体層１３ａおよびマンド
レルマスク３１が、誘電体層１３ａをエッチングするた
めの第１のエッチングガスと、マンドレルマスク３１を
エッチングするための第２のエッチングガスとを含むエ
ッチングガスを用いてドライエッチングされる。そのド
ライエッチングを実行するために、プラズマエッチング
システムを用いることができ、誘電体層１３ａをエッチ
ングするために第１のエッチングガスをプラズマエッチ
ングシステムに導入することができ、マンドレルマスク
３１をエッチングするために、第２のエッチングガスを
プラズマエッチングシステムに導入することができる。
たとえば、第１のエッチングガスは炭化フッ素（Ｃ
ＦＸ）系ガスを含むことができ、第２のエッチングガス
は、マンドレルマスク３１のフォトレジストをアッシン
グ（灰化）するために酸素（Ｏ２）を含むことができ
る。 【００５２】図８Ｃ〜図８Ｆでは、マンドレルマスク３
１が完全に溶解され（すなわち、エッチングにより除去
され）、誘電体層１３ａが頂点Ｖにおいて終端する先細
りの形状を有する誘電体マンドレル１３を含むようにな
るまで、ドライエッチングが続けられる。誘電体マンド
レル１３は、幅の広い底部Ｂと、傾斜する表面Ｓとを有
し、頂点Ｖに向かって徐々に細くなる。 【００５３】図８Ｇでは、導電性材料１５は、形状が一
致するように誘電体マンドレル１３上に堆積され、複合
電極１２が形成される。化学気相成長法（ＣＶＤ）のよ
うなプロセスを用いて、形状が一致するように導電性材
料１５を堆積することができる。上述のように、複合電
極１２は、誘電体マンドレル１３を補完する形状を有
し、先端部Ｔにおいて終端する。導電性材料１５は、限
定はしないが、表１において先に記載された材料を含む
材料から形成され得る。たとえば、形状が一致するよう
に堆積した後、導電性材料１５がパターニングされ、そ
の後エッチングされて、アレイ５０の行または列内の複
合電極１２の全てを電気的に接続する行導体または列導
体を画定することができる（導電性材料１５が行導体で
ある図９を参照されたい）。 【００５４】図８Ｈでは、第１の誘電体材料１７が先端
部Ｔを含む複合電極１２の全体を覆うまで、複合電極１
２上に堆積される。第１の誘電体層１７は、限定はしな
いが、上記の表３に記載される材料を含む材料から形成
され得る。たとえば、ＣＶＤのようなプロセスを用い
て、第１の誘電体材料１７を堆積することができる。 【００５５】図８Ｉでは、第１の誘電体層１７が平坦化
され、概ね平坦な表面が形成される。化学機械研磨（Ｃ
ＭＰ）のようなプロセスを用いて、第１の誘電体層１７
を平坦化することができる。代案として、リフロープロ
セスを用いて、第１の誘電体層１７上に概ね平坦な表面
を形成することができる。リフロープロセスの場合、第
１の誘電体層１７は、上記の表３に記載される材料を含
む、シリケートガラスからなることができる。第１の誘
電体層１７はガラスのリフロー温度よりも高い温度まで
加熱され（たとえば、５００℃より高い温度）、ガラス
がリフローされて、滑らかで概ね平坦な表面になる。第
１の誘電体層１７の平坦化は、他の平坦化プロセスを用
いて達成されることもでき、本発明は、本明細書に開示
される平坦化プロセスに限定されない。たとえば、レジ
ストエッチバック平坦化プロセスを用いて、第１の誘電
体層１７を平坦化することができる。 【００５６】図８Ｊでは、第１の誘電体層１７が複合電
極１２の先端部Ｔから所定の距離未満に後退し、先端部
Ｔに隣接する露出部分Ｅが第１の誘電体層１７によって
覆われなくなるまで、第１の誘電体層１７がドライエッ
チングされる。プラズマエッチングプロセスを用いて第
１の誘電体層１７をドライエッチングすることができ、
そのプロセスの時間は、第１の誘電体層１７の十分な量
を除去し、露出部分Ｅが、図８Ｊに示されるように、第
１の誘電体層１７の外側に延在するように調整され得
る。先端部Ｔからの所定の距離は、用途に依存する。た
とえば、所定の距離は、先端部Ｔから第１の誘電体層１
７まで約２０ｎｍ（２００オングストローム）の距離に
することができる。代案として、第１の誘電体層１７内
にバイア（図示せず）がエッチングされ、先端部Ｔを露
出させることができる。 【００５７】図８Ｋでは、相変化媒体２９の層が、第１
の誘電体層１７と、複合電極１２の露出部分Ｅとの上に
堆積される。たとえば、ＣＶＤ、スパッタリングまたは
蒸着のようなプロセスを用いて、相変化媒体２９の層を
堆積することができる。相変化媒体２９の層のための一
般的な材料は、限定はしないが、たとえばＧｅ２Ｓｂ ２
Ｔｅ５のようなゲルマニウム−アンチモン−テルル材料
を含む。 【００５８】図８Ｌおよび図８Ｍでは、相変化媒体２９
の層がパターニングされ（３３）、その後エッチングさ
れて、複合電極１２上に配置され、露出部分Ｅと接触す
る相変化媒体の島状部１９が画定される。 【００５９】図８Ｎでは、第１の誘電体層１７と、相変
化媒体の島状部１９の上に第２の誘電体層２１が堆積さ
れる。第２の誘電体層２１は、限定はしないが、上記の
表２に記載される材料を含む材料とすることができる。 【００６０】図８Ｏおよび図８Ｐでは、第２の誘電体層
２１が、たとえばＣＭＰのようなプロセスを用いて平坦
化される。次に、第２の誘電体層２１はパターニングさ
れ（３７）、その後エッチングされて、相変化媒体の島
状部１９まで延びるバイア３９が形成される。プラズマ
エッチングのようなドライエッチングプロセスを用い
て、第２の誘電体層２１をエッチングすることが好まし
い。 【００６１】図８Ｑでは、第２の誘電体層２１とバイア
３９との上に導電性材料４３が堆積され、導電性材料４
３が相変化媒体の島状部１９と接触するようになる。Ｃ
ＶＤまたはスパッタリングのようなプロセスを用いて、
導電性材料４３を堆積することができる。 【００６２】図８Ｒでは、導電性材料４３がパターニン
グされ（図示せず）、その後エッチングされて、電極２
３が画定される。電極２３は、図８Ｒに示されるよう
に、相変化媒体１９および第２の誘電体層２１と接触す
るか、または図７に関して先に述べたように、電極２３
は相変化媒体１９と接触してもよい。図９に関して先に
述べたように、電極２３はパターニングされ、その後エ
ッチングされて、アレイ５０の行または列内の電極２３
の全てを電気的に接続する行導体または列導体を画定す
ることができる（電極２３が列導体である図９を参照さ
れたい）。 【００６３】図８Ａに示されるように、マスク層３１を
堆積する前に、基板１１上に誘電体層１３ａを形成する
ことができる。誘電体層１３ａは基板上に堆積され得
る。たとえば、基板１１がシリコン（Ｓｉ）基板である
場合、誘電体層１３ａは、基板１１上に堆積された酸化
シリコン（ＳｉＯ２）の層とすることができる。 【００６４】対照的に、誘電体層１３ａは、基板１１を
酸化することにより基板１１上に成長され得る。たとえ
ば、基板１１がシリコン（Ｓｉ）基板である場合には、
酸化プロセスによって基板１１の表面上に酸化シリコン
（ＳｉＯ２）の層を成長させ、誘電体層１３ａを形成す
ることができる。 【００６５】電極２３または複合電極１２の導電性材料
１５との電気的な接続は、電極２３または複合電極１２
の導電性材料１５まで延びるバイア（図示せず）をパタ
ーニングし、エッチングして、その後、バイアを満た
し、電極２３または導電性材料１５と接触する導電性層
を堆積することを含む超小型電子回路処理技術において
よく理解されている相互接続構造を用いて達成され得
る。 【００６６】本発明のいくつかの実施形態が開示および
図示されてきたが、本発明は、そのように説明および図
示された特定の形態または部品の構成に限定されない。
本発明は特許請求の範囲によってのみ制限される。 【００６７】以下においては、本発明の種々の構成要件
の組み合わせからなる例示的な実施形態を示す。 １．相変化媒体メモリデバイス（10）のための、熱損失
が小さく接触面積が小さい電極構造であって、基板（1
1）と、前記基板（11）に接続され、頂点（Ｖ）におい
て終端する先細りの形状を有する誘電体マンドレル（1
3）と、形状が一致するように前記マンドレル（13）を
覆い、先端部（Ｔ）において終端する導電性材料（15）
とを含む複合電極（12）と、前記先端部（Ｔ）に隣接す
る前記複合電極（12）の露出部分（Ｅ）を除く全てを覆
う第１の誘電体層（17）と、前記第１の誘電体層（17）
および前記露出部分（Ｅ）に接続される相変化媒体（1
9）と、前記第１の誘電体層（17）および前記相変化媒
体（19）に接続される第２の誘電体層（21）と、前記相
変化媒体（19）と接触する電極（23）とからなる、熱損
失が小さく接触面積が小さい電極構造。 ２．前記電極（23）が、前記相変化媒体（19）および前
記第２の誘電体層（21）に接続される、上記１に記載の
熱損失が小さく接触面積が小さい電極構造。 ３．前記複合電極（12）が、ピラミッドと、ピラミッド
の切頭体と、円錐と、円錐の切頭体とからなるグループ
から選択された形状を有する、上記１に記載の熱損失が
小さく接触面積が小さい電極構造。 ４．前記複合電極（12）および前記電極（23）が、それ
ぞれ行導体および列導体と、それぞれ列導体および行導
体とからなるグループから選択された導体である、上記
１に記載の熱損失が小さく接触面積が小さい電極構造。 ５．前記誘電体マンドレル（13）が、前記基板に接続さ
れる誘電体層（13a）からなる、上記１に記載の熱損失
が小さく接触面積が小さい電極構造。 ６．前記誘電体層（13a）が、ガラスと、その上に堆積
された酸化シリコンの層を含むシリコン基板と、酸化さ
れた表面を有するシリコン基板とからなるグループから
選択された材料である、上記５に記載の熱損失が小さく
接触面積が小さい電極構造。 ７．前記第１の誘電体層（17）が、酸化シリコンと、テ
トラエチルオルソシリケートと、ボロシリケートガラス
と、リン酸シリケートガラスと、ボロンリンガラスとか
らなるグループから選択された材料である、上記１に記
載の熱損失が小さく接触面積が小さい電極構造。 ８．前記第２の誘電体層（21）が、酸化シリコンおよび
窒化シリコンからなるグループから選択された材料であ
る、上記１に記載の熱損失が小さく接触面積が小さい電
極構造。 ９．前記導電性材料（15）が、金属、アルミニウム、タ
ングステン、モリブデン、チタンおよび銅からなるグル
ープから選択された材料である、上記１に記載の熱損失
が小さく接触面積が小さい電極構造。 １０．前記電極（23）が、金属、アルミニウム、タング
ステン、モリブデン、チタンおよび銅からなるグループ
から選択された導電性材料である、上記１に記載の熱損
失が小さく接触面積が小さい電極構造。 １１．相変化媒体メモリデバイス（10）のための、熱損
失が小さく接触面積が小さい電極構造を製作する方法で
あって、誘電体層（13a）上にマスク層を堆積するステ
ップと、前記マスク層をパターニングし、その後エッチ
ングして、マンドレルマスク（31）を画定するステップ
と、前記誘電体層（13a）をエッチングするための第１
のエッチングガスと前記マンドレルマスク（31）をエッ
チングするための第２のエッチングガスとからなるエッ
チングガスで、前記誘電体層（31a）および前記マンド
レルマスク（31）をドライエッチングするステップと、
前記マンドレルマスク（31）が完全に溶解され、頂点
（Ｖ）で終端する先細りの形状を有する誘電体マンドレ
ル（13）を前記誘電体層（13a）が含むまで前記ドライ
エッチングを継続するステップと、前記誘電体マンドレ
ル（13）上に、形状が一致するように導電性材料（15）
を堆積し、前記誘電体マンドレル（13）を補完し、且つ
先端部（Ｔ）において終端する形状を含む複合電極（1
2）を形成するステップと、第１の誘電体層（17）が前
記先端部（Ｔ）を含む前記複合電極（12）の全体を完全
に覆うまで、前記複合電極（12）上に前記第１の誘電体
層（17）を堆積するステップと、前記第１の誘電体層
（17）を平坦化するステップと、前記第１の誘電体層
（17）が前記複合電極（12）の前記先端部（Ｔ）から所
定の距離未満まで後退し、前記先端部（Ｔ）に隣接する
前記複合電極（12）の露出部分（Ｅ）が前記第１の誘電
体層（17）によって覆われないようになるまで、前記第
１の誘電体層（17）をドライエッチングするステップ
と、前記第１の誘電体層（17）および前記露出部分
（Ｅ）の上に相変化媒体（29）の層を堆積するステップ
と、前記相変化媒体（29）の層をパターニングし、その
後エッチングして、島状部（19）を画定するステップ
と、前記第１の誘電体層（17）および前記島状部（19）
の上に第２の誘電体層（21）を堆積するステップと、前
記第２の誘電体層（21）を平坦化するステップと、前記
第２の誘電体層（21）をパターニングし、その後エッチ
ングして、前記島状部（19）まで延びるバイア（39）を
形成するステップと、前記第２の誘電体層（21）上およ
び前記バイア（39）内に導電性材料（43）を堆積し、前
記導電性材料（43）が前記島状部（19）と接触するよう
にするステップと、および前記導電性材料（43）をパタ
ーニングし、その後エッチングして、電極（23）を画定
するステップとからなる、方法。 １２．前記第１のエッチングガスが炭化フッ素を含み、
前記第２のエッチングガスが酸素を含む、上記１１に記
載の方法。 １３．前記誘電体層（13a）が、ガラスと、シリコン基
板上に堆積された酸化シリコンの層と、シリコン基板の
酸化された表面とからなるグループから選択された材料
である、上記１１に記載の方法。 １４．前記第１の誘電体材料（17）が、酸化シリコン
と、テトラエチルオルソシリケートと、ボロシリケート
ガラスと、リン酸シリケートガラスと、ボロンリンガラ
スとからなるグループから選択された材料である、上記
１１に記載の方法。 １５．前記第２の誘電体材料（21）が、酸化シリコンお
よび窒化シリコンからなるグループから選択された材料
である、上記１１に記載の方法。 １６．前記導電性材料（43）が、金属、アルミニウム、
タングステン、モリブデン、チタンおよび銅からなるグ
ループから選択された材料である、上記１１に記載の方
法。 １７．前記電極（23）が、金属、アルミニウム、タング
ステン、モリブデン、チタンおよび銅からなるグループ
から選択された導電性材料である、上記１１に記載の方
法。 １８．前記マスク層を堆積する前に、基板（11）上に前
記誘電体層（13a）を形成するステップをさらに含む、
上記１１に記載の方法。 １９．前記形成するステップが、前記基板（11）上に前
記誘電体層（13a）を堆積することを含む、上記１８に
記載の方法。 ２０．前記基板（11）がシリコンであり、前記誘電体層
（13a）が酸化シリコンである、上記１９に記載の方
法。 ２１．前記形成するステップが、前記基板（11）を酸化
することにより、前記基板（11）上に前記誘電体層（13
a）を成長させることを含む、上記１８に記載の方法。 ２２．前記基板（11）がシリコンであり、前記誘電体層
（13a）が酸化シリコンである、上記２１に記載の方
法。 ２３．前記第１の誘電体層（17）を平坦化するステップ
が、化学機械研磨プロセスおよびリフロープロセスから
なるグループから選択されたプロセスを含む、上記１１
に記載の方法。 【発明の効果】本発明によれば、相変化媒体からのジュ
ール熱の伝達を低減し、相変化媒体の状態を変更するた
めに必要とされる電流の量を低減する相変化媒体メモリ
デバイスのための導体構造を実現することができる。ま
た、本発明によれば、アレイ内の相変化メモリセルの中
の抵抗変動が低減され、さらに電極を介した熱の漏出が
低減され、導体と相変化媒体との間の接触の表面積も小
さくすることができる。
さく、接触面積が小さい、相変化媒体との境界面を含む
複合電極に関する。より具体的には、本発明は、複合電
極が相変化媒体と接触する露出部分を含む、相変化媒体
メモリデバイスに関する。露出部分は、露出部分と相変
化媒体との間のフットプリントの面積が小さくなるよう
に、複合電極の全面積に占める割合が小さく、フットプ
リントの面積が小さいことにより、相変化媒体から複合
電極への熱伝達が低減される。 【０００２】 【従来の技術】相変化材料に基づいて情報を格納するメ
モリ記憶デバイスは、ほんの数例を挙げると、ハードデ
ィスクおよびフラッシュメモリのような従来のデータ記
憶デバイスに対する代替案として検討されている。相変
化材料に基づくメモリデバイスでは、データは、相変化
材料の２つの物理的な状態の１つとして格納される。 【０００３】たとえば、アモルファス状態では、相変化
材料はバイナリ「０」を表すことができ、相変化材料の
状態は、その相変化材料と接触する２つの電極を通して
電流を流し、相変化材料の両端の電圧降下をセンシング
することにより判定され得る。アモルファス状態におい
て、相変化材料が高抵抗を有する場合には、電圧降下は
大きくなるであろう。 【０００４】逆に、電極を通して相変化材料がジュール
加熱を受けるほど十分な量の電流を流すことにより、相
変化材料の状態は、バイナリ「１」を表す結晶状態に変
更され得る。その加熱によって、相変化材料はアモルフ
ァス状態から結晶状態に変化される。上述のように、相
変化材料の両端の電圧降下を用いて、相変化材料の状態
をセンシングすることができる。したがって、結晶状態
において、相変化材料が低抵抗を有する場合には、その
電圧降下は小さくなるであろう。 【０００５】相変化材料の状態を表す別の方法は、アモ
ルファス状態において、相変化材料が低導電率を有し、
結晶状態において、相変化材料が高導電率を有すること
である。 【０００６】理想的には、アモルファス状態の高抵抗と
結晶状態の低抵抗との間の差を十分に大きくし、相変化
材料の状態を正確にセンシングすることができるように
するべきである。さらに、相変化材料記憶セルのアレイ
に基づくメモリデバイスでは、記憶セルのうちのいくつ
かがアモルファス状態になり、他のセルが結晶状態にな
るであろう。アモルファス状態の記憶セル間の高抵抗の
変動を最小限に抑え、かつ結晶状態の記憶セル間の低抵
抗の変動を最小限に抑えることが望ましい。いずれかの
変動が大きすぎる場合には、相変化材料の状態を正確に
センシングすることが難しいか、または不可能になる可
能性がある。 【０００７】図１では、従来の相変化記憶セル１００
が、第１の電極１０３と、第２の電極１０５と、誘電体
１０７と、誘電体１０７内に配置され、第１および第２
の電極（１０３、１０５）と導通する相変化材料１０１
とを含む。通常、誘電体１０７は、相変化材料１０１を
包囲するチャンバを形成する。相変化材料１０１の状態
をアモルファス状態ａ（細かい縦線によって示される）
から結晶状態ｃ（図２の細かい横線を参照されたい）に
変更するために、第１および第２の電極（１０３、１０
５）を通して電流Ｉが流される。相変化材料１０１を流
れる電流Ｉによって、相変化材料１０１はジュール熱Ｊ
に起因して加熱される。 【０００８】図２では、電流Ｉによって生成される熱Ｈ
が、主に第１および第２の電極（１０３、１０５）を介
して散逸される。なぜなら、第１および第２の電極（１
０３、１０５）は、たとえば導電性金属のような高い熱
伝導率を有する材料から形成されるためである。誘電体
１０７は第１および第２の電極（１０３、１０５）より
も低い熱伝導率を有するので、誘電体１０７を介して散
逸される熱ｈ’はそれほどではない。たとえば、誘電体
１０７はシリコン酸化物（ＳｉＯ２）の層とすることが
できる。 【０００９】熱Ｈが相変化材料１０１を流れるとき、相
変化材料１０１の一部が結晶化されて結晶状態ｃになり
（細かい横線によって示される）、一方、相変化材料１
０１の別の部分はアモルファス状態ａのままである。 【００１０】従来の相変化記憶セル１００の１つの欠点
は、相変化材料１０１の状態をアモルファス状態ａから
結晶状態ｃに変化させる際に、ジュール熱Ｊに含まれる
エネルギーの全てが用いられるとは限らないことであ
る。代わりに、ジュール熱Ｊは第１および第２の電極
（１０３、１０５）によって相変化材料１０１から逃げ
るように熱伝導するので、ジュール熱Ｊのかなりの部分
が無駄にされる。結果として、さらなるジュール熱Ｊを
生成して第１および第２の電極（１０３、１０５）によ
る熱損失を克服するために、より多くの電流Ｉが必要と
される。 【００１１】電流Ｉを増加することは、以下の理由のた
めに望ましくない。第１に、電流Ｉが増加する結果とし
て電力損失が増加するが、電子回路において電力損失を
低減することが望ましい。第２に、電流Ｉを増加するた
めには、電流Ｉを供給するためにより大きなドライバ回
路を必要とし、より大きな回路は貴重なダイ面積を消費
する。一般的に、より多くの回路が電子回路に組み込ま
れるように、ダイ面積を節約することが望ましい。最後
に、電池駆動型の装置では、電流Ｉが増加する結果とし
て、電池寿命が短くなるであろう。ポータブル電子装置
は、民生用電子装置売上げの益々大きな部分を占めるよ
うになってきているので、電池寿命が延長されるように
電池駆動型の電子装置における電流の消耗を低減するこ
とが望ましい。 【００１２】図３では、複数の従来の相変化記憶セル１
００がアレイに構成され、従来の相変化メモリデバイス
１１１を画定する。各記憶セル１００は第１および第２
の電極（１０３、１０５）の交点に配置され、複数の電
極が、第２の電極１０５の場合に行として、かつ第１の
電極１０３の場合に列として配列される。 【００１３】図３および図４において、従来の相変化メ
モリデバイス１１１の１つの欠点は、１００’で示され
る選択された相変化記憶セルへの書込み動作中に、電流
Ｉによって生成される熱Ｈのかなりの部分が、第１およ
び第２の電極（１０３、１０５）を通して、隣接する相
変化記憶セル１００内に散逸することである。結果とし
て、隣接する記憶セル１００間で熱の漏出（クロストー
ク）が生じる。熱の漏出は、相変化メモリデバイス１１
１の切替え速度を遅くし、記憶セル１００の中で前述の
ような抵抗の変動を引き起こす可能性がある。 【００１４】従来の相変化メモリデバイス１１１の別の
欠点は、相変化材料１０１の表面が、第１および第２の
電極（１０３、１０５）との大きな接触面積ＣＡ（第２
の電極１０５のみが示される）を有し、大きな接触面積
ＣＡが、相変化材料１０１から第１および第２の電極
（１０３、１０５）への熱伝達を促進することである。 【００１５】図３および図４において、接触面積Ｃ
Ａは、相変化材料１０１の表面積の大きな部分が第１お
よび第２の電極（１０３、１０５）と接触することから
生じ、熱Ｈが相変化材料１０１から電極に容易に伝達さ
れるようになる。また、大きな接触面積ＣＡは、前述し
た熱の漏出の一因にもなる。さらに、任意の所与の記憶
セル１００からの熱損失、隣接する記憶セル１００から
の熱の漏出、および接触面積ＣＡは、個々にまたは組み
合わされて作用し、記憶セル１００の中の抵抗に広範な
変動を引き起こす可能性がある。たとえば、１つの記憶
セル１００の相変化材料１０１が熱の漏出に起因して予
熱され、別の記憶セル１００の相変化材料１０１が予熱
されない場合に、両方のセルの相変化材料１０１がジュ
ール加熱Ｊを受けるとき、予熱されたセル１００の相変
化材料１０１は、予熱されないセル１００の相変化材料
１０１よりも、結晶化される割合が大きいであろう。結
果として、予熱されたセルと予熱されないセルとの間に
は抵抗の変動が生じる可能性がある。上述のように、抵
抗の変動は望ましくない。 【００１６】 【発明が解決しようとする課題】したがって、相変化媒
体からのジュール熱の伝達を低減し、相変化媒体の状態
を変更するために必要な電流の量を低減する相変化媒体
メモリデバイスのための導体構造が必要とされている。
また、アレイ内の相変化メモリセルの中での抵抗の変動
を低減する導体構造が必要とされている。さらに、熱の
漏出を低減し、導体と相変化媒体との間の接触表面積を
低減する導体構造が必要とされている。 【００１７】 【課題を解決するための手段】本発明による、熱損失が
小さく、接触面積が小さい電極構造は、上述の欠点およ
び制約を解決する。電極への熱伝達に起因する熱損失に
関連した欠点は、相変化媒体と接触する露出部分を含む
複合電極によって解決される。その露出部分は、複合電
極の表面積全体に占める割合がごくわずかであり、露出
部分と相変化媒体との間の接触のフットプリントは、相
変化媒体の表面積に対して小さい。結果として、相変化
媒体の小さな面積だけが複合電極の露出部分と接触し、
ジュール加熱による複合電極への熱伝達は低減される。 【００１８】電極による熱損失を補償するために電流を
増加することに関連した欠点も、本発明の複合電極によ
って解決される。なぜなら、その露出部分が、相変化媒
体において生成される熱に対して低い熱伝導率の経路を
提供するためである。 【００１９】アレイ内の相変化媒体のセルの中での抵抗
の変動は、複合電極への熱伝達を最小限に抑えることに
より熱の漏出が小さくなることに起因して、本発明の複
合電極によって低減される。 【００２０】さらに、従来の相変化材料とその電極との
間の大きな接触表面積に関連した欠点は、本発明の複合
電極（emitter）の露出部分と相変化媒体との間の接触
フットプリントによって解決される。 【００２１】本発明の他の態様および利点は、一例とし
て本発明の原理を示す、添付図面に関連してなされる、
以下の詳細な説明から明らかになるであろう。 【００２２】 【発明の実施の形態】以下の詳細な説明およびいくつか
の図面において、類似の要素は同じ参照番号で特定され
る。 【００２３】例示のための図面に示されるように、本発
明は、相変化媒体メモリデバイスのための、熱損失が小
さく、接触面積が小さい電極構造と、それを製作するた
めの方法とにおいて具現化される。 【００２４】相変化媒体メモリデバイスのための、熱損
失が小さく、接触面積が小さい電極構造は、基板と、基
板に接続され、１つの頂点において終端する先細りの形
状を有する誘電体マンドレルを含む複合電極とを含む。
導電性材料は、形状が一致するように誘電体マンドレル
を覆い、先端部において終端する。第１の誘電体層が、
その先端部に隣接する複合電極の露出部分を除いて、複
合電極の全てを覆う。相変化媒体が、第１の誘電体層
と、複合電極の露出部分とに接続される。第２の誘電体
層が第１の誘電体層と、相変化媒体とに接触する。１つ
の電極が相変化媒体に接触する。 【００２５】露出部分は、複合電極の全表面積に対して
占める割合がごくわずかであり、露出部分と相変化媒体
との間の接触フットプリントは、相変化媒体の表面積に
比べて小さい。電極と複合電極との間に電流を流すこと
により、相変化媒体は、露出部分と相変化媒体との間の
接触フットプリントに近接する領域においてジュール加
熱を受ける。複合電極および相変化媒体の小さな部分し
か互いに接触しないので、相変化媒体から複合電極への
熱伝達は低減される。 【００２６】複合電極と相変化媒体との間の接触面積を
低減することにより、従来の電極構造の前述した欠点が
解決される。第１に、ほんのわずかな割合の複合電極が
相変化媒体と接触する。それゆえ、熱損失および熱の漏
出が低減される。第２に、熱損失が低減されるので、相
変化媒体を結晶化するために必要な書込み電流の大きさ
も低減することができる。第４に、露出部分と相変化媒
体との間の接触フットプリントが、従来の電極に接触し
ている従来の相変化材料の大きな表面積に関連した問題
に対処する。最後に、熱損失および熱の漏出を低減する
ことにより、抵抗の変動が最小限に抑えられる。 【００２７】図５Ａでは、相変化媒体メモリデバイス１
０のための、熱損失が小さく、接触面積が小さい電極構
造は、基板１１と、その基板１１に接触する誘電体マン
ドレル１３を含む複合電極１２とを含む。誘電体マンド
レル１３は、頂点Ｖで終端する先細りの形状を有する。
すなわち、誘電体マンドレル１３の幅は、底部Ｂにおい
て広く、頂点Ｖにおいて非常に狭い（図８Ｆを参照）。
複合電極１２はさらに、形状が一致するように誘電体マ
ンドレル１３を覆い、先端部Ｔにおいて終端する導電性
材料１５を含む。導電性材料１５は、形状が一致するよ
うに誘電体マンドレル１３を覆うので、導電性材料１５
は、誘電体マンドレル１３の形状を補完する形状を有す
る。したがって、複合電極１２の幅は、基板１１におい
て広く、先端部Ｔにおいて狭い。 【００２８】第１の誘電体層１７が、先端部Ｔに隣接す
る露出部分Ｅを除いて、複合電極１２を完全に覆う。そ
れゆえ、導電性材料１５の表面積のかなりの部分が第１
の誘電体層１７によって覆われ、第１の誘電体層１７に
よって覆われないのは、導電性材料１５のわずかな部分
（すなわち、露出部分Ｅ）だけである。たとえば、導電
性材料１５が約２００ｎｍ（２０００オングストロー
ム）の厚みを有する場合には、露出部分Ｅは、第１の誘
電体層１７の外側に約２０ｎｍ（２００オングストロー
ム）の距離だけ延在できる。相変化媒体１９が、第１の
誘電体層１７と露出部分Ｅとに接触する。第２の誘電体
層２１が、第１の誘電体層１７と相変化媒体１９とに接
触する。電極２３が相変化媒体１９に接触する。 【００２９】代案として、電極２３は、相変化媒体１９
と第２の誘電体層２１とに接触することができる。図６
では、第２の誘電体層２１は、その中にバイア２６を含
むことができ、バイア２６は第１の誘電体層１７まで延
在する。相変化媒体１９はバイア２６内に配置され、電
極２３もバイア２６内に配置され、相変化媒体１９およ
び第２の誘電体層２１の両方と接触する。図７では、第
３の誘電体層２５を含む相互接続構造が、その中にバイ
ア２８を含み、バイア２８は第２の誘電体層２１まで延
在する。電極２３がバイア２８内に配置され、相変化媒
体１９に接触する。 【００３０】電極２３および複合電極１２は、相変化媒
体１９を通る導電性経路を形成するように関連して動作
する。電極（１２、２３）は、電流源（図示せず）と電
気連絡することができる。電極（１２、２３）を通して
電流を流すことにより、相変化媒体１９内にジュール熱
が生成され、相変化媒体１９の一部が、以下に説明され
るように、アモルファス状態から結晶状態に変化する。 【００３１】上述のように、誘電体マンドレル１３は、
基板１１において幅が広く（Ｂ）頂点（Ｖ）に向かって
徐々に狭くなる先細り形状を有する。複合電極１２は、
誘電体マンドレル１３の形状を補完する形状を有する。
図５Ｂおよび図１０Ａでは、その形状をよりわかりやす
く示すために、複合電極１２が分離して示される。複合
電極１２は、限定はしないが、円錐の形状を含む形状を
有することができる。図５Ｂおよび図１０Ａでは、複合
電極１２は、幅が広い底部Ｂから先端部Ｔに向かって徐
々に細くなり、導電性材料１５が傾斜する表面Ｓを有す
るようにする。図５Ｂの平面図および図１０Ａの輪郭図
では、導電性材料１５の全表面積は、露出部分Ｅの面積
よりも非常に大きい。 【００３２】同様に、図５Ｃおよび図１０Ｂでは、複合
電極１２は、限定はしないが、ピラミッド形を含む形状
を有することができる。その複合電極１２は、幅が広い
底部Ｂから先端部Ｔに向かって徐々に細くなり、導電性
材料１５は傾斜する表面Ｓを有する。図５Ｃの平面図で
は、ピラミッドの各側面（４つが示される）は先端部Ｔ
に向かって上方に傾斜する。前述のように、図５Ｃおよ
び図１０Ｂでは、導電性材料１５の全表面積は、露出部
分Ｅの面積よりも非常に大きい。 【００３３】図５Ｂ、図５Ｃ、図１０Ａおよび図１０Ｂ
のピラミッド形および円錐形は、先鋭な先端部Ｔで終端
する必要はなく、複合電極１２は、限定はしないが、図
１１Ａに示されるような円錐の切頭体を含む形状を有す
ることができ、図１１Ａでは、複合電極１２は、切頭体
の先端部ＴＦに向かって徐々に細くなる。一方、複合電
極１２は、限定はしないが、図１１Ｂに示されるような
ピラミッドの切頭体を含む形状を有することができ、図
１１Ｂでは、複合電極１２は切頭体の先端部Ｔ Ｆに向か
って徐々に細くなる。図５Ｂ、図５Ｃ、図１０Ａ、図１
０Ｂ、図１１Ａおよび図１１Ｂでは、露出部分Ｅが複合
電極１２の導電性材料１５の全表面積に占める割合はわ
ずかである。 【００３４】導電性材料１５および電極２３は、限定は
しないが、以下の表１に記載される材料を含む材料から
形成され得る。さらに、導電性材料１５および電極２３
のために、以下の表１に記載される材料の合金も用いる
ことができる。 【００３５】 【表１】 【００３６】第２の誘電体層２１および第３の誘電体層
２５は、限定はしないが、以下の表２に記載される材料
を含む材料から形成され得る。 【００３７】 【表２】 【００３８】第１の誘電体層１７は、限定はしないが、
以下の表３に記載される材料を含む材料から形成され得
る。 【００３９】 【表３】 【００４０】誘電体マンドレル１３は、基板１１に接続
される誘電体層とすることができる（図８Ａの参照番号
１３ａ参照）。たとえば、誘電体層１３ａは、堆積、成
長またはスパッタリングのような方法によって基板１１
に接続され得る。たとえば、誘電体層１３ａは、基板１
１上に堆積される酸化シリコン（ＳｉＯ２）の層とする
ことができる。基板１１は、たとえばシリコン（Ｓｉ）
のような半導体基板とすることができる。別の例とし
て、基板１１はシリコン基板とすることができ、誘電体
層１３ａは、シリコン基板の表面を酸化させて酸化シリ
コン（ＳｉＯ２）の層を形成することにより形成され得
る。代案として、誘電体層１３ａは、基板１１上に堆積
される、パイレックス（商標）のようなガラスの層とす
ることができる。 【００４１】図５Ｄでは、書込み電流ｉＷが、電極（１
２、２３）および相変化媒体１９を通って流れ、相変化
媒体１９内にジュール熱を生成する。相変化媒体１９が
ジュール熱に起因して加熱されるとき、相変化媒体１９
の一部がアモルファス状態から結晶状態１９’に変化す
る。図５Ｄでは、アモルファス状態は１９で示され、結
晶状態は１９’で示される。相変化媒体１９のジュール
加熱は、露出部分Ｅに近接する領域において生じる。 【００４２】本発明の１つの利点は、露出部分Ｅを包囲
する相変化媒体１９の体積の一部のみが結晶状態１９’
に変化することである。結晶状態１９’である相変化媒
体１９の部分は、電極（１２、２３）の両端で測定され
るような、相変化媒体の抵抗と一致することができる。
結果として、相変化媒体１９の少量が所与の大きさの書
込み電流ｉＷによって一貫して結晶化され得るので、抵
抗の変動は最小限に抑えられる。相変化媒体１９の少量
のみを結晶化することに関する別の利点は、書き込み動
作中に相変化媒体１９の全体が結晶化される必要がない
ため、書き込み電流ｉＷの大きさ、書込み電流ｉＷの持
続時間、またはその両方を低減することができるので、
電力消費が低減されることである。 【００４３】図５Ｅでは、図５Ｄの破線ＡＡに沿った断
面図が、導電性材料１５の露出部分Ｅと相変化媒体１９
との間の接触フットプリントの面積ＡＣを示す。相変化
媒体１９は全断面積ＡＭを有する（破線で示される）。
図５Ｅに示されるように、Ａ Ｃ≪ＡＭであり、すなわ
ち、接触フットプリント面積ＡＣは全断面積ＡＭより非
常に小さい。同様に、相変化を受けて結晶状態１９’に
なる相変化媒体１９の部分は、同様に全断面積ＡＭより
も小さい面積ＡＰを有する。したがって、相変化媒体１
９におけるジュール熱の主な作用は、接触フットプリン
ト面積ＡＣを包囲する相変化媒体１９の比較的少量のみ
を加熱することである。 【００４４】図５Ｆでは、電流ｉＷ（図示せず）によっ
て生成されるジュール熱は熱的に、太い破線の矢印ＪＨ
によって示されるように、主に相変化媒体１９内に伝達
される。前述の接触フットプリント面積ＡＣに起因し
て、細い破線の矢印Ｊｈによって示されるように、ジュ
ール熱のほんの少量のみが、複合電極１２の導電性材料
１５または電極２３内に熱的に伝達される。破線の矢印
ｊ’ｈによって示されるように、ジュール熱のうちのあ
る量が、第１および第２の誘電体層（１７、２１）内に
熱的に伝達されることもある。 【００４５】図５Ｇでは、複合電極１２の導電性材料１
５に熱的に伝達するその少量のジュール熱ｊｈは、相変
化媒体１９と熱的に接触する露出面積ＡＥを有する露出
部分Ｅに起因する。それに対して、面積ＡＮを有する導
電性材料１５の実質的により大きな部分Ｎは、相変化媒
体１９と直接的に接触しない。したがって、相変化媒体
１９のための直接的な熱伝導経路として利用することが
できる複合電極１２の表面積は、露出面積ＡＥに制限さ
れる。 【００４６】図９では、本発明の相変化媒体メモリデバ
イス１０のための、熱損失が小さく、接触面積が小さい
複数の電極構造は、アレイ５０に配列されることがで
き、メモリデバイス１０は、アレイ５０の行および列に
沿って配置される。図９では、複合電極１２の導電性材
料１５は行導体として配置され、電極２３は列導体とし
て配置される。 【００４７】一方、複合電極１２の導電性材料１５を列
導体にし、電極２３を行導体にすることもできる。メモ
リデバイス１０は電極（１５、２３）の交点に配置さ
れ、各メモリセル１０の相変化媒体１９は破線の輪郭線
で示される。メモリセル１０のうちの１つの相変化媒体
１９’が、そのセル１０を横切る電極（１５、２３）を
通して電流ｉＷを流すことによる書込み動作のために選
択される。 【００４８】本発明の相変化媒体メモリデバイス１０の
ための、熱損失が小さく、接触面積が小さい電極構造の
別の利点は、書込み動作中に相変化媒体１９’がジュー
ル加熱を受ける際に、複合電極１２および電極２３への
熱伝達を低減することにより、アレイ５０内の隣接する
メモリセル１０間の熱の漏出が低減されることである。 【００４９】図８Ａ〜図８Ｑには、相変化媒体メモリデ
バイス１０のための、熱損失が小さく、接触面積が小さ
い電極構造を製作する方法が示される。 【００５０】図８Ａでは、誘電体層１３ａが基板１１に
よって支持される。マスク層が誘電体層１３ａ上に堆積
され、リソグラフィによりパターニングされた後にエッ
チングされ、マンドレルマスク３１が画定される。誘電
体層１３ａおよび基板１１は、前述した材料から形成さ
れ得る。マスク層３１は、たとえばフォトレジスト材料
の層とすることができる。 【００５１】図８Ｂでは、誘電体層１３ａおよびマンド
レルマスク３１が、誘電体層１３ａをエッチングするた
めの第１のエッチングガスと、マンドレルマスク３１を
エッチングするための第２のエッチングガスとを含むエ
ッチングガスを用いてドライエッチングされる。そのド
ライエッチングを実行するために、プラズマエッチング
システムを用いることができ、誘電体層１３ａをエッチ
ングするために第１のエッチングガスをプラズマエッチ
ングシステムに導入することができ、マンドレルマスク
３１をエッチングするために、第２のエッチングガスを
プラズマエッチングシステムに導入することができる。
たとえば、第１のエッチングガスは炭化フッ素（Ｃ
ＦＸ）系ガスを含むことができ、第２のエッチングガス
は、マンドレルマスク３１のフォトレジストをアッシン
グ（灰化）するために酸素（Ｏ２）を含むことができ
る。 【００５２】図８Ｃ〜図８Ｆでは、マンドレルマスク３
１が完全に溶解され（すなわち、エッチングにより除去
され）、誘電体層１３ａが頂点Ｖにおいて終端する先細
りの形状を有する誘電体マンドレル１３を含むようにな
るまで、ドライエッチングが続けられる。誘電体マンド
レル１３は、幅の広い底部Ｂと、傾斜する表面Ｓとを有
し、頂点Ｖに向かって徐々に細くなる。 【００５３】図８Ｇでは、導電性材料１５は、形状が一
致するように誘電体マンドレル１３上に堆積され、複合
電極１２が形成される。化学気相成長法（ＣＶＤ）のよ
うなプロセスを用いて、形状が一致するように導電性材
料１５を堆積することができる。上述のように、複合電
極１２は、誘電体マンドレル１３を補完する形状を有
し、先端部Ｔにおいて終端する。導電性材料１５は、限
定はしないが、表１において先に記載された材料を含む
材料から形成され得る。たとえば、形状が一致するよう
に堆積した後、導電性材料１５がパターニングされ、そ
の後エッチングされて、アレイ５０の行または列内の複
合電極１２の全てを電気的に接続する行導体または列導
体を画定することができる（導電性材料１５が行導体で
ある図９を参照されたい）。 【００５４】図８Ｈでは、第１の誘電体材料１７が先端
部Ｔを含む複合電極１２の全体を覆うまで、複合電極１
２上に堆積される。第１の誘電体層１７は、限定はしな
いが、上記の表３に記載される材料を含む材料から形成
され得る。たとえば、ＣＶＤのようなプロセスを用い
て、第１の誘電体材料１７を堆積することができる。 【００５５】図８Ｉでは、第１の誘電体層１７が平坦化
され、概ね平坦な表面が形成される。化学機械研磨（Ｃ
ＭＰ）のようなプロセスを用いて、第１の誘電体層１７
を平坦化することができる。代案として、リフロープロ
セスを用いて、第１の誘電体層１７上に概ね平坦な表面
を形成することができる。リフロープロセスの場合、第
１の誘電体層１７は、上記の表３に記載される材料を含
む、シリケートガラスからなることができる。第１の誘
電体層１７はガラスのリフロー温度よりも高い温度まで
加熱され（たとえば、５００℃より高い温度）、ガラス
がリフローされて、滑らかで概ね平坦な表面になる。第
１の誘電体層１７の平坦化は、他の平坦化プロセスを用
いて達成されることもでき、本発明は、本明細書に開示
される平坦化プロセスに限定されない。たとえば、レジ
ストエッチバック平坦化プロセスを用いて、第１の誘電
体層１７を平坦化することができる。 【００５６】図８Ｊでは、第１の誘電体層１７が複合電
極１２の先端部Ｔから所定の距離未満に後退し、先端部
Ｔに隣接する露出部分Ｅが第１の誘電体層１７によって
覆われなくなるまで、第１の誘電体層１７がドライエッ
チングされる。プラズマエッチングプロセスを用いて第
１の誘電体層１７をドライエッチングすることができ、
そのプロセスの時間は、第１の誘電体層１７の十分な量
を除去し、露出部分Ｅが、図８Ｊに示されるように、第
１の誘電体層１７の外側に延在するように調整され得
る。先端部Ｔからの所定の距離は、用途に依存する。た
とえば、所定の距離は、先端部Ｔから第１の誘電体層１
７まで約２０ｎｍ（２００オングストローム）の距離に
することができる。代案として、第１の誘電体層１７内
にバイア（図示せず）がエッチングされ、先端部Ｔを露
出させることができる。 【００５７】図８Ｋでは、相変化媒体２９の層が、第１
の誘電体層１７と、複合電極１２の露出部分Ｅとの上に
堆積される。たとえば、ＣＶＤ、スパッタリングまたは
蒸着のようなプロセスを用いて、相変化媒体２９の層を
堆積することができる。相変化媒体２９の層のための一
般的な材料は、限定はしないが、たとえばＧｅ２Ｓｂ ２
Ｔｅ５のようなゲルマニウム−アンチモン−テルル材料
を含む。 【００５８】図８Ｌおよび図８Ｍでは、相変化媒体２９
の層がパターニングされ（３３）、その後エッチングさ
れて、複合電極１２上に配置され、露出部分Ｅと接触す
る相変化媒体の島状部１９が画定される。 【００５９】図８Ｎでは、第１の誘電体層１７と、相変
化媒体の島状部１９の上に第２の誘電体層２１が堆積さ
れる。第２の誘電体層２１は、限定はしないが、上記の
表２に記載される材料を含む材料とすることができる。 【００６０】図８Ｏおよび図８Ｐでは、第２の誘電体層
２１が、たとえばＣＭＰのようなプロセスを用いて平坦
化される。次に、第２の誘電体層２１はパターニングさ
れ（３７）、その後エッチングされて、相変化媒体の島
状部１９まで延びるバイア３９が形成される。プラズマ
エッチングのようなドライエッチングプロセスを用い
て、第２の誘電体層２１をエッチングすることが好まし
い。 【００６１】図８Ｑでは、第２の誘電体層２１とバイア
３９との上に導電性材料４３が堆積され、導電性材料４
３が相変化媒体の島状部１９と接触するようになる。Ｃ
ＶＤまたはスパッタリングのようなプロセスを用いて、
導電性材料４３を堆積することができる。 【００６２】図８Ｒでは、導電性材料４３がパターニン
グされ（図示せず）、その後エッチングされて、電極２
３が画定される。電極２３は、図８Ｒに示されるよう
に、相変化媒体１９および第２の誘電体層２１と接触す
るか、または図７に関して先に述べたように、電極２３
は相変化媒体１９と接触してもよい。図９に関して先に
述べたように、電極２３はパターニングされ、その後エ
ッチングされて、アレイ５０の行または列内の電極２３
の全てを電気的に接続する行導体または列導体を画定す
ることができる（電極２３が列導体である図９を参照さ
れたい）。 【００６３】図８Ａに示されるように、マスク層３１を
堆積する前に、基板１１上に誘電体層１３ａを形成する
ことができる。誘電体層１３ａは基板上に堆積され得
る。たとえば、基板１１がシリコン（Ｓｉ）基板である
場合、誘電体層１３ａは、基板１１上に堆積された酸化
シリコン（ＳｉＯ２）の層とすることができる。 【００６４】対照的に、誘電体層１３ａは、基板１１を
酸化することにより基板１１上に成長され得る。たとえ
ば、基板１１がシリコン（Ｓｉ）基板である場合には、
酸化プロセスによって基板１１の表面上に酸化シリコン
（ＳｉＯ２）の層を成長させ、誘電体層１３ａを形成す
ることができる。 【００６５】電極２３または複合電極１２の導電性材料
１５との電気的な接続は、電極２３または複合電極１２
の導電性材料１５まで延びるバイア（図示せず）をパタ
ーニングし、エッチングして、その後、バイアを満た
し、電極２３または導電性材料１５と接触する導電性層
を堆積することを含む超小型電子回路処理技術において
よく理解されている相互接続構造を用いて達成され得
る。 【００６６】本発明のいくつかの実施形態が開示および
図示されてきたが、本発明は、そのように説明および図
示された特定の形態または部品の構成に限定されない。
本発明は特許請求の範囲によってのみ制限される。 【００６７】以下においては、本発明の種々の構成要件
の組み合わせからなる例示的な実施形態を示す。 １．相変化媒体メモリデバイス（10）のための、熱損失
が小さく接触面積が小さい電極構造であって、基板（1
1）と、前記基板（11）に接続され、頂点（Ｖ）におい
て終端する先細りの形状を有する誘電体マンドレル（1
3）と、形状が一致するように前記マンドレル（13）を
覆い、先端部（Ｔ）において終端する導電性材料（15）
とを含む複合電極（12）と、前記先端部（Ｔ）に隣接す
る前記複合電極（12）の露出部分（Ｅ）を除く全てを覆
う第１の誘電体層（17）と、前記第１の誘電体層（17）
および前記露出部分（Ｅ）に接続される相変化媒体（1
9）と、前記第１の誘電体層（17）および前記相変化媒
体（19）に接続される第２の誘電体層（21）と、前記相
変化媒体（19）と接触する電極（23）とからなる、熱損
失が小さく接触面積が小さい電極構造。 ２．前記電極（23）が、前記相変化媒体（19）および前
記第２の誘電体層（21）に接続される、上記１に記載の
熱損失が小さく接触面積が小さい電極構造。 ３．前記複合電極（12）が、ピラミッドと、ピラミッド
の切頭体と、円錐と、円錐の切頭体とからなるグループ
から選択された形状を有する、上記１に記載の熱損失が
小さく接触面積が小さい電極構造。 ４．前記複合電極（12）および前記電極（23）が、それ
ぞれ行導体および列導体と、それぞれ列導体および行導
体とからなるグループから選択された導体である、上記
１に記載の熱損失が小さく接触面積が小さい電極構造。 ５．前記誘電体マンドレル（13）が、前記基板に接続さ
れる誘電体層（13a）からなる、上記１に記載の熱損失
が小さく接触面積が小さい電極構造。 ６．前記誘電体層（13a）が、ガラスと、その上に堆積
された酸化シリコンの層を含むシリコン基板と、酸化さ
れた表面を有するシリコン基板とからなるグループから
選択された材料である、上記５に記載の熱損失が小さく
接触面積が小さい電極構造。 ７．前記第１の誘電体層（17）が、酸化シリコンと、テ
トラエチルオルソシリケートと、ボロシリケートガラス
と、リン酸シリケートガラスと、ボロンリンガラスとか
らなるグループから選択された材料である、上記１に記
載の熱損失が小さく接触面積が小さい電極構造。 ８．前記第２の誘電体層（21）が、酸化シリコンおよび
窒化シリコンからなるグループから選択された材料であ
る、上記１に記載の熱損失が小さく接触面積が小さい電
極構造。 ９．前記導電性材料（15）が、金属、アルミニウム、タ
ングステン、モリブデン、チタンおよび銅からなるグル
ープから選択された材料である、上記１に記載の熱損失
が小さく接触面積が小さい電極構造。 １０．前記電極（23）が、金属、アルミニウム、タング
ステン、モリブデン、チタンおよび銅からなるグループ
から選択された導電性材料である、上記１に記載の熱損
失が小さく接触面積が小さい電極構造。 １１．相変化媒体メモリデバイス（10）のための、熱損
失が小さく接触面積が小さい電極構造を製作する方法で
あって、誘電体層（13a）上にマスク層を堆積するステ
ップと、前記マスク層をパターニングし、その後エッチ
ングして、マンドレルマスク（31）を画定するステップ
と、前記誘電体層（13a）をエッチングするための第１
のエッチングガスと前記マンドレルマスク（31）をエッ
チングするための第２のエッチングガスとからなるエッ
チングガスで、前記誘電体層（31a）および前記マンド
レルマスク（31）をドライエッチングするステップと、
前記マンドレルマスク（31）が完全に溶解され、頂点
（Ｖ）で終端する先細りの形状を有する誘電体マンドレ
ル（13）を前記誘電体層（13a）が含むまで前記ドライ
エッチングを継続するステップと、前記誘電体マンドレ
ル（13）上に、形状が一致するように導電性材料（15）
を堆積し、前記誘電体マンドレル（13）を補完し、且つ
先端部（Ｔ）において終端する形状を含む複合電極（1
2）を形成するステップと、第１の誘電体層（17）が前
記先端部（Ｔ）を含む前記複合電極（12）の全体を完全
に覆うまで、前記複合電極（12）上に前記第１の誘電体
層（17）を堆積するステップと、前記第１の誘電体層
（17）を平坦化するステップと、前記第１の誘電体層
（17）が前記複合電極（12）の前記先端部（Ｔ）から所
定の距離未満まで後退し、前記先端部（Ｔ）に隣接する
前記複合電極（12）の露出部分（Ｅ）が前記第１の誘電
体層（17）によって覆われないようになるまで、前記第
１の誘電体層（17）をドライエッチングするステップ
と、前記第１の誘電体層（17）および前記露出部分
（Ｅ）の上に相変化媒体（29）の層を堆積するステップ
と、前記相変化媒体（29）の層をパターニングし、その
後エッチングして、島状部（19）を画定するステップ
と、前記第１の誘電体層（17）および前記島状部（19）
の上に第２の誘電体層（21）を堆積するステップと、前
記第２の誘電体層（21）を平坦化するステップと、前記
第２の誘電体層（21）をパターニングし、その後エッチ
ングして、前記島状部（19）まで延びるバイア（39）を
形成するステップと、前記第２の誘電体層（21）上およ
び前記バイア（39）内に導電性材料（43）を堆積し、前
記導電性材料（43）が前記島状部（19）と接触するよう
にするステップと、および前記導電性材料（43）をパタ
ーニングし、その後エッチングして、電極（23）を画定
するステップとからなる、方法。 １２．前記第１のエッチングガスが炭化フッ素を含み、
前記第２のエッチングガスが酸素を含む、上記１１に記
載の方法。 １３．前記誘電体層（13a）が、ガラスと、シリコン基
板上に堆積された酸化シリコンの層と、シリコン基板の
酸化された表面とからなるグループから選択された材料
である、上記１１に記載の方法。 １４．前記第１の誘電体材料（17）が、酸化シリコン
と、テトラエチルオルソシリケートと、ボロシリケート
ガラスと、リン酸シリケートガラスと、ボロンリンガラ
スとからなるグループから選択された材料である、上記
１１に記載の方法。 １５．前記第２の誘電体材料（21）が、酸化シリコンお
よび窒化シリコンからなるグループから選択された材料
である、上記１１に記載の方法。 １６．前記導電性材料（43）が、金属、アルミニウム、
タングステン、モリブデン、チタンおよび銅からなるグ
ループから選択された材料である、上記１１に記載の方
法。 １７．前記電極（23）が、金属、アルミニウム、タング
ステン、モリブデン、チタンおよび銅からなるグループ
から選択された導電性材料である、上記１１に記載の方
法。 １８．前記マスク層を堆積する前に、基板（11）上に前
記誘電体層（13a）を形成するステップをさらに含む、
上記１１に記載の方法。 １９．前記形成するステップが、前記基板（11）上に前
記誘電体層（13a）を堆積することを含む、上記１８に
記載の方法。 ２０．前記基板（11）がシリコンであり、前記誘電体層
（13a）が酸化シリコンである、上記１９に記載の方
法。 ２１．前記形成するステップが、前記基板（11）を酸化
することにより、前記基板（11）上に前記誘電体層（13
a）を成長させることを含む、上記１８に記載の方法。 ２２．前記基板（11）がシリコンであり、前記誘電体層
（13a）が酸化シリコンである、上記２１に記載の方
法。 ２３．前記第１の誘電体層（17）を平坦化するステップ
が、化学機械研磨プロセスおよびリフロープロセスから
なるグループから選択されたプロセスを含む、上記１１
に記載の方法。 【発明の効果】本発明によれば、相変化媒体からのジュ
ール熱の伝達を低減し、相変化媒体の状態を変更するた
めに必要とされる電流の量を低減する相変化媒体メモリ
デバイスのための導体構造を実現することができる。ま
た、本発明によれば、アレイ内の相変化メモリセルの中
の抵抗変動が低減され、さらに電極を介した熱の漏出が
低減され、導体と相変化媒体との間の接触の表面積も小
さくすることができる。
【図面の簡単な説明】
【図１】従来の相変化記憶セルの断面図である。
【図２】一対の電極によるジュール熱損失を示す従来の
相変化記憶セルの断面図である。 【図３】従来の相変化メモリデバイスの平面図である。 【図４】書込み動作中の従来の相変化記憶セルによる熱
損失の断面図である。 【図５Ａ】本発明による相変化媒体デバイスのための、
熱損失が小さく、接触面積が小さい電極構造の断面図で
ある。 【図５Ｂ】本発明による円錐形の複合電極の平面図であ
る。 【図５Ｃ】本発明によるピラミッド形の複合電極の平面
図である。 【図５Ｄ】本発明による相変化媒体デバイスに対する書
込み動作の断面図である。 【図５Ｅ】本発明による接触フットプリントを示す図５
Ｄの線ＡＡに沿って取られた平面図である。 【図５Ｆ】本発明による、相変化媒体から複合電極への
熱の伝達を示す断面図である。 【図５Ｇ】本発明による、複合電極の全表面積とその露
出部分の表面積との間の関係を示す平面図である。 【図６】本発明による相変化媒体デバイスのための、熱
損失が小さく、接触面積が小さい電極構造の断面図であ
る。 【図７】本発明による相変化媒体デバイスのための、熱
損失が小さく、接触面積が小さい電極構造の断面図であ
る。 【図８Ａ】本発明による相変化媒体デバイスのための、
熱損失が小さく、接触面積が小さい電極構造を形成する
方法を示す図である。 【図８Ｂ】本発明による相変化媒体デバイスのための、
熱損失が小さく、接触面積が小さい電極構造を形成する
方法を示す図である。 【図８Ｃ】本発明による相変化媒体デバイスのための、
熱損失が小さく、接触面積が小さい電極構造を形成する
方法を示す図である。 【図８Ｄ】本発明による相変化媒体デバイスのための、
熱損失が小さく、接触面積が小さい電極構造を形成する
方法を示す図である。 【図８Ｅ】本発明による相変化媒体デバイスのための、
熱損失が小さく、接触面積が小さい電極構造を形成する
方法を示す図である。 【図８Ｆ】本発明による相変化媒体デバイスのための、
熱損失が小さく、接触面積が小さい電極構造を形成する
方法を示す図である。 【図８Ｇ】本発明による相変化媒体デバイスのための、
熱損失が小さく、接触面積が小さい電極構造を形成する
方法を示す図である。 【図８Ｈ】本発明による相変化媒体デバイスのための、
熱損失が小さく、接触面積が小さい電極構造を形成する
方法を示す図である。 【図８Ｉ】本発明による相変化媒体デバイスのための、
熱損失が小さく、接触面積が小さい電極構造を形成する
方法を示す図である。 【図８Ｊ】本発明による相変化媒体デバイスのための、
熱損失が小さく、接触面積が小さい電極構造を形成する
方法を示す図である。 【図８Ｋ】本発明による相変化媒体デバイスのための、
熱損失が小さく、接触面積が小さい電極構造を形成する
方法を示す図である。 【図８Ｌ】本発明による相変化媒体デバイスのための、
熱損失が小さく、接触面積が小さい電極構造を形成する
方法を示す図である。 【図８Ｍ】本発明による相変化媒体デバイスのための、
熱損失が小さく、接触面積が小さい電極構造を形成する
方法を示す図である。 【図８Ｎ】本発明による相変化媒体デバイスのための、
熱損失が小さく、接触面積が小さい電極構造を形成する
方法を示す図である。 【図８Ｏ】本発明による相変化媒体デバイスのための、
熱損失が小さく、接触面積が小さい電極構造を形成する
方法を示す図である。 【図８Ｐ】本発明による相変化媒体デバイスのための、
熱損失が小さく、接触面積が小さい電極構造を形成する
方法を示す図である。 【図８Ｑ】本発明による相変化媒体デバイスのための、
熱損失が小さく、接触面積が小さい電極構造を形成する
方法を示す図である。 【図８Ｒ】本発明による相変化媒体デバイスのための、
熱損失が小さく、接触面積が小さい電極構造を形成する
方法を示す図である。 【図９】本発明による相変化媒体メモリの平面図であ
る。 【図１０Ａ】本発明による複合電極のための実現可能な
形状の輪郭図である。 【図１０Ｂ】本発明による複合電極のための実現可能な
形状の輪郭図である。 【図１１Ａ】本発明による複合電極のための実現可能な
形状の輪郭図である。 【図１１Ｂ】本発明による複合電極のための実現可能な
形状の輪郭図である。 【符号の説明】 10 相変化媒体メモリデバイス 11 基板 12 複合電極 13 誘電体マンドレル 15 導電性材料 13a、17、21 誘電体層 19、29 相変化媒体 23 電極 26 バイア
相変化記憶セルの断面図である。 【図３】従来の相変化メモリデバイスの平面図である。 【図４】書込み動作中の従来の相変化記憶セルによる熱
損失の断面図である。 【図５Ａ】本発明による相変化媒体デバイスのための、
熱損失が小さく、接触面積が小さい電極構造の断面図で
ある。 【図５Ｂ】本発明による円錐形の複合電極の平面図であ
る。 【図５Ｃ】本発明によるピラミッド形の複合電極の平面
図である。 【図５Ｄ】本発明による相変化媒体デバイスに対する書
込み動作の断面図である。 【図５Ｅ】本発明による接触フットプリントを示す図５
Ｄの線ＡＡに沿って取られた平面図である。 【図５Ｆ】本発明による、相変化媒体から複合電極への
熱の伝達を示す断面図である。 【図５Ｇ】本発明による、複合電極の全表面積とその露
出部分の表面積との間の関係を示す平面図である。 【図６】本発明による相変化媒体デバイスのための、熱
損失が小さく、接触面積が小さい電極構造の断面図であ
る。 【図７】本発明による相変化媒体デバイスのための、熱
損失が小さく、接触面積が小さい電極構造の断面図であ
る。 【図８Ａ】本発明による相変化媒体デバイスのための、
熱損失が小さく、接触面積が小さい電極構造を形成する
方法を示す図である。 【図８Ｂ】本発明による相変化媒体デバイスのための、
熱損失が小さく、接触面積が小さい電極構造を形成する
方法を示す図である。 【図８Ｃ】本発明による相変化媒体デバイスのための、
熱損失が小さく、接触面積が小さい電極構造を形成する
方法を示す図である。 【図８Ｄ】本発明による相変化媒体デバイスのための、
熱損失が小さく、接触面積が小さい電極構造を形成する
方法を示す図である。 【図８Ｅ】本発明による相変化媒体デバイスのための、
熱損失が小さく、接触面積が小さい電極構造を形成する
方法を示す図である。 【図８Ｆ】本発明による相変化媒体デバイスのための、
熱損失が小さく、接触面積が小さい電極構造を形成する
方法を示す図である。 【図８Ｇ】本発明による相変化媒体デバイスのための、
熱損失が小さく、接触面積が小さい電極構造を形成する
方法を示す図である。 【図８Ｈ】本発明による相変化媒体デバイスのための、
熱損失が小さく、接触面積が小さい電極構造を形成する
方法を示す図である。 【図８Ｉ】本発明による相変化媒体デバイスのための、
熱損失が小さく、接触面積が小さい電極構造を形成する
方法を示す図である。 【図８Ｊ】本発明による相変化媒体デバイスのための、
熱損失が小さく、接触面積が小さい電極構造を形成する
方法を示す図である。 【図８Ｋ】本発明による相変化媒体デバイスのための、
熱損失が小さく、接触面積が小さい電極構造を形成する
方法を示す図である。 【図８Ｌ】本発明による相変化媒体デバイスのための、
熱損失が小さく、接触面積が小さい電極構造を形成する
方法を示す図である。 【図８Ｍ】本発明による相変化媒体デバイスのための、
熱損失が小さく、接触面積が小さい電極構造を形成する
方法を示す図である。 【図８Ｎ】本発明による相変化媒体デバイスのための、
熱損失が小さく、接触面積が小さい電極構造を形成する
方法を示す図である。 【図８Ｏ】本発明による相変化媒体デバイスのための、
熱損失が小さく、接触面積が小さい電極構造を形成する
方法を示す図である。 【図８Ｐ】本発明による相変化媒体デバイスのための、
熱損失が小さく、接触面積が小さい電極構造を形成する
方法を示す図である。 【図８Ｑ】本発明による相変化媒体デバイスのための、
熱損失が小さく、接触面積が小さい電極構造を形成する
方法を示す図である。 【図８Ｒ】本発明による相変化媒体デバイスのための、
熱損失が小さく、接触面積が小さい電極構造を形成する
方法を示す図である。 【図９】本発明による相変化媒体メモリの平面図であ
る。 【図１０Ａ】本発明による複合電極のための実現可能な
形状の輪郭図である。 【図１０Ｂ】本発明による複合電極のための実現可能な
形状の輪郭図である。 【図１１Ａ】本発明による複合電極のための実現可能な
形状の輪郭図である。 【図１１Ｂ】本発明による複合電極のための実現可能な
形状の輪郭図である。 【符号の説明】 10 相変化媒体メモリデバイス 11 基板 12 複合電極 13 誘電体マンドレル 15 導電性材料 13a、17、21 誘電体層 19、29 相変化媒体 23 電極 26 バイア
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 デニス・エム・ラザロフ
アメリカ合衆国オレゴン州97330，コーバ
リス，ノースウエスト・ナイチンゲール・
プレイス・296
Ｆターム(参考） 5F083 FZ10 GA05 JA36 JA37 JA39
JA40 KA01 KA05 PR03 PR40
Claims (1)
- 【特許請求の範囲】 【請求項１】 相変化媒体メモリデバイス（10）のため
の、熱損失が小さく接触面積が小さい電極構造であっ
て、 基板（11）と、 前記基板（11）に接続され、頂点（Ｖ）において終端す
る先細りの形状を有する誘電体マンドレル（13）と、形
状が一致するように前記マンドレル（13）を覆い、先端
部（Ｔ）において終端する導電性材料（15）とを含む複
合電極（12）と、 前記先端部（Ｔ）に隣接する前記複合電極（12）の露出
部分（Ｅ）を除く全てを覆う第１の誘電体層（17）と、 前記第１の誘電体層（17）および前記露出部分（Ｅ）に
接続される相変化媒体（19）と、 前記第１の誘電体層（17）および前記相変化媒体（19）
に接続される第２の誘電体層（21）と、 前記相変化媒体（19）と接触する電極（23）とからな
る、熱損失が小さく接触面積が小さい電極構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/116507 | 2002-04-04 | ||
| US10/116,507 US6670628B2 (en) | 2002-04-04 | 2002-04-04 | Low heat loss and small contact area composite electrode for a phase change media memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003332529A true JP2003332529A (ja) | 2003-11-21 |
| JP2003332529A5 JP2003332529A5 (ja) | 2005-04-28 |
Family
ID=28673997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003097798A Withdrawn JP2003332529A (ja) | 2002-04-04 | 2003-04-01 | 相変化媒体メモリデバイスのための、熱損失が小さく接触面積が小さい複合電極 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6670628B2 (ja) |
| EP (1) | EP1355365A3 (ja) |
| JP (1) | JP2003332529A (ja) |
| CN (1) | CN100380700C (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006165560A (ja) * | 2004-12-06 | 2006-06-22 | Samsung Electronics Co Ltd | 相変化記憶セル及びその製造方法 |
| JP2006203178A (ja) * | 2005-01-19 | 2006-08-03 | Sharp Corp | 不揮発性メモリ抵抗体セル及びその製造方法 |
| JP2007073779A (ja) * | 2005-09-07 | 2007-03-22 | Elpida Memory Inc | 不揮発性メモリ素子及びその製造方法 |
| KR100713809B1 (ko) | 2006-02-21 | 2007-05-02 | 삼성전자주식회사 | 상변화 기억 소자 및 그 형성 방법 |
| JP2008103727A (ja) * | 2006-10-18 | 2008-05-01 | Samsung Electronics Co Ltd | 下部電極コンタクト層と相変化層とが広い接触面積を持つ相変化メモリ素子及びその製造方法 |
| US7368802B2 (en) | 2005-11-26 | 2008-05-06 | Elpida Memory, Inc. | Phase-change memory device and method of manufacturing same |
| JP2009505424A (ja) * | 2005-08-15 | 2009-02-05 | マイクロン テクノロジー， インク． | 再生可能可変抵抗絶縁メモリ装置およびその形成方法 |
| US7498601B2 (en) | 2005-11-26 | 2009-03-03 | Elpida Memory, Inc. | Phase-change memory device and method of manufacturing same |
| JP2009212202A (ja) * | 2008-03-03 | 2009-09-17 | Elpida Memory Inc | 相変化メモリ装置およびその製造方法 |
| JP2009218259A (ja) * | 2008-03-07 | 2009-09-24 | Toshiba Corp | 不揮発性記憶装置及びその製造方法 |
| JP2009246309A (ja) * | 2008-03-31 | 2009-10-22 | Toshiba Corp | 不揮発性記憶装置及びその製造方法 |
| KR100956773B1 (ko) | 2007-12-26 | 2010-05-12 | 주식회사 하이닉스반도체 | 상변화 메모리 소자 및 그 제조 방법 |
| US7728321B2 (en) | 2005-09-12 | 2010-06-01 | Elipida Memory Inc. | Phase change memory device and method of manufacturing the device |
| US7755075B2 (en) | 2006-02-25 | 2010-07-13 | Elpida Memory, Inc. | Phase-change memory device with minimized reduction in thermal efficiency and method of manufacturing the same |
| US7777214B2 (en) | 2008-01-25 | 2010-08-17 | Samsung Electronics Co., Ltd. | Phase change memory device with a novel electrode |
| JP2014120606A (ja) * | 2012-12-17 | 2014-06-30 | Hitachi Ltd | 不揮発性記憶装置 |
Families Citing this family (119)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020138301A1 (en) * | 2001-03-22 | 2002-09-26 | Thanos Karras | Integration of a portal into an application service provider data archive and/or web based viewer |
| US7035987B2 (en) * | 2002-07-02 | 2006-04-25 | Intel Corporation | Managing storage in processor-based systems |
| TWI233204B (en) * | 2002-07-26 | 2005-05-21 | Infineon Technologies Ag | Nonvolatile memory element and associated production methods and memory element arrangements |
| US7233517B2 (en) * | 2002-10-15 | 2007-06-19 | Nanochip, Inc. | Atomic probes and media for high density data storage |
| US6982898B2 (en) | 2002-10-15 | 2006-01-03 | Nanochip, Inc. | Molecular memory integrated circuit utilizing non-vibrating cantilevers |
| US7425735B2 (en) * | 2003-02-24 | 2008-09-16 | Samsung Electronics Co., Ltd. | Multi-layer phase-changeable memory devices |
| US7115927B2 (en) | 2003-02-24 | 2006-10-03 | Samsung Electronics Co., Ltd. | Phase changeable memory devices |
| US7211819B2 (en) * | 2003-08-04 | 2007-05-01 | Intel Corporation | Damascene phase change memory |
| KR100568109B1 (ko) * | 2003-11-24 | 2006-04-05 | 삼성전자주식회사 | 상변화 기억 소자 및 그 형성 방법 |
| DE10356285A1 (de) | 2003-11-28 | 2005-06-30 | Infineon Technologies Ag | Integrierter Halbleiterspeicher und Verfahren zum Herstellen eines integrierten Halbleiterspeichers |
| US7943919B2 (en) * | 2003-12-10 | 2011-05-17 | International Business Machines Corporation | Integrated circuit with upstanding stylus |
| CN100508235C (zh) * | 2004-01-09 | 2009-07-01 | 中国科学院上海微系统与信息技术研究所 | 相变存储器单元器件的制备方法 |
| DE102004007633B4 (de) * | 2004-02-17 | 2010-10-14 | Qimonda Ag | Speicherzelle, Halbleiter-Speicherbauelement und Verfahren zur Herstellung einer Speicherzelle |
| DE102004019862A1 (de) * | 2004-04-23 | 2005-11-17 | Infineon Technologies Ag | Sublithographische Kontaktstruktur in einem Halbleiterbauelement |
| US7791141B2 (en) * | 2004-07-09 | 2010-09-07 | International Business Machines Corporation | Field-enhanced programmable resistance memory cell |
| US7023008B1 (en) * | 2004-09-30 | 2006-04-04 | Infineon Technologies Ag | Resistive memory element |
| US7338857B2 (en) * | 2004-10-14 | 2008-03-04 | Ovonyx, Inc. | Increasing adherence of dielectrics to phase change materials |
| US7365355B2 (en) * | 2004-11-08 | 2008-04-29 | Ovonyx, Inc. | Programmable matrix array with phase-change material |
| US20060108667A1 (en) * | 2004-11-22 | 2006-05-25 | Macronix International Co., Ltd. | Method for manufacturing a small pin on integrated circuits or other devices |
| US7374174B2 (en) * | 2004-12-22 | 2008-05-20 | Micron Technology, Inc. | Small electrode for resistance variable devices |
| JP4428228B2 (ja) * | 2004-12-24 | 2010-03-10 | エルピーダメモリ株式会社 | 半導体装置 |
| TWI261915B (en) * | 2005-01-07 | 2006-09-11 | Ind Tech Res Inst | Phase change memory and fabricating method thereof |
| DE102005014645B4 (de) * | 2005-03-31 | 2007-07-26 | Infineon Technologies Ag | Anschlusselektrode für Phasen-Wechsel-Material, zugehöriges Phasen-Wechsel-Speicherelement sowie zugehöriges Herstellungsverfahren |
| JP2006324501A (ja) * | 2005-05-19 | 2006-11-30 | Toshiba Corp | 相変化メモリおよびその製造方法 |
| US7321130B2 (en) * | 2005-06-17 | 2008-01-22 | Macronix International Co., Ltd. | Thin film fuse phase change RAM and manufacturing method |
| US7514288B2 (en) * | 2005-06-17 | 2009-04-07 | Macronix International Co., Ltd. | Manufacturing methods for thin film fuse phase change ram |
| US7238994B2 (en) | 2005-06-17 | 2007-07-03 | Macronix International Co., Ltd. | Thin film plate phase change ram circuit and manufacturing method |
| US20070041237A1 (en) * | 2005-07-08 | 2007-02-22 | Nanochip, Inc. | Media for writing highly resolved domains |
| US7504652B2 (en) * | 2005-07-13 | 2009-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Phase change random access memory |
| TWI273703B (en) * | 2005-08-19 | 2007-02-11 | Ind Tech Res Inst | A manufacture method and structure for improving the characteristics of phase change memory |
| US7381982B2 (en) * | 2005-08-26 | 2008-06-03 | Macronix International Co., Ltd. | Method for fabricating chalcogenide-applied memory |
| KR100637235B1 (ko) * | 2005-08-26 | 2006-10-20 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
| US7414258B2 (en) | 2005-11-16 | 2008-08-19 | Macronix International Co., Ltd. | Spacer electrode small pin phase change memory RAM and manufacturing method |
| US7459717B2 (en) | 2005-11-28 | 2008-12-02 | Macronix International Co., Ltd. | Phase change memory cell and manufacturing method |
| TWI264087B (en) * | 2005-12-21 | 2006-10-11 | Ind Tech Res Inst | Phase change memory cell and fabricating method thereof |
| US8062833B2 (en) | 2005-12-30 | 2011-11-22 | Macronix International Co., Ltd. | Chalcogenide layer etching method |
| US7560337B2 (en) | 2006-01-09 | 2009-07-14 | Macronix International Co., Ltd. | Programmable resistive RAM and manufacturing method |
| WO2007091326A1 (ja) * | 2006-02-09 | 2007-08-16 | Hitachi, Ltd. | 半導体装置およびその製造方法 |
| US20070232015A1 (en) * | 2006-04-04 | 2007-10-04 | Jun Liu | Contact for memory cell |
| US7554144B2 (en) * | 2006-04-17 | 2009-06-30 | Macronix International Co., Ltd. | Memory device and manufacturing method |
| KR100782482B1 (ko) * | 2006-05-19 | 2007-12-05 | 삼성전자주식회사 | ＧｅＢｉＴｅ막을 상변화 물질막으로 채택하는 상변화 기억 셀, 이를 구비하는 상변화 기억소자, 이를 구비하는 전자 장치 및 그 제조방법 |
| US7423300B2 (en) * | 2006-05-24 | 2008-09-09 | Macronix International Co., Ltd. | Single-mask phase change memory element |
| EP1865249B1 (en) * | 2006-06-07 | 2014-02-26 | 2Oc | A gas pressure reducer, and an energy generation and management system including a gas pressure reducer |
| TW200802840A (en) * | 2006-06-15 | 2008-01-01 | Ind Tech Res Inst | Phase-change memory cell structures and methods for fabricating the same |
| US7696506B2 (en) * | 2006-06-27 | 2010-04-13 | Macronix International Co., Ltd. | Memory cell with memory material insulation and manufacturing method |
| TW200810092A (en) * | 2006-08-15 | 2008-02-16 | Ind Tech Res Inst | Phase-change memory and fabrication method thereof |
| US7442603B2 (en) * | 2006-08-16 | 2008-10-28 | Macronix International Co., Ltd. | Self-aligned structure and method for confining a melting point in a resistor random access memory |
| US8003972B2 (en) * | 2006-08-30 | 2011-08-23 | Micron Technology, Inc. | Bottom electrode geometry for phase change memory |
| US7772581B2 (en) * | 2006-09-11 | 2010-08-10 | Macronix International Co., Ltd. | Memory device having wide area phase change element and small electrode contact area |
| US7795607B2 (en) * | 2006-09-29 | 2010-09-14 | Intel Corporation | Current focusing memory architecture for use in electrical probe-based memory storage |
| US8766224B2 (en) * | 2006-10-03 | 2014-07-01 | Hewlett-Packard Development Company, L.P. | Electrically actuated switch |
| US20080090324A1 (en) * | 2006-10-12 | 2008-04-17 | Lee Jong-Won S | Forming sublithographic heaters for phase change memories |
| US7863655B2 (en) | 2006-10-24 | 2011-01-04 | Macronix International Co., Ltd. | Phase change memory cells with dual access devices |
| US7476587B2 (en) | 2006-12-06 | 2009-01-13 | Macronix International Co., Ltd. | Method for making a self-converged memory material element for memory cell |
| CN101207178B (zh) * | 2006-12-22 | 2010-12-01 | 南亚科技股份有限公司 | 相变存储元件及其制造方法 |
| US8138028B2 (en) * | 2007-02-12 | 2012-03-20 | Macronix International Co., Ltd | Method for manufacturing a phase change memory device with pillar bottom electrode |
| US7884343B2 (en) * | 2007-02-14 | 2011-02-08 | Macronix International Co., Ltd. | Phase change memory cell with filled sidewall memory element and method for fabricating the same |
| US7786461B2 (en) * | 2007-04-03 | 2010-08-31 | Macronix International Co., Ltd. | Memory structure with reduced-size memory element between memory material portions |
| US7859036B2 (en) * | 2007-04-05 | 2010-12-28 | Micron Technology, Inc. | Memory devices having electrodes comprising nanowires, systems including same and methods of forming same |
| US7745231B2 (en) * | 2007-04-17 | 2010-06-29 | Micron Technology, Inc. | Resistive memory cell fabrication methods and devices |
| US7679163B2 (en) * | 2007-05-14 | 2010-03-16 | Industrial Technology Research Institute | Phase-change memory element |
| US7906368B2 (en) * | 2007-06-29 | 2011-03-15 | International Business Machines Corporation | Phase change memory with tapered heater |
| DE102008032067A1 (de) * | 2007-07-12 | 2009-01-15 | Samsung Electronics Co., Ltd., Suwon | Verfahren zum Bilden von Phasenänderungsspeichern mit unteren Elektroden |
| US7884342B2 (en) * | 2007-07-31 | 2011-02-08 | Macronix International Co., Ltd. | Phase change memory bridge cell |
| US7729161B2 (en) * | 2007-08-02 | 2010-06-01 | Macronix International Co., Ltd. | Phase change memory with dual word lines and source lines and method of operating same |
| US9018615B2 (en) * | 2007-08-03 | 2015-04-28 | Macronix International Co., Ltd. | Resistor random access memory structure having a defined small area of electrical contact |
| US8178386B2 (en) * | 2007-09-14 | 2012-05-15 | Macronix International Co., Ltd. | Phase change memory cell array with self-converged bottom electrode and method for manufacturing |
| US7642125B2 (en) * | 2007-09-14 | 2010-01-05 | Macronix International Co., Ltd. | Phase change memory cell in via array with self-aligned, self-converged bottom electrode and method for manufacturing |
| US7646631B2 (en) * | 2007-12-07 | 2010-01-12 | Macronix International Co., Ltd. | Phase change memory cell having interface structures with essentially equal thermal impedances and manufacturing methods |
| US7639527B2 (en) | 2008-01-07 | 2009-12-29 | Macronix International Co., Ltd. | Phase change memory dynamic resistance test and manufacturing methods |
| US7879643B2 (en) * | 2008-01-18 | 2011-02-01 | Macronix International Co., Ltd. | Memory cell with memory element contacting an inverted T-shaped bottom electrode |
| US7879645B2 (en) | 2008-01-28 | 2011-02-01 | Macronix International Co., Ltd. | Fill-in etching free pore device |
| CN101504948B (zh) * | 2008-02-05 | 2011-04-06 | 财团法人工业技术研究院 | 中空尖笔状结构与包含其的装置及其制造方法 |
| US20090230375A1 (en) * | 2008-03-17 | 2009-09-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Phase Change Memory Device |
| US7888668B2 (en) * | 2008-07-17 | 2011-02-15 | United Microelectronics Corp. | Phase change memory |
| US7754522B2 (en) * | 2008-08-06 | 2010-07-13 | Micron Technology, Inc. | Phase change memory structures and methods |
| CN101640251B (zh) * | 2008-09-27 | 2012-06-13 | 中国科学院上海微系统与信息技术研究所 | 相变存储器存储单元底电极结构的改进及制作实施方法 |
| IT1392578B1 (it) * | 2008-12-30 | 2012-03-09 | St Microelectronics Rousset | Metodo di programmazione multilivello di celle di memoria a cambiamento di fase utilizzante impulsi di reset adattativi |
| WO2010082922A1 (en) * | 2009-01-13 | 2010-07-22 | Hewlett-Packard Development Company, L.P. | Memristor having a triangular shaped electrode |
| US8193522B2 (en) * | 2009-04-09 | 2012-06-05 | Qualcomm Incorporated | Diamond type quad-resistor cells of PRAM |
| CN101958337B (zh) * | 2009-07-16 | 2012-06-20 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其制造方法 |
| US8207593B2 (en) * | 2009-07-28 | 2012-06-26 | Hewlett-Packard Development Company, L.P. | Memristor having a nanostructure in the switching material |
| US8283649B2 (en) * | 2009-07-28 | 2012-10-09 | Hewlett-Packard Development Company, L.P. | Memristor with a non-planar substrate |
| US8283650B2 (en) | 2009-08-28 | 2012-10-09 | International Business Machines Corporation | Flat lower bottom electrode for phase change memory cell |
| US8012790B2 (en) * | 2009-08-28 | 2011-09-06 | International Business Machines Corporation | Chemical mechanical polishing stop layer for fully amorphous phase change memory pore cell |
| US8283202B2 (en) * | 2009-08-28 | 2012-10-09 | International Business Machines Corporation | Single mask adder phase change memory element |
| US7927911B2 (en) * | 2009-08-28 | 2011-04-19 | International Business Machines Corporation | Wafer bonded access device for multi-layer phase change memory using lock-and-key alignment |
| US8203134B2 (en) * | 2009-09-21 | 2012-06-19 | Micron Technology, Inc. | Memory devices with enhanced isolation of memory cells, systems including same and methods of forming same |
| US8129268B2 (en) | 2009-11-16 | 2012-03-06 | International Business Machines Corporation | Self-aligned lower bottom electrode |
| US8233317B2 (en) * | 2009-11-16 | 2012-07-31 | International Business Machines Corporation | Phase change memory device suitable for high temperature operation |
| US7943420B1 (en) * | 2009-11-25 | 2011-05-17 | International Business Machines Corporation | Single mask adder phase change memory element |
| CN102130145B (zh) * | 2010-01-12 | 2013-07-17 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其制造方法 |
| US8361338B2 (en) * | 2010-02-11 | 2013-01-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hard mask removal method |
| US8288750B2 (en) * | 2010-04-29 | 2012-10-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Phase change memory device with air gap |
| US8729521B2 (en) | 2010-05-12 | 2014-05-20 | Macronix International Co., Ltd. | Self aligned fin-type programmable memory cell |
| US8395935B2 (en) | 2010-10-06 | 2013-03-12 | Macronix International Co., Ltd. | Cross-point self-aligned reduced cell size phase change memory |
| CN102157688B (zh) * | 2011-03-23 | 2012-07-18 | 北京大学 | 一种阻变存储器及其制备方法 |
| US8598562B2 (en) * | 2011-07-01 | 2013-12-03 | Micron Technology, Inc. | Memory cell structures |
| CN103094471A (zh) * | 2011-10-28 | 2013-05-08 | 中国科学院物理研究所 | 一种缩小存储节点的非易失性存储装置及其制造方法 |
| US20130248803A1 (en) * | 2012-03-22 | 2013-09-26 | Kabushiki Kaisha Toshiba | Molecular memory and method of manufacturing the same |
| US8963116B2 (en) * | 2012-10-30 | 2015-02-24 | Globalfoundries Singapore Pte. Ltd. | Wrap around phase change memory |
| US9444040B2 (en) | 2013-03-13 | 2016-09-13 | Microchip Technology Incorporated | Sidewall type memory cell |
| US9362496B2 (en) | 2013-03-13 | 2016-06-07 | Microchip Technology Incorporated | Resistive memory cell with trench-shaped bottom electrode |
| KR102098017B1 (ko) * | 2013-12-26 | 2020-04-13 | 에스케이하이닉스 주식회사 | 저항 변화 메모리 소자 및 제조 방법 |
| CN104779346B (zh) * | 2014-01-15 | 2017-04-12 | 清华大学 | 相变存储单元的制备方法 |
| US9412942B2 (en) | 2014-02-19 | 2016-08-09 | Microchip Technology Incorporated | Resistive memory cell with bottom electrode having a sloped side wall |
| US9385313B2 (en) | 2014-02-19 | 2016-07-05 | Microchip Technology Incorporated | Resistive memory cell having a reduced conductive path area |
| US10003021B2 (en) | 2014-02-19 | 2018-06-19 | Microchip Technology Incorporated | Resistive memory cell with sloped bottom electrode |
| US9318702B2 (en) | 2014-02-19 | 2016-04-19 | Microchip Technology Incorporated | Resistive memory cell having a reduced conductive path area |
| US9865813B2 (en) | 2014-02-19 | 2018-01-09 | Microchip Technology Incorporated | Method for forming resistive memory cell having a spacer region under an electrolyte region and a top electrode |
| US9269606B2 (en) | 2014-02-19 | 2016-02-23 | Microchip Technology Incorporated | Spacer enabled active isolation for an integrated circuit device |
| CN105390612A (zh) * | 2015-12-03 | 2016-03-09 | 中国科学院半导体研究所 | 基于锥形衬底的相变存储器的制备方法 |
| US20180190436A1 (en) * | 2016-12-29 | 2018-07-05 | The Charles Stark Draper Laboratory, Inc. | Tunable electronic nanocomposites with phase change materials and controlled disorder |
| CN108963070B (zh) * | 2017-05-18 | 2021-12-31 | 中国科学院微电子研究所 | 一种阻变存储器及其制作方法 |
| TWI708410B (zh) * | 2019-07-08 | 2020-10-21 | 華邦電子股份有限公司 | 可變電阻式記憶體及其製造方法 |
| US11038106B1 (en) * | 2019-11-22 | 2021-06-15 | International Business Machines Corporation | Phase change memory cell with a metal layer |
| CN111384239A (zh) * | 2020-03-06 | 2020-07-07 | 厦门半导体工业技术研发有限公司 | 阻变式存储器以及阻变式存储器的制造方法 |
| US11910731B2 (en) * | 2021-02-10 | 2024-02-20 | International Business Machines Corporation | Embedded heater in a phase change memory material |
| CN113285019B (zh) * | 2021-04-15 | 2023-05-02 | 中国科学院上海硅酸盐研究所 | 一种基于相变材料的显示存储器 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1465450B1 (de) * | 1964-12-22 | 1970-07-23 | As Danfoss | Elektronisches Festk¦rperbauelement zum Schalten |
| US5166758A (en) | 1991-01-18 | 1992-11-24 | Energy Conversion Devices, Inc. | Electrically erasable phase change memory |
| US5687112A (en) * | 1996-04-19 | 1997-11-11 | Energy Conversion Devices, Inc. | Multibit single cell memory element having tapered contact |
| US6147395A (en) * | 1996-10-02 | 2000-11-14 | Micron Technology, Inc. | Method for fabricating a small area of contact between electrodes |
| US6087674A (en) * | 1996-10-28 | 2000-07-11 | Energy Conversion Devices, Inc. | Memory element with memory material comprising phase-change material and dielectric material |
| US6015977A (en) * | 1997-01-28 | 2000-01-18 | Micron Technology, Inc. | Integrated circuit memory cell having a small active area and method of forming same |
| US5933365A (en) | 1997-06-19 | 1999-08-03 | Energy Conversion Devices, Inc. | Memory element with energy control mechanism |
| US5912839A (en) | 1998-06-23 | 1999-06-15 | Energy Conversion Devices, Inc. | Universal memory element and method of programming same |
| US6165864A (en) * | 1998-07-28 | 2000-12-26 | Siemens Aktiengesellschaft | Tapered electrode for stacked capacitors |
| JP2002083555A (ja) * | 2000-07-17 | 2002-03-22 | Hewlett Packard Co <Hp> | セルフアライメント型電子源デバイス |
| US6800563B2 (en) * | 2001-10-11 | 2004-10-05 | Ovonyx, Inc. | Forming tapered lower electrode phase-change memories |
-
2002
- 2002-04-04 US US10/116,507 patent/US6670628B2/en not_active Expired - Fee Related
-
2003
- 2003-04-01 JP JP2003097798A patent/JP2003332529A/ja not_active Withdrawn
- 2003-04-03 EP EP03252117A patent/EP1355365A3/en not_active Withdrawn
- 2003-04-04 CN CNB031102026A patent/CN100380700C/zh not_active Expired - Fee Related
- 2003-08-08 US US10/637,941 patent/US6746892B2/en not_active Expired - Fee Related
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006165560A (ja) * | 2004-12-06 | 2006-06-22 | Samsung Electronics Co Ltd | 相変化記憶セル及びその製造方法 |
| JP2006203178A (ja) * | 2005-01-19 | 2006-08-03 | Sharp Corp | 不揮発性メモリ抵抗体セル及びその製造方法 |
| JP2013048251A (ja) * | 2005-08-15 | 2013-03-07 | Micron Technology Inc | 可変抵抗絶縁層を用いたメモリ素子及びそれを有するプロセッサシステム |
| JP2009505424A (ja) * | 2005-08-15 | 2009-02-05 | マイクロン テクノロジー， インク． | 再生可能可変抵抗絶縁メモリ装置およびその形成方法 |
| US8476613B2 (en) | 2005-08-15 | 2013-07-02 | Micron Technology, Inc. | Reproducible resistance variable insulating memory devices and methods for forming same |
| JP2007073779A (ja) * | 2005-09-07 | 2007-03-22 | Elpida Memory Inc | 不揮発性メモリ素子及びその製造方法 |
| US7728321B2 (en) | 2005-09-12 | 2010-06-01 | Elipida Memory Inc. | Phase change memory device and method of manufacturing the device |
| US7368802B2 (en) | 2005-11-26 | 2008-05-06 | Elpida Memory, Inc. | Phase-change memory device and method of manufacturing same |
| US7498601B2 (en) | 2005-11-26 | 2009-03-03 | Elpida Memory, Inc. | Phase-change memory device and method of manufacturing same |
| KR100713809B1 (ko) | 2006-02-21 | 2007-05-02 | 삼성전자주식회사 | 상변화 기억 소자 및 그 형성 방법 |
| US7667221B2 (en) | 2006-02-21 | 2010-02-23 | Samsung Electronics Co., Ltd. | Phase change memory devices and methods for fabricating the same |
| US7755075B2 (en) | 2006-02-25 | 2010-07-13 | Elpida Memory, Inc. | Phase-change memory device with minimized reduction in thermal efficiency and method of manufacturing the same |
| JP2008103727A (ja) * | 2006-10-18 | 2008-05-01 | Samsung Electronics Co Ltd | 下部電極コンタクト層と相変化層とが広い接触面積を持つ相変化メモリ素子及びその製造方法 |
| KR100956773B1 (ko) | 2007-12-26 | 2010-05-12 | 주식회사 하이닉스반도체 | 상변화 메모리 소자 및 그 제조 방법 |
| US7777214B2 (en) | 2008-01-25 | 2010-08-17 | Samsung Electronics Co., Ltd. | Phase change memory device with a novel electrode |
| US7915602B2 (en) | 2008-03-03 | 2011-03-29 | Elpida Memory, Inc. | Phase change memory device and fabrication method thereof |
| JP2009212202A (ja) * | 2008-03-03 | 2009-09-17 | Elpida Memory Inc | 相変化メモリ装置およびその製造方法 |
| JP2009218259A (ja) * | 2008-03-07 | 2009-09-24 | Toshiba Corp | 不揮発性記憶装置及びその製造方法 |
| JP2009246309A (ja) * | 2008-03-31 | 2009-10-22 | Toshiba Corp | 不揮発性記憶装置及びその製造方法 |
| JP2014120606A (ja) * | 2012-12-17 | 2014-06-30 | Hitachi Ltd | 不揮発性記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1449062A (zh) | 2003-10-15 |
| US20030189200A1 (en) | 2003-10-09 |
| CN100380700C (zh) | 2008-04-09 |
| US6746892B2 (en) | 2004-06-08 |
| EP1355365A2 (en) | 2003-10-22 |
| EP1355365A3 (en) | 2005-04-20 |
| US6670628B2 (en) | 2003-12-30 |
| US20040077123A1 (en) | 2004-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003332529A (ja) | 相変化媒体メモリデバイスのための、熱損失が小さく接触面積が小さい複合電極 | |
| TWI311798B (en) | Spacer electrode small pin phase change ram and manufacturing method | |
| TW538514B (en) | Enhanced interface thermoelectric coolers using etched thermoelectric material tips | |
| TWI376801B (en) | Memory cell having a buried phase change region and method for fabricating the same | |
| CN105914219B (zh) | 用于制造超导集成电路的系统及方法 | |
| TWI354386B (ja) | ||
| EP1369925A2 (en) | A phase change material electronic memory structure | |
| KR100491978B1 (ko) | 저 전력 동작이 가능한 상변화 메모리 소자 및 그 제조 방법 | |
| JP2003224309A (ja) | 熱電冷却器およびその製造方法 | |
| US20080277642A1 (en) | Fabrication of Phase-Change Resistor Using a Backend Process | |
| CN101000944B (zh) | 相变化存储元件及其制造方法 | |
| TW200849477A (en) | Method for manufacturing a phase change memory device with pillar bottom electrode | |
| TW200849561A (en) | Resistive memory cell fabrication methods and devices | |
| TW200820425A (en) | Memory device having wide area phase change element and small electrode contact area | |
| TW200845363A (en) | Methods for reducing a contact area between heating electrode and phase-change material layer, phase-change memory devices and methods for fabricating the same | |
| US9136469B2 (en) | Phase change memories | |
| JP2006344976A (ja) | 相変化記憶素子及びその製造方法 | |
| TW201019467A (en) | Phase-change memory element and method for fabricating the same | |
| TWI357166B (en) | Memory cell with memory element contacting ring-sh | |
| JP2015002283A (ja) | 半導体装置及びその製造方法 | |
| TW200908225A (en) | Resistor random access memory structure having a defined small area of electrical contact | |
| KR100568511B1 (ko) | 상전이막 패턴을 갖는 반도체 장치들 및 그 제조방법들 | |
| TW200834881A (en) | Phase-change memory | |
| TW200849580A (en) | An electronic device comprising a convertible structure | |
| CN101373814A (zh) | 相变化存储器及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040617 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040617 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071001 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071004 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080104 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090223 |