JP4428228B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4428228B2
JP4428228B2 JP2004373236A JP2004373236A JP4428228B2 JP 4428228 B2 JP4428228 B2 JP 4428228B2 JP 2004373236 A JP2004373236 A JP 2004373236A JP 2004373236 A JP2004373236 A JP 2004373236A JP 4428228 B2 JP4428228 B2 JP 4428228B2
Authority
JP
Japan
Prior art keywords
insulating film
phase change
film
contact
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004373236A
Other languages
English (en)
Other versions
JP2006179778A (ja
Inventor
剛 川越
勇 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2004373236A priority Critical patent/JP4428228B2/ja
Priority to US11/313,742 priority patent/US20060138473A1/en
Publication of JP2006179778A publication Critical patent/JP2006179778A/ja
Application granted granted Critical
Publication of JP4428228B2 publication Critical patent/JP4428228B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Description

本発明は、カルコゲナイド系の相変化材料をメモリ素子として用いた半導体装置と、その製造方法に関するものである。
携帯機器等の情報記憶手段として広く用いられている不揮発性メモリに関し、次世代の技術として相変化材料の構造変化を利用した相変化メモリが注目されている。この相変化メモリは、例えばＧｅ、Ｓｂ、Ｔｅ等のカルコゲナイド系の相変化材料を用いて半導体基板上にメモリ素子を形成し、このメモリ素子を加熱する構造を有する。このような構造により、相変化材料を高抵抗のアモルファス状態と低抵抗の結晶状態との間で自在に遷移させ、情報を書き換え可能に保持することができる（例えば、特許文献１、２参照）。
図１５（ａ）は、上記の相変化材料を用いたメモリ素子を半導体基板上に形成した相変化メモリの模式的な断面構造を示している。半導体基板２００には図示しないＭＯＳトランジスタが形成され、その上部に絶縁膜としてのシリコン酸化膜２０１を挟んでカルコゲナイド膜２０２が成膜されている。そして、カルコゲナイド膜２０２に対しビット情報毎にＭＯＳトランジスタと接続するための下部電極構造となるプラグ２０３がシリコン酸化膜２０１を貫いて形成されている。また、カルコゲナイド膜２０２の上部には、電流供給のための上部電極２０４が形成されている。このような構造により、カルコゲナイド膜２０２における所望のビット情報の読出しと書込みが可能な不揮発性の相変化メモリを構築することができる。
US6590807B2 US6567296B1
しかし、図１５（ａ）の断面構造において、一般にカルコゲナイド膜２０２とシリコン酸化膜２０１との接着性が悪いことが知られている。そのため、図１５（ｂ）に示すように、相変化メモリの製造工程においてカルコゲナイド膜２０２がシリコン酸化膜２０１との界面で剥離する恐れがある。このような剥離を防止するためにカルコゲナイド膜２０２とシリコン酸化膜２０１との間に、チタン等の接着層を挿入する方法も考えられる。しかし、この方法では接着層に含まれる元素がカルコゲナイド膜２０２に拡散し、これによりカルコゲナイド膜２０２の組成が変化して特性劣化を引き起こす。
また、図１５（ａ）の断面構造では、所望のビット情報の書込み動作時にプラグ２０３を介して流れる電流でカルコゲナイド膜２０２に構造変化を生じさせる際、距離ｄを隔てて隣接するプラグ２０３に接続されるビット情報の領域との間でディスターブが起こることが問題となる。すなわち、カルコゲナイド膜２０２において隣接するビット情報の距離が近い場合、一方の熱が他方に伝達する影響によって隣接ビット情報の内容を書き換え、乃至はデータを破壊する可能性がある。一方、ディスターブを抑制するため、カルコゲナイド膜２０２におけるビット情報の距離を大きくする配置は、チップ面積が増大してコスト上昇につながることが問題となる。
そこで、本発明はこれらの問題を解決するためになされたものであり、カルコゲナイド系の相変化材料を用いて半導体装置を構成する場合、製造工程においてカルコゲナイド膜が剥離することを有効に防止するとともに、隣接するビット情報の位置のカルコゲナイド膜の間でディスターブの影響を抑圧することによりデータを確実に保持し、かつ、相変化素子を高密度に配置してチップ面積を増大させることなく低コストで信頼性の高い半導体装置を提供することを目的とする。
上記課題を解決するために、本発明の半導体装置は、ＭＯＳトランジスタが形成された半導体基板を覆う第１絶縁膜と、この第１絶縁膜に選択的に設けられて前記ＭＯＳトランジスタの拡散層に接続されるコンタクトプラグと、前記第１絶縁膜および前記コンタクトプラグを覆う第２絶縁膜と、この第２絶縁膜に選択的に設けられて前記コンタクトプラグに接続されるヒータであって前記コンタクトプラグの上表面よりも小さい大きさを有するヒータと、前記ヒータの上表面よりも大きい大きさを有する相変化素子であって一部が前記ヒータの上表面に接し残部が前記第２絶縁膜の表面に接して設けられた相変化素子と、この相変化素子の側面および前記第２絶縁膜の表面の少なくとも一部と接して形成された第３絶縁膜と、前記相変化素子の上表面に接して形成された電極層とを備え、前記第３絶縁膜は前記第２絶縁膜と異なる材料であって前記相変化素子の前記第２絶縁膜からの剥離を抑制する材料でなることを特徴とする。
このように構成された本発明によれば、半導体基板上でカルコゲナイド膜と絶縁膜とは良好な接着性で接するとともに、カルコゲナイド膜がビット情報毎に分離されて絶縁膜に埋め込まれているので、各々のカルコゲナイド膜自体が小さくかつ絶縁膜と側面で接することになる。そのため、カルコゲナイド膜を剥がすような応力を受けにくい構造となり、カルコゲナイド膜の絶縁膜からの剥離を確実に防止することができる。また、相変化素子の書込み動作時に、電極構造を介して供給される電流により、ヒータが発熱してカルコゲナイド膜の温度が上昇した場合、各々のカルコゲナイド膜が分離されているため、隣接するビット情報の位置に対するディスターブを抑圧することができる。さらに、各々のカルコゲナイド膜の体積を小さく構成し、特性のばらつきを低減させるとともに発熱効率を高めることができる。
また、本発明の半導体装置は、前記第３絶縁膜がシリコン窒化膜でなることを特徴とする。
また、本発明の半導体装置は、前記第３絶縁膜が前記第２絶縁膜の表面上に延在形成されていることを特徴とする。
また、本発明の半導体装置は、前記第３絶縁膜を取り囲み前記第２絶縁膜の表面上に形成された第４絶縁膜を更に備え、前記第４絶縁膜は前記第３絶縁膜と異なる材料でなることを特徴とする。
また、本発明の半導体装置は、前記相変化素子が前記第３絶縁膜よりも薄く形成されていることを特徴とする。
上記課題を解決するために、本発明の半導体装置は、複数のＭＯＳトランジスタが形成された半導体基板を覆う第１絶縁膜と、この第１絶縁膜に選択的に設けられて前記複数のＭＯＳトランジスタの拡散層にそれぞれ接続される複数のコンタクトプラグと、前記第１絶縁膜および前記複数のコンタクトプラグを覆う第２絶縁膜と、この第２絶縁膜に選択的に設けられて前記複数のコンタクトプラグにそれぞれ接続される複数のヒータであって各々が対応する前記コンタクトプラグの上表面よりも小さい大きさを有する複数のヒータと、各々が対応する前記ヒータの上表面よりも大きい大きさを有する複数の相変化素子であって各々の一部が対応する前記ヒータの上表面に接し各々の残部が前記第２絶縁膜の表面に接して設けられた複数の相変化素子と、これら相変化素子のそれぞれの側面および前記第２絶縁膜の表面の少なくとも一部と接して形成された第３絶縁膜と、前記複数の相変化素子のそれぞれの上表面に接して形成された電極層とを備え、前記第３絶縁膜は前記第２絶縁膜と異なる材料であってシリコン窒化膜でなることを特徴とする。
また、本発明の半導体装置は、前記第３絶縁膜は前記複数の相変化素子の間を埋めることにより前記複数の相変化素子のそれぞれの側面に接していることを特徴とする。
また、本発明の半導体装置は、前記複数の相変化素子のそれぞれの側面に接して形成された前記第３絶縁膜の間を埋める第４絶縁膜をさらに備え、前記第４絶縁膜は前記第３絶縁膜と異なる材料でなることを特徴とする。
本発明によれば、半導体基板上にカルコゲナイド系の相変化材料と良好な接着性を有する絶縁膜を設け、その絶縁膜に設けたホール内にカルコゲナイド膜を埋め込んで形成したので、製造工程においてカルコゲナイド膜が剥離することを有効に防止することができる。また、隣接するビット情報の位置のカルコゲナイド膜の間でディスターブの影響を抑圧することができ、かつ、相変化素子を高密度に配置してチップ面積を小さく構成できる。従って、本発明により、低コストで製造上の信頼性が高い半導体装置を実現することができる。
以下、本発明の実施形態について図面を参照しながら説明する。本実施形態では、本発明を適用した半導体装置の一例として、カルコゲナイド系の相変化材料を用いた不揮発性の相変化メモリについての実施形態を説明する。
まず、本実施形態の相変化メモリの基本構造を説明する。図１は、本実施形態の相変化メモリの模式的な断面構造を示す図であり、従来の構成の図１５（ａ）に対応する図である。図１において、半導体基板１００には図示しないＭＯＳトランジスタが形成され、その上部に絶縁膜としてのシリコン酸化膜１０１が形成されている。シリコン酸化膜１０１の上部にはシリコン窒化膜１０２が成膜されるとともに、そのシリコン窒化膜１０２において距離ｄを隔てた複数の領域にホールを設け、そこにビット情報毎のカルコゲナイド膜１０３が埋め込まれている。このカルコゲナイド膜１０３には、例えば、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、テルル（Ｔｅ）が含有される。
そして、各々のカルコゲナイド膜１０３に対応するシリコン窒化膜１０２の位置に、ビット情報毎にＭＯＳトランジスタと接続するための下部電極構造となる複数のプラグ１０４が距離ｄを隔てて形成されている。また、シリコン窒化膜１０２及びカルコゲナイド膜１０３の上部には、カルコゲナイド膜１０３への電流供給のための上部電極１０５が形成されている。なお、本実施形態の相変化メモリに関し、より詳細な断面構造図については後述する（図１２）。
このように図１に示す断面構造は、図１５と比較すると、シリコン窒化膜１０２とカルコゲナイド膜１０３の構造に相違がある。すなわち、カルコゲナイド膜１０３とシリコン酸化膜とは一般に接着性が悪いのに対し、カルコゲナイド膜１０３とシリコン窒化膜１０２とは良好な接着性を保つことができる。また、図１５の場合はカルコゲナイド膜２０２とシリコン酸化膜２０１が広い界面で接しているため、剥離時に強い応力が加わる構造であるのに対し、本実施形態の場合は、ビット情報毎にカルコゲナイド膜１０３の側面でシリコン窒化膜１０２に接する構成であるため、体積及び表面積が小さく横方向の小さい応力が加わるのみであり剥離が生じにくい構造となっている。さらに、図１の断面構造では、各々のカルコゲナイド膜１０３は、その下方でプラグ１０４により支持される安定な構造を有している。
また、図１５の場合は、カルコゲナイド膜２０２の所望のビット情報の書込み動作時に、隣接するビット情報の領域の間でディスターブを起こす構造であるのに対し、本実施形態の場合はこのようなディスターブを抑制可能な構造となっている。すなわち、特定のビット情報を担うカルコゲナイド膜１０３に接続されるプラグ１０４に電流を供給してカルコゲナイド膜１０３とプラグ１０４の界面から発熱させ、熱伝導によりカルコゲナイド膜１０３の温度を上昇させて相変化させた場合、その熱はカルコゲナイド膜１０３から、サイズの大きい上部電極１０５を通して拡散する。すなわち、距離ｄを隔てて隣接するカルコゲナイド膜１０３の間では、互いに熱の伝達を生じにくい構造となっている。そのため、本実施形態において任意のビット情報の書込み動作時に、ディスターブに起因する不安定性を回避しデータ破壊等の事態を有効に防止することができる。
以下、本実施形態の相変化メモリの製造方法について説明する。まず、図２に示すように、シリコン単結晶からなる半導体基板１０上の所定領域に、不純物拡散領域１１と素子分離領域１２とを形成する。素子分離領域１２は、半導体基板１０に形成した浅溝内にシリコン酸化膜を埋設することにより形成される。また、不純物拡散領域１１は、素子分離領域１２で隔てられた所定領域に対し、イオン注入により不純物イオンを注入することにより形成される。なお、半導体基板１０の領域は、図２に示すようにメモリセル部と周辺回路部に分けられる。
次に、図３に示すように、相変化メモリ全体を構成する回路に用いるＭＯＳトランジスタの構造を形成する。すなわち、不純物拡散領域１１の上部に絶縁膜１３を形成し、その上部にゲート電極となる多結晶シリコン膜１４とタングステン膜１５を堆積し、さらのその上部にハードマスクとなるシリコン窒化膜１６を堆積する。このとき、相変化素子を含むメモリセルに用いられるＭＯＳトランジスタに加え、それ以外の回路部分に用いられるＭＯＳトランジスタも併せて形成される。そして、フォトリソグラフィ及びドライエッチングを行って、ＭＯＳトランジスタのゲート電極を形成する。次いで、ＭＯＳトランジスタのチャネル領域に対し、イオン注入により所望の不純物を注入することにより、ソース及びドレインに対応する拡散層１７を形成する。
次に、図４に示すように、半導体基板１０上の全領域に、シリコン窒化膜（不図示）を所定の厚さで堆積した後、エッチバックによりゲート電極にシリコン窒化膜のサイドウォール１８を形成する。その後、メモリセル部に、フォトレジスト（不図示）によるマスクを設け周辺回路部のみに再びイオン注入により所望の不純物を注入することにより不純物の濃度を高め、ソース及びドレインに対応する拡散層１７の構造が完成する。
次に、図５に示すように、隣接するゲート電極間に、例えば、シリコン酸化膜からなる絶縁膜１９を所定の膜厚で形成し、その表面を例えばＣＭＰ（Chemical Mechanical Polishing）法によって研磨して平坦化する。なお、絶縁膜１９は、例えばＣＶＤ（Chemical Vapor Deposition）法を用いて形成すればよい。
次に、図６に示すように、フォトリソグラフィ及びドライエッチングを行って、相変化メモリのビット線及び周辺回路部の局所配線と接続するためのコンタクトホールを開口し、そのコンタクトホールに、例えばタングステンからなる導電膜を埋め込む。そして、埋め込みの際の余分な導電膜の部分を、例えばＣＭＰ法により研磨することで、第１のコンタクトプラグ２０を形成する。
次に、図７に示すように、半導体基板１０の上部に導電膜２１をさらに堆積し、フォトリソグラフィ及びドライエッチングを行う。そして、この導電膜２１において、相変化メモリのビット線及び周辺回路部の局所配線を第１のコンタクトプラグ２０に接続するように形成する。このような配線が形成された状態で半導体基板１０の上部にシリコン酸化膜からなる層間絶縁膜２２を堆積する。この場合、平坦性を向上させるには、例えばＣＭＰ法により層間絶縁膜２２を研磨すればよい。
次に、図８に示すように、フォトリソグラフィ及びドライエッチングを行って、相変化素子との電気的接続のためのコンタクトホールを開口し、そのコンタクトホールに導電膜を埋め込む。そして、埋め込みの際の余分な導電膜の部分を、例えばＣＭＰ法により研磨することで、第２のコンタクトプラグ２３を形成する。なお、第２のコンタクトプラグ２３の導電膜としては、例えば、不純物をドープした多結晶シリコンが用いられる。
次に、図９に示すように、層間絶縁膜２２の上部にさらに層間絶縁膜２２ａを堆積した上で、フォトリソグラフィ及びドライエッチングを行い、相変化素子との電気的接続のためのコンタクトホールを開口する。そのコンタクトホールに、例えば、シリサイド形成及び反応防止のためのチタン及び窒化チタンを成膜するとともに導電膜としてのタングステンを成膜する。そして、成膜時に余分な膜の部分を、例えばＣＭＰ法により研磨することで、第３のコンタクトプラグ２４を形成する。この第３のコンタクトプラグ２４は、上記第２のコンタクトプラグ２３と一体的に接続されることで下部電極構造を構成し、相変化素子に対する電流供給と発熱用のヒータとしての役割を担う。
次に、図１０に示すように、層間絶縁膜２２ａの上部にシリコン窒化膜２５を堆積する。そして、フォトリソグラフィ及びドライエッチングを行って、第２のコンタクトプラグ２３及び第３のコンタクトプラグ２４に対応する位置に、相変化材料を埋め込むためのホールを開口する。
次に、図１１に示すように、図１０におけるシリコン窒化膜２５に開口されたホールに相変化材料であるカルコゲナイド膜２６を埋め込む。埋め込みの際の余分な膜の部分は、例えばＣＭＰ法により研磨して除去する。このようにして、カルコゲナイド膜２６からなる相変化素子の基本構造が形成される。
次に、図１２に示すように、例えばタングステンを堆積することにより上部電極２７を形成する。そして、フォトリソグラフィ及びドライエッチングを行って、カルコゲナイド膜２６の配置に適合するように上部電極２７を所望のパターンに加工する。なお、上部電極２７の周囲には、相変化素子に電流を供給するための配線構造が形成される。
以上の図１〜図１２に示す製造工程を経て、本実施形態の半導体装置としての相変化メモリが完成する。かかる相変化メモリは、図１に示した基本構造と同様の作用、効果を奏し、カルコゲナイド膜２６の剥離を確実に防止し、かつ隣接するビット情報の間のディスターブを十分に抑圧することができる。なお、本実施形態の半導体装置の構造及び製造方法の細部は、図２〜図１２に示す例に限られず多様な構造及び製造方法を適用可能である。以下では、本実施形態の半導体装置の構造に関し、図１２の構造に対応する２つの変形例について説明する。
図１３は、本実施形態の半導体装置の第１の変形例を示す図である。この第１の変形例においては、図１２のシリコン窒化膜２５の構造が異なっている。すなわち、図１３に示すように、カルコゲナイド膜２６が形成される層には、シリコン酸化膜からなる層間絶縁膜３１が堆積されている。そして、層間絶縁膜３１におけるカルコゲナイド膜２６を埋め込むホール内の側壁に、サイドウォール状のシリコン窒化膜３０が形成され、その内側にカルコゲナイド膜２６が埋め込まれた構造を有している。なお、図１３の他の構成要素については、図１２と同様であるため説明を省略する
このように、第１の変形例の構造によれば、シリコン窒化膜３０とカルコゲナイド膜２６との良好な接着性を確保しつつ、図１２の構成に比べてチップ面積のうちのシリコン窒化膜３０の占める面積が大幅に低減する。よって、カルコゲナイド膜２６の剥離を防止する一方で、シリコン窒化膜３０の配線間の寄生容量を小さくすることができ、特性向上を図ることができる。
次に図１４は、本実施形態の半導体装置の第２の変形例を示す図である。この第２の変形例においては、図１２のカルコゲナイド膜２６及び上部電極２７の構造が異なっている。すなわち、図１４に示すように、シリコン窒化膜２５のホール内には、シリコン窒化膜２５の厚さより小さい所定の厚さのカルコゲナイド膜４０が埋め込まれている。そして、シリコン窒化膜２５のホールの上部には、カルコゲナイド膜４０に接して上部電極４１が下方に凸となる形状で連続的に成膜されている。なお、図１４の他の構成要素については、図１２と同様であるため説明を省略する
このように、第２の変形例の構造によれば、カルコゲナイド膜４０とシリコン窒化膜２５に加えて、カルコゲナイド膜４０と上部電極４１との間で良好な界面を保つことにより剥離を生じにくい構造にすることができる。また、各々のビット情報に対応するカルコゲナイド膜２６の体積を小さくすることにより書込み時の発熱効率をさらに高めることができる。
以上、本実施形態に基づいて本発明について具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の変更を施すことができる。例えば、本実施形態の半導体装置は、不揮発性の相変化メモリに対して適用する場合を説明したが、図１に示すような構造でカルコゲナイド膜１０３とシリコン窒化膜１０２を具備する半導体装置に対し広く本発明を適用することができる。この場合、シリコン窒化膜１０２は、カルコゲナイド膜１０３と良好な接着性を有する他の絶縁材料を用いてもよい。また、カルコゲナイド膜１０３としては、Ｇｅ、Ｓｔ、Ｔｅ以外の材料が含有されていてもよい。また、半導体装置における電極構造やＭＯＳトランジスタの構造は、本実施形態に限定されず、多様な形態を採用することができる。
本実施形態の相変化メモリの模式的な断面構造を示す図である。 本実施形態の相変化メモリの製造方法のうち、半導体基板１０上に不純物拡散領域１１と素子分離領域１２とを形成する工程を示す図である。 本実施形態の相変化メモリの製造方法のうち、相変化メモリ全体を構成する回路に用いられるＭＯＳトランジスタの構造を形成する工程を示す図である。 本実施形態の相変化メモリの製造方法のうち、ゲート電極にシリコン窒化膜のサイドウォール１８を形成する工程を示す図である。 本実施形態の相変化メモリの製造方法のうち、隣接するゲート電極間に絶縁膜１９を形成する工程を示す図である。 本実施形態の相変化メモリの製造方法のうち、コンタクトホールに導電膜を埋め込み第１のコンタクトプラグ２０を形成する工程を示す図である。 本実施形態の相変化メモリの製造方法のうち、導電膜２１を堆積し、上部に層間絶縁膜２２を堆積する工程を示す図である。 本実施形態の相変化メモリの製造方法のうち、コンタクトホールに導電膜を埋め込み第２のコンタクトプラグ２３を形成する工程を示す図である。 本実施形態の相変化メモリの製造方法のうち、コンタクトホールに導電膜を埋め込み第３のコンタクトプラグ２４を形成する工程を示す図である。 本実施形態の相変化メモリの製造方法のうち、層間絶縁膜２２の上部にシリコン窒化膜２５を堆積してホールを開口する工程を示す図である。 本実施形態の相変化メモリの製造方法のうち、シリコン窒化膜２５に開口されたホールにカルコゲナイド膜２６を埋め込む工程を示す図である。 本実施形態の相変化メモリの製造方法のうち、上部電極２７を形成する工程を示す図である。 本実施形態の半導体装置の第１の変形例を示す図である。 本実施形態の半導体装置の第２の変形例を示す図である。 従来の相変化メモリの模式的な断面構造を示す図である。
符号の説明
１０…半導体基板
１１…不純物拡散領域
１２…素子分離領域
１３…絶縁膜
１４…多結晶シリコン膜
１５…タングステン膜
１６…シリコン窒化膜
１７…拡散層
１８…サイドウォール
１９…絶縁膜
２０…第１のコンタクトプラグ
２１…導電膜
２２…層間絶縁膜
２３…第２のコンタクトプラグ
２４…第３のコンタクトプラグ
２５…シリコン窒化膜
２６…カルコゲナイド膜
２７…上部電極
３０…シリコン窒化膜
３１…層間絶縁膜
４０…カルコゲナイド膜
４１…上部電極
１００…半導体基板
１０１…シリコン酸化膜
１０２…シリコン窒化膜
１０３…カルコゲナイド膜
１０４…プラグ
１０５…上部電極

Claims (8)

  1. ＭＯＳトランジスタが形成された半導体基板を覆う第１絶縁膜と、
    この第１絶縁膜に選択的に設けられて前記ＭＯＳトランジスタの拡散層に接続されるコンタクトプラグと、
    前記第１絶縁膜および前記コンタクトプラグを覆う第２絶縁膜と、
    この第２絶縁膜に選択的に設けられて前記コンタクトプラグに接続されるヒータであって前記コンタクトプラグの上表面よりも小さい大きさを有するヒータと、
    前記ヒータの上表面よりも大きい大きさを有する相変化素子であって一部が前記ヒータの上表面に接し残部が前記第２絶縁膜の表面に接して設けられた相変化素子と、
    この相変化素子の側面および前記第２絶縁膜の表面の少なくとも一部と接して形成された第３絶縁膜と、
    前記相変化素子の上表面に接して形成された電極層と、
    を備え、前記第３絶縁膜は前記第２絶縁膜と異なる材料であって前記相変化素子の前記第２絶縁膜からの剥離を抑制する材料でなることを特徴とする半導体装置。
  2. 前記第３絶縁膜は、シリコン窒化膜でなることを特徴とする請求項１に記載の半導体装置。
  3. 前記第３絶縁膜は、前記第２絶縁膜の表面上に延在形成されていることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記第３絶縁膜を取り囲み前記第２絶縁膜の表面上に形成された第４絶縁膜を更に備え、前記第４絶縁膜は前記第３絶縁膜と異なる材料でなることを特徴とする請求項１又は２に記載の半導体装置。
  5. 前記相変化素子は、前記第３絶縁膜よりも薄く形成されていることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
  6. 複数のＭＯＳトランジスタが形成された半導体基板を覆う第１絶縁膜と、
    この第１絶縁膜に選択的に設けられて前記複数のＭＯＳトランジスタの拡散層にそれぞれ接続される複数のコンタクトプラグと、
    前記第１絶縁膜および前記複数のコンタクトプラグを覆う第２絶縁膜と、
    この第２絶縁膜に選択的に設けられて前記複数のコンタクトプラグにそれぞれ接続される複数のヒータであって各々が対応する前記コンタクトプラグの上表面よりも小さい大きさを有する複数のヒータと、
    各々が対応する前記ヒータの上表面よりも大きい大きさを有する複数の相変化素子であって各々の一部が対応する前記ヒータの上表面に接し各々の残部が前記第２絶縁膜の表面に接して設けられた複数の相変化素子と、
    これら相変化素子のそれぞれの側面および前記第２絶縁膜の表面の少なくとも一部と接して形成された第３絶縁膜と、
    前記複数の相変化素子のそれぞれの上表面に接して形成された電極層と、
    を備え、前記第３絶縁膜は前記第２絶縁膜と異なる材料であってシリコン窒化膜でなることを特徴とする半導体装置。
  7. 前記第３絶縁膜は前記複数の相変化素子の間を埋めることにより前記複数の相変化素子のそれぞれの側面に接していることを特徴とする請求項６に記載の半導体装置。
  8. 前記複数の相変化素子のそれぞれの側面に接して形成された前記第３絶縁膜の間を埋める第４絶縁膜をさらに備え、前記第４絶縁膜は前記第３絶縁膜と異なる材料でなることを特徴とする請求項６に記載の半導体装置。
JP2004373236A 2004-12-24 2004-12-24 半導体装置 Expired - Fee Related JP4428228B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004373236A JP4428228B2 (ja) 2004-12-24 2004-12-24 半導体装置
US11/313,742 US20060138473A1 (en) 2004-12-24 2005-12-22 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004373236A JP4428228B2 (ja) 2004-12-24 2004-12-24 半導体装置

Publications (2)

Publication Number Publication Date
JP2006179778A JP2006179778A (ja) 2006-07-06
JP4428228B2 true JP4428228B2 (ja) 2010-03-10

Family

ID=36610394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004373236A Expired - Fee Related JP4428228B2 (ja) 2004-12-24 2004-12-24 半導体装置

Country Status (2)

Country Link
US (1) US20060138473A1 (ja)
JP (1) JP4428228B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8232175B2 (en) * 2006-09-14 2012-07-31 Spansion Llc Damascene metal-insulator-metal (MIM) device with improved scaleability
KR100873878B1 (ko) * 2006-09-27 2008-12-15 삼성전자주식회사 상변화 메모리 유닛의 제조 방법 및 이를 이용한 상변화메모리 장치의 제조 방법
US20080090400A1 (en) * 2006-10-17 2008-04-17 Cheek Roger W Self-aligned in-contact phase change memory device
JP2008103541A (ja) * 2006-10-19 2008-05-01 Renesas Technology Corp 相変化メモリおよびその製造方法
US20080124833A1 (en) * 2006-11-03 2008-05-29 International Business Machines Corporation Method for filling holes with metal chalcogenide material
KR100819560B1 (ko) 2007-03-26 2008-04-08 삼성전자주식회사 상전이 메모리소자 및 그 제조방법
US7704788B2 (en) 2007-04-06 2010-04-27 Samsung Electronics Co., Ltd. Methods of fabricating multi-bit phase-change memory devices and devices formed thereby
US7932167B2 (en) * 2007-06-29 2011-04-26 International Business Machines Corporation Phase change memory cell with vertical transistor
KR101148217B1 (ko) * 2007-10-02 2012-05-25 가부시키가이샤 아루박 칼코게나이드 막 및 그 제조 방법
JP2009212202A (ja) 2008-03-03 2009-09-17 Elpida Memory Inc 相変化メモリ装置およびその製造方法
JP5648406B2 (ja) 2010-10-13 2015-01-07 ソニー株式会社 不揮発性メモリ素子及び不揮発性メモリ素子群、並びに、これらの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6031287A (en) * 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
US6590807B2 (en) * 2001-08-02 2003-07-08 Intel Corporation Method for reading a structural phase-change memory
US6545287B2 (en) * 2001-09-07 2003-04-08 Intel Corporation Using selective deposition to form phase-change memory cells
US6861267B2 (en) * 2001-09-17 2005-03-01 Intel Corporation Reducing shunts in memories with phase-change material
US6567296B1 (en) * 2001-10-24 2003-05-20 Stmicroelectronics S.R.L. Memory device
US6670628B2 (en) * 2002-04-04 2003-12-30 Hewlett-Packard Company, L.P. Low heat loss and small contact area composite electrode for a phase change media memory device
JP4634014B2 (ja) * 2003-05-22 2011-02-16 株式会社日立製作所 半導体記憶装置

Also Published As

Publication number Publication date
JP2006179778A (ja) 2006-07-06
US20060138473A1 (en) 2006-06-29

Similar Documents

Publication Publication Date Title
US6841793B2 (en) Phase-changeable devices having an insulating buffer layer and methods of fabricating the same
JP4955204B2 (ja) 相変化記憶素子およびその形成方法
JP4634014B2 (ja) 半導体記憶装置
JP4345676B2 (ja) 半導体記憶装置
TWI332703B (en) Phase changeable memory cell array region and method of forming the same
US7964862B2 (en) Phase change memory devices and methods for manufacturing the same
US20060138473A1 (en) Semiconductor device and manufacturing method thereof
JP4591821B2 (ja) 半導体装置
KR100650761B1 (ko) 상변환 기억 소자 및 그의 제조방법
US7745811B2 (en) Phase change memory devices and methods for fabricating the same
US7804086B2 (en) Phase change memory device having decreased contact resistance of heater and method for manufacturing the same
JP2006074028A (ja) 小さな接点を有する相変化記憶素子の製造方法
JP2006344976A (ja) 相変化記憶素子及びその製造方法
JP2010251529A (ja) 半導体記憶装置およびその製造方法
US7897959B2 (en) Phase change memory device having a word line contact
US20210057489A1 (en) Memory cell manufacturing method
US7465604B2 (en) Methods of fabricating alignment key structures in semiconductor devices including protected electrode structures
KR100650752B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR20060012848A (ko) 국부적인 고저항영역을 구비하는 도전층 형성방법 및 이를사용하여 제조된 반도체 소자
US7919767B2 (en) Semiconductor memory device and fabrication method thereof
US9570681B2 (en) Resistive random access memory
KR101178835B1 (ko) 상변환 기억 소자의 제조방법
KR20080050099A (ko) 상변환 기억 소자 및 그의 제조방법
WO2021092942A1 (zh) 内存单元及其制造方法
KR20070063810A (ko) 상변환 기억 소자 및 그의 제조방법

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20071119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131225

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees