JP2006074028A - 小さな接点を有する相変化記憶素子の製造方法 - Google Patents
小さな接点を有する相変化記憶素子の製造方法 Download PDFInfo
- Publication number
- JP2006074028A JP2006074028A JP2005232327A JP2005232327A JP2006074028A JP 2006074028 A JP2006074028 A JP 2006074028A JP 2005232327 A JP2005232327 A JP 2005232327A JP 2005232327 A JP2005232327 A JP 2005232327A JP 2006074028 A JP2006074028 A JP 2006074028A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- phase change
- change material
- forming
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008859 change Effects 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims description 73
- 239000012782 phase change material Substances 0.000 claims abstract description 94
- 239000010410 layer Substances 0.000 claims abstract description 66
- 239000011229 interlayer Substances 0.000 claims abstract description 51
- 125000006850 spacer group Chemical group 0.000 claims abstract description 51
- 239000004065 semiconductor Substances 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 239000004020 conductor Substances 0.000 claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 claims abstract description 26
- 230000008569 process Effects 0.000 claims description 29
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 14
- 229910000618 GeSbTe Inorganic materials 0.000 claims description 11
- 230000004888 barrier function Effects 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910045601 alloy Inorganic materials 0.000 claims description 10
- 239000000956 alloy Substances 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 150000004770 chalcogenides Chemical class 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
- H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/068—Shaping switching materials by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】小さな接点を有する相変化記憶素子の製造方法の提供。
【解決手段】半導体基板上に下部導電体パターン５５を形成する段階と、前記下部導電体パターンの上部面を横切って下部導電体パターンの一部領域を露出させる第１絶縁膜パターンを形成する段階と、第１絶縁膜パターンの側壁に下部導電体パターンと電気的に接続される導電性スペーサパターンを形成する段階と、第１層間絶縁膜を形成する段階と、第１層間絶縁膜及び前記導電性スペーサパターンを平坦化して下部電極６０を形成する段階と、下部電極上部面を横切って下部電極の一部領域を露出させる第２絶縁膜パターンを形成する段階と、第２絶縁膜パターンの側壁に下部電極と電気的に接続される相変化物質スペーサを形成する段階と、第２層間絶縁膜を形成する段階と、第２層間絶縁膜及び相変化物質スペーサを平坦化して相変化物質パターン７０を形成する段階と、を含む。
【選択図】図２５
【解決手段】半導体基板上に下部導電体パターン５５を形成する段階と、前記下部導電体パターンの上部面を横切って下部導電体パターンの一部領域を露出させる第１絶縁膜パターンを形成する段階と、第１絶縁膜パターンの側壁に下部導電体パターンと電気的に接続される導電性スペーサパターンを形成する段階と、第１層間絶縁膜を形成する段階と、第１層間絶縁膜及び前記導電性スペーサパターンを平坦化して下部電極６０を形成する段階と、下部電極上部面を横切って下部電極の一部領域を露出させる第２絶縁膜パターンを形成する段階と、第２絶縁膜パターンの側壁に下部電極と電気的に接続される相変化物質スペーサを形成する段階と、第２層間絶縁膜を形成する段階と、第２層間絶縁膜及び相変化物質スペーサを平坦化して相変化物質パターン７０を形成する段階と、を含む。
【選択図】図２５
Description
本発明は、半導体記憶素子の製造方法に関するもので、特に小さな接点を有する相変化記憶素子の製造方法（Ｍｅｔｈｏｄ ｏｆ ｆｏｒｍｉｎｇ ａ ｐｈａｓｅ ｃｈａｎｇｅ ｍｅｍｏｒｙ ｄｅｖｉｃｅ ｈａｖｉｎｇ ａ ｓｍａｌｌ ａｒｅａ ｏｆ ｃｏｎｔａｃｔ）に関する。
半導体記憶素子は、電源供給が切れた場合にデータが保存できるかどうかによって、揮発性記憶素子または不揮発性記憶素子で分けられる。前記不揮発性記憶素子は電源が切れても素子の内に保存されたデータが消滅しない長所を有する。これによって、前記不揮発性記憶素子は移動通信端末機（ｍｏｂｉｌｅ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｓｙｓｔｅｍ）及びメモリカードなどに幅広く用いられている。
前記不揮発性記憶素子としては、フラッシュ記憶素子がよく使われている。前記フラッシュ記憶素子は積層ゲート構造（ｓｔａｃｋｅｄ ｇａｔｅ ｓｔｒｕｃｔｕｒｅ）を有するメモリセルを主に用いている。前記積層ゲート構造はチャンネル領域上に順に積層されたトンネル絶縁膜、浮遊ゲート、ゲート層間絶縁膜（ｉｎｔｅｒ−ｇａｔｅ ｄｉｅｌｅｃｔｒｉｃ ｌａｙｅｒ）及び制御ゲート電極を含む。前記フラッシュメモリセルにデータをプログラムして消去する原理は、前記トンネル絶縁膜によって電荷をトンネリングさせる方法がよく使われる。前記フラッシュ記憶素子の信頼性及びプログラム効率を向上させるためには前記トンネル絶縁膜の膜質（ｆｉｌｍ ｑｕａｌｉｔｙ）が改善されなければならないし、セルのカップリング率が増加されなければならない。しかしながら、前記トンネル絶縁膜の膜質改善及び前記セルのカップリング率の増加のような課題は前記フラッシュ記憶素子の集積度の向上に障害要因として作用する。
したがって、不揮発性記憶特性を有し、集積度の向上に効率的な構造を有する新たな記憶素子を開発するために様々な努力があり、これによって開発された代表的なものとして相変化記憶素子がある。前記相変化記憶素子の単位セルはアクセス（ａｃｃｅｓｓ）素子及び前記アクセス素子に直列接続された（ｓｅｒｉａｌｌｙ ｃｏｎｎｅｃｔｅｄ）データ記憶要素（ｄａｔａ ｓｔｏｒａｇｅ ｅｌｅｍｅｎｔ）を含む。前記データ記憶要素は前記アクセス素子に電気的に接続される下部電極及び前記下部電極に接触する相変化物質膜を備える。前記相変化物質膜は、供給される電流の大きさによって、非晶質状態（ａｍｏｒｐｈｏｕｓ ｓｔａｔｅ）と結晶質状態（ｃｒｙｓｔａｌｌｉｎｅ ｓｔａｔｅ）との間で、または前記結晶質状態での多数の比抵抗状態との間で電気的に転換（ｓｗｉｔｃｈ）される物質膜である。
図１は従来の相変化記憶素子を概略的に示す部分断面図であり、図２は従来の相変化記憶素子として相変化物質膜の活性接触面を示す平面図である。
図１及び図２を参照すると、通常の相変化記憶素子は半導体基板１上の所定領域に配置された下部層間絶縁膜１２、前記下部層間絶縁膜１２内に配置された下部配線１０、前記下部配線１０上を覆う上部層間絶縁膜１３、前記上部層間絶縁膜１３上に配置された上部配線１８、前記上部層間絶縁膜１３内に配置された相変化物質パターン１６、前記相変化物質パターン１６と前記下部配線１０との間を電気的に接続する下部電極１４及び前記相変化物質パターン１６と前記上部配線１８との間を電気的に接続する上部電極１７を含む。
前記下部電極１４を通ってプログラム電流が流れる場合に、前記相変化物質パターン１６と前記下部電極１４との間の界面２０（以下、「活性接触面」という）でジュール熱（ｊｏｕｌｅ ｈｅａｔ）が発生する。このようなジュール熱は、前記相変化物質パターン１６の一部２２（以下、「活性容積部」と言う）を非晶質状態（ａｍｏｒｐｈｏｕｓ ｓｔａｔｅ）または結晶質状態（ｃｒｙｓｔａｌｌｉｎｅ ｓｔａｔｅ）に変換させる。前記非晶質状態を有する前記活性容積部２２の比抵抗は前記結晶質状態を有する前記活性容積部２２の比抵抗よりも高い。したがって、読出しモードで前記活性容積部２２を通って流れる電流を感知することによって、前記相変化記憶素子の単位セルに記憶された情報が論理「１」であるのか、論理「０」であるのかを判別（ｄｉｓｃｒｉｍｉｎａｔｅ）できる。
ここで、前記活性接触面２０が大きいほど前記プログラム電流は比例して大きくならなければならない。この場合、前記アクセス（ａｃｃｅｓｓ）素子は前記プログラム電流を供給するに十分な電流駆動能力を有するように構成しなければならない。しかしながら、前記電流駆動能力を向上させるためには前記アクセス素子の占める面積が増加する。変えて言えば、前記活性接触面２０が小さいほど前記相変化記憶素子の集積度の改善に有利である。さらに、前記活性容積部２２の体積を最適化する必要がある。
前記活性接触面２０を減らす方法が従来技術文献に「カルコゲナイドメモリ素子のコンタクト形成方法（Ｍｅｔｈｏｄ ｆｏｒ ｍａｎｕｆａｃｔｕｒｉｎｇ ｃｏｎｔａｃｔｓ ｆｏｒ ａ ｃｈａｌｃｏｇｎｉｄｅ ｍｅｍｏｒｙ ｄｅｖｉｃｅ）」という名称でクイーン（Ｑｕｉｎｎ）によって開示されている（例えば、特許文献１参照）。
図３は、特許文献１に開示されたカルコゲナイドメモリ素子のコンタクト形成方法を説明するための中間工程の平面図であり、図４は図３の切断線Ｘ−Ｘの工程断面図である。
図３及び図４を参照すると、カルコゲナイドメモリ素子のコンタクト形成方法は半導体基板上の所定領域に第１酸化膜を形成し、前記第１酸化膜内にビアホールを形成することを含む。前記ビアホールの側壁を覆う金属導電膜（ｍｅｔａｌ ｃｏｎｄｕｃｔｏｒ）３５を蒸着した後、前記ビアホールの内部を埋める第２酸化膜３４を形成する。前記金属導電膜３５上の一部領域を覆う第３酸化膜を形成する。前記第３酸化膜の側壁にシリコン窒化物スペーサ３９を形成し、前記第３酸化膜を除去する。前記シリコン窒化物スペーサ３９をマスクとして用いて前記金属導電膜３５をエッチングして下部電極を形成する。その結果として写真工程の限界よりも小さな大きさを有する前記下部電極を形成することができる。
しかし、図１及び図２に示したのように、前記相変化物質パターン１６が前記下部電極１４よりも大きく形成される場合、前記活性容積部２２は半球型で形成される。すなわち、前記下部電極１４の大きさを縮小して前記活性接触面２０を最小化するとしても前記相変化物質パターン１６の大きさ及び配置形態によって前記活性容積部２２の縮小効果は反感されることもある。
結論として、前記下部電極１４の大きさの縮小と共に、前記相変化物質パターン１６の大きさ及び配置形態を最適化させる技術が必要である。
米国特許第６、５１４、７８８号明細書
本発明が解決しようとする技術的課題は、前述の説明した問題点を解決するためのこととして、活性容積部の体積を最適化できる相変化記憶素子の製造方法を提供することである。
前記技術的課題を解決するために本発明は、小さな接点を有する相変化記憶素子の製造方法を提供する。この方法は、半導体基板上に下部導電体パターンを形成する段階と、前記下部導電体パターンを有する半導体基板上に前記下部導電体パターンの上部面を横切って前記下部導電体パターンの一部領域を露出させる第１絶縁膜パターンを形成する段階と、前記第１絶縁膜パターンの側壁に前記下部導電体パターンと電気的に接続される導電性スペーサパターンを形成する段階と、前記導電性スペーサパターンを有する半導体基板上に第１層間絶縁膜を形成する段階と、前記第１層間絶縁膜及び前記導電性スペーサパターンを平坦化して下部電極を形成する段階と、前記下部電極を有する半導体基板上に前記下部電極上部面を横切って前記下部電極の一部領域を露出させる第２絶縁膜パターンを形成する段階と、前記第２絶縁膜パターンの側壁に前記下部電極と電気的に接続される相変化物質スペーサを形成する段階と、前記相変化物質スペーサを有する半導体基板上に第２層間絶縁膜を形成する段階と、前記第２層間絶縁膜及び前記相変化物質スペーサを平坦化して相変化物質パターンを形成する段階と、を含む。
前記第１絶縁膜パターンは、シリコン窒化膜またはシリコン酸窒化膜で形成できる。
前記導電性スペーサパターンは、前記第１絶縁膜パターンを有する半導体基板上に導電膜を形成し、前記導電膜を異方性エッチングして前記第１絶縁膜パターンの側壁に前記下部導電体パターンと電気的に接続される導電性スペーサを形成した後、前記導電性スペーサをパターニングして形成することができる。
前記下部電極、前記第１絶縁膜パターン及び前記第１層間絶縁膜の上部面は実質的に同一の平面上に露出させることができる。また、前記下部電極をエッチングして前記下部電極の上部面が前記第１層間絶縁膜及び前記第１絶縁膜パターンの上部面よりも下にリセスされるように形成することもできる。前記下部電極は窒化チタン（（ＴｉＮ））膜、または窒化アルミニウムチタン（（ＴｉＡｌＮ））膜で形成できる。前記下部電極の幅は、前記導電膜の蒸着厚さと、前記導電膜に対する異方性エッチングと、によって決まるので、写真工程の限界よりも小さな幅を有するように形成することができる。
前記第２絶縁膜パターンは、シリコン窒化膜またはシリコン酸窒化膜で形成できる。
前記相変化物質スペーサは、前記第２絶縁膜パターンを有する半導体基板上に相変化物質膜を形成し、前記相変化物質膜を異方性エッチングして形成することができる。前記相変化物質パターンの幅は、前記相変化物質膜の蒸着厚さと前記相変化物質膜に対する異方性エッチングとによって決まるので、写真工程の限界以下で形成できる。前記相変化物質パターンは、カルコゲナイド膜（ｃｈａｌｃｏｇｅｎｉｄｅ ｌａｙｅｒ）で形成できる。例えば、前記相変化物質パターンは、窒素及びシリコンのうち、少なくとも一つからドーピングされたＧＳＴ（ＧｅＳｂＴｅ）合金膜で形成できる。
前記下部電極及び前記相変化物質パターンは、０°ないし９０°の平面橋脚範囲で互いに交差するように形成できる。
前記相変化物質パターン上に前記相変化物質パターンと電気的に接続される上部配線を形成することができる。前記上部配線は順に積層された障壁金属パターン及び上部金属パターンで形成できる。前記上部金属パターンはアルミニウムのような導電膜で形成できる。前記障壁金属パターンはチタン（Ｔｉ）膜または窒化チタン（ＴｉＮ）膜の中から選択された少なくとも一つの膜で形成できる。
前述の技術的課題を解決するための他の方法は、半導体基板上に下部層間絶縁膜を形成し、前記下部層間絶縁膜内に下部導電体パターンを形成することを含む。前記下部導電体パターンを有する半導体基板上に前記下部導電体パターンの上部面を横切って前記下部導電体パターンの上部面の一部を露出させる第１絶縁膜パターンを形成する。前記第１絶縁膜パターンの側壁に前記下部導電体パターンと電気的に接続される導電性スペーサパターンを形成する。前記導電性スペーサパターンを有する半導体基板上に第１層間絶縁膜を形成する。前記第１層間絶縁膜及び前記導電性スペーサパターンを平坦化して下部電極を形成する。前記下部電極をエッチングして前記下部電極の上部面が前記第１層間絶縁膜及び前記第１絶縁膜パターンの上部面よりも下にリセスされるように形成する。前記下部電極を有する半導体基板上に前記下部電極の上部面を横切って前記下部電極の上部面の一部を露出させる第２絶縁膜パターンを形成する。前記第２絶縁膜パターンの側壁に前記下部電極と電気的に接続される相変化物質スペーサを形成する。前記相変化物質スペーサを有する半導体基板上に第２層間絶縁膜を形成する。前記第２層間絶縁膜及び前記相変化物質スペーサを平坦化して相変化物質パターンを形成する。前記相変化物質パターン上に前記相変化物質パターンと電気的に接続される上部配線を形成する。
本発明によれば、下部電極及び相変化物質パターンを写真工程の限界よりも小さな幅で形成することができる。これによって、前記下部電極と前記相変化物質パターンとの間の活性接触面を最小化できる。また、前記下部電極を通ってプログラム電流が流れる場合、前記相変化物質パターン内に半円板の模様の活性容積部が形成される。前記半円板の模様の活性容積部は、従来技術の半球型と比べて小さな体積を有する。結果的に、相変化記憶素子のプログラム動作に必要な電流を減らすことができると共に集積度を向上させることができる。
以下、添付した図面を参照して本発明の好ましい実施例を詳しく説明する。しかしながら、本発明はここで説明される実施例に限定されないで他の形態に具体化することもできる。むしろ、ここで紹介される実施例は開示された内容が全体を通じて一貫しておりかつ明瞭になるように、そして当業者に本発明の思想が十分に伝達するように提供するものである。図面において、層及び領域などの厚さは明確性を期するために誇張されたものである。また、層が、他の層、または基板「上」にあると記載されている場合は、それは他の層、または基板上に直接形成されるか、またはそれらの間に第３の層が介在されることもある。明細書全体において、同一の参照番号は同一の構成要素を示す。
図５ないし図２４は、本発明の実施例に係る相変化記憶素子の製造方法を説明するための工程手順ごとの平面図及び断面図である。詳しくは、図５、図７、図９、図１１、図１３、図１５、図１７、図１９、図２１及び図２３は、相変化記憶素子の製造方法において工程手順によって半導体基板の一部を示す平面図であり、図６、図８、図１０、図１２及び図１４は、図５、図７、図９、図１１及び図１３の切断線Ｉ−Ｉ′の断面図であり、図１６、図１８、図２０、図２２及び図２４は、図１５、図１７、図１９、図２１及び図２３の切断線ＩＩ−ＩＩ′の断面図である。
また、図２５は本発明の実施例に係る相変化記憶素子の相変化物質パターン及び下部電極配置方法を示す斜視図であり、図２６は相変化物質パターン及び下部電極配置方法を示す平面図で、図２７は本発明の実施例に係る相変化記憶素子の活性容積部（図２６のＶ）を示す斜視図である。
図５及び図６を参照すると、半導体基板５１上に下部層間絶縁膜５３を形成する。通常、前記半導体基板５１上にはアクセス（ａｃｃｅｓｓ）トランジスタのような下部回路が形成されるが、説明を簡略させるために略する事とする。前記下部層間絶縁膜５３内に下部導電体パターン５５を形成し、前記下部導電体パターン５５の上部面を露出させる。
前記下部層間絶縁膜５３は化学気相蒸着（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ；ＣＶＤ）方法によるシリコン酸化膜、またはシリコン酸窒化膜で形成することができる。前記下部導電体パターン５５はタングステン膜のような導電膜で形成することができる。前記下部導電体パターン５５は隣接回路に接続される配線であるか、または下部回路に接続されるパッドである場合もあるが、以下では前記パッドの場合について説明する。
図７及び図８を参照すると、前記下部導電体パターン５５を有する半導体基板５１の全面上に第１絶縁膜を形成する。前記第１絶縁膜は化学気相蒸着方法によるシリコン窒化膜、またはシリコン酸窒化膜で形成することができる。続いて、前記第１絶縁膜をパターニングして前記下部導電体パターン５５を横切る第１絶縁膜パターン５７を形成する。その結果、前記第１絶縁膜パターン５７によって前記下部導電体パターン５５の上部面の一部が覆われ、前記下部導電体パターン５５の上部面の残り部分は露出される。
図９及び図１０を参照すると、前記第１絶縁膜パターン５７を有する半導体基板５１の全面上にコンフォーマル導電膜を形成する。前記導電膜は５０Åないし２００Å厚さの窒化チタン（ＴｉＮ）膜、または窒化アルミニウムチタン（ＴｉＡｌＮ）膜で形成できる。続いて、前記導電膜を異方性エッチングして前記第１絶縁膜パターン５７の側壁に導電性スペーサ５９を形成する。前記導電性スペーサ５９は前記下部導電体パターン５５に電気的に接続される。
図１１及び図１２を参照すると、前記導電性スペーサ５９をパターニングして導電性スペーサパターン５９′を形成する。前記導電性スペーサ５９をパターニングするための工程は、前記導電性スペーサ５９を覆うフォトレジストパターン（図示せず）を形成することと、前記フォトレジストパターンをエッチングマスクとして用いて前記導電性スペーサ５９を等方性エッチングすることと、前記フォトレジストパターンを除去することと、を含む。この際、前記導電性スペーサパターン５９′は前記下部導電体パターン５５の上部面に局所的に形成されて前記下部導電体パターン５５に電気的に接続される。
前記導電性スペーサパターン５９′を有する半導体基板５１の全面上にコンフォーマル第１層間絶縁膜６２を形成する。前記第１層間絶縁膜６２は化学気相蒸着方法によるシリコン酸化膜で形成できる。
図１３及び図１４を参照すると、前記第１層間絶縁膜６２及び前記導電性スペーサパターン５９′を平坦化して下部電極６０を形成する。前記平坦化には前記第１絶縁膜パターン５７を停止膜として用いる化学機械的研磨（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ；ＣＭＰ）工程を用いることがある。その結果、前記下部電極６０、前記第１層間絶縁膜６２及び前記第１絶縁膜パターン５７の上部面は実質的に同一平面上に露出することができる。ここで、前記下部電極６０の幅Ｗ１は、図１０で説明したように前記導電膜の蒸着厚さと前記導電膜に対する異方性エッチングとによって決まるので、写真工程の限界以下で形成できる。
一方、本発明の他の実施例において、前記下部電極６０を形成した後に前記下部電極６０をエッチングしてリセスする工程をさらに加えることができる。前記エッチング工程を加えた場合、前記下部電極６０の上部面は前記第１層間絶縁膜６２及び前記第１絶縁膜パターン５７の上部面よりも５０Åないし２００Åの下にリセスすることができる。
図１５及び図１６を参照すると、前記下部電極６０を有する半導体基板５１の全面上に第２絶縁膜を形成する。前記第２絶縁膜は化学気相蒸着方法によるシリコン窒化膜、またはシリコン酸窒化膜で形成できる。続いて、前記第２絶縁膜をパターニングして前記下部電極６０を横切る第２絶縁膜パターン６４を形成する。その結果、前記第２絶縁膜パターン６４によって前記下部電極６０の上部面の一部が覆われて前記下部電極６０の上部面の残り部が露出される。
図１７及び図１８を参照すると、前記第２絶縁膜パターン６４を有する半導体基板５１の全面上に相変化物質膜を形成する。前記相変化物質膜を異方性エッチングして前記第２絶縁膜パターン６４の側壁に相変化物質スペーサ６６を形成する。前記相変化物質スペーサ６６は前記下部電極６０を横切る方向に形成することができ、前記下部電極６０に電気的に接続される。
前記相変化物質膜はカルコゲナイド膜（ｃｈａｌｃｏｇｅｎｉｄｅ ｌａｙｅｒ）で形成できる、例えば、前記相変化物質膜はゲルマニウム（Ｇｅ）、スティビウム（Ｓｂ）及びテルリウム（Ｔｅ）の合金膜（以下、「ＧＳＴ合金膜」という）で形成できる。さらに、前記相変化物質膜は窒素及びシリコンのうち、少なくとも一つからドーピングされたＧＳＴ合金膜（ａｌｌｏｙ ｌａｙｅｒ）で形成できる。この場合に、前記ドープトＧＳＴ合金膜（ｄｏｐｅｄ ＧＳＴ ａｌｌｏｙ ｌａｙｅｒ）は前記アンドープト（ｕｎｄｏｐｅｄ）ＧＳＴ合金膜よりもさらに高い比抵抗（ｒｅｓｉｓｔｉｖｉｔｙ）を有する。これによって、前記ドープトＧＳＴ合金膜は同一電流レベルで前記アンドープトＧＳＴ合金膜よりも高いジュール熱（ｊｏｕｌｅ ｈｅａｔ）を発生する。結果的に、前記相変化物質膜を前記ドープトＧＳＴ合金膜で形成すれば、前記相変化物質膜の相変移効率（ｐｈａｓｅ ｔｒａｎｓｉｔｉｏｎ ｅｆｆｉｃｉｅｎｃｙ）を改善することができる。
図１９及び図２０を参照すると、前記相変化物質スペーサ６６を有する半導体基板５１の全面上にコンフォーマル第２層間絶縁膜６８を形成する。前記第２層間絶縁膜６８は化学気相蒸着方法によるシリコン酸化膜で形成できる。
図２１及び図２２を参照すると、前記第２層間絶縁膜６８及び前記相変化物質スペーサ６６を平坦化して前記下部電極６０の上部面を横切って前記下部電極６０に電気的に接続される相変化物質パターン７０を形成する。前記平坦化には前記第２絶縁膜パターン６４を停止膜として用いる化学機械的研磨（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ；ＣＭＰ）工程を用いることができる。その結果、前記相変化物質パターン７０、前記第２層間絶縁膜６８及び前記第２絶縁膜パターン６４の上部面は実質的に同一平面上に露出することができる。ここで、前記相変化物質パターン７０の幅Ｗ２は、図１８で説明したように前記相変化物質膜の蒸着厚さと前記相変化物質膜に対する異方性エッチングとによって決まるので、写真工程の限界以下で形成できる。
図２３及び図２４を参照すると、前記相変化物質パターン７０上に前記相変化物質パターン７０と電気的に接続される上部配線７５を形成する。詳しくは、前記相変化物質パターン７０、前記第２層間絶縁膜６８及び前記第２絶縁膜パターン６４の上部面を覆う上部金属膜を形成する。前記相変化物質パターン７０と前記上部金属膜との間に障壁金属膜をさらに形成することができる。前記上部金属膜はアルミニウムのような導電膜で形成することができる。前記障壁金属膜はチタン（Ｔｉ）膜、または窒化チタン（ＴｉＮ）膜の中から選択された少なくとも一つの膜で形成できる。前記上部金属膜及び前記障壁金属膜を順にパターニングして上部金属パターン７３及び障壁金属パターン７２を形成する。順に積層された前記障壁金属パターン７２及び前記上部金属パターン７３は前記上部配線７５の役目をする。
図２５、図２６及び図２７を参照すると、前記下部導電体パターン５５の上部面に前記下部電極６０が形成される。前記下部電極６０の上部面を横切る前記相変化物質パターン７０が形成される。また、前記相変化物質パターン７０上に順に積層された前記障壁金属パターン７２及び前記上部金属パターン７３を含む前記上部配線７５が形成される。
前記下部電極６０と前記相変化物質パターン７０は０°ないし９０°の平面橋脚範囲で互いに交差するように形成することができる。例えば、前記下部電極６０と前記相変化物質パターン７０は互いに直交するように形成することができる。そして、前記下部電極６０及び前記相変化物質パターン７０は写真工程限界よりも小さな幅で形成することができる。したがって、前記下部電極６０と前記相変化物質パターン７０との間の活性接触面が最小化することができる。
さらに、前記下部電極６０を通ってプログラム電流が流れる場合、前記相変化物質パターン７０内に半円板の模様の活性容積部（Ｖ）が形成される。前記半円板の模様の活性容積部（Ｖ）は従来技術の半球型と比べて小さな体積を有する。前記活性容積部（Ｖ）が小さい体積を有するということは相対的に小さいプログラム電流だけでも前記活性容積部（Ｖ）を非晶質状態（ａｍｏｒｐｈｏｕｓ ｓｔａｔｅ）、または結晶質状態（ｃｒｙｓｔａｌｌｉｎｅ ｓｔａｔｅ）で変換することができるということを意味する。前記相対的に小さなプログラム電流はアクセス（ａｃｃｅｓｓ）素子が占める面積縮小に有利である。すなわち、小さい大きさの前記アクセス素子だけでも十分な電流駆動能力を確保することができる。
また、前記相変化物質パターン７０は前記上部配線７５に電気的に接続される。すなわち、従来技術で一般的に用いられる上部電極が省略される。前記上部電極が省略されることによって、前記上部電極を形成するためのコンタクトホールが要らなく、前記コンタクトホールと前記相変化物質パターン７０との間の整列余裕度（ｏｖｅｒｌａｐ ｍａｒｇｉｎ）確保のための空間も要らなくなる。したがって、工程を単純化する効果があると共に、前記相変化記憶素子の集積度を向上させることができる。
１、５１：半導体基板
１０：下部配線
１２、５３：下部層間絶縁膜
１３：上部層間絶縁膜
１４、６０：下部電極
１６、７０：相変化物質パターン
１７：上部電極
１８、７５：上部配線
２０：活性接触面
２２：活性容積部
３５：金属導電膜
３９：シリコン窒化物スペーサ
５５：下部導電体パターン
５７：第１絶縁膜パターン
５９：導電性スペーサ
５９′：導電性スペーサパターン
６２：第１層間絶縁膜
６４：第２絶縁膜パターン
６６：相変化物質スペーサ
６８：第２層間絶縁膜
７２：障壁金属パターン
７３：上部金属パターン
Ｖ：活性容積部
Ｗ１：電極６０の幅
Ｗ２：パターン７０の幅
１０：下部配線
１２、５３：下部層間絶縁膜
１３：上部層間絶縁膜
１４、６０：下部電極
１６、７０：相変化物質パターン
１７：上部電極
１８、７５：上部配線
２０：活性接触面
２２：活性容積部
３５：金属導電膜
３９：シリコン窒化物スペーサ
５５：下部導電体パターン
５７：第１絶縁膜パターン
５９：導電性スペーサ
５９′：導電性スペーサパターン
６２：第１層間絶縁膜
６４：第２絶縁膜パターン
６６：相変化物質スペーサ
６８：第２層間絶縁膜
７２：障壁金属パターン
７３：上部金属パターン
Ｖ：活性容積部
Ｗ１：電極６０の幅
Ｗ２：パターン７０の幅
Claims (20)
- 半導体基板上に下部導電体パターンを形成する段階と、
前記下部導電体パターンを有する半導体基板上に前記下部導電体パターンの上部面を横切って前記下部導電体パターンの一部領域を露出させる第１絶縁膜パターンを形成する段階と、
前記第１絶縁膜パターンの側壁に前記下部導電体パターンと電気的に接続される導電性スペーサパターンを形成する段階と、
前記導電性スペーサパターンを有する半導体基板上に第１層間絶縁膜を形成する段階と、
前記第１層間絶縁膜及び前記導電性スペーサパターンを平坦化して下部電極を形成する段階と、
前記下部電極を有する半導体基板上に前記下部電極上部面を横切って前記下部電極の一部領域を露出させる第２絶縁膜パターンを形成する段階と、
前記第２絶縁膜パターンの側壁に前記下部電極と電気的に接続される相変化物質スペーサを形成する段階と、
前記相変化物質スペーサを有する半導体基板上に第２層間絶縁膜を形成する段階と、
前記第２層間絶縁膜及び前記相変化物質スペーサを平坦化して相変化物質パターンを形成する段階と、
を含むことを特徴とする相変化記憶素子の製造方法。 - 前記第１絶縁膜パターンは、シリコン窒化膜またはシリコン酸窒化膜で形成することを特徴とする、請求項１に記載の相変化記憶素子の製造方法。
- 導電性スペーサパターンを形成する前記段階は、
前記第１絶縁膜パターンを有する半導体基板上に導電膜を形成する段階と、
前記導電膜を異方性エッチングして前記第１絶縁膜パターンの側壁に前記下部導電体パターンと電気的に接続される導電性スペーサを形成する段階と、
前記導電性スペーサをパターニングする段階と、
を含むことを特徴とする、請求項１に記載の相変化記憶素子の製造方法。 - 前記下部電極は、窒化チタン（ＴｉＮ）膜または窒化アルミニウムチタン（ＴｉＡｌＮ）膜で形成することを特徴とする、請求項１に記載の相変化記憶素子の製造方法。
- 前記下部電極、前記第１絶縁膜パターン及び前記第１層間絶縁膜の上部面は、実質的に同一平面上に形成されることを特徴とする、請求項１に記載の相変化記憶素子の製造方法。
- 前記第２絶縁膜パターンを形成する前に、
前記下部電極をエッチングして前記下部電極の上部面が前記第１層間絶縁膜及び前記第１絶縁膜パターンの上部面よりも下にリセスされるように形成することをさらに含むことを特徴とする、請求項１に記載の相変化記憶素子の製造方法。 - 前記下部電極は、写真工程限界よりも小さい幅を有するように形成することを特徴とする、請求項１に記載の相変化記憶素子の製造方法。
- 前記第２絶縁膜パターンは、シリコン窒化膜またはシリコン酸窒化膜で形成することを特徴とする、請求項１に記載の相変化記憶素子の製造方法。
- 相変化物質スペーサを形成する前記段階は、
前記第２絶縁膜パターンを有する半導体基板上に相変化物質膜を形成する段階と、
前記相変化物質膜を異方性エッチングする段階と、
を含むを特徴とする、請求項１に記載の相変化記憶素子の製造方法。 - 前記相変化物質パターンは、カルコゲナイド膜で形成することを特徴とする、請求項１に記載の相変化記憶素子の製造方法。
- 前記相変化物質パターンは、窒素及びシリコンのうち、少なくとも一つでドーピングされたＧＳＴ（ＧｅＳｂＴｅ）合金膜で形成することを特徴とする、請求項１に記載の相変化記憶素子の製造方法。
- 前記相変化物質パターンは、写真工程限界よりも小さい幅を有するように形成することを特徴とする、請求項１に記載の相変化記憶素子の製造方法。
- 前記相変化物質パターンを形成した後、
前記第２層間絶縁膜及び前記第２絶縁膜パターン上に前記相変化物質パターンと電気的に接続される上部配線を形成することをさらに含むを特徴とする、請求項１に記載の相変化記憶素子の製造方法。 - 前記上部配線は、順に積層された障壁金属パターン及び上部金属パターンで形成することを特徴とする、請求項１３に記載の相変化記憶素子の製造方法。
- 前記障壁金属パターンは、チタン（Ｔｉ）膜または窒化チタン（ＴｉＮ）膜の中から選択された少なくとも一つの膜で形成することを特徴とする、請求項１４に記載の相変化記憶素子の製造方法。
- 前記下部電極及び前記相変化物質パターンは、０°ないし９０°の平面橋脚範囲で互いに交差するように形成することを特徴とする、請求項１に記載の相変化記憶素子の製造方法。
- 半導体基板上に下部導電体パターンを形成する段階と、
前記下部導電体パターンを有する半導体基板上に前記下部導電体パターンの上部面を横切って前記下部導電体パターンの一部領域を露出させる第１絶縁膜パターンを形成する段階と、
前記第１絶縁膜パターンの側壁に前記下部導電体パターンと電気的に接続される導電性スペーサパターンを形成する段階と、
前記導電性スペーサパターンを有する半導体基板上に第１層間絶縁膜を形成する段階と、
前記第１層間絶縁膜及び前記導電性スペーサパターンを平坦化して下部電極を形成する段階と、
前記下部電極をエッチングして前記下部電極の上部面が前記第１層間絶縁膜及び前記第１絶縁膜パターンの上部面よりも下にリセスされるように形成する段階と、
前記下部電極を有する半導体基板上に前記下部電極の上部面を横切って前記下部電極の一部領域を露出させる第２絶縁膜パターンを形成する段階と、
前記第２絶縁膜パターンの側壁に前記下部電極と電気的に接続される相変化物質スペーサを形成する段階と、
前記相変化物質スペーサを有する半導体基板上に第２層間絶縁膜を形成する段階と、
前記第２層間絶縁膜及び前記相変化物質スペーサを平坦化して相変化物質パターンを形成する段階と、
前記相変化物質パターンを有する半導体基板上に前記相変化物質パターンと電気的に接続される上部配線を形成する段階と、
を含むことを特徴とする相変化記憶素子の製造方法。 - 前記下部電極は、写真工程限界よりも小さい幅を有するように形成することを特徴とする、請求項１７に記載の相変化記憶素子の製造方法。
- 前記相変化物質パターンは、写真工程限界よりも小さい幅を有するように形成することを特徴とする、請求項１７に記載の相変化記憶素子の製造方法。
- 前記下部電極及び前記相変化物質パターンは、０°ないし９０°の平面橋脚範囲で互いに交差するように形成することを特徴とする、請求項１７に記載の相変化記憶素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2004-0069361 | 2004-08-31 | ||
| KR1020040069361A KR100568543B1 (ko) | 2004-08-31 | 2004-08-31 | 작은 접점을 갖는 상변화 기억 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006074028A true JP2006074028A (ja) | 2006-03-16 |
| JP4896464B2 JP4896464B2 (ja) | 2012-03-14 |
Family
ID=36154251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005232327A Expired - Fee Related JP4896464B2 (ja) | 2004-08-31 | 2005-08-10 | 小さな接点を有する相変化記憶素子の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7465675B2 (ja) |
| JP (1) | JP4896464B2 (ja) |
| KR (1) | KR100568543B1 (ja) |
| CN (1) | CN1763986A (ja) |
Cited By (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006173635A (ja) * | 2004-12-16 | 2006-06-29 | Korea Inst Of Science & Technology | ＡｌＮ熱放出層及びＴｉＮ下部電極が適用された相変化メモリ |
| JP2007220768A (ja) * | 2006-02-15 | 2007-08-30 | Matsushita Electric Ind Co Ltd | 不揮発性記憶素子およびその製造方法 |
| JP2007527124A (ja) * | 2005-05-02 | 2007-09-20 | キモンダ アクチエンゲゼルシャフト | 相変化メモリ装置 |
| JP2007294998A (ja) * | 2005-12-02 | 2007-11-08 | Sharp Corp | 可変抵抗素子及びその製造方法 |
| JP2007329471A (ja) * | 2006-05-18 | 2007-12-20 | Qimonda North America Corp | ドープされた相変化材料を含むメモリセル |
| JP2008300820A (ja) * | 2007-05-31 | 2008-12-11 | Ind Technol Res Inst | 相変化メモリ装置とその製造方法 |
| WO2009114177A2 (en) * | 2008-03-14 | 2009-09-17 | Micron Technology, Inc. | Phase change memory cell with constriction structure |
| WO2009122583A1 (ja) * | 2008-04-03 | 2009-10-08 | 株式会社 東芝 | 不揮発性記憶装置及びその製造方法 |
| WO2009122582A1 (ja) * | 2008-04-03 | 2009-10-08 | 株式会社 東芝 | 不揮発性記憶装置及びその製造方法 |
| JP2011129934A (ja) * | 2009-12-21 | 2011-06-30 | Samsung Electronics Co Ltd | 可変抵抗メモリ装置及びその製造方法 |
| WO2012040015A2 (en) * | 2010-09-22 | 2012-03-29 | Bridgelux, Inc. | Led- based replacement for fluorescent light source |
| US8168479B2 (en) | 2009-03-04 | 2012-05-01 | Samsung Electronics Co., Ltd | Resistance variable memory device and method of fabricating the same |
| WO2012054155A3 (en) * | 2010-10-21 | 2012-06-07 | Micron Technology, Inc. | Integrated circuitry comprising nonvolatile memory cells and methods of forming a nonvolatile memory cell |
| JP4989631B2 (ja) * | 2006-03-30 | 2012-08-01 | パナソニック株式会社 | 不揮発性記憶素子 |
| US8411477B2 (en) | 2010-04-22 | 2013-04-02 | Micron Technology, Inc. | Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells |
| US8427859B2 (en) | 2010-04-22 | 2013-04-23 | Micron Technology, Inc. | Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells |
| US8431458B2 (en) | 2010-12-27 | 2013-04-30 | Micron Technology, Inc. | Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells |
| US8537592B2 (en) | 2011-04-15 | 2013-09-17 | Micron Technology, Inc. | Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells |
| US8674336B2 (en) | 2008-04-08 | 2014-03-18 | Micron Technology, Inc. | Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays |
| US8681531B2 (en) | 2011-02-24 | 2014-03-25 | Micron Technology, Inc. | Memory cells, methods of forming memory cells, and methods of programming memory cells |
| US8753949B2 (en) | 2010-11-01 | 2014-06-17 | Micron Technology, Inc. | Nonvolatile memory cells and methods of forming nonvolatile memory cells |
| US8791447B2 (en) | 2011-01-20 | 2014-07-29 | Micron Technology, Inc. | Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells |
| US8811063B2 (en) | 2010-11-01 | 2014-08-19 | Micron Technology, Inc. | Memory cells, methods of programming memory cells, and methods of forming memory cells |
| US8976566B2 (en) | 2010-09-29 | 2015-03-10 | Micron Technology, Inc. | Electronic devices, memory devices and memory arrays |
| US9111788B2 (en) | 2008-06-18 | 2015-08-18 | Micron Technology, Inc. | Memory device constructions, memory cell forming methods, and semiconductor construction forming methods |
| US9343145B2 (en) | 2008-01-15 | 2016-05-17 | Micron Technology, Inc. | Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices |
| US9343665B2 (en) | 2008-07-02 | 2016-05-17 | Micron Technology, Inc. | Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array |
| US9412421B2 (en) | 2010-06-07 | 2016-08-09 | Micron Technology, Inc. | Memory arrays |
| US9454997B2 (en) | 2010-12-02 | 2016-09-27 | Micron Technology, Inc. | Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells |
| US9577186B2 (en) | 2008-05-02 | 2017-02-21 | Micron Technology, Inc. | Non-volatile resistive oxide memory cells and methods of forming non-volatile resistive oxide memory cells |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100682948B1 (ko) * | 2005-07-08 | 2007-02-15 | 삼성전자주식회사 | 상전이 메모리 소자 및 그 제조방법 |
| KR100682969B1 (ko) * | 2005-08-04 | 2007-02-15 | 삼성전자주식회사 | 상변화 물질, 이를 포함하는 상변화 램과 이의 제조 및 동작 방법 |
| US7973384B2 (en) * | 2005-11-02 | 2011-07-05 | Qimonda Ag | Phase change memory cell including multiple phase change material portions |
| KR100680976B1 (ko) * | 2006-01-23 | 2007-02-09 | 주식회사 하이닉스반도체 | 상변환 기억 소자 및 그의 제조방법 |
| US20070267618A1 (en) * | 2006-05-17 | 2007-11-22 | Shoaib Zaidi | Memory device |
| TWI297948B (en) * | 2006-06-26 | 2008-06-11 | Ind Tech Res Inst | Phase change memory device and fabrications thereof |
| KR100749740B1 (ko) * | 2006-08-01 | 2007-08-17 | 삼성전자주식회사 | 상변화 메모리 장치의 제조 방법 |
| TW200810092A (en) * | 2006-08-15 | 2008-02-16 | Ind Tech Res Inst | Phase-change memory and fabrication method thereof |
| US20080265234A1 (en) * | 2007-04-30 | 2008-10-30 | Breitwisch Matthew J | Method of Forming Phase Change Memory Cell With Reduced Switchable Volume |
| US7940552B2 (en) * | 2007-04-30 | 2011-05-10 | Samsung Electronics Co., Ltd. | Multiple level cell phase-change memory device having pre-reading operation resistance drift recovery, memory systems employing such devices and methods of reading memory devices |
| KR100914267B1 (ko) * | 2007-06-20 | 2009-08-27 | 삼성전자주식회사 | 가변저항 메모리 장치 및 그것의 형성방법 |
| US7812333B2 (en) * | 2007-06-28 | 2010-10-12 | Qimonda North America Corp. | Integrated circuit including resistivity changing material having a planarized surface |
| KR101308549B1 (ko) * | 2007-07-12 | 2013-09-13 | 삼성전자주식회사 | 멀티-레벨 상변환 메모리 장치 및 그것의 쓰기 방법 |
| US7667293B2 (en) * | 2007-09-13 | 2010-02-23 | Macronix International Co., Ltd. | Resistive random access memory and method for manufacturing the same |
| US7642125B2 (en) | 2007-09-14 | 2010-01-05 | Macronix International Co., Ltd. | Phase change memory cell in via array with self-aligned, self-converged bottom electrode and method for manufacturing |
| US8338812B2 (en) * | 2008-01-16 | 2012-12-25 | Micron Technology, Inc. | Vertical spacer electrodes for variable-resistance material memories and vertical spacer variable-resistance material memory cells |
| US20100051896A1 (en) * | 2008-09-02 | 2010-03-04 | Samsung Electronics Co., Ltd. | Variable resistance memory device using a channel-shaped variable resistance pattern |
| KR101486984B1 (ko) * | 2008-10-30 | 2015-01-30 | 삼성전자주식회사 | 가변 저항 메모리 소자 및 그 형성방법 |
| KR20100082604A (ko) * | 2009-01-09 | 2010-07-19 | 삼성전자주식회사 | 가변저항 메모리 장치 및 그의 형성 방법 |
| WO2011011912A1 (en) * | 2009-07-28 | 2011-02-03 | Beijing Huizhi Fountain Science Co., Ltd | Phase change memory and manufacturing method thereof |
| US20110049456A1 (en) * | 2009-09-03 | 2011-03-03 | Macronix International Co., Ltd. | Phase change structure with composite doping for phase change memory |
| CN102376880B (zh) * | 2010-08-10 | 2013-10-23 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器存储单元的制作方法 |
| US8497182B2 (en) | 2011-04-19 | 2013-07-30 | Macronix International Co., Ltd. | Sidewall thin film electrode with self-aligned top electrode and programmable resistance memory |
| CN103022348B (zh) * | 2011-09-27 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其形成方法 |
| KR20130042975A (ko) * | 2011-10-19 | 2013-04-29 | 삼성전자주식회사 | 작은 콘택을 갖는 비-휘발성 메모리소자 형성 방법 및 관련된 소자 |
| TWI469408B (zh) * | 2012-05-07 | 2015-01-11 | Univ Feng Chia | 超薄與多層結構相變化記憶體元件 |
| CN103456880B (zh) * | 2012-05-30 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器、其底部接触结构及其各自制作方法 |
| US8927957B2 (en) | 2012-08-09 | 2015-01-06 | Macronix International Co., Ltd. | Sidewall diode driving device and memory using same |
| US8916414B2 (en) | 2013-03-13 | 2014-12-23 | Macronix International Co., Ltd. | Method for making memory cell by melting phase change material in confined space |
| US9672906B2 (en) | 2015-06-19 | 2017-06-06 | Macronix International Co., Ltd. | Phase change memory with inter-granular switching |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003115574A (ja) * | 2001-09-28 | 2003-04-18 | Hewlett Packard Co <Hp> | ワンタイムプログラマブルヒューズ／アンチヒューズの組み合わせを用いたメモリセル |
| JP2004146500A (ja) * | 2002-10-23 | 2004-05-20 | Matsushita Electric Ind Co Ltd | 薄膜の加工方法 |
| WO2004057676A2 (en) * | 2002-12-19 | 2004-07-08 | Koninklijke Philips Electronics N.V. | Electric device with phase change material and parallel heater |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6420725B1 (en) * | 1995-06-07 | 2002-07-16 | Micron Technology, Inc. | Method and apparatus for forming an integrated circuit electrode having a reduced contact area |
| US6031287A (en) | 1997-06-18 | 2000-02-29 | Micron Technology, Inc. | Contact structure and memory element incorporating the same |
| US20030075778A1 (en) * | 1997-10-01 | 2003-04-24 | Patrick Klersy | Programmable resistance memory element and method for making same |
| JP2002150605A (ja) | 2000-11-06 | 2002-05-24 | Teijin Ltd | 高密度光ディスク |
| US6514788B2 (en) * | 2001-05-29 | 2003-02-04 | Bae Systems Information And Electronic Systems Integration Inc. | Method for manufacturing contacts for a Chalcogenide memory device |
| US6774387B2 (en) * | 2001-06-26 | 2004-08-10 | Ovonyx, Inc. | Programmable resistance memory element |
| US6764894B2 (en) * | 2001-08-31 | 2004-07-20 | Ovonyx, Inc. | Elevated pore phase-change memory |
| EP1318552A1 (en) * | 2001-12-05 | 2003-06-11 | STMicroelectronics S.r.l. | Small area contact region, high efficiency phase change memory cell and fabrication method thereof |
| US6864503B2 (en) | 2002-08-09 | 2005-03-08 | Macronix International Co., Ltd. | Spacer chalcogenide memory method and device |
| KR100448893B1 (ko) | 2002-08-23 | 2004-09-16 | 삼성전자주식회사 | 상전이 기억 소자 구조 및 그 제조 방법 |
| KR100448895B1 (ko) * | 2002-10-25 | 2004-09-16 | 삼성전자주식회사 | 상변환 기억셀들 및 그 제조방법들 |
| KR20040047272A (ko) * | 2002-11-29 | 2004-06-05 | 삼성전자주식회사 | 상전이형 반도체 메모리 장치 |
| US7049623B2 (en) * | 2002-12-13 | 2006-05-23 | Ovonyx, Inc. | Vertical elevated pore phase change memory |
| KR20040054250A (ko) * | 2002-12-18 | 2004-06-25 | 삼성전자주식회사 | 상전이 메모리 셀 및 그 형성방법 |
| KR100504698B1 (ko) * | 2003-04-02 | 2005-08-02 | 삼성전자주식회사 | 상변화 기억 소자 및 그 형성 방법 |
| US6815704B1 (en) * | 2003-09-04 | 2004-11-09 | Silicon Storage Technology, Inc. | Phase change memory device employing thermally insulating voids |
| US7291556B2 (en) * | 2003-12-12 | 2007-11-06 | Samsung Electronics Co., Ltd. | Method for forming small features in microelectronic devices using sacrificial layers |
| US7858980B2 (en) * | 2004-03-01 | 2010-12-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Reduced active area in a phase change memory structure |
| US7135727B2 (en) * | 2004-11-10 | 2006-11-14 | Macronix International Co., Ltd. | I-shaped and L-shaped contact structures and their fabrication methods |
| US7348590B2 (en) * | 2005-02-10 | 2008-03-25 | Infineon Technologies Ag | Phase change memory cell with high read margin at low power operation |
| US7408240B2 (en) * | 2005-05-02 | 2008-08-05 | Infineon Technologies Ag | Memory device |
| US7910904B2 (en) * | 2005-05-12 | 2011-03-22 | Ovonyx, Inc. | Multi-level phase change memory |
-
2004
- 2004-08-31 KR KR1020040069361A patent/KR100568543B1/ko not_active IP Right Cessation
-
2005
- 2005-06-09 US US11/149,499 patent/US7465675B2/en active Active
- 2005-08-10 JP JP2005232327A patent/JP4896464B2/ja not_active Expired - Fee Related
- 2005-08-31 CN CNA200510096679XA patent/CN1763986A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003115574A (ja) * | 2001-09-28 | 2003-04-18 | Hewlett Packard Co <Hp> | ワンタイムプログラマブルヒューズ／アンチヒューズの組み合わせを用いたメモリセル |
| JP2004146500A (ja) * | 2002-10-23 | 2004-05-20 | Matsushita Electric Ind Co Ltd | 薄膜の加工方法 |
| WO2004057676A2 (en) * | 2002-12-19 | 2004-07-08 | Koninklijke Philips Electronics N.V. | Electric device with phase change material and parallel heater |
Cited By (77)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006173635A (ja) * | 2004-12-16 | 2006-06-29 | Korea Inst Of Science & Technology | ＡｌＮ熱放出層及びＴｉＮ下部電極が適用された相変化メモリ |
| JP2007527124A (ja) * | 2005-05-02 | 2007-09-20 | キモンダ アクチエンゲゼルシャフト | 相変化メモリ装置 |
| JP2007294998A (ja) * | 2005-12-02 | 2007-11-08 | Sharp Corp | 可変抵抗素子及びその製造方法 |
| JP2007220768A (ja) * | 2006-02-15 | 2007-08-30 | Matsushita Electric Ind Co Ltd | 不揮発性記憶素子およびその製造方法 |
| JP4989631B2 (ja) * | 2006-03-30 | 2012-08-01 | パナソニック株式会社 | 不揮発性記憶素子 |
| JP2007329471A (ja) * | 2006-05-18 | 2007-12-20 | Qimonda North America Corp | ドープされた相変化材料を含むメモリセル |
| JP2008300820A (ja) * | 2007-05-31 | 2008-12-11 | Ind Technol Res Inst | 相変化メモリ装置とその製造方法 |
| US10262734B2 (en) | 2008-01-15 | 2019-04-16 | Micron Technology, Inc. | Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices |
| US10790020B2 (en) | 2008-01-15 | 2020-09-29 | Micron Technology, Inc. | Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices |
| US9805792B2 (en) | 2008-01-15 | 2017-10-31 | Micron Technology, Inc. | Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices |
| US11393530B2 (en) | 2008-01-15 | 2022-07-19 | Micron Technology, Inc. | Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices |
| US9343145B2 (en) | 2008-01-15 | 2016-05-17 | Micron Technology, Inc. | Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices |
| WO2009114177A2 (en) * | 2008-03-14 | 2009-09-17 | Micron Technology, Inc. | Phase change memory cell with constriction structure |
| WO2009114177A3 (en) * | 2008-03-14 | 2009-12-03 | Micron Technology, Inc. | Phase change memory cell with constriction structure |
| WO2009122583A1 (ja) * | 2008-04-03 | 2009-10-08 | 株式会社 東芝 | 不揮発性記憶装置及びその製造方法 |
| US8410540B2 (en) | 2008-04-03 | 2013-04-02 | Kabushiki Kaisha Toshiba | Non-volatile memory device including a stacked structure and voltage application portion |
| US8698228B2 (en) | 2008-04-03 | 2014-04-15 | Kabushiki Kaisha Toshiba | Non-volatile memory device and method for manufacturing the same |
| WO2009122582A1 (ja) * | 2008-04-03 | 2009-10-08 | 株式会社 東芝 | 不揮発性記憶装置及びその製造方法 |
| US8674336B2 (en) | 2008-04-08 | 2014-03-18 | Micron Technology, Inc. | Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays |
| US9577186B2 (en) | 2008-05-02 | 2017-02-21 | Micron Technology, Inc. | Non-volatile resistive oxide memory cells and methods of forming non-volatile resistive oxide memory cells |
| US9257430B2 (en) | 2008-06-18 | 2016-02-09 | Micron Technology, Inc. | Semiconductor construction forming methods |
| US9559301B2 (en) | 2008-06-18 | 2017-01-31 | Micron Technology, Inc. | Methods of forming memory device constructions, methods of forming memory cells, and methods of forming semiconductor constructions |
| US9111788B2 (en) | 2008-06-18 | 2015-08-18 | Micron Technology, Inc. | Memory device constructions, memory cell forming methods, and semiconductor construction forming methods |
| US9666801B2 (en) | 2008-07-02 | 2017-05-30 | Micron Technology, Inc. | Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array |
| US9343665B2 (en) | 2008-07-02 | 2016-05-17 | Micron Technology, Inc. | Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array |
| US8168479B2 (en) | 2009-03-04 | 2012-05-01 | Samsung Electronics Co., Ltd | Resistance variable memory device and method of fabricating the same |
| US8962438B2 (en) | 2009-12-21 | 2015-02-24 | Samsung Electronics Co., Ltd. | Variable resistance memory device and method of forming the same |
| JP2011129934A (ja) * | 2009-12-21 | 2011-06-30 | Samsung Electronics Co Ltd | 可変抵抗メモリ装置及びその製造方法 |
| KR101617381B1 (ko) | 2009-12-21 | 2016-05-02 | 삼성전자주식회사 | 가변 저항 메모리 장치 및 그 형성 방법 |
| US8542513B2 (en) | 2010-04-22 | 2013-09-24 | Micron Technology, Inc. | Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells |
| US8743589B2 (en) | 2010-04-22 | 2014-06-03 | Micron Technology, Inc. | Arrays of vertically stacked tiers of non-volatile cross point memory cells and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells |
| US8411477B2 (en) | 2010-04-22 | 2013-04-02 | Micron Technology, Inc. | Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells |
| US9036402B2 (en) | 2010-04-22 | 2015-05-19 | Micron Technology, Inc. | Arrays of vertically stacked tiers of non-volatile cross point memory cells |
| US8760910B2 (en) | 2010-04-22 | 2014-06-24 | Micron Technology, Inc. | Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells |
| US8427859B2 (en) | 2010-04-22 | 2013-04-23 | Micron Technology, Inc. | Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells |
| US10746835B1 (en) | 2010-06-07 | 2020-08-18 | Micron Technology, Inc. | Memory arrays |
| US9989616B2 (en) | 2010-06-07 | 2018-06-05 | Micron Technology, Inc. | Memory arrays |
| US9887239B2 (en) | 2010-06-07 | 2018-02-06 | Micron Technology, Inc. | Memory arrays |
| US9412421B2 (en) | 2010-06-07 | 2016-08-09 | Micron Technology, Inc. | Memory arrays |
| US10241185B2 (en) | 2010-06-07 | 2019-03-26 | Micron Technology, Inc. | Memory arrays |
| US10656231B1 (en) | 2010-06-07 | 2020-05-19 | Micron Technology, Inc. | Memory Arrays |
| US10859661B2 (en) | 2010-06-07 | 2020-12-08 | Micron Technology, Inc. | Memory arrays |
| US9697873B2 (en) | 2010-06-07 | 2017-07-04 | Micron Technology, Inc. | Memory arrays |
| US10613184B2 (en) | 2010-06-07 | 2020-04-07 | Micron Technology, Inc. | Memory arrays |
| US8668361B2 (en) | 2010-09-22 | 2014-03-11 | Bridgelux, Inc. | LED-based replacement for fluorescent light source |
| US9599287B2 (en) | 2010-09-22 | 2017-03-21 | Bridgelux, Inc. | LED-based replacement for fluorescent light source |
| US11428371B2 (en) | 2010-09-22 | 2022-08-30 | Bridgelux, Inc. | LED-based replacement for fluorescent light source |
| WO2012040015A3 (en) * | 2010-09-22 | 2012-06-07 | Bridgelux, Inc. | Led- based replacement for fluorescent light source |
| US11846394B2 (en) | 2010-09-22 | 2023-12-19 | Bridgelux, Inc. | LED-based replacement for fluorescent light source |
| US10132450B2 (en) | 2010-09-22 | 2018-11-20 | Bridgelux Inc. | LED-based replacement for fluorescent light source |
| WO2012040015A2 (en) * | 2010-09-22 | 2012-03-29 | Bridgelux, Inc. | Led- based replacement for fluorescent light source |
| US10551008B2 (en) | 2010-09-22 | 2020-02-04 | Bridgelux Inc. | LED-based replacement for fluorescent light source |
| US8976566B2 (en) | 2010-09-29 | 2015-03-10 | Micron Technology, Inc. | Electronic devices, memory devices and memory arrays |
| US9705078B2 (en) | 2010-10-21 | 2017-07-11 | Micron Technology, Inc. | Integrated circuitry comprising nonvolatile memory cells and methods of forming a nonvolatile memory cell |
| US8883604B2 (en) | 2010-10-21 | 2014-11-11 | Micron Technology, Inc. | Integrated circuitry comprising nonvolatile memory cells and methods of forming a nonvolatile memory cell |
| US8759809B2 (en) | 2010-10-21 | 2014-06-24 | Micron Technology, Inc. | Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer |
| KR101484870B1 (ko) * | 2010-10-21 | 2015-01-20 | 마이크론 테크놀로지, 인크 | 비휘발성 메모리 셀을 포함하는 집적 회로 및 비휘발성 메모리 셀 형성 방법 |
| US9245964B2 (en) | 2010-10-21 | 2016-01-26 | Micron Technology, Inc. | Integrated circuitry comprising nonvolatile memory cells and methods of forming a nonvolatile memory cell |
| CN103180950A (zh) * | 2010-10-21 | 2013-06-26 | 美光科技公司 | 包括非易失性存储器单元的集成电路和形成非易失性存储器单元的方法 |
| WO2012054155A3 (en) * | 2010-10-21 | 2012-06-07 | Micron Technology, Inc. | Integrated circuitry comprising nonvolatile memory cells and methods of forming a nonvolatile memory cell |
| US8811063B2 (en) | 2010-11-01 | 2014-08-19 | Micron Technology, Inc. | Memory cells, methods of programming memory cells, and methods of forming memory cells |
| US8753949B2 (en) | 2010-11-01 | 2014-06-17 | Micron Technology, Inc. | Nonvolatile memory cells and methods of forming nonvolatile memory cells |
| US9117998B2 (en) | 2010-11-01 | 2015-08-25 | Micron Technology, Inc. | Nonvolatile memory cells and methods of forming nonvolatile memory cells |
| US8796661B2 (en) | 2010-11-01 | 2014-08-05 | Micron Technology, Inc. | Nonvolatile memory cells and methods of forming nonvolatile memory cell |
| US9406878B2 (en) | 2010-11-01 | 2016-08-02 | Micron Technology, Inc. | Resistive memory cells with two discrete layers of programmable material, methods of programming memory cells, and methods of forming memory cells |
| US9454997B2 (en) | 2010-12-02 | 2016-09-27 | Micron Technology, Inc. | Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells |
| US8431458B2 (en) | 2010-12-27 | 2013-04-30 | Micron Technology, Inc. | Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells |
| US8652909B2 (en) | 2010-12-27 | 2014-02-18 | Micron Technology, Inc. | Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells array of nonvolatile memory cells |
| US9034710B2 (en) | 2010-12-27 | 2015-05-19 | Micron Technology, Inc. | Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells |
| US9093368B2 (en) | 2011-01-20 | 2015-07-28 | Micron Technology, Inc. | Nonvolatile memory cells and arrays of nonvolatile memory cells |
| US8791447B2 (en) | 2011-01-20 | 2014-07-29 | Micron Technology, Inc. | Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells |
| US8681531B2 (en) | 2011-02-24 | 2014-03-25 | Micron Technology, Inc. | Memory cells, methods of forming memory cells, and methods of programming memory cells |
| US9257648B2 (en) | 2011-02-24 | 2016-02-09 | Micron Technology, Inc. | Memory cells, methods of forming memory cells, and methods of programming memory cells |
| US9424920B2 (en) | 2011-02-24 | 2016-08-23 | Micron Technology, Inc. | Memory cells, methods of forming memory cells, and methods of programming memory cells |
| US8854863B2 (en) | 2011-04-15 | 2014-10-07 | Micron Technology, Inc. | Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells |
| US8537592B2 (en) | 2011-04-15 | 2013-09-17 | Micron Technology, Inc. | Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells |
| US9184385B2 (en) | 2011-04-15 | 2015-11-10 | Micron Technology, Inc. | Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1763986A (zh) | 2006-04-26 |
| KR20060020514A (ko) | 2006-03-06 |
| US7465675B2 (en) | 2008-12-16 |
| JP4896464B2 (ja) | 2012-03-14 |
| KR100568543B1 (ko) | 2006-04-07 |
| US20060046509A1 (en) | 2006-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4896464B2 (ja) | 小さな接点を有する相変化記憶素子の製造方法 | |
| KR100883412B1 (ko) | 자기 정렬된 전극을 갖는 상전이 메모리소자의 제조방법,관련된 소자 및 전자시스템 | |
| JP5469814B2 (ja) | 相転移メモリ素子及びその製造方法 | |
| KR100626381B1 (ko) | 상변화 기억 소자 및 그 형성 방법 | |
| US6995388B2 (en) | Phase changeable memory devices and methods of forming the same in which an upper electrode includes a tip that extends toward a lower electrode | |
| JP5058466B2 (ja) | ビア構造体の形成方法及びこのようなビア構造体を合併させた相変化記憶素子の製造方法 | |
| US7105396B2 (en) | Phase changeable memory cells and methods of fabricating the same | |
| KR100791077B1 (ko) | 작은 전이영역을 갖는 상전이 메모리소자 및 그 제조방법 | |
| KR101569466B1 (ko) | 반도체 기억 소자 및 그 형성 방법 | |
| US7745811B2 (en) | Phase change memory devices and methods for fabricating the same | |
| JP2008198979A (ja) | マルチビット相転移メモリ素子及びその製造方法 | |
| JP2008153664A (ja) | 相変化メモリ素子とその製造方法及び動作方法 | |
| KR100629265B1 (ko) | 국부적인 고저항영역을 구비하는 도전층 형성방법 및 이를사용하여 제조된 반도체 소자 | |
| US8772855B2 (en) | Semiconductor device including resistor and method of fabricating the same | |
| US7678642B2 (en) | Method for manufacturing phase change memory device using a patterning process | |
| CN109888096B (zh) | 存储单元及其制造方法、以及存储装置 | |
| JP4428228B2 (ja) | 半導体装置 | |
| KR101429724B1 (ko) | 콘택 구조체 형성방법, 이를 이용하는 반도체소자의 제조방법 및 그에 의해 제조된 반도체소자 | |
| US7675054B2 (en) | Phase change memory devices and methods for fabricating the same | |
| KR101097865B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR20100000927A (ko) | 상변화 메모리 장치의 제조 방법 | |
| KR101178835B1 (ko) | 상변환 기억 소자의 제조방법 | |
| KR100680976B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR100728985B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR100895819B1 (ko) | 상변화 기억 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080807 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110825 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111027 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111122 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111221 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |