JP2006173635A - ＡｌＮ熱放出層及びＴｉＮ下部電極が適用された相変化メモリ - Google Patents
ＡｌＮ熱放出層及びＴｉＮ下部電極が適用された相変化メモリ Download PDFInfo
- Publication number
- JP2006173635A JP2006173635A JP2005363771A JP2005363771A JP2006173635A JP 2006173635 A JP2006173635 A JP 2006173635A JP 2005363771 A JP2005363771 A JP 2005363771A JP 2005363771 A JP2005363771 A JP 2005363771A JP 2006173635 A JP2006173635 A JP 2006173635A
- Authority
- JP
- Japan
- Prior art keywords
- phase change
- lower electrode
- change material
- electrode
- release layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 93
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 title claims abstract 16
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000012782 phase change material Substances 0.000 claims description 98
- 230000008859 change Effects 0.000 claims description 92
- 230000017525 heat dissipation Effects 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 abstract description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 112
- 239000010410 layer Substances 0.000 description 106
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 80
- 238000000034 method Methods 0.000 description 42
- 230000008569 process Effects 0.000 description 23
- 238000004519 manufacturing process Methods 0.000 description 22
- 239000010936 titanium Substances 0.000 description 16
- 239000007772 electrode material Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- 238000000059 patterning Methods 0.000 description 11
- 125000006850 spacer group Chemical group 0.000 description 11
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000009826 distribution Methods 0.000 description 7
- 238000001816 cooling Methods 0.000 description 6
- 230000004907 flux Effects 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 240000006829 Ficus sundaica Species 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8413—Electrodes adapted for resistive heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/861—Thermal details
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】相変化物質と電極間に発生した熱が素子の内部に移動せずに迅速に外部に放出されるため、低電流高速動作が可能になり、信頼性が向上する相変化メモリを提供する。
【解決手段】基板、下部電極、相変化物質、上部電極及び熱放出層から構成される相変化メモリにおいて、前記熱放出層として、熱伝導率の高いＡｌＮ熱放出層を含み、前記下部電極として、少ない電流で多量の熱を発生し、かつ熱伝導率の低いＴｉＮ下部電極を含むを含むことを特徴とする。
【選択図】 図１Ｄ
【解決手段】基板、下部電極、相変化物質、上部電極及び熱放出層から構成される相変化メモリにおいて、前記熱放出層として、熱伝導率の高いＡｌＮ熱放出層を含み、前記下部電極として、少ない電流で多量の熱を発生し、かつ熱伝導率の低いＴｉＮ下部電極を含むを含むことを特徴とする。
【選択図】 図１Ｄ
Description
本発明は、基板、ＴｉＮ下部電極、相変化物質、上部電極及びＡｌＮ熱放出層を含む相変化メモリ（Phase-change RAM）に関し、より詳しくは、低電流高速動作ができ、信頼性が向上した相変化メモリに関する。
現在、半導体メモリ技術において、ＤＲＡＭ、ＳＲＡＭ、ＦＬＡＳＨなどの記憶素子を代替する次世代メモリ技術の開発が活発に行われている。このうち、抵抗変化を利用した相変化メモリは、他の次世代メモリに比べて構造が簡単で、かつ優れた諸特性を有するため、多くの関心を集めている。抵抗変化を利用した相変化メモリは、将来、ＦＬＡＳＨメモリでの代替を始め、ＤＲＡＭ、ＳＲＡＭでの代替を経て、最終的には補助記憶装置を代替することができると期待されている。
相変化メモリは、特定物質の相を熱を加えて変化させることにより、物質の相の変化による抵抗の変化を利用する。相変化メモリは、物質の相変化による抵抗変化を判断してデータを保存する次世代メモリ半導体である。この相変化メモリは、安定したメモリとしての動作特性を容易に確保することができ、外部状況による変化に影響を受けにくいという特性を有する。光メモリとしての応用では、レーザーで加熱して相変化を起こすことにより、書き込みと消去を実行する。電気メモリとしての応用では、電流を供給して熱を発生させて、相変化を起こすことにより書き込みと消去を実行する。相変化物質を利用した相変化メモリの研究は、最近数年間行われ、未だだ商用化された製品はないが、現在テストメモリの製作が行われている。
現在開発中の相変化メモリは、上部電極と下部電極間を電気的に絶縁すると共に、相変化物質から発生する熱を素子の外部に放出するためにシリコン酸化膜（ＳｉＯ２）を使用している。しかしながら、絶縁層としてシリコン酸化膜を使用する場合、相変化物質と下部電極間の界面から発生した熱が下部電極の上段にある前記シリコン酸化膜層を通じて外部に放出されず、一次的に熱伝導率に優れた電極物質を通じて素子の内部に伝達される。このように、熱が外部に円滑に放出されずに内部に伝達される場合、セット−リセット（set-reset）を繰り返すと、素子の内部に熱が蓄積されるため、素子の故障の原因になる。また、シリコン酸化膜が熱を迅速に放出できないため、素子全体の温度が上昇する。よって、相変化物質の冷却時間が長くなるため、リセット時間が長くなる。さらに、相変化物質の一部分では、リセットしても、再びセットされる現象が起こるため、素子の高速動作及び信頼性に問題が発生する。
一方、相変化メモリの低電力及び高集積化の観点から見ると、電極と接触して相変化を起こす相変化物質の面を可能な限り縮小することが望ましい。しかしながら、加工技術であるフォトリソグラフィ技術の限界により、接触面の縮小による消費電力の低減には限界がある。
本発明の目的は、素子内部の熱が迅速に外部に放出できないため発生する素子の高速動作及び信頼性の問題を解決するために、既存の相変化メモリの電極物質と熱放出層の特性を改善することにより、相変化物質の特性を最大限引き出すように素子の特性を改善する技術を提供することにある。
このような目的を達成するために、電極物質と熱放出層の特性を改善して相変化物質の特性を最大限引き出すことが実際の素子特性を改善するための効果的な方法であることを見出した。
本発明は、基板、下部電極、相変化物質、上部電極及び熱放出層を含む相変化メモリにおいて、熱放出層として、熱伝導率の高いＡｌＮ熱放出層を含み、下部電極として、熱伝導度が低く、かつ少ない電流で多量の熱を発生するＴｉＮ下部電極を含むことを特徴とする相変化メモリを提供する。これにより、相変化メモリは、相変化物質と電極間に発生した熱が素子の内部に移動せずに、外部に迅速に放出されるため、低電流高速動作が可能になり、信頼性が向上される。
本発明の他の態様は、ＴｉＮ下部電極、相変化物質及び上部電極は順次形成され、ここで相変化物質の一部はエッチングされて、ＴｉＮ下部電極と相変化物質との接触面は、ＴｉＮ下部電極よりも小さく形成され、ＴｉＮ下部電極、相変化物質及び上部電極の周囲に、ＡｌＮ熱放出層が形成された構造を有する相変化メモリである。
本発明の他の態様は、ＴｉＮ下部電極が形成され、その後、ＴｉＮ下部電極の側断面が露出するように、トレンチを一方側にのみ形成され、相変化物質は、トレンチの表面上に平面状に形成され、それによって、相変化物質との接触部位はＴｉＮ下部電極の側面に形成され、ＡｌＮ熱放出層はＴｉＮ下部電極と相変化物質の周囲に形成されている、構造を含む相変化メモリである。
本発明の他の態様は、ＴｉＮ下部電極とＡｌＮ熱放出層は順次形成され、その後、ＴｉＮ下部電極上のＡｌＮ熱放出層の一部分はエッチングされ、相変化物質はＡｌＮ熱放出層がエッチングされた一部分に平面状に形成され、その後、相変化物質の一部はエッチングにより垂直に切削されて、相変化物質はＴｉＮ下部電極上のＡｌＮ熱放出層の側面に小さい面で残るように形成され、ＡｌＮ熱放出層の側面に形成された相変化物質の上にＡｌＮ熱放出層が更に形成された構造を有する相変化メモリである。
本発明の他の態様は、ＴｉＮ下部電極とＡｌＮ熱放出層は順次形成され、その後、これらの２つの層の一部分はエッチングされて、相変化物質はこれらの２つの層の側断面が両方とも露出するように平面状に形成され、相変化物質はエッチングにより垂直に切削されて、相変化物質はＴｉＮ下部電極とＡｌＮ熱放出層の側面に接触して位置する、構造を有する相変化メモリである。
本発明は、基板、下部電極、相変化物質、上部電極及び熱放出層を含む相変化メモリにおいて、熱放出層として、熱伝導率の高いＡｌＮ熱放出層を含み、下部電極として、熱伝導度が低く、かつ少ない電流で多量の熱を発生するＴｉＮ下部電極を含むことを特徴とする相変化メモリを提供する。これにより、相変化メモリは、相変化物質と電極間に発生した熱が素子の内部に移動せずに、外部に迅速に放出されるため、低電流高速動作が可能になり、信頼性が向上される。
本発明の他の態様は、ＴｉＮ下部電極、相変化物質及び上部電極は順次形成され、ここで相変化物質の一部はエッチングされて、ＴｉＮ下部電極と相変化物質との接触面は、ＴｉＮ下部電極よりも小さく形成され、ＴｉＮ下部電極、相変化物質及び上部電極の周囲に、ＡｌＮ熱放出層が形成された構造を有する相変化メモリである。
本発明の他の態様は、ＴｉＮ下部電極が形成され、その後、ＴｉＮ下部電極の側断面が露出するように、トレンチを一方側にのみ形成され、相変化物質は、トレンチの表面上に平面状に形成され、それによって、相変化物質との接触部位はＴｉＮ下部電極の側面に形成され、ＡｌＮ熱放出層はＴｉＮ下部電極と相変化物質の周囲に形成されている、構造を含む相変化メモリである。
本発明の他の態様は、ＴｉＮ下部電極とＡｌＮ熱放出層は順次形成され、その後、ＴｉＮ下部電極上のＡｌＮ熱放出層の一部分はエッチングされ、相変化物質はＡｌＮ熱放出層がエッチングされた一部分に平面状に形成され、その後、相変化物質の一部はエッチングにより垂直に切削されて、相変化物質はＴｉＮ下部電極上のＡｌＮ熱放出層の側面に小さい面で残るように形成され、ＡｌＮ熱放出層の側面に形成された相変化物質の上にＡｌＮ熱放出層が更に形成された構造を有する相変化メモリである。
本発明の他の態様は、ＴｉＮ下部電極とＡｌＮ熱放出層は順次形成され、その後、これらの２つの層の一部分はエッチングされて、相変化物質はこれらの２つの層の側断面が両方とも露出するように平面状に形成され、相変化物質はエッチングにより垂直に切削されて、相変化物質はＴｉＮ下部電極とＡｌＮ熱放出層の側面に接触して位置する、構造を有する相変化メモリである。
相変化メモリの開発過程で相変化物質の特性を最大限利用するためには、熱を加える電極物質と熱を放出する熱放出層に関する研究が非常に重要である。本発明のように、ＡｌＮ熱放出層とＴｉＮ下部電極を使用すると、少ない電流で相変化に必要な熱を発生することができ、リセット時に加えられた熱を外部に迅速に放出することにより相変化物質を完全に非晶質にすることができる。また、熱放出層を通じて熱が急速に放出されると、素子の動作時間も速くなる。本発明は、ＡｌＮ熱放出層とＴｉＮ下部電極を利用して相変化メモリを製造することにより、低電力で高速動作が可能であり、信頼性が向上したメモリ素子を提供できる。
相変化メモリは、相変化物質を通過する電流の流れによる熱の発生程度を利用して相変化物質を結晶質と非晶質に１０〜５０ｎｓｅｃ間で変化させて情報を記憶する方式を使用している。従って、素子内の熱の分布を明確にすることが重要である。素子内の一部分に熱が集中すると、その熱により保存した情報が変化する恐れがある。従って、素子内で相変化物質と電極との接触部分のみを熱発生部位にしなければならない。熱を発生することで相変化を起こした後は、残留熱を外部に迅速に放出しなければならない。このような熱発生及び熱放出を行うものが熱電極と熱放出層である。
上部電極とＴｉＮ下部電極間を電気的に絶縁すると共に相変化物質から発生する熱を素子の外部に放出するために、既存のシリコン酸化膜より熱伝導率に優れた物質を使用することが好ましい。これには、外部に放出される熱の量が多くなるため、相変化物質の冷却がより迅速に行われ、かつリセットする時間も短縮されるという長所がある。
前述したように、相変化物質と電極物質間の界面から発生した熱を素子の外部に迅速に排出することが、素子の高速動作及び信頼性の確保に非常に重要である。従って、これを考慮すると、既存のシリコン酸化膜より熱伝導度に優れた物質を使用して相変化メモリを製作することが望ましい。
一方、熱伝導率に優れた物質を絶縁層として使用すると、素子の動作速度が速くなり、素子全体の動作温度が低くなるという長所がある。しかし、外部に熱が過剰に放出されて相変化に必要な温度の確保が困難になるという問題点がある。このような問題点を解決するために、同量の電流で発生する熱が多く、かつ熱伝導率の低い物質を電極物質として使用することが有利である。
本発明は、多様な電極物質と熱放出層の組み合わせにより最小消費電力で相変化を起こし、かつ冷却速度を改善させる物質を選定する。次に、これを既存の相変化メモリに適用することにより、相変化時に必要な低電力の動作特性を有する高集積相変化メモリ素子を提供する。
半導体ＣＭＯＳ（complementary metal-oxide-semiconductor）工程で使用される金属を相変化メモリに適用したとき、工程上の問題点は発見されなかった。結果として、相変化物質との界面から発生した熱はＴｉＮ下部電極の上段にある絶縁層を通じて外部に放出されるのでなく、電極物質を通じて素子の内部に熱が伝達されることが確認された。このように、相変化メモリに適した電極物質は、少ない電流で高い熱を発生でき、かつ熱伝導率が低いため、接触している相変化物質にのみ熱を伝達し、素子の内部には伝達しない特性を有する。
本発明において、このような特性を有する電極物質として窒化チタン（ＴｉＮ）を使用する。ＴｉＮは、熱伝導率が金属のチタン（Ｔｉ）又はタングステン（Ｗ）の１／１０〜１／１００程度であるため、電極を通じて素子の内部に伝達される熱の量を減らすことができる。また、本発明において、相変化物質と電極との接触面から発生した熱を素子の外部に放出するための熱放出層物質として窒化アルミニウム（ＡｌＮ）が使用される。下記の表１に、ＡｌＮの機械的、熱的及び電気的特性に関する物性値を示す。
表１に示すように、ＡｌＮは、熱伝導率が金属のように優れ、熱膨張率もシリコンと同程度であるので、加熱−急冷を繰り返しても亀裂が生じない。従って、ＡｌＮは、原子層蒸着方法で蒸着できるため、厚さ調節が容易で、素子の表面に均一な蒸着できる物質であり、相変化メモリの製作に最適な熱放出層物質である。
以下、本発明に係る実施例を図面に基づいて詳細に説明する。
本発明によると、基板、ＴｉＮ下部電極２、相変化物質３、上部電極５及び熱放出層８を含む相変化メモリにおいて、熱放出層８は、熱伝導率の高いＡｌＮ熱放出層を含み、また、ＴｉＮ下部電極２は、熱伝導率が低く、かつ 少ない電流率で多量の熱を発生させるＴｉＮ下部電極を含むことを特徴とする相変化メモリが提供される。これによると、相変化メモリは、相変化物質と電極間に発生した熱が素子の内部に移動せずに迅速に外部に放出されるため、低電流高速動作が可能になり、信頼性が向上する。
また、本発明によると、垂直電極型相変化メモリであり、ＴｉＮ下部電極、相変化物質及び上部電極が順次形成され、ここで、ＴｉＮ下部電極の一部はエッチングされることで相変化物質との接触面が小さく、ＴｉＮ下部電極、相変化物質及び上部電極周囲にはＡｌＮ熱放出層が形成された構造を有する相変化メモリが提供される。具体的には、相変化メモリは、図１Ｄのような構造を有する。メモリ素子において、相変化を起こす領域の接触面は熱電極の大きさによって決定され、熱電極の大きさはフォトリソグラフィ技術の加工限界に影響される。
図１を用いて、本発明のＴｉＮ熱電極とＡｌＮ熱放出層が適用された垂直電極型相変化メモリの製造プロセスを縦断面図で示す（図１Ａ〜図１Ｄ）。図１Ａに示すように、層間絶縁膜７及びＴｉＮ下部電極接触部１の上にＴｉＮ下部電極２としてＴｉＮを蒸着する。その後、図１Ｂに示すように、ＴｉＮ下部電極２の上に相変化物質３と上部電極５を蒸着する。図１Ａ〜図１Ｃにおいて、ＡｌＮ熱放出層８は、原子層蒸着方法により相変化物質３を覆う構造で蒸着される。上部電極５の上には上部電極接触６が蒸着される。図１Ｄに示すように、素子の動作時には、全体相変化物質のうち熱電極であるＴｉＮ下部電極２と接触する部位４のみが相変化してメモリとしての動作を行う。ここで、相変化を起こす領域の接触面を小さくすると、少ない電流で十分加熱することができるので、駆動電圧を低くし、かつ電力消費を低減するために、熱電極と相変化物質の接触面を最大限減少させることが望ましい。
また、本発明によると、エッジコンタクト型（edge contact type）相変化メモリであり、ＴｉＮ下部電極が形成された後にＴｉＮ下部電極の側断面が露出するように一方側にのみトレンチが形成され、その表面に相変化物質が平面状に形成され（例えば、相変化物質液の塗布による）、ＴｉＮ下部電極の一側面は相変化物質との接触部位を有し、ＴｉＮ下部電極と相変化物質の周囲にはＡｌＮ熱放出層が形成された構造を有する相変化メモリが提供される。具体的には、このような相変化メモリは、図２Ｄで示す構造を有する。素子のＴｉＮ下部電極と相変化物質の接触面は、ＴｉＮ下部電極の蒸着された厚さ又はフォトリソグラフィ（photolithography）によるＴｉＮ下部電極の幅により決定される。一般に、蒸着された厚さにより決定される場合、１０ｎｍ以下まで減らすことができるため、微細な接触面を実現することができるが、ＴｉＮ下部電極の幅により決定される場合は、フォトリソグラフィ工程の限界により７０ｎｍ 以下に減らすことはむずかしい。
図２を用いて、本発明の一の態様である熱電極と相変化物質間の接触面を減らすために提案されたエッジコンタクト型相変化メモリを示し、この本発明に係るＴｉＮ下部電極とＡｌＮ熱放出層が適用されたメモリの製造プロセスを縦断面図で示す（図２Ａ〜図２Ｄ）。図２Ａに示すように、層間絶縁膜１５及びＴｉＮ下部電極接触部１０の上にＴｉＮ下部電極１１としてＴｉＮを蒸着した後、フォトリソグラフィ工程により電極を形成する。その後、ＴｉＮ下部電極接触部１０、ＴｉＮ下部電極１１、上部電極接触部１４、上部電極１３及び相変化物質１２の電気的接触を防止するための絶縁体であり、かつ相変化物質１２とＴｉＮ下部電極１１から発生した熱を外部に放出する熱放出層１６としてＡｌＮを原子層蒸着方法を利用して蒸着する。次に、図２Ｂに示すように、ＴｉＮ下部電極１１の断面が露出するように一方側にのみトレンチを形成する。その後、図２Ｃに示すように、相変化物質１２と上部電極１３を順次塗布すると、ＴｉＮ下部電極１１の側断面と相変化物質１２との接触部分が形成される。その後、図２Ｄに示すように、ＡｌＮを蒸着し、またトレンチ工程により上部電極１３との上部電極接触１４を形成する。
また、本発明によると、スペーサパターニング（Spacer patterning）技術を利用して製造された相変化メモリであり、ＴｉＮ下部電極とＡｌＮ熱放出層が順次形成された後、ＡｌＮ熱放出層の一部分がエッチングされ、ＴｉＮ下部電極上のＡｌＮ熱放出層のエッチング部分に相変化物質が平面状に形成された後にエッチングにより垂直に切削されることで、相変化物質がＴｉＮ上のＡｌＮ熱放出層の側面に小さい面で残り、その上に再びＡｌＮ熱放出層が形成されてた構造を有する相変化メモリが提供される。具体的には、相変化メモリは、図３Ｄに示す構造を有する。相変化メモリ素子における相変化物質とＴｉＮ下部電極間の接触面は、相変化物質のエッチングにより垂直に切削される度合いにより調節される。
図３を用いて、本発明の一の態様であるＴｉＮ下部電極とＡｌＮ熱放出層が適用されたスペーサパターニング技術を利用して製造される相変化メモリ素子の製造プロセスを縦断面図で示す（図３Ａ〜図３Ｄ）。図３Ａに示すように、シリコン酸化膜（層間絶縁膜）２２にＴｉＮ下部電極接触部１７を形成した後、ＴｉＮ下部電極１８としてＴｉＮを蒸着し、その上に原子層蒸着方法で熱放出層２３であるＡｌＮを蒸着する。その後、図３Ｂに示すように、ＡｌＮの一部分をエッチングした後、相変化物質１９を蒸着し、これを垂直にエッチングすると、蒸着された厚さの差によりＡｌＮの壁面にのみ相変化物質が残る。次に、図３Ｃに示すように、再びＡｌＮを蒸着し、ＣＭＰ（Chemical Mechanical Polishing）工程により平坦化作業を行った後、上部電極２０とＡｌＮ２３を蒸着し、上部電極接触部２１を形成すると、図３Ｄに示すように、ＴｉＮ下部電極１８と相変化物質１９間の微細接点を有する相変化メモリ素子が得られる。
また、本発明によると、ＴｉＮ下部電極とＡｌＮ熱放出層が順次形成された後、２つの層の一部分がエッチングされて該２つの層の側断面が露出した後、相変化物質が平面状に形成されて垂直にエッチングされて、相変化物質がＴｉＮ下部電極とＡｌＮ熱放出層の側面に接触して位置する構造を有する相変化メモリが提供される。より具体的には、相変化メモリは、図４Ｄの構造を有する。相変化メモリ素子は、図３Ｄに示すメモリ素子と類似しているが、ＴｉＮ下部電極の蒸着の厚さにより接触面を調節できるため、より微細な接触面を実現できるという長所を有する。
図４を用いて、本発明の一の態様であるＴｉＮ下部電極とＡｌＮ熱放出層が適用された素子の製造プロセスを縦断面図で示す（図４Ａ〜図４Ｄ）。図４Ａに示すように、シリコン酸化膜（層間絶縁膜）２９にＴｉＮ下部電極接触部２４を形成し、その上にＴｉＮ下部電極２５としてＴｉＮを、そして熱放出層３０としてＡｌＮを蒸着する。その後、図４Ｂに示すように、ＴｉＮ層２５とＡｌＮ層３０の一部分をエッチングし、この上に相変化物質２６を均一に蒸着した後、蒸着された相変化物質に対して垂直にエッチングすると、図４Ｃのように電極の壁面にのみ相変化物質２６が残る。その後、上部電極２７を蒸着し、再びＡｌＮを蒸着した後、上部電極接触２８を形成すると、図４Ｄに示すように、スペーサパターニング技術を利用した水平電極型相変化メモリ素子が得られる。
本発明において、ＡｌＮ熱放出層は、ステップカバレージ（step coverage）に優れた原子層蒸着方法を使用して蒸着することが望ましい。
図５においては、本発明により提供されるＴｉＮ下部電極とＡｌＮ熱放出層の組み合わせが素子の内部の熱伝達側面から望ましいということを示すために、電極物質と熱放出層物質の組み合わせによる熱伝達特性を比較して示す。相変化物質が結晶質から非晶質に変化する温度を得るために、電極の温度が７００℃以上になるように熱流束（heat flux）を与える。同一のＴｉ電極でも、熱放出層の種類によって外部に放出される熱の量が多くなると、より高い温度で加熱しなければならないので、与えられる熱流束量が変化する。図５において、電極と熱放出層の組み合わせは、（１）ＡｌＮ熱放出層／ＴｉＮ下部電極、（２）ＡｌＮ熱放出層／Ｔｉ電極、（３）ＳｉＯ２熱放出層／Ｔｉ電極である。与えられた熱流束は、（１）ＡｌＮ熱放出層／ＴｉＮ下部電極：１９０００Ｊ／ｍｍ２・ｓ、（２）ＡｌＮ熱放出層／Ｔｉ電極：１７０００００Ｊ／ｍｍ２・ｓ、（３）ＳｉＯ２熱放出層/Ｔｉ電極：３５００００Ｊ／ｍｍ２・ｓである。図５は、最初の１０ｎｓｅｃ間熱を加えた後、１０〜５０ｎｓｅｃ間の冷却過程において３種類の組み合わせの熱伝達特性を時間別にまとめたものである。
図５において、熱を加えた後、１０ｎｓｅｃでの熱発生を見ると、ＡｌＮ熱放出層／ＴｉＮ下部電極は、最小の熱流束（１９０００Ｊ／ｍｍ２・ｓ）で最高の熱（１０３１℃）が発生するが、ＡｌＮ熱放出層／Ｔｉ電極は、Ｔｉ電極から発生する熱の量がＴｉＮ下部電極から発生する熱の量に比べて少なく（８２９．５℃）、熱が発生しても熱伝導度に優れたＡｌＮを通じて外部に迅速に放出されるため、最大の熱流束（１７０００００Ｊ／ｍｍ２・ｓ）を与えなければならなかった。また、ＡｌＮ熱放出層／ＴｉＮ下部電極の熱分布を見ると、ＴｉＮの熱伝導率が低いため、電極を通じて素子の内部に伝達される熱が少ないが、熱伝導率の高いＡｌＮを通じて素子の外部に熱が放出されるので、電極と相変化物質の接触部位にのみ熱が集中することが分かる。反面、ＳｉＯ２熱放出層／Ｔｉ電極の場合は、接触部位から発生した熱が電極を通じて素子の内部に伝達されてＳｉＯ２層を通じてゆっくり拡散することが確認できる。
また、２０〜５０ｎｓｅｃまでの熱分布を見ると、ＡｌＮ熱放出層／ＴｉＮ下部電極の場合、熱伝導率に優れたＡｌＮを通じて迅速に冷却されるため、最も温度が高い部分がＳｉ基板になることが分かり、これは、相変化物質の冷却が迅速に進んでいることを示す。反面、ＡｌＮ熱放出層／Ｔｉ電極の場合、多量の熱が素子の内部に拡散してＴｉＮ下部電極の下部に長時間放出できないことが分かる。このように熱がＴｉＮ下部電極の下部に長時間放出できない場合、セット−リセットが繰り返されると、接触部分で相変化物質以外の部分も熱により相変化する現象が発生するため、素子の信頼性が低下する。
図６Ａは、図２Ｄのような構造の相変化メモリ素子において、ＴｉＮ下部電極と相変化物質とが接触する特定部位（node）での時間による相変化物質部分の温度分布を示すグラフである。図６Ａに示すように、ＡｌＮ熱放出層／ＴｉＮ下部電極メモリ素子における相変化物質は、結晶質から非晶質に変化する温度である６５０℃まで最も速く到達し、２００℃以下に冷却される時間も２ｎｓｅｃしかかからないことが分かる。図６Ｂは、ＴｉＮ下部電極上の熱放出層における時間による温度分布を示すグラフである。熱伝導率の高いＡｌＮの場合は、外部に放出される熱が多いほど、熱放出層の温度上昇が少なく、かつ速く冷却されるが、熱伝導率の低いＳｉＯ２の場合は、非晶質の相変化物質が結晶質に変化する２５０℃まで温度が上昇することが分かる。このように、ＳｉＯ２の場合、温度が非晶質物質が結晶質に変化する温度まで上昇すると、リセット時にも急冷が行われないため、相変化物質が均一に非晶質に変わるのでなく、一部分が結晶質として残留し、これにより、抵抗の変化が発生するため、記憶された情報を読み出すときに問題が発生する。
１：ＴｉＮ下部電極接触部
２：ＴｉＮ下部電極
３：相変化物質
４：ＴｉＮ下部電極と相変化物質の接触部
５：上部電極
６：上部電極接触部
７：層間絶縁膜
８：熱放出層
１０：ＴｉＮ下部電極接触部
１１：ＴｉＮ下部電極
１２：相変化物質
１３：上部電極
１４：上部電極接触部
１５：層間絶縁膜
１６：絶縁体及び熱放出層
１７：ＴｉＮ下部電極接触部
１８：ＴｉＮ下部電極
１９：相変化物質
２０：上部電極
２１：上部電極接触部
２２：層間絶縁膜
２３：熱放出層
２４：ＴｉＮ下部電極接触部
２５：ＴｉＮ下部電極
２６：相変化物質
２７：上部電極
２８：上部電極接触部
２９：層間絶縁膜
３０：熱放出層
２：ＴｉＮ下部電極
３：相変化物質
４：ＴｉＮ下部電極と相変化物質の接触部
５：上部電極
６：上部電極接触部
７：層間絶縁膜
８：熱放出層
１０：ＴｉＮ下部電極接触部
１１：ＴｉＮ下部電極
１２：相変化物質
１３：上部電極
１４：上部電極接触部
１５：層間絶縁膜
１６：絶縁体及び熱放出層
１７：ＴｉＮ下部電極接触部
１８：ＴｉＮ下部電極
１９：相変化物質
２０：上部電極
２１：上部電極接触部
２２：層間絶縁膜
２３：熱放出層
２４：ＴｉＮ下部電極接触部
２５：ＴｉＮ下部電極
２６：相変化物質
２７：上部電極
２８：上部電極接触部
２９：層間絶縁膜
３０：熱放出層
Claims (5)
- 基板、下部電極、相変化物質、上部電極及び熱放出層から構成される相変化メモリにおいて、
前記熱放出層として、熱伝導率の高いＡｌＮ熱放出層を含み、前記下部電極として、少ない電流で多量の熱を発生し、かつ熱伝導率の低いＴｉＮ下部電極を含むことを特徴とする相変化メモリ。 - 前記ＴｉＮ下部電極、前記相変化物質及び前記上部電極は順次形成され、
ここで前記相変化物質の一部はエッチングされて、前記ＴｉＮ下部電極と前記相変化物質との接触面は、前記ＴｉＮ下部電極よりも小さく形成され、
前記ＴｉＮ下部電極、前記相変化物質及び前記上部電極の周囲に、前記ＡｌＮ熱放出層が形成された構造を有する請求項１に記載の相変化メモリ。 - 前記ＴｉＮ下部電極が形成され、その後、
前記ＴｉＮ下部電極の側断面が露出するように、トレンチを一方側にのみ形成され、
前記相変化物質は、前記トレンチの表面上に平面状に形成され、
それによって、前記相変化物質との接触部位は前記ＴｉＮ下部電極の側面に形成され、
前記ＡｌＮ熱放出層は前記ＴｉＮ下部電極と前記相変化物質の周囲に形成されている、構造を含む請求項１又は２に記載の相変化メモリ。 - 前記ＴｉＮ下部電極と前記ＡｌＮ熱放出層は順次形成され、その後、
前記ＴｉＮ下部電極上の前記ＡｌＮ熱放出層の一部分はエッチングされ、
前記相変化物質は前記ＡｌＮ熱放出層がエッチングされた一部分に平面状に形成され、その後、
前記相変化物質の一部はエッチングにより垂直に切削されて、前記相変化物質は前記ＴｉＮ下部電極上の前記ＡｌＮ熱放出層の側面に小さい面で残るように形成され、
前記ＡｌＮ熱放出層の側面に形成された前記相変化物質の上に前記ＡｌＮ熱放出層が更に形成された構造を有する請求項１〜３のいずれか１項に記載の相変化メモリ。 - 前記ＴｉＮ下部電極と前記ＡｌＮ熱放出層は順次形成され、その後、
これらの２つの層の一部分はエッチングされて、前記相変化物質はこれらの２つの層の側断面が両方とも露出するように平面状に形成され、
前記相変化物質はエッチングにより垂直に切削されて、前記相変化物質は前記ＴｉＮ下部電極と前記ＡｌＮ熱放出層の側面に接触して位置する、構造を有する請求項１〜４のいずれか１項に記載の相変化メモリ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2004-0107265 | 2004-12-16 | ||
| KR1020040107265A KR100612913B1 (ko) | 2004-12-16 | 2004-12-16 | ＡＩＮ 열방출층 및 ＴｉＮ 전극이 적용된 상변화 메모리 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006173635A true JP2006173635A (ja) | 2006-06-29 |
| JP4724550B2 JP4724550B2 (ja) | 2011-07-13 |
Family
ID=36595543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005363771A Expired - Fee Related JP4724550B2 (ja) | 2004-12-16 | 2005-12-16 | ＡｌＮ熱放出層及びＴｉＮ下部電極が適用された相変化メモリ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7307269B2 (ja) |
| JP (1) | JP4724550B2 (ja) |
| KR (1) | KR100612913B1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007149900A (ja) * | 2005-11-26 | 2007-06-14 | Elpida Memory Inc | 相変化メモリ装置および相変化メモリ装置の製造方法 |
| JP2008294207A (ja) * | 2007-05-24 | 2008-12-04 | Gunma Univ | メモリ素子、メモリセル、及びメモリセルアレイ |
| US7723717B2 (en) | 2006-08-22 | 2010-05-25 | Elpida Memory, Inc. | Semiconductor memory device and fabrication method thereof |
| JP2010147133A (ja) * | 2008-12-17 | 2010-07-01 | Nec Corp | 不揮発性記憶装置 |
| JP2020535630A (ja) * | 2017-09-26 | 2020-12-03 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | 抵抗性メモリ・デバイス、メモリ・セル、そのメモリ・デバイスを動作させる方法、制御ユニット、およびコンピュータ・プログラム |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100533958B1 (ko) * | 2004-01-05 | 2005-12-06 | 삼성전자주식회사 | 상변화 메모리 장치 및 그 제조 방법 |
| KR100777926B1 (ko) * | 2006-08-29 | 2007-11-21 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
| US7560723B2 (en) * | 2006-08-29 | 2009-07-14 | Micron Technology, Inc. | Enhanced memory density resistance variable memory cells, arrays, devices and systems including the same, and methods of fabrication |
| KR100739000B1 (ko) * | 2006-09-11 | 2007-07-12 | 삼성전자주식회사 | 상변화 기억 소자의 형성 방법 |
| US20080090400A1 (en) * | 2006-10-17 | 2008-04-17 | Cheek Roger W | Self-aligned in-contact phase change memory device |
| US7456460B2 (en) * | 2007-01-29 | 2008-11-25 | International Business Machines Corporation | Phase change memory element and method of making the same |
| US7745231B2 (en) | 2007-04-17 | 2010-06-29 | Micron Technology, Inc. | Resistive memory cell fabrication methods and devices |
| KR100881055B1 (ko) * | 2007-06-20 | 2009-01-30 | 삼성전자주식회사 | 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법 |
| KR100876767B1 (ko) * | 2007-09-06 | 2009-01-07 | 주식회사 하이닉스반도체 | 상 변화 메모리 장치의 형성 방법 |
| US8389967B2 (en) * | 2007-10-18 | 2013-03-05 | International Business Machines Corporation | Programmable via devices |
| KR100979755B1 (ko) * | 2008-03-28 | 2010-09-02 | 삼성전자주식회사 | 상변화 메모리 소자 및 그 제조방법들 |
| US7754522B2 (en) | 2008-08-06 | 2010-07-13 | Micron Technology, Inc. | Phase change memory structures and methods |
| US9741398B1 (en) | 2009-05-08 | 2017-08-22 | Micron Technology, Inc. | Using out-of-band signaling to communicate with daisy chained nonvolatile memories |
| KR101069701B1 (ko) | 2009-09-30 | 2011-10-04 | 주식회사 하이닉스반도체 | 리셋 커런트를 줄일 수 있는 상변화 메모리 장치, 그 제조방법 및 그것의 회로 |
| US8053870B2 (en) * | 2009-12-15 | 2011-11-08 | International Business Machines Corporation | Semiconductor structure incorporating multiple nitride layers to improve thermal dissipation away from a device and a method of forming the structure |
| US8243506B2 (en) | 2010-08-26 | 2012-08-14 | Micron Technology, Inc. | Phase change memory structures and methods |
| KR101934003B1 (ko) | 2012-06-01 | 2019-01-02 | 삼성전자주식회사 | 상변화 메모리 장치 및 그 제조 방법 |
| US9231193B2 (en) * | 2013-09-06 | 2016-01-05 | Masayoshi IWAYAMA | Magnetic memory and manufacturing method thereof |
| US9018754B2 (en) | 2013-09-30 | 2015-04-28 | International Business Machines Corporation | Heat dissipative electrical isolation/insulation structure for semiconductor devices and method of making |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0445585A (ja) * | 1990-06-13 | 1992-02-14 | Casio Comput Co Ltd | 相転移型メモリ素子およびその製造方法 |
| JP2004158854A (ja) * | 2002-11-01 | 2004-06-03 | Samsung Electronics Co Ltd | 相変換記憶素子及びその製造方法 |
| JP2006074028A (ja) * | 2004-08-31 | 2006-03-16 | Samsung Electronics Co Ltd | 小さな接点を有する相変化記憶素子の製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5172213A (en) * | 1991-05-23 | 1992-12-15 | At&T Bell Laboratories | Molded circuit package having heat dissipating post |
| KR20030081900A (ko) * | 2002-04-15 | 2003-10-22 | 삼성전자주식회사 | 상변화 메모리 소자의 제조방법 |
| KR100437458B1 (ko) | 2002-05-07 | 2004-06-23 | 삼성전자주식회사 | 상변화 기억 셀들 및 그 제조방법들 |
| US6744088B1 (en) * | 2002-12-13 | 2004-06-01 | Intel Corporation | Phase change memory device on a planar composite layer |
| KR100526672B1 (ko) | 2003-03-07 | 2005-11-08 | 재단법인서울대학교산학협력재단 | 전기적 상변화 메모리 소자 제조 방법 |
| KR100560659B1 (ko) * | 2003-03-21 | 2006-03-16 | 삼성전자주식회사 | 상변화 기억 소자 및 그 제조 방법 |
| KR100546406B1 (ko) | 2004-04-10 | 2006-01-26 | 삼성전자주식회사 | 상변화 메모리 소자 제조 방법 |
-
2004
- 2004-12-16 KR KR1020040107265A patent/KR100612913B1/ko not_active IP Right Cessation
-
2005
- 2005-11-08 US US11/270,711 patent/US7307269B2/en active Active
- 2005-12-16 JP JP2005363771A patent/JP4724550B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0445585A (ja) * | 1990-06-13 | 1992-02-14 | Casio Comput Co Ltd | 相転移型メモリ素子およびその製造方法 |
| JP2004158854A (ja) * | 2002-11-01 | 2004-06-03 | Samsung Electronics Co Ltd | 相変換記憶素子及びその製造方法 |
| JP2006074028A (ja) * | 2004-08-31 | 2006-03-16 | Samsung Electronics Co Ltd | 小さな接点を有する相変化記憶素子の製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007149900A (ja) * | 2005-11-26 | 2007-06-14 | Elpida Memory Inc | 相変化メモリ装置および相変化メモリ装置の製造方法 |
| US7723717B2 (en) | 2006-08-22 | 2010-05-25 | Elpida Memory, Inc. | Semiconductor memory device and fabrication method thereof |
| JP2008294207A (ja) * | 2007-05-24 | 2008-12-04 | Gunma Univ | メモリ素子、メモリセル、及びメモリセルアレイ |
| JP2010147133A (ja) * | 2008-12-17 | 2010-07-01 | Nec Corp | 不揮発性記憶装置 |
| JP2020535630A (ja) * | 2017-09-26 | 2020-12-03 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | 抵抗性メモリ・デバイス、メモリ・セル、そのメモリ・デバイスを動作させる方法、制御ユニット、およびコンピュータ・プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060133174A1 (en) | 2006-06-22 |
| KR100612913B1 (ko) | 2006-08-16 |
| KR20060068546A (ko) | 2006-06-21 |
| JP4724550B2 (ja) | 2011-07-13 |
| US7307269B2 (en) | 2007-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4724550B2 (ja) | ＡｌＮ熱放出層及びＴｉＮ下部電極が適用された相変化メモリ | |
| TWI338392B (en) | Phase-change memory element and method for fabricating the same | |
| TWI376032B (en) | Phase change memory device and fabrications thereof | |
| US9425395B2 (en) | Method of fabricating a variable resistance memory device | |
| JP2003174144A (ja) | 半導体装置における微小コンタクト領域、高性能相変化メモリセル及びその製造方法 | |
| TW200845154A (en) | Uniform critical dimension size pore for pcram application | |
| TWI548076B (zh) | 相變化記憶體 | |
| JP2008078625A (ja) | ナノコンポジット絶縁体を有する相変化メモリセル | |
| JP2007288201A (ja) | 均質性が改善された側壁スペーサを備えたメモリセル | |
| JP2006511972A (ja) | 相変化材料を有する電子デバイスおよびその製造方法 | |
| US9219231B2 (en) | Phase change memory cells with surfactant layers | |
| JP2006511973A (ja) | 相変化材料および並列ヒータを有する電子デバイス | |
| US9136469B2 (en) | Phase change memories | |
| TW201208159A (en) | One-mask phase change memory process integration | |
| US20100181549A1 (en) | Phase-Changeable Random Access Memory Devices Including Barrier Layers and Metal Silicide Layers | |
| KR100713943B1 (ko) | 상변화 메모리 소자 및 그 제조방법 | |
| US20080186762A1 (en) | Phase-change memory element | |
| JP2006344948A (ja) | 相変化記憶素子及びその製造方法 | |
| US7759668B2 (en) | Memory device including phase-changeable material region and method of fabricating the same | |
| KR100807224B1 (ko) | 상변화 메모리 장치의 제조 방법 | |
| KR100830060B1 (ko) | 상변화 메모리 소자 및 그 제조방법 | |
| US20090104779A1 (en) | Method of producing phase change memory device | |
| KR100573380B1 (ko) | 간접 가열 방식의 상변화 메모리 및 이의 제조 방법 | |
| KR100910876B1 (ko) | 불휘발성 기억장치 | |
| CN220342756U (zh) | 相变化材料装置及相变化材料射频开关 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080502 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090811 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091109 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091112 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091209 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091214 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100107 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100223 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100521 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100526 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100623 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100628 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100721 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101122 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101126 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101217 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101222 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110124 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110222 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110315 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110411 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |