JP2020535630A - 抵抗性メモリ・デバイス、メモリ・セル、そのメモリ・デバイスを動作させる方法、制御ユニット、およびコンピュータ・プログラム - Google Patents

抵抗性メモリ・デバイス、メモリ・セル、そのメモリ・デバイスを動作させる方法、制御ユニット、およびコンピュータ・プログラム Download PDF

Info

Publication number
JP2020535630A
JP2020535630A JP2020514160A JP2020514160A JP2020535630A JP 2020535630 A JP2020535630 A JP 2020535630A JP 2020514160 A JP2020514160 A JP 2020514160A JP 2020514160 A JP2020514160 A JP 2020514160A JP 2020535630 A JP2020535630 A JP 2020535630A
Authority
JP
Japan
Prior art keywords
phase change
terminal
memory device
segment
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020514160A
Other languages
English (en)
Other versions
JP7531393B2 (ja
JP2020535630A5 (ja
Inventor
ケールマンス、ワーベ
セバスティアン、アブ
ジョナンラガッダ、ヴァラ
サリンガ、マーティン
ケルスティング、ベネディクト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2020535630A publication Critical patent/JP2020535630A/ja
Publication of JP2020535630A5 publication Critical patent/JP2020535630A5/ja
Priority to JP2023081956A priority Critical patent/JP7563860B2/ja
Application granted granted Critical
Publication of JP7531393B2 publication Critical patent/JP7531393B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/005—Read using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】複数のメモリ・セルを制御する制御ユニットを備える抵抗性メモリ・デバイスを提供。【解決手段】複数のメモリ・セルは、第１の端子と、第２の端子と、複数の抵抗状態で情報を記憶する相変化材料を含む相変化セグメントとを含む。相変化セグメントは、第１の端子と第２の端子との間に配置される。相変化材料はアンチモンからなる。さらに、相変化セグメントの寸法のうちの少なくとも１つが１５ナノメートルより小さい。抵抗メモリ・デバイスの追加の実装は、関連する方法、関連する制御ユニット、関連するメモリ・セル、および関連するコンピュータ・プログラム製品を含む。【選択図】図２

Description

本発明は、複数のメモリ・セルを備える抵抗性メモリ・デバイス（resistive memory device）、ならびに関連する方法、関連する制御ユニット、関連するメモリ・セル、および関連するコンピュータ・プログラム製品を対象とする。「コンピュータ・プログラム製品」は単に「コンピュータ・プログラム」とも呼ぶ。
ナノスケールのメモリ・デバイスは、その抵抗が印加された電気信号の履歴に依存しており、ブレインインスパイヤード・コンピューティングおよびメムコンピューティングなどの新しいコンピューティング・パラダイムにおいて肝要な構成要素になる可能性がある。しかし、必要とされる高いプログラミング力、ノイズ、および抵抗ドリフトなどの克服すべき主要な難題がある。
抵抗性メモリ・デバイスに対する有望な一例は、相変化メモリ（ＰＣＭ）デバイスである。ＰＣＭは、電気抵抗の異なる状態間における相変化材料、特にＧＳＴ（ゲルマニウム−アンチモン−テルル）などのカルコゲナイド化合物の可逆性の熱アシスト式スイッチングを利用する不揮発性固体メモリ技術である。基本的な記憶単位（「セル」）は、異なる抵抗特性を呈する複数の異なる状態またはレベルにプログラムすることができる。ｓ個のプログラム可能なセル状態を使用して、異なるデータ値を表し、情報の記憶を可能にすることができる。
単一レベルのＰＣＭデバイスでは、各セルを、ｓ＝２個の状態、すなわち「ＳＥＴ」状態および「ＲＥＳＥＴ」状態のうちの１つに設定し、１セル当たり１ビットの記憶を可能にすることができる。相変化材料の非晶質状態に対応するＲＥＳＥＴ状態で、セルの電気抵抗は非常に高い。その結晶点を上回る温度まで加熱し、次いで冷却することによって、この相変化材料を低抵抗の完全結晶状態に変換することができる。この低抵抗状態は、セルのＳＥＴ状態を提供する。次いでセルが相変化材料の融点を上回る高い温度まで加熱された場合、材料は、その後急速に冷却されたとき、完全に非晶質のＲＥＳＥＴ状態に戻る。マルチレベルのＰＣＭデバイスでは、このセルをｓ＞２個のプログラム可能状態に設定し、１セル当たり２ビット以上の記憶を可能にすることができる。異なるプログラム可能状態は、相変化材料の体積内における非晶相および結晶相の異なる相対的割合に対応する。特に、単一レベルの動作に使用される２つの状態に加えて、マルチレベルのセルは、それ以外は結晶質のＰＣＭ材料内で異なる体積の非晶相を含む中間状態を利用する。これら２つの材料相が大きい抵抗コントラストを呈するので、全体的なセル体積内の非晶相のサイズを変動させることで、対応するセル抵抗の変動ももたらされる。
ＰＣＭセル内のデータの読取りおよび書込みは、各セルに付随する１対の電極を介して相変化材料に適当な電圧を印加することによって実現される。書込み動作では、その結果得られるプログラミング信号は、相変化材料の適当な温度へのジュール加熱を引き起こし、冷却時に所望のセル状態を誘起する。ＰＣＭセルの読取りは、セル状態に対するメトリックとしてセル抵抗を使用して実行される。印加された読取り電圧によってセルに電流が流れ、この電流はセルの抵抗に依存する。したがって、セル電流の測定は、プログラムされたセル状態の表示を提供する。読取り電圧の印加がプログラムされたセル状態を乱さないことを確実にするために、この抵抗メトリックには十分に低い読取り電圧が使用される。次いで、この抵抗メトリックをｓ個のプログラム可能なセル状態に対する事前定義された基準レベルと比較することによって、セル状態の検出を実行することができる。
ＰＣＭ技術の成功にもかかわらず、ＲＥＳＥＴ電流の低減および繰返し持続性の増大は、この技術の適用空間に重大な影響を与える。ＲＥＳＥＴ電流は、典型的に、切り替えられる相変化材料の体積とは逆に増減する。繰返し持続性は、デバイスの動作中に生じる元素偏析（elemental segregation）および化学量論的変動を回避できた場合、改善することができる。別の主要な難題は、メモリ・デバイスから確実に記憶および検索することができる抵抗状態の数を制限する抵抗ドリフトおよびノイズに関するものである。
Wabe W. Koelmans, Abu Sebastian, Vara Prasad Jonnalagadda, Daniel Krebs, Laurent Dellmann & Evangelos Eleftheriou,Nature Communications, 6, 2015, Article number: 8181による文献は、投影メモリ・デバイスの概念を導入しており、その顕著な特徴は、相変化材料に並列の導電性セグメントが、セル読取り動作に対する相変化材料の非晶相の抵抗ドリフトおよびノイズの作用を低減させることができることである。
Wabe W. Koelmans, Abu Sebastian,Vara Prasad Jonnalagadda, Daniel Krebs, Laurent Dellmann & Evangelos Eleftheriou, Nature Communications, 6, 2015, Article number: 8181 Raoux et al., IBM J. Res. &Dev. 52(4/5), 465 (2008)
したがって、抵抗性メモリ・デバイスのさらなる改善がさらに必要とされている。
本発明は、抵抗性メモリ・デバイス、そのメモリ・セル、そのメモリ・デバイスを動作させる方法、その制御ユニット、およびコンピュータ・プログラムを提供する。
第１の態様によれば、本発明は、メモリ・デバイスとして実施され、メモリ・デバイスは、メモリ・デバイスおよび複数のメモリ・セルを制御する制御ユニットを備える。複数のメモリ・セルは、第１の端子と、第２の端子と、複数の抵抗状態で情報を記憶する相変化材料を含む相変化セグメントとを備える。相変化セグメントは、第１の端子と第２の端子との間に配置される。相変化材料はアンチモンからなる。さらに、相変化セグメントの寸法のうちの少なくとも１つが１５ナノメートル（ｎｍ）より小さい。
そのように実施されるメモリ・デバイスは、アンチモン（Ｓｂ）を単原子相変化材料として使用する。そのような実施形態は、相変化材料の元素偏析を防ぎ、強化された拡張性、低動作電力、ならびに高い持続性に関する利点を提供することができる。
本発明の実施形態は、相変化メモリ・セルを非常に小さい寸法まで縮小することを容易にすることができる。さらに、本発明の実施形態は、相変化メモリに対する消費電力の削減ならびに持続性の増大を容易にすることができる。
アンチモン相変化材料の相転移の形成を容易にまたは可能にするために、相変化セグメント２１の寸法のうちの少なくとも１つは、１５ｎｍより小さくなるように選択される。この点で、本出願人は、相変化セグメントの寸法のうちの１つが１５ｎｍより小さい場合、メルトクエンチ・プロセス（melt-quench process）を介してアンチモンの相転移を誘起し、次にガラス転移を誘起することが可能であることを発見した。１５ｎｍより小さい寸法は、概して、相変化セグメントの任意の好適な寸法、たとえば相変化セグメントの厚さまたは相変化セグメントの直径とすることができる。
この新しく発見された作用に対する可能な説明としては、そのような小さい寸法が、周囲材料との境界面によって非晶相が安定することで結晶化速度を低減させ、ならびに実効熱抵抗を低減させて、非常に速いクエンチ・プロセスを容易にすることを挙げることができる。
さらなる実施形態によれば、相変化セグメントの寸法のうちの少なくとも１つは１０ｎｍより小さい。さらなる実施形態によれば、相変化セグメントの寸法のうちの少なくとも１つは５ｎｍより小さい。これにより、メルトクエンチ・プロセス中の非晶質化および非晶質状態の安定性をさらに改善することができる。
さらなる実施形態によれば、制御ユニットは、書込みモードで書込み電圧を電気プログラミング・パルスとして第１の端子および第２の端子に印加するように構成される。さらに、メモリ・セルは、電気プログラミング・パルスの印加中、メルトクエンチ・プロセスを介して非晶相を生成し、その再結晶化を防止するのに十分なほどクエンチ速度が速くなるように設計された熱環境によって取り囲まれる。実施形態によれば、メモリ・デバイス、特にメモリ・デバイスの熱環境は、それぞれのプログラミング・パルスの立下りエッジの開始後１２ｎｓ以内に、メモリ・セルの温度が周囲温度または少なくとも周囲温度を摂氏１０度上回る範囲に近づくように構成される。これにより、クエンチ速度が十分に速くなることが容易になる。
一実施形態によれば、制御ユニットは、書込みモードで書込み電圧を電気プログラミング・パルスとして第１の端子および第２の端子に印加するように構成され、プログラミング・パルスの立下りエッジの勾配は、メルトクエンチ・プロセスを介して非晶相を生成し、その再結晶化を防止するのに十分なほどクエンチ速度が速くなるように構成される。
一実施形態によれば、制御ユニットは、書込みモードで書込み電圧を電気プログラミング・パルスとして第１の端子および第２の端子に印加するように構成される。電気プログラミング・パルスの立下りエッジ持続時間は、１２ナノ秒（ｎｓ）未満である。
立下りエッジ持続時間は、立下りエッジの期間と定義することができる。言い換えれば、立下りエッジ持続時間は、電圧レベルをプログラミング・パルスの高電圧レベルからプログラミング・パルスの低電圧レベルへスイッチング／変化させるのに要する時間である。
１２ｎｓ未満の立下りエッジ持続時間は、アンチモン相変化材料の相転移の形成を容易にまたは可能にする。いくつかの実施形態によれば、立下りエッジ持続時間は８ｎｓ未満である。特に本出願人の調査によれば、室温では、好ましくは電気プログラミング・パルスのそのような立下りエッジ持続時間が８ｎｓ未満であることが示された。本出願人のさらなる調査によれば、より低い周囲温度では、１２ｎｓ未満の立下りエッジ持続時間が、相転移の形成を容易にまたは可能にするのに十分となりうることが示された。１つの可能な理由としては、実効クエンチ速度の減少を挙げることができる。
さらなる実施形態によれば、立下りエッジ持続時間は５ｎｓ未満である。これにより、メルトクエンチ・プロセス中の非晶質化をさらに改善することができる。
一実施形態によれば、メモリ・デバイスは、相変化セグメントに並列の導電性セグメントを備える。
そのような導電性セグメントは、相変化セグメント内に記憶されている情報の読取り中に代替電流路を提供するように構成することができる。
そのような導電性セグメントは、セル読取り動作に対する非晶相における抵抗ドリフトの作用を低減させることができる。導電性セグメントは、第１の端子と第２の端子との間に並列電流路を提供し、それによって非晶質サイズにかかわらず耐ドリフト性動作を容易にする。
一実施形態によれば、導電性セグメントの材料は、ポリシリコンなどの半導体材料、Ｗなどの金属、またはＴａＮ、ＴｉＡｌＮ、もしくはＴｉＮなどの金属窒化物である。これらの材料は、良好な電気特性ならびに容易な製造を提供する。
一実施形態によれば、相変化セグメントおよび導電性セグメントは、第１の端子と第２の端子との間の実質的に長さ全体にわたって互いに隣接し、互いに電気的に接触して配置される。
さらなる実施形態によれば、制御ユニットは、書込みモードで書込み電圧を電気プログラミング・パルスとして第１の端子および第２の端子に印加するように構成され、相変化材料は、隣接材料に接触し、または取り囲まれ、あるいはその両方であり、隣接材料は、隣接材料による再結晶化を防いで相変化材料の非晶相が安定化されるように選択される。
相変化材料に隣接して配置されるそのような隣接材料の好適な選択は、非晶相の再結晶化を抑制することができる。実施形態によれば、ポリシリコン、Ｗ、またはＴａＮ、ＴｉＡｌＮ、もしくはＴｉＮなどの金属窒化物を、隣接材料として使用することができる。実施形態によれば、隣接材料は、導電性セグメントの材料とすることができる。
一実施形態によれば、メモリ・セルは、円筒形の形状を有する。そのような幾何形状は、設計および拡張性に関して有利な選択肢を提供する。
一実施形態によれば、相変化セグメントは、相変化材料の単純な円筒として形成される。さらに、円筒の直径は１５ｎｍ未満である。
一実施形態によれば、メモリ・セルは、多層円筒として形成される。
多層円筒は、絶縁材料の内筒と、相変化セグメントを形成し、相変化材料を含む外筒とを備える。この実施形態によれば、外筒の厚さは１５ｎｍ未満である。
別の実施形態によれば、メモリ・セルは薄板状の形状を有し、相変化セグメントは、厚さ１５ｎｍ未満の薄板として形成される。
別の実施形態によれば、メモリ・セルは、多層円筒として形成され、多層円筒は、導電性セグメントを形成する内筒と、相変化セグメントを形成し、相変化材料を含む中間筒と、絶縁材料を含む外筒とを備える。この実施形態によれば、中間筒の厚さは１５ｎｍ未満の寸法である。
別の実施形態によれば、メモリ・セルは、多層円筒として形成され、多層円筒は、相変化セグメントを形成し、相変化材料を含む内筒と、導電性セグメントを形成する中間筒と、絶縁材料を含む外筒とを備える。そのような実施形態によれば、内筒の厚さは１５ｎｍ未満の寸法である。
さらなる実施形態によれば、メモリ・デバイスは、１０℃〜２５℃の温度範囲で動作するように構成される。したがって、デバイスは、室温で動作させることができる。これは、大量生産の可能性を提供し、いかなる追加の冷却設備も回避する。
さらなる実施形態によれば、デバイスは、ｓ＞２個のプログラム可能な抵抗状態で情報を記憶するために提供される。そのようなマルチレベルのメモリにより、より大きいメモリ容量および集積密度が容易になる。
第２の態様の一実施形態によれば、第１の端子と、第２の端子と、複数の抵抗状態で情報を記憶する相変化材料を含む相変化セグメントとを備えるメモリ・セルが提供される。相変化セグメントは、第１の端子と第２の端子との間に配置され、相変化材料はアンチモンからなる。さらに、相変化セグメントの寸法のうちの少なくとも１つが１５ナノメートルより小さい。
第３の態様の一実施形態によれば、第１の態様によるメモリ・デバイスを制御する方法が提供される。この方法は、制御ユニットによって、読取りモードで読取り電圧を第１の端子および第２の端子に印加して抵抗状態を読み取るステップを含む。この方法は、書込みモードで書込み電圧を電気プログラミング・パルスとして第１の端子および第２の端子に印加して抵抗状態を書き込むステップをさらに含む。電気プログラミング・パルスの立下りエッジ持続時間は１２ｎｓ未満である。
第４の態様の一実施形態によれば、第１の態様によるメモリ・デバイスの動作を制御する制御ユニットが提供される。制御ユニットは、読取りモードで読取り電圧を第１の端子および第２の端子に印加して抵抗状態を読み取り、書込みモードで書込み電圧を電気プログラミング・パルスとして第１の端子および第２の端子に印加して抵抗状態を書き込むように構成される。プログラミング・パルスの立下りエッジの勾配は、クエンチ速度が相変化材料の結晶化を防止するのに十分になるように構成される。一実施形態によれば、これは、立下りエッジ持続時間が１２ｎｓ未満の電気プログラミング・パルスによって実現される。
本発明の第５の態様の一実施形態によれば、第１の態様によるメモリ・デバイスを動作させるコンピュータ・プログラム製品が提供される。コンピュータ・プログラム製品は、プログラム命令が組み入れられたコンピュータ可読記憶媒体を備え、プログラム命令は、メモリ・デバイスの制御ユニットによって、制御ユニットに第３の態様による方法を実行させるように実行可能である。
本発明の実施形態について、添付の図面を参照して、例示的で非限定的な例として、以下でより詳細に説明する。
添付の図面における本開示のいくつかの実施形態のより詳細な説明によって、本開示の上記ならびにその他の目的、特徴、および利点がより明らかになるが、本開示の実施形態では、概して同様の参照は同様の構成要素を指す。
本発明の一実施形態によるメモリ・デバイスのブロック図である。 本発明の一実施形態によるメモリ・セルの概略横断面図である。 本発明の一実施形態によるメモリ・セルの動作モードの電圧−電流特性を示すグラフである。 プログラミング・パルスの一例を示すグラフである。 立下りエッジ持続時間の異なるプログラミング・パルスの実験データおよび関連する非晶質化を示すグラフである。 本発明の一実施形態によるメモリ・セルの３次元図である。 本発明の別の実施形態によるメモリ・セルの３次元図である。 本発明の別の実施形態によるメモリ・セルの３次元図である。 本発明の別の実施形態によるメモリ・セルの３次元図である。 図１０ａは本発明の別の実施形態による多層円筒を備えるメモリ・セルの３次元図であり、図１０ｂは図１０ａのセル対応する横断面図である。 図１１ａは本発明の別の実施形態による多層円筒を備えるメモリ・セルの３次元図であり、図１１ｂは図１１ａのセルの対応する横断面図である。 本発明の一実施形態によるメモリ・デバイスを動作させる方法の方法ステップの流れ図である。
図面全体にわたって、同様または類似の参照番号は、同様または類似の要素を表す。
図１〜図１２を参照して、本発明の実施形態のいくつかの概略的な態様および用語について説明する。
本発明の実施形態によれば、抵抗性メモリ材料は、その抵抗メモリ材料に電気信号を印加することによって電気抵抗を変化させることができるメモリ材料と定義することができる。電気信号は、たとえば、デバイスを流れる電流、または抵抗性メモリ・デバイスに印加される電圧とすることができる。電流または電圧あるいはその両方は、たとえば、パルスの形で抵抗性メモリ素子に印加することができる。その結果、抵抗性メモリ素子の電気抵抗は、以前にデバイスを流れた電流の履歴、または抵抗性メモリ素子に印加された電気信号の履歴、あるいはその両方に依存する。
抵抗性メモリ素子は、電流または電界の作用を受けてその抵抗を変化させる材料内で生じる物理現象に基づいている。その変化は通常、不揮発性および可逆性である。金属酸化物からカルコゲナイドまで、いくつかの種類の抵抗性メモリ素子が知られている。典型的な抵抗性メモリ素子は、金属／絶縁体／金属の構造であり、金属構成要素が電極として働き、絶縁体が抵抗スイッチング材料、たとえばカルコゲナイドである。これらの抵抗性メモリ素子は、消費電力、集積密度、電位、保持、および持続性に関して良好な性能を呈する。
図１は、本発明の一実施形態によるメモリ・デバイス１０の簡略化された概略ブロック図である。デバイス１０は、後述する抵抗性メモリ・セルの１つまたは複数の集積アレイ内にデータを記憶するマルチレベル抵抗性メモリ１１を含む。メモリ１１に対するデータの読取りおよび書込みは、制御ユニット１２によって実行される。制御ユニット１２は、データ書込み動作中に抵抗性メモリ・セルをプログラムし、データ読取り動作中にセル状態を検出するための読取り測定を行うための概して知られている形の回路を備える。これらの動作中、制御ユニットは、抵抗性メモリ１１内のワードおよびビット線のアレイに適当な制御信号を印加することによって、個々の抵抗性メモリ・セルをアドレス指定することができる。デバイス１０へのユーザ入力データ１３は、誤り補正目的の符号化などの何らかの形の書込み処理にかけてから、書込み信号、特に書込み電圧として抵抗性メモリ１１へ供給することができる。同様に、制御ユニット１２の読取り処理モジュールによって、たとえばコードワード検出または誤り補正あるいはその両方のために、抵抗性メモリ１１から受け取った読取り信号を処理して、元のユーザ入力データ１３を復元することができる（ユーザ出力データ１５として出力される）。
抵抗性メモリ１１は、相変化メモリ（ＰＣＭ）として実施することができる。したがって、抵抗性メモリ１１は、複数のＰＣＭセルをメモリ・セルとして備える。メモリ１１のＰＣＭセルは、ｓ＝２またはｓ＞２個のプログラム可能な抵抗状態で情報を記憶することができ、後者はマルチレベル動作を提供する。ｓ個のプログラム可能な抵抗状態は、セルのＰＣＭ材料内の非晶相および結晶相の異なる相対的割合に対応する。これらの状態は、それ以外は結晶質のＰＣＭ材料内での非晶相のサイズの増大に対応して、高抵抗の完全に非晶質のＲＥＳＥＴ状態、低抵抗の完全に結晶質のＳＥＴ状態、および複数の中間状態を含むことができる。ｓ個のプログラム可能なセル状態は、典型的には、読取り検出に使用される抵抗メトリックの所定の基準値または基準値範囲に関して、制御ユニット１２内で定義される。書込み動作でセルをプログラムするために、制御ユニット１２は、ワード線およびビット線を介してセルに電圧を印加し、その結果得られるプログラミング信号が、セルを必要とされる状態に設定する。読取り動作では、（より低い）読取り電圧がセルに印加され、その結果得られるセル電流を測定して、抵抗メトリックを得る。次いで制御ユニット１２は、読取りメトリックと前述の基準値とを比較することによって、プログラムされたセル状態を検出することができる。
メモリ１１のＰＣＭセルは、相変化材料として、アンチモン（Ｓｂ）、特に純粋アンチモンを含む。したがって、メモリ１１のＰＣＭセルは、単原子相変化を利用する単原子メモリ・セルである。Ｓｂを使用する利点は、単原子アンチモンの使用により元素偏析を防ぐことから、超小型の寸法まで縮小され、したがって動作電力が非常に小さくなる可能性があり、非常に高い持続性を提供することができることである。より詳細に後述するように、本発明の実施形態の特徴によれば、アンチモンを相変化材料として室温で使用することを容易にすることができる。
図２は、本発明の一実施形態によるメモリ・セル２０の概略横断面図である。メモリ・セル２０は、プログラム可能なセル状態に対応する複数のｓ個の抵抗状態で情報を記憶するためのＰＣＭ材料としてＳｂを含む相変化セグメント２１を備える。メモリ・セル２０は、導電性または言い換えれば電気的に非絶縁性の材料を含む導電性セグメント２２をさらに備える。相変化セグメント２１および導電性セグメント２２は、第１の端子２３と第２の端子２４との間に並列に配置される。第１の端子２３および第２の端子２４は、制御ユニット１２に結合される。制御ユニット１２は、第１の端子２３および第２の端子２４に制御信号を印加し、抵抗性メモリ１１からリードバック信号を受け取るように適合される。より具体的には、制御ユニット１２は、書込みモードで書込み電圧を第１の端子２３および第２の端子２４に印加して、複数の抵抗状態のうちの１つをメモリ・セル２０に書き込むように構成される。書込み電圧は、電圧パルスの形で印加される。電圧パルスは、メモリ・セル２０のそれぞれの抵抗状態をプログラムするように電気プログラミング・パルスとして作用または機能する。さらに、制御ユニット１２は、読取りモードで読取り電圧を第１の端子２３および第２の端子２４に印加し、それによってメモリ・セル２０のそれぞれの抵抗状態を読み取るように構成される。図２に示す実施形態によれば、導電性セグメント２２の電気抵抗は、固定値を有する。他の実施形態によれば、調整可能な抵抗を使用することができる。
さらなる実施形態によれば、導電性セグメント２２の抵抗は、たとえば第３の端子（図示せず）に制御信号を印加することによって調整可能とすることができる。
相変化セグメント２１および導電性セグメント２２は、第１の端子２３と第２の端子２４との間の実質的に長さｌ全体にわたって互いに電気的に接触して配置される。実施形態によれば、導電性セグメント２２の抵抗は、分布抵抗を形成する。
セル２０の例示的な実装では、第１の端子２３および第２の端子２４は、ＴｉＮから形成することができる。
メモリ・セル２０は、概略的に点線で示されている熱環境２８によって取り囲まれる。熱環境２８は、そのプログラミング中にメモリ・セル２０内で生じるメルトクエンチ・プロセスに熱的な影響を与える第１の端子２３および第２の端子２４、ならびに特にそれらの構成要素、要素、および層を含むメモリ・セル２０を取り囲むすべての構成要素、要素、層などを表す。実施形態によれば、熱環境２８は、特に、断熱またはその他あるいはその両方の目的でメモリ・セル２０の間に配置されたセル間層またはセル間構成要素あるいはその両方、ならびに第１の端子２３および第２の端子２４を取り囲むことができる。
図３は、メモリ・セル２０（図２に示す）の材料構成要素の電流／電圧（したがって、抵抗）特性の概略図３０である。実線は、相変化セグメント２１（図２に示す）のＳｂ材料に関する電圧に対する電流の変動を示し、完全に結晶質のＳＥＴ状態（上部の曲線）および完全に非晶質のＲＥＳＥＴ状態（下部の曲線）から始まる。これらの２つの曲線は、結晶相と非晶相との間の抵抗率の大きい（典型的には、３桁）変動を反映する。この図の破線３６は、導電性セグメント２２に関する電流／電圧特性を示す。セル読取り電圧３１を含む低い電圧では、導電性セグメント２２の抵抗は、相変化セグメント２１（図２に示す）の非晶相と結晶相との間の抵抗であることがわかる。非晶相は、磁場で誘起される閾値スイッチング現象によって、非線形の特性を呈する。特定の閾値電圧ＶＴＨ３２で、この相は非常に低い「ＯＮ状態」の抵抗に切り替わり、これは結晶質のＰＣＭ材料の抵抗に対応する。セル・プログラミング（書込み）電圧３３は、図示のように、この閾値電圧を上回るように選択される。この電圧で、相変化セグメント２１のＯＮ抵抗は、導電性セグメント２２の抵抗ＲＥＣＳよりはるかに小さい。したがって、書込み電流は、導電性セグメント２２の存在による影響を実質的に受けない。
上記の原理に基づいて、好ましいセル配置は、セル読取り電圧において、導電性セグメント２２の抵抗ＲＥＣＳ３６が、ＰＣＭ材料３７の完全に非晶質の（ＲＥＳＥＴ）状態の抵抗Ｒａｍｏと、完全に結晶質のＳＥＴ状態の抵抗Ｒｃｒｙ３８との両方から遠くなるように選択されるように実施される（ここで、「遠く」とは、Ｒｃｒｙ３８からＲａｍｏ３９の抵抗範囲の文脈の範囲内で遠いことを意味する）。概して、この範囲内のＲＥＣＳに対する適当な値は、セル構成要素の材料および寸法、ｓ個のプログラム可能なセル状態の特定の特性、メモリ・デバイス１０の動作パラメータ（たとえば、読取りおよび書込み電圧）、ならびに最大許容誤り率などの所望される性能基準などの様々な要因に依存する。しかし、概してこの配置は、好ましくは、前述の範囲の文脈で、ＲＥＣＳ＞＞Ｒｃｒｙ３８およびＲＥＣＳ３６＜＜Ｒａｍｏ３９になるような配置である。
上述した抵抗特性により、セル読取り動作に対する非晶相における抵抗ドリフトの作用を大幅に低減させることができる。より具体的には、相変化セグメント２１および導電性セグメント２２を流れる電流の比は、抵抗ＲＥＣＳ３６の適当な選択によって選択することができる。導電性セグメント２２は、端子２３、２４間の全並列電流路を提供し、非晶質サイズにかかわらず耐ドリフト性動作を提供する。さらに、いかなる残留ドリフト作用（非晶相を流れる非常に小さい電流による）も、異なるセル状態で低い変動性を呈する。全並列電流路の抵抗を選択することによって、非晶相を流れる非常に小さい電流を調整することができ、所望される場合、導電性セグメント２２を通る電流が優勢になることを確実にすることができる。
実際には、メモリ・セル２０のプログラムされた抵抗状態は、セル読取り電圧３１の導電性セグメント２２の抵抗へ投影されると見なすことができる。低磁場読取りプロセス中、電流は、相変化セグメント２１の高抵抗性の非晶質領域を迂回し、導電性セグメント２２のうち相変化セグメント２１に並列の部分を流れる。したがって、導電性セグメント２２を通る電流路の長さが非晶質サイズを反映し、したがってプログラムされた抵抗状態を反映する。言い換えれば、導電性セグメント２２は、読取り動作中の投影セグメントであると見なすことができる。ある意味では、典型的には相変化セグメント２１内の非晶質領域の長さに記憶される情報は、導電性セグメント２２へ投影される。
実施形態によれば、読取り動作中および書込み動作中の両方に導電性セグメント２２が存在する場合でも、「投影」は読取りプロセス中にのみ生じるように設計されることに留意されたい。したがって、実際には、本発明の実施形態は、読取りプロセスおよび書込みプロセスの分離を提供する。
アンチモン相変化材料の相転移の形成を容易にまたは可能にするために、相変化セグメント２１の寸法のうちの少なくとも１つは１５ｎｍより小さい。図２に示す実施形態では、相変化セグメント２１の厚さｄは、１５ｎｍ未満の寸法として選択される。
この点で、本出願人の調査によれば、相変化セグメント２１の寸法のうちの１つ、たとえば厚さｄが、１５ｎｍ以下である場合、メルトクエンチ・プロセスを介して相転移を誘起し、次にガラス転移を誘起することが可能であることが明らかになった。
可能な説明としては、そのような小さい寸法は、結晶相と非晶相との間の表面積の低減の点で結晶成長速度を低減させ、ならびに実効熱抵抗を低減させて、非常に速いクエンチ・プロセスを容易にすることを挙げることができる。
本出願人のさらなる調査によれば、そのような非晶相は、相変化材料の特性であるドリフト挙動を呈することを確認した。さらに、そのような非晶相は、長期間にわたって安定することが見出された。
本出願人のこれらの調査および研究の結果、Ｓｂ系のメモリ・デバイスでは、相変化セグメント２１の寸法のうちの少なくとも１つを１５ｎｍより小さくするべきであるという結論が得られた。
上述したように、制御ユニット１２は、書込みモードで書込み電圧を電気プログラミング・パルスとして第１の端子２３および第２の端子２４に印加するように構成される。
実施形態によれば、電気プログラミング・パルスの立下りエッジ持続時間は１２ｎｓ未満である。
図４は、プログラミング・パルス４０の一例を示すグラフ４５を示す。ｘ軸４００は、時間をナノ秒（ｎｓ）単位で示し、ｙ軸４０１は、電圧をＶ単位で示す。
電気プログラミング・パルス４０は、低電圧レベル４１、立上りエッジ４２、高電圧レベル４３、および立下りエッジ４４を備える。より具体的には、電気プログラミング・パルスは、初期低電圧レベル４１を有する。特に、初期低電圧レベル４１の電圧レベルは、ゼロとすることができる。初期電圧レベル４１から、電気プログラミング・パルス４０は、立上りエッジ４２中に低電圧レベル４１から高電圧レベル４３まで上昇する。この例では、高電圧レベルは、たとえば４．５Ｖとすることができる。高電圧レベル４３は、事前定義された期間、たとえば４０ｎｓにわたって維持される。次いで、電気プログラミング・パルス４０は、立下りエッジ４４中に高電圧レベル４３から低電圧レベル４１まで下降する。
実施形態によれば、立下りエッジ持続時間ｔｔｅ４０３は、立下りエッジ４４の期間／時間間隔と定義することができる。言い換えれば、立下りエッジ持続時間ｔｔｅ４０３は、電圧レベルをプログラミング・パルス４０の高電圧レベル４３からプログラミング・パルス４０の低電圧レベル４１へスイッチング／変化させるのに要する時間である。
図４を参照すると、電気プログラミング・パルス４０は、時点ｔ０で低電圧レベル４１から上昇し始め、時点ｔ１で高電圧レベル４３に到達する。したがって、立上りエッジ４２の持続時間ｔｒｅ４０２は、ｔ０４６とｔ１４７との間の期間である。
次いで、時点ｔ２で、電気プログラミング・パルス４０は、高電圧レベル４３から下降し始め、時点ｔ３４９で再び低電圧レベル４１に到達する。したがって、立下りエッジ４４の持続時間ｔｔｅ４０３は、ｔ２４８とｔ３４９との間の期間である。
クエンチ速度に関する本出願人の調査によれば、超高速のクエンチ速度により、アンチモン相変化材料の相転移の形成が容易にまたは可能になることが明らかになった。特に本出願人の調査によれば、室温では、電気プログラミング・パルスの立下りエッジ持続時間ｔｔｅ４０３を８ｎｓ未満にするべきであることが示された。本出願人のさらなる調査によれば、より低い周囲温度では、１２ｎｓ未満の立下りエッジ持続時間が、相転移の形成を容易にまたは可能にするのに十分となりうることが示された。１つの可能な理由としては、実効クエンチ速度の減少を挙げることができる。
したがって、いくつかの実施形態によれば、電気プログラミング・パルスの立下りエッジ持続時間ｔｔｅ４０３は１２ｎｓ未満にするべきであり、他の実施形態によれば、立下りエッジ持続時間ｔｔｅ４０３は８ｎｓ未満にするべきである。
実施形態によれば、メモリ・デバイス、特に図２のメモリ・セル２０の熱環境は、それぞれのプログラミング・パルスの立下りエッジの開始後１２ｎｓ以内に、すなわちｔ２４８後１２ｎｓ以内に、メモリ・セル２０の温度が周囲温度または少なくとも周囲温度を摂氏１０度上回る範囲に近づくように構成される。一例として、摂氏２５度の周囲温度を仮定すると、メモリ・デバイスは、メモリ・セルの温度がｔ２４８後１２ｎｓ以内に摂氏３５度以下まで低下するように構成される。これにより、クエンチ速度が十分に速くなることが容易になる。
図５は、立下りエッジ持続時間の異なる例示的なメモリ・セルに印加された電気プログラミング・パルスの実験データを示すグラフ５０を示す。
ｘ軸５１は、それぞれの立下りエッジ持続時間ｔｔｅ４０３（図４に示す）をｎｓ単位で示し、ｙ軸５２は、アンチモンを相変化材料として有する対応するメモリ・セルの対応する抵抗をΩ単位で示す。次のプログラミング・パルスごとに、立下りエッジ持続時間はより短くなる。この実験の結果を、折れ線グラフ５３として表す。この実験は、厚さ５ｎｍの薄板形のアンチモン相変化セグメントを備えるメモリ・セルによって、室温で実行された。相変化セグメントに並列して、厚さ６ｎｍのＴａＮの導電層が設けられる。この実験により、短い立下りエッジはアンチモンの非晶質化を容易にすることが確認された。より具体的には、閾値１０ｎｓを上回ると、非晶質化はほとんど観察されなかったが、６〜８ｎｓの立下りエッジ持続時間では、すでに相当な非晶質化が生じていた。
図６〜図１１は、本発明の例示的な実施形態によるメモリ・セルの３次元図および関連する横断面図を提供する。これらの図に見ることができるように、メモリ・セルは、円筒形の形状または薄板状の形状を有することができる。そのような形状は、高度で効率的なデバイス製造ならびに高密度デバイス集積を容易にすることができる。
図６は、本発明の一実施形態によるメモリ・セル６００の３次元図を示す。メモリ・セル６００は、内筒６２５を備える多層円筒として形成される。内筒６２５は、絶縁材料を含む。メモリ・セル６００は、相変化セグメント６２１を形成し、アンチモンを相変化材料として含む外筒６２６をさらに備える。外筒６２６は、中空の円筒として形成され、外筒６２６の厚さｄは１５ｎｍ未満である。相変化セグメント６２１は、第１の端子６２３と第２の端子６２４との間に配置される。
図７は、本発明の一実施形態によるメモリ・セル７００の３次元図を示す。メモリ・セル７００は、アンチモンの相変化セグメント７２１を備える。相変化セグメント７２１は、相変化材料アンチモンの単純な円筒７２５として形成される。相変化セグメント７２１は、第１の端子７２３と第２の端子７２４との間に配置される。円筒７２５の直径ｄは、１５ｎｍ未満の寸法を確立する。
図８は、本発明の一実施形態によるメモリ・セル８００の３次元図を示す。メモリ・セル８００は、薄板状の形状を有し、薄板８２５として形成された相変化セグメント８２１を備える。１５ｎｍより小さい寸法として、薄板８２５の厚さｄは１５ｎｍ未満である。相変化セグメント８２１は、第１の端子８２３と第２の端子８２４との間に配置される。
図９は、本発明の別の実施形態によるメモリ・セル９００の一部の３次元図を示す。メモリ・セル９００もまた、薄板状の形状を有し、薄板９２５として形成された相変化セグメント９２１を備える。薄板９２５は、中心のくびれ９２６を含む。制限された寸法として、薄板９２５の厚さｄは１５ｎｍ未満、たとえば３ｎｍである。メモリ・セル９００は、導電性材料を含む導電性セグメント９２２をさらに備える。相変化セグメント９２１および導電性セグメント９２２は、並列に配置される。図９に示すメモリ・セル９００の部分は、図９には示されていない第１の端子と第２の端子との間に配置するように構成される。
図１０ａは、本発明の別の実施形態によるメモリ・セル１０００の３次元図を示す。図１０ｂは、対応する横断面図を示す。メモリ・セル１０００は、多層円筒として形成される。メモリ・セル１０００は、導電性セグメントを形成する内筒１０２２を備える。メモリ・セル１０００は、相変化セグメント１０２７を形成し、アンチモンを相変化材料として含む中間筒１０２１をさらに備える。加えて、メモリ・セル１０００は、絶縁材料を含む外筒１０２５を備える。この実施形態によれば、中間筒１０２１の厚さｄは１５ｎｍ未満であり、１５ｎｍより小さい相変化セグメントの寸法を確立する。
中間筒１０２１および導電性セグメント１０２２は、第１の端子１０２３と第２の端子１０２４との間に並列に配置される。第１の端子１０２３および第２の端子１０２４は、図１の制御ユニット１２に結合される。
図１１ａは、本発明の別の実施形態によるメモリ・セル１１００の３次元図を示す。図１１ｂは、対応する横断面図を示す。メモリ・セル１１００はまた、多層円筒として形成される。メモリ・セル１１００は、相変化セグメント１１２７を形成し、アンチモンを相変化材料として含む内筒１１２１を備える。メモリ・セル１１００は、導電性セグメント２２（図２に示す）を形成する中間筒１１２２をさらに備える。加えて、メモリ・セル１１００は、絶縁材料を含む外筒１１２５を備える。この実施形態によれば、内筒１１２１の直径に対応する内筒１１２１の厚さｄは１５ｎｍ未満であり、１５ｎｍより小さい相変化セグメント２１（図２に示す）の寸法を確立する。
内筒１１２１および中間筒１１２２は、第１の端子１１２３と第２の端子１１２４との間に並列に配置される。相変化セグメント１１２７は、内筒１１２１内に位置する。第１の端子１１２３および第２の端子１１２４は、図１の制御ユニット１２に結合される。
図６〜図１１のメモリ・セルは、セルの様々な要素を形成するためのよく知られている材料処理技法を使用して製作することができる。例として、Raoux et al., IBM J. Res. & Dev. 52(4/5), 465 (2008)（その図６参照）に記載されているキーホール伝達プロセス（keyhole-transfer process）によって、円筒形の構造を作製することができる。しかし概して、セルの材料および寸法は、それぞれの応用例の特定の必要を満たすように選択される。
図１２は、メモリ・デバイス、たとえば図１のメモリ・デバイス１０を動作させる方法の方法ステップの流れ図を示す。
ステップ１２１０で、方法が開始される。
ステップ１２２０で、制御ユニット１２は、動作モード、すなわち読取り動作を実行するか、それとも書込み動作を実行するかを確かめる。
デバイス１０が読取りモードで動作する場合、制御ユニット１２は、ステップ１２３０で、読取り電圧を第１の端子および第２の端子に印加して、抵抗状態を読み取る。
デバイス１０が書込みモードで動作する場合、制御ユニット１２は、ステップ１２４０で、書込み電圧を電気プログラミング・パルスとして第１の端子および第２の端子に印加し、それによってそれぞれのメモリ・セルの抵抗状態を書き込む。対応するメルトクエンチ・プロセスが相変化材料の非晶質化をもたらすのに十分に速いことを確実にするために、電気プログラミング・パルスの立下りエッジ持続時間は１２ｎｓ未満である。
ステップ１２５０で、この方法は終了し、メモリ・デバイス１０は再びステップ１２１０から開始することができる。
本発明は、任意の技術的詳細の可能な統合レベルで、システム、方法、またはコンピュータ・プログラム製品、あるいはその組合せとすることができる。コンピュータ・プログラム製品は、プロセッサに本発明の態様を実施させるコンピュータ可読プログラム命令を有するコンピュータ可読記憶媒体を含むことができる。
コンピュータ可読記憶媒体は、命令実行デバイスによって使用するための命令を保持および記憶することができる有形のデバイスとすることができる。コンピュータ可読記憶媒体は、たとえば、それだけに限定されるものではないが、電子記憶デバイス、磁気記憶デバイス、光記憶デバイス、電磁記憶デバイス、半導体記憶デバイス、または上記の任意の好適な組合せとすることができる。コンピュータ可読記憶媒体のより具体的な例の非排他的な一覧には、携帯型コンピュータ・ディスケット、ハード・ディスク、ランダム・アクセス・メモリ（ＲＡＭ）、読取り専用メモリ（ＲＯＭ）、消去可能プログラム可能読取り専用メモリ（ＥＰＲＯＭまたはフラッシュメモリ）、スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）、携帯型コンパクト・ディスク読取り専用メモリ（ＣＤ−ＲＯＭ）、デジタル多用途ディスク（ＤＶＤ）、メモリ・スティック、フロッピー・ディスク、命令が記録されたパンチカードまたは溝内の浮出し構造などの機械コード化デバイス、および上記の任意の好適な組合せが含まれる。本明細書で使用するとき、コンピュータ可読記憶媒体は、無線波もしくは他の自由に伝播する電磁波、導波管もしくは他の伝送媒体を伝播する電磁波（たとえば、光ファイバケーブルを通過する光パルス）、またはワイアを通って伝送される電気信号などの一過性信号自体であると解釈されるべきではない。
本明細書に記載するコンピュータ可読プログラム命令は、コンピュータ可読記憶媒体からそれぞれのコンピューティング／処理デバイスへダウンロードすることができ、あるいはネットワーク、たとえばインターネット、ローカル・エリア・ネットワーク、ワイド・エリア・ネットワーク、もしくは無線ネットワーク、またはその組合せを介して外部コンピュータもしくは外部記憶デバイスへダウンロードすることができる。ネットワークは、銅伝送ケーブル、光伝送ファイバ、無線伝送、ルータ、ファイアウォール、スイッチ、ゲートウェイ・コンピュータ、またはエッジ・サーバあるいはその組合せを備えることができる。各コンピューティング／処理デバイス内のネットワーク・アダプタ・カードまたはネットワーク・インターフェースが、ネットワークからのコンピュータ可読プログラム命令を受け取り、それらのコンピュータ可読プログラム命令をそれぞれのコンピューティング／処理デバイス内のコンピュータ可読記憶媒体内に記憶するために転送する。
本発明の動作を実施するコンピュータ可読プログラム命令は、アセンブラ命令、命令セット・アーキテクチャ（ＩＳＡ）命令、機械命令、機械依存命令、マイクロコード、ファームウェア命令、状態設定データ、集積回路に対するコンフィギュレーション・データ、またはソース・コードもしくはオブジェクト・コードとすることができ、そのようなソース・コードもしくはオブジェクト・コードは、Ｓｍａｌｌｔａｌｋ（Ｒ）、Ｃ＋＋などのオブジェクト指向プログラミング言語、および「Ｃ」プログラミング言語などの手続き型プログラミング言語、または類似のプログラミング言語を含む、１つまたは複数のプログラミング言語の任意の組合せで書かれている。コンピュータ可読プログラム命令は、完全にユーザのコンピュータ上で、部分的にユーザのコンピュータ上で独立型のソフトウェア・パッケージとして、部分的にユーザのコンピュータ上、および部分的に遠隔コンピュータ上で、または完全に遠隔コンピュータもしくはサーバ上で実行することができる。後者のシナリオでは、遠隔コンピュータは、ローカル・エリア・ネットワーク（ＬＡＮ）もしくはワイド・エリア・ネットワーク（ＷＡＮ）を含む任意のタイプのネットワークを介して、ユーザのコンピュータに接続することができ、または外部コンピュータに接続することができる（たとえば、インターネット・サービス・プロバイダを使用してインターネットを介して）。いくつかの実施形態では、本発明の態様を実行するために、たとえばプログラム可能な論理回路、フィールド・プログラム可能ゲート・アレイ（ＦＰＧＡ）、またはプログラム可能論理アレイ（ＰＬＡ）を含む電子回路が、コンピュータ可読プログラム命令の状態情報を利用することによってコンピュータ可読プログラム命令を実行し、電子回路をパーソナライズすることができる。
本発明の態様は、本発明の実施形態による方法、装置（システム）、およびコンピュータ・プログラム製品の流れ図またはブロック図あるいはその両方を参照して、本明細書に記載されている。流れ図またはブロック図あるいはその両方の各ブロック、および流れ図またはブロック図あるいはその両方のブロックの組合せは、コンピュータ可読プログラム命令によって実施することができることが理解されよう。
これらのコンピュータ可読プログラム命令は、コンピュータまたは他のプログラム可能データ処理装置のプロセッサを介して実行される命令が、流れ図またはブロック図あるいはその両方の１つまたは複数のブロックに指定される機能／動作を実施する手段を生成するように、汎用コンピュータ、専用コンピュータ、または他のプログラム可能データ処理装置のプロセッサに提供されてマシンを作り出すことができる。これらのコンピュータ可読プログラム命令はまた、命令が記憶されたコンピュータ可読記憶媒体が、流れ図またはブロック図あるいはその両方の１つまたは複数のブロックに指定される機能／動作の態様を実施する命令を含む製品を構成するように、コンピュータ可読記憶媒体内に記憶することができ、コンピュータ、プログラム可能データ処理装置、または他のデバイス、あるいはその組合せに特定の方法で機能するように指示することができる。
コンピュータ可読プログラム命令はまた、コンピュータ、他のプログラム可能装置、または他のデバイス上で実行される命令が、流れ図またはブロック図あるいはその両方の１つまたは複数のブロックに指定される機能／動作を実施するように、コンピュータ、他のプログラム可能データ処理装置、または他のデバイス上にロードして、コンピュータ、他のプログラム可能装置、または他のデバイスで一連の動作ステップを実行させ、コンピュータ実施プロセスを作り出すことができる。
これらの図の流れ図およびブロック図は、本発明の様々な実施形態によるシステム、方法、およびコンピュータ・プログラム製品の可能な実装のアーキテクチャ、機能性、および動作を示す。この点で、流れ図またはブロック図内の各ブロックは、指定の論理機能を実施するための１つまたは複数の実行可能な命令を含む命令のモジュール、セグメント、または部分を表すことができる。いくつかの代替の実装では、ブロック内に記載の機能は、これらの図に記載の順序以外で行うことができる。たとえば、必要とされる機能性に応じて、連続して示されている２つのブロックを、実際には実質的に同時に実行することができ、または場合により、これらのブロックを逆の順序で実行することもできる。ブロック図または流れ図あるいはその両方の各ブロック、およびブロック図または流れ図あるいはその両方のブロックの組合せは、指定の機能もしくは動作を実行しまたは専用ハードウェアおよびコンピュータ命令の組合せを実施する専用ハードウェアに基づくシステムによって実施することができることにも留意されたい。
本発明の様々な実施形態の説明は、例示の目的で提示されており、開示する実施形態に対して排他的または限定的であることを意図したものではない。記載する実施形態の範囲および思想から逸脱することなく、多くの修正形態および変形形態が当業者には明らかである。本明細書に使用される用語は、実施形態の原理、実際的な応用例、もしくは市場に見られる技術に対する技術的な改善形態について最もよく説明し、または当業者であれば本明細書に開示する実施形態を理解することを可能にするように選択されたものである。
概して、導電性セグメント２２は、任意の好適な材料から形成することができる。そのような材料の例には、シリコンまたはゲルマニウム（ドーピングの有無にかかわらない）、特に上述したようにポリシリコンおよびＴａＮなどの半導体が含まれる。第１の端子および第２の端子は、任意の好都合な導電性材料、典型的には金属性材料（たとえば、純粋金属もしくは金属化合物、合金、または他の混合物）、またはドープされたシリコンなどの半導体材料から形成することができる。
さらに、記載する特徴は、単一レベルならびにマルチレベルのセルに適用することができる。
概して、一実施形態に関して記載する修正形態は、別の実施形態にも適宜適用することができる。

Claims (25)

  1. メモリ・デバイスであって、
    前記メモリ・デバイスおよび複数のメモリ・セルを制御する制御ユニットを備え、前記複数のメモリ・セルが、
    第１の端子と、
    第２の端子と、
    複数の抵抗状態で情報を記憶する相変化材料を含む相変化セグメントとを備え、前記相変化セグメントが、前記第１の端子と前記第２の端子との間に配置され、前記相変化材料がアンチモンからなり、前記相変化セグメントの寸法のうちの少なくとも１つが１５ナノメートルより小さい、メモリ・デバイス。
  2. 前記制御ユニットが、書込みモードで書込み電圧を電気プログラミング・パルスとして前記第１の端子および前記第２の端子に印加するように構成され、前記プログラミング・パルスの立下りエッジの勾配が、メルトクエンチ・プロセスを介して非晶相を生成し、前記非晶相の再結晶化を防止するのに十分なほどクエンチ速度が速くなるように構成される、請求項１に記載のメモリ・デバイス。
  3. 前記制御ユニットが、書込みモードで書込み電圧を電気プログラミング・パルスとして前記第１の端子および前記第２の端子に印加するように構成され、前記電気プログラミング・パルスの立下りエッジ持続時間が１２ナノ秒未満である、請求項１に記載のメモリ・デバイス。
  4. 前記制御ユニットが、書込みモードで書込み電圧を電気プログラミング・パルスとして前記第１の端子および前記第２の端子に印加するように構成され、
    前記メモリ・セルが、前記プログラミング・パルスの前記印加中、メルトクエンチ・プロセスを介して非晶相を生成し、前記非晶相の再結晶化を防止するのに十分なほど前記クエンチ速度が速くなるように設計された熱環境によって取り囲まれる、
    請求項１に記載のメモリ・デバイス。
  5. 前記制御ユニットが、書込みモードで書込み電圧を電気プログラミング・パルスとして前記第１の端子および前記第２の端子に印加するように構成され、
    前記相変化材料が、隣接材料に接触する、または取り囲まれる、あるいはその両方であり、前記隣接材料が、前記隣接材料による再結晶化を防いで前記相変化材料の非晶相が安定化されるように選択される、
    請求項１に記載のメモリ・デバイス。
  6. 前記相変化セグメントに並列の導電性セグメント
    をさらに備える、請求項１に記載のメモリ・デバイス。
  7. 前記導電性セグメントの材料が、半導体材料、金属、および金属窒化物からなる群から選択される、請求項６に記載のメモリ・デバイス。
  8. 前記相変化セグメントおよび前記導電性セグメントが、前記第１の端子と前記第２の端子との間の実質的に長さ全体にわたって互いに隣接し、互いに電気的に接触して配置される、請求項６に記載のメモリ・デバイス。
  9. 前記メモリ・セルが、円筒形の形状を有する、請求項１に記載のメモリ・デバイス。
  10. 前記相変化セグメントが、前記相変化材料の単純な円筒として形成され、
    前記単純な円筒の直径が１５ナノメートル未満である、請求項９に記載のメモリ・デバイス。
  11. 前記メモリ・セルが、多層円筒として形成され、前記多層円筒は、絶縁材料を含む内筒と、前記相変化セグメントを形成し、前記相変化材料を含む外筒とを備え、前記外筒の厚さは１５ナノメートル未満である、請求項９に記載のメモリ・デバイス。
  12. 前記メモリ・セルが、薄板状の形状を有し、前記相変化セグメントが、厚さ１０ナノメートル未満の薄板として形成される、請求項１に記載のメモリ・デバイス。
  13. 前記メモリ・セルが、多層円筒として形成され、前記多層円筒は、前記導電性セグメントを形成する内筒と、
    前記相変化セグメントを形成し、前記相変化材料を含む中間筒と、絶縁材料を含む外筒とを備え、前記中間筒の厚さが１５ナノメートル未満である、請求項９に記載のメモリ・デバイス。
  14. 前記メモリ・セルが、多層円筒として形成され、前記多層円筒が、前記相変化セグメントを形成し、前記相変化材料を含む内筒と、前記導電性セグメントを形成する中間筒と、絶縁材料を含む外筒とを備え、前記内筒の厚さが１５ナノメートル未満である、請求項９に記載のメモリ・デバイス。
  15. 前記相変化セグメントの前記寸法のうちの少なくとも１つが１０ナノメートルより小さい、請求項１に記載のメモリ・デバイス。
  16. 前記電気プログラミング・パルスの立下りエッジ持続時間が８ナノ秒未満である、請求項３に記載のメモリ・デバイス。
  17. 前記デバイスが、前記書込みモードで、前記書込み電圧によってもたらされるセル電流に対して前記導電性セグメントによって提示される抵抗が、前記抵抗状態のいずれでも前記相変化セグメントの前記抵抗より高くなるように構成される、請求項２に記載のメモリ・デバイス。
  18. 前記デバイスが、読取りモードで読取り電圧を前記第１の端子および前記第２の端子に印加して前記抵抗状態を読み取るように構成される、請求項１に記載のメモリ・デバイス。
  19. 前記デバイスが、前記読取りモードで、前記読取り電圧によってもたらされるセル電流に対して前記導電性セグメントによって提示される抵抗が、前記抵抗状態のいずれでも前記メモリ・セルの前記非晶相の抵抗より低くなるように構成される、請求項１８に記載のメモリ・デバイス。
  20. 前記導電性セグメントが、前記相変化材料に接触して前記第１の端子と前記第２の端子との間の方向に延び、前記読取り電圧によってもたらされるセル電流に対して、前記抵抗状態のいずれでも前記相変化材料の前記非晶相より低い抵抗の電流路を提示するように配置され、前記より低い抵抗の電流路の長さが、前記非晶相のサイズに依存する、請求項１８に記載のメモリ・デバイス。
  21. 前記メモリ・デバイスが、ｓ＞２個のプログラム可能な抵抗状態で情報を記憶するように構成される、請求項１に記載のメモリ・デバイス。
  22. メモリ・セルであって、
    第１の端子と、
    第２の端子と、
    複数の抵抗状態で情報を記憶する相変化材料を含む相変化セグメントとを備え、前記相変化セグメントが、前記第１の端子と前記第２の端子との間に配置され、前記相変化材料がアンチモンからなり、前記相変化セグメントの寸法のうちの少なくとも１つが１５ナノメートルより小さい、メモリ・セル。
  23. メモリ・デバイスを動作させる方法であって、
    制御ユニットを使用してメモリ・デバイスを制御することであって、前記メモリ・デバイスが複数のメモリ・セルを含み、前記複数のメモリ・セルが、第１の端子、第２の端子、および複数の抵抗状態で情報を記憶する相変化材料を含む相変化セグメントを備え、前記相変化セグメントが、前記第１の端子と前記第２の端子との間に配置され、前記相変化材料がアンチモンからなり、前記相変化セグメントの前記寸法のうちの少なくとも１つが１５ナノメートルより小さい、前記制御することと、
    前記制御ユニットによって、読取りモードで読取り電圧を前記第１の端子および前記第２の端子に印加して前記抵抗状態を読み取ることと、
    前記制御ユニットによって、書込みモードで書込み電圧を電気プログラミング・パルスとして前記第１の端子および前記第２の端子に印加して前記抵抗状態を書き込むこととを含み、前記電気プログラミング・パルスの立下りエッジ持続時間が１２ナノ秒未満である、方法。
  24. メモリ・デバイスの動作を制御する制御ユニットであって、
    メモリ・デバイスの前記動作を制御する制御ユニットを備え、前記メモリ・デバイスが複数のメモリ・セルを含み、前記複数のメモリ・セルが、
    第１の端子と、第２の端子と、複数の抵抗状態で情報を記憶する相変化材料を含む相変化セグメントとを備え、前記相変化セグメントが、前記第１の端子と前記第２の端子との間に配置され、前記相変化材料がアンチモンからなり、前記相変化セグメントの寸法のうちの少なくとも１つが１５ナノメートルより小さく、
    前記制御ユニットが、読取りモードで読取り電圧を前記第１の端子および前記第２の端子に印加して前記抵抗状態を読み取り、書込みモードで書込み電圧を電気プログラミング・パルスとして前記第１の端子および前記第２の端子に印加して前記抵抗状態を書き込むように構成され、前記プログラミング・パルスの立下りエッジの勾配が、クエンチ速度が前記相変化材料の結晶化を防止するのに十分になるように構成される、制御ユニット。
  25. メモリ・デバイスを動作させるコンピュータ・プログラム製品であって、プログラム命令が組み入れられたコンピュータ可読記憶媒体を備え、前記コンピュータ可読記憶媒体が、一過性信号自体ではなく、前記プログラム命令は、前記メモリ・デバイスの前記制御ユニットによって、前記制御ユニットに方法を実行させるように実行可能であり、前記方法は、
    制御ユニットを使用してメモリ・デバイスを制御することであって、前記メモリ・デバイスが複数のメモリ・セルを含み、前記複数のメモリ・セルが、第１の端子、第２の端子、および複数の抵抗状態で情報を記憶する相変化材料を含む相変化セグメントを備え、前記相変化セグメントが、前記第１の端子と前記第２の端子との間に配置され、前記相変化材料がアンチモンからなり、前記相変化セグメントの前記寸法のうちの少なくとも１つが１５ナノメートルより小さい、前記制御することと、
    前記制御ユニットによって、読取りモードで読取り電圧を前記第１の端子および前記第２の端子に印加して前記抵抗状態を読み取ることと、
    前記制御ユニットによって、書込みモードで書込み電圧を電気プログラミング・パルスとして前記第１の端子および前記第２の端子に印加して前記抵抗状態を書き込むこととを含み、前記電気プログラミング・パルスの立下りエッジ持続時間が１２ナノ秒未満である、コンピュータ・プログラム製品。
JP2020514160A 2017-09-26 2018-09-13 抵抗性メモリ・デバイス、メモリ・セル、そのメモリ・デバイスを動作させる方法、制御ユニット、およびコンピュータ・プログラム Active JP7531393B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023081956A JP7563860B2 (ja) 2017-09-26 2023-05-18 抵抗性メモリ・デバイス、メモリ・セル、そのメモリ・デバイスを動作させる方法、制御ユニット、およびコンピュータ・プログラム

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/715,214 2017-09-26
US15/715,214 US10283704B2 (en) 2017-09-26 2017-09-26 Resistive memory device
PCT/IB2018/056992 WO2019064111A1 (en) 2017-09-26 2018-09-13 RESISTIVE MEMORY DEVICE

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023081956A Division JP7563860B2 (ja) 2017-09-26 2023-05-18 抵抗性メモリ・デバイス、メモリ・セル、そのメモリ・デバイスを動作させる方法、制御ユニット、およびコンピュータ・プログラム

Publications (3)

Publication Number Publication Date
JP2020535630A true JP2020535630A (ja) 2020-12-03
JP2020535630A5 JP2020535630A5 (ja) 2021-01-21
JP7531393B2 JP7531393B2 (ja) 2024-08-09

Family

ID=65809336

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020514160A Active JP7531393B2 (ja) 2017-09-26 2018-09-13 抵抗性メモリ・デバイス、メモリ・セル、そのメモリ・デバイスを動作させる方法、制御ユニット、およびコンピュータ・プログラム
JP2023081956A Active JP7563860B2 (ja) 2017-09-26 2023-05-18 抵抗性メモリ・デバイス、メモリ・セル、そのメモリ・デバイスを動作させる方法、制御ユニット、およびコンピュータ・プログラム

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023081956A Active JP7563860B2 (ja) 2017-09-26 2023-05-18 抵抗性メモリ・デバイス、メモリ・セル、そのメモリ・デバイスを動作させる方法、制御ユニット、およびコンピュータ・プログラム

Country Status (6)

Country Link
US (2) US10283704B2 (ja)
JP (2) JP7531393B2 (ja)
CN (1) CN111149168B (ja)
DE (1) DE112018003783T5 (ja)
GB (1) GB2580837B (ja)
WO (1) WO2019064111A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10283704B2 (en) 2017-09-26 2019-05-07 International Business Machines Corporation Resistive memory device
US10957853B2 (en) * 2018-09-18 2021-03-23 International Business Machines Corporation Modifying material parameters of a nanoscale device post-fabrication
DE102018132503B4 (de) * 2018-12-17 2020-09-17 Infineon Technologies Ag Detektion von Codewörtern
US20220181275A1 (en) * 2020-12-08 2022-06-09 International Business Machines Corporation Integrated circuit security using programmable switches
US20220199899A1 (en) * 2020-12-22 2022-06-23 International Business Machines Corporation Transfer length phase change material (pcm) based bridge cell
US11647684B2 (en) * 2021-03-30 2023-05-09 International Business Machines Corporation Nonvolatile tunable capacitive processing unit

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060133174A1 (en) * 2004-12-16 2006-06-22 Korea Institute Of Science And Technology Phase-change RAM containing AIN thermal dissipation layer and TiN electrode
US20070018149A1 (en) * 2005-07-22 2007-01-25 Elpida Memory, Inc. Semiconductor device and method of producing the same
WO2007034542A1 (ja) * 2005-09-21 2007-03-29 Renesas Technology Corp. 半導体装置
US20080054323A1 (en) * 2006-08-29 2008-03-06 International Business Machines Corporation Thin film phase change memory cell formed on silicon-on-insulator substrate
US20080169457A1 (en) * 2003-02-24 2008-07-17 Samsung Electronics Co., Ltd. Phase changeable memory devices including nitrogen and/or silicon
US20100130013A1 (en) * 2008-11-24 2010-05-27 Applied Materials, Inc. Slurry composition for gst phase change memory materials polishing
US20130292631A1 (en) * 2012-05-07 2013-11-07 Feng Chia University Multi-Layered Phase-Change Memory Device
US20140063899A1 (en) * 2012-08-29 2014-03-06 Micron Technology, Inc. Methods, devices and systems using over-reset state in a memory cell
US20150001457A1 (en) * 2013-06-28 2015-01-01 International Business Machines Corporation Phase-change memory cells
JP2015005600A (ja) * 2013-06-20 2015-01-08 独立行政法人産業技術総合研究所 相変化デバイス
US20150243884A1 (en) * 2014-02-27 2015-08-27 International Business Machines Corporation Metal nitride keyhole or spacer phase change memory cell structures

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7626859B2 (en) * 2006-02-16 2009-12-01 Samsung Electronics Co., Ltd. Phase-change random access memory and programming method
SG171683A1 (en) 2006-05-12 2011-06-29 Advanced Tech Materials Low temperature deposition of phase change memory materials
EP2511280A1 (en) 2006-11-02 2012-10-17 Advanced Technology Materials, Inc. Germanium amidinate complexes useful for CVD/ALD of metal thin films
KR20090075539A (ko) * 2008-01-04 2009-07-08 삼성전자주식회사 단일 조성의 반금속 박막을 이용한 상변화 메모리
US7897953B2 (en) 2008-01-16 2011-03-01 Micron Technology, Inc. Multi-level programmable PCRAM memory
US8378328B2 (en) * 2008-02-22 2013-02-19 International Business Machines Corporation Phase change memory random access device using single-element phase change material
US7965545B2 (en) * 2008-03-31 2011-06-21 Intel Corporation Reducing temporal changes in phase change memories
US7903457B2 (en) * 2008-08-19 2011-03-08 Macronix International Co., Ltd. Multiple phase change materials in an integrated circuit for system on a chip application
US8058095B2 (en) * 2009-06-23 2011-11-15 Micron Technology, Inc. Encapsulated phase change cell structures and methods
WO2011074021A1 (en) * 2009-12-18 2011-06-23 Mattia Boniardi Modified reset state for enhanced read margin of phase change memory
KR20120045197A (ko) 2010-10-29 2012-05-09 에스케이하이닉스 주식회사 온도에 의존하는 저장 매체를 포함하는 메모리 장치 및 그 구동방법
US9218876B2 (en) * 2012-05-08 2015-12-22 Micron Technology, Inc. Methods, articles and devices for pulse adjustments to program a memory cell
US8971089B2 (en) 2012-06-27 2015-03-03 Intel Corporation Low power phase change memory cell
US20140117302A1 (en) * 2012-11-01 2014-05-01 Micron Technology, Inc. Phase Change Memory Cells, Methods Of Forming Phase Change Memory Cells, And Methods Of Forming Heater Material For Phase Change Memory Cells
US10283704B2 (en) 2017-09-26 2019-05-07 International Business Machines Corporation Resistive memory device

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080169457A1 (en) * 2003-02-24 2008-07-17 Samsung Electronics Co., Ltd. Phase changeable memory devices including nitrogen and/or silicon
JP2006173635A (ja) * 2004-12-16 2006-06-29 Korea Inst Of Science & Technology ＡｌＮ熱放出層及びＴｉＮ下部電極が適用された相変化メモリ
US20060133174A1 (en) * 2004-12-16 2006-06-22 Korea Institute Of Science And Technology Phase-change RAM containing AIN thermal dissipation layer and TiN electrode
US20070018149A1 (en) * 2005-07-22 2007-01-25 Elpida Memory, Inc. Semiconductor device and method of producing the same
WO2007034542A1 (ja) * 2005-09-21 2007-03-29 Renesas Technology Corp. 半導体装置
JP2008060569A (ja) * 2006-08-29 2008-03-13 Internatl Business Mach Corp <Ibm> シリコン・オン・インシュレータ基板上に形成された薄膜相変化メモリ・セル、その形成方法、および１つ以上のメモリ・セルを含む集積回路
US20080054323A1 (en) * 2006-08-29 2008-03-06 International Business Machines Corporation Thin film phase change memory cell formed on silicon-on-insulator substrate
US20100130013A1 (en) * 2008-11-24 2010-05-27 Applied Materials, Inc. Slurry composition for gst phase change memory materials polishing
US20130292631A1 (en) * 2012-05-07 2013-11-07 Feng Chia University Multi-Layered Phase-Change Memory Device
JP2013236079A (ja) * 2012-05-07 2013-11-21 Feng-Chia Univ 超薄型多層構造相変化メモリ素子
US20140063899A1 (en) * 2012-08-29 2014-03-06 Micron Technology, Inc. Methods, devices and systems using over-reset state in a memory cell
JP2015005600A (ja) * 2013-06-20 2015-01-08 独立行政法人産業技術総合研究所 相変化デバイス
US20150001457A1 (en) * 2013-06-28 2015-01-01 International Business Machines Corporation Phase-change memory cells
US20150243884A1 (en) * 2014-02-27 2015-08-27 International Business Machines Corporation Metal nitride keyhole or spacer phase change memory cell structures

Also Published As

Publication number Publication date
JP7531393B2 (ja) 2024-08-09
US10600958B2 (en) 2020-03-24
GB2580837B (en) 2021-06-30
CN111149168B (zh) 2023-10-27
WO2019064111A1 (en) 2019-04-04
GB202005840D0 (en) 2020-06-03
US20190148635A1 (en) 2019-05-16
US20190097128A1 (en) 2019-03-28
JP7563860B2 (ja) 2024-10-08
CN111149168A (zh) 2020-05-12
GB2580837A (en) 2020-07-29
JP2023101575A (ja) 2023-07-21
DE112018003783T5 (de) 2020-04-23
US10283704B2 (en) 2019-05-07

Similar Documents

Publication Publication Date Title
JP7563860B2 (ja) 抵抗性メモリ・デバイス、メモリ・セル、そのメモリ・デバイスを動作させる方法、制御ユニット、およびコンピュータ・プログラム
US10847580B2 (en) Thermal insulation for three-dimensional memory arrays
KR102001323B1 (ko) 메모리 셀 애플리케이션들을 위한 선택 디바이스
US7804704B2 (en) PMC memory with improved retention time and writing speed
KR100738092B1 (ko) 상전이 메모리 소자의 멀티-비트 동작 방법
US7923724B2 (en) Phase change memory that switches between crystalline phases
US20060289847A1 (en) Reducing the time to program a phase change memory to the set state
US8339835B2 (en) Nonvolatile memory element and semiconductor memory device including nonvolatile memory element
US20120294076A1 (en) Forming Sublithographic Heaters for Phase Change Memories
JP2018174333A (ja) 調整可能なセルビット形状を有する不揮発性メモリ
US9716224B2 (en) Memristor devices with a thermally-insulating cladding
Saxena et al. Ultrafast Threshold Switching Dynamics in Phase‐Change Materials
JP5645778B2 (ja) 情報記憶素子
Yin et al. Multilevel storage in lateral top-heater phase-change memory
JP2018508990A (ja) 電子デバイス、メモリセル、および電流を流す方法
Pandey et al. Extremely High Contrast Multi‐Level Resistance States of In3SbTe2 Device for High Density Non‐Volatile Memory Applications
JP2009266316A (ja) メモリ装置、電子機器、相変化メモリ素子への記録方法
JP2023044946A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20200917

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201117

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220126

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20220222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20220222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220420

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20220502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221026

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20230519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230711

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230728

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20230901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240530

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20240718

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240730

R150 Certificate of patent or registration of utility model

Ref document number: 7531393

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150