CN111149168A - 电阻式存储器设备 - Google Patents

电阻式存储器设备 Download PDF

Info

Publication number
CN111149168A
CN111149168A CN201880062128.7A CN201880062128A CN111149168A CN 111149168 A CN111149168 A CN 111149168A CN 201880062128 A CN201880062128 A CN 201880062128A CN 111149168 A CN111149168 A CN 111149168A
Authority
CN
China
Prior art keywords
phase change
terminal
memory device
segment
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880062128.7A
Other languages
English (en)
Other versions
CN111149168B (zh
Inventor
W·科尔曼斯
A·塞巴斯蒂安
V·约纳拉加达
M·萨林加
B·克斯汀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rheinisch Westlische Technische Hochschuke RWTH
International Business Machines Corp
Original Assignee
Rheinisch Westlische Technische Hochschuke RWTH
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rheinisch Westlische Technische Hochschuke RWTH, International Business Machines Corp filed Critical Rheinisch Westlische Technische Hochschuke RWTH
Publication of CN111149168A publication Critical patent/CN111149168A/zh
Application granted granted Critical
Publication of CN111149168B publication Critical patent/CN111149168B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/005—Read using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明特别地涉及一种电阻式存储器设备，其包括用于控制该电阻式存储器设备的控制单元和多个存储器单元。该多个存储器单元包括第一端子、第二端子和相变段，该相变段包括用于以多个电阻状态存储信息的相变材料。该相变段被布置在第一端子与第二端子之间。相变材料包括锑。此外，相变段的尺寸中的至少一个尺寸小于15纳米。电阻式存储器设备的附加实现方式包括相关方法、相关控制单元、相关存储器单元和相关计算机程序产品。

Description

电阻式存储器设备
背景技术
本发明涉及包括多个存储器单元的电阻式存储器设备、相关方法、相关控制单元、相关存储器单元、以及相关计算机程序产品。
其电阻取决于所施加的电信号历史的纳米级存储器设备可成为新的计算范例(例如，脑启发计算和存储器计算(memcomputing))中的关键构建块。然而，存在要克服的关键挑战，例如，所需的高编程功率、噪声和电阻漂移。
电阻式存储器设备的一个有前景的示例是相变存储器(PCM)设备。PCM是非易失性固态存储器技术，其利用相变材料在具有不同电阻的状态之间的可逆、热辅助切换(switching)，该相变材料特别是硫族化合物，诸如GST(锗-锑-碲)。基本存储单元(“单元”)可被编程为呈现不同电阻特性的多个不同状态或电平。s个可编程单元状态可用于表示不同的数据值，从而允许信息的存储。
在单电平PCM设备中，每个单元可被设置为s＝2个状态(“设置”状态和“重设置”状态)中的一个，从而允许每个单元存储一比特。在对应于相变材料的非晶状态的重设置状态中，单元的电阻非常高。通过加热到高于其结晶点的温度，然后冷却，相变材料可以转变成低电阻、完全结晶状态。该低电阻状态提供单元的设置状态。如果然后单元被加热到高于相变材料的熔点的高温，则材料在之后快速冷却的情况下恢复到完全非晶的重设置状态。在多电平PCM设备中，单元可以被设置为s＞2个可编程状态，从而允许每个单元存储多于一比特。不同的可编程状态对应于相变材料的体积内的非晶相与结晶相的不同相对比例。特别地，除了用于单电平操作的两个状态之外，多电平单元开发了中间状态，在该中间状态中，单元在原本的(otherwise)结晶PCM材料内包括不同体积的非晶相。由于这两种材料相呈现大的电阻对比，因此改变整个单元体积内的非晶相的大小产生单元电阻的相应变化。
通过经由与每个单元相关联的一对电极将适当电压施加到相变材料来实现PCM单元中的数据的读取和写入。在写入操作中，所得编程信号致使相变材料焦耳加热到适当温度以在冷却时产生所期望的单元状态。使用单元电阻作为单元状态的度量来执行对PCM单元的读取。所施加的读取电压导致电流流过单元，此电流取决于单元的电阻。因此，对单元电流的测量提供了对已编程单元状态的指示。足够低的读取电压用于此电阻度量以确保读取电压的施加不干扰已编程单元状态。然后，可以通过将电阻度量与针对s个可编程单元状态的预定参考电平进行比较来执行单元状态检测。
尽管PCM技术取得了成功，但是降低重设置电流和增加循环耐久性将对该技术的应用空间产生显著影响。重设置电流通常与被切换的相变材料的体积成反比。如果可以避免在设备工作期间出现的元素偏析和化学计量变化，则可以改善循环耐久性。另一个关键挑战是电阻漂移和噪声，其限制了人们可以可靠地存储和从存储器设备中取得的电阻状态的数量。
Wabe W.Koelmans,Abu Sebastian,Vara Prasad Jonnalagadda,Daniel Krebs,Laurent Dellmann和Evangelos Eleftheriou在自然通信的2015年卷6的文章编号为8181的文献中介绍了一种投影的(projected)存储器设备的概念，其区别特征在于与相变材料并行的导电段可以减小相变材料的非晶相中的电阻漂移和噪声对单元读取操作的影响。
因此，需要进一步改进电阻式存储器设备。
发明内容
根据第一方面，本发明被实现为一种存储器设备，其包括用于控制存储器设备的控制单元，以及多个存储器单元。该多个存储器单元包括第一端子、第二端子和相变段，该相变段包括用于以多个电阻状态存储信息的相变材料。相变段被布置在第一端子与第二端子之间。相变材料包括锑。此外，相变段的尺寸中的至少一个尺寸小于15纳米(nm)。
此类体现的存储器设备使用锑(Sb)作为单原子相变材料。这种实施例避免了相变材料的元素偏析，并且可提供在增强的可缩放性、低操作功率以及高耐久性方面的优点。
本发明的实施例可有助于将相变存储器单元缩小到非常小的尺寸。此外，本发明的实施例可有助于相变存储器的更低功耗以及增加的耐久性。
为了促进或实现锑相变材料的相变的形成，将相变段21的尺寸中的至少一个尺寸选择为小于15nm。在这方面，申请人发现，如果相变段的尺寸中的一个尺寸小于15nm，则可以通过熔化-淬火过程和随后的玻璃化转变来产生锑中的相变。小于15nm的尺寸通常可以是相变段的任何合适的尺寸，例如相变段的厚度或相变段的直径。
对这种新发现的影响的可能解释可以是，由于通过与包围(enclosing)材料的界面稳定了非晶相，这种小尺寸会导致结晶速率降低，以及有利于非常快速的淬火过程的有效热阻降低。
根据进一步的实施例，相变段的尺寸中的至少一个尺寸小于10nm。根据进一步的实施例，相变段的尺寸中的至少一个尺寸小于5nm。这可以进一步改善熔化-淬火过程期间的非晶化以及非晶状态稳定性。
根据另一实施例，控制单元被配置成在写入模式中向第一端子和第二端子施加作为电编程脉冲的写入电压。此外，存储器单元被热环境包围，该热环境被设计成使得在施加电编程脉冲期间，淬火速率足够高以经由熔化-淬火过程产生非晶相并防止其再结晶。根据实施例，存储器设备并且特别地存储器设备的热环境被配置成使得存储器单元的温度在相应编程脉冲的下降沿开始之后的12ns内接近周围温度或高于周围温度至少10摄氏度的范围。这有利于淬火速率足够高。
根据实施例，控制单元被配置成在写入模式中向第一端子和第二端子施加作为电编程脉冲的写入电压，并且编程脉冲的下降沿的斜率被配置成使得淬火速率足够高以经由熔化-淬火过程产生非晶相并且防止其再结晶。
根据实施例，控制单元被配置成在写入模式中向第一端子和第二端子施加作为电编程脉冲的写入电压。电编程脉冲具有小于12纳秒(ns)的下降沿持续时间。
下降沿持续时间可被定义为下降沿的时间段。换句话说，下降沿持续时间是将电压电平从编程脉冲的更高电压电平切换/改变为编程脉冲的更低电压电平所花费的时间。
小于12ns的下降沿持续时间促进或实现锑相变材料的相变的形成。根据一些实施例，下降沿持续时间小于8ns。特别地，申请人的研究已经表明，在室温下，电编程脉冲应当优选地具有小于8ns的这种下降沿持续时间。申请人的进一步研究已经表明，在更低的环境温度下，小于12ns的下降沿持续时间可能足以促进或实现相变的形成。一个可能的原因可能是有效淬火速率的降低。
根据进一步的实施例，下降沿持续时间小于5ns。这可进一步改善熔化-淬火过程期间的非晶化。
根据一个实施例，存储器设备包括与相变段并行的导电段。
这种导电段可被配置成在读取存储在相变段中的信息期间提供替代电流路径。
这种导电段可减小非晶相中的电阻漂移对单元读取操作的影响。导电段提供第一端子和第二端子之间的并行电流路径，从而有助于与非晶尺寸无关的抗漂移操作。
根据实施例，导电段的材料是半导体材料，例如多晶硅、金属例如W或金属氮化物例如TaN、TiAlN或TiN。这些材料提供良好的电性能以及易于制造。
根据实施例，相变段和导电段被布置为彼此相邻，并且基本上在第一端子与第二端子之间的整个长度上彼此电接触。
根据进一步的实施例，控制单元被配置成在写入模式中向第一端子及第二端子施加作为电编程脉冲的写入电压，相变材料与相邻材料接触和/或被相邻材料包围，相邻材料以使得相变材料的非晶相稳定以防止被相邻材料再结晶的方式来选择。
对被布置成邻近相变材料的这种相邻材料的适当选择可抑制非晶相的再结晶。根据实施例，多晶硅W或金属氮化物例如TaN、TiAlN或TiN可被用作相邻材料。根据实施例，相邻材料可以是导电段的材料。
根据实施例，存储器单元具有圆柱形形状。这种几何形状在设计和可缩放性方面提供了有利的选项。
根据实施例，相变段被形成为相变材料的纯(plain)圆柱体。此外，圆柱体的直径小于15nm。
根据实施例，存储器单元被形成为多层圆柱体。
多层圆柱体包括具有绝缘材料的内圆柱体和形成相变段并包括相变材料的外圆柱体。根据该实施例，外圆柱体的厚度小于15nm。
根据另一实施例，存储器单元具有层片形状，相变段被形成为厚度小于15nm的层片。
根据另一实施例，存储器单元被形成为多层圆柱体，其包括：形成导电段的内圆柱体，形成相变段且包括相变材料的中心圆柱体，以及包括绝缘材料的外圆柱体。根据该实施例，中心圆柱体的厚度是小于15nm的尺寸。
根据另一实施例，存储器单元被形成为多层圆柱体，其包括：形成相变段且包括相变材料的内圆柱体，形成导电段的中心圆柱体，以及包括绝缘材料的外圆柱体。根据这样的实施例，内圆柱体的厚度是小于15nm的尺寸。
根据进一步的实施例，存储器设备被配置成在10℃与25℃之间的温度范围下操作。因此，该设备可以在室温下操作。这提供了大规模生产的可能性，并且避免了任何附加的冷却设施。
根据进一步的实施例，设备被提供用于以s>2个可编程电阻状态存储信息。这种多电平存储器促进了更高的存储器容量和集成密度。
根据第二方面的实施例，提供了一种存储器单元，其包括第一端子、第二端子和相变段，该相变段包括用于以多个电阻状态存储信息的相变材料。相变段被布置在第一端子与第二端子之间，相变材料包括锑。此外，相变段的尺寸中的至少一个尺寸小于15纳米。
根据第三方面的实施例，提供了一种用于控制根据第一方面的存储器设备的方法。该方法包括以下步骤：由控制单元在读取模式中向第一和第二端子施加读取电压以用于读取电阻状态。该方法还包括在写入模式中向第一和第二端子施加作为电编程脉冲的写入电压以写入电阻状态的步骤。电编程脉冲具有小于12ns的下降沿持续时间。
根据第四方面的实施例，提供了一种控制单元，用于控制根据第一方面的存储器设备的操作。控制单元被配置为在读取模式中向第一和第二端子施加读取电压以用于读取电阻状态，并且在写入模式中向第一和第二端子施加作为电编程脉冲的写入电压以用于写入电阻状态。编程脉冲的下降沿的斜率被配置成使得淬火速率足以防止相变材料的结晶。根据实施例，这通过具有小于12ns的下降沿持续时间的电编程脉冲来实现。
根据本发明的第五方面的实施例，提供了一种用于操作根据第一方面的存储器设备的计算机程序产品。计算机程序产品包括计算机可读存储介质，计算机可读存储介质中体现有程序指令，程序指令可由存储器设备的控制单元执行以使控制单元执行根据第三方面的方法。
下面将参考附图，通过说明性和非限制性示例的方式，更详细地描述本发明的实施例。
附图说明
通过结合附图对本公开示例性实施方式进行更详细的描述，本公开的上述以及其它目的、特征和优势将变得更加明显，其中，在本公开示例性实施方式中，相同的参考标号通常代表相同部件。
图1示出根据本发明的实施例的存储器设备的框图。
图2示出根据本发明的实施例的存储器单元的示意性截面图。
图3是示出根据本发明的实施例的存储器单元的操作模式的电压-电流特性的曲线图。
图4是示出编程脉冲的示例的图表。
图5是示出具有不同下降沿持续时间的编程脉冲和相关联的非晶化的实验数据的曲线图。
图6示出根据本发明的实施例的存储器单元的3维视图。
图7示出根据本发明的另一实施例的存储器单元的3维视图。
图8示出根据本发明的另一实施例的存储器单元的3维视图。
图9示出根据本发明的另一实施例的存储器单元的3维视图。
图10a示出根据本发明的另一实施例的包括多层圆柱体的存储器单元的3维视图。
图10b示出图10a的单元的相应截面图。
图11a示出根据本发明的另一实施例的包括多层圆柱体的存储器单元的3维视图。
图11b示出图11a的单元的相应截面图。
图12示出根据本发明实施例的用于操作存储器设备的方法的方法步骤的流程图。
在所有附图中，相同或相似的附图标记表示相同或相似的元件。
具体实施方式
参考图1-12，描述了本发明的实施例的一些一般方面和术语。
根据本发明的实施例，电阻式存储器材料可被定义为其电阻可通过施加电信号至电阻式存储器材料而改变的存储器材料。电信号可以是例如流过设备的电流，或者施加到电阻式存储器设备的电压。电流和/或电压可例如以脉冲的形式施加到电阻式存储器元件。因此，电阻式存储器元件的电阻取决于先前已流过设备的电流的历史及/或已施加到电阻式存储器元件的电信号的历史。
电阻式存储器元件是基于在电流或电场的作用下改变其电阻的材料中发生的物理现象。该变化通常是非易失性的和可逆的。已知有几类电阻式存储器元件，从金属氧化物到硫族化物。典型的电阻式存储器元件是金属/绝缘体/金属结构，其中金属部件用作电极，绝缘体是电阻式切换材料，例如硫族化物。这些电阻式存储器元件在功耗、集成密度电势、保持力及耐久性方面展现良好性能。
图1是根据本发明的实施例的存储器设备10的简化示意性框图。设备10包括用于将数据存储在下文所描述的电阻式存储器单元的一个或多个集成阵列中的多电平电阻式存储器11。数据到存储器11的读和写由控制单元12执行，控制单元12包括通常已知形式的电路，用于在数据写入操作期间编程电阻式存储器单元，以及在数据读取操作期间进行读取测量以检测单元状态。在这些操作期间，控制单元可通过向电阻式存储器11中的字线和位线的阵列施加适当的控制信号来寻址单个电阻式存储器单元。在作为写入信号提供给电阻式存储器11，特别是作为写入电压提供给电阻式存储器11之前，到设备10的用户输入数据13可经受某种形式的写入处理，例如为了纠错目的进行编码。类似地，从电阻式存储器11接收的读取信号可由控制单元12的读取处理模块处理，例如用于码字检测和/或纠错，以恢复原始用户输入数据13(作为用户输出数据15输出)。
电阻式存储器11可被实现为相变存储器(PCM)。因此，电阻式存储器11包括多个PCM单元作为存储器单元。存储器11的PCM单元可以以s＝2或s>2个可编程电阻状态存储信息，后者提供多电平操作。s个可编程电阻状态对应于单元的PCM材料内的非晶相和结晶相的不同相对比例。这些状态可包括高电阻、完全非晶重设置状态，低电阻、完全结晶设置状态，以及对应于原本结晶的PCM材料内的非晶相的增加大小的多个中间状态。s个可编程单元状态通常在控制单元12中根据用于读取检测的电阻度量的预定参考值或值范围来定义。为了在写入操作中对单元进行编程，控制单元12经由字线和位线向该单元施加电压，使得所得到的编程信号将该单元设置为所需状态。在读取操作中，将(较低的)读取电压施加到单元，并且测量所得的单元电流以获得电阻度量。控制单元12可接着通过将读取量度与前述参考值进行比较来检测已编程单元状态。
存储器11的PCM单元包括作为相变材料的锑(Sb)，特别是纯锑。因此，存储器11的PCM单元是利用单原子相变的单原子存储器单元。使用Sb的优点是，它具有按比例缩小到超小尺寸因此操作功率非常低的潜力，并且它可提供非常高的耐久性，因为单原子锑的使用避免了元素偏析。如下文将更详细描述，根据本发明实施例的特征，可促进在室温下将锑用作相变材料。
图2是根据本发明实施例的存储器单元20的示意性截面图。存储器单元20包括相变段21，相变段21包括作为PCM材料的Sb，用于以对应于可编程单元状态的s个电阻状态存储信息。存储器单元20还包括导电段22，其包括导电材料，或者换句话说，包括电非绝缘材料。相变段21和导电段22被并行布置在第一端子23和第二端子24之间。第一端子23和第二端子24耦接到控制单元12。控制单元12适于将控制信号施加到第一端子23和第二端子24，并且从电阻式存储器11接收读回信号。更具体地说，控制单元12被配置成在写入模式中向第一端子23和第二端子24施加写入电压，以便将多个电阻状态中的一个电阻状态写入存储器单元20。以电压脉冲的形式施加写入电压。电压脉冲担当或用作电编程脉冲以对存储器单元20的相应电阻状态进行编程。此外，控制单元12被配置成在读取模式中向第一端子23和第二端子24施加读取电压，从而读取存储器单元20的相应电阻状态。根据图2所示的实施例，导电段22的电阻具有固定值。根据其它实施例，可使用可调电阻。
根据进一步的实施例，例如通过将控制信号施加到第三端子(未示出)导电段22的电阻可以是可调谐的。
相变段21和导电段22被布置成基本上在第一端子23和第二端子24之间的整个长度l上彼此电接触。根据实施例，导电段22的电阻形成分布式电阻。
在单元20的示例性实现方式中，第一端子23和第二端子24可以由TiN形成。
存储器单元20被热环境28包围，该热环境用虚线示意性地示出。热环境28表示围绕存储器单元20的所有组件、元件、层等，包括第一端子23和第二端子24，并且特别地，表示对在存储器单元20的编程期间在其中发生的熔化-淬火过程具有热影响的那些组件、元件和层。根据实施例，热环境28可以特别地包括为了热绝缘和/或其它目的而布置在存储器单元20之间的单元间层和/或单元间部件，以及第一端子23和第二端子24。
图3是存储器单元20(图2所示)的材料成分的电流/电压(以及因此电阻)特性的示意图30。实线表示电流随相变段21(图2所示)的Sb材料的电压的变化，其从完全结晶设置状态(上曲线)开始，并且还从完全非晶重设置状态(下曲线)开始。这两条曲线反映了结晶相和非晶相之间电阻率的大变化(通常为3个数量级)。图中的虚线36表示导电段22的电流/电压特性。可以看出，在包括单元读取电压31的低电压下，导电段22的电阻在相变段21(图2中所示)的非晶相与结晶相的电阻之间。非晶相表现出具有场感应的阈值切换现象的非线性特性。在某个阈值电压VTH 32，该相切换到与结晶PCM材料的电阻相对应的非常低的“导通状态”电阻。单元编程(写入)电压33被选择为高于如所指示的该阈值电压。在该电压下，相变段21的导通电阻远小于导电段22的电阻RECS。因此，写入电流基本上不受导电段22的存在的影响。
基于上述原理，优选的单元布置被实施为使得在单元读取电压处，导电段22的电阻RECS 36被选择为使得其远离PCM 37材料的完全非晶(重设置)状态的电阻Ramo以及完全结晶设置状态的电阻Rcry 38(其中“远”在此表示在从Rcry 38到Ramo 39的电阻范围的语境内的远)。通常，RECS在该范围内的适当值将取决于各种因素，例如单元组件的材料和尺寸、s个可编程单元状态的特定特性、存储器设备10的操作参数(例如，读取和写入电压)以及例如最大可接受错误率等期望的性能标准。然而，通常，优选地，该布置使得在上述范围的语境中RECS＞＞Rcry 38且RECS 36＜＜Ramo 39。
由于上述电阻特性，非晶相中的电阻漂移对单元读取操作的影响可显著减小。更特别地，流经相变段21和导电段22的电流的比率可通过适当选择电阻RECS 36来选择。导电段22在端子23、24之间提供完全并行的电流路径，从而提供了与非晶大小无关的抗漂移操作。此外，任何残余漂移效应(由于流经非晶相的非常小的电流)将在不同单元状态下呈现低可变性。通过选择整个并行电流路径的电阻，可以调谐流过非晶相的非常小的电流，并且可以确保通过导电段22的电流将如所期望的那样占优势。
实际上，存储器单元20的已编程电阻状态可被认为是在单元读取电压31下被投影到导电段22的电阻上。在低场读取过程期间，电流绕过相变段21的高阻非晶区域，并流过导电段22的与其并行的部分。因此，通过导电段22的电流路径的长度反映了非晶大小，并因此反映了已编程电阻状态。换句话说，在读取操作期间，导电段22可被认为是投影段。通常存储在相变段21中的非晶区域的长度中的信息在某种意义上被投影到导电段22上。
应当注意，即使导电段22在读取和写入操作期间都存在，根据实施例，“投影”被设计为仅在读取过程期间发生。因此，实际上，本发明的实施例提供了读取过程和写入过程的去耦。
为了促进或实现锑相变材料的相变的形成，相变段21的尺寸中的至少一个尺寸小于15nm。在图2所示的实施例中，相变段21的厚度d被选择为小于15nm的尺寸。
在这方面，申请人的研究已经揭示了如下效果：如果相变段21的尺寸中的一个尺寸，例如厚度d不大于15nm，则可以通过熔化-淬火过程和随后的玻璃化转变来引起相变。
可能的解释是，由于结晶相和非晶相之间的表面积减小，这种小尺寸会导致晶体生长速率降低，以及有效热阻降低，这有利于非常快速的淬火过程。
申请人的进一步研究已经证实，这种非晶相展示作为相变材料的特性的漂移行为。此外，已经发现这种非晶相在延长的时间段内是稳定的。
申请人的这些调查和研究得出如下结论：在基于Sb的存储器设备中，相变段21的尺寸中的至少一个尺寸应当小于15nm。
如上所述，控制单元12被配置为在写入模式中向第一端子23和第二端子24施加作为电编程脉冲的写入电压。
根据实施例，电编程脉冲具有小于12ns的下降沿持续时间。
图4示出描绘编程脉冲40的示例的曲线图45。x轴400表示以纳秒(ns)为单位的时间，y轴401表示以V为单位的电压。
电编程脉冲40包括较低电压电平41、上升沿42、较高电压电平43和下降沿44，更具体地，电编程脉冲具有初始较低电压电平41。初始较低电压电平41可以特别地是零电压电平。从初始电压电平41开始，电编程脉冲40在上升沿42期间从较低电压电平41上升到较高电压电平43。在该示例中，较高电压电平可以是例如4.5V。较高电压电平43保持预定的时间段，例如40ns。然后，电编程脉冲40在下降沿44期间从较高电压电平43下降到较低电压电平41。
根据实施例，下降沿持续时间tte 403可被定义为下降沿44的时间段/时间间隔。换句话说，下降沿持续时间tte 403是将电压电平从编程脉冲40的较高电压电平43切换/改变到编程脉冲40的较低电压电平41所花费的时间。
参考图4，电编程脉冲40在时间点t0开始从较低电压电平41上升，并且在时间点t1达到较高电压电平43。因此，上升沿42的持续时间tre 402是t0 46和t1 47之间的时间段。
然后，在时间点t2，电编程脉冲40开始从较高电压电平43下降，并在时间点t3 49再次达到较低电压电平41。因此，下降沿44的持续时间tte403是t2 48和t3 49之间的时间段。
申请人对淬火速率的研究揭示，超快淬火速率促进或能够形成锑相变材料的相变。特别地，申请人的研究已经示出，在室温下，电编程脉冲应当具有小于8ns的下降沿持续时间tte 403。申请人的进一步研究已经表明，在较低的环境温度下，小于12ns的下降沿持续时间可能足以促进或实现相变的形成。一个可能的原因可能是有效淬火速率的降低。
因此，根据一些实施例，电编程脉冲的下降沿持续时间tte 403应小于12ns，并且根据其它实施例，下降沿持续时间tte 403应小于8ns。
根据实施例，存储器设备并且特别地图2的存储器单元20的热环境被配置成使得存储器单元20的温度在相应编程脉冲的下降沿开始之后的12ns内(即，在t2 48之后的12ns内)接近周围温度或高于周围温度至少10摄氏度的范围。作为示例，假设周围温度为25摄氏度，存储器设备被配置成使得存储器单元的温度在t2 48之后的12ns内下降到35摄氏度或更低。这有利于淬火速率足够高。
图5示出曲线图50，其描绘了已经被施加到具有不同下降沿持续时间的示例性存储器单元的电编程脉冲的实验数据。
x轴51表示以ns为单位的相应下降沿持续时间tte 403(图4中所示)，y轴52表示以欧姆为单位的具有锑作为相变材料的对应存储器单元的对应电阻。随着每个下一编程脉冲，下降沿持续时间更短。实验结果被表示为曲线53。在室温下对包括厚度为5nm的层片形式的锑相变段的存储器单元实施实验。与相变段并行地提供厚度为6nm的TaN导电层。实验证实短的下降沿促进锑的非晶化。更特别地，在10ns的阈值以上几乎观察不到任何非晶化，而在6-8ns的下降沿持续时间处已经发生显著的非晶化。
图6-11提供根据本发明示例性实施例的存储器单元的3维视图和相关联的截面图。如在这些图中可见，存储器单元可具有圆柱形形状或层片形状。这种形状可促进先进和有效的设备制造以及密集的设备集成。
图6示出了根据本发明实施例的存储器单元600的3维视图。存储器单元600被形成为包括内圆柱体625的多层圆柱体。内圆柱体625包括绝缘材料。存储器单元600进一步包括形成相变段621且包括锑作为相变材料的外圆柱体626。外圆柱626形成为空心圆柱体，外圆柱体626的厚度d小于15nm。相变段621被布置在第一端子623和第二端子624之间。
图7示出了根据本发明实施例的存储器单元700的3维视图。存储器单元700包括锑的相变段721。相变段721被形成为相变材料锑的纯圆柱体725。相变段721被布置在第一端子723和第二端子724之间。圆柱体725的直径d建立了小于15nm的尺寸。
图8示出了根据本发明实施例的存储器单元800的3维视图。存储器单元800具有层片形状，并且包括被形成为层片825的相变段821。层片825具有小于15nm的厚度d，作为小于15nm的尺寸。相变段821被布置在第一端子823和第二端子824之间。
图9示出根据本发明另一实施例的存储器单元900的一部分的3维视图。存储器单元900也具有层片形状，并且包括形成为层片925的相变段921。层片925包括中心限制926。层片925具有限制尺寸：小于15nm的厚度d，例如3nm。存储器单元900进一步包括导电段922，其包括导电材料。相变段921和导电段922被并行设置。图9中所示的存储器单元900的部分被配置为布置在图9中未示出的第一端子和第二端子之间。
图10a示出根据本发明另一实施例的存储器单元1000的3维视图。图10b示出相应的截面图。存储器单元1000被形成为多层圆柱体。存储器单元1000包括形成导电段的内圆柱体1022。存储器单元1000还包括形成相变段1027并包括锑作为相变材料的中心圆柱体1021。此外，存储器单元1000包括外圆柱体1025，其包括绝缘材料。根据该实施例，中心圆柱体1021的厚度d小于15nm，并且建立小于15nm的相变段的尺寸。
中心圆柱体1021和导电段1022被并行地布置在第一端子1023和第二端子1024之间。第一端1023与第二端1024耦接至图1的控制单元12。
图11a示出了根据本发明另一实施例的存储器单元1100的3维视图。图11b示出了相应的截面图。存储器单元1100也被形成为多层圆柱体。存储器单元1100包括形成相变段1127并包括锑作为相变材料的内圆柱体1121。存储器单元1100还包括形成导电段22(图2中所示)的中心圆柱体1122。此外，存储器单元1100包括外圆柱体1125，其包括绝缘材料。根据该实施例，与内圆柱体1121的直径相对应的内圆柱体1121的厚度d小于15nm，并且建立小于15nm的相变段21(图2中所示)的尺寸。
内圆柱体1121和中心圆柱体1122在第一端子1123和第二端子1124之间并行地布置。相变段1127位于内圆柱体1121中。第一端子1123和第二端子1124耦接到图1的控制单元12。
图6-11的存储器单元可使用已知的材料处理技术来制造，以形成单元的各种元件。例如，圆柱体结构可通过如Raoux等人在IBM J.研发52(4/5)，465(2008)中所述的锁孔转移法来制备(参见其图6)。然而，通常，将单元的材料和尺寸选择为满足相应应用的特定需要。
图12示出用于操作存储器设备(例如，图1的存储器设备10)的方法的方法步骤的流程图。
在步骤1210，开始该方法。
在步骤1220，控制单元12检查操作模式，即，是否应执行读取操作或写入操作。
如果设备10将在读取模式下操作，则在步骤1230，控制单元12向第一和第二端子施加读取电压以读取电阻状态。
如果设备10将在写入模式下操作，则在步骤1240，控制单元12向第一和第二端子施加作为电编程脉冲的写入电压，并由此写入相应存储器单元的电阻状态。为了确保相应的熔化-淬火过程足够快以实现相变材料的非晶化，电编程脉冲具有小于12ns的下降沿持续时间。
在步骤1250处，方法停止，存储器设备10可再次从步骤1210开始。
在任何可能的技术细节结合层面，本发明可以是系统、方法和/或计算机程序产品。计算机程序产品可以包括计算机可读存储介质，其上载有用于使处理器实现本发明的各个方面的计算机可读程序指令。
计算机可读存储介质可以是可以保持和存储由指令执行设备使用的指令的有形设备。计算机可读存储介质例如可以是――但不限于――电存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或者上述的任意合适的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式压缩盘只读存储器(CD-ROM)、数字多功能盘(DVD)、记忆棒、软盘、机械编码设备、例如其上存储有指令的打孔卡或凹槽内凸起结构、以及上述的任意合适的组合。这里所使用的计算机可读存储介质不被解释为瞬时信号本身，诸如无线电波或者其他自由传播的电磁波、通过波导或其他传输媒介传播的电磁波(例如，通过光纤电缆的光脉冲)、或者通过电线传输的电信号。
这里所描述的计算机可读程序指令可以从计算机可读存储介质下载到各个计算/处理设备，或者通过网络、例如因特网、局域网、广域网和/或无线网下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光纤传输、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配卡或者网络接口从网络接收计算机可读程序指令，并转发该计算机可读程序指令，以供存储在各个计算/处理设备中的计算机可读存储介质中。
用于执行本发明操作的计算机程序指令可以是汇编指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、集成电路配置数据或者以一种或多种编程语言的任意组合编写的源代码或目标代码，所述编程语言包括面向对象的编程语言—诸如Smalltalk、C++等，以及过程式编程语言—诸如“C”语言或类似的编程语言。计算机可读程序指令可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络—包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。在一些实施例中，通过利用计算机可读程序指令的状态信息来个性化定制电子电路，例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA)，该电子电路可以执行计算机可读程序指令，从而实现本发明的各个方面。
这里参照根据本发明实施例的方法、装置(系统)和计算机程序产品的流程图和/或框图描述了本发明的各个方面。应当理解，流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合，都可以由计算机可读程序指令实现。
这些计算机可读程序指令可以提供给通用计算机、专用计算机或其它可编程数据处理装置的处理器，从而生产出一种机器，使得这些指令在通过计算机或其它可编程数据处理装置的处理器执行时，产生了实现流程图和/或框图中的一个或多个方框中规定的功能/动作的装置。也可以把这些计算机可读程序指令存储在计算机可读存储介质中，这些指令使得计算机、可编程数据处理装置和/或其他设备以特定方式工作，从而，存储有指令的计算机可读介质则包括一个制造品，其包括实现流程图和/或框图中的一个或多个方框中规定的功能/动作的各个方面的指令。
也可以把计算机可读程序指令加载到计算机、其它可编程数据处理装置、或其它设备上，使得在计算机、其它可编程数据处理装置或其它设备上执行一系列操作步骤，以产生计算机实现的过程，从而使得在计算机、其它可编程数据处理装置、或其它设备上执行的指令实现流程图和/或框图中的一个或多个方框中规定的功能/动作。
附图中的流程图和框图显示了根据本发明的多个实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分，所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
以上已经描述了本发明的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的技术改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。
通常，导电段22可以由任何合适的材料形成。这种材料的示例包括半导体，例如硅或锗(掺杂或不掺杂)，特别是如上所述的多晶硅和TaN。第一和第二端子可以由任何方便的导电材料形成，通常是金属材料(例如，纯金属或金属化合物、合金或其它混合物)或掺杂的半导体材料，例如硅。
此外，所描述的特征可以应用于单电平以及多电平单元。
通常，针对一个实施例描述的修改可以适当地应用于另一实施例。

Claims (25)

1.一种存储器设备，包括：
控制单元，其用于控制所述存储器设备，以及多个存储器单元，所述多个存储器单元包括：
第一端子；
第二端子；以及
相变段，其包括用于以多个电阻状态存储信息的相变材料，其中，所述相变段被布置在所述第一端子与所述第二端子之间，所述相变材料包括锑，所述相变段的尺寸中的至少一个尺寸小于15纳米。
2.根据权利要求1所述的存储器设备，其中，所述控制单元被配置成在写入模式中向所述第一端子和所述第二端子施加作为电编程脉冲的写入电压，其中，所述编程脉冲的下降沿的斜率被配置为使得淬火速率足够高以经由熔化-淬火过程产生非晶相并且防止所述非晶相的再结晶。
3.根据权利要求1所述的存储器设备，其中，所述控制单元被配置成在写入模式中向所述第一端子和所述第二端子施加作为电编程脉冲的写入电压，所述电编程脉冲具有小于12纳秒的下降沿持续时间。
4.根据权利要求1所述的存储器设备，其中：
所述控制单元被配置成在写入模式中向所述第一端子和所述第二端子施加作为电编程脉冲的写入电压；以及
所述存储器单元被热环境包围，所述热环境被设计成使得在施加所述编程脉冲期间，淬火速率足够高以经由熔化-淬火过程产生非晶相并且防止所述非晶相的再结晶。
5.根据权利要求1所述的存储器设备，其中：
所述控制单元被配置成在写入模式中向所述第一端子和所述第二端子施加作为电编程脉冲的写入电压；以及
所述相变材料与相邻材料接触和/或被所述相邻材料包围，所述相邻材料以使得所述相变材料的非晶相稳定以防止被所述相邻材料再结晶的方式来选择。
6.根据权利要求1所述的存储器设备，还包括：
与所述相变段并行的导电段。
7.根据权利要求6所述的存储器设备，其中，所述导电段的材料从由以下材料组成的组中选择：半导体材料，金属，和金属氮化物。
8.根据权利要求6所述的存储器设备，其中，所述相变段和所述导电段被布置成彼此相邻，并且基本上在所述第一端子与所述第二端子之间的整个长度上彼此电接触。
9.根据权利要求1所述的存储器设备，其中，所述存储器单元具有圆柱形形状。
10.根据权利要求9所述的存储器设备，其中，所述相变段被形成为所述相变材料的纯圆柱体；以及
所述纯圆柱体的直径小于15纳米。
11.根据权利要求9所述的存储器设备，其中，所述存储器单元被形成为多层圆柱体，所述多层圆柱体包括内圆柱体和外圆柱体，所述内圆柱体包括绝缘材料，所述外圆柱体形成所述相变段并包括所述相变材料，其中，所述外圆柱体的厚度小于15纳米。
12.根据权利要求1所述的存储器设备，其中，所述存储器单元具有层片形状，所述相变段被形成为厚度小于10纳米的层片。
13.根据权利要求9所述的存储器设备，其中，所述存储器单元被形成为多层圆柱体，所述多层圆柱体包括内圆柱体、中心圆柱体和外圆柱体，所述内圆柱体形成所述导电段，所述中心圆柱体形成所述相变段并包括所述相变材料，所述外圆柱体包括绝缘材料，其中，所述中心圆柱体的厚度小于15纳米。
14.根据权利要求9所述的存储器设备，其中，所述存储器单元被形成为多层圆柱体，所述多层圆柱体包括内圆柱体、中心圆柱体和外圆柱体，所述内圆柱体形成所述相变段并且包括所述相变材料，所述中心圆柱体形成所述导电段，所述外圆柱体包括绝缘材料，其中，所述内圆柱体的厚度小于15纳米。
15.根据权利要求1所述的存储器设备，其中，所述相变段的尺寸中的至少一个尺寸小于10纳米。
16.根据权利要求3所述的存储器设备，其中，所述电编程脉冲具有小于8纳秒的下降沿持续时间。
17.根据权利要求2所述的存储器设备，其中，所述设备被配置成使得在所述写入模式中，所述导电段对由所述写入电压产生的单元电流呈现的电阻高于在任何所述电阻状态中的所述相变段的电阻。
18.根据权利要求1所述的存储器设备，其中，所述设备被配置成在读取模式中向所述第一端子和所述第二端子施加读取电压以用于读取所述电阻状态。
19.根据权利要求18所述的存储器设备，其中，所述设备被配置成使得在所述读取模式中，所述导电段对由所述读取电压产生的单元电流呈现的电阻低于在任何所述电阻状态中的所述存储器单元的非晶相的电阻。
20.根据权利要求18所述的存储器设备，其中，所述导电段在所述第一端子和所述第二端子之间的方向上与所述相变材料相接触地延伸，并且被布置成向由所述读取电压产生的单元电流呈现比在任何所述电阻状态中的所述相变材料的非晶相具有更低电阻的电流路径，所述具有更低电阻的电流路径的长度取决于所述非晶相的尺寸。
21.根据权利要求1所述的存储器设备，其中，所述存储器设备被配置成以s＞2个可编程电阻状态存储信息。
22.一种存储器单元，包括：
第一端子；
第二端子；以及
相变段，其包括用于以多个电阻状态存储信息的相变材料，其中，所述相变段被布置在所述第一端子与所述第二端子之间，所述相变材料包括锑，所述相变段的尺寸中的至少一个尺寸小于15纳米。
23.一种用于操作存储器设备的方法，包括：
使用控制单元控制存储器设备，所述存储器设备包括多个存储器单元，所述多个存储器单元包括第一端子、第二端子以及相变段，所述相变段包括用于以多个电阻状态存储信息的相变材料，其中，所述相变段被布置在所述第一端子与所述第二端子之间，所述相变材料包括锑，所述相变段的尺寸中的至少一个尺寸小于15纳米；
在读取模式中，由所述控制单元向所述第一端子和所述第二端子施加读取电压，以读取所述电阻状态；以及
在写入模式中，由所述控制单元向所述第一端子和所述第二端子施加作为电编程脉冲的写入电压以写入所述电阻状态，其中，所述电编程脉冲具有小于12纳秒的下降沿持续时间。
24.一种用于控制存储器设备的操作的控制单元，包括：
控制单元，用于控制存储器设备的所述操作，所述存储器设备包括多个存储器单元，所述多个存储器单元包括：
第一端子；第二端子；以及相变段，所述相变段包括用于以多个电阻状态存储信息的相变材料，其中，所述相变段被布置在所述第一端子与所述第二端子之间，所述相变材料包括锑，所述相变段的尺寸中的至少一个尺寸小于15纳米；以及
所述控制单元被配置成在读取模式中向所述第一端子和所述第二端子施加读取电压以读取所述电阻状态，并且在写入模式中向所述第一端子和所述第二端子施加作为电编程脉冲的写入电压以写入所述电阻状态，其中，所述编程脉冲的下降沿的斜率被配置成使得淬火速率足以防止所述相变材料的结晶。
25.一种用于操作存储器设备的计算机程序产品，所述计算机程序产品包括计算机可读存储介质，所述计算机可读存储介质中体现有程序指令，其中，所述计算机可读存储介质不是暂时性信号本身，所述程序指令能够由所述存储器设备的控制单元执行以使所述控制单元执行包括以下步骤的方法：
使用控制单元控制存储器设备，所述存储器设备包括多个存储器单元，所述多个存储器单元包括第一端子、第二端子以及相变段，所述相变段包括用于以多个电阻状态存储信息的相变材料，其中，所述相变段被布置在所述第一端子与所述第二端子之间，所述相变材料包括锑，所述相变段的尺寸中的至少一个尺寸小于15纳米；
在读取模式中，由所述控制单元向所述第一端子和所述第二端子施加读取电压，以读取所述电阻状态；以及
在写入模式中，由所述控制单元向所述第一端子和所述第二端子施加作为电编程脉冲的写入电压以写入所述电阻状态，其中，所述电编程脉冲具有小于12纳秒的下降沿持续时间。
CN201880062128.7A 2017-09-26 2018-09-13 电阻式存储器设备 Active CN111149168B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/715,214 2017-09-26
US15/715,214 US10283704B2 (en) 2017-09-26 2017-09-26 Resistive memory device
PCT/IB2018/056992 WO2019064111A1 (en) 2017-09-26 2018-09-13 RESISTIVE MEMORY DEVICE

Publications (2)

Publication Number Publication Date
CN111149168A true CN111149168A (zh) 2020-05-12
CN111149168B CN111149168B (zh) 2023-10-27

Family

ID=65809336

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880062128.7A Active CN111149168B (zh) 2017-09-26 2018-09-13 电阻式存储器设备

Country Status (6)

Country Link
US (2) US10283704B2 (zh)
JP (2) JP7531393B2 (zh)
CN (1) CN111149168B (zh)
DE (1) DE112018003783T5 (zh)
GB (1) GB2580837B (zh)
WO (1) WO2019064111A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10283704B2 (en) 2017-09-26 2019-05-07 International Business Machines Corporation Resistive memory device
US10957853B2 (en) * 2018-09-18 2021-03-23 International Business Machines Corporation Modifying material parameters of a nanoscale device post-fabrication
DE102018132503B4 (de) * 2018-12-17 2020-09-17 Infineon Technologies Ag Detektion von Codewörtern
US20220181275A1 (en) * 2020-12-08 2022-06-09 International Business Machines Corporation Integrated circuit security using programmable switches
US20220199899A1 (en) * 2020-12-22 2022-06-23 International Business Machines Corporation Transfer length phase change material (pcm) based bridge cell
US11647684B2 (en) * 2021-03-30 2023-05-09 International Business Machines Corporation Nonvolatile tunable capacitive processing unit

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101136453A (zh) * 2006-08-29 2008-03-05 国际商业机器公司 薄膜相变存储单元及其制造方法
CN101180683A (zh) * 2005-09-21 2008-05-14 株式会社瑞萨科技 半导体器件
US20090283738A1 (en) * 2008-01-04 2009-11-19 Samsung Electronics Co., Ltd. Phase-change memory using single element semimetallic layer
CN101656261A (zh) * 2008-08-19 2010-02-24 旺宏电子股份有限公司 一种集成电路及其制造方法
CN103390724A (zh) * 2012-05-07 2013-11-13 逢甲大学 超薄与多层结构相变化内存组件
US20150001457A1 (en) * 2013-06-28 2015-01-01 International Business Machines Corporation Phase-change memory cells

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7115927B2 (en) * 2003-02-24 2006-10-03 Samsung Electronics Co., Ltd. Phase changeable memory devices
KR100612913B1 (ko) * 2004-12-16 2006-08-16 한국과학기술연구원 ＡＩＮ 열방출층 및 ＴｉＮ 전극이 적용된 상변화 메모리
JP4560818B2 (ja) * 2005-07-22 2010-10-13 エルピーダメモリ株式会社 半導体装置及びその製造方法
US7626859B2 (en) * 2006-02-16 2009-12-01 Samsung Electronics Co., Ltd. Phase-change random access memory and programming method
SG171683A1 (en) 2006-05-12 2011-06-29 Advanced Tech Materials Low temperature deposition of phase change memory materials
EP2511280A1 (en) 2006-11-02 2012-10-17 Advanced Technology Materials, Inc. Germanium amidinate complexes useful for CVD/ALD of metal thin films
US7897953B2 (en) 2008-01-16 2011-03-01 Micron Technology, Inc. Multi-level programmable PCRAM memory
US8378328B2 (en) * 2008-02-22 2013-02-19 International Business Machines Corporation Phase change memory random access device using single-element phase change material
US7965545B2 (en) * 2008-03-31 2011-06-21 Intel Corporation Reducing temporal changes in phase change memories
US20100130013A1 (en) * 2008-11-24 2010-05-27 Applied Materials, Inc. Slurry composition for gst phase change memory materials polishing
US8058095B2 (en) * 2009-06-23 2011-11-15 Micron Technology, Inc. Encapsulated phase change cell structures and methods
WO2011074021A1 (en) * 2009-12-18 2011-06-23 Mattia Boniardi Modified reset state for enhanced read margin of phase change memory
KR20120045197A (ko) 2010-10-29 2012-05-09 에스케이하이닉스 주식회사 온도에 의존하는 저장 매체를 포함하는 메모리 장치 및 그 구동방법
US9218876B2 (en) * 2012-05-08 2015-12-22 Micron Technology, Inc. Methods, articles and devices for pulse adjustments to program a memory cell
US8971089B2 (en) 2012-06-27 2015-03-03 Intel Corporation Low power phase change memory cell
US9117519B2 (en) * 2012-08-29 2015-08-25 Micron Technology, Inc. Methods, devices and systems using over-reset state in a memory cell
US20140117302A1 (en) * 2012-11-01 2014-05-01 Micron Technology, Inc. Phase Change Memory Cells, Methods Of Forming Phase Change Memory Cells, And Methods Of Forming Heater Material For Phase Change Memory Cells
JP6084521B2 (ja) * 2013-06-20 2017-02-22 株式会社日立製作所 相変化デバイス
US9627612B2 (en) * 2014-02-27 2017-04-18 International Business Machines Corporation Metal nitride keyhole or spacer phase change memory cell structures
US10283704B2 (en) 2017-09-26 2019-05-07 International Business Machines Corporation Resistive memory device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101180683A (zh) * 2005-09-21 2008-05-14 株式会社瑞萨科技 半导体器件
CN101136453A (zh) * 2006-08-29 2008-03-05 国际商业机器公司 薄膜相变存储单元及其制造方法
US20090283738A1 (en) * 2008-01-04 2009-11-19 Samsung Electronics Co., Ltd. Phase-change memory using single element semimetallic layer
CN101656261A (zh) * 2008-08-19 2010-02-24 旺宏电子股份有限公司 一种集成电路及其制造方法
CN103390724A (zh) * 2012-05-07 2013-11-13 逢甲大学 超薄与多层结构相变化内存组件
US20150001457A1 (en) * 2013-06-28 2015-01-01 International Business Machines Corporation Phase-change memory cells

Also Published As

Publication number Publication date
JP7531393B2 (ja) 2024-08-09
US10600958B2 (en) 2020-03-24
GB2580837B (en) 2021-06-30
CN111149168B (zh) 2023-10-27
JP2020535630A (ja) 2020-12-03
WO2019064111A1 (en) 2019-04-04
GB202005840D0 (en) 2020-06-03
US20190148635A1 (en) 2019-05-16
US20190097128A1 (en) 2019-03-28
JP7563860B2 (ja) 2024-10-08
GB2580837A (en) 2020-07-29
JP2023101575A (ja) 2023-07-21
DE112018003783T5 (de) 2020-04-23
US10283704B2 (en) 2019-05-07

Similar Documents

Publication Publication Date Title
CN111149168B (zh) 电阻式存储器设备
US9570169B1 (en) Resistive memory device
KR102001323B1 (ko) 메모리 셀 애플리케이션들을 위한 선택 디바이스
US9293199B2 (en) Phase-change memory cells
EP1878064B1 (en) Method and structure for peltier-controlled phase change memory
JP4959578B2 (ja) 保持時間及び書き込み速度の改善したイオン導電体物質メモリ及びそのマトリックス
US7923724B2 (en) Phase change memory that switches between crystalline phases
US9087987B2 (en) Phase-change memory cells
US9257639B2 (en) Phase-change memory cells
US20110103132A1 (en) Nonvolatile memory element and semiconductor memory device including nonvolatile memory element
US9716224B2 (en) Memristor devices with a thermally-insulating cladding
US20160380194A1 (en) Thermal management structure for low-power nonvolatile filamentary switch
JP5645778B2 (ja) 情報記憶素子
TWI575518B (zh) 電子裝置、記憶體胞及流動電流之方法
US10957853B2 (en) Modifying material parameters of a nanoscale device post-fabrication
US20140269000A1 (en) Semiconductor storage device
JP5940924B2 (ja) 低電力で動作する半導体記憶装置
JP2009266316A (ja) メモリ装置、電子機器、相変化メモリ素子への記録方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant