CN103390724A - 超薄与多层结构相变化内存组件 - Google Patents

超薄与多层结构相变化内存组件 Download PDF

Info

Publication number
CN103390724A
CN103390724A CN2013101222052A CN201310122205A CN103390724A CN 103390724 A CN103390724 A CN 103390724A CN 2013101222052 A CN2013101222052 A CN 2013101222052A CN 201310122205 A CN201310122205 A CN 201310122205A CN 103390724 A CN103390724 A CN 103390724A
Authority
CN
China
Prior art keywords
phase
ultra
thin
change
antimony
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013101222052A
Other languages
English (en)
Other versions
CN103390724B (zh
Inventor
金重勋
张志仲
朱勇青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Feng Chia University
Original Assignee
Feng Chia University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Feng Chia University filed Critical Feng Chia University
Publication of CN103390724A publication Critical patent/CN103390724A/zh
Application granted granted Critical
Publication of CN103390724B publication Critical patent/CN103390724B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/023—Formation of the switching material, e.g. layer deposition by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种超薄与多层结构相变化内存组件，包含一硅基材，一个到至少两个具有一超薄相变化材料层的三明治状相变化记忆单元位于硅基材上方；一第一电极与一第二电极分别电性连接到相变化记忆单元的二侧；硅基材上方有一介电层作为电的绝缘层。三明治相变化记忆单元由一保护性阻隔层镀制在超薄相变化材料层的上层与下层所组成，其特征为当记忆层厚度由15nm降到5nm时结晶温度上升至少摄氏50度，且相变时体积变化小于3％。在相变化记忆单元中，各超薄相变化材料层厚度在30奈米以下，可为不同厚度或不同相变材料。

Description

超薄与多层结构相变化内存组件
技术领域
本发明涉及一种内存组件，特别涉及一种非挥发性的相变化内存组件的结构以及材料。
背景技术
随着科技发展，人类对于内存的要求越来越高，除了可靠度要高之外，储存速度快、可循环使用次数多、容量大也已是基本要求。针对于此，下个世代出现许多准备接班的非挥发性内存，例如磁阻内存、氧化物电阻内存、铁电内存、相变化内存等。其中相变化内存(phase-change memory,PCM)利用一种材料，可于「非晶态」与「结晶态」间快速且可逆地产生相变，再利用其非晶态的高电阻与结晶态间的低电阻，提供高度的辨识率，可用于二位到多位的非挥发性储存。
相较于其他发展中的非挥发内存技术，相变化内存在操作速度、数据储存密度、组件可靠度、制程配合度以及成本上，具有较佳的竞争力，故相变化内存适合用来作为较高密度的独立式或嵌入式的内存应用。因此相变化内存被认为非常有可能取代目前商业化主流的嵌入式动态随机存取内存(DRAM)的挥发性内存，和独立式闪存(FLASH)的非挥发性内存，并可望成为新世代非挥发性半导体内存主流。尤其是当半导体制程进展到32奈米以下微影制程，内存组件储存单元的线宽越来越小时，相变化内存所需的操作电流亦随之降低，这对于相变化内存技术发展而言是一大优势。
传统的相变化记忆材料以硫属化合物为主，特别是属于碲基的三元系统：锗-锑-碲(Ge-Sb-Te)最被广泛研究。其中以Ge2Sb2Te5成份因具有优异的材料特性，而被广泛并实际应用于相变化光盘与固态内存组件的商品中。Ge2Sb2Te5于非晶态与结晶态间可作快速的相转换、非晶态与结晶态电阻差异可达五至六个数量级、非晶态的结晶温度约160～180℃、熔点约635℃。
但Ge2Sb2Te5仍有许多值得改善之处，其结晶温度较低，导致热稳定性较差，使得数据储存十年的温度仅在86～93℃之间，达不到至少100℃的最低规格要求，且熔点较高，在制程上需要消耗较多的能量使其熔化。此外，Ge2Sb2Te5是以硫属化合物为主体，其中碲(Te)具有高挥发性和毒性，有污染现行半导体制程设备与环境的疑虑。且碲在内存组件中，存在着与不同材料层之间的热扩散问题，即内存组件经由反复读写操作后，碲容易扩散至上下迭层或电极层，而偏离原本的成份比或形成空孔，这些原因都会造成组件的寿命与可靠度下降。且Ge2Sb2Te5在非晶与结晶间的体积变化率过大，达9.5%，长久操作循环后，薄膜的本质会被破坏，甚至造成薄膜破裂或者凝成岛状，同样会造成可靠度问题。
因此技术领先的内存大厂与诸多研究机构皆设法针对Ge2Sb2Te5进行改良。例如添加第四元甚至第五元的元素，如氮(N)、氧(O)、硅(Si)…等，或加入额外的化合物，如二氧化硅(SiO2)…等。然而，添加元素势必使材料系统变为四元或五元以上的复杂系统，这会大幅增加准确调控材料成份配比的困难度，连带降低相变化内存组件的可靠度。
另有一些研究单位提出以不含碲成份的二元合金做为新式相变化记忆材料。其中锑(Sb)基二元合金具有成长控制型的结晶机制，可于非晶态与结晶态间作快速相转换，因而被广泛开发。例如T.Zhang,Z.Song,F.Wang,B.Liu,S.Feng等人所提出的Si-Sb合金，Applied Physics Letters,vol.91,222102(2007)；T.J.Park,D.H.Kim,S.J.Park,S.Y.Choi,S.M.Yoon,K.J.Choi,N.Y.Lee,B.G.Yu等人所提出的Zn-Sb合金，Japanese Journal ofApplied Physics,Vol.46,pp.L543　L545(2007)；F.Rao,Z.Song,K.Ren,X.Li,L.Wu,W.Xi,B.Liu等人所提出的Sn-Sb合金，Applied Physics Letters,Vol.95,032105(2009)；以及C.C.Chang,P.C.Chang,K.F.Kao,T.R.Yew,M.J.Tsai,T.S.Chin提出的C-Sb合金，IEEE Transactions on Magnetics,Vol.47,pp.645-647(2011)等。但这类二元合金都无法避免在结晶态时会有相分离的问题，亦即会从非晶状态中结晶出二个晶相。这对于一个内存组件而言，是可靠度上的一大挑战。所以，如果能够使用单一元素作为相变化记忆材料，必定会是最理想的选择。而本发明人早前提出的台湾地区专利申请「锗内存」(201138172)，即为这种技术突破成果之一。
之后开始有科学家研究单元素锑或铋能否用作相变化记忆材料，但材料学家在廿世纪中期就已发现，若以单一锑元素镀制薄膜作为相变化记忆材料，除非锑膜厚度在一个临界以下，否则在室温下镀制完成就已经自发性结晶。此临界值因蒸镀速率、基板、真空度、镀膜方法、…等条件而有相当差异。例如早在1958年Palatnik及Kosevich发现镀在金属或玻璃基板的锑膜临界厚度为15～25奈米(nm)(Soviet Physics Doklady,Vol.3,p.818)。1963年H.Horikoshi,N.Tamura发现蒸发速率35奈米/分(nm/min)、镀于玻璃基板的锑膜临界厚度为50nm(Japanese Journal of Applied Physics,Vol.2,pp.328-336)。1976年A.Kinbara,M.Ohmura,A.Kikuchi等人作出的临界厚度为12.8nm，并且发现结晶温度随膜厚由100nm降低到10nm而呈现大幅升高，他还推导出结晶温度(Tc)，单位为凯氏温标(K)，与膜厚(d)，单位为奈米(nm)的关系为Tc=T0+C/d，其中T0与C是常数，分别是250K与1nm(Thin SolidFilms,Vol.34,pp.37-40)。1985年M.Hashimoto发现于超高真空下蒸镀在colloidion胶片上的纯锑膜，其临界厚度为11～16nm，若镀纯铋膜则临界厚度为8～9nm(Thin Solid Films,Vol.130,pp.171-180)。但是这些非晶膜的结晶温度都仅略高于室温，因此仍无法实用化。
为解决结晶温度过低无法实用化的问题，各方学者也继续进行研究。在美国专利US7,807,989B2揭露，处于临界厚度以下的锑膜内添加大量氧与氮，约30原子百分比(at%)，可以大幅提高结晶温度，并能够达成数十次的记忆操作。而美国公开专利2009/0212274揭露利用控制膜厚在5nm以下使得纯锑膜结晶温度升高的相变内存，此一揭露跟Kinbara等人在1976年的研究一样，虽所诉求的厚度更薄，但一样能够用Tc=T0+C/d的式子描述，其T0与C分别为345K与250nm。而且在美国公开专利2009/0212274中，厚度5nm锑膜Tc才30℃(303K)、4nm者Tc也才140℃(413K)，仍难应用于相变化内存。因此如何可以控制单元素锑于不至于太薄，例如5nm又能够大幅提高结晶温度到跟Ge2Sb2Te5者相当（160～180℃），仍是一个非常大的挑战。
要言之，本发明拟解决相变化内存主要的技术问题如下：
传统相变内存材料为三元或更多元合金，于大面积制程中组成均匀度控制性不佳；本发明提出单一元素或掺杂的单元素相予以解决；
传统相变内存材料于相变时体积变化过大，将近一成，造成写擦循环后容易脱层；本发明揭露借着相变材料设计与添加物，使体积变化小于3%为准；
传统相变内存材料于重置状态下，电阻飘移过大，使得多阶记忆有可靠度问题，本发明亦揭露并以实例显示对策解决之。
发明内容
针对现有技术存在的缺陷和不足，本实用新型的主要目的在于提供一种超薄与多层结构相变化内存组件；由先前技术可以得知，现今相变化内存的应用受限于相变化材料的结晶温度过高，新的材料无法使用；以及若要减低厚度，过薄可能造成的可靠度问题。有鉴于此，本发明将提出可行的解决方案，以上下保护性阻隔层包夹锑膜成为相变化记忆单元之法，使得此如同三明治般的三层结构下的纯锑膜结晶温度得以更大幅提升，并揭露可藉由在固溶度范围以内添加元素，在维持单相的情况下，调控各项内存性能，以下将针对本发明进行详细说明。
首先必须阐明本发明提及的超薄与多层结构相变化内存组件内含的组件或各层结构，有分为第一或第二者，如此命名仅是为了方便说明组件结构，其分别仅有相对位置不同，材料选择上是相同的。
薄膜研究者皆知，薄膜的厚度定义为在一微米(μm)以下的膜；一般工业常用的薄膜厚度通常介于500奈米到100奈米(nm)之间。厚度低于100nm即开始进入相当薄的薄膜领域，50nm的厚度以下即开始进入极薄薄膜的领域。超薄膜的厚度没有明确定义。本发明所称超薄膜是指30nm以下的厚度，其等于300埃以下的厚度，相当于约115层锑原子紧密堆砌的厚度(单一锑原子直径为3.04埃)；更特定的是15nm以下，相当于58个锑原子紧密堆砌的厚度；5nm厚的薄膜相当于19个锑原子紧密堆砌的厚度。本发明涉及到的最薄超薄膜厚度2nm，仅为8层锑原子的厚度，已经很难维持连续性薄膜，而趋向于凝聚成岛状结构。本发明进一步揭露锑超薄膜厚度最好要在2nm以上才容易成为连续薄膜、更佳为5nm及以上。
一种超薄与多层结构相变化内存组件，包括：一硅基材；一到至少两个相变化记忆单元，位于硅基材上方，包括：一超薄相变化材料层，超薄相变化材料层的二侧各设置一保护性阻隔层，使相变化记忆单元呈现「保护性阻隔层/超薄相变化材料层/保护性阻隔层」的三层结构单元；一第一电极组合层，与相变化记忆单元相邻且电性连接，其包括：一第一电极以及一第一导电性阻隔层，第一电极与第一导电性阻隔层相邻且电性连接；一第二电极组合层，与相变化记忆单元相邻且电性连接，其包括：一第二电极以及一第二导电性阻隔层，第二电极与第二导电性阻隔层相邻且电性连接；一介电层，位于硅基材上方。
其中超薄相变化材料层的单层厚度为2奈米～30奈米；且于相变化记忆单元超过一个时，各相变化记忆单元中的超薄相变化材料层厚度可以不同。相变化记忆单元内的各个相变化记忆材料层的材料种类也可以每层不同。如此可提供设计者诸多选择。
超薄相变化材料层所使用材料特征在于厚度为15奈米时结晶温度不低于100℃，厚度从15奈米降低到5奈米时，结晶温度提高至少50℃；且于发生相变化时体积变化量小于3%。
超薄相变化材料层所使用的材料可以是纯锑元素或经掺杂的单锑相固溶体；也可以是纯铋元素或经掺杂的单铋相固溶体。所谓掺杂的单锑相固溶体指在固溶度范围内添加一掺杂物，掺杂物含量在1～18原子百分比(at%)之间；掺杂物可以选自碳、氮、氧、硼、铝、镓、铋、碲、硅、锗之一，或其组合。而掺杂的单铋相固溶体指在固溶范围内添加一掺杂物，掺杂物含量在1～18原子百分比之间；掺杂物可以选自镓、锑、硅、锗、碳、氮、氧之一，或其组合。而以上所举掺杂的元素或含量，仅供举例说明之用，凡符合本发明定义特性的元素，尽皆涵盖在本发明所要请求的权力范围。
另超薄相变化材料层可以是颗粒状超薄膜，系由一绝缘性奈米颗粒与纯锑相或纯铋相组合而成，绝缘性奈米颗粒尺寸小于膜厚，其含量在3～50穆尔分率(mol%)之间。颗粒状超薄膜的绝缘性奈米颗粒，可以选自氧化物、氮化物、碳化物、硅化物、硼化物、锑化物之一，或其组合。
第一导电性阻隔层以及第二导电性阻隔层的材料在室温下电阻率小于1000mΩ-cm，一般在0.1～500mΩ-cm间；在至少1000℃时仍能维持稳定固态，且不会与超薄相变化材料层起物理或化学反应者。这些导电性阻隔层可以选自钨、钼、钌、钽、铼、铱、碳化硅、硅化钼、六硼化镧、钛碳化物、钽碳化物、钛硼化物、锑铪化物、钌氧化物、钛氮化物、钽氮化物、锑钛化物、锑钇化物、锑锆化物、镧镍氧化物之一，或其组合。
第一电极与第二电极的材料，系室温电阻率小于50mΩ-cm（一般在0.02～5mΩ-cm间），在至少1200℃时仍为稳定固态；可以选自钌、钨、钽、氧化钌、二氧化钌、氮化钛、氮化钽之一。
介电层的材料在至少1200℃时不会与超薄相变化材料层起物理或化学反应；可以选自二氧化硅、氮化硅、氮氧化硅、三氧化二铝、氮化铝、氧化镁之一。
于超薄与多层结构相变化内存组件中，相变化记忆单元之间可为串联连接，亦即由第一电极以及第二电极提供的电流流动方向与超薄相变化材料层平面垂直，如图1所示。此时相变化记忆单元内的保护性阻隔层是导电性，导电性阻隔层的材料选择与前述第一、第二导电性阻隔层相同，在室温下电阻率小于1000mΩ-cm，于至少1000℃时仍能维持稳定固态，且不会与超薄相变化材料层起物理或化学反应；可以选自钨、钼、钌、钽、铼、铱、碳化硅、硅化钼、六硼化镧、钛碳化物、钽碳化物、钛硼化物、锑铪化物、钌氧化物、钛氮化物、钽氮化物、锑钛化物、锑钇化物、锑锆化物、镧镍氧化物之一，或其组合。
相变化记忆单元之间亦可为并联连接，亦即由第一电极以及第二电极提供的电流流动方向与超薄相变化材料层平面平行，如图3所示。此时相变化记忆单元内的保护性阻隔层是绝缘性，绝缘性阻隔层的材料在至少1200℃时不会与超薄相变化材料层起物理或化学反应；可以选自氧化锑、氧化锆、氧化铪、氧化钛、氮化铝、碳化硅、硅氮化物、硅氧化物、硅氮氧化物、铝氧化物、镁氧化物之一。
其中超薄相变化材料层与其上下夹层(保护性阻隔层)成为一个三层结构单元。相变化记忆单元，可以单一个置于硅基材上，且介于第一电极、第二电极之间进行应用；也可以是至少两个，以串联或并联结构位于硅基材上方，且介于第一电极、第二电极之间，成为多层结构。而置于超薄相变化材料层上层与下层之间的保护性阻隔层，用以大幅提高超薄锑膜结晶温度。并且可以防止超薄相变化材料层彼此间相互扩散而改变厚度或与第一电极、或第二电极起物理或化学反应而失效。
保护性阻隔层的设置，尚配合组件的串联结构或并联结构，而有导电性阻隔层(串联)，与绝缘性阻隔层(并联)之分。保护性阻隔层并具有调节记忆胞总电阻以利操作的功能。
另于并联结构中，第一电极相邻处设有第一导电性阻隔层，第二电极相邻处设有第二导电性阻隔层；此第一导电性阻隔层与第二导电性阻隔层的设置亦是为了防止超薄相变化材料层与第一电极以及第二电极起物理或化学反应而失效。
本发明揭露以上下包夹的超薄单锑(或铋)相的薄膜作为三层结构的相变化记忆单元。再以相变化记忆单元作为相变化内存的组件。超薄单锑(或铋)相的薄膜指厚度在30奈米以下，更佳为厚度15奈米以下者；其下限为2奈米，因2奈米及以下时，除非用像原子层镀膜法，一般溅镀所得的膜会变得不连续，而于1奈米时即使能镀出连续膜也有穿遂导电效应而失效。
但是单锑(或铋)相薄膜厚度「超薄」本身，不是本发明的主要技术特征；更重要特征在于：
(1)此超薄的单锑(或铋)相薄膜被上下阻隔层包夹，成为「三明治的相变记忆单元」；
(2)此超薄锑(或铋)相非晶薄膜随着厚度由15奈米减薄到5奈米时，因包夹效果，其结晶温度会大幅度上升，一般上升可达50℃到100℃；
(3)此非晶超薄相变薄膜于厚度10nm时，因包夹效果，结晶温度至少100℃；于厚度5nm时结晶温度至少130℃；
(4)此被包夹的超薄锑膜或铋膜可以容纳比平衡浓度大很多的固溶元素，以利掺杂后仍维持单相状态；
(5)此被包夹的超薄相变材料层于相变时体积变化小于3%，亦即小于传统相变材料Ge2Sb2Te5相变时体积变化的1/3；
(6)相变记忆单元的内存于重置后电阻飘移率，为传统相变材料Ge2Sb2Te5组件的电阻飘移率的1/2以下，常可达1/3以下。
本发明的「单元素相」指掺杂的单元素，结晶后长时间高温加热、只出现单一元素结晶相，亦称为「单元素相固溶体」。
本发明中这么薄的膜只要跟周围的物质反应就会消失，或因厚度变化而性质异常。另外，一般相变材料于结晶-非晶间相变时体积变化过大，例如文献报导Ge2Sb2Te5者达9.5%。在长久操作循环后，超薄膜的原来特性也会被破坏，甚至超薄膜破裂或者凝成岛状。为使本发明超薄膜具有高温稳定性，且具有长期操作稳定性，本发明提出三个要件，其特质有别于先前技术：
(1)使用保护性阻隔层将超薄记忆层彼此间，或超薄记忆层与电极之间阻隔起来，此即为三明治记忆单元的设计基础。保护性阻隔层的特质有四：(a)具有高温稳定性，稳定到至少1000℃；(b)不与超薄相变化材料层起化学作用；(c)不与超薄相变化材料层起物理作用，例如互相扩散；(d)能与超薄相变化材料层充分润湿。同时符合这四个特质的保护性阻隔层材料皆在本发明诉求范围内。保护性阻隔层分为二种：导电性阻隔层用于串联结构，取自但不限于钨、钼、钌、钌氧化物、氮化钛、氮化钽、钨、锑化钇、锑化铪、锑化锆、锑化钛之一；绝缘性阻隔层用于并联结构，取自但不限于氧化锑、氧化硅、氧化铝、氧化镁、氧化锆、氧化铪、氧化钛、氮化铝、氮化硅、碳化硅等。上、下阻隔层材料可以不同。
(2)位于三明治夹层中的超薄相变化材料层的单锑相或单铋相的相变化记忆材料特征为，膜厚度从15奈米降到5奈米时，结晶温度至少上升50℃。且15nm非晶单元素相的结晶温度在100℃以上。这可使原在室温镀膜会自发结晶的纯锑膜或纯铋膜，具有适当的高温稳定性。
(3)此单元素相的相变记忆材料，在非晶与结晶相变时其线性膨胀率必须小于1%的绝对值(相当于体积膨胀率的绝对值小于3%)。在本要件之下，本发明揭露符合此一要件者包括纯锑元素膜，其相变时线性膨胀小于0.3%；此变形量可以是纯元素时的凝固膨胀，也可以是掺杂后的凝固收缩。符合本要件者尚包含刻意添加掺杂物或添加绝缘性奈米颗粒后的单锑相或单铋相，其掺杂物含量在各元素的固溶度范围内；故掺杂原子可以稳定存在于锑(或铋)的结晶格子内，形成单一锑(或铋)的单相固溶体。因此，单锑相固溶体或单铋相固溶体产生结晶-非晶相变时，体积变化率3%以内的添加元素及其含量，皆在本专利诉求范围内。
附图说明
图1为本发明的一实施例示意图；其中虚线圈起范围处为(B)，其为一个相变化记忆单元。
图2为由图1中虚线圈起范围处，即(B)的单个相变化记忆单元扩充为由数个相变化记忆单元组合成的「至少两个相变化记忆单元」示意图。
图3为本发明的另一实施例示意图。
图4为未掺杂的锑薄膜厚度自100nm逐渐减薄到5nm时，薄膜电阻于升温过程随温度变化的关系图。
图5为未掺杂的锑薄膜其结晶温度与膜厚的关系图。
图6(A)为未掺杂的锑薄膜，其非晶态电阻(Ra)、结晶态电阻(Rc)随超薄膜厚度自15nm逐渐减薄到5nm的变化关系图；
图6(B)为结晶温度(Tc)、以及数据储存十年的温度(T10Y)，随超薄膜厚度自15nm逐渐减薄到5nm的变化关系图；显示这些数值皆随膜厚减薄呈指数性上升。
图7是X光反射率量测实验结果，测试的50nm纯锑膜以甚小于0.3nm/分的镀率制备，经X光绕射法证明其初镀态为完全非晶态、于210℃加热后为完全结晶态，此X光反射率可用以计算薄膜密度。
图8(A)为掺镓16at%的锑膜低掠角X光绕射图；100nm锑膜于不同温度加热三分钟后的绕射图；
图8(B)为掺镓16at%的锑膜低掠角X光绕射图；不同厚度(100nm、50nm、20nm、10nm)的锑膜，在500℃温度下退火3分钟的绕射图。
图9(A)为掺碳8at%的初镀态锑膜的X光激发光电子能谱图；能谱下方两细曲线为分解成C-C键结与C-Sb键结后的峰；
图9(B)为经300℃三分钟加热后的掺碳8at%锑膜的X光激发光电子能谱图；能谱下方两细曲线也是分解成C-C键结与C-Sb键结后的峰。
图10为本发明的三层结构单元纯锑桥式相变化记忆胞的电阻切换测试结果的电阻-电压图，所施加电压的脉冲时间为100ns。插图为结构的穿透式电子显微镜剖面图。
图11为本发明的垂直式15nm纯锑三层结构单元，大小400nm见方，于设置与重置过程呈现的U型电阻-电压图。
图12为本发明的垂直式5nm纯锑三层结构单元，大小800nm见方，于记忆测试中重复设置-重置动态写擦循环情形。
图13为10nm厚掺8at%碳的单锑相膜[Sb(C8at%)]三层结构相变单元记忆胞与Ge2Sb2Te5的参考记忆胞，于设置-重置电阻切换测试结果比较。
图14为10nm厚掺16at%镓的单锑相膜[Sb(Ga16at%)]三层结构单元所成垂直式记忆胞的动态写擦循环测试图。
图15为电阻飘移性量测，以一个三明治纯锑膜(5nm厚度)相变记忆单元所制作测试胞（400nm见方），于五次「设置-重置」循环后，设定在重置状态（非晶态）下，(A)于25℃、45℃、65℃及85℃的恒温下，量测电阻随时间的变化关系；(B)以阿累尼乌斯法将5%电阻飘移的时间取对数、对1/kT作图，所得直线协率为电阻飘移的活化能(Ec)。
【主要组件符号说明】
100超薄相变化材料层       101第一层超薄相变化材料层  102第二层超薄相变化材料层
10n第n层超薄相变化材料层  200导电性阻隔层            210第一导电性阻隔层
220第二导电性阻隔层       300第一电极                350第一电极组合层
400介电层                 500第二电极                550第二电极组合层
600硅基材                 701绝缘性阻隔层
具体实施方式
以下将配合图示进一步说明本发明的结构、材料以及各种添加物。
[超薄与多层结构相变化内存组件结构]
利用包夹超薄膜的特质，本发明将不同厚度的超薄膜，配合导电性阻隔层200或绝缘性阻隔层701，镀制成「保护性阻隔层/超薄相变化材料层100/保护性阻隔层」的三明治状三层结构单元；如图1内椭圆虚线圈起来的区块所示。其中保护性阻隔层可以是超薄（30nm以下）或为一般厚度（30～100nm），端赖组件几何形状的局限。每一记忆胞组件可以含有一个相变化记忆单元、二个相变化记忆单元、三个相变化记忆单元、到n个相变化记忆单元，n为正整数，如图2所示。如此则可负责二位至多位记忆。每一组件只含一个相变化记忆单元者可记忆二位，每增加一个相变化记忆单元可以增加一个位，依此类推。
本发明提出的结构有二种电接线形式，分别为串联式与并联式。图1以及图2为串联式结构示意图，使用的保护性阻隔层为导电性。图1为一简单的结构示意图，虚线圈起范围为(B)，表示一个相变化记忆单元。图2则表示虚线圈起范围也可以是由数个相变化记忆单元组合成至少两个相变化记忆单元的结构。此结构可使超薄相变化材料层100的平面垂直于第一电极300以及第二电极500所提供的电流流动方向，并使相变化记忆单元间的电性连接呈现串联。
图3为并联式结构示意图，使用的保护性阻隔层是绝缘性。与图1不同的是此结构可使超薄相变化材料层100的平面平行于第一电极300以及第二电极500所提供的电流流动方向，令相变化记忆单元间的电性连接呈现并联。
[超薄相变化材料层100的厚度]
本发明透过控制超薄相变化材料层100的厚薄、材料与添加物，提升相变化内存的性能。而首先需要克服的是新材料之一的锑薄膜在室温下会自发结晶，而无法用作超薄相变化材料层100的材料的问题。为解决此问题，必须将其镀制为超薄的膜，使其结晶温度提升。
因此以下将揭露超薄相变化材料层100的厚度与结晶温度的关系。将未掺杂其他元素或未添加奈米颗粒的纯锑镀制在表面有100nm厚二氧化硅的硅基材600上。其上方预先镀有测量电阻用的氮化钛电极，锑薄膜厚度分别为3nm、5nm、7nm、10nm、15nm、50nm、100nm，镀制时其镀膜速率0.33nm/分。镀制完成后在其上方盖上100nm厚的氧化硅保护层，形成氮化钛/锑薄膜/氧化硅的三层结构单元。
图4呈现了锑薄膜加热过程中电阻的变化，加热速率为10℃/分，由电阻的变化可判断结晶温度，图中的Tc即为结晶温度，其中可看出随着锑薄膜厚度降低，其结晶温度亦随之提高。
若采取极低的镀膜速率，例如为每分钟0.33nm以下，二氧化硅包夹的锑薄膜厚度为50～15nm时，初镀态薄膜经X光分析为含有少量奈米结晶，基底仍为非晶态，故电阻综合成为中高电阻状态（50nm时）、高电阻状态（15nm时）；其加热过程会出现由高到低阻态的变化，亦即非晶基底发生结晶化。但这时的结晶温度在128～131℃之间，考虑实验误差几乎是定值，不随薄膜厚度从50nm降到15nm而变化。由于结晶温度过低，15～50nm的锑薄膜虽有相变化但储存数据的热稳定度不足，仍无法作为商用相变内存的记忆层之用。二氧化硅包夹的锑膜在正常厚度100nm时，无论镀膜速率多慢，初镀态电阻为低阻态，与锑块材相同。其由室温加热到高温过程，没有由高阻态到低阻态的变化，经X光分析初镀态薄膜为完全结晶。故100nm厚的锑薄膜无法作为相变材料。
如果镀膜速率加快到1nm/分，则二氧化硅包夹的50nm锑薄膜镀制完成后完全结晶。镀膜速率为3nm/分，包夹的20nm薄膜完全结晶、15～10nm的包夹锑薄膜含少量奈米晶。故镀膜速率的控制在本发明中是制程要件之一。
图5也说明了锑薄膜的结晶温度随膜厚降低而大幅度提高，其中Tm为锑的熔点，例如膜厚由15nm、7nm、5nm降至3nm，结晶温度由130℃上升到157℃、210℃、358℃。图5所显示的关系可以用指数函数表示：
Tc=T0+Cexp(-d/d0)
式中Tc是结晶温度(K)、d为膜厚；C、T0与d0各为与温度、厚度有关的常数，最佳适配后数值分别为：C=1150K,T0=403K,d0=1.90nm。
图6显示由图4以及图5判读得的结晶温度，非晶态电阻(Ra)、结晶态电阻(Rc)；以及据以作热力学分析计算而得知结晶活化能(Ec)、数据保存十年温度(T10Y)等，随着锑薄膜厚度自15nm降到2nm时的变化情形。事实上，除了结晶温度外，非晶态电阻(Ra)、结晶态电阻(Rc)、结晶活化能(Ec)、数据保存十年温度(T10Y)亦皆随厚度减薄而呈指数性上升。表1将这些数据综合整理，显示本发明借着包夹超薄相变化材料层(100)厚度的调控，可以大幅度调整并提升结晶温度、非晶态电阻、结晶态电阻、结晶活化能、数据保存十年温度。
表1进一步阐述因超薄导致的结晶温度升高，不是介稳定状态，而是具有热力学稳定度的。因为随着厚度减薄，结晶活化能由1.62eV(15nm厚者)指数性地上升到2.96eV(3nm厚者)；非晶态电阻由30.7kΩ(15nm厚者)指数性上升到485MΩ(3nm厚者)；结晶态电阻由494Ω(15nm厚者)指数性上升到8.49kΩ(3nm厚者)；而数据可保存十年的温度由31℃(15nm厚者)指数性上升到204℃(3nm厚者)。这提供记忆胞设计者很大的选择空间，所依赖的仅仅是超薄膜厚度的调控而已。这是本发明有别于先前技术的一大进步性与实用性。由以上说明可知减低膜厚确实可以提高结晶温度，使新的相变化材料有实用的机会，本发明所揭露的结构在膜厚为5nm时即达到210℃的可利用标准，可以成功预防因为膜厚过薄而产生的可靠度问题。
表1、未掺杂的锑薄膜于，氮化钛/锑薄膜/二氧化硅，的三层结构单元内测得的结晶温度(Tc,℃)、结晶活化能(Ec,eV)、初镀态电阻(Ra,Ω)、结晶后电阻(Rc,Ω)、数据可保存十年的温度(T10Y,℃)与薄膜厚度(nm)的关系；表内G、M、k分别为十亿、百万、千的数量级
膜厚 Tc Ec Ra Rc T10Y
2 515 3.43 1.81G 19.09k 300
3 358 2.96 485M 8.49k 204
4 264 2.62 130M 3.93k 142
5 210 2.36 35M 1.97k 103
6 176 2.16 9.43M 1.13k 77
7 157 2.02 2.55M 768 60
8 146 1.91 708k 618 50
10 136 1.76 79.5k 516 39
15 130 1.62 30.7k 494 31
[超薄相变化材料层100于相变化时体积变化的量测]
接下来，以实验检测纯锑膜于非晶到结晶相变时的体积变化。所采用的方法是X光反射率法(X-ray Reflectivity)，由反射率计算其体积变化，如图7所示。图7是一以甚小于0.33nm/分的镀率，小心制备的未覆盖50nm纯锑膜，并以X光绕射法证明其初镀态为完全非晶态、于210℃加热三分钟后为完全结晶态。经带入公式计算所得非晶态与结晶态的密度分别为6.60g/cm3和6.63g/cm3。亦即相变时体积变化才0.45%，符合本发明要旨。
我们也镀制50nm的非晶Ge2Sb2Te5膜、结晶化之，进行相同的XRR实验以作比较；计算所得的相变体积变化达8.9%，与文献报导的9.5%接近。纯锑膜相变时体积变化是Ge2Sb2Te5膜的1/20。这将极大地提高组件长期操作的稳定性。用这种XRR法，可以筛选出将锑膜或铋膜掺杂成单锑相或单铋相或者添加绝缘性奈米颗粒时，体积变化的量与掺杂量的关系，选其体积变化量小于3%者，可以符合本发明要旨。
[超薄相变化材料层100掺杂其他元素成单元素相的效果]
本发明进一步揭露超薄相变化材料层100的材料亦可在固溶度内掺杂其他元素，意即使用「单元素相」材料进一步提升相变化内存性能的方法。
为方便描述，本发明中将掺杂含量在固溶限度以内的M原子进入纯锑晶格所成单相固溶体，以符号Sb(M)表示，M为所添加元素。如掺碳固溶体记为Sb(C)，掺镓、掺氧、掺磷、掺镍等固溶体，分别记为Sb(Ga)、Sb(O)、Sb(P)、Sb(Ni)等，依此类推。各掺杂元素含量以下标呈现，例如掺3at%C的单锑相膜记为Sb(C3at%)。但因制程无法避免而含有微量氧所成固溶体则不刻意记为Sb(O)以与刻意掺杂氧者区隔。
对于材料或电子技术有一定训练的人士，例如相关科系的职校或大学毕业生，对于纯元素或纯相都有一定认知，亦即「纯」是有「度」的。例如冶金级纯硅，含硅98～99wt%（wt%指重量百分比），太阳能级纯硅含硅99.9999wt%(六个九)以上，而半导体级纯硅，纯度达九个九以上。但是即使九个九的纯硅，其一克硅(0.0357摩尔，相当于2.15x1022个硅原子)中仍含有多于2.15x1015（亦即215兆）个杂质原子，以原子个数而言仍异常庞大！熟知本项技艺人士，更知太阳能或半导体用的纯硅，于制程中都要适当「掺杂」特定含量的特种杂质元素，以调整其电性。例如掺杂硼以得到P型半导体，掺杂磷以得到N型半导体。
在本发明中「纯锑」指未刻意掺杂其他元素，但容许含有制程中无法避免的杂质(如氧)的纯元素锑。「单锑相」则是指刻意掺杂元素能够固溶于锑结晶格子内而形成单一均匀锑固溶体、不含第二相或其他混合物的单一「纯相」。此种状态与掺杂后形成混合物大大不同。前者掺杂的原子占据锑结晶格子的格子点或格子间隙内，与锑原子间具有不可分辨性，后者则会产生析出物。
至于是否真正固溶于锑晶格，如系块材可以相平衡图（简称相图）为准，但薄膜状态固溶度会增加很多。举例而言，相图显示锑与铋无论是固体还是液体皆完全互溶。磷在锑内的最大固溶度是0.06at%（原子百分比）；平衡状态下磷含量如果超过0.06at%，磷会析出，与锑形成「锑＋磷」混合物。镍在锑内的最大固溶度为0.2at%；平衡状态下镍含量如果超过0.2at%，二锑化镍(NiSb2)相会析出，与锑形成「锑＋NiSb2」混合物。碲在锑内的最大固溶度是1.3at%，平衡状态下碲含量如果超过1.3at%，德他(Delta)Sb-Te相会析出，与锑形成「锑＋德他Sb-Te」混合物。但是在薄膜状态，上述固溶度会有两倍到十倍不等的提高，主要原因在于薄膜不处于平衡状态，仅属于介稳态。
是否真正固溶于锑薄膜，亦可另以实验决定。实验方法系将掺杂后的薄膜加热到其熔点绝对温度的80～90%的高温(例如熔点920K者加热至773K，亦即500℃)一段时间(例如10分钟)，使无法真正固溶的溶质析出。再借着X光绕射分析，判断有无析出物，无析出物者代表溶质真正固溶于薄膜晶格内。此外可再检视X光绕射峰、计算晶格常数，晶格常数变化程度即代表固溶度。其他材料分析手段例如拉曼光谱(Raman spectroscopy)、X光激发光电子光谱(X-rayphotoelectron spectroscopy)等，也可分析键结状况以解析之。
接下来说明在氮化钛/锑薄膜/二氧化硅的三层结构单元中，添加少量碳(C)、镓(Ga)、铝(Al)、钛(Ti)、铜(Cu)、钽(Ta)、硼(B)、硅(Si)、氮(N)，钨(W)至锑薄膜内的固溶度与薄膜厚度关系。
首先揭露镓掺杂的情形，先镀制掺镓16原子百分比(at%)的锑膜、厚度100nm，于100～410℃加热三分钟后作低掠角X光绕射实验，结果如图8(A)所示。掺大量镓有助稳定薄膜非晶相，因此100nm薄膜镀制完成的状态为非晶；此与纯锑膜者有很大差异。于于210℃以上加热结晶后，除含有锑(Sb)的主要绕射峰外，都含有锑化镓(GaSb)的第二相，其强度且随加热温度升高而变强，故可判断100nm厚的锑膜添加16at%镓超过其结晶态的固溶度。接着镀制掺镓16at%的锑膜、厚度100nm逐渐降抵10nm，然后在500℃加热三分钟后，作低掠角X光绕射实验，结果如图8(B)所示。GaSb第二相绕射峰强度随着膜厚减薄而降低，到厚度达超薄的10nm时此第二相绕射峰消失，只剩单锑结晶相，可得知镓在超薄的10nm锑膜内的固溶度高达16at%。
另外，镓的原子半径0.136nm与锑的0.133nm极接近，其进入锑晶格后可充分取代锑晶格位置。因此，虽然掺镓的量颇大，锑薄膜的体积变化不大，除非超过固溶度而有第二相析出。固溶镓的锑薄膜，含镓量即使高至12at%时，只要能够维持单锑相，其相变时体积变化量亦小于3%。且纯镓金属与纯锑金属、纯铋金属，跟水一样，凝固时体积会膨胀，为极少数有此特性的元素，其他者仅有纯硅、纯锗。
再镀制添加0at%、3at%、5at%、8at%与10at%碳的锑薄膜，并控制膜厚在100nm。初镀态的薄膜以连续升温条件下量测其电阻变化。未添加碳成份的锑薄膜在室温下会立即自发性结晶成低电阻态已如前述。而添加有碳成份达3at%以上的锑薄膜在初镀态则呈现高电阻态，并且随着温度升高到结晶温度时会有快速的电阻下降，这即为典型相变化材料的特性。
以X光激发光电子光谱分析结晶前后C-C化学键与C-Sb化学键的变化量，推估锑膜100nm时碳在锑内的固溶度为5at%，如图9(A)、图9(B)所示。若以含5at%碳的锑薄膜各为50nm、100nm厚时室温下为非晶状态，经250°C、10分钟加热后仅出现单一锑相的结晶相。本发明进一步探索发现，碳于锑晶格内的固溶度于薄膜减为超薄膜时，也会随厚度减少而大幅度增加。例如，厚度10nm时固溶度升高到8at%，厚度5nm时固溶度更高达10at%。本发明更进一步揭露，固溶度8at%以上时，其相变化伴随的体积变化大于3%。熟悉本项技艺者，可藉调整碳含量控制相变时的体积变化量。
另外，若固定锑薄膜厚度为10nm，各以2at%、4at%、6at%硼(B)、铝(Al)、硅(Si)、氮(N)、锗(Ge)、铜(Cu)、钛(Ti)、钽(Ta)、钨(W)、碲(Te)以共溅镀法对锑薄膜进行掺杂，掺杂量系以溅镀功率调整；或以离子布植法植入各约2at%、4at%的磷(P)、氧(O)后先做低掠角X光绕射分析，确认为非晶态。镀膜后在500℃下加热10分钟，再做低掠角X光绕射分析测定第二相的有无。结果发现这些薄膜在初镀态都是非晶；但加热后则各有差异。
表2、固定锑薄膜厚度为10nm，各种掺杂元素在不同掺杂量下，经500℃加热10分钟后，以低掠角、高强度X光绕射分析，有(V)或无(X)除了单锑相外的第二相绕射峰出现
Figure BDA00003029445400171
由表2结果可得知，所有这些举例的掺杂元素在10nm锑膜内固溶度至少约2at%；进一步分析发现氮、氧固溶度为1.5at%。硼、铝、碲四者在10nm锑膜内的固溶度至少有4at%，硅、锗在10nm锑膜内的固溶度至少6at%。
在所举掺杂于锑的固溶元素中，最能符合本发明设计要旨的有：镓(Ga)、碳(C)、锗(Ge)、硅(Si)、铋(Bi)、氮、氧等。此外，掺杂于铋的固溶元素以锑(Sb)、锗(Ge)、硅(Si)、镓(Ga)为佳；碳、氮、氧等亦佳。
本发明揭露三明治记忆单元内掺碳的单锑相、掺镓的单锑相薄膜等也有结晶温度、非晶态电阻(Ra)、结晶态电阻(Rc)、结晶活化能(Ec)、数据保存十年温度(T10Y)随薄膜膜厚减薄而呈现指数上升的情形。
实验的镀膜方式为先配置适当掺杂的锑靶，以直流溅镀为之。镀膜速率0.33nm/分；其上覆盖100nm SiO2阻隔层。实验结果如表3显示。添加碳或镓的薄膜随膜厚降低，其结晶温度也呈指数性上升。添加3at%、5at%、8at%碳的非晶锑超薄膜，其结晶温度随少量碳的添加及膜厚降低而大幅度上升，随含碳量增加的幅度更甚于随膜厚降低所增加者。纯锑膜的膜厚自15nm降低到5nm时，其结晶温度由130℃上升到210℃（幅度80℃）。掺5at%C者15nm时结晶温度已经达到225℃，当厚度降到5nm时结晶温度更高达280℃（上升幅度55℃）。掺镓对非晶锑超薄膜结晶温度也有提升效果，但远不如掺碳有效。掺镓5at%的锑膜厚度由15nm降到5nm时，结晶温度由160℃上升到218℃（上升幅度58℃）。无论如何，因超薄单锑相膜厚度减薄引起的结晶温度都高于Ge2Sb2Te5者。后者的厚度由15nm减薄到5nm时结晶温度才从167℃到190℃（幅度23℃）。掺杂12at%镓的夹层超薄锑膜于15nm、10nm、5nm时结晶温度分别为180℃、195℃、230℃。
表3、未掺杂的锑(Sb)、碳掺杂锑[Sb(C)]、镓掺杂锑[Sb(Ga)]与参考组Ge2Sb2Te5超薄膜镀在SiO2/Si基板上，最上面覆盖100nm SiO2成三明治结构后结晶温度(Tc,℃)、超薄膜厚度，及掺杂量的关系
Figure BDA00003029445400181
除此之外，掺杂的效果尚可大幅度提升所得相变化存储元件的操作速度。未掺杂的纯锑设置时间在5000奈秒(ns)到100ns之间；重置时间在500ns到40ns之间；但循环寿命比较不理想。掺杂少量碳或镓后设置与重置操作的速度可以达到20ns，循环寿命高达百万次。另外，掺杂可以有效提高数据保存十年的温度，以同为5nm薄膜而言，未掺杂者数据保存十年的温度为103℃，掺杂5at%镓掺杂者可达115℃，掺杂5at%碳者则可达145℃。亦即少量掺杂提升了非晶锑膜的热稳定性，以掺少量碳者效果更彰显。
本发明所揭露的掺杂物还包含「不与单元素相反应的高温稳定、绝缘性奈米颗粒」；其作用不似过去在相变材料Ge2Sb2Te5内添加氧化物或氮化物调整结晶温度。过去的报导显示在Ge2Sb2Te5内添加氧化物、氮化物可有效将结晶温度调升50～100℃。但本发明的超薄膜结晶温度藉包夹以及膜厚调整(例如从15nm到5nm)所增加的结晶温度已可达到50到100℃以上，相当于添加这些奈米颗粒对结晶温度的影响。
本发明添加这种绝缘性奈米颗粒的目的有二：
1.调整薄膜结晶后的电阻值，借着绝缘性奈米颗粒添加，可将超薄相变化材料层(100)的结晶态电阻调整到5kΩ～90kΩ之间，依照集成电路设计需求调变之；
2.稀释相变层体积以降低非晶-结晶间相变化时体积总变化量。以此目的为例，原来的Sb(Ga16at%)薄膜相变时体积变化4%，但如果相变化材料层有30%被不反应性绝缘奈米颗粒所占领，则相变体积最多就是4%x0.7=2.8%；符合本发明设计要旨小于3%的诉求，如此一来更能维持长期操作下的薄膜特质，也可以提高组件可靠度。
此一绝缘性奈米颗粒含量一般在3～50mol%之间，视调降体积变化量之需而调整之。其添加后须能在薄膜内均匀分散，且其大小必须不大于薄膜厚度，整体薄膜成为所谓的「颗粒状薄膜」(granular film)。可选用的「不与单元素相反应的高温稳定、绝缘性奈米颗粒」包括但不限于下列之一：氧化物（例如硅、铝、钛、锑、锆、铪等的氧化物）、氮化物（例如硅、铝的氮化物等）、碳化物（如碳化硅、碳化钛等）、硅化物（如钨硅化物等）、硼化物（如氮化硼等）、锑化物（如YSb）。所举这些绝缘性奈米颗粒种类，仅供举例说明之用，凡符合本发明定义特性的绝缘性奈米颗粒，尽皆涵盖在本发明所要请求的权力范围。
在膜厚5～10nm的锑薄膜内添加不同含量的高温稳定绝缘性奈米颗粒，其以3～5nm的大小存在薄膜内，成为颗粒状薄膜，可以有效调整薄膜于结晶后的电阻值。镀膜方式可采取共镀法，使用锑金属靶材与绝缘性奈米颗粒材料靶材。前者可采直流或射频溅镀，后者采射频溅镀。藉溅镀功率的调整，可以获得添加绝缘性奈米颗粒含量，在3～50mol%之间，镀膜速率0.33nm/分。
实验结果显示，添加三氧化二铝(Al2O3)7穆尔分率(mol%)、11mol%、16mol%、25mol%，可以使5nm非晶态薄膜电阻小幅度上升；但可使结晶态电阻分别提升12%、25%、33%、50%。添加氮化铝(AlN)各5mol%、9mol%、18mol%、27mol%，可以使5nm非晶态薄膜电阻小幅度上升；但可使结晶态电阻分别提升8%、12%、30%、41%。
这种电阻提升效果几乎是将奈米颗粒添加到100nm厚度锑膜者的100%以上。其原因在于所添加奈米颗粒大小介于2～5nm之间，使薄膜结构呈现竹节状、有效阻隔电传导。
总结以上掺杂的单元素相技术说明，本发明掺杂的元素含量一般在1～18at%之间，依前述的固溶度而异。但为维持相变时体积变化小于3%，对掺杂量需进一步调整，通常在12at%以下者可以符合。如要维持高的掺杂量、低的体积变化量，则可采用颗粒状薄膜的作法。
然而，本发明的未掺杂「纯锑」元素其实含有由制程引入的氧，其含量在0.1～0.5at%间。在薄膜制备的过程中，即使在1x10-6托尔(Torr)的高背景真空下镀膜，也会有微量氧、碳、氮等杂质，无法避免地掺入薄膜。以氧为例，如果所镀薄膜活性度越高，其氧含量越大，本发明锑薄膜的氧含量较佳控制在0.5at%以下，视真空系统的残留水气、漏气率等而异，更佳宜控制在0.3at%以下。为了不干扰掺杂作业，本发明的无法避免杂质总量不宜超过1at%。
[介电层400材料的选择]
介电层400的材料为电绝缘的氧化物或氮化物，其特性为在至少1200℃下不与超薄相变化材料层100起物理或化学反应。一般IC制程所用的介电层材料大多适用于本发明。可选用材料举例如二氧化硅、氮化硅、氮氧化硅、三氧化二铝、氮化铝、二氧化铪或氧化镁等。
[电极的材料选择]
第一电极(300)与第二电极500的材料具备低电阻，室温下小于50mΩ-cm，一般在0.02～5mΩ-cm之间，以及高度热稳定性的材料，其在至少1200℃时仍能维持低电阻以及固态；主要包括氮化钛、氮化钽、钨、钽、钌、氧化钌或二氧化钌等等。
[阻隔层材料的选择]
保护性阻隔层可分为导电性以及绝缘性二种，以下将分别揭露二种阻隔层的材料选用。
导电性阻隔层200必须选用能与超薄相变化材料层100材料湿润但不与其发生物理反应（如扩散）或化学反应（如化合）、但却可以互相润湿的导电性材料，其室温下电阻率值以小于1000mΩ-cm为宜，一般在0.1～100mΩ-cm之间。导电性阻隔层200必须在至少1000℃时，更佳为至少1200℃，仍能保持稳定的固态进行阻隔作用。导电性阻隔层200必须使各超薄相变化材料层100间不会互相混合成为较厚的膜而丧失薄膜特性，也不能让超薄相变化材料层100与电极材料作用而失效，并且可用于调控其与第一电极300以及第二电极500间的接口问题，以获得良好的附着能力，同时导电性阻隔层(200)不与记忆层材料互相扩散，亦即在至少1000℃时与锑或铋间无固溶度或极低至可以忽略。
为了满足以上条件，导电性阻隔层(200)的材料可以是耐火金属、高温稳定的导电性化合物，含高温稳定导电性锑化物，说明如下：
(1)耐火金属：例如纯钨、纯钽、纯铼等皆适用于超薄相变化材料层100为锑或铋者，因其不与锑或铋产生化学反应，亦无相互溶解度；三者中以钨为最佳。纯钼、纯钌、纯铱等会与锑产生低温化合物，不适用于单锑相的超薄相变化材料层(100)；但纯钼、纯钌、纯铱不与铋产生化学反应，亦无相互溶解度，可用于单铋相的超薄相变化材料层100。
(2)高温稳定的导电性化合物：例如氧化物的二氧化钌、镧镍氧化物等(两者熔点皆高于1400℃)、氮化物的氮化钛、氮化钽等；硼化物的六硼化镧、钛硼化物等；碳化物的碳化钛、碳化钽、碳化硅等；硅化物的硅化钼等。
(3)高温稳定的导电性锑化物：最佳为锑钇化物(熔点达2310℃的YSb、其电阻率为35μΩ-cm)、其次为锑锆化物(熔点高于1250℃的ZrSb2)、锑钛化物(熔点达1050℃的TiSb2)之一。
绝缘性阻隔层701的选择与介电层400类似，但注重不与超薄相变化材料层100相互作用。其材料可以是氧化锑、氧化硅、氧化铝、氧化镁、氧化锆、氧化铪、氧化钛、氮化铝、氮化硅、碳化硅、硅氮氧化物等。
接着揭示验证阻隔层可用性之法。先镀硅基材600/阻隔层(10nm)/锑(5nm)/阻隔层(10nm)的多层结构，于高真空中分别以500℃、600℃加热10分钟后，以原子力显微镜观察到的阻隔层面粗糙度，计算平均值。加热前粗糙度为0.28±0.02nm；扫瞄范围1微米见方。同时，以Si/SiO2/TiN(20nm)/Ge2Sb2Te5(5nm)/TiN(20nm)多层结构为对照组验证之。对照组在500℃、600℃加热10分钟后，表面粗糙度在0.32～0.38nm。实验结果如表4所示。
表4、镀制成硅基材600/阻隔层(10nm)/锑(5nm)/阻隔层(10nm)结构于高真空中分别以500℃、600℃加热10分钟后，以原子力显微镜所观察到的阻隔层面粗糙度的平均值；扫瞄范围1微米见方
Figure BDA00003029445400221
*室温电阻率(单位mΩ-cm)，W:0.010;YSb:0.035;TiNx:0.45;TaNx:2.5;SiC:950
表4的实验结果显示，钨(W)、锑化钇(YSb)、二锑化钛(TiSb2)、二锑化锆(ZrSb2)、二锑化铪(HfSb2)、碳化硅(SiC)、氮化钛(TiNx)、氮化钽(TaNx)、氮化铝(AlN)、氧化锑(SbO)等为合用的阻隔层。相同的其他实验证明碳化钛(TiC)、碳化二钛(Ti2C)、氮化二钽(Ta2N)、碳化钽(TaC)、氮化硅(Si3N4)、碳化二钽(Ta2C)等亦皆为合用的阻隔层。事实上符合本发明设计精神的其他阻隔层材料亦尽皆涵盖在本发明诉求的专利范围内。
表4的结果另进一步揭示二锑化镍(NiSb2)、二锑化钴(CoSb2)、二锑化铁(FeSb2)、二锑化铬(CrSb2)等为不适用的阻隔层，其主因在于熔点太低，热稳定性不足。
值得注意的是，上下阻隔层可以是相同材料，也可以不同，以配合IC组件设计时，不同应用之需。
接着揭示维持相同超薄记忆层厚度时，不同阻隔层引起的各项效果也会有差异。表5为厚度5nm的纯锑膜，覆盖2nm～100nm的阻隔层，选自SiO2、SbOx、SiC、Si3N4等后的各项性能差异。由表5中数据看出，使用不同阻隔层会对结晶温度、非晶电阻-结晶电阻比值，乃至于数据储存十年的时间有所影响，幅度各有不同。熟悉本项技艺人士，可以依据本表所揭示的数据趋势，以及表4的可用材料、作适当选择。此外，表5也显示阻隔层厚度的影响相对很小。
表5、厚度5nm的纯锑膜，覆盖2nm～100nm的SiO2、SbOx、SiC、Si3N4等阻隔层后的结晶温度(Tc,℃)、初镀非晶态的电阻与结晶后电阻比值(Ra/Rc)、数据可保存十年的温度(T10Y,℃)
阻隔层,厚度 Tc Ra/Rc T10Y
SbOx,2nm 220 24000 120
SiO2,100nm 210 17700 103
SiC,100nm 210 9000 128
Si3N4,5nm 190 10000 149
最后以存储元件的实施例说明本发明实际应用中，进行设置(set)、重置(reset)以及验证循环寿命等情形，进一步揭露本发明达致的效果。
[实施例一]
本实施例以纯锑元素为相变化材料制成桥式存储元件(电流流动方向平行于锑膜面）。其制程先镀制未刻意掺杂但含有不可避免微量氧杂质的锑膜，厚度控制在5nm；镀膜速率0.33nm/分。锑膜镀制在第一电极300（图10的左电极）与第二电极500（图10的右电极）之间；其上方覆盖一层100nm氧化硅。然后以聚焦离子束（FIB）切割成为桥式记忆胞，长度为1000nm、宽度为200nm；其剖面图如图10的插图所示。
图10另显示「施加电压对电阻」关系图，电压带宽为100ns、振幅（即电压的值--伏特数）为可变；电流流动方向与锑膜平行。图中显示设置（Set）程序于电压大于0.8V开始，对应着电阻迅速下降。电压抵达1.0V时，达到完全设置，电阻最低。重置(Reset)始于1.3V，完成于1.4V，电阻回复到非晶态电阻值。故此桥式记忆胞可以稳定地设置与重置，两状态间电阻值差异达到50倍以上。完全重置的电阻略高于初始电阻，原因是记忆胞于FIB制作过程受到离子束轰击，有加热效应，内部产生微量奈米结晶而电阻略降。
本实施例充分显示以锑膜制作的桥式存储元件，可以稳定地在小于1.5V的低电压下设置-重置，且操作速度快到100ns，两个状态之间有50倍以上电阻差异，具有优异记忆行为。
[实施例二]
本实施例以纯锑元素的三层结构单元制成一般垂直式存储元件（电流流动方向与锑膜面垂直）。先以半导体组件末段制程，制作成为开孔分别为400nm及800nm见方的开口结构，其下方设有TiN下电极，再于开孔内镀制未刻意掺杂但含有不可避免微量氧杂质的锑膜，厚度控制在5nm～15nm；镀膜速率0.33nm/分。最后镀制上电极TaN。
图11显示400nm见方开孔的垂直式纯锑测试记忆胞于设置、重置操作时的电阻-电压图形，脉冲时间100ns。其设置电压为2.5～3V；重置电压约为4V。其高低电阻比值五倍以上。
图12显示800nm见方开孔的垂直式纯锑测试记忆胞于设置、重置循环写擦测试结果，设置电压4.5V、设置的脉冲时间1ms，重置电压6.0V、重置的脉冲时间10μs，测得的操作次数约500次。其高低电阻比值在操作正常的状态下可以维持10倍以上。
[实施例三]
本实施例在于揭示以碳掺杂的单锑相薄膜制作垂直式记忆胞（电流流动方向与锑膜面垂直），做设置、重置操作之例。利用Sb(C)做为记忆材料，仅需于超薄相变化材料层100的左右侧或上下侧连接电极材料，即可整合于现行半导体制程。其制程尺寸微缩能力，取决于现行半导体制程的能力限制。
本实施例以IC制程的后段金属制程制作如图1所示的测试记忆胞，其中电极材料与阻隔层材料都用氮化物，介电层400使用低温形成的氧化硅。超薄相变化材料层100镀膜速率0.33nm/分。
图13为10nm厚单相Sb(C8at%)三层结构单元测试胞初始设置时的电流-电压(I-V)曲线，以电流扫频(I-sweep)的测试方式，可使高电阻态(重置状态)的组件转换为低电阻态(设置状态)，其操作的转换电压为1.5伏特；完全写入电压为2.1伏特。图13中并以传统的Ge2Sb2Te5材料做为对照组。在相同的架构与测试系统下，Sb(C8at%)与Ge2Sb2Te5皆呈现典型的U型R-V图。相较于所制作Ge2Sb2Te5组件需5微秒操作（制程因素所造成），Sb(C8at%)组件在相同制程因素下，仅需80奈秒的脉冲电压即可进行组件特性操作。
本实施例另以7nm厚的单相Sb(C3at%)与15nm厚的单相Sb(C5at%)制作测试胞，其镀膜速率0.33nm/分。量测其初始设置时的电流-电压(I-V)曲线，以电流扫频(I-sweep)的测试方式，可使高电阻态(重置状态)的组件转换为低电阻态(设置状态)。其操作的转换电压为设置：1.0～1.5伏特；完全重置电压为2.0～2.2伏特。高低电阻比值在20倍以上。所制作测试胞操作次数皆高于一万次。
本实施例充分显示碳掺杂后、调整厚度以维持单锑相的超薄相变化材料层100，的确呈现相变记忆行为，并展现可高速操作、循环次数高的组件特性。
[实施例四]
本实施例在于揭示另一以镓掺杂的单锑相超薄膜制作垂直式记忆胞（电流流动方向与锑膜垂直），做设置、重置操作之例。利用Sb(Ga)做为相变化记忆材料，仅需于记忆层材料的左右侧或上下侧连接电极材料，即可整合于现行半导体制程。其制程尺寸微缩能力，取决于现行半导体制程的能力限制。
图14为以10nm厚的单相Sb(Ga16at%)的三层结构单元制作垂直式记忆胞，大小200nm见方，超薄相变化材料层(100)镀膜速率0.33nm/分；所测得的连续设置、重置循环图。其操作条件为2.6V设置、脉冲时间5000ns，4V重置、脉冲时间100ns。其高低电阻比值六倍以上。由图14可知操作次数可接近一百万次。
本实施例另以15nm厚的单相Sb(Ga12at%)、10nm厚的单相Sb(Ga10at%)、7nm厚的单相Sb(Ga5at%)的单个三层结构单元制作垂直式记忆胞，大小200nm见方；超薄相变化材料层100镀膜速率0.33nm/分。所测得完全设置电压为2.1～2.5V，完全重置电压为3.4～3.8V。其高低电阻比值10倍以上。
本实施例充分显示镓掺杂后、调整厚度以维持单锑相的超薄相变化材料层100，在记忆胞内确实呈现相变记忆行为，并展现可高速操作、循环次数高的组件特性。
[实施例五]
本实施例在于揭示另一以其他元素掺杂的单锑相薄膜制作垂直式记忆胞（电流流动方向与锑膜垂直），做设置、重置操作之例。利用Sb(M)做为记忆材料，M为固溶度范围内的Ge、Si、B、N、O、Ti、Ta、W、Te等之一。仅需于超薄相变化材料层100的左右侧或上下侧连接电极材料，即可整合于现行半导体制程。其制程尺寸微缩情况，取决于现行半导体制程的能力限制。
本实施例的Sb(M)厚度为10nm、镀膜速率0.33nm/分，以其三层结构单元制作成垂直式记忆胞，大小200nm见方；所测得完全设置电压在1.5～2.8V之间；完全重置电压为3.0～4.2V的间。高低电阻比值在5～12之间。
[实施例六]
本实施例在于说明相变化记忆单元于串联设计结构时，其设计方法与效果。
在串联设计中，相变化记忆单元中的保护性阻隔层为导电性，其与第一电极300、第二电极500呈串联排列。相变化记忆单元中的各超薄相变化材料层100可以是相同材质或不同材质的相变材料，厚度变化量可以允许在正或负0.5奈米以内，以确保各层在设置(SET)操作时都至少可以部分结晶。镀膜速率0.33nm/分。本实施例的相变化记忆单元中，超薄相变化材料层100为相同材质的超薄纯锑膜，但厚度不同。各层间的结晶温度，借着材质与厚度的精确调整，其差异至少在20℃以上。每一设置电压脉冲仅允许某一记忆单元结晶。
以两层各5奈米与6奈米未掺杂锑膜，其上、中、下的保护性阻隔层各为8奈米钨膜，镀制成200奈米直径的记忆胞组件，其第一电极300以及第二电极500各为TaN。
在两锑膜皆为非晶状态时，总电阻为4.2MΩ。施以100ns脉冲较低设置电压时(例如参照图10的0.84V)，6奈米纯锑膜层完全结晶、5奈米纯锑膜层部分结晶，记忆胞总电阻变成72kΩ。此值可藉施加电压调整而精确控制之，因其使5奈米锑膜部分结晶含量有异。若施以适当脉冲长度的稍高电压时（例如参照图10的1.1V），5奈米与6奈米两层纯锑膜层都完全结晶，记忆胞总电阻变成3.1kΩ。故此一记忆胞可以容许三阶记忆，各为4.2MΩ、72kΩ、3.1kΩ；电阻比58:23:1。施以较高脉冲电压时（例如参照图10的大于1.3V），记忆胞可以完全重置到两层超薄锑膜皆回复为非晶状态，总电阻值恢复到大于4MΩ。
此一串联结构也可以从完全结晶态往逐渐重置方向操作。例如，在完全设置（结晶）状态，借着适当脉冲长度与电压（例如参照图10的100ns、1.2V），可使6奈米超薄锑膜完全重置，5奈米超薄锑膜部分重置，得到的总电阻为150kΩ。以更高电压重置（例如参照图10的1.4V），可使两层超薄锑膜皆完全重置，回到大于4MΩ的高电阻。此时的三阶电阻变成3.1kΩ、150kΩ、4.2MΩ，电阻比为1：48：26。
[实施例七]
本实施例在于说明超薄三明治相变单元于并联结构时，其设计方法与效果。
在并联设计中，相变化记忆单元的阻隔层为绝缘性，其与第一电极300、第二电极500呈并联排列。相变化记忆单元超过一个时，超薄相变化材料层100的各层可以是相同材质或不同材质的相变材料。本实施例的各相变化记忆单元中，超薄相变化材料层100为相同材质的超薄纯锑膜，但厚度不同。各层间的结晶温度，借着材质与厚度的精确调整，其差异至少在20℃以上。每一设置电压脉冲仅允许某一单层结晶。
以两层各4奈米与6奈米纯锑膜组成并联式记忆胞为例，镀膜速率0.33nm/分。其中6奈米纯锑膜内掺杂16%氧化铝，使其结晶状态电阻为30kΩ。在两层纯锑膜的上、下与中间各镀上8奈米绝缘阻隔层SbO膜，左右电极各为TaN，镀制成100奈米直径的记忆胞组件。
此一记忆胞在两层锑膜全为非晶状态时总电阻为2.7MΩ。
此一记忆胞施以100ns脉冲的较低电压时（例如参照图10的0.81V），6奈米纯锑膜层完全结晶、4奈米纯锑膜层完全不结晶，记忆胞总电阻变成30kΩ。
若施以100ns脉冲的较高电压时（例如参照图10的1.2V），此记忆胞中4奈米与6奈米两层纯锑膜层都完全结晶，记忆胞总电阻变成2.7kΩ。故此一记忆胞可以容许三阶记忆，各为2.7MΩ、30kΩ、2.7kΩ；电阻比为90：11：1。施以短脉冲的更高电压时（例如参照图10的1.7V），记忆胞可以完全重置到两层锑膜皆回复到非晶状态，总电阻恢复为2.7MΩ。
[实施例八]
本实施例在于说明相变化记忆单元超过一个时，于串联或并联结构中，各相变化记忆单元中的超薄相变化材料层100的各层可以是相同材质或不同材质的相变材料选用范例。本实施例为各层的厚度维持不变，掺杂物相同、但改变其含量不同的设计方法与效果。
本实施例以三个相变化记忆单元为例，镀膜速率0.33nm/分、厚度固定为10nm。其第一个相变化记忆单元的超薄相变化材料层100为Sb(Ga5at%)、第二个相变化记忆单元的超薄相变化材料层100为Sb(Ga12at%)、第三个相变化记忆单元的超薄相变化材料层100为Sb(Ga16at%)。保护性阻隔层材料选择依照前述揭露的准则为之、厚度皆为15nm。其各记忆层的结晶温度分别为165℃、195℃、236℃；各层的结晶温度差为30℃、41℃，有足够的差距能够逐层结晶（设置）；重置则三个相变化记忆单元一起重置之。
[实施例九]
本实施例在于说明相变化记忆单元超过一个，串联或并联结构时，其各超薄相变化材料层100的厚度维持不变，但改变各层的掺杂物不同的设计方法与选用范例。
本实施例以三个相变化记忆单元为例，镀膜速率0.33nm/分、厚度为5nm或10nm。其第一个相变化记忆单元的超薄相变化材料层100为5nm的未掺杂Sb、第二个相变化记忆单元的超薄相变化材料层100为10nm的掺碳Sb(C5at%)、第三个相变化记忆单元的超薄相变化材料层100为5nm的掺碳Sb(C5at%)。保护性阻隔层材料选择依照前述揭露的准则为之、厚度皆为15nm。其各记忆层的结晶温度分别为210℃、243℃、280℃；各层的结晶温度差在33℃以上，有足够的差距能够逐层结晶（设置）；重置则三个记忆单元一齐重置之。
[实施例十]
本实施例在于说明由单一相变化记忆单元所制作的记忆胞，于重置后的电阻飘移情形。相变化记忆胞重置后如果电阻飘移严重，会对多阶记忆极为不利。本实施例在于呈现本超薄多层结构的优异特性。
图15(A)为电阻飘移性量测，系以一个三明治纯锑膜(5nm厚度)相变记忆单元所制作测试胞（400nm见方），于五次「设置-重置（皆100ns脉冲）」循环后，设定在重置状态（非晶态）下，于25℃、45℃、65℃及85℃维持恒温，以0.1伏特电压量测电阻随着时间的变化关系，如图15所示。相变化记忆胞重置后电阻飘移可用下面公式表示：
R(t)=R0(t/t0)v
式中R(t)为时间t时候的电阻，R0、t0分别代表测量起始的电阻与时间，v为一指数性常数。图15内在某一温度恒温时的指数性常数v，可由各测量线的斜率求得；在25℃、45℃、65℃及85℃时，v值分别为0.0187，0.0161，0.0132及0.0113。
图15(B)为以阿累尼乌斯法将5%电阻飘移的时间（图15(A)内空心菱形标示）取对数、对1/kT作图；
ln(t)=Ec/kT–ln(τ)
式中Ec为活化能、t为时间常数；所得直线斜率即为电阻飘移的活化能，如图15(B)所示者为0.27eV。
上述指数性常数v值与活化能，均随记忆胞内超薄锑膜厚度由5nm增加到10nm、15nm而略微降低。但随掺杂量提高而略微升高。但与文献报导中Ge2Sb2Te5记忆胞的电阻飘移数据（v值～0.11、Ec～0.6eV）比较，v值小了5～10倍、活化能只有1/2不到；有非常巨大的改善。这是因为本实施例的记忆单元中纯锑于相变时，体积变化小于0.5%（图7），因此记忆胞由相变产生的残留应力非常小，且只有一种元素，无组成效应，致使电阻的经时变化极小。本发明的额外效益由此可见。
本实施例阐述了本发明拟解决问题之一：降低重置后电阻飘移问题，得到完满解决。
由以上各实施例可知本发明利用薄膜特质，将不同厚度、不同材质的薄膜，配合导电性阻隔层200或绝缘性阻隔层701，镀制成「保护性阻隔层/超薄相变化材料层100/保护性阻隔层」的相变化记忆单元。相变化记忆单元中内含超薄相变化材料层100，其中超薄相变化材料层100各层的材料可以完全相同，也可以不同，以调整超薄相变化材料层100各层的电阻与结晶温度。前述中亦说明，超薄相变化材料层100可为纯锑、纯铋，也可以是掺杂后的单锑相或单铋相固溶体，各层掺杂元素如同前述，可以相同，也可以不同。
内存设计者可以藉由本发明的说明中选用适当的单相材料及调控薄膜厚度，以调整各超薄相变化材料层100的结晶温度与非晶态电阻值、结晶态电阻值等。较佳的设计选择为，各超薄相变化材料层100的结晶温度逐层提高，且超薄相变化材料层100的结晶温度间相差至少20℃以上，更佳为相差40℃以上，以利于逐层结晶(设置操作)时电压脉冲或电流脉冲的设定能有足够分辨率；而各超薄相变化材料层100结晶后，造成的超薄与多层结构相变化内存组件的总电阻差异宜在100%以上，更佳为500%以上，以利多阶记忆各阶的分辨率。
说明中所提及的相变化存储元件各部组成以及各层的材料选用，乃供举例说明之用，并非用以限定本发明的专利范围。各组件的材料只要符合说明中要求的特性，皆涵盖于本专利的范围。
本发明的薄膜制备可使用任何熟知薄膜技术者惯用的薄膜沉积技艺，制备所设计的超薄相变化材料层100、第一电极300、第二电极500、保护性阻隔层及介电层400等。其包括但不限定于物理气相真空蒸镀技术(Evaporation)例如热蒸镀或电子束蒸度；溅镀技术(Sputtering)，例如直流DC溅镀、射频RF溅镀、磁控溅镀、对称性溅镀或非对称性溅镀；或真空离子镀膜技术等。于溅镀法镀膜时可使用纯锑金属靶材，或使用含有少量刻意添加元素靶材，或所欲添加绝缘性奈米颗粒的靶材；或阻隔层靶材、电极靶材等等。本发明也可用熟知薄膜技术者惯用的化学气相沉积技术（Chemical vapor deposition,CVD）、各种辅助式CVD，甚至于在CVD法中极致的原子层磊晶成长法（Atomic layerdeposition，ALD）镀制薄膜。
本发明中的实施例以溅镀法镀制超薄膜，因此镀膜速率必须足够慢，例如20nm/小时（亦即0.33nm/分），才能获得质量够好的膜。熟知本项技艺人士皆知，如果采用辅助式CVD，可以在合理的快速下制取高质量超薄膜；另外如果采用ALD法甚至可以制取2nm的连续薄膜。这些方法都合于本发明之用
另外，本发明所谓的刻意掺杂的方法，除共溅镀、CVD等镀膜法于薄膜成长时添加进去之外，也可以使用半导体工业常用的离子布植法(Ionimplantation)，于薄膜镀完之后于离子布植腔内以高电压离子束撞击为之。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (18)

1.一种超薄与多层结构相变化内存组件，其特征在于，包括：
一硅基材；
一到至少两个相变化记忆单元，位于硅基材上方，其包括：一超薄相变化材料层，超薄相变化材料层的二侧各设置一保护性阻隔层，使相变化记忆单元呈现「保护性阻隔层/超薄相变化材料层/保护性阻隔层」的三层结构单元，超薄相变化材料层的材料是纯元素或经掺杂后的单元素相，相变化记忆单元中超薄相变化材料层厚度为15奈米时结晶温度在100℃以上，且厚度由15奈米降到5奈米时，结晶温度上升至少50℃，相变化发生前后，超薄相变化材料层体积变化量小于3%；
一第一电极组合层，与相变化记忆单元相邻且电性连接，其包括：一第一电极以及一第一导电性阻隔层，第一电极与第一导电性阻隔层相邻且电性连接；
一第二电极组合层，与相变化记忆单元相邻且电性连接，其包括：一第二电极以及一第二导电性阻隔层，第二电极与第二导电性阻隔层相邻且电性连接；
一介电层，位于硅基材上方。
2.根据权利要求1所述的超薄与多层结构相变化内存组件，其特征在于，所述相变化记忆单元为单个时，记忆位为二位；相变化记忆单元超过一个时每增加一个相变化记忆单元，记忆位增加一位。
3.根据权利要求1所述的超薄与多层结构相变化内存组件，其特征在于，所述超薄相变化材料层的单层厚度为2奈米到30奈米；且于相变化记忆单元超过一个时，各相变化记忆单元中的超薄相变化材料层厚度可以不同。
4.根据权利要求1所述的超薄与多层结构相变化内存组件，其特征在于，所述超薄相变化材料层的材料是纯锑元素或经掺杂的单锑相固溶体。
5.根据权利要求1所述的超薄与多层结构相变化内存组件，其特征在于，所述超薄相变化材料层的材料是纯铋元素或经掺杂的单铋相固溶体。
6.根据权利要求4所述的超薄与多层结构相变化内存组件，其中掺杂的单锑相固溶体指在固溶度范围内添加掺杂物，掺杂物含量在1～18原子百分比之间；掺杂物选自碳、氮、氧、硼、铝、镓、铋、碲、硅、锗之一，或其组合。
7.根据权利要求5所述的超薄与多层结构相变化内存组件，其中掺杂的单铋相固溶体指在固溶范围内添加掺杂物，掺杂物含量在1～18原子百分比之间；掺杂物选自镓、锑、硅、锗、碳、氮、氧之一，或其组合。
8.根据权利要求1所述的超薄与多层结构相变化内存组件，其特征在于，所述超薄相变化材料层为颗粒状超薄膜，由一高温稳定的绝缘性奈米颗粒与纯锑或纯铋组合而成；绝缘性奈米颗粒尺寸小于膜厚，且含量在3～50穆尔分率之间。
9.根据权利要求8所述的超薄与多层结构相变化内存组件，其特征在于，颗粒状超薄膜的绝缘性奈米颗粒，选自氧化物、氮化物、碳化物、硅化物、硼化物、锑化物之一，或其组合。
10.根据权利要求1所述的超薄与多层结构相变化内存组件，其特征在于，所述相变化记忆单元内的各个相变化记忆材料层的材料种类每层可以不同。
11.根据权利要求1所述的超薄与多层结构相变化内存组件，其特征在于，所述第一导电性阻隔层以及第二导电性阻隔层的材料在室温下电阻率小于1000mΩ-cm，至少在1000℃时仍能维持稳定固态，且不会与超薄相变化材料层起物理或化学反应；选自钨、钼、钌、钽、铼、铱、碳化硅、硅化钼、六硼化镧、钛碳化物、钽碳化物、钛硼化物、锑铪化物、钌氧化物、钛氮化物、钽氮化物、锑钛化物、锑钇化物、锑锆化物、镧镍氧化物之一，或其组合。
12.根据权利要求1所述的超薄与多层结构相变化内存组件，其特征在于，所述第一电极与第二电极的材料，其室温下电阻率小于50mΩ-cm，在温度至少1200℃时仍能维持稳定固态；选自钌、钨、钽、氧化钌、二氧化钌、氮化钛、氮化钽之一。
13.根据权利要求1所述的超薄与多层结构相变化内存组件，其特征在于，所述介电层的材料在温度至少1200℃时，不会与超薄相变化材料层起物理或化学反应；选自二氧化硅、氮化硅、氮氧化硅、三氧化二铝、氮化铝、二氧化铪、氧化镁之一。
14.根据权利要求1所述的超薄与多层结构相变化内存组件，其特征在于，所述相变化记忆单元之间串联连接，亦即由第一电极以及第二电极提供的电流流动方向与超薄相变化材料层平面垂直。
15.根据权利要求14所述的超薄与多层结构相变化内存组件，其特征在于，所述相变化记忆单元内的保护性阻隔层是导电性，导电性阻隔层的材料在室温时电阻率小于1000mΩ-cm，在温度至少1000℃时仍能维持稳定固态，且不会与超薄相变化材料层起物理或化学反应；选自钨、钼、钌、钽、铼、铱、碳化硅、硅化钼、六硼化镧、钛碳化物、钽碳化物、钛硼化物、锑铪化物、钌氧化物、钛氮化物、钽氮化物、锑钛化物、锑钇化物、锑锆化物、镧镍氧化物之一，或其组合。
16.根据权利要求1所述的超薄与多层结构相变化内存组件，其特征在于，所述相变化记忆单元之间并联连接，亦即由第一电极以及第二电极提供的电流流动方向与超薄相变化材料层平面平行。
17.根据权利要求16所述的超薄与多层结构相变化内存组件，其特征在于，所述相变化记忆单元内的保护性阻隔层是绝缘性，绝缘性阻隔层的材料在温度至少1200℃时不会与超薄相变化材料层起物理或化学反应；选自氧化锑、氧化锆、氧化铪、氧化钛、氮化铝、碳化硅、硅氮化物、硅氧化物、硅氮氧化物、铝氧化物、镁氧化物之一。
18.根据权利要求1所述的超薄与多层结构相变化内存组件，其特征在于，所述「保护性阻隔层/超薄相变化材料层/保护性阻隔层」的三层结构单元中，超薄相变化材料层二侧的保护性阻隔层的材料可以不同。
CN201310122205.2A 2012-05-07 2013-04-10 超薄与多层结构相变化内存组件 Expired - Fee Related CN103390724B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101116245A TWI469408B (zh) 2012-05-07 2012-05-07 超薄與多層結構相變化記憶體元件
TW101116245 2012-05-07

Publications (2)

Publication Number Publication Date
CN103390724A true CN103390724A (zh) 2013-11-13
CN103390724B CN103390724B (zh) 2016-04-06

Family

ID=49511842

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310122205.2A Expired - Fee Related CN103390724B (zh) 2012-05-07 2013-04-10 超薄与多层结构相变化内存组件

Country Status (5)

Country Link
US (1) US9337421B2 (zh)
JP (1) JP5688196B2 (zh)
KR (1) KR101536809B1 (zh)
CN (1) CN103390724B (zh)
TW (1) TWI469408B (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106257701A (zh) * 2015-06-19 2016-12-28 旺宏电子股份有限公司 具有晶界切换的存储器装置及用于制造其的方法
CN106449972A (zh) * 2016-08-02 2017-02-22 同济大学 一种Ti‑Sb纳米相变薄膜材料及其制备方法和应用
CN107195779A (zh) * 2017-05-27 2017-09-22 江苏理工学院 一种GeSb/SiO2多层相变薄膜材料、制备方法及应用
CN107251148A (zh) * 2015-02-05 2017-10-13 美光科技公司 电子装置、存储器单元及使电流流动的方法
CN109728162A (zh) * 2018-12-28 2019-05-07 中国科学院上海微系统与信息技术研究所 相变薄膜、相变存储单元及其制备方法及相变存储器
CN109860388A (zh) * 2019-01-09 2019-06-07 江苏理工学院 多层相变薄膜及制备方法和应用
CN109904311A (zh) * 2017-12-08 2019-06-18 江苏理工学院 一种用于相变存储器的Sb-Se-Ti系列纳米复合相变薄膜及其制备方法
CN110233203A (zh) * 2018-03-06 2019-09-13 江苏理工学院 一种用于高温工况的类超晶格Zn-Sb/Ge-Sb纳米相变存储薄膜及其制备方法
CN111149168A (zh) * 2017-09-26 2020-05-12 国际商业机器公司 电阻式存储器设备
CN112331767A (zh) * 2020-10-27 2021-02-05 华中科技大学 一种Ge-Sb基相变材料及多级相变存储器
CN112614936A (zh) * 2020-12-17 2021-04-06 江苏理工学院 一种Ti/Sb多层纳米复合相变存储薄膜材料及其制备方法和应用
CN112820823A (zh) * 2020-12-31 2021-05-18 华为技术有限公司 多值相变存储单元、相变存储器、电子设备及制备方法
CN113594361A (zh) * 2021-07-27 2021-11-02 长江先进存储产业创新中心有限责任公司 相变薄膜、相变存储器及相变存储器的操作方法
CN114906795A (zh) * 2022-04-24 2022-08-16 电子科技大学 一种二维MXenes材料的原子尺度MEMS传感器及其制备方法与应用

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6308136B2 (ja) * 2012-12-25 2018-04-11 ソニー株式会社 記憶素子および記憶装置
TWI476973B (zh) * 2014-03-25 2015-03-11 Winbond Electronics Corp 記憶體元件及形成方法
US9490426B2 (en) * 2014-07-09 2016-11-08 HGST, Inc. Multiple bit per cell dual-alloy GST memory elements
US9577045B2 (en) 2014-08-04 2017-02-21 Fairchild Semiconductor Corporation Silicon carbide power bipolar devices with deep acceptor doping
US10008667B2 (en) * 2014-08-29 2018-06-26 Intel Corporation Materials and components in phase change memory devices
JP6544555B2 (ja) * 2015-01-15 2019-07-17 国立研究開発法人物質・材料研究機構 抵抗変化型素子の製造方法
US9741930B2 (en) 2015-03-27 2017-08-22 Intel Corporation Materials and components in phase change memory devices
US9917252B2 (en) 2015-06-19 2018-03-13 Macronix International Co., Ltd. GaSbGe phase change memory materials
US10050196B1 (en) 2017-05-04 2018-08-14 Macronix International Co., Ltd. Dielectric doped, Sb-rich GST phase change memory
US9997567B1 (en) * 2017-05-05 2018-06-12 Macronix International Co., Ltd. Semiconductors structure having an RRAM structure and method for forming the same
US10319426B2 (en) 2017-05-09 2019-06-11 Micron Technology, Inc. Semiconductor structures, memory cells and devices comprising ferroelectric materials, systems including same, and related methods
CN109408401B (zh) * 2017-08-18 2023-03-24 旺宏电子股份有限公司 存储器装置的管理系统及管理方法
KR102638628B1 (ko) 2017-10-20 2024-02-22 삼성전자주식회사 가변 저항 메모리 소자 및 이의 제조 방법
US10454025B1 (en) 2018-06-13 2019-10-22 International Business Machines Corporation Phase change memory with gradual resistance change
CN109585649B (zh) * 2018-10-30 2019-12-27 同济大学 类超晶格锗锑/锌锑纳米相变薄膜及其制备和应用
US11289540B2 (en) 2019-10-15 2022-03-29 Macronix International Co., Ltd. Semiconductor device and memory cell
US11362276B2 (en) 2020-03-27 2022-06-14 Macronix International Co., Ltd. High thermal stability SiOx doped GeSbTe materials suitable for embedded PCM application
CN112133825A (zh) * 2020-09-03 2020-12-25 中国科学院上海微系统与信息技术研究所 一种高稳定性相变存储单元及其制备方法
CN112490358A (zh) * 2020-11-27 2021-03-12 西安交通大学 基于串联结构的高稳定多阻态忆阻器及其制备方法
CN113437213A (zh) * 2021-06-02 2021-09-24 长江先进存储产业创新中心有限责任公司 相变存储器及相变存储器的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5837564A (en) * 1995-11-01 1998-11-17 Micron Technology, Inc. Method for optimal crystallization to obtain high electrical performance from chalcogenides
CN1879234A (zh) * 2003-09-08 2006-12-13 能源变换设备有限公司 多位硫属化物存储装置
US20090283738A1 (en) * 2008-01-04 2009-11-19 Samsung Electronics Co., Ltd. Phase-change memory using single element semimetallic layer

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166758A (en) * 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5825046A (en) * 1996-10-28 1998-10-20 Energy Conversion Devices, Inc. Composite memory material comprising a mixture of phase-change memory material and dielectric material
JP4025527B2 (ja) * 2000-10-27 2007-12-19 松下電器産業株式会社 メモリ、書き込み装置、読み出し装置およびその方法
US7893419B2 (en) * 2003-08-04 2011-02-22 Intel Corporation Processing phase change material to improve programming speed
DE602005024415D1 (de) * 2004-03-26 2010-12-09 Nxp Bv Elektrische einrichtung mit einem phasenänderungsmaterial
KR101029339B1 (ko) * 2004-05-14 2011-04-13 르네사스 일렉트로닉스 가부시키가이샤 반도체 기억장치
KR100568543B1 (ko) * 2004-08-31 2006-04-07 삼성전자주식회사 작은 접점을 갖는 상변화 기억 소자의 제조방법
KR100655443B1 (ko) * 2005-09-05 2006-12-08 삼성전자주식회사 상변화 메모리 장치 및 그 동작 방법
JP2007214419A (ja) * 2006-02-10 2007-08-23 Toshiba Corp 半導体装置
US7688618B2 (en) * 2006-07-18 2010-03-30 Qimonda North America Corp. Integrated circuit having memory having a step-like programming characteristic
US7453081B2 (en) * 2006-07-20 2008-11-18 Qimonda North America Corp. Phase change memory cell including nanocomposite insulator
US20080094885A1 (en) * 2006-10-24 2008-04-24 Macronix International Co., Ltd. Bistable Resistance Random Access Memory Structures with Multiple Memory Layers and Multilevel Memory States
US7859893B2 (en) * 2007-05-31 2010-12-28 Micron Technology, Inc. Phase change memory structure with multiple resistance states and methods of programming and sensing same
KR101390340B1 (ko) * 2007-09-11 2014-05-07 삼성전자주식회사 다중 레벨 메모리 장치 및 그 동작 방법
US8158965B2 (en) * 2008-02-05 2012-04-17 Macronix International Co., Ltd. Heating center PCRAM structure and methods for making
US8378328B2 (en) 2008-02-22 2013-02-19 International Business Machines Corporation Phase change memory random access device using single-element phase change material
US8098520B2 (en) * 2008-04-25 2012-01-17 Seagate Technology Llc Storage device including a memory cell having multiple memory layers
US7759770B2 (en) * 2008-06-23 2010-07-20 Qimonda Ag Integrated circuit including memory element with high speed low current phase change material
US7903457B2 (en) * 2008-08-19 2011-03-08 Macronix International Co., Ltd. Multiple phase change materials in an integrated circuit for system on a chip application
JP2010171196A (ja) * 2009-01-22 2010-08-05 Elpida Memory Inc 固体メモリ及び半導体装置
JP2010183017A (ja) * 2009-02-09 2010-08-19 National Institute Of Advanced Industrial Science & Technology 固体メモリ
JP4599598B2 (ja) * 2009-03-04 2010-12-15 独立行政法人産業技術総合研究所 固体メモリ
TW201138172A (en) 2010-04-23 2011-11-01 Tsung-Shune Chin Non-volatile germanium memory devices
WO2012077174A1 (ja) * 2010-12-06 2012-06-14 株式会社日立製作所 不揮発性記憶装置およびその製造方法
KR101823111B1 (ko) * 2011-01-20 2018-01-30 삼성전자주식회사 반도체 기억 소자 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5837564A (en) * 1995-11-01 1998-11-17 Micron Technology, Inc. Method for optimal crystallization to obtain high electrical performance from chalcogenides
CN1879234A (zh) * 2003-09-08 2006-12-13 能源变换设备有限公司 多位硫属化物存储装置
US20090283738A1 (en) * 2008-01-04 2009-11-19 Samsung Electronics Co., Ltd. Phase-change memory using single element semimetallic layer

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107251148A (zh) * 2015-02-05 2017-10-13 美光科技公司 电子装置、存储器单元及使电流流动的方法
CN107251148B (zh) * 2015-02-05 2020-10-16 美光科技公司 电子装置、存储器单元及使电流流动的方法
CN106257701A (zh) * 2015-06-19 2016-12-28 旺宏电子股份有限公司 具有晶界切换的存储器装置及用于制造其的方法
CN106257701B (zh) * 2015-06-19 2018-12-18 旺宏电子股份有限公司 具有晶界切换的存储器装置及用于制造其的方法
CN106449972A (zh) * 2016-08-02 2017-02-22 同济大学 一种Ti‑Sb纳米相变薄膜材料及其制备方法和应用
CN106449972B (zh) * 2016-08-02 2019-04-16 同济大学 一种Ti-Sb纳米相变薄膜材料及其制备方法和应用
CN107195779A (zh) * 2017-05-27 2017-09-22 江苏理工学院 一种GeSb/SiO2多层相变薄膜材料、制备方法及应用
CN111149168A (zh) * 2017-09-26 2020-05-12 国际商业机器公司 电阻式存储器设备
CN111149168B (zh) * 2017-09-26 2023-10-27 国际商业机器公司 电阻式存储器设备
CN109904311A (zh) * 2017-12-08 2019-06-18 江苏理工学院 一种用于相变存储器的Sb-Se-Ti系列纳米复合相变薄膜及其制备方法
CN110233203B (zh) * 2018-03-06 2023-04-07 江苏理工学院 一种用于高温工况的类超晶格Zn-Sb/Ge-Sb纳米相变存储薄膜及其制备方法
CN110233203A (zh) * 2018-03-06 2019-09-13 江苏理工学院 一种用于高温工况的类超晶格Zn-Sb/Ge-Sb纳米相变存储薄膜及其制备方法
CN109728162A (zh) * 2018-12-28 2019-05-07 中国科学院上海微系统与信息技术研究所 相变薄膜、相变存储单元及其制备方法及相变存储器
CN109860388A (zh) * 2019-01-09 2019-06-07 江苏理工学院 多层相变薄膜及制备方法和应用
CN112331767A (zh) * 2020-10-27 2021-02-05 华中科技大学 一种Ge-Sb基相变材料及多级相变存储器
CN112331767B (zh) * 2020-10-27 2023-12-22 华中科技大学 一种Ge-Sb基相变材料及多级相变存储器
CN112614936A (zh) * 2020-12-17 2021-04-06 江苏理工学院 一种Ti/Sb多层纳米复合相变存储薄膜材料及其制备方法和应用
CN112614936B (zh) * 2020-12-17 2023-07-11 江苏理工学院 一种Ti/Sb多层纳米复合相变存储薄膜材料及其制备方法和应用
CN112820823A (zh) * 2020-12-31 2021-05-18 华为技术有限公司 多值相变存储单元、相变存储器、电子设备及制备方法
CN113594361A (zh) * 2021-07-27 2021-11-02 长江先进存储产业创新中心有限责任公司 相变薄膜、相变存储器及相变存储器的操作方法
CN114906795A (zh) * 2022-04-24 2022-08-16 电子科技大学 一种二维MXenes材料的原子尺度MEMS传感器及其制备方法与应用
CN114906795B (zh) * 2022-04-24 2023-05-16 电子科技大学 一种二维MXenes材料的原子尺度MEMS传感器及其制备方法与应用

Also Published As

Publication number Publication date
KR101536809B1 (ko) 2015-07-14
TW201347252A (zh) 2013-11-16
KR20130124893A (ko) 2013-11-15
JP2013236079A (ja) 2013-11-21
US9337421B2 (en) 2016-05-10
TWI469408B (zh) 2015-01-11
CN103390724B (zh) 2016-04-06
US20130292631A1 (en) 2013-11-07
JP5688196B2 (ja) 2015-03-25

Similar Documents

Publication Publication Date Title
CN103390724B (zh) 超薄与多层结构相变化内存组件
JP6297754B2 (ja) ドープされたバッファ領域を有する遷移金属酸化物抵抗スイッチングデバイス
US8685291B2 (en) Variable resistance materials with superior data retention characteristics
Chung et al. Investigation of SnSe, SnSe2, and Sn2Se3 alloys for phase change memory applications
US7767992B2 (en) Multi-layer chalcogenide devices
CN105917446A (zh) 在非均质表面上形成金属的方法及并入非均质表面上的金属的结构
US8598563B2 (en) Phase-change material and phase-change type memory device
CN102855929B (zh) 存储元件、制造存储元件的方法以及存储装置
TW200952228A (en) Phase change material with filament electrode
Popovici et al. High-performance ($\text {EOT}< 0.4\text {nm} $, Jg∼ 10− 7 A/cm 2) ALD-deposited Ru\SrTiO 3 stack for next generations DRAM pillar capacitor
CN102820426B (zh) 存储元件和存储装置
TWI752268B (zh) 相變記憶體結構
CN101540369A (zh) 相变化存储装置
TW201231684A (en) Quaternary gallium tellurium antimony (M-GaTeSb) based phase change memory devices
US20140346423A1 (en) Memristor Comprising Film with Comb-Like Structure of Nanocolumns of Metal Oxide Embedded in a Metal Oxide Matrix
Lee et al. Demonstration of a reliable high speed phase-change memory using Ge-doped SbTe
Chundak et al. Influence of chemical equilibrium in introduced oxygen vacancies on resistive switching in epitaxial Pt-CeO 2 system
US11245074B2 (en) Resistance random access memory and method for fabricating the same
CN109166965A (zh) 一种Sb70Se30/Si多层复合相变薄膜及其制备方法和应用
CN102403459A (zh) 用于相变存储器的硅掺杂的铋碲基存储材料及制备方法
US20160211447A1 (en) Conductive bridging memory device having a cu-te-(ge/si) comprising top electrode
WO2023210673A1 (ja) 結晶体、相変化メモリ、結晶体の製造方法及び相変化メモリの製造方法
Ihalawela Sb-Te Phase-change Materials under Nanoscale Confinement
Ahn et al. High speed phase change random access memory with (Ge1Sb2Te4) 0.9 (Sn1Bi2Te4) 0.1 complete solid solution
Suu et al. Thin-film processing of “exotic” phase-change and ferroelectric materials for IoT applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160406

Termination date: 20180410

CF01 Termination of patent right due to non-payment of annual fee