TWI752268B - 相變記憶體結構 - Google Patents

相變記憶體結構 Download PDF

Info

Publication number
TWI752268B
TWI752268B TW107133054A TW107133054A TWI752268B TW I752268 B TWI752268 B TW I752268B TW 107133054 A TW107133054 A TW 107133054A TW 107133054 A TW107133054 A TW 107133054A TW I752268 B TWI752268 B TW I752268B
Authority
TW
Taiwan
Prior art keywords
phase change
switch
change material
electrode
thickness
Prior art date
Application number
TW107133054A
Other languages
English (en)
Other versions
TW201946304A (zh
Inventor
吳昭誼
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201946304A publication Critical patent/TW201946304A/zh
Application granted granted Critical
Publication of TWI752268B publication Critical patent/TWI752268B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明實施例係關於一種相變記憶體結構，其包含：一底部電極；一第一相變材料，其接觸該底部電極之一頂面；一第一開關，其位於該第一相變材料上方；一第二相變材料，其位於該第一開關上方；及一頂部電極，其位於該第二相變材料上方。

Description

相變記憶體結構
本發明實施例係有關一種相變記憶體結構。
相變技術有希望用於下一代記憶體。其使用硫屬化物半導體來儲存狀態。硫屬化物半導體(亦稱為相變材料)具有一結晶狀態及一非結晶狀態。在結晶狀態中，相變材料具有一低電阻率，而在非結晶狀態中，其具有一高電阻率。非結晶及結晶狀態中之相變材料之電阻率比通常大於1000且相變記憶體裝置因此不太可能被誤讀。在結晶及非結晶兩種狀態中，硫屬化物材料在特定溫度範圍內係穩定的且可因電脈衝而來回切換於兩種狀態之間。使用硫屬化物半導體之相變原理之一記憶體裝置類型通常指稱相變隨機存取記憶體(PCRAM)。
PCRAM具有若干操作及工程優點，其包含高速、低功率、非揮發性、高密度及低成本。例如，PCRAM裝置係非揮發性的且可被快速寫入，例如不到約50奈秒。PCRAM單元可具有一高密度。另外，與其他記憶體單元類型相比，PCRAM記憶體單元與CMOS邏輯相容且一般可以低成本生產。
相變材料形成於頂部電極接點與底部電極接點之間。在一重設操作中，相變材料可在一電流通過其時加熱至高於熔融溫度之一溫 度。接著，溫度快速下降至低於結晶溫度。相變材料之一部分變成具有一高電阻率之一非結晶狀態，PCRAM單元之狀態因此變成一高電阻狀態。可藉由在一特定時段內將相變材料加熱至高於結晶溫度但低於熔融溫度之一溫度來將區域設定回至結晶狀態。
習知相變記憶體結構在相鄰氧化層之間包含一相變材料、一雙向定限開關、一中間電極、一頂部電極及一底部電極。然而，為組合複數個相變材料或雙向定限開關之材料性質，吾人將組合若干相變結構，即，將複數個相變材料或雙向定限開關安置於不同層處，亦即複數個相變材料或雙向定限開關之間由氧化層間隔。因此，整個相變結構之厚度變厚。
本發明的一實施例係關於一種相變記憶體結構，其包括：一底部電極；一第一相變材料，其接觸該底部電極之一頂面；一第一開關，其位於該第一相變材料上方；一第二相變材料，其位於該第一開關上方；及一頂部電極，其位於該第二相變材料上方。
本發明的一實施例係關於一種相變記憶體結構，其包括：一底部電極；一第一開關，其接觸該底部電極之一頂面；一第一相變材料，其位於該第一開關上方；一第二開關，其位於該第一相變材料上方；及一頂部電極，其位於該第二開關上方。
本發明的一實施例係關於一種相變記憶體結構，其包括：一底部電極；一開關超晶格結構，其接觸該底部電極之一頂面，該開關超晶格結構包括一第一開關及與該第一開關堆疊之一第二開關，該第一開關之一材料不同於該第二開關之一材料；一相變材料，其位於該開關超晶格 結構上方；及一頂部電極，其位於該相變材料上方。
100:半導體結構
101:底部電極
104:頂部電極
111:第一開關
111':第二開關
112:開關超晶格結構
112a:第一開關
112b:第二開關
127:介電層
128:第N層間介電質(ILD)
128':第(N+1)ILD
140:相變記憶體堆疊
211:第一相變材料
211':第二相變材料
212:相變材料
212a:第一相變材料
212b:第二相變材料
300:第一中間電極
300':第二中間電極
300":第三中間電極
600:中間電極
t101:厚度
t104:厚度
t111:厚度
t111':厚度
t112a:厚度
t112b:厚度
t211:厚度
t211':厚度
t212a:厚度
t212b:厚度
t300:厚度
t300':厚度
t300":厚度
t600:厚度
自結合附圖來閱讀之[實施方式]最佳理解本揭露之態樣。應注意，根據行業標準做法，各種構件未按比例繪製。事實上，為使討論清楚，可任意增大或減小各種構件之尺寸。
圖1係根據本揭露之一些實施例之一半導體結構之一橫截面。
圖2A係根據本揭露之一些實施例之一相變記憶體結構之一橫截面。
圖2B係根據本揭露之一些實施例之一相變記憶體結構之一橫截面。
圖2C係根據本揭露之一些實施例之一相變記憶體結構之一橫截面。
圖3A係根據本揭露之一些實施例之一相變記憶體結構之一橫截面。
圖3B係根據本揭露之一些實施例之一相變記憶體結構之一橫截面。
圖3C係根據本揭露之一些實施例之一相變記憶體結構之一橫截面。
圖4A係根據本揭露之一些實施例之一相變記憶體結構之一橫截面。
圖4B係根據本揭露之一些實施例之一相變記憶體結構之一橫截面。
圖4C係根據本揭露之一些實施例之一相變記憶體結構之一橫截面。
圖5A係根據本揭露之一些實施例之一相變記憶體結構之一橫截面。
圖5B係根據本揭露之一些實施例之一相變記憶體結構之一橫截面。
圖5C係根據本揭露之一些實施例之一相變記憶體結構之一橫截面。
圖6A係根據本揭露之一些實施例之一相變記憶體結構之一橫截面。
圖6B係根據本揭露之一些實施例之一相變記憶體結構之一橫截面。
以下揭露提供用於實施所提供標的之不同特徵之諸多不同實施例或實例。下文將描述組件及配置之特定實例以簡化本揭露。當然，此等僅為實例且不意在限制。例如，在以下描述中，使一第一構件形成於一第二構件上方或形成於一第二構件上可包含其中形成直接接觸之該第一構件及該第二構件之實施例，且亦可包含其中額外構件可形成於該第一構件與該第二構件之間使得該第一構件及該第二構件可不直接接觸之實施例。另外，本揭露可在各種實例中重複元件符號及/或字母。此重複係為了簡化及清楚且其本身不指示所討論之各種實施例及/或組態之間之一關係。
此外，為便於描述，空間相對術語(諸如「底下」、「下 方」、「下」、「上方」、「上」及其類似者)可在本文中用於描述一元件或構件與另外(若干)元件或構件之關係，如圖中所繪示。空間相對術語除涵蓋圖中所描繪之定向之外，亦意欲涵蓋裝置在使用或操作中之不同定向。可依其他方式定向設備(旋轉90度或依其他定向)，且亦可因此解譯本文中所使用之空間相對描述詞。
雖然闡述本揭露之廣泛範疇之數值範圍及參數係近似值，但應儘可能精確地報告特定實例中所闡述之數值。然而，任何數值固有地包含由各自測試量測中所見之標準差必然所致之特定誤差。此外，如本文中所使用，術語「約」大體上意謂在一給定值或範圍之10%、5%、1%或0.5%內。替代地，如一般技術者所考量，術語「約」意謂在平均數之一可接受標準誤差內。除在操作/運作實例中之外，或除非另有明確說明，否則全部數值範圍、數量、值及百分比(諸如本文中所揭露之材料量、持續時間、溫度、操作條件、數量比等等之數值範圍、數量、值及百分比)應被理解為在全部例項中由術語「約」修飾。因此，除非有相反指示，否則本揭露及附隨申請專利範圍中所闡述之數值參數係可根據期望變動之近似值。最後，應至少鑑於所報告之有效數位之數目且藉由應用一般捨入技術來解釋各數值參數。本文中可將範圍表示為自一端點至另一端點或介於兩個端點之間。除非另有說明，否則本文中所揭露之全部範圍包含端點。
習知地，僅一個開關及一個相變記憶體材料安置於一個相變記憶體單元中。隨著臨限電壓減小，開關之厚度必然變薄至觸發實質洩漏電流之一程度。因此，直接減小開關之厚度以降低臨限電壓係以增大洩漏電流為代價。另外，歸因於保存損失係一隨機程序之事實，在一個相變記憶體單元中僅具有一個相變材料面臨較高記憶體單元失效威脅。例如， 若唯一相變材料在操作期間失效，則整個記憶體單元被計為一失效單元。
本揭露提供一種具有一通用臨限電壓調諧設計及一低記憶體失效率之相變記憶體單元結構。由於使至少兩個開關串聯配置於一個相變記憶體單元中，所以可藉由調適開關之各種材料及厚度來容易地調諧相變記憶體結構之性質，諸如洩漏電流或臨限電壓。同時，可藉由使兩個相變材料串聯配置來大幅降低相變記憶體結構之失效率。
參考圖1，圖1係根據本揭露之一些實施例之一半導體結構100之一橫截面。半導體結構100包含至少一相變記憶體堆疊140。在一些實施例中，相變記憶體堆疊140包含：一頂部電極104，其位於相變記憶體堆疊140之一頂部部分處；及一底部電極101，其位於相變記憶體堆疊140之一底部部分處。相變記憶體堆疊140可由一介電層127包圍。相變記憶體堆疊140安置於一第N層間介電質(下文稱為第N ILD)128與一第(N+1)層間介電質(下文稱為第(N+1)ILD)128'之間。在本文中，N係大於或等於1之一整數。在一些實施例中，頂部電極104之一頂面與第(N+1)ILD 128'接觸。在一些實施例中，底部電極101之一底面與第N ILD 128接觸。在一些實施例中，第N ILD 128及第(N+1)ILD 128'可由各種介電材料形成且可(例如)包含氧化物、氮化物、矽化物、碳化物、金屬等等。在一些實施例中，第N ILD 128及第(N+1)ILD 128'可包含由上述介電材料包圍之金屬層。本文中所提及之金屬層包含由銅或銅合金組成之金屬線及金屬通路。不同金屬層中之金屬線及金屬通路形成由實質上純銅(例如，其中銅之一重量百分比大於約90%或大於約95%)或銅合金組成之一互連結構且可使用單鑲嵌及/或雙鑲嵌程序來形成。金屬線及金屬通路可實質上含有或不含鋁。互連結構包含複數個金屬層。在一些實施例中，第 (N+1)ILD 128'中之一或多個金屬線可連接至頂部電極104。在一些實施例中，第N ILD 128中之一或多個金屬線可連接至底部電極101。
參考圖2A，圖2A係一相變記憶體結構之一橫截面。在一些實施例中，相變記憶體結構可包含安置於第N ILD 128與第(N+1)ILD 128'之間之相變記憶體堆疊140。相變記憶體堆疊140由介電層127包圍。相變記憶體堆疊140包含安置於第N ILD 128上方之底部電極101、接觸底部電極101之一頂面之一第一相變材料211、安置於第一相變材料211之一頂面上方之一第一開關111、安置於第一開關111之一頂面上方之一第二相變材料211'及安置於第二相變材料211'之一頂面與第(N+1)ILD 128'之底面之間之頂部電極104。
在一些實施例中，第一開關111在低於第一開關111之一臨限電壓值之電壓下具有一高電阻。若一施加電壓超過第一開關111之臨限電壓值，則第一開關111之電阻變得顯著降低。在一些實施例中，第一開關111之一厚度t111係在自20埃至500埃之一範圍內。若第一開關111之厚度t111薄於20埃，則所製造之開關之膜厚度均勻性難以在沈積期間受控制。若第一開關111之厚度t111厚於500埃，則後續操作可能(例如)在形成一穿層通路時面臨高縱橫比問題。
在一些實施例中，第一開關111可具有包含(但不限於)As、Ge及Se之一或多者之硫屬化物材料，例如，其可為AsGeSe、摻雜N之AsGeSe、摻雜Si之AsGeSe、InAsGeSe或化學計量材料。在一些實施例中，第一開關111可包含超晶格結構，如隨後本揭露之圖6A中將描述。在一些實施例中，底部電極101或頂部電極104之一厚度係在自20埃至500埃之一範圍內。若厚度t101或t104薄於20埃，則所製造之底部電極101之 膜厚度均勻性難以在金屬形成期間受控制。若厚度t101或t104厚於500埃，則後續操作可能(例如)在形成一穿層通路時面臨高縱橫比問題。
如圖2A中所展現，使兩個相變材料串聯配置可大幅降低相變記憶體結構之失效率。例如，若第一相變材料211在操作期間失效，則第二相變材料211'(其與第一相變材料211串聯配置)仍可正常工作，使得整個記憶體單元(主要由相變記憶體堆疊140組成)不被計為一失效單元。仍參考圖2A，第一相變材料211及第二相變材料211'兩者之材料具有與不同電阻率相關之兩個不同亞隱相，例如結晶及非結晶。在一些實施例中，第一相變材料211及第二相變材料211'可具有包含(但不限於)Ge、Te及Sb之一或多者之常用硫屬化物材料，例如，其可為GeSbTe、摻雜N之GeSbTe、摻雜Si之GeSbTe、InGeSbTe或化學計量材料。在一些實施例中，第一相變材料211可包含超晶格結構。在一些實施例中，第二相變材料211'可包含超晶格結構。在一些實施例中，第一相變材料具有相同於第二相變材料211'之材料。在一些其他實施例中，第一相變材料211具有不同於第二相變材料211'之材料。在一些實施例中，第一相變材料211之一厚度t211係在自20埃至500埃之一範圍內。若第一相變材料211之厚度t211薄於20埃，則所製造之相變材料之膜厚度均勻性難以在沈積期間受控制。若第一相變材料211之厚度t211厚於500埃，則後續操作可能(例如)在形成一穿層通路時面臨高縱橫比問題。在一些實施例中，第二相變材料211'具有類似於第一相變材料211之一範圍內之一厚度。在一些實施例中，第二相變材料211'之一厚度t211'不同於第一相變材料211之厚度t211。而在一些實施例中，厚度t211等於厚度t211'。
在一些實施例中，第一相變材料211及第二相變材料211'可 藉由更改由底部電極101及/或頂部電極104提供之焦耳熱來切換於不同亞穩相之間。在一些實施例中，頂部電極104及/或底部電極101經選擇以擁有一適合導熱性或經設計以擁有保熱結構以有效達成相變溫度。
在一些實施例中，圖2A中所繪示之相變記憶體結構可進一步包含頂部電極104與底部電極101之間之一第一中間電極300，如圖2B中所展示。與頂部電極104及底部電極101相比，第一中間電極300經選擇以具有不同於其頂部及底部對應物之一熱性質(例如一較低保熱性)，此歸因於第一中間電極300之一端與第一開關111(其無需如同第一相變材料211或第二相變材料211'般升溫)接觸之事實。在一些實施例中，第一中間電極300可由諸如(例如)以下各者之一或多個導電及/或半導電材料組成：碳(C)、氮化碳(CxNy)；n摻雜多晶矽及p摻雜多晶矽；包含Al、Cu、Ni、Cr、Co、Ru、Rh、Pd、Ag、Pt、Au、Ir、Ta及/或W之金屬；包含TiN、TaN、WN及/或TaCN之導電金屬氮化物；包含矽化鉭、矽化鎢、矽化鎳、矽化鈷及/或矽化鈦之導電金屬矽化物；包含TiSiN及/或WSiN之導電金屬矽氮化物；包含TiCN及/或WCN之導電金屬碳氮化物；及包含RuO2之導電金屬氧化物。參考圖2B(一相變記憶體結構之一橫截面)，第一中間電極300可安置於第一開關111與第二相變材料211'之間。第一中間電極300亦可為其他開關-相變材料界面之間(例如，第一開關111與第一相變材料211之間)之間隔物。在一些實施例中，第一中間電極300之一厚度t300係在自20埃至500埃之一範圍內。第一中間電極300之厚度t300之臨界性類似於底部電極101之厚度t101，如先前圖2A中所討論。
參考圖2C，圖2A中所繪示之相變記憶體結構可進一步包含頂部電極104與底部電極101之間之多個中間電極。例如，第一中間電 極300係第一相變材料211與第一開關111之間之間隔物；同時一第二中間電極300'安置於第一開關111與第二相變材料211'之間。在一些實施例中，第二中間電極300'之一厚度t300'係在類似於第一中間電極300之厚度t300之一範圍內。
參考圖3A，圖3A係一相變記憶體結構之一橫截面。相變記憶體結構可包含安置於第N ILD 128與第(N+1)ILD 128'之間之相變記憶體堆疊140。相變記憶體堆疊140由介電層127包圍。在一些實施例中，相變記憶體堆疊140包含安置於第N ILD 128上方之底部電極101、接觸底部電極101之一頂面之第一相變材料211、安置於第一相變材料211之一頂面上方之一第一開關111、安置於第一開關111之一頂面上方之一第二相變材料211'、安置於第二相變材料211'之一頂面上方之一第二開關111'及安置於第二開關111'之一頂面與第(N+1)ILD 128'之底面之間之頂部電極104。
在一些實施例中，相變記憶體堆疊140可進一步包含頂部電極104與第二開關111'之間之一或多個相變材料及/或一或多個開關。在一些實施例中，第一開關111及第二開關111'在分別低於第一開關111及第二開關111'之臨限電壓值之電壓下具有高電阻。若一施加電壓超過臨限電壓值，則開關之電阻變得顯著降低。如先前圖2A中所討論，在一些實施例中，第一開關111之一厚度t111係在自20埃至500埃之一範圍內。第二開關111'之一厚度t111'係在類似於第一開關111之厚度t111之一範圍內。在一些實施例中，第二開關111'之厚度t111'不同於第一開關111之厚度t111。而在一些實施例中，厚度t111等於厚度t111'。
如先前圖2A中所討論，在一些實施例中，底部電極101之 一厚度t101係在自20埃至500埃之一範圍內。頂部電極104之一厚度t104係在類似於底部電極101之厚度t101之一範圍內。在一些實施例中，第一開關111及第二開關111'可具有包含(但不限於)As、Ge及Se之一或多者之常用硫屬化物材料，例如，其可為AsGeSe、摻雜N之AsGeSe、摻雜Si之AsGeSe、InAsGeSe或化學計量材料。在一些實施例中，第一開關111可包含超晶格結構。在一些實施例中，第二開關111'可包含超晶格結構。在一些實施例中，第一開關111之一材料等同於第二開關111'。在一些其他實施例中，第一開關111之一材料不同於第二開關111'。在一些實施例中，第二開關111'之厚度t111'不同於第一開關111之厚度t111。而在一些實施例中，厚度t111等於厚度t111'。
習知地，僅一個開關安置於一個相變記憶體結構中。隨著臨限電壓減小，開關之厚度必然變薄至觸發實質洩漏電流之一程度。因此，直接減小開關之厚度以降低臨限電壓係以增大洩漏電流為代價。由於使至少兩個開關串聯配置於一個相變記憶體結構中，所以可藉由調適開關之各種材料及厚度來容易地調諧相變記憶體結構之性質，諸如洩漏電流或臨限電壓。如圖3A中所繪示，第一開關111及第二開關111'可由具有不同切換性質之不同材料組成。在一些實施例中，可在不犧牲裝置洩漏電流的情況下藉由使第一開關111及第二開關111'具有適合厚度來達成有效臨限電壓。例如，第一開關111可具有一較大臨限電壓且第二開關111'可具有與較大臨限電壓匹配之一較小臨限電壓以呈現相變記憶體結構所要之一有效臨時電壓。
如先前圖2A中所討論，使兩個相變材料串聯配置可大幅降低相變記憶體結構之失效率。參考圖3A，第一相變材料211及第二相變材 料211'兩者之材料可具有與不同電阻率相關之兩個不同亞穩相，例如結晶及非結晶。在一些實施例中，第一相變材料211及第二相變材料211'可具有包含(但不限於)Ge、Te及Sb之一或多者之常用硫屬化物材料，例如，其可為GeSbTe、摻雜N之GeSbTe、摻雜Si之GeSbTe、InGeSbTe或化學計量材料。在一些實施例中，第一相變材料211可包含超晶格結構。在一些實施例中，第二相變材料211'可包含超晶格結構。在一些實施例中，第一相變材料211具有相同於第二相變材料211'之材料。在一些其他實施例中，第一相變材料211具有不同於第二相變材料211'之材料。如先前圖2A中所討論，第一相變材料211之一厚度t211係在自20埃至500埃之一範圍內。在一些實施例中，第二相變材料211'具有類似於第一相變材料211之一範圍內之一厚度。在一些實施例中，第二相變材料211'之一厚度t211'不同於第一相變材料211之厚度t211。而在一些實施例中，厚度t211等於厚度t211'。
在一些實施例中，第一相變材料211及第二相變材料211'可藉由更改由底部電極101及/或頂部電極104提供之焦耳熱來切換於不同亞穩相之間。如先前圖2A中所討論，頂部電極104及/或底部電極101經選擇以擁有一適合導熱性或經設計以擁有保熱結構以有效達成相變溫度。
在一些實施例中，圖3A中所繪示之相變記憶體結構可進一步包含頂部電極104與底部電極101之間之一第一中間電極300，如圖3B中所展示。如先前圖2B中所討論，與頂部電極104及底部電極101相比，第一中間電極300經選擇以具有不同於其頂部及底部對應物之一熱性質(例如一較低保熱性)，此歸因於第一中間電極300之一端與第一開關111(其無需如同第一相變材料211或第二相變材料211'般升溫)接觸之事實。參考圖 3B(一相變記憶體結構之一橫截面)，第一中間電極300可安置於第一開關111與第二相變材料211'之間。第一中間電極300亦可為其他開關-相變材料界面(例如，第一開關111與第一相變材料211之間或第二相變材料211'與第二開關111'之間)之間隔物。如先前圖2B中所討論，在一些實施例中，第一中間電極300之一厚度t300係在自20埃至500埃之一範圍內。
參考圖3C，圖3A中所繪示之相變記憶體結構可進一步包含頂部電極104與底部電極101之間之多個中間電極。例如，第一中間電極300係第一相變材料211與第一開關111之間之間隔物；一第二中間電極300'安置於第一開關111與第二相變材料211'之間；同時一第三中間電極300"安置於第二開關111'與第二相變材料211'之間。在一些實施例中，第二中間電極300'之一厚度t300'係在類似於第一中間電極300之厚度t300之一範圍內。在一些實施例中，第三中間電極300"之一厚度t300"係在類似於第一中間電極300之厚度t300之一範圍內。
參考圖4A，圖4A係一相變記憶體結構之一橫截面。相變記憶體結構可包含安置於第N ILD 128與第(N+1)ILD 128'之間之相變記憶體堆疊140。相變記憶體堆疊140由介電層127包圍。在一些實施例中，相變記憶體堆疊140包含安置於第N ILD 128上方之底部電極101、接觸底部電極101之一頂面之第一開關111、安置於第一開關111之一頂面上方之第一相變材料211、安置於第一相變材料211之一頂面上方之第二開關111'及安置於第二開關111'之一頂面與第(N+1)ILD 128'之底面之間之頂部電極104。在一些實施例中，第一開關111及第二開關111'在分別低於第一開關111及第二開關111'之臨限電壓值之電壓下具有高電阻。若一施加電壓超過臨限電壓值，則開關之電阻變得顯著降低。如先前圖2A中所討論， 在一些實施例中，第一開關111之一厚度t111係在自20埃至500埃之一範圍內。第二開關111'之一厚度t111'係在類似於第一開關111之厚度t111之一範圍內。
在一些實施例中，第一開關111及第二開關111'可具有包含(但不限於)As、Ge及Se之一或多者之常用硫屬化物材料，例如，其可為AsGeSe、摻雜N之AsGeSe、摻雜Si之AsGeSe、InAsGeSe或化學計量材料。在一些實施例中，第一開關111可包含超晶格結構。在一些實施例中，第二開關111'可包含超晶格結構。在一些實施例中，第一開關111等同於第二開關111'。在一些其他實施例中，第一開關111不同於第二開關111'。習知地，僅一個開關安置於一個相變記憶體結構中。隨著臨限電壓減小，開關之厚度必然變薄至觸發實質洩漏電流之一程度。因此，直接減小開關之厚度以降低臨限電壓係以增大洩漏電流為代價。由於使至少兩個開關串聯配置於一個相變記憶體結構中，所以可藉由調適開關之各種材料及厚度來容易地調諧相變記憶體結構之性質，諸如洩漏電流或臨限電壓。如先前圖2A中所討論，在一些實施例中，底部電極101之一厚度t101係在自20埃至500埃之一範圍內。頂部電極104之一厚度t104係在類似於底部電極101之厚度t101之一範圍內。
仍參考圖4A，第一相變材料211具有與不同電阻率相關之兩個不同亞穩相，例如結晶及非結晶。在一些實施例中，第一相變材料211可具有包含(但不限於)Ge、Te及Sb之一或多者之常用硫屬化物材料，例如，其可為GeSbTe、摻雜N之GeSbTe、摻雜Si之GeSbTe、InGeSbTe或化學計量材料。在一些實施例中，第一相變材料211可包含超晶格結構。如先前圖2A中所討論，在一些實施例中，第一相變材料211之一厚度 t211係在自20埃至500埃之一範圍內。
在一些實施例中，第一相變材料211可藉由更改由底部電極101及/或頂部電極104提供之焦耳熱來切換於不同亞穩相之間。如先前圖2A中所討論，頂部電極104及/或底部電極101經選擇以擁有一適合導熱性或經設計以擁有保熱結構以有效達成相變溫度。
在一些實施例中，圖4A中所繪示之相變記憶體結構可進一步包含頂部電極104與底部電極101之間之一第一中間電極300，如圖4B中所展示。如先前圖2B中所討論，與頂部電極104及底部電極101相比，第一中間電極300經選擇以具有不同於其頂部及底部對應物之一熱性質(例如一較低保熱性)，此歸因於第一中間電極300之一端與第二開關111'(其無需如同第一相變材料211或第二相變材料211'般升溫)接觸之事實。參考圖4B(一相變記憶體結構之一橫截面)，第一中間電極300可安置於第二開關111'與第一相變材料211之間。第一中間電極300亦可為其他開關-相變材料界面之間(例如，第一相變材料211與第一開關111之間)之間隔物。如先前圖2B中所討論，在一些實施例中，第一中間電極300之一厚度t300係在自20埃至500埃之一範圍內。
參考圖4C，圖4A中所繪示之相變記憶體結構可進一步包含頂部電極104與底部電極101之間之多個中間電極。例如，第一中間電極300係第一相變材料211與第一開關111之間之間隔物；同時一第二中間電極300'安置於第二開關111'與第一相變材料211之間。在一些實施例中，第二中間電極300'之一厚度t300'係在類似於第一中間電極300之厚度t300之一範圍內。
參考圖5A，圖5A係一相變記憶體結構之一橫截面。相變 記憶體結構可包含安置於第N ILD 128與第(N+1)ILD 128'之間之相變記憶體堆疊140。相變記憶體堆疊140由介電層127包圍。在一些實施例中，相變記憶體堆疊140包含安置於第N ILD 128上方之底部電極101、接觸底部電極101之一頂面之第一開關111、安置於第一開關111之一頂面上方之第一相變材料211、安置於第一相變材料211之一頂面上方之第二開關111'、安置於第二開關111'之一頂面上方之一第二相變材料211'及安置於第二相變材料211'之一頂面與第(N+1)ILD 128'之底面之間之頂部電極104。在一些實施例中，相變記憶體堆疊140可進一步包含頂部電極104與第二開關111'之間之一或多個相變材料及/或一或多個開關。
如先前圖2A中所討論，使兩個相變材料串聯配置可大幅降低相變記憶體結構之失效率。參考圖5A，第一相變材料211及第二相變材料211'兩者之材料具有與不同電阻率相關之兩個不同亞穩相，例如結晶及非結晶。在一些實施例中，第一相變材料211及第二相變材料211'可具有包含(但不限於)Ge、Te及Sb之一或多者之常用硫屬化物材料，例如，其可為GeSbTe、摻雜N之GeSbTe、摻雜Si之GeSbTe、InGeSbTe或化學計量材料。在一些實施例中，第一相變材料211可包含超晶格結構。在一些實施例中，第二相變材料211'可包含超晶格結構。在一些實施例中，第一相變材料211具有相同於第二相變材料211'之材料。在一些其他實施例中，第一相變材料211具有不同於第二相變材料211'之材料。如先前圖2A中所討論，在一些實施例中，第一相變材料211之一厚度t211係在自20埃至500埃之一範圍內。在一些實施例中，第二相變材料211'具有類似於第一相變材料211之一範圍內之一厚度。
在一些實施例中，第一相變材料211及第二相變材料211'可 藉由更改由底部電極101及/或頂部電極104提供之焦耳熱來切換於不同亞穩相之間。如先前圖2A中所討論，頂部電極104及/或底部電極101經選擇以擁有一適合導熱性或經設計以擁有保熱結構以有效達成相變溫度。
在一些實施例中，圖5A中所繪示之相變記憶體結構可進一步包含頂部電極104與底部電極101之間之一第一中間電極300，如圖5B中所展示。如先前圖2B中所討論，與頂部電極104及底部電極101相比，第一中間電極300經選擇以具有不同於其頂部及底部對應物之一熱性質(例如一較低保熱性)，此歸因於第一中間電極300之一端與第二開關111'(其無需如同第一相變材料211或第二相變材料211'般升溫)接觸之事實。參考圖5B(一相變記憶體結構之一橫截面)，第一中間電極300可安置於第二開關111'與第一相變材料211之間。第一中間電極300亦可為其他開關-相變材料界面(例如，第一開關111與第一相變材料211之間或第二相變材料211'與第二開關111'之間)之間隔物。如先前圖2B中所討論，在一些實施例中，第一中間電極300之一厚度t300係在自20埃至500埃之一範圍內。
參考圖5C，圖5A中所繪示之相變記憶體結構可進一步包含頂部電極104與底部電極101之間之多個中間電極。例如，第一中間電極300係第一相變材料211與第一開關111之間之間隔物；一第二中間電極300'安置於第二開關111'與第一相變材料211之間；同時一第三中間電極300"安置於第二開關111'與第二相變材料211'之間。在一些實施例中，第二中間電極300'之一厚度t300'係在類似於第一中間電極300之厚度t300之一範圍內。在一些實施例中，第三中間電極300"之一厚度t300"係在類似於第一中間電極300之厚度t300之一範圍內。
參考圖6A，圖6A係一相變記憶體結構之一橫截面。相變 記憶體結構可包含安置於第N ILD 128與第(N+1)ILD 128'之間之相變記憶體堆疊140。相變記憶體堆疊140由介電層127包圍。在一些實施例中，相變記憶體堆疊140包含安置於第N ILD 128上方之底部電極101、接觸底部電極101之一頂面之一開關超晶格結構112、安置於開關超晶格結構112之一頂面上方之一相變材料212及安置於相變材料212之一頂面與第(N+1)ILD 128'之底面之間之頂部電極104。如先前圖2A中所討論，頂部電極104及/或底部電極101經選擇以擁有一適合導熱性或經設計以擁有保熱結構以有效達成相變溫度。開關超晶格結構112之一套組包含一第一開關112a及堆疊於第一開關112a上方之一第二開關112b。在一些實施例中，開關超晶格結構112可包含1個至20個套組。在一些實施例中，開關超晶格結構112可包含8個至10個套組。在一些實施例中，第一開關112a之一材料不同於相同超晶格套組中之第二開關112b之一材料。而在一些其他實施例中，第一開關112a之一材料等同於第二開關112b之一材料但僅具有不同摻雜劑。
相變材料212之一套組包含一第一相變材料212a及堆疊於第一相變材料212a上方之一第二相變材料212b。在一些實施例中，相變材料212可包含1個至20個套組。在一些實施例中，相變材料212可包含8個至10個套組。在一些實施例中，第一相變材料212a之一材料不同於相同超晶格套組中之第二相變材料212b之一材料。而在一些其他實施例中，第一相變材料212a之一材料等同於第二相變材料212b之一材料但僅具有不同摻雜劑。在一些實施例中，第一開關112a之一厚度t112a及第二開關112b之一厚度t112b係約10埃。在一些實施例中，第一相變材料212a之一厚度t212a及第二相變材料212b之一厚度t212b係約10埃。
相變記憶體結構可進一步包含間隔於開關超晶格結構112與相變材料212之間之一中間電極600，如圖6B中所展示。如先前圖2B中所討論，與頂部電極104及底部電極101相比，中間電極600經選擇以具有不同於其頂部及底部對應物之一熱性質(例如一較低保熱性)，此歸因於中間電極600之一端與開關超晶格結構112(其無需如同第一相變材料211或第二相變材料211'般升溫)接觸之事實。在一些實施例中，中間電極600之一材料可類似於先前圖2B中所討論之第一中間電極300。在一些實施例中，中間電極600之一厚度t600係在自20埃至500埃之一範圍內。中間電極600之厚度t600之臨界性類似於第一中間電極300之厚度t300，如先前圖2B中所討論。
上文已概述若干實施例之特徵，使得熟悉技術者可較佳理解本揭露之態樣。熟悉技術者應瞭解，其可易於將本揭露用作用於設計或修改用於實施相同目的及/或達成本文中所引入之實施例之相同優點之其他操作及結構的一基礎。熟悉技術者亦應認知，此等等效建構不應背離本揭露之精神及範疇，且其可在不背離本揭露之精神及範疇的情況下對本文作出各種改變、替換及更改。
再者，本申請案之範疇不意欲受限於本說明書中所描述之程序、機器、製造、物質組成、方式、方法及步驟之特定實施例。一般技術者將易於自本發明實施例之揭露內容瞭解，可根據本發明實施例來利用執行實質上相同於本文中所描述之對應實施例之功能或達成實質上相同於本文中所描述之對應實施例之結果之目前既有或後續開發之程序、機器、製造、物質組成、方式、方法或步驟。因此，隨附申請專利範圍意欲將此等程序、機器、製造、物質組成、方式、方法或步驟包含於其範疇內。
本揭露之一些實施例提供一種相變記憶體結構，其包含：一底部電極；一第一相變材料，其接觸該底部電極之一頂面；一第一開關，其位於該第一相變材料上方；一第二相變材料，其位於該第一開關上方；及一頂部電極，其位於該第二相變材料上方。
本揭露之一些實施例提供一種相變記憶體結構，其包含：一底部電極；一第一開關，其接觸該底部電極之一頂面；一第一相變材料，其位於該第一開關上方；一第二開關，其位於該第一相變材料上方；及一頂部電極，其位於該第二開關上方。
本揭露之一些實施例提供一種相變記憶體結構，其包含：一底部電極；一開關超晶格結構，其接觸該底部電極之一頂面，該開關超晶格結構包含一第一開關及與該第一開關堆疊之一第二開關，其中該第一開關之一材料不同於該第二開關之一材料；一相變材料，其位於該開關超晶格結構上方；及一頂部電極，其位於該相變材料上方。
101‧‧‧底部電極
104‧‧‧頂部電極
111‧‧‧第一開關
111'‧‧‧第二開關
127‧‧‧介電層
128‧‧‧第N層間介電質(ILD)
128'‧‧‧第(N+1)ILD
140‧‧‧相變記憶體堆疊
211‧‧‧第一相變材料
t101‧‧‧厚度
t104‧‧‧厚度
t111‧‧‧厚度
t111'‧‧‧厚度
t211‧‧‧厚度

Claims (10)

  1. 一種相變記憶體結構，其包括：一底部電極；一第一相變材料，其接觸該底部電極之一頂面；一第一開關，其位於該第一相變材料上方，其中該第一開關具有第一臨限電壓；一第二相變材料，其位於該第一開關上方；一頂部電極，其位於該第二相變材料上方；及一第二開關，其在該第二相變材料與該頂部電極之間，其中該第二開關具有第二臨限電壓，該第一臨限電壓大於該第二臨限電壓。
  2. 如請求項1之相變記憶體結構，其中該第二開關摻雜有矽。
  3. 如請求項1之相變記憶體結構，其進一步包括在該頂部電極與該底部電極之間的至少一個中間電極，其中該中間電極具有與該頂部電極不同之導熱性之導熱性。
  4. 如請求項1之相變記憶體結構，其中該第一相變材料及該第二相變材料之至少一者包括一第一超晶格結構。
  5. 如請求項1之相變記憶體結構，其中該第一開關包括一第二超晶格結構。
  6. 一種相變記憶體結構，其包括：一底部電極；一第一開關，其接觸該底部電極之一頂面，其中該第一開關具有第一臨限電壓；一第一相變材料，其位於該第一開關上方；一第二開關，其位於該第一相變材料上方，其中該第二開關具有第二臨限電壓，該第一臨限電壓大於該第二臨限電壓；及一頂部電極，其位於該第二開關上方。
  7. 一種相變記憶體結構，其包括：一底部電極；一第一開關超晶格結構，其接觸該底部電極之一頂面，其中該第一開關超晶格結構具有第一臨限電壓，該第一開關超晶格結構包括：一第一開關；及一第二開關，其與該第一開關堆疊，該第一開關之材料與該第二開關之材料不同；一相變材料，其位於該開關超晶格結構上方；一第二開關超晶格結構，其位於該相變材料上方，其中該第二開關超晶格結構具有第二臨限電壓，該第一臨限電壓大於該第二臨限電壓；及一頂部電極，其位於該相變材料上方。
  8. 一種相變記憶體結構，其包括： 一底部電極；一第一開關，其位於該底部電極上方；一第二開關，其位於該第一開關上方；一相變材料，其間隔於該第一開關與該第二開關之間；一頂部電極，其位於該第二開關上方。
  9. 一種相變記憶體結構，其包括：一底部電極；一第一開關，其接觸該底部電極之頂面，其中該第一開關具有第一厚度；一第二開關，其位於該第一開關上方，其中該第二開關具有不同於該第一厚度之第二厚度；一相變材料，其間隔於該第一開關與該第二開關之間；及一頂部電極，其位於該第二開關上方。
  10. 一種相變記憶體結構，其包括：一底部電極；一第一開關，其接觸該底部電極之一頂面，其中該第一開關摻雜有一第一摻雜劑；一第二開關，其位於該第一開關上方，其中該第二開關摻雜有與該第一摻雜劑不同之一第二摻雜劑；一相變材料，其間隔於該第一開關與該第二開關之間；及一頂部電極，其位於該第二開關上方。
TW107133054A 2018-04-27 2018-09-19 相變記憶體結構 TWI752268B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/964,900 2018-04-27
US15/964,900 US10693060B2 (en) 2018-04-27 2018-04-27 Phase change memory structure and the same

Publications (2)

Publication Number Publication Date
TW201946304A TW201946304A (zh) 2019-12-01
TWI752268B true TWI752268B (zh) 2022-01-11

Family

ID=68292930

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107133054A TWI752268B (zh) 2018-04-27 2018-09-19 相變記憶體結構

Country Status (3)

Country Link
US (3) US10693060B2 (zh)
CN (1) CN110416407B (zh)
TW (1) TWI752268B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10693060B2 (en) * 2018-04-27 2020-06-23 Taiwan Semiconductor Manufacturing Company Ltd. Phase change memory structure and the same
FR3084963B1 (fr) * 2018-08-08 2022-12-16 Commissariat Energie Atomique Dispositif memoire
US11386953B2 (en) * 2018-10-23 2022-07-12 Cyberswarm, Inc. Multiple memory states device and method of making same
US11482669B2 (en) * 2019-09-10 2022-10-25 Globalfoundries Singapore Pte. Ltd. Memory device and a method for forming the memory device
FR3107138B1 (fr) 2020-02-06 2022-02-11 Commissariat Energie Atomique Cellule mémoire à changement de phase

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060077741A1 (en) * 2004-10-08 2006-04-13 Wen-Han Wang Multilevel phase-change memory, manufacturing and status transferring method thereof
US7897953B2 (en) * 2008-01-16 2011-03-01 Micron Technology, Inc. Multi-level programmable PCRAM memory
US20120225534A1 (en) * 2009-11-30 2012-09-06 Micron Technology, Inc. Self-aligned cross-point phase change memory-switch array
US20140151622A1 (en) * 2012-11-30 2014-06-05 Hitachi, Ltd. Phase change memory
WO2016158429A1 (ja) * 2015-03-31 2016-10-06 ソニーセミコンダクタソリューションズ株式会社 スイッチ素子および記憶装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7589343B2 (en) * 2002-12-13 2009-09-15 Intel Corporation Memory and access device and method therefor
KR100486306B1 (ko) * 2003-02-24 2005-04-29 삼성전자주식회사 셀프 히터 구조를 가지는 상변화 메모리 소자
US6927410B2 (en) * 2003-09-04 2005-08-09 Silicon Storage Technology, Inc. Memory device with discrete layers of phase change memory material
KR100642634B1 (ko) * 2004-06-29 2006-11-10 삼성전자주식회사 게이트 상전이막 패턴을 갖는 피이. 램들 및 그 형성방법들
US7106625B2 (en) * 2004-07-06 2006-09-12 Macronix International Co, Td Charge trapping non-volatile memory with two trapping locations per gate, and method for operating same
KR100657972B1 (ko) * 2005-10-28 2006-12-14 삼성전자주식회사 상변화 메모리 소자와 그 동작 및 제조 방법
JP4860249B2 (ja) * 2005-11-26 2012-01-25 エルピーダメモリ株式会社 相変化メモリ装置および相変化メモリ装置の製造方法
US20090095985A1 (en) * 2007-10-10 2009-04-16 Samsung Electronics Co., Ltd. Multi-layer electrode, cross point memory array and method of manufacturing the same
US8541765B2 (en) * 2010-05-25 2013-09-24 Micron Technology, Inc. Resistance variable memory cell structures and methods
US8243506B2 (en) * 2010-08-26 2012-08-14 Micron Technology, Inc. Phase change memory structures and methods
US8971089B2 (en) * 2012-06-27 2015-03-03 Intel Corporation Low power phase change memory cell
KR102395193B1 (ko) * 2015-10-27 2022-05-06 삼성전자주식회사 메모리 소자 및 그 제조 방법
KR102453349B1 (ko) * 2016-02-25 2022-10-07 삼성전자주식회사 가변 저항 메모리 장치 및 이의 제조 방법
US10693060B2 (en) * 2018-04-27 2020-06-23 Taiwan Semiconductor Manufacturing Company Ltd. Phase change memory structure and the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060077741A1 (en) * 2004-10-08 2006-04-13 Wen-Han Wang Multilevel phase-change memory, manufacturing and status transferring method thereof
US7897953B2 (en) * 2008-01-16 2011-03-01 Micron Technology, Inc. Multi-level programmable PCRAM memory
US20120225534A1 (en) * 2009-11-30 2012-09-06 Micron Technology, Inc. Self-aligned cross-point phase change memory-switch array
US20140151622A1 (en) * 2012-11-30 2014-06-05 Hitachi, Ltd. Phase change memory
WO2016158429A1 (ja) * 2015-03-31 2016-10-06 ソニーセミコンダクタソリューションズ株式会社 スイッチ素子および記憶装置

Also Published As

Publication number Publication date
US20190334083A1 (en) 2019-10-31
US20200287130A1 (en) 2020-09-10
US11276818B2 (en) 2022-03-15
TW201946304A (zh) 2019-12-01
US10693060B2 (en) 2020-06-23
US11974510B2 (en) 2024-04-30
US20220199901A1 (en) 2022-06-23
CN110416407B (zh) 2024-02-09
CN110416407A (zh) 2019-11-05

Similar Documents

Publication Publication Date Title
TWI752268B (zh) 相變記憶體結構
US11672191B2 (en) Semiconductor devices comprising threshold switching materials
US9659998B1 (en) Memory having an interlayer insulating structure with different thermal resistance
CN109860387B (zh) 具有选择器件的pcram结构
US10748966B2 (en) Three-dimensional memory device containing cobalt capped copper lines and method of making the same
US8618524B2 (en) Phase change memory with various grain sizes
US9768378B2 (en) Cross-point memory and methods for fabrication of same
US9768232B2 (en) Variable resistance memory device and a method of manufacturing the same
US8236685B2 (en) Phase change memory device having multiple metal silicide layers and method of manufacturing the same
CN110197837A (zh) 包括相变材料层的半导体存储器件及其制造方法
US9172037B2 (en) Combined conductive plug/conductive line memory arrays and methods of forming the same
US10777745B2 (en) Switching element, variable resistance memory device, and method of manufacturing the switching element
US9583702B2 (en) Graphene-inserted phase change memory device and method of fabricating the same
US8765521B2 (en) Variable resistance memory devices and methods of manufacturing the same
US8853660B2 (en) Semiconductor memory devices having lower and upper interconnections, selection components and memory components
US11849570B2 (en) Semiconductor memory device and method of fabricating the same
US20230232639A1 (en) Ovonic threshold switch selectors with high-conductivity current spreading layer
US8729522B2 (en) Memory constructions comprising thin films of phase change material
US20230247843A1 (en) Method of making ovonic threshold switch selectors using microwave annealing
US20220216400A1 (en) Memory cell, method of forming the same, and semiconductor die